WO2022185522A1 - 部品内蔵基板、及びその製造方法 - Google Patents

部品内蔵基板、及びその製造方法 Download PDF

Info

Publication number
WO2022185522A1
WO2022185522A1 PCT/JP2021/008664 JP2021008664W WO2022185522A1 WO 2022185522 A1 WO2022185522 A1 WO 2022185522A1 JP 2021008664 W JP2021008664 W JP 2021008664W WO 2022185522 A1 WO2022185522 A1 WO 2022185522A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring layer
electronic component
component
insulating layer
metal block
Prior art date
Application number
PCT/JP2021/008664
Other languages
English (en)
French (fr)
Inventor
徹 松本
正勝 石原
一寛 紅谷
健太朗 青木
Original Assignee
株式会社メイコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社メイコー filed Critical 株式会社メイコー
Priority to JP2021555840A priority Critical patent/JP7161629B1/ja
Priority to US18/279,735 priority patent/US20240237189A9/en
Priority to KR1020237028495A priority patent/KR20230153369A/ko
Priority to CN202180095129.3A priority patent/CN116897421A/zh
Priority to PCT/JP2021/008664 priority patent/WO2022185522A1/ja
Priority to TW111107890A priority patent/TW202241233A/zh
Publication of WO2022185522A1 publication Critical patent/WO2022185522A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Definitions

  • the present invention relates to a component-embedded board and a manufacturing method thereof.
  • heat-generating components and heat sinks are respectively provided on both sides of the board so as to sandwich a heat-transfer member provided so as to penetrate the board, for example.
  • the heat generated by the heat-generating component mounted on one surface of the substrate can be transferred to the heat sink arranged on the other surface of the substrate via the heat transfer member and radiated.
  • the heat transfer member that forms the heat dissipation path between the heat generating component and the heat sink is formed as a metal piece made of, for example, a lump of copper. It is easy to secure the cross-sectional area of the path, and the heat can be efficiently dissipated even when the amount of heat generated by the heat-generating component is relatively large.
  • electrode terminals provided on one surface of electronic components and conductive patterns formed on the substrate are generally connected by conductive vias.
  • conductive vias When embedding an electronic component formed in a substrate into a board, it is necessary to form conductive vias for signal transmission and reception on both sides of the electronic component.
  • it is necessary to form conductive vias for signal transmission and reception on both sides of the electronic component. could't.
  • the present invention has been made in view of such circumstances, and its object is to achieve the following object even when an electronic component incorporated in a substrate capable of efficiently dissipating heat is provided with electrode terminals on both sides. It is an object of the present invention to provide a component-embedded board and a method of manufacturing the component-embedded board, which can conduct both electrode terminals to one conductive layer while achieving miniaturization and noise reduction.
  • a component-embedded substrate of the present invention is a component-embedded substrate having first connection terminals on one surface and second connection terminals on the other surface. and a metal block having a property and heat conductivity, having one surface connected to the first connection terminal of the electronic component and having a dimension in a creeping direction larger than that of the electronic component, and a metal block arranged side by side with the electronic component in a creeping direction.
  • the wiring layer includes a first terminal conductive portion connected to the first wiring layer through a second conductive via penetrating the third insulating layer, and a third conductive via penetrating the third insulating layer. a second terminal conductive portion connected to the second connection terminal of the electronic component.
  • a method for manufacturing a component-embedded substrate of the present invention is a method for manufacturing a component-embedded substrate having first connection terminals on one surface and second connection terminals on the other surface, and incorporating an electronic component.
  • a method for manufacturing a component-embedded substrate according to the present invention is a method for manufacturing a component-embedded substrate having first connection terminals on one surface and second connection terminals on the other surface.
  • a part of the inner wiring layer facing the metal block is separated as a first wiring layer by patterning, and a first conductive via is provided to connect the first wiring layer and one surface of the metal block; a connecting step; a component accommodating step of exposing a portion of one surface of the metal block by counterbore processing and accommodating the electronic component so that the first connection terminal is in contact with the metal block; and embedding the electronic component.
  • both electrode terminals can be connected to one conductive layer while achieving miniaturization and noise reduction. can be provided.
  • FIG. 1 is a cross-sectional view showing a component-embedded substrate according to a first embodiment
  • FIG. It is sectional drawing showing the block preparation process and intermediate
  • FIG. 4 is a cross-sectional view showing a build-up process according to the first embodiment;
  • FIG. 4 is a cross-sectional view showing a via connection process according to the first embodiment;
  • FIG. 5 is a cross-sectional view showing a component-embedded substrate according to a comparative example;
  • FIG. 11 is a cross-sectional view showing the form of an intermediate connection portion according to a first modified example;
  • FIG. 11 is a cross-sectional view showing the form of an intermediate connection portion according to a second modified example;
  • FIG. 11 is a cross-sectional view showing the form of an intermediate connection portion according to a third modified example; It is sectional drawing showing the block preparation process and embedding process which concern on 2nd Embodiment. It is sectional drawing showing the intermediate
  • FIG. 10 is a cross-sectional view showing a via connection process according to the second embodiment;
  • FIG. 5 is a cross-sectional view showing a component-embedded substrate according to a second embodiment;
  • FIG. 1 is a cross-sectional view showing a component-embedded substrate 1 according to the first embodiment.
  • the component-embedded substrate 1 is constructed by embedding an electronic component 2, a metal block 3, and an intermediate connection portion 4 in a multilayer substrate comprising a plurality of insulating layers and wiring layers, and is provided with a heat sink 5 as necessary.
  • the component-embedded substrate 1 can be used for various purposes such as electronic devices such as mobile phones, laptop computers, and digital cameras, and control devices in various vehicle-mounted devices.
  • the manufacturing method of the component-embedded board 1 according to the first embodiment includes a block preparation process, an intermediate connection process, an accommodation process, a build-up process, and a via connection process.
  • FIG. 2 is a cross-sectional view showing a block preparation process and an intermediate connection process according to the first embodiment.
  • the electronic component 2 embedded in the component-embedded substrate 1 has first connection terminals 2a on one surface and second connection terminals 2b on the other surface.
  • the electronic component 2 in this embodiment is, for example, a so-called power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) used in inverters, converters, etc., and the first connection terminal 2a serves as a drain, and the two second connection terminals 2b each It is provided as a gate and a source.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a metal block 3 having electrical conductivity and thermal conductivity is prepared (block preparation step).
  • the metal block 3 is a cuboid lump made of copper, and is set to have a dimension in the surface direction larger than that of the electronic component 2 when incorporated in the substrate.
  • the intermediate connection portions 4 are connected together with the electronic components 2 side by side in the creeping direction to one surface of the prepared metal block 3 (intermediate connection step). More specifically, a first insulating layer R1 and a first wiring layer W1 are laminated on the upper surface of the metal block 3, and a counterbore portion Cb for housing the electronic component 2 is formed by a laser, and the first insulating layer The intermediate connection portion 4 is formed by connecting the first wiring layer W1 and the metal block 3 with the first conductive via V1 passing through the R1. Further, the electronic component 2 is accommodated in the counterbore portion Cb so as to connect the first connection terminals 2a to the metal block 3. As shown in FIG.
  • the first connection terminals 2a of the electronic component 2 are connected to the metal block 3 via an adhesive material (not shown) such as a high-temperature solder, a conductive adhesive, or a sintering agent having excellent electrical and thermal conductivity.
  • an adhesive material such as a high-temperature solder, a conductive adhesive, or a sintering agent having excellent electrical and thermal conductivity.
  • the intermediate connection portions 4 are provided on both sides in the creepage direction so as to sandwich the electronic component 2, but either one may be provided. can be reduced.
  • the first wiring layer W1 has a patterning region set so that the gap between the first wiring layer W1 and the electronic component 2 in the creeping direction is wider than that of the first insulating layer R1 by the gap G shown in the figure. Thereby, the first wiring layer W1 can prevent a short circuit with the second connection terminal 2b even when the electronic component 2 handles a relatively large current.
  • FIG. 3 is a cross-sectional view showing the accommodation process according to the first embodiment.
  • the metal block 3 to which the electronic component 2 and the intermediate connection portion 4 are connected in the intermediate connection step is accommodated in the second insulating layer thicker than the metal block 3 (accommodation step).
  • the second insulating layer is employed as a double-sided board in which an outer wiring layer Wo, which is the outer layer pattern of the component-embedded substrate 1, and an inner wiring layer Wi, which is the inner layer pattern, are provided on each surface.
  • an accommodating portion Cs for accommodating the electronic component 2 is formed in a known patterned copper clad laminate (CCL: Copper Clad Laminate), and is accommodated by the temporary fixing tape 6.
  • the electronic component 2 is accommodated in the portion Cs.
  • CCL Copper Clad Laminate
  • FIG. 4 is a cross-sectional view showing the buildup process according to the first embodiment.
  • the third insulating layer R3 and the second wiring layer W2 are laminated so as to embed the electronic component 2 connected to the metal block 3 (build-up process ).
  • a buildup layer is formed by placing a prepreg over the electronic component 2, the intermediate connection portion 4, and the copper-clad laminate, laminating copper foil, and heating and pressing.
  • the gap between the electronic component 2 and the intermediate connection portion 4 and the gap between the wall surface of the housing portion Cs and the metal block 3 are filled without any gap by the inflow of the prepreg that flows during the build-up process. be. Therefore, these gaps are preferably set as narrow as possible so as not to remain as voids.
  • the first insulating layer R1 of the intermediate connection portion 4 is formed of the same resin material as the second insulating layer R2 and the third insulating layer R3, thereby being integrated with the surroundings.
  • FIG. 5 is a cross-sectional view showing a via connection process according to the first embodiment.
  • the second wiring layer W2 formed in the build-up process is patterned to form a second conductive via V2, thereby forming a first terminal conductive portion P1 connected to the first wiring layer W1 and a third conductive via V2.
  • a second terminal conduction part P2 connected to the second connection terminal 2b of the electronic component 2 is formed by forming the conduction via V3 (via connection step).
  • the second connection terminal 2b of the electronic component 2 is connected to the first terminal conduction portion P1 in the second wiring layer W2 through the third conduction via V3, and the first connection terminal 2a is also connected to the metal block 3.
  • the first conductive via V1, and the second conductive via V2 a conductive path is formed that is conductive to the second terminal conductive portion P2 in the second wiring layer W2.
  • the conductive path composed of the first conductive via V1 and the second conductive via V2 is provided on both sides in the creepage direction with the electronic component 2 interposed therebetween. Therefore, not only can a relatively large current flowing between the first connection terminal 2a of the electronic component 2 and the second wiring layer W2 be dispersed, but also the heat transfer path from the electronic component 2 to the metal block 3 can be It can be expanded in both directions.
  • the temporary fixing tape 6 is peeled off from the outer wiring layer Wo, and a heat sink 5 is provided on the exposed metal block 3 as necessary, thereby completing the component-embedded substrate 1 shown in FIG.
  • FIG. 6 is a cross-sectional view showing a component-embedded substrate 1' according to a comparative example.
  • the first connection terminal 2a of the electronic component 2 contained therein is electrically connected to the metal block 3, and the second connection terminal 2b is electrically connected to the second wiring layer W2 through the connection via.
  • the first connection terminals 2a are electrically connected to the outer wiring layer Wo through the metal block 3, the outer wiring layer Wo and the second wiring layer W2 are connected.
  • a conductive path from the first connection terminal 2a to the second wiring layer W2 is provided by forming the through-hole TH.
  • the second wiring layer W2 is connected to one surface of the metal block 3 by both the conductive paths through the second and third conductive vias V3 and the conductive paths through the first conductive vias V1 and the second conductive vias V2. . Therefore, in the component-embedded substrate 1, an efficient heat radiation path is formed from the electronic component 2 through the metal block 3, and the first connection terminal 2a that contacts the metal block 3 inside the substrate is connected to the metal block 3 and the second connection terminal 2a. It is possible to conduct to the second wiring layer W2 in a space-saving manner and with a short wiring length through the conductive path composed of the one conductive via V1 and the second conductive via V2.
  • the electronic component 2 embedded in the substrate capable of efficiently dissipating heat has the first connection terminals 2a and the second connection terminals 2b on both sides. Even so, both electrode terminals can be electrically connected to the second conductive layer W2 while miniaturization and noise reduction are achieved.
  • the component-embedded substrate 1 is formed as shown in FIG.
  • the first wiring layer W1 in the via connection process is set to have the same distance from the second wiring layer W2 as the second connection terminal 2b of the electronic component 2.
  • FIG. 1 As a result, in the via connection step, a second conductive via V2 formed from the second wiring layer W2 to the first wiring layer W1 and a third conductive via V3 formed from the second wiring layer W2 to the second connection terminal 2b are formed. are of the same length, vias can be formed easily and with high accuracy, and quality can be improved.
  • the component-embedded substrate 1 can be formed in the build-up process shown in FIG. 4 by making the upper surface of the first wiring layer W1 higher than the second connection terminals 2b of the electronic component 2 in the intermediate connection process shown in FIG.
  • the distance from the second wiring layer W2 to the first wiring layer W1 is set to be narrower than the second connection terminal 2b of the electronic component 2.
  • the stress received by the electronic component 2 when the third insulating layer R3 and the second wiring layer W2 are laminated on the electronic component 2 and the first wiring layer W1 in the build-up process and then heated and pressed is reduced. 2 can be reduced.
  • the thickness of the second insulating layer R2 or the metal block 3 is adjusted to align the upper surfaces of the inner wiring layer Wi and the first wiring layer W1 in the housing step shown in FIG.
  • the inner wiring layer Wi in the via connection step shown in FIG. 5 is set to have the same distance from the second wiring layer W2 as the first wiring layer W1.
  • the second conductive via V2 formed from the second wiring layer W2 to the first wiring layer W1 and the conductive via formed from the second wiring layer W2 to the inner wiring layer Wi have the same length. Therefore, vias can be formed easily and with high precision, and quality can be improved.
  • FIG. 7 is a cross-sectional view showing the form of the intermediate connection portion 4 according to the first modified example.
  • a first insulating layer R1 and a first wiring layer W1 are stacked on one side of the electronic component 2 in the surface direction, and two first conductive vias V1 are arranged side by side. 4 is formed. Therefore, the step of separating the first insulating layer and the first wiring layer can be omitted when forming the two first conductive vias V1 for distributing current.
  • FIG. 8 is a cross-sectional view showing the form of the intermediate connection portion 4 according to the second modified example.
  • the first conductive via V1 in the intermediate connection portion 4 formed on both sides of the electronic component 2, the first conductive via V1 is formed as a stacked via including a first minute via V1a and a second minute via V1b. Therefore, the first minute via V1a and the second minute via V1b can be formed smaller than the other conductive vias, so that the intermediate connection portion 4 can be space-saving in the creepage direction. Also, the height of the first conductive via V1 can be easily adjusted according to the number of stacked vias.
  • the first conductive via V1 may be a staggered via that connects the first minute via V1a and the second minute via V1b while being shifted in the surface direction.
  • FIG. 9 is a cross-sectional view showing the form of the intermediate connection portion 4 according to the third modified example.
  • the intermediate connection portion 4 is provided with a third wiring layer W3 that sandwiches the first insulating layer R1 in cooperation with the first wiring layer W1 at the boundary with the metal block 3 .
  • the intermediate connection part 4 is formed, for example, by providing an opening for accommodating the electronic component 2 in a double-sided board as a ready-made product, and by using an adhesive material (not shown) such as a high-temperature solder, a conductive adhesive, or a sintering agent. Since it is connected to the metal block 3 together with the part 2, it can be formed relatively easily.
  • the component-embedded board 1 according to the second embodiment differs from the component-embedded board 1 of the above-described first embodiment in the procedure of the manufacturing method.
  • portions different from those of the first embodiment will be described, and components common to those of the first embodiment will be denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the manufacturing method of the component-embedded substrate 1 according to the second embodiment includes a block preparation process, an embedding process, an intermediate connection process, a component accommodation process, a build-up process, and a via connection process.
  • FIG. 10 is a cross-sectional view showing a block preparation process and an embedding process according to the second embodiment.
  • the metal block 3 similar to that of the first embodiment is prepared (block preparation step)
  • the second insulating layer R2 is formed so as to embed the metal block 3. and inner wiring layers Wi are formed (embedding step).
  • an outer wiring layer Wo made of copper foil is placed on the temporary fixing tape 6, the metal block 3 is placed, the resin material and the copper foil are laminated, and then heated and pressed. By doing so, the second insulating layer R2 and the inner wiring layer Wi in which the metal block 3 is embedded are formed.
  • FIG. 11 is a cross-sectional view showing an intermediate connection process according to the second embodiment.
  • the inner wiring layer Wi is patterned.
  • a portion of the inner wiring layer Wi facing the metal block 3 is separated as a first wiring layer W1 by patterning.
  • the intermediate connection portion 4 is formed by providing the first conductive via V1 that connects the first wiring layer W1 and one surface of the metal block 3 (intermediate connection step).
  • FIG. 12 is a cross-sectional view showing a component accommodation process according to the second embodiment.
  • a portion of one surface of the metal block 3 is exposed by counterbore processing, and the electronic component 2 is accommodated so that the first connection terminals 2a are in contact with the metal block 3.
  • Component accommodation process That is, of the insulating layer immediately above the metal block 3, the counterbore portion Cb is formed by laser in the portion where the intermediate connection portion 4 is not provided, and the electronic component 2 is highly conductive and heat conductive. It is connected to the metal block 3 at the counterbore portion Cb via an adhesive material (not shown) such as an agent or a sintering agent.
  • FIG. 13 is a cross-sectional view showing the buildup process according to the second embodiment.
  • the third insulating layer R3 and the second wiring layer W2 are stacked on the inner wiring layer Wi so as to embed the electronic component 2 (buildup step).
  • a prepreg is arranged so as to straddle the electronic component 2, the first wiring layer W1, and the inner wiring layer Wi, and a buildup layer is formed by laminating copper foil and applying heat and pressure. .
  • the gap between the electronic component 2 and the intermediate connection portion 4 is completely filled by the prepreg that flows during the build-up process. Therefore, these gaps are preferably set as narrow as possible so as not to remain as voids.
  • FIG. 14 is a cross-sectional view showing a via connection process according to the second embodiment.
  • the second wiring layer W2 formed in the build-up process is patterned to form a second conductive via V2, thereby forming a first terminal conductive portion P1 connected to the first wiring layer W1 and a third conductive via V2.
  • a second terminal conduction part P2 connected to the second connection terminal 2b of the electronic component 2 is formed by forming the conduction via V3 (via connection step).
  • the second connection terminal 2b of the electronic component 2 is connected to the first terminal conduction portion P1 in the second wiring layer W2 through the third conduction via V3, and the first connection terminal 2a is also connected to the metal block 3.
  • the first conductive via V1, and the second conductive via V2 a conductive path is formed that is conductive to the second terminal conductive portion P2 in the second wiring layer W2.
  • FIG. 15 is a cross-sectional view showing the component-embedded substrate 1 according to the second embodiment.
  • the temporary fixing tape 6 is peeled off from the outer wiring layer Wo, and the outer wiring layer Wo is patterned.
  • the component-embedded substrate 1 shown is completed.
  • a portion of the outer wiring layer Wo which is in contact with the metal block 3 may be removed.
  • the component-embedded board 1 substantially identical to that of the first embodiment can be constructed, and the board can efficiently dissipate heat. Even if the electronic component 2 incorporated in the device has the first connection terminal 2a and the second connection terminal 2b on both sides, both electrode terminals are electrically connected to the second conductive layer W2 while achieving miniaturization and noise reduction. can be made
  • a component-embedded substrate according to a first embodiment of the present invention is a component-embedded substrate having first connection terminals on one surface and second connection terminals on the other surface, and containing an electronic component.
  • a metal block having heat conductivity one surface of which is connected to the first connection terminal of the electronic component, and a dimension in the creepage direction larger than that of the electronic component; an intermediate connection portion including one insulating layer and a first wiring layer, the first wiring layer being connected to the one surface of the metal block via a first conductive via penetrating the first insulating layer; a second insulating layer that accommodates a metal block; and a third insulating layer that is laminated on the second insulating layer so as to embed the electronic component and is laminated with a second wiring layer, wherein the second wiring layer is a first terminal conductive portion connected to the first wiring layer through a second conductive via penetrating the third insulating layer, and the electron through a third conductive via penetrating the third insulating layer. a second terminal conductive portion connected to the second connection terminal of the component.
  • a component-embedded substrate incorporates a metal block having a dimension in the surface direction larger than that of the electronic component as a heat transfer member together with the electronic component, a conductive path passing through the electronic component and the third conductive via, A second wiring layer is connected to one surface of the metal block by both the first conductive via and the conductive path through the second conductive via. For this reason, in the component-embedded substrate, an efficient heat radiation path is formed from the electronic component via the metal block, and the first connection terminal that contacts the metal block inside the substrate is the metal block, the first conductive via, and the first connection terminal.
  • the second wiring layer can be electrically connected to the second wiring layer through the conductive path composed of two conductive vias in a space-saving manner and with a short wiring length.
  • both electrode terminals can be electrically connected to the second conductive layer while miniaturization and noise reduction are achieved.
  • a component-embedded substrate according to a second aspect of the present invention is the first aspect of the present invention described above, wherein the first wiring layer has a higher degree of contact with the electronic component in the surface direction than the first insulating layer. Widely spaced.
  • the first wiring layer is separated from the electronic component by the creeping surface. Since the second connection terminals of the electronic component and the first wiring layer can be prevented from being short-circuited because they can be arranged with a sufficient distance in the direction.
  • a component-embedded substrate according to a third aspect of the present invention is a component-embedded substrate according to the above-described first or second aspect of the present invention, wherein a conductive path composed of the first conductive via and the second conductive via includes the electron It is provided on both sides in the creepage direction across the component.
  • the heat transfer path from the electronic component to the metal block can also be expanded to both sides in the surface direction.
  • a component-embedded substrate according to a fourth aspect of the present invention is a component-embedded substrate according to any one of the first to third aspects of the present invention described above, wherein the first wiring layer has a distance from the second wiring layer of the electronic component is set to be the same as the distance to the second connection terminal.
  • the second conductive via formed from the second wiring layer to the first wiring layer, and the third conductive via formed from the second wiring layer to the second connection terminal Since the conductive vias have the same length, the vias can be formed easily and with high accuracy, and the quality can be improved.
  • a component-embedded substrate according to a fifth aspect of the present invention is a component-embedded substrate according to any one of the first to third aspects of the present invention described above, wherein the first wiring layer has a distance from the second wiring layer that is the second wiring layer. The distance is set narrower than the distance from the wiring layer to the second connection terminal of the electronic component.
  • the second connection terminals of the electronic component are spaced apart from the second wiring layer more than the first wiring layer.
  • the stress received when the third insulating layer and the second wiring layer are stacked and heated and pressed can be reduced, and the risk of damage to the electronic component can be reduced.
  • a component-embedded substrate according to a sixth aspect of the present invention is any one of the above-described first to fifth aspects of the present invention, wherein an inner wiring layer is provided between the second insulating layer and the third insulating layer.
  • the inner wiring layer is set to have the same distance from the second wiring layer as the distance from the second wiring layer to the first wiring layer.
  • the first conductive via formed from the second wiring layer to the first wiring layer and the conductive via formed from the second wiring layer to the inner wiring layer. have the same length, the vias can be formed easily and with high precision, and the quality can be improved.
  • a component-embedded substrate according to a seventh embodiment of the present invention is any one of the first to sixth embodiments of the present invention, wherein the first conductive via is a stacked via or a staggered via.
  • each conductive via can be formed smaller by configuring the first conductive via with a plurality of conductive vias, In addition to saving the space of the intermediate connecting portion, it is possible to easily adjust the height of the first conductive via according to the number of laminated vias or staggered vias.
  • a component-embedded substrate according to an eighth aspect of the present invention is the component-embedded substrate according to any one of the first to seventh aspects of the present invention, wherein the intermediate connecting portion has a third wiring layer at the boundary with the metal block. be provided.
  • the intermediate connection portion can be configured by a ready-made double-sided board that is connected to the metal block together with the electronic component via an adhesive material, for example. It can be formed relatively easily and inexpensively.
  • a method for manufacturing a component-embedded substrate according to a ninth embodiment of the present invention is a method for manufacturing a component-embedded substrate having first connection terminals on one surface and second connection terminals on the other surface.
  • a metal block having a dimension in the creeping direction larger than that of the electronic component is embedded as a heat transfer member together with the electronic component, and electric conduction is achieved through the electronic component and the third conductive via.
  • Both the via and the conductive via through the first and second conductive vias connect the second wiring layer to one side of the metal block.
  • an efficient heat radiation path is formed from the electronic component through the metal block, and the first connection terminal that contacts the metal block inside the board is the metal block and the first conductive via.
  • the second wiring layer can be connected to the second wiring layer in a space-saving manner and with a short wiring length.
  • a method of manufacturing a component-embedded substrate according to a tenth aspect of the present invention is characterized in that, in the above-described ninth aspect of the present invention, the first wiring layer has a higher electron density in the creeping direction than the first insulating layer. Spacing between parts is set wide.
  • the first wiring layer is formed. Since it is possible to dispose the electronic component at a sufficient distance in the surface direction, it is possible to manufacture a component-embedded substrate in which a short circuit between the second connection terminal of the electronic component and the first wiring layer is prevented.
  • a method for manufacturing a component-embedded substrate according to an eleventh aspect of the present invention is the method for manufacturing a component-embedded substrate according to the above-described ninth or tenth aspect of the present invention, wherein a conductive path composed of the first conductive via and the second conductive via is provided. , are provided on both sides in the surface direction with the electronic component interposed therebetween.
  • a relatively large current flowing between the first connection terminal of the electronic component and the second wiring layer can be dispersed into two conductive paths.
  • the heat transfer path from the electronic component to the metal block can be expanded to both sides in the creepage direction.
  • a component-embedded substrate manufacturing method is a method for manufacturing a component-embedded substrate according to any one of the above-described ninth to eleventh aspects of the present invention, wherein the first wiring layer has a distance from the second wiring layer. The distance is set to be the same as the distance from the second wiring layer to the second connection terminal of the electronic component.
  • the second conductive vias are formed from the second wiring layer to the first wiring layer, and the second conductive vias are formed from the second wiring layer to the second connection terminals. Since the length of the third conductive via is the same as that of the third conductive via, the via can be formed easily and with high accuracy, and the quality can be improved.
  • a method for manufacturing a component-embedded substrate according to a thirteenth aspect of the present invention is a method for manufacturing a component-embedded substrate according to any one of the ninth to eleventh aspects of the present invention, wherein the first wiring layer is separated from the second wiring layer by: The distance is set narrower than the distance from the second wiring layer to the second connection terminal of the electronic component.
  • the second connection terminals of the electronic component are separated from the second wiring layer more than the first wiring layer.
  • the stress received when the third insulating layer and the second wiring layer are laminated on the wiring layer and then heated and pressed can be reduced, and the risk of damage to the electronic component can be reduced.
  • a method for manufacturing a component-embedded substrate according to a fourteenth aspect of the present invention is a method for manufacturing a component-embedded substrate according to any one of the ninth to thirteenth aspects of the present invention, wherein an inner layer is formed between the second insulating layer and the third insulating layer. A wiring layer is formed, and the distance of the inner wiring layer from the second wiring layer is set to be the same as the distance from the second wiring layer to the first wiring layer.
  • the second connection terminals of the electronic component are separated from the second wiring layer more than the first wiring layer.
  • the stress received when the third insulating layer and the second wiring layer are laminated on the wiring layer and then heated and pressed can be reduced, and the risk of damage to the electronic component can be reduced.
  • a method of manufacturing a component-embedded substrate according to a fifteenth embodiment of the present invention is any one of the above-described ninth to fourteenth embodiments of the present invention, wherein the first conductive via is a stacked via or a staggered via.
  • each conductive via can be formed smaller.
  • the intermediate connection process can be performed in a space-saving manner, and the height of the first conductive via can be easily adjusted according to the number of layers of stacked vias or staggered vias.
  • a component-embedded substrate manufacturing method is characterized in that, in any one of the ninth to fifteenth aspects of the present invention, in the intermediate connection step, the metal block and the first insulating layer A third wiring layer is provided on the boundary between and.
  • the intermediate connection step it is possible to configure a ready-made double-sided board that is connected to the metal block together with the electronic component via an adhesive material, for example. It can be formed relatively easily and inexpensively.
  • a method for manufacturing a component-embedded substrate according to a seventeenth aspect of the present invention is a method for manufacturing a component-embedded substrate having first connection terminals on one surface and second connection terminals on the other surface.
  • an intermediate connecting step of providing vias comprising a component accommodating step of exposing a portion of one surface of the metal block by counterbore processing and accommodating the electronic component so that the first connection terminal is in contact with the metal block; a build-up step of laminating a third insulating layer and a second wiring layer on the inner wiring layer so as to embed an electronic component; and a second terminal conduction portion connected to the second connection terminal of the electronic component by a third conduction via penetrating the third insulating layer, formed in the second wiring layer.
  • a metal block having a dimension in the creeping direction larger than that of the electronic component is embedded as a heat transfer member together with the electronic component, and electric conduction is achieved through the electronic component and the third conductive via.
  • Both the via and the conductive via through the first and second conductive vias connect the second wiring layer to one side of the metal block.
  • an efficient heat radiation path is formed from the electronic component through the metal block, and the first connection terminal that contacts the metal block inside the board is the metal block and the first conductive via.
  • the second wiring layer can be connected to the second wiring layer in a space-saving manner and with a short wiring length.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一方の面に第１接続端子(2a)を備え、他方の面に第２接続端子(2b)を備える電子部品(2)を内蔵する部品内蔵基板(1)は、導電性及び伝熱性を有し一方の面に第１接続端子(2a)が接続され、沿面方向の寸法が電子部品(2)よりも大きい金属ブロック(3)と、電子部品(2)に並設され、第１絶縁層(R1)及び第１配線層(W1)を含み、第１配線層(W1)が第１導通ビア(V1)を介して金属ブロック(3)の一方の面に接続される中間接続部(4)と、金属ブロック(3)を収容する第２絶縁層(R2)と、電子部品(2)を埋設するように第２絶縁層(R2)に積層され、第２配線層(W2)が積層された第３絶縁層(R3)と、を備え、第２配線層(W2)は、第２導通ビア(V2)を介して第１配線層(W1)に接続され、第３導通ビア(V3)を介して電子部品(2)の第２接続端子(2b)に接続される。

Description

部品内蔵基板、及びその製造方法
　本発明は、部品内蔵基板、及びその製造方法に関する。
　発熱部品が表面実装されるプリント配線板において、例えば基板を貫通するように設けられた伝熱部材を挟むように、基板の両面に当該発熱部品とヒートシンクとをそれぞれ設ける構成が知られている。このような構成によれば、基板の一方の面に実装された発熱部品が発する熱は、伝熱部材を介して基板の他方の面に配置されたヒートシンクに伝えられて放熱することができる。このとき、発熱部品とヒートシンクとの間で放熱経路を形成する伝熱部材は、例えば銅の塊からなる金属片として形成されることにより、複数のサーマルビアが形成される場合と比較して放熱経路の断面積を確保しやすく、発熱部品の発熱量が比較的大きい場合にも効率的に放熱することができる。
ここで、上記のような発熱部品のうち、インバータやコンバータなどの電子部品は、近年のスイッチング速度の向上と共に、小型化のニーズが高まっている。このため、当該電子部品に用いられるパワー素子をプリント配線基板に内蔵することができれば、従来の部品内蔵基板と同様に、実装面積を節約して基板を小型化することができる他、配線長を短縮することにより配線抵抗やリアクタンス成分の影響を軽減して電気性能を向上させることができる。
一方で、従来の部品内蔵基板においては、電子部品の一方の面に設けられた電極端子と基板に形成された導電パターンとが導通ビアにより接続されるのが一般的であり、電極端子が両面に形成された電子部品を基板に内蔵する場合には、電子部品の両面に信号送受用の導通ビアを形成しなければならず、伝熱部材を使用して効率的に放熱する放熱機構を導入することができなかった。
そこで、特許文献１に開示された従来技術では、内蔵される電子部品の底面全体に接する伝熱部材を、基板裏面の導電層まで延在するように部品内蔵基板に埋設するよう構成されている。このため、当該従来技術は、電子部品の底面に設けられた電極端子と基板裏面の導電層とを伝熱部材を介して導通することができると共に、電子部品の底面全体から伝熱部材を介して基板裏面の導電層へ効率的な放熱経路を確保することができる。従って、当該従来技術によれば、両面に電極端子が形成された電子部品を内蔵する場合であっても、放熱特性を向上させることができる。
特許第６７１６０４５号公報
　しかしながら、上記の従来技術では、内蔵される電子部品の底面の電極端子を基板表面の導電層に導通させる場合には、基板裏面の導電層から基板表面の導電層へ導通するスルーホールを形成しなければならず、当該スルーホールの専有領域及び配線長の増大により基板の小型化及び低ノイズ化が妨げられる虞が生じる。
　本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、効率的に放熱可能な基板に内蔵される電子部品が両面に電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を一方の導電層に導通させることができる部品内蔵基板、及び部品内蔵基板の製造方法を提供することにある。
　上記した目的を達成するため、本発明の部品内蔵基板は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板であって、導電性及び伝熱性を有し、一方の面に前記電子部品の前記第１接続端子が接続され、沿面方向の寸法が前記電子部品よりも大きい金属ブロックと、前記電子部品に沿面方向で並設され、第１絶縁層及び第１配線層を含み、前記第１配線層が前記第１絶縁層を貫通する第１導通ビアを介して前記金属ブロックの前記一方の面に接続される中間接続部と、前記金属ブロックを収容する第２絶縁層と、前記電子部品を埋設するように前記第２絶縁層に積層され、第２配線層が積層された第３絶縁層と、を備え、前記第２配線層は、前記第３絶縁層を貫通する第２導通ビアを介して前記第１配線層に接続される第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアを介して前記電子部品の前記第２接続端子に接続される第２端子導通部とを含む。
　また、本発明の部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックの一方の面に対し、前記電子部品の前記第１接続端子を接続すると共に、前記電子部品に沿面方向で並設して第１絶縁層及び第１配線層を積層し、前記第１絶縁層を貫通する第１導通ビアで前記第１配線層を接続する中間接続工程と、前記金属ブロックを第２絶縁層に収容する収容工程と、前記電子部品を埋設するように前記第２絶縁層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続される第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続される第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む。
　更に、本発明の部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックを埋設するように第２絶縁層及び内層配線層を形成する埋設工程と、前記金属ブロックに対向する前記内層配線層の一部をパターニングにより第１配線層として分離すると共に、前記第１配線層と前記金属ブロックの一方の面とを接続する第１導通ビアを設ける中間接続工程と、前記金属ブロックの一方の面の一部をザグリ加工で露出させ、前記第１接続端子が前記金属ブロックに接するように前記電子部品を収容する部品収容工程と、前記電子部品を埋設するように前記内層配線層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続される第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続される第２端子導通部と、を前記第２配線層に形成するビア接続工程と、を含む。
　本発明によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を一方の導電層に導通させることができる部品内蔵基板、及び部品内蔵基板の製造方法を提供することができる。
第１実施形態に係る部品内蔵基板を表す断面図である。 第１実施形態に係るブロック準備工程及び中間接続工程を表す断面図である。 第１実施形態に係る収容工程を表す断面図である。 第１実施形態に係るビルドアップ工程を表す断面図である。 第１実施形態に係るビア接続工程を表す断面図である。 比較例に係る部品内蔵基板を表す断面図である。 第１変形例に係る中間接続部の形態を表す断面図である。 第２変形例に係る中間接続部の形態を表す断面図である。 第３変形例に係る中間接続部の形態を表す断面図である。 第２実施形態に係るブロック準備工程及び埋設工程を表す断面図である。 第２実施形態に係る中間接続工程を表す断面図である。 第２実施形態に係る部品収容工程を表す断面図である。 第２実施形態に係るビルドアップ工程を表す断面図である。 第２実施形態に係るビア接続工程を表す断面図である。 第２実施形態に係る部品内蔵基板を表す断面図である。
　以下、図面を参照し、本発明の実施の形態について詳細に説明する。尚、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施の形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。
＜第１実施形態＞
　図１は、第１実施形態に係る部品内蔵基板１を表す断面図である。部品内蔵基板１は、電子部品２、金属ブロック３、及び中間接続部４が複数の絶縁層及び配線層からなる多層基板に内蔵されて構成されると共に、必要に応じてヒートシンク５を備える。部品内蔵基板１は、例えば、携帯電話、ノートパソコン、デジタルカメラ等の電子機器や、各種の車載機器における制御装置など、様々な用途に利用することができる。
　以下において、図２乃至５を参照しつつ本発明の第１実施形態に係る部品内蔵基板１の製造方法について詳細に説明する。第１実施形態に係る部品内蔵基板１の製造方法は、ブロック準備工程、中間接続工程、収容工程、ビルドアップ工程、及びビア接続工程を含む。
　図２は、第１実施形態に係るブロック準備工程及び中間接続工程を表す断面図である。ここで、部品内蔵基板１に内蔵される電子部品２は、一方の面に第１接続端子２ａを備え、他方の面に第２接続端子２ｂを備える。本実施形態における電子部品２は、例えばインバータやコンバータ等に使用される所謂パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第１接続端子２ａがドレインとして、２つの第２接続端子２ｂがそれぞれゲート及びソースとして設けられている。
　第１実施形態に係る部品内蔵基板１の製造においては、まず、導電性及び伝熱性を有する金属ブロック３が用意される（ブロック準備工程）。金属ブロック３は、本実施形態においては、直方体形状の銅からなる塊であり、基板に内蔵された場合の電子部品２よりも沿面方向の寸法が大きくなるよう設定される。
　また、準備された金属ブロック３の一方の面に対し、沿面方向で並設して電子部品２と共に中間接続部４が接続される（中間接続工程）。より具体的には、金属ブロック３の上面に第１絶縁層Ｒ１及び第１配線層Ｗ１が積層され、レーザにより電子部品２を収容するためのザグリ部Ｃｂが形成されると共に、第１絶縁層Ｒ１を貫通する第１導通ビアＶ１で第１配線層Ｗ１と金属ブロック３とを接続することで中間接続部４が形成される。また、電子部品２は、金属ブロック３に第１接続端子２ａを接続するようにザグリ部Ｃｂに収容される。ここで、電子部品２の第１接続端子２ａは、導電性及び伝熱性に優れた高温はんだ、導電性接着剤、又はシンタリング剤等の図示しない接着材料を介して金属ブロック３に接続される。
　尚、本実施形態においては電子部品２を挟むように沿面方向両側に中間接続部４が設けられているが、いずれか一方であってもよく、その場合には金属ブロック３の沿面方向の寸法を縮小してもよい。
　また、第１配線層Ｗ１は、第１絶縁層Ｒ１に比して、沿面方向における電子部品２との間隔が図中に示す隙間Ｇだけ広くなるようにパターニング領域が設定される。これにより、第１配線層Ｗ１は、電子部品２が比較的大きな電流を扱う場合であっても、第２接続端子２ｂとの短絡を防止することができる。
　図３は、第１実施形態に係る収容工程を表す断面図である。中間接続工程において電子部品２及び中間接続部４が接続された金属ブロック３は、金属ブロック３よりも厚い第２絶縁層に収容される（収容工程）。第２絶縁層は、ここでは部品内蔵基板１の外層パターンとなる外層配線層Ｗｏと内層パターンとなる内層配線層Ｗｉとがそれぞれの面に設けられた両面板として採用される。より具体的には、収容工程においては、パターニング処理された公知の銅張積層板(ＣＣＬ：Copper Clad Laminate)に電子部品２を収容するための収容部Ｃｓが形成され、仮固定テープ６において収容部Ｃｓに電子部品２が収容される。
　図４は、第１実施形態に係るビルドアップ工程を表す断面図である。収容工程において金属ブロック３を収容した第２絶縁層Ｒ２は、金属ブロック３に接続された電子部品２を埋設するように第３絶縁層Ｒ３及び第２配線層Ｗ２が積層される（ビルドアップ工程）。当該工程においては、例えば電子部品２、中間接続部４、及び銅張積層板に跨るようにプリプレグが配置されると共に銅箔を積層して加熱・押圧することによりビルドアップ層が形成される。
　ここで、電子部品２と中間接続部４との隙間、及び収容部Ｃｓの壁面と金属ブロック３との隙間は、いずれもビルドアップ工程における過程で流動するプリプレグが流入することにより隙間なく充填される。そのため、これらの隙間は、ボイドとして残ることが無いよう可能な限り狭く設定されることが好ましい。また、中間接続部４の第１絶縁層Ｒ１は、第２絶縁層Ｒ２及び第３絶縁層Ｒ３と同一の樹脂材料で形成されることにより周囲と一体化する。
　図５は、第１実施形態に係るビア接続工程を表す断面図である。ビルドアップ工程で形成された第２配線層Ｗ２は、パターニング加工が施され、第２導通ビアＶ２が形成されることにより第１配線層Ｗ１に接続された第１端子導通部Ｐ１と、第３導通ビアＶ３が形成されることにより電子部品２の第２接続端子２ｂに接続された第２端子導通部Ｐ２とが形成される（ビア接続工程）。これにより、電子部品２は、第２接続端子２ｂが第３導通ビアＶ３を介して第２配線層Ｗ２における第１端子導通部Ｐ１に接続されると共に、第１接続端子２ａについても金属ブロック３、第１導通ビアＶ１、及び第２導通ビアＶ２を介して第２配線層Ｗ２における第２端子導通部Ｐ２に導通する導電路が形成される。
　ここで、第１導通ビアＶ１と第２導通ビアＶ２とから構成される導電路は、本実施形態においては電子部品２を挟んで沿面方向両側に設けられている。このため、電子部品２の第１接続端子２ａと第２配線層Ｗ２との間に流れる比較的大きい電流を分散させることができるだけでなく、電子部品２から金属ブロック３への伝熱経路も沿面方向両側に拡大させることができる。
　そして、仮固定テープ６を外層配線層Ｗｏから剥離し、露出した金属ブロック３に必要に応じてヒートシンク５を設けることにより図１に示す部品内蔵基板１が完成する。
　次に、部品内蔵放熱基板に係る従来技術に対して、外層配線層Ｗｏと第２配線層Ｗ２とをスルーホールにより接続する比較例を例示しつつ、本発明に係る部品内蔵基板１の作用効果を説明する。図６は、比較例に係る部品内蔵基板１´を表す断面図である。
　比較例に係る部品内蔵基板１´は、内蔵される電子部品２の第１接続端子２ａが金属ブロック３と導通し、第２接続端子２ｂが接続ビアを介して第２配線層Ｗ２と導通する点において、本発明に係る部品内蔵基板１と共通する。一方で、比較例に係る部品内蔵基板１´は、第１接続端子２ａが金属ブロック３を介して外層配線層Ｗｏに導通しているため、外層配線層Ｗｏと第２配線層Ｗ２とを接続するスルーホールＴＨを形成することにより、第１接続端子２ａから第２配線層Ｗ２への導電路を設けている。
　しかしながら、比較例に係る部品内蔵基板１´は、スルーホールＴＨを形成するための専有領域を確保する必要があるため小型化が妨げられるほか、当該導電路の配線長が長くなるため低ノイズ化が妨げられる虞が生じる。
　これに対し、本発明に係る部品内蔵基板１は、図１に示されるように、沿面方向の寸法が電子部品２よりも大きい金属ブロック３が伝熱部材として電子部品２と共に内蔵され、電子部品２及び第３導通ビアＶ３を介する導電路と、第１導通ビアＶ１及び第２導通ビアＶ２を介する導電路との両方により第２配線層Ｗ２が金属ブロック３の一方の面に接続されている。このため、部品内蔵基板１は、電子部品２から金属ブロック３を介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロック３と接する第１接続端子２ａを金属ブロック３、第１導通ビアＶ１、及び第２導通ビアＶ２からなる導電路を介して省スペース且つ短配線長で第２配線層Ｗ２に導通させることができる。
　これにより本発明の第１実施形態に係る部品内蔵基板１によれば、効率的に放熱可能な基板に内蔵される電子部品２が両面に第１接続端子２ａ及び第２接続端子２ｂを備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層Ｗ２に導通させることができる。
　また、部品内蔵基板１は、図２に示される中間接続工程において第１配線層Ｗ１と電子部品２の第２接続端子２ｂとの上面の高さを揃えておくことにより、図５に示されるビア接続工程における第１配線層Ｗ１は、第２配線層Ｗ２からの距離が電子部品２の第２接続端子２ｂと同一に設定されることになる。これにより、ビア接続工程において、第２配線層Ｗ２から第１配線層Ｗ１へ形成される第２導通ビアＶ２と、第２配線層Ｗ２から第２接続端子２ｂへ形成される第３導通ビアＶ３とが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
　又は、部品内蔵基板１は、図２に示される中間接続工程において電子部品２の第２接続端子２ｂよりも第１配線層Ｗ１の上面を高くすることにより、図４に示されるビルドアップ工程における第１配線層Ｗ１は、第２配線層Ｗ２からの距離が電子部品２の第２接続端子２ｂよりも狭く設定されることになる。これにより、ビルドアップ工程において電子部品２及び第１配線層Ｗ１に第３絶縁層Ｒ３及び第２配線層Ｗ２を積層して加熱・押圧する場合に電子部品２が受ける応力が軽減され、電子部品２が損傷する虞を低減することができる。
　更に、部品内蔵基板１は、第２絶縁層Ｒ２又は金属ブロック３の厚みを調整して図３に示される収容工程において内層配線層Ｗｉと第１配線層Ｗ１との上面の高さを揃えておくことにより、図５に示されるビア接続工程における内層配線層Ｗｉは、第２配線層Ｗ２からの距離が第１配線層Ｗ１と同一に設定されることになる。これにより、ビア接続工程において、第２配線層Ｗ２から第１配線層Ｗ１へ形成される第２導通ビアＶ２と、第２配線層Ｗ２から内層配線層Ｗｉへ形成される導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
　ここで、上記した中間接続部４は、図２に示される中間接続工程に替えて、幾つかの異なる形態に変更可能である。例えば、図７は、第１変形例に係る中間接続部４の形態を表す断面図である。第１変形例においては、金属ブロック３の上面において、電子部品２の沿面方向片側に第１絶縁層Ｒ１及び第１配線層Ｗ１を積層して２つの第１導通ビアＶ１を並置する中間接続部４が形成されている。このため、電流を分散する２つの第１導通ビアＶ１を形成する際に、第１絶縁層及び第１配線層を分離する工程を省略することができる。
　また、図８は、第２変形例に係る中間接続部４の形態を表す断面図である。第２変形例においては、電子部品２の両側に形成される中間接続部４において、第１導通ビアＶ１が第１微小ビアＶ１ａと第２微小ビアＶ１ｂとからなるスタックビアとして形成されている。このため、第１微小ビアＶ１ａ及び第２微小ビアＶ１ｂは、他の導通ビアよりも小さく形成することができるため、沿面方向に対して中間接続部４を省スペース化することができる。また、スタックビアのスタック数により第１導通ビアＶ１の高さの調整を容易に行うことができる。尚、第１導通ビアＶ１は、第１微小ビアＶ１ａと第２微小ビアＶ１ｂとを沿面方向にずらして接続するスタガードビアであってもよい。
　また、図９は、第３変形例に係る中間接続部４の形態を表す断面図である。第３変形例においては、中間接続部４は、金属ブロック３との境界において、第１配線層Ｗ１と協働して第１絶縁層Ｒ１を挟む第３配線層Ｗ３が設けられる。このため、中間接続部４は、例えば既製品としての両面板に電子部品２を収容する開口部を設け、高温はんだ、導電性接着剤、又はシンタリング剤等の図示しない接着材料を介して電子部品２と共に金属ブロック３に接続されるため、比較的容易に形成することができる。
＜第２実施形態＞
　次に、本発明の第２実施形態について説明する。第２実施形態に係る部品内蔵基板１は、上記した第１実施形態の部品内蔵基板１とは製造方法の手順が異なる。以下、第１実施形態と異なる部分について説明することとし、第１実施形態と共通する構成要素については、同じ符号を付して詳細な説明を省略する。
　以下において、図１０乃至１４を参照しつつ本発明の第２実施形態に係る部品内蔵基板１の製造方法について詳細に説明する。第２実施形態に係る部品内蔵基板１の製造方法は、ブロック準備工程、埋設工程、中間接続工程、部品収容工程、ビルドアップ工程、及びビア接続工程を含む。
　図１０は、第２実施形態に係るブロック準備工程及び埋設工程を表す断面図である。第２実施形態に係る部品内蔵基板１の製造においては、まず、第１実施形態と同様の金属ブロック３を用意すると共に（ブロック準備工程）、金属ブロック３を埋設するように第２絶縁層Ｒ２及び内層配線層Ｗｉを形成する（埋設工程）。
　より具体的には、埋設工程においては、仮固定テープ６に対し銅箔からなる外層配線層Ｗｏを配置し、金属ブロック３を載置した上で樹脂材料及び銅箔を積層して加熱・押圧することにより、金属ブロック３を埋設した第２絶縁層Ｒ２及び内層配線層Ｗｉを形成する。
　図１１は、第２実施形態に係る中間接続工程を表す断面図である。埋設工程において金属ブロック３に第２絶縁層Ｒ２及び内層配線層Ｗｉが積層されると、内層配線層Ｗｉにパターニング加工が施される。このとき、金属ブロック３に対向する内層配線層Ｗｉの一部がパターニングにより第１配線層Ｗ１として分離される。また、第１配線層Ｗ１と金属ブロック３の一方の面とを接続する第１導通ビアＶ１を設けることにより、中間接続部４が形成される（中間接続工程）。
　図１２は、第２実施形態に係る部品収容工程を表す断面図である。中間接続工程において中間接続部４が形成されると、金属ブロック３の一方の面の一部をザグリ加工で露出させ、第１接続端子２ａが金属ブロック３に接するように電子部品２を収容する（部品収容工程）。すなわち、金属ブロック３の直上の絶縁層うち、中間接続部４が設けられていない部分においてレーザによりザグリ部Ｃｂが形成され、電子部品２が導電性及び伝熱性に優れた高温はんだ、導電性接着剤、又はシンタリング剤等の図示しない接着材料を介してザグリ部Ｃｂにおいて金属ブロック３に接続される。
　図１３は、第２実施形態に係るビルドアップ工程を表す断面図である。部品収容工程においてザグリ部Ｃｂに電子部品２が収容されると、電子部品２を埋設するように内層配線層Ｗｉに第３絶縁層Ｒ３及び第２配線層Ｗ２が積層される（ビルドアップ工程）。当該工程においては、例えば電子部品２、第１配線層Ｗ１、及び内層配線層Ｗｉに跨るようにプリプレグが配置されると共に銅箔を積層して加熱・押圧することによりビルドアップ層が形成される。
　ここで、電子部品２と中間接続部４との隙間は、ビルドアップ工程における過程で流動するプリプレグが流入することにより隙間なく充填される。そのため、これらの隙間は、ボイドとして残ることが無いよう可能な限り狭く設定されることが好ましい。
　図１４は、第２実施形態に係るビア接続工程を表す断面図である。ビルドアップ工程で形成された第２配線層Ｗ２は、パターニング加工が施され、第２導通ビアＶ２が形成されることにより第１配線層Ｗ１に接続された第１端子導通部Ｐ１と、第３導通ビアＶ３が形成されることにより電子部品２の第２接続端子２ｂに接続された第２端子導通部Ｐ２とが形成される（ビア接続工程）。これにより、電子部品２は、第２接続端子２ｂが第３導通ビアＶ３を介して第２配線層Ｗ２における第１端子導通部Ｐ１に接続されると共に、第１接続端子２ａについても金属ブロック３、第１導通ビアＶ１、及び第２導通ビアＶ２を介して第２配線層Ｗ２における第２端子導通部Ｐ２に導通する導電路が形成される。
　図１５は、第２実施形態に係る部品内蔵基板１を表す断面図である。ビア接続工程において第２配線層の接続が完了すると、外層配線層Ｗｏから仮固定テープ６が剥離され、外層配線層Ｗｏがパターニングされたのち、必要に応じてヒートシンク５を設けることにより図１５に示す部品内蔵基板１が完成する。ここで、パターニングにおいては、外層配線層Ｗｏのうち金属ブロック３に接する部分を除去してもよいが、当該部分が金属ブロック３と同じ材料であれば一つの金属ブロック３として両者を一体化させてもよい。
　これにより本発明の第２実施形態に係る部品内蔵基板１の製造方法によれば、上記した第１実施形態と略同一の部品内蔵基板１を構成することができ、効率的に放熱可能な基板に内蔵される電子部品２が両面に第１接続端子２ａ及び第２接続端子２ｂを備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層Ｗ２に導通させることができる。
＜本発明の実施態様＞
　本発明の第１実施態様に係る部品内蔵基板は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板であって、導電性及び伝熱性を有し、一方の面に前記電子部品の前記第１接続端子が接続され、沿面方向の寸法が前記電子部品よりも大きい金属ブロックと、前記電子部品に沿面方向で並設され、第１絶縁層及び第１配線層を含み、前記第１配線層が前記第１絶縁層を貫通する第１導通ビアを介して前記金属ブロックの前記一方の面に接続される中間接続部と、前記金属ブロックを収容する第２絶縁層と、前記電子部品を埋設するように前記第２絶縁層に積層され、第２配線層が積層された第３絶縁層と、を備え、前記第２配線層は、前記第３絶縁層を貫通する第２導通ビアを介して前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアを介して前記電子部品の前記第２接続端子に接続された第２端子導通部とを含む。
　本発明の第１実施態様に係る部品内蔵基板は、沿面方向の寸法が電子部品よりも大きい金属ブロックが伝熱部材として電子部品と共に内蔵され、電子部品及び第３導通ビアを介する導電路と、第１導通ビア及び第２導通ビアを介する導電路との両方により第２配線層が金属ブロックの一方の面に接続されている。このため、部品内蔵基板は、電子部品から金属ブロックを介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロックと接する第１接続端子を金属ブロック、第１導通ビア、及び第２導通ビアからなる導電路を介して省スペース且つ短配線長で第２配線層に導通させることができる。
　これにより本発明の第１実施形態に係る部品内蔵基板によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に第１電極端子及び第２電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層に導通させることができる。
　本発明の第２実施態様に係る部品内蔵基板は、上記した本発明の第１実施態様において、前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広い。
　本発明の第２実施態様に係る部品内蔵基板によれば、電子部品と中間接続部との隙間にボイドが形成されないよう当該隙間の間隔を短くしても、第１配線層を電子部品から沿面方向に十分離間して配置することができるため、電子部品の第２接続端子と第１配線層との短絡を防止することができる。
　本発明の第３実施態様に係る部品内蔵基板は、上記した本発明の第１又は第２実施態様において、前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる。
　本発明の第３実施態様に係る部品内蔵基板によれば、電子部品の第１接続端子と第２配線層との間に流れる比較的大きい電流を２つの導電路に分散させることができるだけでなく、電子部品から金属ブロックへの伝熱経路も沿面方向両側に拡大させることができる。
　本発明の第４実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第３実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記電子部品の前記第２接続端子までの距離と同一に設定される。
　本発明の第４実施態様に係る部品内蔵基板によれば、第２配線層から第１配線層へ形成される第２導通ビアと、第２配線層から第２接続端子へ形成される第３導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
　本発明の第５実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第３実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される。
　本発明の第５実施態様に係る部品内蔵基板によれば、電子部品の第２接続端子は、第１配線層よりも第２配線層から離間しているため、電子部品及び第１配線層に第３絶縁層及び第２配線層を積層して加熱・押圧する場合に受ける応力が軽減され、電子部品が損傷する虞を低減することができる。
　本発明の第６実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第５実施態様のいずれかにおいて、前記第２絶縁層と前記第３絶縁層との間に内層配線層を備え、前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される。
　本発明の第６実施態様に係る部品内蔵基板によれば、第２配線層から第１配線層へ形成される第１導通ビアと、第２配線層から内層配線層へ形成される導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
　本発明の第７実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第６実施態様のいずれかにおいて、前記第１導通ビアはスタックビア、又はスタガードビアである。
　本発明の第７実施態様に係る部品内蔵基板によれば、第１導通ビアを複数の導通ビアで構成することにより、個々の導通ビアをより小さく形成することができるため、沿面方向に対して中間接続部を省スペース化することができるほか、スタックビア又はスタガードビアの積層数により第１導通ビアの高さの調整を容易に行うことができる。
　本発明の第８実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第７実施態様のいずれかにおいて、前記中間接続部には、前記金属ブロックとの境界に第３配線層が設けられる。
　本発明の第８実施態様に係る部品内蔵基板によれば、中間接続部は、例えば接着材料を介して電子部品と共に金属ブロックに接続される既製品としての両面板により構成することができるため、比較的容易且つ安価に形成することができる。
　本発明の第９実施態様に係る部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックの一方の面に対し、前記電子部品の前記第１接続端子を接続すると共に、前記電子部品に沿面方向で並設して第１絶縁層及び第１配線層を積層し、前記第１絶縁層を貫通する第１導通ビアで前記第１配線層を接続する中間接続工程と、前記金属ブロックを第２絶縁層に収容する収容工程と、前記電子部品を埋設するように前記第２絶縁層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む。
　本発明の第９実施態様に係る部品内蔵基板の製造方法は、沿面方向の寸法が電子部品よりも大きい金属ブロックが伝熱部材として電子部品と共に内蔵され、電子部品及び第３導通ビアを介する導電路と、第１導通ビア及び第２導通ビアを介する導電路との両方により第２配線層を金属ブロックの一方の面に接続する。このため、部品内蔵基板の製造方法では、電子部品から金属ブロックを介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロックと接する第１接続端子を金属ブロック、第１導通ビア、及び第２導通ビアからなる導電路を介して省スペース且つ短配線長で第２配線層に導通させることができる。
　これにより本発明の第９実施形態に係る部品内蔵基板の製造方法によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に第１電極端子及び第２電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層に導通させることができる。
　本発明の第１０実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９実施態様において、前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広く設定される。
　本発明の第１０実施態様に係る部品内蔵基板の製造方法によれば、電子部品と第１絶縁層との隙間にボイドが形成されないよう当該隙間の間隔を短くしても、第１配線層を電子部品から沿面方向に十分離間して配置することができるため、電子部品の第２接続端子と第１配線層との短絡が防止された部品内蔵基板を製造することができる。
　本発明の第１１実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９又は第１０実施態様において、前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる。
　本発明の第１１実施態様に係る部品内蔵基板の製造方法によれば、電子部品の第１接続端子と第２配線層との間に流れる比較的大きい電流を２つの導電路に分散させることができるだけでなく、電子部品から金属ブロックへの伝熱経路も沿面方向両側に拡大することができる。
　本発明の第１２実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１１実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離と同一に設定される。
　本発明の第１２実施態様に係る部品内蔵基板の製造方法によれば、第２配線層から第１配線層へ形成される第２導通ビアと、第２配線層から第２接続端子へ形成される第３導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
　本発明の第１３実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１１実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される。
　本発明の第１３実施態様に係る部品内蔵基板の製造方法によれば、電子部品の第２接続端子は、第１配線層よりも第２配線層から離間しているため、電子部品及び第１配線層に第３絶縁層及び第２配線層を積層して加熱・押圧する場合に受ける応力が軽減され、電子部品が損傷する虞を低減することができる。
　本発明の第１４実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１３実施態様のいずれかにおいて、前記第２絶縁層と前記第３絶縁層との間に内層配線層が形成され、前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される。
　本発明の第１４実施態様に係る部品内蔵基板の製造方法によれば、電子部品の第２接続端子は、第１配線層よりも第２配線層から離間しているため、電子部品及び第１配線層に第３絶縁層及び第２配線層を積層して加熱・押圧する場合に受ける応力が軽減され、電子部品が損傷する虞を低減することができる。
　本発明の第１５実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１４実施態様のいずれかにおいて、前記第１導通ビアはスタックビア、又はスタガードビアである。
　本発明の第１５実施態様に係る部品内蔵基板の製造方法によれば、第１導通ビアを複数の導通ビアで構成することにより、個々の導通ビアをより小さく形成することができるため、沿面方向に対して中間接続工程を省スペースで行うことができるほか、スタックビア又はスタガードビアの積層数により第１導通ビアの高さの調整を容易に行うことができる。
　本発明の第１６実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１５実施態様のいずれかにおいて、前記中間接続工程においては、前記金属ブロックと前記第１絶縁層との境界に第３配線層が設けられる。
　本発明の第１６実施態様に係る部品内蔵基板によれば、中間接続工程において、例えば接着材料を介して電子部品と共に金属ブロックに接続される既製品としての両面板により構成することができるため、比較的容易且つ安価に形成することができる。
　本発明の第１７実施態様に係る部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックを埋設するように第２絶縁層及び内層配線層を形成する埋設工程と、前記金属ブロックに対向する前記内層配線層の一部をパターニングにより第１配線層として分離すると共に、前記第１配線層と前記金属ブロックの一方の面とを接続する第１導通ビアを設ける中間接続工程と、前記金属ブロックの一方の面の一部をザグリ加工で露出させ、前記第１接続端子が前記金属ブロックに接するように前記電子部品を収容する部品収容工程と、前記電子部品を埋設するように前記内層配線層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む部品内蔵基板の製造方法。
　本発明の第１７実施態様に係る部品内蔵基板の製造方法は、沿面方向の寸法が電子部品よりも大きい金属ブロックが伝熱部材として電子部品と共に内蔵され、電子部品及び第３導通ビアを介する導電路と、第１導通ビア及び第２導通ビアを介する導電路との両方により第２配線層を金属ブロックの一方の面に接続する。このため、部品内蔵基板の製造方法では、電子部品から金属ブロックを介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロックと接する第１接続端子を金属ブロック、第１導通ビア、及び第２導通ビアからなる導電路を介して省スペース且つ短配線長で第２配線層に導通させることができる。
　これにより本発明の第１７実施形態に係る部品内蔵基板の製造方法によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に第１電極端子及び第２電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層に導通させることができる。
　　１　部品内蔵基板
　　２　電子部品
　　２ａ　第１接続端子
　　２ｂ　第２接続端子
　　３　金属ブロック
　　４　中間接続部
　　５　ヒートシンク
　　６　仮固定テープ
　Ｒ１～Ｒ３　第１絶縁層～第３絶縁層
　Ｖ１～Ｖ３　第１導通ビア～第３導通ビア
　Ｗ１～Ｗ２　第１配線層～第２配線層
　Ｐ１　第１端子導通部
　Ｐ２　第２端子導通部
　Ｗｏ　外層配線層
　Ｗｉ　内層配線層
　　Ｇ　隙間
　　Ｃｂ　ザグリ部
　　Ｃｓ　収容部

Claims (17)

  1. 　一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板であって、
    　導電性及び伝熱性を有し、一方の面に前記電子部品の前記第１接続端子が接続され、沿面方向の寸法が前記電子部品よりも大きい金属ブロックと、
    　前記電子部品に沿面方向で並設され、第１絶縁層及び第１配線層を含み、前記第１配線層が前記第１絶縁層を貫通する第１導通ビアを介して前記金属ブロックの前記一方の面に接続される中間接続部と、
    　前記金属ブロックを収容する第２絶縁層と、
    　前記電子部品を埋設するように前記第２絶縁層に積層され、第２配線層が積層された第３絶縁層と、を備え、
    　前記第２配線層は、前記第３絶縁層を貫通する第２導通ビアを介して前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアを介して前記電子部品の前記第２接続端子に接続された第２端子導通部とを含む、部品内蔵基板。
  2. 　前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広い、請求項１に記載の部品内蔵基板。
  3. 　前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる、請求項１又は２に記載の部品内蔵基板。
  4. 　前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離と同一に設定される、請求項１乃至３のいずれかに記載の部品内蔵基板。
  5. 　前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される、請求項１乃至３のいずれかに記載の部品内蔵基板。
  6. 　前記第２絶縁層と前記第３絶縁層との間に内層配線層を備え、
    　前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される、請求項１乃至５のいずれかに記載の部品内蔵基板。
  7. 　前記第１導通ビアはスタックビア、又はスタガードビアである、請求項１乃至６のいずれかに記載の部品内蔵基板。
  8. 　前記中間接続部には、前記金属ブロックとの境界に第３配線層が設けられる、請求項１乃至７のいずれかに記載の部品内蔵基板。
  9. 　一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、
    　導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、
    　前記金属ブロックの一方の面に対し、前記電子部品の前記第１接続端子を接続すると共に、前記電子部品に沿面方向で並設して第１絶縁層及び第１配線層を積層し、前記第１絶縁層を貫通する第１導通ビアで前記第１配線層を接続する中間接続工程と、
    　前記金属ブロックを第２絶縁層に収容する収容工程と、
    　前記電子部品を埋設するように前記第２絶縁層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、
    　前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む部品内蔵基板の製造方法。
  10. 　前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広く設定される、請求項９に記載の部品内蔵基板の製造方法。
  11. 　前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる、請求項９又は１０に記載の部品内蔵基板の製造方法。
  12. 　前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離と同一に設定される、請求項９乃至１１のいずれかに記載の部品内蔵基板の製造方法。
  13. 　前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される、請求項９乃至１１のいずれかに記載の部品内蔵基板の製造方法。
  14. 　前記第２絶縁層と前記第３絶縁層との間に内層配線層が形成され、
    　前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される、請求項９乃至１３のいずれかに記載の部品内蔵基板の製造方法。
  15. 　前記第１導通ビアはスタックビア、又はスタガードビアである、請求項９乃至１４のいずれかに記載の部品内蔵基板の製造方法。
  16. 　前記中間接続工程においては、前記金属ブロックと前記第１絶縁層との境界に第３配線層が設けられる、請求項９乃至１５のいずれかに記載の部品内蔵基板の製造方法。
  17. 　一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、
    　導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、
    　前記金属ブロックを埋設するように第２絶縁層及び内層配線層を形成する埋設工程と、
    　前記金属ブロックに対向する前記内層配線層の一部をパターニングにより第１配線層として分離すると共に、前記第１配線層と前記金属ブロックの一方の面とを接続する第１導通ビアを設ける中間接続工程と、
    　前記金属ブロックの一方の面の一部をザグリ加工で露出させ、前記第１接続端子が前記金属ブロックに接するように前記電子部品を収容する部品収容工程と、
    　前記電子部品を埋設するように前記内層配線層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、
    　前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む部品内蔵基板の製造方法。
PCT/JP2021/008664 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法 WO2022185522A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021555840A JP7161629B1 (ja) 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法
US18/279,735 US20240237189A9 (en) 2021-03-05 2021-03-05 Device embedded substrate and manufacturing method of same
KR1020237028495A KR20230153369A (ko) 2021-03-05 2021-03-05 부품 내장 기판, 및 이의 제조 방법
CN202180095129.3A CN116897421A (zh) 2021-03-05 2021-03-05 部件内置基板及其制造方法
PCT/JP2021/008664 WO2022185522A1 (ja) 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法
TW111107890A TW202241233A (zh) 2021-03-05 2022-03-04 構件內置基板及構件內置基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/008664 WO2022185522A1 (ja) 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法

Publications (1)

Publication Number Publication Date
WO2022185522A1 true WO2022185522A1 (ja) 2022-09-09

Family

ID=83154097

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/008664 WO2022185522A1 (ja) 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法

Country Status (6)

Country Link
US (1) US20240237189A9 (ja)
JP (1) JP7161629B1 (ja)
KR (1) KR20230153369A (ja)
CN (1) CN116897421A (ja)
TW (1) TW202241233A (ja)
WO (1) WO2022185522A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130027896A1 (en) * 2011-07-29 2013-01-31 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
JP2013513970A (ja) * 2009-12-18 2013-04-22 インテル コーポレイション スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
US20130134589A1 (en) * 2011-11-28 2013-05-30 Infineon Technologies Ag Chip-package and a method for forming a chip-package
WO2015016017A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
US9860990B1 (en) * 2016-09-02 2018-01-02 Boardtek Electronics Corporation Circuit board structure with chips embedded therein and manufacturing method thereof
US20180019178A1 (en) * 2016-07-12 2018-01-18 Industrial Technology Research Institute Chip packaging and composite system board
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
JP2020174148A (ja) * 2019-04-11 2020-10-22 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法
WO2020250405A1 (ja) * 2019-06-14 2020-12-17 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP5673673B2 (ja) * 2010-04-06 2015-02-18 日本電気株式会社 機能素子内蔵基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513970A (ja) * 2009-12-18 2013-04-22 インテル コーポレイション スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
US20130027896A1 (en) * 2011-07-29 2013-01-31 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
US20130134589A1 (en) * 2011-11-28 2013-05-30 Infineon Technologies Ag Chip-package and a method for forming a chip-package
WO2015016017A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
US20180019178A1 (en) * 2016-07-12 2018-01-18 Industrial Technology Research Institute Chip packaging and composite system board
US9860990B1 (en) * 2016-09-02 2018-01-02 Boardtek Electronics Corporation Circuit board structure with chips embedded therein and manufacturing method thereof
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
JP2020174148A (ja) * 2019-04-11 2020-10-22 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法
WO2020250405A1 (ja) * 2019-06-14 2020-12-17 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法

Also Published As

Publication number Publication date
TW202241233A (zh) 2022-10-16
JPWO2022185522A1 (ja) 2022-09-09
JP7161629B1 (ja) 2022-10-26
CN116897421A (zh) 2023-10-17
US20240138053A1 (en) 2024-04-25
US20240237189A9 (en) 2024-07-11
KR20230153369A (ko) 2023-11-06

Similar Documents

Publication Publication Date Title
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP3588230B2 (ja) 配線基板の製造方法
JP2003347741A (ja) 複合多層基板およびそれを用いたモジュール
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
US9345125B2 (en) Wiring substrate
JP6716045B1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
US11672076B2 (en) Component carrier with protruding thermally conductive tongue and corresponding method of manufacturing
JP2007335675A (ja) 電源装置および電源装置の製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2013115110A (ja) 段差構造のプリント配線板
CN110383473B (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
JPH065994A (ja) 多層プリント配線板
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
KR20200144286A (ko) 고방열 ｐｃｂ 제조 방법 및 이에 의해 제조된 고방열 ｐｃｂ
JP2004165318A (ja) 多層プリント配線板
JP2005051012A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP6839099B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN112349661A (zh) 电子组件模块及其制造方法
CN118158895A (zh) Pcb组件及pcb组件加工方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021555840

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21929094

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18279735

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180095129.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21929094

Country of ref document: EP

Kind code of ref document: A1