JP2004153260A - Semiconductor device and method of manufacturing same - Google Patents
Semiconductor device and method of manufacturing same Download PDFInfo
- Publication number
- JP2004153260A JP2004153260A JP2003350431A JP2003350431A JP2004153260A JP 2004153260 A JP2004153260 A JP 2004153260A JP 2003350431 A JP2003350431 A JP 2003350431A JP 2003350431 A JP2003350431 A JP 2003350431A JP 2004153260 A JP2004153260 A JP 2004153260A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- via hole
- semiconductor
- support substrate
- columnar terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
Description
本発明は、複数のボール状の導電端子が配列されたBGA(Ball Grid Array)型の半導体装置に関するものである。 The present invention relates to a BGA (Ball Grid Array) type semiconductor device in which a plurality of ball-shaped conductive terminals are arranged.
近年、三次元実装技術として、また新たなパッケージ技術として、CSP(Chip Size Package)が注目されている。CSPとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、CSPの一種として、BGA型の半導体装置が知られている。このBGA型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
In recent years, CSP (Chip Size Package) has attracted attention as a three-dimensional packaging technology and a new packaging technology. The CSP refers to a small package having an outer size substantially the same as the outer size of a semiconductor chip.
Conventionally, a BGA type semiconductor device has been known as a kind of CSP. In this BGA type semiconductor device, a plurality of ball-shaped conductive terminals made of a metal member such as solder are arranged in a grid on one main surface of a package, and electrically connected to a semiconductor chip mounted on another surface of the package. Connected to.
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。 When this BGA type semiconductor device is incorporated into an electronic device, each conductive terminal is crimped to a wiring pattern on a printed circuit board to electrically connect the semiconductor chip and an external circuit mounted on the printed circuit board. Connected.
このようなBGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等の他のCSP型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このBGA型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。 Such a BGA type semiconductor device is provided with a larger number of conductive terminals than other CSP type semiconductor devices such as SOP (Small Outline Package) and QFP (Quad Flat Package) having lead pins protruding from the side. And has the advantage that it can be miniaturized. This BGA type semiconductor device is used, for example, as an image sensor chip of a digital camera mounted on a mobile phone.
図30は、従来のBGA型の半導体装置の概略構成を成すものであり、図30(A)は、このBGA型の半導体装置の表面側の斜視図である。また、図30(B)はこのBGA型の半導体装置の裏面側の斜視図である。 FIG. 30 shows a schematic configuration of a conventional BGA type semiconductor device, and FIG. 30 (A) is a front perspective view of the BGA type semiconductor device. FIG. 30B is a perspective view of the back side of the BGA type semiconductor device.
このBGA型の半導体装置101は、第1及び第2のガラス基板102、103の間に半導体チップ104がエポキシ樹脂105a、105bを介して封止されている。第2のガラス基板103の一主面上、即ちBGA型の半導体装置101の裏面上には、ボール状端子106が格子状に複数配置されている。この導電端子106は、第2の配線110を介して半導体チップ104へと接続される。複数の第2の配線110には、それぞれ半導体チップ104の内部から引き出されたアルミニウム配線が接続されており、各ボール状端子106と半導体チップ104との電気的接続がなされている。
In the BGA type semiconductor device 101, a semiconductor chip 104 is sealed between first and second glass substrates 102 and 103 via epoxy resins 105a and 105b. On one main surface of the second glass substrate 103, that is, on the back surface of the BGA type semiconductor device 101, a plurality of ball-
このBGA型の半導体装置101の断面構造について図31を参照して更に詳しく説明する。図31はダイシングラインに沿って、個々のチップに分割されたBGA型の半導体装置101の断面図を示している。半導体チップ104の表面に配置された絶縁膜108上に第1の配線107が設けられている。この半導体チップ104は樹脂105aによって第1のガラス基板102と接着されている。また、この半導体チップ104の裏面は、樹脂105bによって第2のガラス基板103と接着されている。
The sectional structure of the BGA type semiconductor device 101 will be described in more detail with reference to FIG. FIG. 31 shows a sectional view of a BGA type semiconductor device 101 divided into individual chips along a dicing line. The
そして、第1の配線107の一端は第2の配線110と接続されている。この第2の配線110は、第1の配線107の一端から第2のガラス基板103の表面に延在している。そして、第2のガラス基板103上に延在した第2の配線上には、ボール状の導電端子106が形成されている。
One end of the
上述した技術は、例えば以下の特許文献1に記載されている。
しかしながら、上述したBGA型の半導体装置101において、第1の配線107と第2の配線110との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また、第1の配線107のステップカバレージにも問題があった。
However, in the above-described BGA type semiconductor device 101, the contact area between the
そこで本発明は、半導体チップの裏面側からパッド電極に到達するビアホールを設け、このビアホールに埋設した柱状端子によって、パッド電極とバンプ電極との電気的接続を得るようにした。 Therefore, the present invention provides a via hole that reaches the pad electrode from the back surface side of the semiconductor chip, and obtains an electrical connection between the pad electrode and the bump electrode by the columnar terminal embedded in the via hole.
また本発明は、半導体チップのパッド電極と、この半導体チップの裏面に延在する再配線層とを接続して、この再配線上にバンプ電極を形成するに際して、半導体チップの裏面側からパッド電極に到達するビアホールを設け、このビアホールに埋設した柱状端子によって両者の電気的接続を得るようにした。 Further, according to the present invention, when a pad electrode of a semiconductor chip is connected to a rewiring layer extending on the back surface of the semiconductor chip to form a bump electrode on the rewiring, the pad electrode is formed from the back surface side of the semiconductor chip. Are provided, and electrical connection between them is obtained by means of pillar terminals embedded in the via holes.
更に本発明は、半導体チップのパッド電極と、この半導体チップの裏面に接着された支持基板側の再配線層とを接続して、この再配線上にバンプ電極を形成するに際して、支持基板側からパッド電極に到達するビアホールを設け、このビアホールに埋設した柱状端子によって両者の電気的接続を得るようにした。これにより、半導体チップのパッド電極から、その裏面のバンプ電極に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いBGA型の半導体装置を得ることができる。 Further, according to the present invention, the pad electrode of the semiconductor chip is connected to the rewiring layer on the support substrate side adhered to the back surface of the semiconductor chip, and a bump electrode is formed on the rewiring from the support substrate side. A via hole reaching the pad electrode was provided, and an electrical connection between the two was obtained by a columnar terminal buried in the via hole. As a result, disconnection of the wiring from the pad electrode of the semiconductor chip to the bump electrode on the back surface thereof and deterioration of the step coverage can be prevented, and a highly reliable BGA type semiconductor device can be obtained.
本発明によれば、半導体チップのパッド電極から、その裏面のバンプ電極に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いBGAを有する半導体装置を得ることができる。また、本発明によれば、様々な集積回路チップを実装基板上に高密度で実装できるものである。特にCCDイメージセンサの集積回路チップに適用することにより、当該集積回路チップを小型携帯用電子機器、例えば携帯電話の小さな実装基板に実装することができる。 According to the present invention, it is possible to prevent a disconnection of wiring from a pad electrode of a semiconductor chip to a bump electrode on the back surface thereof and prevent deterioration of step coverage and obtain a semiconductor device having a highly reliable BGA. Further, according to the present invention, various integrated circuit chips can be mounted on a mounting substrate at a high density. In particular, by applying the present invention to an integrated circuit chip of a CCD image sensor, the integrated circuit chip can be mounted on a small portable electronic device, for example, a small mounting substrate of a mobile phone.
次に本発明を実施するための最良の形態(以下、本実施形態という)について、図面を参照しながら説明する。 Next, the best mode for carrying out the present invention (hereinafter, referred to as the present embodiment) will be described with reference to the drawings.
本発明の第1の実施形態について図面を参照しながら詳細に説明する。まず、この半導体装置の構造について図8を参照しながら説明する。図8(A)はシリコンチップ10Aの裏面から見たダイシングライン周辺の平面図、図8(B)は図8(A)のX−X線に沿った断面図である。この半導体装置は、後述する工程を経たシリコンウエーハをダイシングラインに沿って複数のチップに分割した状態(図においては2つに分割されたチップ)を示している。
A first embodiment of the present invention will be described in detail with reference to the drawings. First, the structure of the semiconductor device will be described with reference to FIG. FIG. 8A is a plan view around the dicing line viewed from the back surface of the
シリコンチップ10Aは、例えばCCDイメージセンサ・チップであり、その表面には、拡張パッド電極11が形成されている。この拡張パッド電極11は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものである。拡張パッド電極11の表面は、図示しないシリコン窒化膜等のパッシベーション膜で被覆されている。この拡張パッド電極11が形成されたシリコンチップ10Aの表面には、例えばエポキシ樹脂から成る樹脂層12を介して、支持基板としての透明なガラス基板13が接着されている。
The
そして、シリコンチップ10Aの裏面から拡張パッド電極11に到達するビアホール17が開口され、このビアホール17内に埋め込むように、例えば銅(Cu)のような導電材料から成る柱状端子20が形成されている。この柱状端子20は拡張パッド電極11と電気的に接続されている。また、この柱状端子20とシリコンチップ10Aとはビアホール17の側壁に設けられた絶縁層30によって絶縁されている。
Then, a
そして、柱状端子20からシリコンチップ10Aの裏面上に再配線層21が延びており、さらに、この再配線上にはソルダーマスク22が被着され、その開口部にハンダバンプ23(バンプ電極)が搭載されている。ハンダバンプ23は所望の位置に複数形成することでBGA構造を得ることができる。こうして、シリコンチップ10Aの拡張パッド電極11から、その裏面に形成されたハンダバンプ23に至るまでの配線が可能となる。そして、本発明はビアホール17に埋設した柱状端子20を利用して配線しているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。
Then, a rewiring
なお、ハンダバンプ23の形成位置に対応させてシリコンチップ10Aの裏面に緩衝部材16を設けてもよい。これは、ハンダバンプ23の高さを稼ぐためである。これにより、この半導体装置をプリント基板に実装する際に、プリント基板とハンダバンプ23との熱膨張率の差によって生じる応力によって、ハンダバンプ23やシリコンチップ10Aが損傷することが防止される。緩衝部材16は、例えばレジスト材料や有機膜で形成しても良いし、銅(Cu)等の金属で形成しても良い。
Note that the
また、ビアホール17は図8に示すようにストレートに開口されているが、これに限らず、図9に示すように、そのビアホール17の断面が、表面から深くなるほど細くなるテーパー形状を呈していてもよい。図9(A)はシリコンウエーハのダイシングライン周辺の平面図、図9(B)は図9(A)のX−X線に沿った断面図である。これにより、後述するようにメッキ法により柱状端子20を形成する場合に、メッキ用のシーズ層18をスパッタで形成することができるなどの利点がある。
Further, the via
次にこの半導体装置の製造方法について説明する。図1に示すように、シリコンウエーハ10の表面には、図示しない半導体集積回路(例えば、CCDイメージセンサ)が形成されているものとする。そして、そのシリコンウエーハ10の表面には上述した拡張パッド電極11が形成されている。この拡張パッド電極11はアルミニウム、アルミニウム合金、または銅等の金属から成り、その厚さは1μmである。
Next, a method for manufacturing the semiconductor device will be described. As shown in FIG. 1, a semiconductor integrated circuit (not shown) (for example, a CCD image sensor) is formed on the surface of a
次に図2に示すように、例えばエポキシ樹脂から成る樹脂層12を塗布する。そして、図3に示すように、この樹脂層12を介して、シリコンウエーハ10の表面にガラス基板13を接着する。このガラス基板13はシリコンウエーハ10の保護体や支持体として機能する。そして、このガラス基板13が接着された状態で、シリコンウエーハ10の裏面研磨、いわゆるバックグラインドを行い、その厚さを100μmに加工する。尚、機械的に研磨した後に、化学的なエッチング処理により研磨面を整形しても良い。また、研磨処理することなく、ウエットまたはドライエッチング処理だけでも良い。
Next, as shown in FIG. 2, a
そして、図4に示すように、バックグラインドされたシリコンウエーハ10の裏面に、緩衝部材16を形成する。この緩衝部材16はハンダバンプ23の形成位置に対応させて形成する。緩衝部材16は、例えばレジスト材料や有機膜で形成することが好ましい。また、緩衝部材16は必要に応じて形成すれば良く、この半導体装置の用途に応じて必要ない場合には省略することもできる。
Then, as shown in FIG. 4, a
そして、シリコンウエーハ10を貫通し、拡張パッド電極11の表面に到達するビアホール17を形成する。このビアホール17の深さは100μmとなる。また、その幅は例えば40μm、その長さは200μmである。ビアホール17を形成するには、レーザービームを用いてシリコンウエーハ10に穴を開ける方法やウエットエッチング法またはドライエッチング法を用いて穴を開ける方法がある。なお、このビアホール17は、レーザービームの制御により図9に示すようにテーパー形状に加工しても良い。
Then, a via
次に、柱状端子20及び再配線層21を形成する工程を説明する。図5に示すように、まず、ビアホール17内を含む全面にプラズマCVD法により、100nm程度の厚さの絶縁層30を形成する。これは、柱状端子20とシリコンウエーハ10とを絶縁するためである。絶縁層30はビアホール17の底にも形成されてしまうため、この部分の絶縁層30についてはエッチング除去して、拡張パッド電極11の表面を再び露出させる。
Next, a step of forming the
次に、銅(Cu)から成るシーズ層18を無電解メッキにより全面に形成する。シーズ層18は後述する電解メッキ時のメッキ成長のためのシーズ(種)となる。その厚さは1μmでよい。なお、上述したように、ビアホール17がテーパー状に加工されている場合には、シーズ層18のためにスパッタ法を用いることができる。
Next, a
そして、銅(Cu)の電解メッキを行うが、その前にメッキを形成しない領域にレジスト層19を形成する。このレジスト層19の形成領域は、図6の平面図の灰色で塗潰した領域である。すなわち、柱状端子20、再配線層21及びハンダバンプ形成領域を除く領域である。
Then, copper (Cu) is electrolytically plated, but before that, a resist
そして、銅(Cu)の電解メッキを行い、柱状端子20、再配線層21を同時に形成する。柱状端子20は、拡張パッド電極11とシーズ層18を介して電気的に接続される。この方法は工程削減には良いが、再配線層21のメッキの厚さとビアホール17に成長するメッキ厚さを独立に制御できないので、両者を最適化できないという欠点がある。
Then, electrolytic plating of copper (Cu) is performed to simultaneously form the
そこで、柱状端子20については電解メッキで形成し、再配線層21についてはAlスパッタ法で形成するようにしてもよい。その後、再配線層21上にNi/Au等のバリアメタル(不図示)をスパッタ法で形成する。これは再配線層21とハンダバンプ23との電気的接合を良好にするためである。
Therefore, the
そして、図7に示すように、レジスト層19を除去する。さらに、再配線層21をマスクとして、レジスト層19の下に残存しているシーズ層18をエッチングにより除去する。このとき、再配線層21もエッチングされるが、再配線層21はシーズ層18より厚いので問題はない。
Then, as shown in FIG. 7, the resist
次に図8に示すように、再配線層21上にソルダーマスク22を被着し、スクリーン印刷法を用いて、再配線層21の所定領域上にハンダを印刷し、このハンダを熱処理でリフローさせることで、ハンダバンプ23を形成する。なお、再配線層21はシリコンウエーハ10の裏面の所望領域に、所望の本数を形成することができ、ハンダバンプ23の数や形成領域も自由に選択できる。
Next, as shown in FIG. 8, a
そして、ダイシングラインに沿って、シリコンウエーハ10を複数のシリコンチップ10Aに分割する。このダイシング工程では、レーザービームを用いることができる。また、レーザービームを用いたダイシング工程において、ガラス基板13の切断面がテーパーを施すように加工することにより、ガラス基板13の割れを防止することができる。
Then, the
次に、本発明の第2の実施形態について図面を参照しながら詳細に説明する。まず、この半導体装置の構造について図18を参照しながら説明する。図18(A)は、第2のガラス基板215の側から見たシリコンウエーハのダイシングライン領域周辺の平面図、図18(B)は図18(A)のX−X線に沿った断面図である。この半導体装置は、後述する工程を経たシリコンウエーハをダイシングライン領域に沿って複数のチップに分割した状態(図においては2つに分割されたチップ)を示している。
Next, a second embodiment of the present invention will be described in detail with reference to the drawings. First, the structure of the semiconductor device will be described with reference to FIG. FIG. 18A is a plan view of the periphery of the dicing line region of the silicon wafer viewed from the side of the
シリコンチップ210Aは、例えばCCDイメージセンサ・チップであり、その表面には、拡張パッド電極211が形成されている。この拡張パッド電極211は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものである。拡張パッド電極211の表面は、図示しないシリコン窒化膜等のパッシベーション膜で被覆されている。この拡張パッド電極211が形成されたシリコンチップ210Aの表面には、例えばエポキシ樹脂から成る樹脂層212を介して、支持基板としての透明な第1のガラス基板213が接着されている。
The
また、シリコンチップ210Aの裏面には、例えばエポキシ樹脂から成る樹脂層214を介して、支持基板としての透明な第2のガラス基板215が接着されている。そして、第2のガラス基板215側から拡張パッド電極211に到達するビアホール217が開口され、このビアホール217内を埋め込むように、例えば銅(Cu)のような導電材料から成る柱状端子220が形成されている。この柱状端子220とシリコンチップ210Aとはビアホール217の側壁に設けられた絶縁層230によって絶縁されている。
Further, a transparent
そして、柱状端子220から第2のガラス基板215上に再配線層221が延びており、さらに、この再配線上にはソルダーマスク222が被着され、その開口部にハンダバンプ223(バンプ電極)が搭載されている。ハンダバンプ223は所望の位置に複数形成することでBGA構造を得ることができる。こうして、シリコンチップ210Aの拡張パッド電極211から、その裏面に形成されたハンダバンプ223に至るまでの配線が可能となる。そして、本発明はビアホール217に埋設した柱状端子220を利用して配線しているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。
Then, a
なお、ハンダバンプ223の形成位置に対応させて第2のガラス基板215の表面に緩衝部材216を設けてもよい。これは、ハンダバンプ223の高さを稼ぐためである。これにより、この半導体装置をプリント基板に実装する際に、プリント基板とハンダバンプ223との熱膨張率の差によって生じる応力によって、ハンダバンプ223や第2のガラス基板215が損傷することが防止される。緩衝部材216は、例えばレジスト材料や有機膜で形成しても良いし、銅(Cu)等の金属で形成しても良い。
Note that a
また、ビアホール217は図18に示すようにストレートに開口されているが、これに限らず、図19に示すように、そのビアホール217の断面が、表面から深くなるほど細くなるテーパー形状を呈していてもよい。なお、図19(A)はシリコンウエーハのダイシングライン領域周辺の平面図、図19(B)は図19(A)のX−X線に沿った断面図である。これにより、後述するようにメッキ法により柱状端子220を形成する場合に、メッキ用のシーズ層218をスパッタで形成することができるなどの利点がある。
In addition, the via
次にこの半導体装置の製造方法について説明する。図10に示すように、シリコンウエーハ210の表面には、図示しない半導体集積回路(例えば、CCDイメージセンサ)が形成されているものとする。そして、そのシリコンウエーハ210の表面には上述した拡張パッド電極211が形成されている。この拡張パッド電極211はアルミニウム、アルミニウム合金、または銅等の金属から成り、その厚さは1μmである。
Next, a method for manufacturing the semiconductor device will be described. As shown in FIG. 10, a semiconductor integrated circuit (not shown) (for example, a CCD image sensor) is formed on the surface of the
次に図11に示すように、例えばエポキシ樹脂から成る樹脂層212を塗布する。そして、図12に示すように、この樹脂層212を介して、シリコンウエーハ210の表面に第1のガラス基板213を接着する。この第1のガラス基板213はシリコンウエーハ210の保護体や支持体として機能する。そして、この第1のガラス基板213が接着された状態で、シリコンウエーハ210の裏面研磨、いわゆるバックグラインドを行い、その厚さを100μmに加工する。尚、機械的に研磨した後に、化学的なエッチング処理により研磨面を整形しても良い。また、研磨処理することなく、ウエットまたはドライエッチング処理だけでも良い。
Next, as shown in FIG. 11, a
次に図13に示すように、シリコンウエーハ210の裏面にエポキシ樹脂から成る樹脂層214を塗布する。そして、この樹脂層214を用いてシリコンウエーハ210の裏面に第2のガラス基板215を接着する。第2のガラス基板215の厚さは100μmである。第2のガラス基板215は本体の支持体及び反り防止のために接着される。
Next, as shown in FIG. 13, a
さらに、接着された第2のガラス基板215上に、緩衝部材216を形成する。この緩衝部材216はハンダバンプ223の形成位置に対応させて形成する。緩衝部材216は、例えばレジスト材料や有機膜で形成しても良いし、銅(Cu)等の金属をスパッタ法により形成しても良い。また、緩衝部材216は必要に応じて形成すれば良く、この半導体装置の用途に応じて必要ない場合には省略することもできる。
Further, a
次に、図14に示すように、第2のガラス基板215及びシリコンウエーハ210を貫通し、拡張パッド電極211の表面に到達するビアホール217を形成する。このビアホール217の深さは200μmとなる。また、その幅は例えば40μm、その長さは200μmである。
Next, as shown in FIG. 14, a via
このような材質の異なる複数の層を貫通して、深いビアホール217を形成するには、レーザービームを用いてシリコンウエーハ210に穴を開ける方法が適している。ウエットエッチング法またはドライエッチング法を用いて穴を開ける場合には、異なる層毎にエッチングガスを切り換える必要があり、製造工程が複雑になるからである。なお、このビアホール217は、レーザービームの制御により図19に示すようにテーパー形状に加工しても良い。
In order to form a deep via
次に、柱状端子220及び再配線層221を形成するが、この工程および以降の工程は、第1の実施形態とまったく同じなので、図だけを示し説明は省略する(図15乃至図18)。
Next, a
次に、本発明の第3の実施形態について図面を参照しながら詳細に説明する。まず、この半導体装置の構造について図28を参照しながら説明する。図28(A)は、第2のガラス基板315側から見たシリコンウエーハのダイシングライン領域周辺の平面図、図28(B)は図28(A)のX−X線に沿った断面図である。この半導体装置は、後述する工程を経たシリコンウエーハをダイシングライン領域に沿って複数のチップに分割した状態(図においては2つに分割されたチップ)を示している。
Next, a third embodiment of the present invention will be described in detail with reference to the drawings. First, the structure of the semiconductor device will be described with reference to FIG. FIG. 28A is a plan view of the periphery of the dicing line region of the silicon wafer viewed from the
シリコンチップ310Aは、例えばCCDイメージセンサ・チップであり、その表面には、拡張パッド電極311が形成されている。この拡張パッド電極311は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものである。拡張パッド電極311の表面は、図示しないシリコン窒化膜等のパッシベーション膜で被覆されている。この拡張パッド電極311が形成されたシリコンチップ310Aの表面には、例えばエポキシ樹脂から成る樹脂層312を介して、透明な第1のガラス基板313が接着されている。
The
また、シリコンチップ310Aの側面と拡張パッド電極311の一部上は、例えばエポキシ樹脂から成る樹脂層314によって被覆されている。そして、この樹脂層314を用いて、シリコンチップ310Aの裏面に透明な第2のガラス基板315が接着されている。
The side surface of the
そして、第2のガラス基板315側から拡張パッド電極311に到達するビアホール317が開口され、このビアホール317内に埋め込むように、例えば銅(Cu)のような導電材料から成る柱状端子320が形成されている。柱状端子320から第2のガラス基板315上に再配線層321が延びており、さらに、この再配線上にはソルダーマスク322が被着され、その開口部にハンダバンプ323(バンプ電極)が搭載されている。
ハンダバンプ323は所望の位置に複数形成することでBGA構造を得ることができる。こうして、シリコンチップ310Aの拡張パッド電極311から、その裏面に形成されたハンダバンプ323に至るまでの配線が可能となる。そして、本発明はビアホール317に埋設した柱状端子320を利用して配線しているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。
Then, a via
A BGA structure can be obtained by forming a plurality of solder bumps 323 at desired positions. In this manner, wiring from the
なお、ハンダバンプ323の形成位置に対応させて第2のガラス基板315の表面に緩衝部材316を設けてもよい。これは、ハンダバンプ323の高さを稼ぐためである。これにより、この半導体装置をプリント基板に実装する際に、プリント基板とハンダバンプ323との熱膨張率の差によって生じる応力によって、ハンダバンプ323や第2のガラス基板315が損傷することが防止される。緩衝部材316は、例えばレジスト材料や有機膜で形成しても良いし、銅(Cu)等の金属で形成しても良い。
Note that a
また、ビアホール317は図28に示すようにストレートに開口されているが、これに限らず、図29に示すように、そのビアホール317の断面が、表面から深くなるほど細くなるテーパー形状を呈していてもよい。なお、図29(A)はシリコンウエーハのダイシングライン領域周辺の平面図、図29(B)は図29(A)のX−X線に沿った断面図である。これにより、後述するようにメッキ法により柱状端子320を形成する場合に、メッキ用のシーズ層318をスパッタで形成することができるなどの利点がある。
Further, the via
次にこの半導体装置の製造方法について説明する。図20に示すように、シリコンウエーハ310の表面には、図示しない半導体集積回路(例えば、CCDイメージセンサ)が形成されているものとする。そして、そのシリコンウエーハ310の表面には、上述した拡張パッド電極311が形成されている。この拡張パッド電極311はアルミニウム、アルミニウム合金、または銅等の金属から成り、その厚さは1μmである。
Next, a method for manufacturing the semiconductor device will be described. As shown in FIG. 20, it is assumed that a semiconductor integrated circuit (not shown) (for example, a CCD image sensor) is formed on the surface of the
次に図21に示すように、例えばエポキシ樹脂から成る樹脂層312を介して、第1のガラス基板313を接着する。この第1のガラス基板313はシリコンウエーハ310の保護体や支持体として機能する。そして、この第1のガラス基板313が接着された状態で、シリコンウエーハ310の裏面研磨、いわゆるバックグラインドを行い、その厚さを100μmに加工する。尚、機械的に研磨した後に、化学的なエッチング処理により研磨面を整形しても良い。また、研磨処理することなく、ウエットまたはドライエッチング処理だけでも良い。
Next, as shown in FIG. 21, a
次に図22に示すように、ダイシングライン領域のシリコンウエーハ310を部分的にエッチング除去する。つまり、拡張パッド電極311の一端部を露出するようにシリコンウエーハ310をエッチングする。このエッチングはレジストマスクを用いたドライエッチングである。
Next, as shown in FIG. 22, the
次に図23に示すように、シリコンウエーハ310の裏面にエポキシ樹脂から成る樹脂層314を塗布する。これにより、拡張パッド電極311の露出部分とエッチングされたシリコンウエーハ310の側面は樹脂層314で被覆される。そして、この樹脂層314を用いてシリコンウエーハ310の裏面に第2のガラス基板315を接着する。第2のガラス基板315の厚さは100μmである。第2のガラス基板315は本体の支持体及び反り防止のために接着される。
Next, as shown in FIG. 23, a
さらに、接着された第2のガラス基板315上に、緩衝部材316を形成する。この緩衝部材316はハンダバンプ323の形成位置に対応させて形成する。緩衝部材316は、例えばレジスト材料や有機膜で形成しても良いし、銅(Cu)等の金属をスパッタすることにより形成しても良い。なお、緩衝部材316は必要に応じて形成すれば良く、この半導体装置の用途に応じて必要ない場合には省略することもできる。
Further, a
次に、図24に示すように、第2のガラス基板315及び樹脂層314を貫通し、拡張パッド電極311の表面に到達するビアホール317を形成する。このビアホール317の深さは200μmとなる。また、その幅は例えば40μm、その長さは200μmである。このような材質の異なる複数の層を貫通して、深いビアホール317を形成するには、レーザービームを用いてシリコンウエーハ210に穴を開ける方法が適している。ウエットエッチング法またはドライエッチング法を用いて穴を開ける場合には、異なる層毎にエッチングガスを切り換える必要があり、製造工程が複雑になるからである。なお、このビアホール317は、レーザービームの制御により図29に示すようにテーパー形状に加工しても良い。
Next, as shown in FIG. 24, a via
次に柱状端子320および再配線層321を形成するために、まず銅(Cu)からなるシーズ層318を無電解メッキにより全面に形成する。この工程および以降の工程は、第1の実施形態とまったく同じなので、図だけを示し説明は省略する(図25乃至図28)。
Next, in order to form the
上述した各実施形態では、ビアホール(17,217または317)内に電解メッキにより、柱状端子(20,220または320)を形成しているが、本発明はこれには限定されず、他の方法で形成しても良い。例えば、ビアホール内にCVD法やMOCVD法によりアルミニウム、アルミニウム合金、また銅(Cu)等の金属を埋め込む方法が挙げられる。 In each of the embodiments described above, the columnar terminals (20, 220 or 320) are formed in the via holes (17, 217 or 317) by electrolytic plating. However, the present invention is not limited to this, and other methods are used. May be formed. For example, a method of embedding a metal such as aluminum, an aluminum alloy, or copper (Cu) in a via hole by a CVD method or an MOCVD method is exemplified.
また、上述した各実施形態では、再配線層(21,221または321)上にハンダバンプ(23,223または323)を形成しているが、本発明はこれには限定されず、柱状端子(20,220または320)から延びた再配線層(21,221または321)を形成しないで、ビアホール(17,217または317)に埋め込まれた柱状端子(20,220または320)の上に、ハンダバンプ(23,223または323)を形成しても良い。 Further, in each of the above-described embodiments, the solder bumps (23, 223, or 323) are formed on the rewiring layer (21, 221 or 321), but the present invention is not limited to this. , 220 or 320), the solder bumps (20, 220 or 320) embedded in the via holes (17, 217 or 317) are not formed without forming the redistribution layers (21, 221 or 321). 23, 223 or 323) may be formed.
さらにまた、上述した各実施形態では、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域まで拡張して成る拡張パッド電極(11,211または311)を形成しているが、本発明はこれには限定されず、拡張パッド電極(11,211または311)の代わりに、ダイシングライン領域まで拡張されない通常のワイヤボンディングに用いられるパッド電極をそのまま利用しても良い。この場合は、ビアホール(17,217または317)の形成位置をこのパッド電極を合わせれば良く、他の工程は全く同じである。 Furthermore, in each of the above-described embodiments, an extended pad electrode (11, 211 or 311) formed by extending a pad electrode used for normal wire bonding to a dicing line region is formed. The present invention is not limited thereto, and instead of the extended pad electrode (11, 211 or 311), a pad electrode used for normal wire bonding that is not extended to the dicing line region may be used as it is. In this case, the formation position of the via hole (17, 217 or 317) may be matched to this pad electrode, and the other steps are exactly the same.
さらにまた、上述した各実施形態においては本発明を半導体チップの裏面にバンプ電極を有するBGA型の半導体装置に適用しているが、本発明はこれに限らず、半導体チップの裏面にバンプ電極を有さない、いわゆるLGA(Land Grid Array)型の半導体装置に本発明を適用しても良い。即ち、再配線層(21,221または321)の表面に保護膜(22,222,322)を形成し、この保護膜(22,222,322)の開口部にハンダバンプ23を形成しない状態の半導体装置を構成するものである。 Furthermore, in each of the above-described embodiments, the present invention is applied to a BGA type semiconductor device having a bump electrode on the back surface of a semiconductor chip. However, the present invention is not limited to this, and the bump electrode may be formed on the back surface of the semiconductor chip. The present invention may be applied to a so-called LGA (Land Grid Array) type semiconductor device having no semiconductor device. That is, a semiconductor in a state where a protective film (22, 222, 322) is formed on the surface of the rewiring layer (21, 221 or 321), and the solder bumps 23 are not formed in the openings of the protective film (22, 222, 322). It constitutes the device.
また、再配線層(21,221または321)を形成しないで、ビアホール(17,217または317)内に柱状端子(20,220または320)を形成し、この柱状端子(20,220または320)の表面が露出するように保護膜(22,222,322)が形成された半導体装置を構成するものでも良い。 Also, without forming the rewiring layer (21, 221 or 321), a columnar terminal (20, 220 or 320) is formed in the via hole (17, 217 or 317), and the columnar terminal (20, 220 or 320) is formed. May constitute a semiconductor device in which a protective film (22, 222, 322) is formed so that the surface of the semiconductor device is exposed.
Claims (39)
前記半導体チップの表面に接着された支持基板と、
前記半導体チップの裏面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。 A pad electrode formed on the semiconductor chip,
A support substrate adhered to the surface of the semiconductor chip,
A columnar terminal embedded in a via hole reaching the surface of the pad electrode from the back surface of the semiconductor chip and connected to the pad electrode;
A bump electrode connected to the columnar terminal.
前記半導体チップの表面に接着された第1の支持基板と、
前記半導体チップの裏面に接着された第2の支持基板と、
前記第2の支持基板の表面から前記半導体チップを貫通して前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。 A pad electrode formed on the semiconductor chip,
A first support substrate adhered to a surface of the semiconductor chip;
A second support substrate adhered to the back surface of the semiconductor chip;
A pillar-shaped terminal buried in a via hole reaching the surface of the pad electrode through the semiconductor chip from the surface of the second support substrate and connected to the pad electrode;
A bump electrode connected to the columnar terminal.
前記パッド電極の表面及び前記半導体チップの側面を覆う樹脂層と、
前記半導体チップの裏面に接着された支持基板と、
前記支持基板の表面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。 A pad electrode formed on the semiconductor chip,
A resin layer covering a surface of the pad electrode and a side surface of the semiconductor chip;
A support substrate adhered to the back surface of the semiconductor chip,
A columnar terminal embedded in a via hole reaching the surface of the pad electrode from the surface of the support substrate and connected to the pad electrode;
A bump electrode connected to the columnar terminal.
前記半導体チップの表面に接着された第1の支持基板と、
前記パッド電極の表面及び前記半導体チップの側面を覆う樹脂層と、
前記半導体チップの裏面に接着された第2の支持基板と、
前記第2の支持基板の表面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。 A pad electrode formed on the semiconductor chip,
A first support substrate adhered to a surface of the semiconductor chip;
A resin layer covering a surface of the pad electrode and a side surface of the semiconductor chip;
A second support substrate adhered to the back surface of the semiconductor chip;
A pillar-shaped terminal embedded in a via hole reaching the surface of the pad electrode from the surface of the second support substrate and connected to the pad electrode;
A bump electrode connected to the columnar terminal.
前記半導体基板の裏面から前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程と、
前記柱状端子上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。 Bonding a support substrate on the semiconductor substrate on which the pad electrodes are formed,
Forming a via hole reaching the surface of the pad electrode from the back surface of the semiconductor substrate;
Forming a columnar terminal electrically connected to the pad electrode in the via hole;
Forming a bump electrode on the columnar terminal;
A method of dividing the semiconductor substrate into a plurality of semiconductor chips.
前記半導体基板の裏面から前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記半導体基板の裏面に延在する再配線層を形成する工程と、
前記再配線層上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。 Bonding a support substrate on the semiconductor substrate on which the pad electrodes are formed,
Forming a via hole reaching the surface of the pad electrode from the back surface of the semiconductor substrate;
Forming a columnar terminal electrically connected to the pad electrode in the via hole, and forming a rewiring layer extending from the columnar terminal to the back surface of the semiconductor substrate;
Forming a bump electrode on the redistribution layer;
A method of dividing the semiconductor substrate into a plurality of semiconductor chips.
前記半導体基板の裏面に第2の支持基板を接着する工程と、
前記第2の支持基板から前記半導体基板を貫通して前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程と、
前記柱状端子上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。 Bonding a first support substrate on the semiconductor substrate on which the pad electrode is formed;
Bonding a second support substrate to the back surface of the semiconductor substrate;
Forming a via hole from the second support substrate through the semiconductor substrate to reach the surface of the pad electrode;
Forming a columnar terminal electrically connected to the pad electrode in the via hole;
Forming a bump electrode on the columnar terminal;
A method of dividing the semiconductor substrate into a plurality of semiconductor chips.
前記半導体基板の裏面に第2の支持基板を接着する工程と、
前記第2の支持基板から前記半導体基板を貫通して前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記第2の支持基板の表面に延在する再配線層を形成する工程と、
前記再配線層上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。 Bonding a first support substrate on the semiconductor substrate on which the pad electrode is formed;
Bonding a second support substrate to the back surface of the semiconductor substrate;
Forming a via hole from the second support substrate through the semiconductor substrate to reach the surface of the pad electrode;
Forming a columnar terminal electrically connected to the pad electrode in the via hole, and forming a rewiring layer extending from the columnar terminal to the surface of the second support substrate;
Forming a bump electrode on the redistribution layer;
A method of dividing the semiconductor substrate into a plurality of semiconductor chips.
前記パッド電極の一部を露出するように前記半導体基板を部分的にエッチングする工程と、
前記パッド電極の露出部分と前記半導体基板のエッチングされた側面を被覆するように樹脂層を形成する工程と、
前記半導体基板の裏面に第2の支持基板を接着する工程と、
前記樹脂層及び前記第2の支持基板を貫通し、前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程と、
前記柱状端子上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。 Bonding a first support substrate on the semiconductor substrate on which the pad electrode is formed;
Partially etching the semiconductor substrate so as to expose a part of the pad electrode,
Forming a resin layer so as to cover the exposed portion of the pad electrode and the etched side surface of the semiconductor substrate,
Bonding a second support substrate to the back surface of the semiconductor substrate;
Forming a via hole penetrating the resin layer and the second support substrate and reaching the surface of the pad electrode;
Forming a columnar terminal electrically connected to the pad electrode in the via hole;
Forming a bump electrode on the columnar terminal;
A method of dividing the semiconductor substrate into a plurality of semiconductor chips.
前記パッド電極の一部を露出するように前記半導体基板を部分的にエッチングする工程と、
前記パッド電極の露出部分と前記半導体基板のエッチングされた側面を被覆するように樹脂層を形成する工程と、
前記半導体基板の裏面に第2の支持基板を接着する工程と、
前記樹脂層及び前記第2の支持基板を貫通し、前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記第2の支持基板の表面に延在する再配線層を形成する工程と、
前記再配線層上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。 Bonding a first support substrate on the semiconductor substrate on which the pad electrode is formed;
Partially etching the semiconductor substrate so as to expose a part of the pad electrode,
Forming a resin layer so as to cover the exposed portion of the pad electrode and the etched side surface of the semiconductor substrate,
Bonding a second support substrate to the back surface of the semiconductor substrate;
Forming a via hole penetrating the resin layer and the second support substrate and reaching the surface of the pad electrode;
Forming a columnar terminal electrically connected to the pad electrode in the via hole, and forming a rewiring layer extending from the columnar terminal to the surface of the second support substrate;
Forming a bump electrode on the redistribution layer;
A method of dividing the semiconductor substrate into a plurality of semiconductor chips.
前記半導体チップの表面に接着された支持基板と、
前記半導体チップの裏面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、を具備することを特徴とする半導体装置。 A pad electrode formed on the semiconductor chip,
A support substrate adhered to the surface of the semiconductor chip,
And a pillar-shaped terminal buried in a via hole reaching the surface of the pad electrode from the back surface of the semiconductor chip and connected to the pad electrode.
前記半導体チップの表面に接着された第1の支持基板と、
前記半導体チップの裏面に接着された第2の支持基板と、
前記第2の支持基板の表面から前記半導体チップを貫通して前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、を具備することを特徴とする半導体装置。 A pad electrode formed on the semiconductor chip,
A first support substrate adhered to a surface of the semiconductor chip;
A second support substrate adhered to the back surface of the semiconductor chip;
And a columnar terminal buried in a via hole extending from the surface of the second support substrate to the surface of the pad electrode through the semiconductor chip and connected to the pad electrode.
前記半導体チップの表面に接着された第1の支持基板と、
前記パッド電極の表面及び前記半導体チップの側面を覆う樹脂層と、
前記半導体チップの裏面に接着された第2の支持基板と、
前記第2の支持基板の表面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、を具備することを特徴とする半導体装置。 A pad electrode formed on the semiconductor chip,
A first support substrate adhered to a surface of the semiconductor chip;
A resin layer covering a surface of the pad electrode and a side surface of the semiconductor chip;
A second support substrate adhered to the back surface of the semiconductor chip;
And a columnar terminal buried in a via hole reaching the surface of the pad electrode from the surface of the second support substrate and connected to the pad electrode.
39. The semiconductor device according to claim 36, further comprising a redistribution layer extending from the columnar terminal to a back surface of the semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350431A JP4511148B2 (en) | 2002-10-11 | 2003-10-09 | Manufacturing method of semiconductor device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002298889 | 2002-10-11 | ||
JP2002298890 | 2002-10-11 | ||
JP2002298888 | 2002-10-11 | ||
JP2003350431A JP4511148B2 (en) | 2002-10-11 | 2003-10-09 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004153260A true JP2004153260A (en) | 2004-05-27 |
JP2004153260A5 JP2004153260A5 (en) | 2006-11-16 |
JP4511148B2 JP4511148B2 (en) | 2010-07-28 |
Family
ID=32475624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350431A Expired - Fee Related JP4511148B2 (en) | 2002-10-11 | 2003-10-09 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4511148B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1686628A2 (en) | 2005-02-01 | 2006-08-02 | Samsung Electro-Mechanics Co., Ltd. | Chip scale image sensor module and fabrication method of the same |
EP1686627A1 (en) | 2005-01-28 | 2006-08-02 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and method of manufacturing the same |
CN100382247C (en) * | 2004-07-16 | 2008-04-16 | 三洋电机株式会社 | Manufacturing method of semiconductor device |
JP2009043779A (en) * | 2007-08-06 | 2009-02-26 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
JP2010074175A (en) * | 2009-11-13 | 2010-04-02 | Sanyo Electric Co Ltd | Semiconductor device |
US7759247B2 (en) | 2004-02-17 | 2010-07-20 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device with a barrier layer and a metal layer |
JP2013544033A (en) * | 2010-11-12 | 2013-12-09 | ザイリンクス インコーポレイテッド | Through-silicon via with improved reliability |
JP2014132691A (en) * | 2014-04-02 | 2014-07-17 | Lapis Semiconductor Co Ltd | Semiconductor device and manufacturing method of the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339057A (en) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | Method of manufacturing three-dimensional image processor |
JP2001351997A (en) * | 2000-06-09 | 2001-12-21 | Canon Inc | Structure mounted with light-receiving sensor and method using the same |
JP2002094082A (en) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | Optical element and its manufacturing method and electronic equipment |
-
2003
- 2003-10-09 JP JP2003350431A patent/JP4511148B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339057A (en) * | 2000-05-30 | 2001-12-07 | Mitsumasa Koyanagi | Method of manufacturing three-dimensional image processor |
JP2001351997A (en) * | 2000-06-09 | 2001-12-21 | Canon Inc | Structure mounted with light-receiving sensor and method using the same |
JP2002094082A (en) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | Optical element and its manufacturing method and electronic equipment |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759247B2 (en) | 2004-02-17 | 2010-07-20 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device with a barrier layer and a metal layer |
CN100382247C (en) * | 2004-07-16 | 2008-04-16 | 三洋电机株式会社 | Manufacturing method of semiconductor device |
EP1686627A1 (en) | 2005-01-28 | 2006-08-02 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and method of manufacturing the same |
US7439094B2 (en) | 2005-01-28 | 2008-10-21 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a semiconductor package |
EP1686628A2 (en) | 2005-02-01 | 2006-08-02 | Samsung Electro-Mechanics Co., Ltd. | Chip scale image sensor module and fabrication method of the same |
JP2009043779A (en) * | 2007-08-06 | 2009-02-26 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
JP2010074175A (en) * | 2009-11-13 | 2010-04-02 | Sanyo Electric Co Ltd | Semiconductor device |
JP2013544033A (en) * | 2010-11-12 | 2013-12-09 | ザイリンクス インコーポレイテッド | Through-silicon via with improved reliability |
JP2014132691A (en) * | 2014-04-02 | 2014-07-17 | Lapis Semiconductor Co Ltd | Semiconductor device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP4511148B2 (en) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100671921B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100563887B1 (en) | Semiconductor device and manufacturing method thereof | |
US7622810B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4850392B2 (en) | Manufacturing method of semiconductor device | |
KR100608184B1 (en) | Semiconductor device and method for manufacturing the same | |
EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005101268A (en) | Method for manufacturing semiconductor device | |
JP2009033153A (en) | Interconnecting structure for semiconductor device package and method of the same | |
JP4828261B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3970210B2 (en) | Manufacturing method of semiconductor device | |
JP3970211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4511148B2 (en) | Manufacturing method of semiconductor device | |
JP4544902B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4282514B2 (en) | Manufacturing method of semiconductor device | |
JP2007158078A (en) | Semiconductor device and manufacturing method therefor | |
JP2006196619A (en) | Electronic equipment and its manufacture | |
JP2005311117A (en) | Semiconductor device and its manufacturing method | |
JP4845986B2 (en) | Semiconductor device | |
JP2004273561A (en) | Semiconductor device and its manufacturing method | |
JP4769926B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006191152A (en) | Semiconductor device and manufacturing method thereof | |
JP2008041892A (en) | Semiconductor device, and manufacturing method thereof | |
JP2005260080A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |