JP2004153260A

JP2004153260A - 半導体装置及びその製造方法

Info

Publication number: JP2004153260A
Application number: JP2003350431A
Authority: JP
Inventors: Yukihiro Takao; 幸弘高尾
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-10-11
Filing date: 2003-10-09
Publication date: 2004-05-27
Anticipated expiration: 2023-10-09
Also published as: JP4511148B2

Abstract

【課題】断線やステップカバレージの劣化を防止し、信頼性の高いＢＧＡを有する半導体装置を提供する。
【解決手段】シリコンチップ１０Ａの表面に形成された拡張パッド電極１１と、このシリコンチップ１０Ａの裏面の再配線層２１とを接続する。この場合、シリコンチップ１０Ａの裏面側から、シリコンチップ１０Ａを貫通し、拡張パッド電極１１に到達するビアホール１７を設け、このビアホール１７に埋設した柱状端子２０によって両者の電気的接続を得るようにした。
【選択図】図８

Description

本発明は、複数のボール状の導電端子が配列されたＢＧＡ（Ball Grid Array）型の半導体装置に関するものである。

近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Chip Size Package）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。

そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。

このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。

図３０は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図３０（Ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図３０（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。

このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、ボール状端子１０６が格子状に複数配置されている。この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各ボール状端子１０６と半導体チップ１０４との電気的接続がなされている。

このＢＧＡ型の半導体装置１０１の断面構造について図３１を参照して更に詳しく説明する。図３１はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂１０５ｂによって第２のガラス基板１０３と接着されている。

そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線上には、ボール状の導電端子１０６が形成されている。

上述した技術は、例えば以下の特許文献１に記載されている。
特許公表２００２−５１２４３６号公報

しかしながら、上述したＢＧＡ型の半導体装置１０１において、第１の配線１０７と第２の配線１１０との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また、第１の配線１０７のステップカバレージにも問題があった。

そこで本発明は、半導体チップの裏面側からパッド電極に到達するビアホールを設け、このビアホールに埋設した柱状端子によって、パッド電極とバンプ電極との電気的接続を得るようにした。

また本発明は、半導体チップのパッド電極と、この半導体チップの裏面に延在する再配線層とを接続して、この再配線上にバンプ電極を形成するに際して、半導体チップの裏面側からパッド電極に到達するビアホールを設け、このビアホールに埋設した柱状端子によって両者の電気的接続を得るようにした。

更に本発明は、半導体チップのパッド電極と、この半導体チップの裏面に接着された支持基板側の再配線層とを接続して、この再配線上にバンプ電極を形成するに際して、支持基板側からパッド電極に到達するビアホールを設け、このビアホールに埋設した柱状端子によって両者の電気的接続を得るようにした。これにより、半導体チップのパッド電極から、その裏面のバンプ電極に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いＢＧＡ型の半導体装置を得ることができる。

本発明によれば、半導体チップのパッド電極から、その裏面のバンプ電極に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いＢＧＡを有する半導体装置を得ることができる。また、本発明によれば、様々な集積回路チップを実装基板上に高密度で実装できるものである。特にＣＣＤイメージセンサの集積回路チップに適用することにより、当該集積回路チップを小型携帯用電子機器、例えば携帯電話の小さな実装基板に実装することができる。

次に本発明を実施するための最良の形態（以下、本実施形態という）について、図面を参照しながら説明する。

本発明の第１の実施形態について図面を参照しながら詳細に説明する。まず、この半導体装置の構造について図８を参照しながら説明する。図８（Ａ）はシリコンチップ１０Ａの裏面から見たダイシングライン周辺の平面図、図８（Ｂ）は図８（Ａ）のＸ−Ｘ線に沿った断面図である。この半導体装置は、後述する工程を経たシリコンウエーハをダイシングラインに沿って複数のチップに分割した状態（図においては２つに分割されたチップ）を示している。

シリコンチップ１０Ａは、例えばＣＣＤイメージセンサ・チップであり、その表面には、拡張パッド電極１１が形成されている。この拡張パッド電極１１は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものである。拡張パッド電極１１の表面は、図示しないシリコン窒化膜等のパッシベーション膜で被覆されている。この拡張パッド電極１１が形成されたシリコンチップ１０Ａの表面には、例えばエポキシ樹脂から成る樹脂層１２を介して、支持基板としての透明なガラス基板１３が接着されている。

そして、シリコンチップ１０Ａの裏面から拡張パッド電極１１に到達するビアホール１７が開口され、このビアホール１７内に埋め込むように、例えば銅（Ｃｕ）のような導電材料から成る柱状端子２０が形成されている。この柱状端子２０は拡張パッド電極１１と電気的に接続されている。また、この柱状端子２０とシリコンチップ１０Ａとはビアホール１７の側壁に設けられた絶縁層３０によって絶縁されている。

そして、柱状端子２０からシリコンチップ１０Ａの裏面上に再配線層２１が延びており、さらに、この再配線上にはソルダーマスク２２が被着され、その開口部にハンダバンプ２３（バンプ電極）が搭載されている。ハンダバンプ２３は所望の位置に複数形成することでＢＧＡ構造を得ることができる。こうして、シリコンチップ１０Ａの拡張パッド電極１１から、その裏面に形成されたハンダバンプ２３に至るまでの配線が可能となる。そして、本発明はビアホール１７に埋設した柱状端子２０を利用して配線しているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。

なお、ハンダバンプ２３の形成位置に対応させてシリコンチップ１０Ａの裏面に緩衝部材１６を設けてもよい。これは、ハンダバンプ２３の高さを稼ぐためである。これにより、この半導体装置をプリント基板に実装する際に、プリント基板とハンダバンプ２３との熱膨張率の差によって生じる応力によって、ハンダバンプ２３やシリコンチップ１０Ａが損傷することが防止される。緩衝部材１６は、例えばレジスト材料や有機膜で形成しても良いし、銅（Ｃｕ）等の金属で形成しても良い。

また、ビアホール１７は図８に示すようにストレートに開口されているが、これに限らず、図９に示すように、そのビアホール１７の断面が、表面から深くなるほど細くなるテーパー形状を呈していてもよい。図９（Ａ）はシリコンウエーハのダイシングライン周辺の平面図、図９（Ｂ）は図９（Ａ）のＸ−Ｘ線に沿った断面図である。これにより、後述するようにメッキ法により柱状端子２０を形成する場合に、メッキ用のシーズ層１８をスパッタで形成することができるなどの利点がある。

次にこの半導体装置の製造方法について説明する。図１に示すように、シリコンウエーハ１０の表面には、図示しない半導体集積回路（例えば、ＣＣＤイメージセンサ）が形成されているものとする。そして、そのシリコンウエーハ１０の表面には上述した拡張パッド電極１１が形成されている。この拡張パッド電極１１はアルミニウム、アルミニウム合金、または銅等の金属から成り、その厚さは１μｍである。

次に図２に示すように、例えばエポキシ樹脂から成る樹脂層１２を塗布する。そして、図３に示すように、この樹脂層１２を介して、シリコンウエーハ１０の表面にガラス基板１３を接着する。このガラス基板１３はシリコンウエーハ１０の保護体や支持体として機能する。そして、このガラス基板１３が接着された状態で、シリコンウエーハ１０の裏面研磨、いわゆるバックグラインドを行い、その厚さを１００μｍに加工する。尚、機械的に研磨した後に、化学的なエッチング処理により研磨面を整形しても良い。また、研磨処理することなく、ウエットまたはドライエッチング処理だけでも良い。

そして、図４に示すように、バックグラインドされたシリコンウエーハ１０の裏面に、緩衝部材１６を形成する。この緩衝部材１６はハンダバンプ２３の形成位置に対応させて形成する。緩衝部材１６は、例えばレジスト材料や有機膜で形成することが好ましい。また、緩衝部材１６は必要に応じて形成すれば良く、この半導体装置の用途に応じて必要ない場合には省略することもできる。

そして、シリコンウエーハ１０を貫通し、拡張パッド電極１１の表面に到達するビアホール１７を形成する。このビアホール１７の深さは１００μｍとなる。また、その幅は例えば４０μｍ、その長さは２００μｍである。ビアホール１７を形成するには、レーザービームを用いてシリコンウエーハ１０に穴を開ける方法やウエットエッチング法またはドライエッチング法を用いて穴を開ける方法がある。なお、このビアホール１７は、レーザービームの制御により図９に示すようにテーパー形状に加工しても良い。

次に、柱状端子２０及び再配線層２１を形成する工程を説明する。図５に示すように、まず、ビアホール１７内を含む全面にプラズマＣＶＤ法により、１００ｎｍ程度の厚さの絶縁層３０を形成する。これは、柱状端子２０とシリコンウエーハ１０とを絶縁するためである。絶縁層３０はビアホール１７の底にも形成されてしまうため、この部分の絶縁層３０についてはエッチング除去して、拡張パッド電極１１の表面を再び露出させる。

次に、銅（Ｃｕ）から成るシーズ層１８を無電解メッキにより全面に形成する。シーズ層１８は後述する電解メッキ時のメッキ成長のためのシーズ（種）となる。その厚さは１μｍでよい。なお、上述したように、ビアホール１７がテーパー状に加工されている場合には、シーズ層１８のためにスパッタ法を用いることができる。

そして、銅（Ｃｕ）の電解メッキを行うが、その前にメッキを形成しない領域にレジスト層１９を形成する。このレジスト層１９の形成領域は、図６の平面図の灰色で塗潰した領域である。すなわち、柱状端子２０、再配線層２１及びハンダバンプ形成領域を除く領域である。

そして、銅（Ｃｕ）の電解メッキを行い、柱状端子２０、再配線層２１を同時に形成する。柱状端子２０は、拡張パッド電極１１とシーズ層１８を介して電気的に接続される。この方法は工程削減には良いが、再配線層２１のメッキの厚さとビアホール１７に成長するメッキ厚さを独立に制御できないので、両者を最適化できないという欠点がある。

そこで、柱状端子２０については電解メッキで形成し、再配線層２１についてはＡｌスパッタ法で形成するようにしてもよい。その後、再配線層２１上にＮｉ／Ａｕ等のバリアメタル（不図示）をスパッタ法で形成する。これは再配線層２１とハンダバンプ２３との電気的接合を良好にするためである。

そして、図７に示すように、レジスト層１９を除去する。さらに、再配線層２１をマスクとして、レジスト層１９の下に残存しているシーズ層１８をエッチングにより除去する。このとき、再配線層２１もエッチングされるが、再配線層２１はシーズ層１８より厚いので問題はない。

次に図８に示すように、再配線層２１上にソルダーマスク２２を被着し、スクリーン印刷法を用いて、再配線層２１の所定領域上にハンダを印刷し、このハンダを熱処理でリフローさせることで、ハンダバンプ２３を形成する。なお、再配線層２１はシリコンウエーハ１０の裏面の所望領域に、所望の本数を形成することができ、ハンダバンプ２３の数や形成領域も自由に選択できる。

そして、ダイシングラインに沿って、シリコンウエーハ１０を複数のシリコンチップ１０Ａに分割する。このダイシング工程では、レーザービームを用いることができる。また、レーザービームを用いたダイシング工程において、ガラス基板１３の切断面がテーパーを施すように加工することにより、ガラス基板１３の割れを防止することができる。

次に、本発明の第２の実施形態について図面を参照しながら詳細に説明する。まず、この半導体装置の構造について図１８を参照しながら説明する。図１８（Ａ）は、第２のガラス基板２１５の側から見たシリコンウエーハのダイシングライン領域周辺の平面図、図１８（Ｂ）は図１８（Ａ）のＸ−Ｘ線に沿った断面図である。この半導体装置は、後述する工程を経たシリコンウエーハをダイシングライン領域に沿って複数のチップに分割した状態（図においては２つに分割されたチップ）を示している。

シリコンチップ２１０Ａは、例えばＣＣＤイメージセンサ・チップであり、その表面には、拡張パッド電極２１１が形成されている。この拡張パッド電極２１１は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものである。拡張パッド電極２１１の表面は、図示しないシリコン窒化膜等のパッシベーション膜で被覆されている。この拡張パッド電極２１１が形成されたシリコンチップ２１０Ａの表面には、例えばエポキシ樹脂から成る樹脂層２１２を介して、支持基板としての透明な第１のガラス基板２１３が接着されている。

また、シリコンチップ２１０Ａの裏面には、例えばエポキシ樹脂から成る樹脂層２１４を介して、支持基板としての透明な第２のガラス基板２１５が接着されている。そして、第２のガラス基板２１５側から拡張パッド電極２１１に到達するビアホール２１７が開口され、このビアホール２１７内を埋め込むように、例えば銅（Ｃｕ）のような導電材料から成る柱状端子２２０が形成されている。この柱状端子２２０とシリコンチップ２１０Ａとはビアホール２１７の側壁に設けられた絶縁層２３０によって絶縁されている。

そして、柱状端子２２０から第２のガラス基板２１５上に再配線層２２１が延びており、さらに、この再配線上にはソルダーマスク２２２が被着され、その開口部にハンダバンプ２２３（バンプ電極）が搭載されている。ハンダバンプ２２３は所望の位置に複数形成することでＢＧＡ構造を得ることができる。こうして、シリコンチップ２１０Ａの拡張パッド電極２１１から、その裏面に形成されたハンダバンプ２２３に至るまでの配線が可能となる。そして、本発明はビアホール２１７に埋設した柱状端子２２０を利用して配線しているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。

なお、ハンダバンプ２２３の形成位置に対応させて第２のガラス基板２１５の表面に緩衝部材２１６を設けてもよい。これは、ハンダバンプ２２３の高さを稼ぐためである。これにより、この半導体装置をプリント基板に実装する際に、プリント基板とハンダバンプ２２３との熱膨張率の差によって生じる応力によって、ハンダバンプ２２３や第２のガラス基板２１５が損傷することが防止される。緩衝部材２１６は、例えばレジスト材料や有機膜で形成しても良いし、銅（Ｃｕ）等の金属で形成しても良い。

また、ビアホール２１７は図１８に示すようにストレートに開口されているが、これに限らず、図１９に示すように、そのビアホール２１７の断面が、表面から深くなるほど細くなるテーパー形状を呈していてもよい。なお、図１９（Ａ）はシリコンウエーハのダイシングライン領域周辺の平面図、図１９（Ｂ）は図１９（Ａ）のＸ−Ｘ線に沿った断面図である。これにより、後述するようにメッキ法により柱状端子２２０を形成する場合に、メッキ用のシーズ層２１８をスパッタで形成することができるなどの利点がある。

次にこの半導体装置の製造方法について説明する。図１０に示すように、シリコンウエーハ２１０の表面には、図示しない半導体集積回路（例えば、ＣＣＤイメージセンサ）が形成されているものとする。そして、そのシリコンウエーハ２１０の表面には上述した拡張パッド電極２１１が形成されている。この拡張パッド電極２１１はアルミニウム、アルミニウム合金、または銅等の金属から成り、その厚さは１μｍである。

次に図１１に示すように、例えばエポキシ樹脂から成る樹脂層２１２を塗布する。そして、図１２に示すように、この樹脂層２１２を介して、シリコンウエーハ２１０の表面に第１のガラス基板２１３を接着する。この第１のガラス基板２１３はシリコンウエーハ２１０の保護体や支持体として機能する。そして、この第１のガラス基板２１３が接着された状態で、シリコンウエーハ２１０の裏面研磨、いわゆるバックグラインドを行い、その厚さを１００μｍに加工する。尚、機械的に研磨した後に、化学的なエッチング処理により研磨面を整形しても良い。また、研磨処理することなく、ウエットまたはドライエッチング処理だけでも良い。

次に図１３に示すように、シリコンウエーハ２１０の裏面にエポキシ樹脂から成る樹脂層２１４を塗布する。そして、この樹脂層２１４を用いてシリコンウエーハ２１０の裏面に第２のガラス基板２１５を接着する。第２のガラス基板２１５の厚さは１００μｍである。第２のガラス基板２１５は本体の支持体及び反り防止のために接着される。

さらに、接着された第２のガラス基板２１５上に、緩衝部材２１６を形成する。この緩衝部材２１６はハンダバンプ２２３の形成位置に対応させて形成する。緩衝部材２１６は、例えばレジスト材料や有機膜で形成しても良いし、銅（Ｃｕ）等の金属をスパッタ法により形成しても良い。また、緩衝部材２１６は必要に応じて形成すれば良く、この半導体装置の用途に応じて必要ない場合には省略することもできる。

次に、図１４に示すように、第２のガラス基板２１５及びシリコンウエーハ２１０を貫通し、拡張パッド電極２１１の表面に到達するビアホール２１７を形成する。このビアホール２１７の深さは２００μｍとなる。また、その幅は例えば４０μｍ、その長さは２００μｍである。

このような材質の異なる複数の層を貫通して、深いビアホール２１７を形成するには、レーザービームを用いてシリコンウエーハ２１０に穴を開ける方法が適している。ウエットエッチング法またはドライエッチング法を用いて穴を開ける場合には、異なる層毎にエッチングガスを切り換える必要があり、製造工程が複雑になるからである。なお、このビアホール２１７は、レーザービームの制御により図１９に示すようにテーパー形状に加工しても良い。

次に、柱状端子２２０及び再配線層２２１を形成するが、この工程および以降の工程は、第１の実施形態とまったく同じなので、図だけを示し説明は省略する（図１５乃至図１８）。

次に、本発明の第３の実施形態について図面を参照しながら詳細に説明する。まず、この半導体装置の構造について図２８を参照しながら説明する。図２８（Ａ）は、第２のガラス基板３１５側から見たシリコンウエーハのダイシングライン領域周辺の平面図、図２８（Ｂ）は図２８（Ａ）のＸ−Ｘ線に沿った断面図である。この半導体装置は、後述する工程を経たシリコンウエーハをダイシングライン領域に沿って複数のチップに分割した状態（図においては２つに分割されたチップ）を示している。

シリコンチップ３１０Ａは、例えばＣＣＤイメージセンサ・チップであり、その表面には、拡張パッド電極３１１が形成されている。この拡張パッド電極３１１は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものである。拡張パッド電極３１１の表面は、図示しないシリコン窒化膜等のパッシベーション膜で被覆されている。この拡張パッド電極３１１が形成されたシリコンチップ３１０Ａの表面には、例えばエポキシ樹脂から成る樹脂層３１２を介して、透明な第１のガラス基板３１３が接着されている。

また、シリコンチップ３１０Ａの側面と拡張パッド電極３１１の一部上は、例えばエポキシ樹脂から成る樹脂層３１４によって被覆されている。そして、この樹脂層３１４を用いて、シリコンチップ３１０Ａの裏面に透明な第２のガラス基板３１５が接着されている。

そして、第２のガラス基板３１５側から拡張パッド電極３１１に到達するビアホール３１７が開口され、このビアホール３１７内に埋め込むように、例えば銅（Ｃｕ）のような導電材料から成る柱状端子３２０が形成されている。柱状端子３２０から第２のガラス基板３１５上に再配線層３２１が延びており、さらに、この再配線上にはソルダーマスク３２２が被着され、その開口部にハンダバンプ３２３（バンプ電極）が搭載されている。
ハンダバンプ３２３は所望の位置に複数形成することでＢＧＡ構造を得ることができる。こうして、シリコンチップ３１０Ａの拡張パッド電極３１１から、その裏面に形成されたハンダバンプ３２３に至るまでの配線が可能となる。そして、本発明はビアホール３１７に埋設した柱状端子３２０を利用して配線しているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。

なお、ハンダバンプ３２３の形成位置に対応させて第２のガラス基板３１５の表面に緩衝部材３１６を設けてもよい。これは、ハンダバンプ３２３の高さを稼ぐためである。これにより、この半導体装置をプリント基板に実装する際に、プリント基板とハンダバンプ３２３との熱膨張率の差によって生じる応力によって、ハンダバンプ３２３や第２のガラス基板３１５が損傷することが防止される。緩衝部材３１６は、例えばレジスト材料や有機膜で形成しても良いし、銅（Ｃｕ）等の金属で形成しても良い。

また、ビアホール３１７は図２８に示すようにストレートに開口されているが、これに限らず、図２９に示すように、そのビアホール３１７の断面が、表面から深くなるほど細くなるテーパー形状を呈していてもよい。なお、図２９（Ａ）はシリコンウエーハのダイシングライン領域周辺の平面図、図２９（Ｂ）は図２９（Ａ）のＸ−Ｘ線に沿った断面図である。これにより、後述するようにメッキ法により柱状端子３２０を形成する場合に、メッキ用のシーズ層３１８をスパッタで形成することができるなどの利点がある。

次にこの半導体装置の製造方法について説明する。図２０に示すように、シリコンウエーハ３１０の表面には、図示しない半導体集積回路（例えば、ＣＣＤイメージセンサ）が形成されているものとする。そして、そのシリコンウエーハ３１０の表面には、上述した拡張パッド電極３１１が形成されている。この拡張パッド電極３１１はアルミニウム、アルミニウム合金、または銅等の金属から成り、その厚さは１μｍである。

次に図２１に示すように、例えばエポキシ樹脂から成る樹脂層３１２を介して、第１のガラス基板３１３を接着する。この第１のガラス基板３１３はシリコンウエーハ３１０の保護体や支持体として機能する。そして、この第１のガラス基板３１３が接着された状態で、シリコンウエーハ３１０の裏面研磨、いわゆるバックグラインドを行い、その厚さを１００μｍに加工する。尚、機械的に研磨した後に、化学的なエッチング処理により研磨面を整形しても良い。また、研磨処理することなく、ウエットまたはドライエッチング処理だけでも良い。

次に図２２に示すように、ダイシングライン領域のシリコンウエーハ３１０を部分的にエッチング除去する。つまり、拡張パッド電極３１１の一端部を露出するようにシリコンウエーハ３１０をエッチングする。このエッチングはレジストマスクを用いたドライエッチングである。

次に図２３に示すように、シリコンウエーハ３１０の裏面にエポキシ樹脂から成る樹脂層３１４を塗布する。これにより、拡張パッド電極３１１の露出部分とエッチングされたシリコンウエーハ３１０の側面は樹脂層３１４で被覆される。そして、この樹脂層３１４を用いてシリコンウエーハ３１０の裏面に第２のガラス基板３１５を接着する。第２のガラス基板３１５の厚さは１００μｍである。第２のガラス基板３１５は本体の支持体及び反り防止のために接着される。

さらに、接着された第２のガラス基板３１５上に、緩衝部材３１６を形成する。この緩衝部材３１６はハンダバンプ３２３の形成位置に対応させて形成する。緩衝部材３１６は、例えばレジスト材料や有機膜で形成しても良いし、銅（Ｃｕ）等の金属をスパッタすることにより形成しても良い。なお、緩衝部材３１６は必要に応じて形成すれば良く、この半導体装置の用途に応じて必要ない場合には省略することもできる。

次に、図２４に示すように、第２のガラス基板３１５及び樹脂層３１４を貫通し、拡張パッド電極３１１の表面に到達するビアホール３１７を形成する。このビアホール３１７の深さは２００μｍとなる。また、その幅は例えば４０μｍ、その長さは２００μｍである。このような材質の異なる複数の層を貫通して、深いビアホール３１７を形成するには、レーザービームを用いてシリコンウエーハ２１０に穴を開ける方法が適している。ウエットエッチング法またはドライエッチング法を用いて穴を開ける場合には、異なる層毎にエッチングガスを切り換える必要があり、製造工程が複雑になるからである。なお、このビアホール３１７は、レーザービームの制御により図２９に示すようにテーパー形状に加工しても良い。

次に柱状端子３２０および再配線層３２１を形成するために、まず銅（Ｃｕ）からなるシーズ層３１８を無電解メッキにより全面に形成する。この工程および以降の工程は、第1の実施形態とまったく同じなので、図だけを示し説明は省略する（図２５乃至図２８）。

上述した各実施形態では、ビアホール（１７，２１７または３１７）内に電解メッキにより、柱状端子（２０，２２０または３２０）を形成しているが、本発明はこれには限定されず、他の方法で形成しても良い。例えば、ビアホール内にＣＶＤ法やＭＯＣＶＤ法によりアルミニウム、アルミニウム合金、また銅（Ｃｕ）等の金属を埋め込む方法が挙げられる。

また、上述した各実施形態では、再配線層（２１，２２１または３２１）上にハンダバンプ（２３，２２３または３２３）を形成しているが、本発明はこれには限定されず、柱状端子（２０，２２０または３２０）から延びた再配線層（２１，２２１または３２１）を形成しないで、ビアホール（１７，２１７または３１７）に埋め込まれた柱状端子（２０，２２０または３２０）の上に、ハンダバンプ（２３，２２３または３２３）を形成しても良い。

さらにまた、上述した各実施形態では、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域まで拡張して成る拡張パッド電極（１１，２１１または３１１）を形成しているが、本発明はこれには限定されず、拡張パッド電極（１１，２１１または３１１）の代わりに、ダイシングライン領域まで拡張されない通常のワイヤボンディングに用いられるパッド電極をそのまま利用しても良い。この場合は、ビアホール（１７，２１７または３１７）の形成位置をこのパッド電極を合わせれば良く、他の工程は全く同じである。

さらにまた、上述した各実施形態においては本発明を半導体チップの裏面にバンプ電極を有するＢＧＡ型の半導体装置に適用しているが、本発明はこれに限らず、半導体チップの裏面にバンプ電極を有さない、いわゆるＬＧＡ（ＬａｎｄＧｒｉｄＡｒｒaｙ）型の半導体装置に本発明を適用しても良い。即ち、再配線層（２１，２２１または３２１）の表面に保護膜（２２，２２２，３２２）を形成し、この保護膜（２２，２２２，３２２）の開口部にハンダバンプ２３を形成しない状態の半導体装置を構成するものである。

また、再配線層（２１，２２１または３２１）を形成しないで、ビアホール（１７，２１７または３１７）内に柱状端子（２０，２２０または３２０）を形成し、この柱状端子（２０，２２０または３２０）の表面が露出するように保護膜（２２，２２２，３２２）が形成された半導体装置を構成するものでも良い。

本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第１の実施形態に係る半導体装置の製造方法を説明する平面図である。本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する図である。本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する平面図である。本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する図である。本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する平面図である。本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。本発明の第３の実施形態に係る半導体装置及びその製造方法を説明する図である。本発明の第３の実施形態に係る半導体装置及びその製造方法を説明する図である。従来に係る半導体装置を説明する図である。従来に係る半導体装置を説明する図である。

Claims

半導体チップ上に形成されたパッド電極と、
前記半導体チップの表面に接着された支持基板と、
前記半導体チップの裏面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。
前記柱状端子から前記半導体チップの裏面に延在し、前記柱状端子と前記バンプ電極を接続する再配線層を具備することを特徴とする請求項1記載の半導体装置。
前記バンプ電極の形成位置に対応させて前記半導体チップの裏面に緩衝部材を設けたことを特徴とする請求項２記載の半導体装置。
前記ビアホールの断面がテーパー形状であること特徴とする請求項２記載の半導体装置。
前記柱状端子と前記半導体チップとを絶縁するための絶縁層が前記ビアホールの側壁に設けられていることを特徴とする請求項２記載の半導体装置。
半導体チップ上に形成されたパッド電極と、
前記半導体チップの表面に接着された第１の支持基板と、
前記半導体チップの裏面に接着された第２の支持基板と、
前記第２の支持基板の表面から前記半導体チップを貫通して前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。
前記柱状端子から前記第２の支持基板の表面に延在し、前記柱状端子と前記バンプ電極を接続する再配線層を具備することを特徴とする請求項６記載の半導体装置。
前記バンプ電極の形成位置に対応させて前記第２の支持基板の表面に緩衝部材を設けたことを特徴とする請求項７記載の半導体装置。
前記ビアホールの断面がテーパー形状であること特徴とする請求項７記載の半導体装置。
前記柱状端子と前記半導体チップとを絶縁するための絶縁層が前記ビアホールの側壁に設けられていることを特徴とする請求項７記載の半導体装置。
半導体チップ上に形成されたパッド電極と、
前記パッド電極の表面及び前記半導体チップの側面を覆う樹脂層と、
前記半導体チップの裏面に接着された支持基板と、
前記支持基板の表面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。
前記柱状端子から前記支持基板の表面に延在し、前記柱状端子と前記バンプ電極を接続する再配線層を具備することを特徴とする請求項１１記載の半導体装置。
前記ビアホールの断面がテーパー形状であること特徴とする請求項１２記載の半導体装置。
半導体チップ上に形成されたパッド電極と、
前記半導体チップの表面に接着された第１の支持基板と、
前記パッド電極の表面及び前記半導体チップの側面を覆う樹脂層と、
前記半導体チップの裏面に接着された第２の支持基板と、
前記第２の支持基板の表面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、
前記柱状端子に接続されたバンプ電極と、を具備することを特徴とする半導体装置。
前記柱状端子から前記第２の支持基板の表面に延在し、前記柱状端子と前記バンプ電極を接続する再配線層を具備することを特徴とする請求項１４記載の半導体装置。
前記バンプ電極の形成位置に対応させて前記第２の支持基板の表面に緩衝部材を設けたことを特徴とする請求項１５記載の半導体装置。
前記ビアホールの断面がテーパー形状であること特徴とする請求項１５記載の半導体装置。
パッド電極が形成された半導体基板上に支持基板を接着する工程と、
前記半導体基板の裏面から前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程と、
前記柱状端子上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。
パッド電極が形成された半導体基板上に支持基板を接着する工程と、
前記半導体基板の裏面から前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記半導体基板の裏面に延在する再配線層を形成する工程と、
前記再配線層上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記半導体基板の裏面に延在する再配線層を形成する工程を電解メッキ法で行う、ことを特徴とする請求項１９記載の半導体装置の製造方法。
前記ビアホールをテーパー形状に加工することを特徴とする請求項２０記載の半導体装置の製造方法。
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程を電解メッキ法で、前記柱状端子から前記半導体基板の裏面に延在する再配線層を形成する工程をスパッタ法で行うことを特徴とする請求項１９記載の半導体装置の製造方法。
前記ビアホールをテーパー形状に加工することを特徴とする請求項２２記載の半導体装置の製造方法。
パッド電極が形成された半導体基板上に第１の支持基板を接着する工程と、
前記半導体基板の裏面に第２の支持基板を接着する工程と、
前記第２の支持基板から前記半導体基板を貫通して前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程と、
前記柱状端子上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。
パッド電極が形成された半導体基板上に第１の支持基板を接着する工程と、
前記半導体基板の裏面に第２の支持基板を接着する工程と、
前記第２の支持基板から前記半導体基板を貫通して前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記第２の支持基板の表面に延在する再配線層を形成する工程と、
前記再配線層上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記第２の支持基板の表面に延在する再配線層を形成する工程を電解メッキ法で行うことを特徴とする請求項２５記載の半導体装置の製造方法。
前記ビアホールをテーパー形状に加工することを特徴とする請求項２６記載の半導体装置の製造方法。
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程を電解メッキ法で、前記柱状端子から前記第２の支持基板の表面に延在する再配線層を形成する工程をスパッタ法で行うことを特徴とする請求項２５記載の半導体装置の製造方法。
前記ビアホールをテーパー形状に加工することを特徴とする請求項２８記載の半導体装置の製造方法。
パッド電極が形成された半導体基板上に第１の支持基板を接着する工程と、
前記パッド電極の一部を露出するように前記半導体基板を部分的にエッチングする工程と、
前記パッド電極の露出部分と前記半導体基板のエッチングされた側面を被覆するように樹脂層を形成する工程と、
前記半導体基板の裏面に第２の支持基板を接着する工程と、
前記樹脂層及び前記第２の支持基板を貫通し、前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程と、
前記柱状端子上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。
パッド電極が形成された半導体基板上に第１の支持基板を接着する工程と、
前記パッド電極の一部を露出するように前記半導体基板を部分的にエッチングする工程と、
前記パッド電極の露出部分と前記半導体基板のエッチングされた側面を被覆するように樹脂層を形成する工程と、
前記半導体基板の裏面に第２の支持基板を接着する工程と、
前記樹脂層及び前記第２の支持基板を貫通し、前記パッド電極の表面に到達するビアホールを形成する工程と、
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記第２の支持基板の表面に延在する再配線層を形成する工程と、
前記再配線層上にバンプ電極を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、を具備することを特徴とする半導体装置の製造方法。
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成すると共に、この柱状端子から前記第２の支持基板の表面に延在する再配線層を形成する工程を電解メッキ法で行うことを特徴とする請求項３１記載の半導体装置の製造方法。
前記ビアホールをテーパー形状に加工することを特徴とする請求項３２記載の半導体装置の製造方法。
前記ビアホール内に前記パッド電極と電気的に接続された柱状端子を形成する工程を電解メッキ法で、前記柱状端子から前記第２の支持基板の表面に延在する再配線層を形成する工程をスパッタ法で行うことを特徴とする請求項３１記載の半導体装置の製造方法。
前記ビアホールをテーパー形状に加工することを特徴とする請求項３４記載の半導体装置の製造方法。
半導体チップ上に形成されたパッド電極と、
前記半導体チップの表面に接着された支持基板と、
前記半導体チップの裏面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、を具備することを特徴とする半導体装置。
半導体チップ上に形成されたパッド電極と、
前記半導体チップの表面に接着された第１の支持基板と、
前記半導体チップの裏面に接着された第２の支持基板と、
前記第２の支持基板の表面から前記半導体チップを貫通して前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、を具備することを特徴とする半導体装置。
半導体チップ上に形成されたパッド電極と、
前記半導体チップの表面に接着された第１の支持基板と、
前記パッド電極の表面及び前記半導体チップの側面を覆う樹脂層と、
前記半導体チップの裏面に接着された第２の支持基板と、
前記第２の支持基板の表面から前記パッド電極の表面に到達するビアホールに埋め込まれ前記パッド電極と接続された柱状端子と、を具備することを特徴とする半導体装置。
前記柱状端子から前記半導体チップの裏面に延在された再配線層を具備することを特徴とする請求項３６、請求項３７、請求項３８のいずれかに記載の半導体装置。