JP2004140210A - システム - Google Patents
システム Download PDFInfo
- Publication number
- JP2004140210A JP2004140210A JP2002303933A JP2002303933A JP2004140210A JP 2004140210 A JP2004140210 A JP 2004140210A JP 2002303933 A JP2002303933 A JP 2002303933A JP 2002303933 A JP2002303933 A JP 2002303933A JP 2004140210 A JP2004140210 A JP 2004140210A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- filter
- wiring
- stub
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
Abstract
【解決手段】LSIパッケージ1、バイパスコンデンサ3、フィルタ5などを実装基板上に実装したシステムであって、フィルタ5は、バイパスコンデンサ3と基幹電源との間に接続されるスタブ配線4(λ/4)を含み、電源経路よりも低いインピーダンスの回路で構成されることにより、LSIパッケージ1からノイズが発生すると、このノイズ電流はフィルタ5に流れ込み、このフィルタ5に流れたノイズ電流がスタブ配線4のオープン端で反射して戻ることで、スタブ配線4の分岐点で、λ/2後のLSIパッケージ1からのノイズ電流を相殺するように作用する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、半導体装置を実装したシステムに関し、特に不要電磁放射(EMI:Electro−Magnetic Interference)低減対策に好適なマイクロコンピュータなどの半導体装置を実装基板上に実装したシステムに適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討したところによれば、マイクロコンピュータなどの半導体装置を実装基板上に実装したシステムに関しては、以下のような技術が考えられる。
【0003】
たとえば、マイクロコンピュータの半導体装置を実装基板上に実装したシステムでは、EMI低減対策のために、実装部品のバイパスコンデンサを、半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続し、マイクロコンピュータの動作電流(特にその高調波成分)を基幹電源から引き込みにくいようにノイズ対策を行っている。さらに、バイパスコンデンサに加えて、電源フィルタを電源経路の電源電圧や基準電圧に直列に挿入する場合もある。
【0004】
また、EMI低減対策のために、半導体装置に基幹電源から電源を供給する電源経路の電源配線の長さを、電源配線の特定周波数に対し基板素材の波長短縮率をかけた値とし、電源経路の電源電圧と基準電圧との間にコンデンサを接続したプリント基板の技術が開示されている(たとえば、特許文献1参照)。
【0005】
【特許文献1】
特開2001−119110号公報(第1頁の要約など)
【0006】
【発明が解決しようとする課題】
ところで、前記のようなマイクロコンピュータなどの半導体装置を実装基板上に実装したシステムについて、本発明者が検討した結果、以下のようなことが明らかとなった。
【0007】
たとえば、前記のように、バイパスコンデンサを、半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続した構成(図1参照、但しフィルタ5がない状態)では、電流Cではバイパスコンデンサ3からの電流Bが100%にならず、基幹電源2からの電流Aを完全には阻止できない。これは、電流Aと電流Bの大きさがそれぞれの経路インピーダンスの逆比で決まることによる。経路Aに対して経路Bのインピーダンスを1/10程度にしかできないため、電流Bの約1/10のノイズ電流が経路Aを流れる。経路Aは電源ケーブルなど、放射効率の高い部分(アンテナとして作用)に接続されるため、1/10の電流といえどもEMIを引き起こす。
【0008】
さらに、バイパスコンデンサに加えて、チップビーズやT型フィルタを利用すると、電流A、電流Bの経路インピーダンス比は1000:1近くまで高めることができる。しかし、これらは比較的低い周波数帯域でしか得られないことと、避けられない直流抵抗分(0.2〜0.6Ω)により無駄な消費電力と半導体装置の電流変化に伴う電源電圧の変動を発生する問題がある。
【0009】
また、前記特許文献1の技術は、半導体装置に基幹電源から電源を供給する電源経路の電源配線の長さを規定するものであり、本発明のように、他端がオープン状態であるような配線の一端を電源経路に接続する技術ではない。
【0010】
そこで、本発明の目的は、無駄な消費電力がなく、高周波までノイズ低減の効果の高い、マイクロコンピュータなどの半導体装置用の電源デカップリングが実現できる、半導体装置を実装基板上に実装したシステムを提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
すなわち、本発明は、半導体装置とキャパシタを実装基板上に実装したシステムに、低インピーダンス回路を付加した構成とされ、キャパシタは半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続され、低インピーダンス回路はキャパシタと基幹電源との間に接続され、一端は電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対の配線、いわゆるスタブ配線を含み、電源経路よりも低いインピーダンスの回路としたものである。これにより、ノイズ電流が流れる電源経路に低インピーダンスの回路を設けることにより、低インピーダンスの回路から電源経路にノイズ電流を相殺する逆位相の電流を注入することができるようになる。
【0014】
この構成において、一対のスタブ配線のそれぞれは、半導体装置の動作周波数の実装基板中の波長の1/4となるような長さに形成されたり、あるいは半導体装置の動作周波数の整数倍の1/4波長となるような長さに形成されたり、さらにはこれらを組み合わせて構成されるものである。これにより、スタブ配線から給電系に注入する逆位相の電流は、スタブ配線長がちょうど1/4波長となる周波数の奇数倍となる周波数成分のみを発生するため、ノイズ電流が低減され、EMI低減効果を十分に得ることができるようになる。
【0015】
また、低インピーダンス回路は、10μm〜0.2μmの厚さの誘電体を一対のスタブ配線で挟んで構成され、実装基板内に形成されたり、あるいは実装基板への実装部品として形成されるものである。これにより、実装基板内に形成する場合でも実装基板の大きさに影響を与えることなく、また実装部品として形成する場合には、個別部品として各種機器に対応させることができるようになる。
【0016】
尚、この低インピーダンスの回路のインピーダンスが低いほど、該回路に流れ込むノイズ電流が大きくすることができるため、ノイズを打ち消す効果が高くなる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0018】
図1により、本発明の一実施の形態のシステムの構成の一例を説明する。図1は本実施の形態のシステムにおいて、実装基板上に実装される半導体装置への供給電源系の概略回路図を示す。
【0019】
本実施の形態のシステムは、特に限定されるものではないが、たとえば一例として、マイクロコンピュータのLSIパッケージ(半導体装置)1と、このLSIパッケージ1に基幹電源2から電源を供給する電源経路の電源電圧Vccと基準電圧Vssとの間に接続されるバイパスコンデンサ(キャパシタ)3と、このバイパスコンデンサ3と基幹電源2との間に接続され、一端は電源経路の電源電圧Vccと基準電圧Vssとにそれぞれ接続し、他端はオープン状態である一対のスタブ配線4を含み、電源経路よりも低いインピーダンスの回路であるフィルタ5などからなり、これらのLSIパッケージ1、バイパスコンデンサ3、フィルタ5などは実装基板上に実装されて構成される。
【0020】
このシステムにおいて、基幹電源2とバイパスコンデンサ3の接続点までの電源電圧Vccおよび基準電圧Vssの電源経路、バイパスコンデンサ3とLSIパッケージ1までの電源電圧Vccおよび基準電圧Vssの電源経路にはそれぞれインダクタンス成分を有する。また、LSIパッケージ1からの出力経路にはそれぞれ次段の負荷容量成分を有する。
【0021】
LSIパッケージ1は、チップ6を内蔵し、このチップ6にはマイクロコンピュータを構成する複数のモジュール7が形成される。各モジュール7には、実装基板上の電源経路から電源電圧Vccと基準電圧Vssとが供給される。また、チップ6上には、LSIパッケージ1の外部に設けられた水晶発振器8からの発振信号を入力として基準となるクロック信号を発生するCPG9が形成され、クロック信号がバッファ回路10を通じて各モジュール7に供給される。さらに、チップ6上には、LSIパッケージ1の外部に信号を出力するバッファ回路11が形成されている。
【0022】
このLSIパッケージ1において、内部の電源電圧Vccおよび基準電圧Vssの電源経路にもそれぞれ、前記システムと同様にインダクタンス成分を有する。
【0023】
バイパスコンデンサ3は、LSIパッケージ1の近傍に設けられ、実装基板上の電源経路の電源電圧Vccと基準電圧Vssとの間に接続される。
【0024】
フィルタ5は、バイパスコンデンサ3よりも基幹電源2側に設けられ、実装基板上の電源経路の電源電圧Vccと基準電圧Vssとにそれぞれ接続される。このフィルタ5は、誘電体を挟む一対のスタブ配線4からなり、この一対のスタブ配線4の一端は電源経路の電源電圧Vccと基準電圧Vssとの配線途中にそれぞれ挿入されて接続され、他端はオープン状態となっている。このフィルタ5では、特に低いインピーダンスを実現するために極薄誘電体(膜厚10μm〜0.2μm程度)が用いられる。このスタブ配線4の形状についての詳細は後述するが、ここではつづら折れパターンを図示している。
【0025】
次に、図2により、本実施の形態のシステムにおいて、フィルタの接続およびそれによるノイズ相殺の概念の一例を説明する。図2はフィルタの接続およびそれによるノイズ相殺の概念図を示す。
【0026】
図2においては、帯パターンのスタブ配線4によるフィルタ5を例に示している。この帯パターンは、前述のように一端は電源経路の電源電圧Vccと基準電圧Vssとにポート1及びポート2を介してそれぞれ接続され、他端はオープン状態となっており、ノイズ電流の基本周波数の1/4波長(λ/4)の長さに形成されている。
【0027】
本実施の形態のシステムにおいて、LSIパッケージ1からノイズが発生すると、このノイズ電流はバイパスコンデンサ3に一部吸収され、コンデンサより先のフィルタ5に流れる。このフィルタ5に流れたノイズ電流は、スタブ配線4のオープン状態の他端で反射して一端の分岐点に戻り、後続のノイズ電流と合流する。これにより、スタブ配線4の分岐点で、スタブ配線4からの反射波が、LSIパッケージ1からのλ/2後のノイズ電流を相殺するように作用する。すなわち、基幹電源2からの給電系に、LSIパッケージ1からのノイズ電流を流さなくすることができる。なお、この効果は基本周波数の奇数倍の高調波全てに対して効果がある。
【0028】
次に、図3〜図7により、フィルタのスタブ配線の一例を説明する。図3は帯パターン、図4および図5は帯パターンの変形例、図6は渦巻きパターン、図7はつづら折れパターンのパターン図をそれぞれ示す。各フィルタは図2に示すように、一端は電源経路の電源電圧Vccと基準電圧Vssとにポート1及びポート2を介してそれぞれ接続されている。
【0029】
図3に示すように、スタブ配線4aが帯パターンによるフィルタ5aは、このフィルタ5aのポート1,2間に、スタブ配線4aが所定の幅で、所定の長さで帯状に形成されている。この例は、たとえばBluetoothなどの2.4GHzの周波数に対応することができる。
【0030】
また、帯パターンによるフィルタは、図4に示すように、先端の中央部を凸状態にしたスタブ配線4bとすることで、フィルタ5bは効果のある帯域幅を拡大することができる。あるいは、図5に示すように、スタブ配線5cの先端を段差状態にしたフィルタ5cにおいても、同様に効果のある帯域幅を拡大できる。このように、スタブ配線4の先端を変形することにより、広い帯域幅で効果が得られるフィルタ5を実現することができるようになる。
【0031】
図6に示すように、スタブ配線4dが渦巻きパターンによるフィルタ5dは、このフィルタ5dのポート1,2間に、スタブ配線4dが所定の幅で、所定の長さで渦巻き状に形成されている。この形状では、先端までの距離を維持して折り曲げることで、面積の縮小を図ることができる。なお、スタブ配線4dの幅は、反射波が減衰(抵抗ロス)して効果をなさなくならない範囲で狭くすることができる。
【0032】
図7に示すように、スタブ配線4eがつづら折れパターンによるフィルタ5eは、このフィルタ5eのポート1,2間に、スタブ配線4eが所定の幅で、所定の長さでつづら折れ状に形成され、渦巻きパターンと同様に先端までの距離を維持して折り曲げることで、面積の縮小を図ることができる。
【0033】
次に、図8〜図13により、フィルタを実装基板内に形成する場合の一例を説明する。図8は実装基板の断面図、図9〜図12は実装基板の各層のレイアウト図を示し、それぞれ図9は信号配線層(表面層)、図10はスタブ配線層、図11は基準電圧層、図12は電源電圧層を示し、図13はスタブ配線層の変形例を示す。
【0034】
図8に示すように、実装基板20は、信号配線層(表面層)21、絶縁層22、スタブ配線層23、誘電体層24、基準電圧層25、絶縁層26、電源電圧層27、絶縁層(裏面層)28からなる多層構造で形成されている。この実装基板20の内部にフィルタ5が形成され、一対のスタブ配線4は、誘電体層24を、この上層に積層したスタブ配線層23と下層に積層した基準電圧層25のベタパターン(プレーン状のパターン)の一部を共有する配線とで挟んで構成される。たとえば、スタブ配線層23および基準電圧層25にアルミニウムを用いた場合には、誘電体層24は10μm〜0.2μm程度、好ましくは1μm以下、0.2μm程度の非常に薄いアルミニウム酸化膜が用いられる。
【0035】
図9に示すように、実装基板20の信号配線層21は、LSIパッケージ1が搭載される各パッド31a〜31dから、信号、電源電圧、基準電圧の各配線パターン32a〜32dが引き回される。電源電圧Vccの配線パターン32bは、電源電圧のパッド31bから電源電圧用の一対のうち、一方のスルーホール33aまで引き回され、この一方のスルーホール33aと対となる他方のスルーホール33bは電源電圧層27につながれる。基準電圧Vssの配線パターン32cは、基準電圧のパッド31cから基準電圧用のスルーホール33cまで引き回されている。
【0036】
図10に示すように、スタブ配線層23は、電源電圧用の一対のスルーホール33a,33bにつながる配線パターンがスタブ配線4としてつづら折れパターン(図7に対応する例)で形成されている。
【0037】
図11に示すように、基準電圧層25は、基準電圧用のスルーホール33cにつながるベタパターンで形成されている。このベタパターンの一部をスタブ配線4として共有して、スタブ配線層23のスタブ配線4と対で誘電体層24を挟んでフィルタ5を構成する。なお、電源電圧用の一対のスルーホール33a,33bはベタパターンにはつながらないようになっている。
【0038】
図12に示すように、電源電圧層27は、電源電圧用の一対のうち、他方のスルーホール33bにつながるベタパターンで形成されている。このベタパターンは、基幹電源2につながるようになっている。なお、電源電圧用の一対のうち、一方のスルーホール33a、基準電圧用のスルーホール33cはベタパターンにはつながらないようになっている。
【0039】
また、実装基板20のレイアウトの関係上、スタブ配線層23を前記図10に示すようなつづら折れパターンで形成できない場合は、たとえば図13に示すように、スルーホールを避けるようにつづら折れパターンを曲げて、スタブ配線4fを引き回すことも可能である。
【0040】
次に、図14〜図19により、フィルタを実装基板への実装部品として形成する場合の一例を説明する。図14〜図16は実装部品を示し、それぞれ図14は斜視図、図15は底面図、図16はスタブ配線の説明図を示し、図17〜図19は別の実装部品を示し、それぞれ図17は斜視図、図18は断面図、図19はスタブ配線の説明図を示す。
【0041】
図14および図15に示すように、実装部品40は、四角柱形状に形成され、底面に電源電圧Vcc1,Vcc2の端子41,42、基準電圧Vss1,Vss2の端子43,44が設けられている。各端子41〜44のうち、電源経路に対し、電源電圧Vcc1と基準電圧Vss1の端子41,43はLSIパッケージ1側、電源電圧Vcc2と基準電圧Vss2の端子42,44は基幹電源2側にそれぞれ接続される。
【0042】
この四角柱形状の実装部品40の内部には、図16に示すように、誘電体を挟んだ帯パターンのスタブ配線4gが、オープン端を中心に巻物状にして内蔵される。また、巻物状にする代わりに、つづら折れ状に内蔵することも可能である。たとえば、スタブ配線4gの長さは、60MHzに合わせると約280mmとなり、基材を含めて薄くしないと小型化ができないが、巻物状、つづら折れ状にすることで、60MHzで約28mmと小型化が可能となる。携帯電話の使用帯域へのノイズ混入を防ぐ目的(1.5GHz)では、長さ約11mmで効果が得られる。全長の短いスタブ配線の場合、反射波が減衰しにくいので、スタブ配線の幅を狭めてもよい。全長、幅の低減で部品サイズは小型化できる。
【0043】
また、別の実装部品50は、図17に示すように、円柱形状に形成され、底面に電源電圧Vcc1,Vcc2のリード51,52、基準電圧Vss1,Vss2のリード53,54が設けられ、電源経路に対し電源電圧Vcc1と基準電圧Vss1のリード51,53はLSIパッケージ1側、電源電圧Vcc2と基準電圧Vss2のリード52,54は基幹電源2側にそれぞれ接続される。
【0044】
この円柱形状の実装部品50の内部には、図18および図19に示すように、誘電体を挟んだつづら折れパターンのスタブ配線4hが、絶縁材を芯にして図示しない絶縁シートを挟んで巻物状にして内蔵される。たとえば、スタブ配線4hは、10回の折り返しでは長さが約29mm、幅が約1.8mmとなる。この場合に、実装部品50の外形は、直径が約1mm、長さが約2mmにすることができる。
【0045】
以上のように構成されるフィルタ5について、代表的な応用分野とフィルタ5の構成方法についてまとめると、以下のようになる。
【0046】
たとえば、車載機器用では、マイクロコンピュータの動作周波数が40MHz、80MHzなどの場合に、フィルタ5の基本周波数はマイクロコンピュータの動作周波数に設定し、実装基板20に内蔵したり、または実装部品40,50として構成できる。また、携帯機器用では、マイクロコンピュータの動作周波数が160MHzなどの場合に、フィルタ5の基本周波数は機器の通信周波数に設定し、小型の実装部品40,50として構成できる。さらに、Bluetoothなどでも、携帯機器の場合と同様に対応できる。
【0047】
次に、図20〜図24により、フィルタにおける各スタブ配線の特性評価および依存性評価のシミュレーション結果の一例を説明する。図20は誘電体厚の比較による特性評価、図21はパターンの依存性評価、図22はスタブ配線の組み合わせパターン、図23は複数のスタブ配線の組み合わせ評価、図24は複数のスタブ配線の組み合わせをそれぞれ示す。
【0048】
誘電体厚の比較による特性評価は、前記図7に示したつづら折れパターン(スタブ配線長は15mm×15の例)のスタブ配線4eについて、誘電体の厚さを400μm、0.2μmに設定した場合の周波数(Frequency(MHz))の変化に対する減衰値(Magnitude(dB))を測定したシミュレーション結果である。図20に示すように、フィルタ5のポート間の透過特性は、誘電体厚=0.2μmで、通常の誘電体厚=400μmでは得られないような優れた減衰特性が得られる。
【0049】
パターンの依存性評価は、例えば誘電体厚0.2μmである場合の前記図6に示した渦巻きパターンのスタブ配線4d、前記図7に示したつづら折れパターンのスタブ配線4eについて、周波数の変化に対する減衰値を測定したシミュレーション結果である。図21に示すように、渦巻きパターン、つづら折れパターンのどちらにおいても、同じような特性が得られる。
【0050】
複数のスタブ配線の組み合わせ評価は、前記図7に示したつづら折れパターンのスタブ配線4e、前記図7に示したつづら折れパターンとこのつづら折れパターンの1/2の配線長によるつづら折れパターンのスタブ配線4iとの組み合わせパターン(図22)について、周波数の変化に対する減衰値を測定したシミュレーション結果である。図23に示すように、整数倍でのつづら折れパターンでは1次、3次、5次、7次、…というように奇数次の高調波に対して優れた減衰特性が得られ、また組み合わせパターンでは1次、2次、3次、5次、6次、7次、…というような高調波に対して優れた減衰特性が得られる。
【0051】
このような結果から、さらにつづら折れパターンの1/3の配線長によるつづら折れパターン、1/4の配線長によるつづら折れパターンを組み合わせることで、図24に示すように、つづら折れパターン1と1/2の配線長によるつづら折れパターン2との組み合わせでは4n次以外、つづら折れパターン1と1/2と1/3の配線長によるつづら折れパターン2,3との組み合わせでは8n次以外、つづら折れパターン1と1/2と1/3と1/4の配線長によるつづら折れパターン2,3,4との組み合わせでは16n次以外の高調波は全て阻止することができる。
【0052】
以上説明したように、本実施の形態のシステムによれば、フィルタ5のスタブ配線4を電源経路から分岐させる接続、スタブ配線4で挟む誘電体の薄膜化(低誘電率)、適用機器に対応した特定の周波数への作用、という特徴があり、以下のような効果を得ることができる。
【0053】
(1)ノイズ電流が流れる電源経路に、動作周波数の1/4波長となるようなスタブ配線4によるフィルタ5を作り込むことで、基幹電源2からの給電系にスタブ配線4からノイズ電流を相殺する逆位相の電流を注入できる。この逆位相の電流は、スタブ配線長がちょうど1/4波長の奇数倍となる周波数成分のみを発生する。これによって、ノイズ電流が低減され、EMI低減効果を得ることができる。
【0054】
(2)シミュレーションの結果、スタブ配線4を誘電体が極薄(1μm程度)のマイクロストリップライン構造(GND幅が狭い構造も含む)で作製すると、給電系の特性インピーダンスに対する比を大きくとれる。このため、給電系を流れる大半のノイズ電流がスタブ配線4に流入することになり、これがスタブ配線4のオープン状態の他端で全反射してきて流入点でノイズ電流を相殺することができる。
【0055】
(3)マイクロコンピュータのノイズは動作周波数の高調波にピークがあり、スタブ配線4からなるフィルタ5のように、設計周波数の奇数倍にのみ効果があるフィルタ5でも主要ピークを効果的に低減することができる。さらに、偶数倍のピークも消したい場合は、動作周波数の整数倍に配線長を調整した複数のスタブ配線4からなるフィルタ5を組み合わせることで実現することができる。
【0056】
(4)携帯機器、Bluetoothなどを適用する通信機器においても、各機器の通信周波数にスタブ配線長(1/4波長)を合わせたフィルタ5を用いることで、ノイズ電流を効果的に低減することができる。
【0057】
(5)フィルタ5を、酸化膜などの極めて薄い誘電体層24をスタブ配線層23と基準電圧層25で挟んで実装基板20内に形成できるので、実装基板20の厚さおよび大きさなどの寸法的な増加を抑えることができる。
【0058】
(6)フィルタ5を、実装基板20への実装部品40,50として形成する場合には、各種機器の周波数特性などに基づいて個別に作製できるので、各種機器に対応させることができる。
【0059】
(7)無駄な消費電力(ロス)がなく(直流抵抗0Ω)、高周波(携帯電話の通信周波数帯をカバー)までノイズ低減の効果の高い半導体装置用の電源デカップリングが実現できる。この結果、低ノイズ、低消費電力のシステムが実現できる。また、動作周波数が高いほどフィルタが小型化できるため、従来技術に対するコストメリットが高まる。
【0060】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0061】
たとえば、前記実施の形態においては、マイクロコンピュータを例に説明したが、低EMI性が強く要求されているLSI製品全般に適用可能であり、特に車載用マイクロコンピュータ、携帯機器用プロセッサなどを実装する回路基板の電源系に良好に適用することができる。
【0062】
また、本発明は、高周波回路(非電源系)に極薄の誘電体を利用して減衰効果向上とロス改善を行うことも可能である。このフィルタを部品化して、ノイズ対策部品(電源系、非電源系)とすることにも適用できる。また、従来のフィルタ(チップビーズやT型フィルタ)と組み合わせて、特定ノイズピーク(高周波)を対策することにも適用することができる。
【0063】
更に、本発明では、誘電体膜はアルミニウム酸化膜に限定されることなく、極薄膜の誘電体膜が形成されるものであれば、例えば、有機絶縁体等の誘電体膜であっても良い。
【0064】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0065】
(1)キャパシタと基幹電源との間に、電源経路よりも低いインピーダンスの回路であり、該回路の一端は電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対のスタブ配線を含み、該低インピーダンス回路を電源経路に接続することで、スタブ配線から電源経路にノイズ電流を相殺する逆位相の電流を注入することができるので、ノイズ電流を低減してEMI低減効果を得ることが可能となる。
【0066】
(2)特に、マイクロコンピュータの基本動作周波数とその整数倍の動作周波数にスタブ配線長(1/4波長)を合わせた複数の低インピーダンス回路を組み合わせることで、ノイズ電流の奇数次の高調波と偶数次の高調波を阻止することができるので、EMI低減効果を十分に得ることが可能となる。
【0067】
(3)特に、携帯機器、Bluetoothなどを適用する通信機器においても、各機器の通信周波数にスタブ配線長(1/4波長)を合わせた低インピーダンス回路を用いることで、ノイズ電流を阻止してEMI低減効果を十分に得ることが可能となる。
【0068】
(4)特に、低インピーダンス回路を実装基板内に形成する場合でも実装基板の大きさに影響を与えることなく、また実装部品として形成する場合には、個別部品として各種機器に対応させることが可能となる。
【0069】
(5)無駄な消費電力がなく、高周波までノイズ低減の効果の高いマイクロコンピュータなどの半導体装置用の電源デカップリングが実現できるので、低ノイズ、低消費電力のシステムを実現することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のシステムにおいて、実装基板上に実装される半導体装置への供給電源系を示す概略回路図である。
【図2】本発明の一実施の形態のシステムにおいて、フィルタの接続およびそれによるノイズ相殺を示す概念図である。
【図3】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンを示すパターン図である。
【図4】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンの変形例を示すパターン図である。
【図5】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンの他の変形例を示すパターン図である。
【図6】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の渦巻きパターンを示すパターン図である。
【図7】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線のつづら折れパターンを示すパターン図である。
【図8】本発明の一実施の形態のシステムにおいて、実装基板を示す断面図である。
【図9】本発明の一実施の形態のシステムにおいて、実装基板の信号配線層(表面層)を示すレイアウト図である。
【図10】本発明の一実施の形態のシステムにおいて、実装基板のスタブ配線層を示すレイアウト図である。
【図11】本発明の一実施の形態のシステムにおいて、実装基板の基準電圧層を示すレイアウト図である。
【図12】本発明の一実施の形態のシステムにおいて、実装基板の電源電圧層を示すレイアウト図である。
【図13】本発明の一実施の形態のシステムにおいて、実装基板のスタブ配線層の変形例を示すレイアウト図である。
【図14】本発明の一実施の形態のシステムにおいて、実装部品を示す斜視図である。
【図15】本発明の一実施の形態のシステムにおいて、実装部品を示す底面図である。
【図16】本発明の一実施の形態のシステムにおいて、実装部品のスタブ配線を示す説明図である。
【図17】本発明の一実施の形態のシステムにおいて、別の実装部品を示す斜視図である。
【図18】本発明の一実施の形態のシステムにおいて、別の実装部品を示す断面図である。
【図19】本発明の一実施の形態のシステムにおいて、別の実装部品のスタブ配線を示す説明図である。
【図20】本発明の一実施の形態のシステムにおけるフィルタにおいて、誘電体厚の比較による特性評価を示す説明図である。
【図21】本発明の一実施の形態のシステムにおけるフィルタにおいて、パターンの依存性評価を示す説明図である。
【図22】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の組み合わせパターンを示すパターン図である。
【図23】本発明の一実施の形態のシステムにおけるフィルタにおいて、複数のスタブ配線の組み合わせ評価を示す説明図である。
【図24】本発明の一実施の形態のシステムにおけるフィルタにおいて、複数のスタブ配線の組み合わせを示す説明図である。
【符号の説明】
1 LSIパッケージ
2 基幹電源
3 バイパスコンデンサ
4,4a,4b,4c,4d,4e,4f,4g,4h,4i スタブ配線
5,5a,5b,5c,5d,5e フィルタ
6 チップ
7 モジュール
8 水晶発振器
9 CPG
10 入力バッファ
11 出力バッファ
20 実装基板
21 信号配線層
22,26,28 絶縁層
23 スタブ配線層
24 誘電体層
25 基準電圧層
27 電源電圧層
31a〜31d パッド
32a〜32d 配線パターン
33a〜33c スルーホール
40 実装部品
41〜44 端子
50 実装部品
51〜54 リード
Claims (9)
- 半導体装置と、
前記半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続されるキャパシタと、
前記キャパシタと前記基幹電源との間に接続され、一端は前記電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対の配線を含み、前記電源経路よりも低いインピーダンスの回路と、
前記半導体装置と前記キャパシタと前記回路とを実装する実装基板とを有することを特徴とするシステム。 - 請求項1記載のシステムにおいて、
前記一対の配線のそれぞれは、前記半導体装置の動作周波数の実装基板中の波長の1/4となるような長さに形成されることを特徴とするシステム。 - 請求項1記載のシステムにおいて、
前記一対の配線のそれぞれは、前記半導体装置の動作周波数の整数倍の実装基板中の波長の1/4となるような長さに形成されることを特徴とするシステム。 - 請求項3記載のシステムにおいて、
前記回路は、前記半導体装置の動作周波数とその整数倍の波長の1/4波長となるような長さの複数の前記一対の配線を組み合わせて構成されることを特徴とするシステム。 - 請求項4記載のシステムにおいて、
前記一対の配線は、帯状または渦巻き状またはつづら折れ状に形成されることを特徴とするシステム。 - 請求項1記載のシステムにおいて、
前記回路は、10μm〜0.2μmの厚さの誘電体を前記一対の配線で挟んで構成され、前記実装基板内に形成されることを特徴とするシステム。 - 請求項1記載のシステムにおいて、
前記回路は、10μm〜0.2μmの厚さの誘電体を前記一対の配線で挟んで構成され、前記実装基板への実装部品として形成されることを特徴とするシステム。 - 請求項1記載のシステムにおいて、
前記回路の電源電圧側に接続された配線は細線であり、
基準電位側に接続された配線はプレーン状であることを特徴とするシステム。 - 請求項2記載のシステムにおいて、
前記回路は、10μm〜0.2μmの厚さの誘電体を前記一対の配線で挟んで構成され、前記実装基板内に形成されることを特徴とするシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002303933A JP4260456B2 (ja) | 2002-10-18 | 2002-10-18 | システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002303933A JP4260456B2 (ja) | 2002-10-18 | 2002-10-18 | システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008000394A Division JP5017126B2 (ja) | 2008-01-07 | 2008-01-07 | システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004140210A true JP2004140210A (ja) | 2004-05-13 |
JP4260456B2 JP4260456B2 (ja) | 2009-04-30 |
Family
ID=32451523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002303933A Expired - Fee Related JP4260456B2 (ja) | 2002-10-18 | 2002-10-18 | システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4260456B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115963A (ja) * | 2005-10-21 | 2007-05-10 | Alps Electric Co Ltd | 回路モジュール |
WO2007114126A1 (ja) * | 2006-03-31 | 2007-10-11 | Matsushita Electric Industrial Co., Ltd. | ノイズ低減回路及び方法 |
JP2008022543A (ja) * | 2006-06-14 | 2008-01-31 | Mitsubishi Electric Corp | 帯域阻止フィルタ |
JP2008227366A (ja) * | 2007-03-15 | 2008-09-25 | Nec Corp | 電源供給装置 |
JP2010010183A (ja) * | 2008-06-24 | 2010-01-14 | Nec Corp | 導波路構造およびプリント配線板 |
JP2011035222A (ja) * | 2009-08-04 | 2011-02-17 | Mitsubishi Electric Corp | 電子機器とそのプリント配線板 |
WO2011058720A1 (en) | 2009-11-11 | 2011-05-19 | Canon Kabushiki Kaisha | Semiconductor device |
WO2012176933A1 (ja) * | 2011-06-22 | 2012-12-27 | 日本電気株式会社 | ノイズ抑制装置及びそれを搭載した多層プリント基板 |
JP2013251565A (ja) * | 2013-07-26 | 2013-12-12 | Nec Corp | 導波路構造、プリント配線板、および電子装置 |
US8890761B2 (en) | 2008-08-01 | 2014-11-18 | Nec Corporation | Structure, printed circuit board, antenna, transmission line to waveguide converter, array antenna, and electronic device |
US9219299B2 (en) | 2012-08-27 | 2015-12-22 | Nec Tokin Corporation | Resonator, multilayer board and electronic device |
US9653767B2 (en) | 2009-02-24 | 2017-05-16 | Nec Corporation | Antenna and printed-circuit board using waveguide structure |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022599A (zh) * | 2012-11-28 | 2013-04-03 | 杨磊 | Pcb滤波器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137314A (ja) * | 1982-02-09 | 1983-08-15 | Matsushita Electric Ind Co Ltd | マイクロ波電力増巾器 |
JPS63108666U (ja) * | 1986-12-27 | 1988-07-13 | ||
JPH054602U (ja) * | 1991-06-27 | 1993-01-22 | 京セラ株式会社 | 帯域除去フイルタ |
JPH08288714A (ja) * | 1995-04-19 | 1996-11-01 | Matsushita Electric Ind Co Ltd | 誘電体共振器およびそれを用いた帯域除去フィルタ |
JPH09260522A (ja) * | 1996-03-21 | 1997-10-03 | Toshiba Corp | 半導体装置 |
JP2000173283A (ja) * | 1998-12-08 | 2000-06-23 | Hitachi Ltd | 半導体記憶装置及びデータ処理装置 |
JP2001119110A (ja) * | 1999-10-15 | 2001-04-27 | Nec Corp | プリント基板 |
JP2002057422A (ja) * | 2000-08-10 | 2002-02-22 | Nippon Soken Inc | 電子装置 |
-
2002
- 2002-10-18 JP JP2002303933A patent/JP4260456B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137314A (ja) * | 1982-02-09 | 1983-08-15 | Matsushita Electric Ind Co Ltd | マイクロ波電力増巾器 |
JPS63108666U (ja) * | 1986-12-27 | 1988-07-13 | ||
JPH054602U (ja) * | 1991-06-27 | 1993-01-22 | 京セラ株式会社 | 帯域除去フイルタ |
JPH08288714A (ja) * | 1995-04-19 | 1996-11-01 | Matsushita Electric Ind Co Ltd | 誘電体共振器およびそれを用いた帯域除去フィルタ |
JPH09260522A (ja) * | 1996-03-21 | 1997-10-03 | Toshiba Corp | 半導体装置 |
JP2000173283A (ja) * | 1998-12-08 | 2000-06-23 | Hitachi Ltd | 半導体記憶装置及びデータ処理装置 |
JP2001119110A (ja) * | 1999-10-15 | 2001-04-27 | Nec Corp | プリント基板 |
JP2002057422A (ja) * | 2000-08-10 | 2002-02-22 | Nippon Soken Inc | 電子装置 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4541273B2 (ja) * | 2005-10-21 | 2010-09-08 | アルプス電気株式会社 | 回路モジュール |
JP2007115963A (ja) * | 2005-10-21 | 2007-05-10 | Alps Electric Co Ltd | 回路モジュール |
US8290451B2 (en) | 2006-03-31 | 2012-10-16 | Panasonic Corporation | Noise reduction circuit for canceling leakage signal |
WO2007114126A1 (ja) * | 2006-03-31 | 2007-10-11 | Matsushita Electric Industrial Co., Ltd. | ノイズ低減回路及び方法 |
JP2008022543A (ja) * | 2006-06-14 | 2008-01-31 | Mitsubishi Electric Corp | 帯域阻止フィルタ |
JP4598024B2 (ja) * | 2006-06-14 | 2010-12-15 | 三菱電機株式会社 | 帯域阻止フィルタ |
JP2008227366A (ja) * | 2007-03-15 | 2008-09-25 | Nec Corp | 電源供給装置 |
JP4678381B2 (ja) * | 2007-03-15 | 2011-04-27 | 日本電気株式会社 | 電源供給装置 |
JP2010010183A (ja) * | 2008-06-24 | 2010-01-14 | Nec Corp | 導波路構造およびプリント配線板 |
US9634370B2 (en) | 2008-06-24 | 2017-04-25 | Nec Corporation | Waveguide structure and printed-circuit board |
US9634369B2 (en) | 2008-06-24 | 2017-04-25 | Nec Corporation | Waveguide structure and printed-circuit board |
US8779874B2 (en) | 2008-06-24 | 2014-07-15 | Nec Corporation | Waveguide structure and printed-circuit board |
US8890761B2 (en) | 2008-08-01 | 2014-11-18 | Nec Corporation | Structure, printed circuit board, antenna, transmission line to waveguide converter, array antenna, and electronic device |
US9653767B2 (en) | 2009-02-24 | 2017-05-16 | Nec Corporation | Antenna and printed-circuit board using waveguide structure |
JP2011035222A (ja) * | 2009-08-04 | 2011-02-17 | Mitsubishi Electric Corp | 電子機器とそのプリント配線板 |
US8786071B2 (en) | 2009-11-11 | 2014-07-22 | Canon Kabushiki Kaisha | Wiring pattern having a stub wire |
WO2011058720A1 (en) | 2009-11-11 | 2011-05-19 | Canon Kabushiki Kaisha | Semiconductor device |
WO2012176933A1 (ja) * | 2011-06-22 | 2012-12-27 | 日本電気株式会社 | ノイズ抑制装置及びそれを搭載した多層プリント基板 |
US9219299B2 (en) | 2012-08-27 | 2015-12-22 | Nec Tokin Corporation | Resonator, multilayer board and electronic device |
JP2013251565A (ja) * | 2013-07-26 | 2013-12-12 | Nec Corp | 導波路構造、プリント配線板、および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4260456B2 (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5931851B2 (ja) | ノイズ抑制構造を有する回路基板 | |
US6137376A (en) | Printed BALUN circuits | |
JP3232562B2 (ja) | 電磁干渉抑制部品および電磁干渉抑制回路 | |
JP6593552B2 (ja) | 無線通信デバイス | |
EP0949754B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
US20020176236A1 (en) | Printed wiring board | |
JP6461437B2 (ja) | ノイズフィルタ回路 | |
JP2004140210A (ja) | システム | |
US20060254814A1 (en) | Ground shield structure | |
JPH10256826A (ja) | 同調型スロットアンテナ | |
US8330552B2 (en) | Sandwich structure for directional coupler | |
JP2002335107A (ja) | 伝送線路型コンポーネント | |
JP3698896B2 (ja) | 給電系インピーダンス低減方法および回路基板ならびに電子機器 | |
JP2000022287A (ja) | プリント基板 | |
US20100164643A1 (en) | Thin film balun | |
JP5357907B2 (ja) | システム | |
WO2014199591A1 (ja) | マイクロ波回路 | |
JP5017126B2 (ja) | システム | |
JP2014003090A (ja) | 回路基板 | |
JP2007208671A (ja) | マイクロ波モジュール用パッケージ | |
JP2008198761A (ja) | 半導体装置 | |
KR100369086B1 (ko) | 콤팩트하이브리드마이크로웨이브쵸크 | |
JP2002016368A (ja) | 多層配線基板 | |
KR20090010611A (ko) | Mim 커패시터 | |
JP2002057422A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |