JP2014003090A

JP2014003090A - 回路基板

Info

Publication number: JP2014003090A
Application number: JP2012136143A
Authority: JP
Inventors: Atsushi Sakai; 淳堺
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2012-06-15
Filing date: 2012-06-15
Publication date: 2014-01-09

Abstract

【課題】信号線路を伝搬するノイズを、基板上に部品を実装することなく、少ない配線層数で除去することができ、かつ小型化を可能とする。
【解決手段】信号配線とリファレンス信号配線とが同一配線層に隣接して形成されるコプレーナ型ペア線路が形成されるとともに、リファレンス信号配線に隣接して共振線が形成された回路基板であって、リファレンス信号配線は、２つ以上の領域に分断され、共振線は、リファレンス信号配線の隣接する２つの領域のそれぞれと接続されている。
【選択図】図１

Description

本発明は、携帯電話や無線搭載パソコン、さらには携帯型情報端末などのような無線利用機器を含む電子・電気機器に適用可能なプリント基板等の回路基板に関し、特に、ノイズ抑制構造に関する。

回路基板上に集積回路等の半導体素子が多数実装される電子機器において、各部品が生じさせる電磁ノイズ（電磁波）が他の部品に影響を及ぼし、誤動作を生じさせるという問題がある。この事象の一つに、ノイズが信号配線に重畳し、直接影響する場合がある。

図１６は、集積回路が配置された回路基板の一例を示す図である。

本例においては、図１６に示すように、回路基板２０１上に集積回路（ＬＳＩ）２０２〜２０５が実装されており、集積回路２０２から集積回路２０３へ、また集積回路２０４から集積回路２０５にそれぞれ信号配線２０６，２０７を経由して高速信号が伝送されている。ここで、高速信号が信号配線２０６を伝搬する際、それによる電磁界が空間や基板を伝搬して信号配線２０７に結合することがある。すると、これがノイズとなって集積回路２０４から出力された高速信号を劣化させてしまう。

このような信号配線に結合されるノイズを除去するために、信号配線にフィルタを挿入することが行われる。一例として、図１６に示したものでは、信号配線に直列にチップインダクタ２０８を、並列にチップコンデンサ２０９をそれぞれ挿入し、Ｔ型のフィルタを形成している。このフィルタは高周波を除去するLow Pass Filter（ＬＰＦ）として機能するので、高周波のノイズを除去することができる。

図１７は、インダクタとコンデンサを用いたＬＰＦの例を示す図である。

インダクタとコンデンサを用いたＬＰＦの例としては、図１７（ａ）に示すようにインダクタを信号配線に直列に挿入する方法や、図１７（ｂ）に示すようにコンデンサを信号配線とグランドとの間に並列に挿入する方法や、図１７（ｃ）に示すように、インダクタを直列に、コンデンサを並列にＬ字型に挿入する方法や、図１７（ｄ）に示すように、インダクタとコンデンサをＴ型に挿入する方法や、図１７（ｅ）に示すように、インダクタとコンデンサをπ型に挿入する方法などが挙げられる。これらインダクタとコンデンサを用いたＬＰＦを信号配線２０７に挿入することによって、信号配線に結合する高周波ノイズを除去することができる。

また、特許文献１の図３１には、電源ノイズ抑制フィルタが開示されている。そして、電源ノイズ抑制フィルタは平行平板導波路型ＥＢＧ（Electromagnetic Band Gap）素子により構成されている。平行平板導波路型ＥＢＧ素子は第１導体プレーン、第２導体プレーン、第１導体プレーンと第２導体プレーンの間の導体層、の３つの導体層から形成されていることが開示されている。

国際公開第２００９／０８２００３号公報

図１６に示した例では、インダクタやコンデンサを基板上に実装する必要がある。このため、基板上に部品を実装する領域が必要になり、基板の大型化を招いてしまう。また、部品のコストに加えて、部品の管理コスト、実装にかかる作業工数やリードタイムが増加してしまう。さらに、信号配線にフィルタを挿入する場合には個々の配線に対して割り当てていかなければならないので、設計工数が増大してしまう。装置によっては一つの基板にコンデンサ、インダクタを数十〜数百個も実装することもあるため、これらの面積、コスト、設計・製造時間の増大は無視できないほど大きくなってしまうという問題点がある。

また、上述した特許文献１で、ノイズ抑制フィルタは、第１導体プレーン、第２導体プレーン、第１導体プレーンと第２導体プレーンとの間の導体層、の少なくとも３つの配線層から形成される配線基板である。従って、ノイズを抑制する配線基板は、少なくとも３つの配線層が必要であるため、薄型化できないという問題点がある。

本発明は、上述した技術が有する問題点に鑑みてなされたものであって、信号線路を伝搬するノイズを、基板上に部品を実装することなく、少ない配線層数で除去することができ、かつ小型化が可能な回路基板を提供することを目的とする。

上記目的を達成するために本発明は、
信号配線とリファレンス信号配線とが同一配線層に隣接して形成されるコプレーナ型ペア線路が形成されるとともに、前記リファレンス信号配線に隣接して共振線が形成された回路基板であって、
前記リファレンス信号配線は、２つ以上の領域に分断され、
前記共振線は、前記リファレンス信号配線の隣接する２つの領域のそれぞれと接続されている。

また、リファレンス信号配線と信吾配線とからなるコプレーナ線路と共振線とが形成された回路基板であって、
前記リファレンス信号配線は、２つ以上の領域に分断され、
前記共振線は、前記リファレンス信号配線の隣接する２つの領域のそれぞれと接続されている。

本発明によれば、信号線路を伝搬するノイズを、基板上に部品を実装することなく、少ない配線層数で除去することができ、かつ小型化が可能となる。

本発明の回路基板におけるノイズ抑制構造の第１の実施の形態を示す図である。図１に示したノイズ抑制構造の回路基板の信号配線を示す等価回路である。図１に示した回路基板においてグランド線を１本とした構成を示す図である。図３に示したノイズ抑制構造の回路基板の信号配線を示す等価回路である。図３に示した回路基板の変形例を示す図である。図１〜図５に示したノイズ抑制機構の適用例を示す図である。図６に示した信号配線の伝送特性を３次元電磁界シミュレータで電磁界解析を行った結果を示す図である。本発明の回路基板におけるノイズ抑制構造の第２の実施の形態を示す図である。本発明の回路基板におけるノイズ抑制構造の第３の実施の形態を示す図である。本発明の回路基板におけるノイズ抑制構造の第４の実施の形態を示す図である。図１０に示したノイズ抑制構造の等価回路である。図１０に示したノイズ抑制構造の変形例を示す図である。図１０に示したノイズ抑制構造の変形例を示す図である。図１０に示したノイズ抑制構造の変形例を示す図である。本発明の回路基板におけるノイズ抑制構造の第５の実施の形態を示す図である。集積回路が配置された回路基板の一例を示す図である。インダクタとコンデンサを用いたＬＰＦの例を示す図である。

以下に、本発明の実施の形態について図面を参照して説明する。

（第１の実施の形態）
図１は、本発明の回路基板におけるノイズ抑制構造の第１の実施の形態を示す図である。

本形態のノイズ抑制構造１０は図１に示すように、回路基板１１の１つの配線層に信号配線１２が形成され、その両側に隣接してグランド線１３〜１６が形成されている。グランド線１４とグランド線１６、グランド線１３とグランド線１５の間にはギャップがあり、それぞれ２つの領域として分断されている。さらに、グランド線１３，１４の信号配線１２とは反対側にはそれぞれ共振線１７，１８が隣接して形成されている。これらの共振線１７，１８は、その両端においてグランド線１３，１５、グランド線１４，１６と接続されている。

次に、図１に示すノイズ抑制構造１０の機能について説明する。

図２は、図１に示したノイズ抑制構造１０の回路基板１１の信号配線を示す等価回路であり、図中の符号２１〜２４で示す円筒素子は、伝送線路を表す伝送回路モデルである。

図２に示す伝送回路モデル２１〜２４では、円筒素子の中心から左右に伸ばされている端子が信号配線、円筒素子の下から出ている端子が信号のリファレンス端子を表している。図中、円筒素子同士を接続する線は、伝送回路モデル２１〜２４同士の接続を表し、配線長などの電気的な意味は持たない。

伝送回路モデル２１は、図１においてグランド線のギャップの左側の領域で信号配線１２とグランド線１３，１４とで構成されるコプレーナ線路を表している。信号配線１２に信号電流が流れる際、グランド線１３，１４には信号電流とは逆向きにリターン電流が流れ、グランド線１３，１４はリファレンス信号配線として機能する。同様に、伝送線路モデル２２はグランド線のギャップより右側の領域で信号配線１２とグランド線１５，１６とで構成されるコプレーナ線路を表している。

伝送回路モデル２３はグランド線１３と共振線１７、伝送回路モデル２４はグランド線１４と共振線１８とで構成されるコプレーナ型ペア線路を示している。ここで、この伝送線路モデル２３，２４は、右側の２つの端子（破線Ｂ−Ｂ’側）が伝送線路２１，２２のリファレンス端子に接続されていることと、左側の２つの端子（破線Ａ−Ａ’側）が短絡していることが特徴である。

破線Ｂ−Ｂ’側から短絡部に向かって伝送回路モデル２３，２４を見たそれぞれの入力インピーダンスＺ_inは、伝送線路２３，２４の特性インピーダンスをＺ_g、コプレーナ型ペア線路の長さをｄ、伝送路における位相定数をβとすると、式１によって表される。

伝送路における波長をλとすると、ｄ＝λ／４となる周波数の奇数倍の周波数においては式２のようになり、入力インピーダンスが無限大になる。

従ってこの周波数においては共振線とグランド線によって構成される伝送線路が共振器として機能し、リターン電流の伝搬を阻害する。このようにして、本実施の形態のノイズ抑制構造は、コプレーナ線路を伝搬してきた信号のうちｄ＝λ／４となる周波数の奇数倍の周波数の信号を帯域除去することができる。

尚、共振板の長さｄは、ノイズの周波数をｆ、光速をｃとすると式３から設計することができる。

次に、回路基板１１の製造方法について説明する。

この回路基板１１には一般的に用いられている回路基板を使用する。例えば、有機材料（エポキシ、ポリイミド、フッ素樹脂、ＰＰＥ樹脂、フェノール樹脂等）を使用した基板や、セラミック、ガラス、シリコン、コンポジット材などの絶縁材料を用いた基板を用いることができる。信号配線、グランド線、共振線には銅、銀、銀パラジウム、金等の導体を用い、パターンの形成はエッチングや印刷等の技術を用いることができる。

なお、本実施の形態では基板の１つの配線のみを用いたが、本発明の適用は１配線層基板に限るものではなく、２層より多い配線層を有する回路基板の一つの配線層に本発明のノイズ抑制構造を用いることによってノイズ除去の効果を得ることができる。

また、本実施の形態では２本のグランド線の間に信号配線が挟まれるコプレーナ線路の例を示したが、１本だけのグランド線と信号配線とで構成されるコプレーナ型ペア線路でも良い。

図３は、図１に示した回路基板においてグランド線を１本とした構成を示す図である。図４は、図３に示したノイズ抑制構造１０の回路基板１１の信号配線を示す等価回路である。

図３に示すようにグランド線を１本としたコプレーナ型ペア線路の場合の等価回路は図４に示すようになり、それぞれの伝送線路の特性インピーダンスが異なるだけで原理は同一となり、同様のノイズ抑制効果を発揮することができる。

また、信号線路１２とグランド線路１６とは、必ずしも全区間に渡って隣接している必要はない。

図５は、図３に示した回路基板の変形例を示す図である。

図５に示すように、信号線路１２とグランド線路１６とが、全区間に渡って隣接しておらず、その間に部品が搭載されていたり、電極等が形成されていたりしても良い。

以下に、上述したノイズ抑制機構１０の適用例について説明する。

図６は、図１〜図５に示したノイズ抑制機構１０の適用例を示す図である。

図６に示すように、本例においては、回路基板５１上に集積回路（ＬＳＩ）５２〜５５が実装されており、集積回路５２と集積回路５３、集積回路５４と集積回路５５の間にそれぞれ信号配線が形成されている。集積回路５２から集積回路５３には２．０ＧＨｚの周波数成分を有するクロック信号が伝送され、集積回路５４から集積回路５５へは信号配線５７を通じて６００Ｍｂｐｓのデジタル信号が伝送されている。そして、集積回路５２の出力信号の一部が信号配線５７にノイズとして結合している。

回路基板５１の破線Ｂで示した領域には、図１に示したノイズ抑制構造１０が適用されている。回路基板５１は比誘電率（εｒ）が４．４、誘電正接（ｔａｎδ）が０．０２の２層基板であり、基板厚みは１００ｎｍ、信号配線、共振線、グランドプレーン等の導体の厚みは２０μｍ、信号線、グランド線、共振線の幅は０．２ｍｍ、それぞれの線の間隔は０．０７ｍｍである。また、信号配線５７の全体の長さは３０ｍｍで、共振線１３の長さは２６ｍｍである。

図７は、図６に示した信号配線５７の伝送特性を３次元電磁界シミュレータで電磁界解析を行った結果を示す図である。

図７においては、信号配線の信号特性を表すＳパラメータを示し、反射損失とも呼ばれるＳ１１は信号配線に入力された振幅のうち反射されて戻ってくる割合を表し、挿入損失とも呼ばれるＳ２１は集積回路５４から出力された信号に対する集積回路５５に到達する信号の振幅の割合を示す。２．０ＧＨｚ等の複合共振器の共振周波数ではＳ２１が著しく小さくなるが、その他の周波数ではＳ２１はほぼ０ｄＢに近い値になっている。これは、特定の周波数においては信号が著しく減衰して信号の伝播が阻まれるがその他の周波数の信号は透過する帯域除去フィルタとして振舞うことを意味する。従って、信号配線５７は図１に示した共振構造を途中に有することにより、集積回路５４から出力された６００Ｍｂｐｓの信号は集積回路５５に到達するが、集積回路５２から到来する２．０ＧＨｚのノイズは除去され、良好な信号伝送を行うことができる。

以上詳細に説明したように、本形態におけるノイズ抑制構造では、従来のノイズ抑制構造のように複数の配線層を必要としない。また、インダクタやコンデンサを基板上に実装する必要もなく、部品の管理コスト、実装にかかる作業工数やリードタイムなど、設置面積、コスト、設計・製造時間の点で節約効果を発生させることができる。

（第２の実施の形態）
図８は、本発明の回路基板におけるノイズ抑制構造の第２の実施の形態を示す図である。なお、第１の実施の形態と略同一機能を有する構成については、同じ符号をつけて説明を省略する。

本形態の特徴は、グランド線が分断されているギャップから離れた箇所で共振線とグランド線とが接続されることによって、スリットの両側に共振器が形成されて任意の異なる二つの周波数でノイズを減衰できることである。

図８に示すように、本形態のノイズ抑制構造７０においては、グランド線１４と共振線１８とが並走する距離はｄ₁、グランド線１６と共振線１８とが並走する距離はｄ₂となっている。これにより、ギャップの左側には長さｄ₁の、右側には長さｄ₂のコプレーナ型ペア線路がそれぞれ形成され、それぞれλ／４＝ｄ₁となる周波数とλ／４＝ｄ₂となる周波数でノイズを減衰する。このように、それぞれの共振器が第１の実施の形態で示した原理によってそれぞれ独立にノイズを除去するため、任意の二つの周波数のノイズを除去することができる。

なお、図８では信号配線１２の片側にだけグランド線と共振線が配置された例を示したが、本形態の適用例はこれに限定されるものではなく、図１に示したように信号配線を対称線として信号配線の反対側にも同様の共振構造を配置することによって同等のノイズ抑制効果を得ることができる。

（第３の実施の形態）
図９は、本発明の回路基板におけるノイズ抑制構造の第３の実施の形態を示す図である。なお、第１の実施の形態と略同一機能を有する構成については、同じ符号をつけて説明を省略する。

図９に示すように、本形態のノイズ抑制機構８０においては、グランド線１４と並列に複数の共振線３３が配置されている。共振線３３は、その端で短絡線３１と短絡線３２のいずれかまたは両方に接続されている。すなわち、グランド線１４から最も離れた共振線はその両端で短絡線３１，３２の両方に接続され、それよりもグランド線１４側の共振線は、短絡線３１，３２の片方に交互に接続される。そして、短絡線３１はグランド線１４に、短絡線３２はグランド線１６に接続されている。このように、複数の共振線３３は、グランド線１４，１６に近い方から数えて奇数番目の共振線３３とグランド線１４，１６から最も離れた共振線３３がグランド線１６に接続され、グランド線１４，１６に近い方から数えて偶数番目の共振線３３とグランド線１４，１６から最も離れた共振線３３とがグランド線１４に接続されていることになる。

このような構造をとることにより、図４に示した共振器として機能する伝送線路２４は、グランド線１４と共振線３３、そして共振線３３同士で構成されるコプレーナ型ペア線路がメアンダ状に連続する線路によって実現される。

このように共振線路がメアンダ形状となっていることによって、狭い範囲で共振器の線長を稼ぐことができるので、共振周波数を保ったまま共振器の長さｄを小型化できる。

（第４の実施の形態）
図１０は、本発明の回路基板におけるノイズ抑制構造の第４の実施の形態を示す図である。なお、第１〜３の実施の形態と略同一機能を有する構成については、同じ符号をつけて説明を省略する。

本形態のノイズ抑制構造９０は図１０に示すように、共振線１８が、２つの共振線１８ａ，１８ｂに分かれており、グランド線１４とグランド線１６との分断箇所に近い側の共振線１８ｂよりも、分断箇所から遠い側の共振線１８ａの方が、グランド線１４との間隔が広くなっている。

図１１は、図１０に示したノイズ抑制構造９０の等価回路である。

図１１に示す等価回路は、伝送回路モデル２４ａが共振線１８ａとグランド線１４とで構成されるコプレーナ型ペア線路を示しており、伝送回路モデル２４ｂが共振線１８ｂとグランド線とで構成されるコプレーナ型ペア線路を示している。ここで、共振線１８ａの方がグランド線１４から離れているため、伝送回路モデル２４ａの方が特性インピーダンスが高くなっていることが重要である。

伝送損失が無視できるとき、点線Ｂ−Ｂ’から伝送線路２４ａ、２４ｂを見た入力インピーダンスＺ_inは、式４で表される。

ここで、共振線１８ａとグランド線１４とで構成されるコプレーナ型ペア線路の長さと特性インピーダンスをそれぞれｄ₁とＺ₁とし、共振線１８ｂとグランド線１４とで構成されるコプレーナ型ペア線路の長さと特性インピーダンスをそれぞれｄ₂とＺ₂とする。この分母が０のとき、すなわち式５が成立するときにＺ_inは無限大となる。この周波数においては伝送線路２４ａと２４ｂが共振器として機能し、伝送線路２１〜２２のリターン電流の伝搬を阻害することによって、信号自体の伝搬を帯域阻止する。

ここで、短絡終端されている側の特性インピーダンスＺ₁をＺ₂に対して大きくすると、共振線の長さｄ₁またはｄ₂またはその両方を小さくすることができる。Ｚ₁＞Ｚ₂とする一つの方法として、伝送線路を構成する２線間の容量をＣ、信号線のインダクタンスをＬとすると、特性インピーダンスはに比例するので、図１０に示すように共振線１８ａとグランド線１４との間隔を広げ、線間容量を小さくする方法がある。

図１２〜図１４は、図１０に示したノイズ抑制構造９０の変形例を示す図である。

図１２に示すように、グランド線１４，１６の分断箇所に近い共振線１８ｂの幅よりも分断箇所から遠い共振線１８ａの幅を狭くすることも考えられる。また、図１３に示すように、共振線１８ａとそれに隣接する部分のグランド線１４の幅を狭くすると同時に間隔を離すことも考えられる。さらには、図１４に示すように、第２の実施の形態に示した２つの異なる周波数でノイズを抑制する構造と組み合わせることができる。

このようにして、等価回路において分断箇所から遠い側の伝送線路２４ａの特性インピーダンスＺ₁をＺ₂よりも大きくすることにより、同じ共振周波数に対して共振線の長さを短くして共振器を小型化することができる。

なお、本形態のノイズ抑制構造の共振線部分の幅や太さは上記に限定されるものでは無く、幅と太さを調節して伝送線路２４ａの特性インピーダンスを伝送線路２４ｂの特性インピーダンスよりも高くする構造であれば任意の構造をとることができる。

（第５の実施の形態）
図１５は、本発明の回路基板におけるノイズ抑制構造の第５の実施の形態を示す図である。なお、第１〜４の実施の形態と略同一機能を有する構成については、同じ符号をつけて説明を省略する。

図１５に示すように、本形態のノイズ抑制構造１４０においては、６本の信号線１２ａ〜１２ｆが回路基板１１上に隣接して形成されており、その両側にグランド線１３〜１６と共振線１７，１８が配置されている。この装置においては信号線１２ａ〜１２ｆに信号電流が流れると、それとは逆向きのリターン電流がグランド線１３〜１６に流れる。そして、グランド線１３とグランド線１５、グランド線１４とグランド線１６の間にギャップを設け、共振線１７，１８に迂回路を設けることにより、リターン電流は特定の周波数で伝播が阻害され、フィルタとして作用する。

このように、第１〜４の実施の形態で示したノイズ抑制構造は、一本の信号線だけではなく複数の信号線に対しても効果を有する。

上述したように、本発明のノイズ抑制構造を有する回路基板においては、信号配線とリファレンス信号配線とが伝送線路を構成し、信号配線に信号電流が流れるとリファレンス信号配線にリターン電流が流れる。このリターン電流は、分断箇所において伝搬路が失われるので、共振線を迂回する。この迂回路は、分断箇所を入力部とし、リファレンス信号配線と共振器とで構成される伝送線路とみなすことができる。この伝送線路は終端が短絡されているので、伝送線路の長さが波長の１／４となる周波数においては入力部からみた入力インピーダンスが非常に大きな値となる。このため、この周波数においてはリファレンス信号配線に流れるリターン電流の減衰量は非常に大きくなり、その結果、信号配線上を流れる信号電流の伝搬が抑制される。従って共振線の長さをノイズの周波数に合わせて調整することにより、信号配線を伝搬してきたノイズを減衰させることができる。

このように本発明のノイズ抑制構造を有する回路基板では、配線基板内にノイズ抑制構造を納める構造であるので、従来のノイズ抑制構造のように大きな実装面積を必要としない。また、インダクタやコンデンサを基板上に実装する必要もなく、部品の管理コスト、実装にかかる作業工数やリードタイムなど、設置面積、コスト、設計・製造時間の点で節約効果を発生させることができる。

以上、本発明の実施の形態について図面を参照して詳述したが、具体的な構成はこれら実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

１０，７０，８０，９０，１４０ノイズ抑制構造
１１，５１回路基板
１２，１２ａ〜１２ｆ，５７信号配線
１３〜１６グランド線
１７，１８，１８ａ，１８ａ₁，１８ａ₂，１８ｂ，３３共振線
２１〜２４，２４ａ，２４ｂ伝送回路モデル
３１，３２短絡線
５２〜５５ＬＳＩ

Claims

信号配線とリファレンス信号配線とが同一配線層に隣接して形成されるコプレーナ型ペア線路が形成されるとともに、前記リファレンス信号配線に隣接して共振線が形成された回路基板であって、
前記リファレンス信号配線は、２つ以上の領域に分断され、
前記共振線は、前記リファレンス信号配線の隣接する２つの領域のそれぞれと接続されている回路基板。
リファレンス信号配線と信号配線とからなるコプレーナ線路と共振線とが形成された回路基板であって、
前記リファレンス信号配線は、２つ以上の領域に分断され、
前記共振線は、前記リファレンス信号配線の隣接する２つの領域のそれぞれと接続されている回路基板。
請求項１または請求項２に記載の回路基板において、
前記回路基板は、１層以上の配線層を有し、
前記回路基板の同一の配線層に、信号配線、前記リファレンス信号配線及び前記共振線がこの順に並んで形成されている回路基板。
請求項３に記載の回路基板において、
前記リファレンス信号配線及び前記共振線をそれぞれ２つ有し、
前記信号配線の両側に２つの前記リファレンス信号配線が形成され、前記２つのリファレンス信号配線の前記信号配線とは反対側にそれぞれ前記共振線が形成されている回路基板。
請求項３に記載の回路基板において、
前記共振線を複数有し、
前記複数の共振線のうち、前記リファレンス信号配線に近い方から数えて奇数番目の共振線と前記リファレンス信号配線から最も離れた共振線とが、前記２つの領域の一方に接続され、前記リファレンス信号配線に近い方から数えて偶数番目の共振線と前記リファレンス信号配線から最も離れた共振線とが、前記２つの領域の他方に接続されている回路基板。
請求項３乃至５のいずれか１項に記載の回路基板において、
前記共振線の幅が、前記リファレンス信号配線の分断箇所に近い部分よりも遠い部分の方が狭くなっている回路基板。
請求項３乃至６のいずれか１項に記載の回路基板において、
前記共振線と前記リファレンス信号配線との間隔が、前記リファレンス信号配線の分断箇所に近い部分よりも遠い部分のほうが広くなっている回路基板。
請求項３乃至７のいずれか１項に記載の回路基板において、
前記信号配線が、隣接して複数形成されている回路基板。