JP2004080011A - シリコンオキシド層を含む半導体素子の製造方法 - Google Patents

シリコンオキシド層を含む半導体素子の製造方法 Download PDF

Info

Publication number
JP2004080011A
JP2004080011A JP2003194052A JP2003194052A JP2004080011A JP 2004080011 A JP2004080011 A JP 2004080011A JP 2003194052 A JP2003194052 A JP 2003194052A JP 2003194052 A JP2003194052 A JP 2003194052A JP 2004080011 A JP2004080011 A JP 2004080011A
Authority
JP
Japan
Prior art keywords
oxide layer
silicon oxide
layer
silicon
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003194052A
Other languages
English (en)
Other versions
JP4493295B2 (ja
Inventor
Jikin Gu
具　滋　欽
Chang-Won Lee
李　彰　原
Seong-Jun Heo
許　盛　俊
Min-Chul Sun
宣　敏　▲チュル▼
Sun-Pil Youn
尹　宣　弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004080011A publication Critical patent/JP2004080011A/ja
Application granted granted Critical
Publication of JP4493295B2 publication Critical patent/JP4493295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】反応チャンバ内にシリコンコーティングが発生してパーティクルが発生することを抑制すると同時に、金属シリサイド化を防止し、さらに、金属層の酸化を防止できるシリコンオキシド層を含む半導体素子の製造方法を提供する。
【解決手段】半導体基板を蒸着工程の行われる反応チャンバ内にローディングする段階、前記反応チャンバ内に低温で分解可能な窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成する段階及び前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記半導体基板上にシリコンオキシド層を蒸着する段階を含む。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコンオキシド層を含む半導体素子の製造方法に係り、より詳しくは、ゲートの側壁にシリコンオキシド層を含む二重スペーサを形成するシリコンオキシド層を含む半導体素子の製造方法に関する。
【０００２】
【従来の技術】
半導体メモリ素子、特に１つのトランジスタと１つのキャパシタで単位セルを構成するＤＲＡＭにおいて、ゲートラインは各メモリセルを構成するトランジスタのゲート電極に信号伝達のための導電ラインとしてシリコン基板上に同じ方向に複数が密集されるように形成される。このようなゲートラインは周辺素子の間、ＤＲＡＭのＤＣ（Ｄｉｒｅｃｔ　Ｃｏｎｔａｃｔ）及びＢＣ（Ｂｕｒｉｅｄ　Ｃｏｎｔａｃｔ）間の絶縁のためにそのゲートラインパターンの側壁に絶縁性物質よりなるスペーサを一般的に形成する。このような絶縁性スペーサ物質として、絶縁効率及び後続熱処理による変形を抑制するために主にシリコンオキシドあるいはシリコンナイトライドが利用されている。
【０００３】
シリコンナイトライドをスペーサ物質に使用してゲートラインパターンの側壁にスペーサを形成する従来の一般的な工程を述べてみれば、シリコン基板上にゲート絶縁層、ゲート導電層及び絶縁性のゲートマスク層を順次に蒸着した後、フォトリソグラフィ工程を利用してゲートラインパターンを形成する。次いで、ゲートラインパターンが形成されたシリコン基板の全面にシリコンナイトライド層を蒸着した後、前記ゲートマスク層及びシリコン基板の表面が露出されるまで全面エッチング工程を遂行すれば、ゲートラインパターンの側壁にだけシリコンナイトライドスペーサが形成される。
【０００４】
しかし、前記のような従来の方法によれば、シリコンナイトライド層とシリコン基板間とのエッチング選択比が小さいためにシリコンナイトライド層についての全面エッチング時にシリコン基板の表面が損傷されやすくて、そのような損傷部位は後続して形成されるキャパシタのストレージ電極に漏れ電流を引き起こしてＤＲＡＭのリフレッシュ特性を悪化させる。
【０００５】
かかるシリコンナイトライド層よりなる単一膜のスペーサの短所を克服するために、シリコンオキシド層をバッファ層に使用するシリコンオキシド層とシリコンナイトライド層よりなる二重膜のデュアルスペーサが使われている。
【０００６】
かかるシリコンオキシド層／シリコンナイトライド層の二重膜のスペーサを使用する理由をより具体的に述べてみれば、次の通りである。
【０００７】
第一に、ＤＲＡＭでゲートライン側壁にスペーサを形成するためのシリコンナイトライド層をエッチングする時、シリコン基板上に残留するオキシド層の厚さによって静電リフレッシュの差が大きい。すなわち、残留オキシド層が薄ければ、ドライエッチングによるダメージにより静電リフレッシュの劣化が発生するために、活性領域にドライエッチングによるダメージを最小化するために、バッファ層としてオキシド層が必要である。
【０００８】
第二に、サリサイド工程を適用するＳＲＡＭまたは論理素子でスペーサ形成のためのシリコンナイトライド層をドライエッチングする時、シリコン基板が受けるダメージまたはドライエッチング工程のエッチングガスに含まれたフッ素元素がシリコン基板の表面と結合してシリコン基板の活性領域にシリサイド形成の不良が発生するだけでなく、接合損失による素子不良を引き起こすようになり、バッファ層としてオキシド層が要求される。
【０００９】
第三に、金属ゲートとサリサイド工程とを共に適用する場合、金属ゲートがシリコンナイトライドスペーサに取り囲まれていても、後続サリサイド工程時に使用するウェット洗浄またはメタル（Ｔｉ、Ｃｏ、Ｎｉ等）ストリップ工程に使われる物質、例えば、ＳＣ１、Ｈ２ＳＯ４／Ｈ２Ｏ２溶液等によって金属ゲートの金属層が溶解される不良が発生し、この場合スペーサをオキシドとシリコンナイトライドの二重構造で形成する場合、後続ウェット洗浄工程時、発生しうる金属層の侵食防止のための工程マージンが増える。
【００１０】
一方、ゲートラインパターンの側壁にデュアルスペーサを形成する過程を簡単に述べてみれば、前述したようにシリコン基板上にゲート絶縁層、ゲート導電層及び絶縁性のゲートマスク層を順次に蒸着した後、フォトリソグラフィ工程を利用してゲートラインパターンを形成する。次いで、ゲートラインパターンの形成されたシリコン基板の全面にシリコンオキシド層とシリコンナイトライド層とを順次に蒸着した後、前記シリコンオキシド層の表面が露出されるまで全面エッチング工程を遂行すれば、ゲートラインパターンの側壁にだけシリコンナイトライド層が残留することによって、ゲートラインパターンの側壁にシリコンオキシド層及びシリコンナイトライド層よりなるデュアルスペーサが形成される。
【００１１】
かかるデュアルスペーサの場合、先に蒸着するシリコンオキシド層と後で蒸着するシリコンナイトライド層のエッチング選択比が大きいため、シリコンナイトライド層のエッチング時、シリコンオキシド層がエッチング阻止層としての役割を果たし、シリコン基板上に残留するシリコンオキシド層は後続する洗浄工程によりシリコン基板の損傷なしに除去できるので、最終的にシリコン基板の損傷のないデュアルスペーサを形成できる。
【００１２】
一方、ゲートラインとしてポリシリコン層及び金属シリサイド層よりなる導電層を一般的に使用しているが、信号遅延時間の短縮のために比抵抗の低い物質を導電ラインの材料として使用するようになり、そのような抵抗減少という側面で金属シリサイド層の代りにタングステン、モリブデン、チタン、コバルト、ニッケル、タンタルなどの純粋な金属層を含む金属ゲートラインがさらに使われており、それについての研究も活発に行われている。金属層をゲートラインの一部として使用する例として、タングステン／タングステンナイトライド／ポリシリコンスタック構造が集積化側面で実現可能性が大きいと見て開発されている。
【００１３】
【発明が解決しようとする課題】
しかし、従来のデュアルスペーサ形成工程を前記金属ゲートラインにそのまま適用する場合、タングステンなどの純粋な金属層を含むゲートラインパターンの形成後、シリコンオキシド層の蒸着時、タングステンなどの露出された金属層の表面が酸化される問題が生じる。かかる望まない金属層表面の酸化は導電ラインの有効断面積を減少させる結果となり、導電ラインの抵抗増加を招くようになり、ゲートラインパターンの垂直プロファイルを良好に確保できなくなる。図１１は、タングステンを含むゲートラインパターンの形成されたシリコン基板の全面にシリコンオキシド層を蒸着する工程で、タングステンが酸化されてタングステンオキシド層がゲートラインパターンの露出されたタングステン層の表面に形成されることによってタングステン層の幅が狭まると同時にゲートラインパターンの垂直プロファイルが非常に不良に形成されたことを示す。
【００１４】
したがって、タングステンなどの金属層が蒸着雰囲気に露出された状態で、金属層の酸化なしに優れた特性を有するシリコンオキシド層を蒸着でき、シリコンソースガスを使用するために発生する反応チャンバ内のシリコンコーティングからのパーティクルの発生を抑制し、さらに蒸着雰囲気に露出された金属層と反応して金属シリサイドが形成されることを防げるシリコンオキシド層の蒸着方法が要求される。
【００１５】
本発明は上記の課題を解決するためになされたものであり、その目的は、反応チャンバ内のシリコンコーティングの発生を防いで、パーティクルの発生を抑制しつつシリコンオキシド層を半導体基板上に形成できるシリコンオキシド層を含む半導体素子の製造方法を提供することにある。
【００１６】
本発明の他の目的は、反応チャンバ内で蒸着雰囲気に露出された金属層の酸化を防止すると同時に金属シリサイド化を防止できるシリコンオキシド層を含む半導体素子の製造方法を提供することにある。
【００１７】
本発明のさらに他の目的は、反応チャンバ内で蒸着雰囲気に露出された金属層の表面に形成された酸化物を除去しつつ、同時に前記金属層の酸化を防止できるシリコンオキシド層を含む半導体素子の製造方法を提供することにある。
【００１８】
本発明のさらに他の目的は、反応チャンバ内で蒸着雰囲気に露出された金属層の酸化を防止しつつ、優秀な特性を有するシリコンオキシド層とシリコンナイトライド層とを含む二重スペーサを有する半導体素子の製造方法を提供することにある。
【００１９】
本発明のさらに他の目的は、金属層を含む導電層パターン間を絶縁するためにシリコンオキシド層を蒸着する場合、露出された金属層の表面の酸化を防止して導電層パターンの良好な垂直プロファイルを確保できるシリコンオキシド層を含む半導体素子の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の第１形態によるシリコンオキシド層を含む半導体素子の製造方法は、半導体基板を蒸着工程が行われる反応チャンバ内にローディングする段階と、前記反応チャンバ内に低温で分解可能な窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成する段階と、前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記半導体基板上にシリコンオキシド層を蒸着する段階とを含む。
【００２１】
前記半導体基板上には導電層パターンが形成され、この時前記シリコンオキシド層を前記導電層パターン上に形成し、前記導電層パターンは多種形態のパターンであり、例えばゲートラインパターン、ビットラインパターン、配線ラインパターン及び導電性パッド層パターンでありうる。
前記導電層パターンは少なくともその一部が反応チャンバ内の蒸着雰囲気に露出された金属層を含むことができ、前記金属層は比抵抗の低い物質、例えばタングステン、モリブデン、チタン、コバルト、ニッケル、タンタルでありうる。
【００２２】
一方、前記窒素雰囲気ガスは酸素元素を含まないガスを使用し、望ましくはＮＨ３ガスを使用できる。前記シリコンソースガスとしてＳｉＨ４、Ｓｉ２Ｈ６、ＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）、ＴＣＳ（Ｔｒｉｃｈｏｒｏｓｉｌａｎｅ）、ＨＣＤ（Ｈａｘｃｈｌｏｒｏｓｉｌａｎｅ）のうちいずれか１つを使用でき、前記酸素ソースガスとしてＮ２Ｏ、ＮＯまたはＯ２が使用できる。
【００２３】
一方、前記シリコンソースガスを前記酸素ソースガスより少なくとも先に投入するか、同時に投入する方が望ましい。
前記窒素雰囲気ガスは前記酸素ソースガスを投入した後に投入を中断でき、前記酸素ソースガスの投入と同時に投入を中断できて、前記酸素ソースガスを投入する前に投入を中断することもできる。
【００２４】
一方、前記シリコンオキシド層を蒸着する段階は工程圧力が低圧、例えば０．０１ないし５００Ｔｏｒｒ範囲内で行われ、工程圧力がこの範囲内になるように排気ポンプのパンピング速度とシリコンソースガス及び酸素ソースガスなどの工程ガスの流量とを適切に調節する。
また、前記シリコンオキシド層を蒸着する段階は、少なくとも５００ないし８５０℃以上の高温で熱的化学気相蒸着法により行われることが望ましく、工程ガスの流量を非常に少なくして蒸着速度を下げる制限された範囲内ではリモートプラズマを利用したプラズマ強化化学気相蒸着法により行われうる。
【００２５】
本発明の第２形態によるシリコンオキシド層を含む半導体素子の製造方法は、シリコン基板上にゲートパターンを形成する段階と、前記ゲートパターンが形成された前記シリコン基板を蒸着工程の行える反応チャンバ内にローディングする段階と、前記反応チャンバ内に少なくとも窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成する段階と、前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記ゲートパターンが形成されたシリコン基板の全面にシリコンオキシド層を蒸着する段階と、前記シリコンオキシド層の形成された前記シリコン基板の全面にシリコンナイトライド層を形成する段階と、前記シリコンナイトライド層を全面エッチングして前記ゲートパターンの側壁にシリコンナイトライド層及びシリコンオキシド層を含むスペーサを形成する段階とを含む。
【００２６】
前記ゲートパターンは少なくともその一部が露出された金属層を含むことができ、例えばゲート絶縁層、ポリシリコン層、タングステンナイトライド層、タングステン層及びゲートマスク層が順次に積層された構造でありうる。前記窒素雰囲気ガスとしては、酸素元素を含まないガス、望ましくはＮＨ３ガスが使用できる。
一方、前記シリコンソースガスは前記酸素ソースガスより少なくとも先に投入するか、同時に投入でき、前記窒素雰囲気ガスは前記酸素ソースガスを投入した後で投入を中断するか、前記酸素ソースガスの投入と同時に投入を中断したり前記酸素ソースガスを投入する前に投入を中断できる。
【００２７】
本発明によれば、反応チャンバが一定程度の窒素雰囲気に維持された状態でシリコンソースガス及び酸素ソースガスが投入されるために反応チャンバ内に投入されるシリコンソースガスによるシリコンコーティングの発生が抑制され、かつ蒸着雰囲気に露出された金属層のシリサイド化が抑制され、同時に金属層の酸化を防止して優秀な特性を有するシリコンオキシド層を形成できる。
【００２８】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施形態を詳しく説明する。しかし、本発明は多くの相異なる形態で具現でき、ここで説明される実施形態に限定されると解釈されてはならず、かかる実施形態はその開示内容を補充して発明の思想を当業者に十分に伝えるために提供されるものである。図面で、層及び領域の厚さは明瞭性のために誇張されている。同じ参照番号は同じ要素を示す。
【００２９】
実施形態はシリコンナイトライド層／タングステン層／タングステンナイトライド層／ポリシリコン層よりなるゲートラインパターン上にタングステン層の酸化なしにシリコンオキシド層を蒸着する方法について例示しているが、本発明はここに限定されず、露出された金属層上に酸化膜を形成する場合、例えばビットラインパターン、配線ラインパターン、導電性パッドパターン上にシリコンオキシド層を形成する場合にも適用可能である。
【００３０】
以下、シリコンナイトライド層／タングステン層／タングステンナイトライド層／ポリシリコン層よりなるゲートラインパターン上に、チャンバ内のパーティクル発生を抑制し、蒸着雰囲気に露出されたゲートラインパターンに含まれた金属層のシリサイド化の可能性を抑制すると同時にゲートラインパターンの金属層が酸化されないで、良好な垂直プロファイルを有するシリコンナイトライド層／シリコンオキシド層のデュアルスペーサを形成する方法について詳述する。
【００３１】
図１は、本発明の一実施形態によるシリコンオキシド層を含む半導体素子の製造方法を示す工程順序図であり、図２ないし図５は、本発明の一実施形態によるシリコンオキシド層を含む半導体素子の製造方法を示す工程断面図である。
【００３２】
図１ないし図５を参照して本発明の一実施形態による金属ゲートラインパターン側壁にデュアルスペーサを形成する工程を詳述する。
【００３３】
まず、基板上にゲートパターンを形成する（Ｓ１０）。すなわち、図２で示すように、例えばシリコンよりなる基板１０上にゲート絶縁層１２としてゲート酸化層、第１導電層１４としてポリシリコン層、第２導電層１６としてタングステンナイトライド層、第３導電層１８としてタングステン層及びゲートマスク層２０として絶縁性のシリコンナイトライド層を順次積層した後、一般的なフォトリソグラフィ工程によってこれらの層よりなるゲートラインパターンを形成する。ここで、前記ゲートラインパターンのポリシリコン層の側面にはポリシリコン層についての再酸化工程により酸化物層が形成されていることもある。本実施形態では、ゲートラインパターンのポリシリコン層、タングステンナイトライド層、タングステン層及びマスク層よりなる構造について例示しているが、本発明はここに限定されず、露出された金属層上に酸化膜を形成する場合、例えばビットラインパターン、配線ラインパターン、導電性パッドパターン上にシリコンオキシド層を形成する場合にも適用可能であり、露出された金属層はＷ、Ｎｉ、Ｃｏ、ＴａＮ、Ｒｕ−Ｔａ、ＴｉＮ、Ｎｉ−Ｔｉ、Ｔｉ−Ａｌ−Ｎ、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、ＭｏＮ、ＷＮ、Ｔａ−Ｐｔ、Ｔａ−Ｔｉなどであり、金属層の厚さは物質によって選択できるが、一般的に１００ないし２０００Å程度が適当である。
【００３４】
次いで、前記のようなゲートラインパターンの形成された基板１０を化学気相蒸着工程を遂行できる反応チャンバ内にローディングする（Ｓ２０）。本実施形態で使用する前記反応チャンバとしては枚葉式反応チャンバまたは配置式反応チャンバを使用でき、設備の種類によって最適工程条件は差があり、それは当業界で当業者によって適切な条件に設定できる。
【００３５】
次いで、前記反応チャンバ内を窒素雰囲気に維持させる（Ｓ３０）。前記反応チャンバを窒素雰囲気に維持するために反応チャンバ内に少なくとも窒素元素を含む窒素雰囲気ガスを一定流量で一定時間、フローさせる。前記窒素雰囲気ガスとしては低温で分解可能であり、タングステンなどの金属層の酸化が起こらないように少なくとも酸素元素を含んでいないガスを使用して、本実施形態ではＮＨ３ガスを使用した。
【００３６】
次いで、図１及び図３で示すように、前記窒素雰囲気に維持された反応チャンバ内にシリコンオキシド層を形成するための工程ガスとして、シリコンソースガス及び酸素ソースガスを供給してゲートパターン上にシリコンオキシド層２２を形成する（Ｓ４０）。前記シリコンソースガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６、ＤＣＳ、ＴＣＳ、ＨＣＤなどのソースガスを使用でき、前記酸素ソースガスとしてはＮ２Ｏ、ＮＯまたはＯ２を使用できる。
【００３７】
反応チャンバ内を窒素雰囲気に維持する段階（Ｓ３０）とシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にシリコンオキシド層を形成する段階（Ｓ４０）については後でより詳細に説明する。
【００３８】
次いで、図１及び図４で示すように、通常の化学気相蒸着工程によって前記シリコンオキシド層２２上にシリコンナイトライド層２４を形成する（Ｓ５０）。
【００３９】
次いで、図１及び図５で示すように、前記シリコンナイトライド層２４についてシリコンオキシド層２２が露出されるまで全面エッチング工程を実施すれば、シリコンナイトライドとシリコンオキシドのエッチング選択比が大きいためゲートラインパターンの側壁にだけシリコンナイトライドスペーサ２４ａが残留する。引き続き、ゲートラインパターンの間に残留するシリコンオキシド層２２を例えば、ウェット洗浄して除去すればゲートラインパターンの側壁にシリコンオキシド層２２及びシリコンナイトライド層２４よりなるデュアルスペーサが形成される（Ｓ６０）。
【００４０】
次に、前記反応チャンバ内を窒素雰囲気に維持する段階（Ｓ３０）とシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にシリコンオキシド層を形成する段階（Ｓ４０）について具体的に説明する。
【００４１】
図６（Ａ）ないし図８（Ｂ）は、本発明の各実施例における前記窒素雰囲気ガス、シリコンソースガス及び酸素ソースガスのフロー順序を示した図である。各図で、横軸は時間を表し、縦軸は工程ガスを表し、図の上側よりそれぞれアンモニアガスＡ、シランガスＢ及び酸素ガスＣを示し、実線は各工程ガスの投入時点、投入時間及び投入中断時点を示す。すなわち、Ｔ１はアンモニアガス投入時点、Ｔ２はシランガス投入時点、Ｔ３は酸素ガス投入時点、Ｔ４はアンモニアガス投入中断時点及びＴ５はシランガス及び酸素ガス投入中断時点をそれぞれ示す。
各実施例で酸素ガスの投入時点であるＴ３からゲートパターン上にシリコンオキシド層２２が蒸着し始め、Ｔ５に蒸着が終了する。
【００４２】
図６（Ａ）及び図６（Ｂ）は、アンモニアガスを投入して反応チャンバを窒素雰囲気に維持した後、酸素ガスが反応チャンバ内に投入された後でアンモニアガスの投入を中断する実施例であり、図７（Ａ）及び図７（Ｂ）は、アンモニアガスを酸素ガスが反応チャンバ内に投入されると同時に、その投入を中断する実施例であり、図８（Ａ）及び図８（Ｂ）は、アンモニアガスを酸素ガスが反応チャンバ内に投入される前にその投入を中断する実施例である。
【００４３】
また、図６（Ａ）、図７（Ａ）及び図８（Ａ）はそれぞれシランガスを酸素ガスより先に投入した実施例であり、図６（Ｂ）、図７（Ｂ）及び図８（Ｂ）はそれぞれシランガスと酸素ガスを同時に投入した実施例である。
【００４４】
前記各実施例での工程条件は反応チャンバの種類、大きさ、使用ガスの種類、圧力等によって異なり、本発明の実施例に使用できる工程条件は、次の通りである。すなわち、反応チャンバの設備形態が枚葉式である場合、工程温度は５００ないし８５０℃、工程圧力は１００ないし３００Ｔｏｒｒ、ＮＨ３流量は５０ないし５００ｓｃｃｍ、ＳｉＨ４流量は１ないし１０ｓｃｃｍ、Ｎ２Ｏ流量は５００ないし５０００ｓｃｃｍ範囲の工程条件に設定できるか、または工程温度が５００ないし８５０℃、工程圧力が０．１ないし３Ｔｏｒｒ、ＮＨ３流量が５０ないし１０００ｓｃｃｍ、ＳｉＨ４流量が１ないし５０ｓｃｃｍ、Ｎ２Ｏ流量は５０ないし１０００ｓｃｃｍ範囲の工程条件に設定でき、設備形態が配置式である場合、工程温度は５００ないし８５０℃、工程圧力は０．１ないし２Ｔｏｒｒ、ＮＨ３流量は５０ないし１０００ｓｃｃｍ、ＤＣＳ流量は５ないし２００ｓｃｃｍ、Ｎ２Ｏ流量は５０ないし１０００ｓｃｃｍ範囲の工程条件に設定できる。
【００４５】
一方、反応チャンバ内が窒素雰囲気に維持された状態でシリコンソースガスを投入する場合、ゲートラインパターン上にシリコンナイトライド層が薄く蒸着される。しかし、窒素雰囲気ガスの流量及び投入時間を非常に短くすることでシリコンナイトライド層がバリアの役割を果たせない程度に薄くまたはほとんど形成されないように調節できる。
【００４６】
また、図８（Ａ）及び図８（Ｂ）の、酸素ソースガスを反応チャンバに投入する前に窒素雰囲気ガスの投入を中断する場合であっても、窒素雰囲気ガスの中断時点と酸素ソースガスの投入時点間を短くして反応チャンバ内を窒素雰囲気に維持したまま、シリコンソースガス及び酸素ソースガスを投入することが望ましい。
【００４７】
このように反応チャンバが窒素雰囲気に維持される状態で、シリコンソースガスを酸素ソースガスの前に予め投入しても、チャンバ内壁でのシリコンコーティングの発生が抑制されて反応チャンバ内のパーティクル発生が抑制されると同時に、蒸着雰囲気に露出された金属層とシリコンソースガスが反応して金属シリサイド層が形成されることが防止されうる。
【００４８】
一方、本発明によって窒素雰囲気ガスを予めフローさせる場合には、反応チャンバ内でパーティクルの発生が抑制されて金属シリサイド層の形成が防止される他にも、金属層の表面に存在する金属酸化物の除去能力があって工程マージンが極大化されることを確認した。
【００４９】
図９は、本発明の実施例によるシリコンオキシド層を含む半導体素子の製造方法の前記金属酸化物の除去能力を確認するために実験した結果であり、ウェーハについての反射指数を示したグラフである。グラフの横軸は実験したウェーハ番号を示し、縦軸は反射指数を示す。
【００５０】
基準ウェーハのウェーハ４及び５はシリコン基板上にタングステンナイトライド層とタングステン層とを形成したウェーハで、反射指数が約８５％程度である。
【００５１】
これに比べて、ウェーハ１は、シリコン基板上にタングステンナイトライド層とタングステン層とを形成した後、アッシング工程を遂行してタングステン層上にタングステン酸化層が形成されたものであって、反射指数が約５０％程度であることが分かる。
【００５２】
これに対して、ウェーハ２及び３（“Ｅ”）は、シリコン基板上にタングステンナイトライド層とタングステン層とを形成し、ウェーハ１の場合のようにアッシング工程を遂行してタングステン層上にタングステン酸化層が形成されたものを本発明でのように反応チャンバ内にローディングした後、アンモニアガスをフローさせたものである。この場合、反射指数は約８５％程度になって基準ウェーハのウェーハ４及び５（“Ｒ”）とほとんど同一であり、タングステン層上に形成されたタングステン酸化層が除去されたことを確認した。
【００５３】
さらに、ゲートラインパターンの側壁にシリコンオキシド層を形成した後、ゲートラインパターンに含まれた金属層の酸化状態及び垂直プロファイルを確認するための実験を遂行した。
【００５４】
図１０は、本発明の一実施例によるシリコンオキシド層を含む半導体素子の製造方法によって形成された半導体素子のシリコンオキシド層の蒸着プロファイルを示す走査電子顕微鏡写真であり、これに対して図１１は従来のシリコンオキシド層を含む半導体素子の製造方法によって形成された半導体素子のシリコンオキシド層の蒸着プロファイルを示す走査電子顕微鏡写真である。
【００５５】
図１０及び図１１のゲートラインパターンは、両方ともシリコン基板上にゲート酸化層、ポリシリコン層、タングステンナイトライド層、タングステン層、シリコンナイトライド層が順次に形成されてパターン化されたものである。両方ともほとんど同じ工程の圧力下でほぼ同じ蒸着温度でシリコンオキシド層を蒸着したものである。
【００５６】
しかし、図１１の場合は、反応チャンバを窒素雰囲気に維持しない状態で直ちにシリコンソースガスであるＳｉＨ４と酸素ソースガスであるＮ２０を同時にフローさせてゲートラインパターン上にシリコンオキシド層を形成した場合であり、図１０の場合は本発明によって反応チャンバ内に窒素雰囲気ガスとしてアンモニアガスを約５秒程度フローさせた後、反応チャンバに酸素ソースガスとしてＮ２Ｏガスを投入すると同時に、アンモニアガスの投入を中断し、かつ、酸化ソースガスを投入する２秒前にシランガスを投入してゲートラインパターン上にシリコンオキシド層を形成した場合である。
【００５７】
図１０及び図１１の場合、両方ともシリコンオキシド層を形成した後、タングステンの酸化とシリコンオキシド層のプロファイルを比較するために、シリコンオキシド層の形成された基板の全面にポリシリコン層を２０００Å程度の厚さに形成した後、基板を垂直に切断した。次いで、切断された基板をＨＦ処理した。
ＨＦ処理を行えば、ポリシリコンやゲートラインパターンの他の物質層よりシリコンオキシド層が選択的に速くエッチングされる。図１０及び図１１で、ゲートラインパターンに沿って黒く示した部分がシリコンオキシド層の蒸着された部分を示す。
【００５８】
図１０と図１１を比較すると、図１１の場合、シリコンオキシド層の形成時、タングステンの酸化が起きてタングステン層の断面積が縮まっただけでなく、タングステンの酸化された部分がゲートラインパターンの外側に突出してシリコンオキシド層の垂直プロファイルが不良であることが分かり、一方、図１０の場合、シリコンオキシド層の形成時、タングステンの酸化が起こらないことが分かり、したがって、ゲートラインパターンの垂直プロファイルも非常に良好なことが分かる。
【００５９】
以上で、本発明の実施例について詳しく説明したが、本発明の技術範囲は前記実施例の形態に限定されるのではなく、本発明の思想を逸脱しない範囲で当業者の技術水準によって色々と変更を加えることができる。例えば、前記実施の形態で例示された各層の材料、膜厚、製造工程において各種工程条件などの具体的な数値は単に一例に過ぎず、反応チャンバの種類及び工程ガスの選択によって工程条件についての適切な変更が可能である。
【００６０】
また、上記実施例ではシリコン基板上にゲート酸化層／ポリシリコン層／タングステンナイトライド層／タングステン層／シリコンナイトライド層が順次に形成されてパターン化されたゲートラインパターンを例に挙げているが、Ｗ、Ｎｉ、Ｃｏ、ＴａＮ、Ｒｕ−Ｔａ、ＴｉＮ、Ｎｉ−Ｔｉ、Ｔｉ−Ａｌ−Ｎ、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、ＭｏＮ、ＷＮ、Ｔａ−Ｐｔ、Ｔａ−Ｔｉなどの低抵抗の純粋金属層を含むかぎり、多様な形態の導電パターンについて、金属層が露出された部分にシリコンオキシド層を蒸着する場合に全て適用できることは言うまでもない。また、本発明はゲートラインパターンの他にもビットラインパターン、配線ラインパターン及び導電性のパッドパターンについて適用できることはもとより、単純に半導体基板の特定物質層上にシリコンオキシド層を形成する場合にも適用できることは当然である。
【００６１】
また、上記実施例では、枚葉式反応チャンバについての化学気相蒸着工程を説明したが、チャンバの容積が大きいファーネスを使用する場合にも、その圧力及び温度と流量などを適切に設定して本発明を適用できる。さらに、上記実施例では、熱的化学気相蒸着法によるシリコンオキシド層の蒸着について説明したが、工程ガスの流量をとても少なくするか、リモートプラズマを利用して蒸着速度を非常に遅くする場合にプラズマを利用した蒸着工程にも適用できる。
【００６２】
【発明の効果】
本発明によれば、反応チャンバ内にシリコンソースガスと酸素ソースガスを投入する前に予め反応チャンバを窒素雰囲気に維持するので、反応チャンバでのシリコンコーティングの発生が防止されてパーティクルの発生を大幅に減少できる。
【００６３】
また本発明によれば、窒素雰囲気に維持される反応チャンバにシリコンソースガスを投入するために、ゲートラインパターンに含まれた蒸着雰囲気に露出された金属のシリサイド化を防止できる。
【００６４】
さらに、本発明によれば、ゲートラインパターンなどを形成する時、ポリシリコン再酸化工程やイオン注入マスクとして使われたフォトレジスト層の除去のためのアッシング工程の間に金属層の表面に発生した金属酸化層を窒素雰囲気ガス下で除去できる。
【００６５】
さらに、本発明によれば蒸着雰囲気に露出された金属層の表面で金属の酸化が起こらないので金属層の抵抗増加を防止でき、かつゲートラインなどの垂直プロファイルを良好に確保できて後続のシリコンナイトライド層の蒸着及びエッチング工程を円滑に遂行できる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるシリコンオキシド層を含む半導体素子の製造方法を示す工程順序図である。
【図２】本発明の一実施形態によるシリコンオキシド層を含む半導体素子の製造方法を示す工程断面図である。
【図３】本発明の一実施形態によるシリコンオキシド層を含む半導体素子の製造方法を示す工程断面図である。
【図４】本発明の一実施形態によるシリコンオキシド層を含む半導体素子の製造方法を示す工程断面図である。
【図５】本発明の一実施形態によるシリコンオキシド層を含む半導体素子の製造方法を示す工程断面図である。
【図６】本発明の実施例によるシリコンオキシド層を含む半導体素子の製造方法で、各工程ガスの時間によるフローを示す図である。
【図７】本発明の実施例によるシリコンオキシド層を含む半導体素子の製造方法で、各工程ガスの時間によるフローを示す図である。
【図８】本発明の実施例によるシリコンオキシド層を含む半導体素子の製造方法で、各工程ガスの時間によるフローを示す図である。
【図９】本発明の実施例によるシリコンオキシド層を含む半導体素子の製造方法の適用効果を説明するために、ウェーハに対する反射指数を示す図である。
【図１０】本発明の一実施例によるシリコンオキシド層を含む半導体素子の製造方法により形成された半導体素子のシリコンオキシド層の蒸着プロファイルを示す図である。
【図１１】従来のシリコンオキシド層を含む半導体素子の製造方法によって形成された半導体素子のシリコンオキシド層の蒸着プロファイルを示す図である。
【符号の説明】
１０　基板
１２　ゲート絶縁層
１４　第１導電層
１６　第２導電層
１８　第３導電層
２０　ゲートマスク層
２２　シリコンオキシド層
２４　シリコンナイトライド層
２４ａ　シリコンナイトライドスペーサ

Claims (38)

  1. 半導体基板を蒸着工程の行われる反応チャンバ内にローディングする段階と、
    前記反応チャンバ内に低温で分解可能な窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成する段階と、
    前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記半導体基板上にシリコンオキシド層を蒸着する段階と、を含むことを特徴とするシリコンオキシド層を含む半導体素子の製造方法。
  2. 前記半導体基板上には導電層物質層が形成されており、前記シリコンオキシド層が前記導電層物質層上に形成されることを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  3. 前記導電層物質層は、ゲートラインパターン、ビットラインパターン、配線ラインパターン及び導電性パッド層パターンのうちいずれか１つであることを特徴とする請求項２に記載のシリコンオキシド層を含む半導体素子の製造方法。
  4. 前記導電層物質層は少なくともその一部が露出された金属層を含むことを特徴とする請求項２に記載のシリコンオキシド層を含む半導体素子の製造方法。
  5. 前記金属層はＷ、Ｎｉ、Ｃｏ、ＴａＮ、Ｒｕ−Ｔａ、ＴｉＮ、Ｎｉ−Ｔｉ、Ｔｉ−Ａｌ−Ｎ、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、ＭｏＮ、ＷＮ、Ｔａ−Ｐｔ、Ｔａ−Ｔｉのうちいずれか１つであることを特徴とする請求項４に記載のシリコンオキシド層を含む半導体素子の製造方法。
  6. 前記窒素雰囲気ガスとして酸素元素を含まないガスを使用することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  7. 前記窒素雰囲気ガスとしてＮＨ３ガスを使用することを特徴とする請求項６に記載のシリコンオキシド層を含む半導体素子の製造方法。
  8. 前記ＮＨ３ガスの流量が５０ないし１０００ｓｃｃｍであり、工程温度は５００ないし８５０℃であり、工程圧力は０．１ないし３００Ｔｏｒｒであることを特徴とする請求項７に記載のシリコンオキシド層を含む半導体素子の製造方法。
  9. 前記シリコンソースガスとして、ＳｉＨ４、Ｓｉ２Ｈ６、ＤＣＳ、ＴＣＳ、ＨＣＤのうちいずれか１つを使用することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  10. 前記酸素ソースガスとして、Ｎ２Ｏ、ＮＯまたはＯ２を使用することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  11. 前記シリコンソースガスを前記酸素ソースガスより少なくとも先に投入することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  12. 前記シリコンソースガスと前記酸素ソースガスとを同時に投入することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  13. 前記窒素雰囲気ガスは、前記酸素ソースガスを投入した後に投入を中断することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  14. 前記窒素雰囲気ガスは前記酸素ソースガスを投入すると同時に、投入を中断することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  15. 前記窒素雰囲気ガスは前記シリコンソースガスまたは酸素ソースガスを投入する前に投入を中断することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  16. 前記シリコンオキシド層を蒸着する段階は、工程圧力が０．０１ないし３００Ｔｏｒｒ、工程温度が５００ないし８５０℃、シリコンソースガス流量が１ないし２００ｓｃｃｍ、酸素ソースガス流量が５０ないし１０００ｓｃｃｍの範囲内で遂行することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  17. 前記シリコンオキシド層を蒸着する段階は、熱的化学気相蒸着法により遂行することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  18. 前記シリコンオキシド層を蒸着する段階は、リモートプラズマを利用したプラズマ強化化学気相蒸着法により遂行することを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  19. 前記シリコンオキシド層を蒸着する前に、前記半導体基板上にシリコンナイトライド層がバリア層としての役割を果たせない程度に薄く形成されることを特徴とする請求項１に記載のシリコンオキシド層を含む半導体素子の製造方法。
  20. シリコン基板上にゲートパターンを形成する段階と、
    前記ゲートパターンの形成された前記シリコン基板を蒸着工程の行われる反応チャンバ内にローディングする段階と、
    前記反応チャンバ内に低温で分解可能な窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成する段階と、
    前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記ゲートパターンの形成されたシリコン基板の全面にシリコンオキシド層を蒸着する段階と、
    前記シリコンオキシド層の形成された前記シリコン基板の全面にシリコンナイトライド層を形成する段階と、
    前記シリコンナイトライド層とシリコンオキシド層をエッチングして前記ゲートパターンの側壁にシリコンナイトライド層及びシリコンオキシド層を含んだスペーサを形成する段階と、を含むことを特徴とするシリコンオキシド層を含む半導体素子の製造方法。
  21. 前記スペーサを形成する工程は、前記シリコンナイトライド層と前記シリコンオキシド層を異方性エッチングして形成することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  22. 前記スペーサを形成する工程は、前記シリコンナイトライド層を異方性エッチングした後、前記シリコンオキシド層を等方性エッチングして形成することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  23. 前記ゲートパターンは少なくともその一部が露出された金属層を含むことを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  24. 前記ゲートパターンは、ゲート絶縁層、ポリシリコン層、タングステンナイトライド層、タングステン層及びゲートマスク層が順次に積層された構造であることを特徴とする請求項２３に記載のシリコンオキシド層を含む半導体素子の製造方法。
  25. 前記ゲートパターンは、Ｗ、Ｎｉ、Ｃｏ、ＴａＮ、Ｒｕ−Ｔａ、ＴｉＮ、Ｎｉ−Ｔｉ、Ｔｉ−Ａｌ−Ｎ、Ｚｒ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、ＭｏＮ、ＷＮ、Ｔａ−Ｐｔ、Ｔａ−Ｔｉのうちいずれか１つであることを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  26. 前記窒素雰囲気ガスとして酸素元素を含まないガスを使用することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  27. 前記窒素雰囲気ガスとしてＮＨ３ガスを使用することを特徴とする請求項２６に記載のシリコンオキシド層を含む半導体素子の製造方法。
  28. 前記シリコンソースガスとして、ＳｉＨ４、Ｓｉ２Ｈ６、ＤＣＳ、ＴＣＳ、ＨＣＤのうちいずれか１つを使用することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  29. 前記酸素ソースガスとして、Ｎ２Ｏ、ＮＯまたはＯ２を使用することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  30. 前記シリコンソースガスを前記酸素ソースガスより少なくとも先に投入することを特徴とするシリコンオキシド層を含む半導体素子の製造方法。
  31. 前記シリコンソースガスと前記酸素ソースガスとを同時に投入することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  32. 前記窒素雰囲気ガスは前記酸素ソースガスを投入した後で、投入を中断することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  33. 前記窒素雰囲気ガスは、前記酸素ソースガスの投入と同時に投入を中断することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  34. 前記窒素雰囲気ガスは、前記シリコンソースガスまたは酸素ソースガスを投入する前に投入を中断することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  35. 前記シリコンオキシド層を蒸着する段階は、工程圧力が０．０１ないし３００Ｔｏｒｒ、工程温度が５００ないし８５０℃、シリコンソースガス流量が１ないし２００ｓｃｃｍ、酸素ソースガス流量が５０ないし１０００ｓｃｃｍの範囲内で遂行することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  36. 前記シリコンオキシド層を蒸着する段階は、熱的化学気相蒸着法により遂行することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  37. 前記シリコンオキシド層を蒸着する段階は、リモートプラズマを利用したプラズマ強化化学気相蒸着法により遂行することを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
  38. 前記シリコンオキシド層を蒸着する前に前記シリコン基板の全面にシリコンナイトライド層がバリア層としての役割を果たせない程度に薄く形成されることを特徴とする請求項２０に記載のシリコンオキシド層を含む半導体素子の製造方法。
JP2003194052A 2002-07-09 2003-07-09 シリコンオキシド層を含む半導体素子の製造方法 Expired - Fee Related JP4493295B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039834A KR100486248B1 (ko) 2002-07-09 2002-07-09 실리콘옥사이드층을 포함하는 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2004080011A true JP2004080011A (ja) 2004-03-11
JP4493295B2 JP4493295B2 (ja) 2010-06-30

Family

ID=30439295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003194052A Expired - Fee Related JP4493295B2 (ja) 2002-07-09 2003-07-09 シリコンオキシド層を含む半導体素子の製造方法

Country Status (5)

Country Link
US (2) US7005367B2 (ja)
JP (1) JP4493295B2 (ja)
KR (1) KR100486248B1 (ja)
CN (1) CN1327496C (ja)
TW (1) TWI220552B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311363B1 (ko) * 2007-02-09 2013-09-25 주식회사 원익아이피에스 반도체 소자간 갭-필 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
KR100486248B1 (ko) * 2002-07-09 2005-05-03 삼성전자주식회사 실리콘옥사이드층을 포함하는 반도체소자의 제조방법
US7030431B2 (en) * 2004-03-19 2006-04-18 Nanya Technology Corp. Metal gate with composite film stack
KR100586006B1 (ko) 2004-06-15 2006-06-01 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 형성 방법 및 이를수행하기 위한 장치
KR100784406B1 (ko) * 2005-09-21 2007-12-11 주식회사 유진테크 싱글챔버식 씨브이디장치를 이용한 열산화막 제조방법 및그 제조장치
JP2007194468A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置およびその製造方法
KR101508920B1 (ko) * 2008-05-07 2015-04-06 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용한 트랜지스터형성 방법
CN102376560A (zh) * 2010-08-12 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR102454894B1 (ko) * 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
CN109585267B (zh) * 2017-09-29 2023-12-01 住友电气工业株式会社 氮化硅膜的形成方法
JP6946989B2 (ja) 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN110391233B (zh) * 2018-04-17 2022-10-14 联华电子股份有限公司 半导体元件及其制作方法
US11456177B2 (en) 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device
CN117334632A (zh) * 2022-06-24 2024-01-02 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186675A (ja) * 1988-01-14 1989-07-26 Toshiba Corp 半導体装置の製造方法
JPH0277162A (ja) * 1988-06-03 1990-03-16 Sharp Corp 半導体装置の製造方法
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
JPH04349629A (ja) * 1991-05-28 1992-12-04 Hitachi Ltd 半導体装置及びその製造方法
JPH05109760A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置
JPH1154504A (ja) * 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
JP2000036479A (ja) * 1998-07-17 2000-02-02 Hitachi Ltd 半導体装置製造方法
JP2000100809A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd 成膜方法
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
JP2000252259A (ja) * 1999-02-25 2000-09-14 Sony Corp ドライエッチング方法及び半導体装置の製造方法
JP2000294562A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 半導体装置及びその製造方法
JP2000353804A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001244266A (ja) * 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd 電子素子用基板およびその製造装置
JP2002025998A (ja) * 2000-07-12 2002-01-25 Nec Corp 酸化シリコン膜の形成方法及びその形成装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190792A (en) * 1989-09-27 1993-03-02 International Business Machines Corporation High-throughput, low-temperature process for depositing oxides
JPH0726383A (ja) * 1993-07-07 1995-01-27 Toshiro Maruyama 酸化珪素膜の化学気相成長法
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置及び酸化膜の成膜方法
US6077791A (en) * 1996-12-16 2000-06-20 Motorola Inc. Method of forming passivation layers using deuterium containing reaction gases
US6077749A (en) * 1998-03-03 2000-06-20 Advanced Micro Devices, Inc. Method of making dual channel gate oxide thickness for MOSFET transistor design
KR20000040109A (ko) * 1998-12-17 2000-07-05 김영환 반도체 소자의 제조방법
US6100163A (en) * 1999-01-07 2000-08-08 Taiwan Semiconductor Manufacturing Company Gap filling of shallow trench isolation by ozone-tetraethoxysilane
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
US20020127763A1 (en) * 2000-12-28 2002-09-12 Mohamed Arafa Sidewall spacers and methods of making same
US20030040171A1 (en) * 2001-08-22 2003-02-27 Weimer Ronald A. Method of composite gate formation
KR100486248B1 (ko) * 2002-07-09 2005-05-03 삼성전자주식회사 실리콘옥사이드층을 포함하는 반도체소자의 제조방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186675A (ja) * 1988-01-14 1989-07-26 Toshiba Corp 半導体装置の製造方法
JPH0277162A (ja) * 1988-06-03 1990-03-16 Sharp Corp 半導体装置の製造方法
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
JPH04349629A (ja) * 1991-05-28 1992-12-04 Hitachi Ltd 半導体装置及びその製造方法
JPH05109760A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置
JPH1154504A (ja) * 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
JP2000036479A (ja) * 1998-07-17 2000-02-02 Hitachi Ltd 半導体装置製造方法
JP2000100809A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd 成膜方法
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
JP2000252259A (ja) * 1999-02-25 2000-09-14 Sony Corp ドライエッチング方法及び半導体装置の製造方法
JP2000294562A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 半導体装置及びその製造方法
JP2000353804A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001244266A (ja) * 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd 電子素子用基板およびその製造装置
JP2002025998A (ja) * 2000-07-12 2002-01-25 Nec Corp 酸化シリコン膜の形成方法及びその形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311363B1 (ko) * 2007-02-09 2013-09-25 주식회사 원익아이피에스 반도체 소자간 갭-필 방법

Also Published As

Publication number Publication date
TW200401397A (en) 2004-01-16
CN1327496C (zh) 2007-07-18
CN1471144A (zh) 2004-01-28
JP4493295B2 (ja) 2010-06-30
KR20040005330A (ko) 2004-01-16
US7465617B2 (en) 2008-12-16
US20060057807A1 (en) 2006-03-16
US7005367B2 (en) 2006-02-28
US20040014330A1 (en) 2004-01-22
KR100486248B1 (ko) 2005-05-03
TWI220552B (en) 2004-08-21

Similar Documents

Publication Publication Date Title
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
US8466052B2 (en) Method of fabricating semiconductor device having buried wiring
JP4152276B2 (ja) 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
JP2005260228A (ja) 垂直ｄｒａｍを含む集積回路デバイスとその製法
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
KR101949981B1 (ko) 반도체 장치 및 그 제조 방법
KR20080071648A (ko) 반도체 소자의 배선 및 이의 형성 방법
JP2006173558A (ja) 半導体素子のキャパシタ製造方法
CN115050701A (zh) 半导体结构的制备方法及半导体结构
US7608509B2 (en) Method of manufacturing a flash memory device having compensation members formed on edge portions of a tunnel oxide layer
JP2002134715A (ja) 半導体集積回路装置およびその製造方法
US7476622B2 (en) Method of forming a contact in a semiconductor device
US20060292801A1 (en) Bit line of a semiconductor device and method for fabricating the same
US7547607B2 (en) Methods of fabricating integrated circuit capacitors using a dry etching process
JP2006148052A (ja) 半導体素子の格納電極形成方法
TW202121668A (zh) 半導體裝置
KR20070065482A (ko) 불 휘발성 메모리의 플로팅 게이트 형성 방법
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070000603A (ko) 불 휘발성 메모리의 플로팅 게이트 형성 방법
US11812607B2 (en) Semiconductor devices including a liner and method of manufacturing the same
JP2007134435A (ja) 半導体装置およびその製造方法
TWI833544B (zh) 半導體結構及其製造方法
JP2000150826A (ja) 半導体集積回路装置の製造方法
US7855113B2 (en) Method for fabricating semiconductor memory device
KR20030088750A (ko) 저온에서 질화막을 형성하는 고집적 디바이스의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091002

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4493295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees