JP2004056066A - 二重接合領域の形成方法及びこれを用いた転送トランジスタの形成方法 - Google Patents
二重接合領域の形成方法及びこれを用いた転送トランジスタの形成方法 Download PDFInfo
- Publication number
- JP2004056066A JP2004056066A JP2002359508A JP2002359508A JP2004056066A JP 2004056066 A JP2004056066 A JP 2004056066A JP 2002359508 A JP2002359508 A JP 2002359508A JP 2002359508 A JP2002359508 A JP 2002359508A JP 2004056066 A JP2004056066 A JP 2004056066A
- Authority
- JP
- Japan
- Prior art keywords
- junction region
- concentration
- less
- low
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 phosphorous ions Chemical class 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】高電圧バイアスに安定的に動作するＮＡＮＤ型フラッシュメモリ素子の二重接合領域及びこれを用いた転送トランジスタの形成方法を提供すること。
【解決手段】構造物層が形成された半導体基板に対し、低濃度イオン注入工程を行って、前記構造物層の間に露出される前記半導体基板に低濃度接合領域を形成する段階と、全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、高濃度イオン注入工程を行って、前記コンタクトホールを介して露出される前記低濃度接合領域の一部に高濃度接合領域を形成する段階とを含む。
【選択図】 図９
【解決手段】構造物層が形成された半導体基板に対し、低濃度イオン注入工程を行って、前記構造物層の間に露出される前記半導体基板に低濃度接合領域を形成する段階と、全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、高濃度イオン注入工程を行って、前記コンタクトホールを介して露出される前記低濃度接合領域の一部に高濃度接合領域を形成する段階とを含む。
【選択図】 図９
Description
【０００１】
【発明の属する技術分野】
本発明は、二重接合領域の形成方法及びこれを用いた転送トランジスタの形成方法に関し、特に、高電圧バイアスに安定的に動作するＮＡＮＤ型フラッシュメモリ素子の二重接合領域及びこれを用いた転送トランジスタの形成方法に関する。
【０００２】
【従来の技術】
ＮＡＮＤ型フラッシュメモリ素子は、ＦＮトンネリング（Ｆｏｗｌｅｒ／Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）を用いてフローティングゲート内に電子を注入し、注入された電子を取り出す過程によってプログラム及び消去動作を行う。このようなフラッシュメモリ素子のプログラム及び消去動作は、選択されたメモリセルの２つの電極（すなわち、コントロールゲートと基板）間に２０Ｖ以上の高電圧バイアスを印加することにより行われる。
【０００３】
上述したように、高電圧バイアスを選択されたメモリセルに印加するためには、高電圧バイアスを転送（ｔｒａｎｓｆｅｒ）するためのトランジスタ（以下、「転送トランジスタ」という）が必要である。すなわち、選択されたメモリセルのプログラム及び消去動作を緩慢に行うためには、外部から印加される高電圧バイアスを損失なく選択されたメモリセルのワードラインへ転送しなければならず、これにより転送トランジスタが必要となる。
【０００４】
これまで知られた転送トランジスタは、ウェルが形成された基板内に、低濃度ドーピング接合領域（以下、「低濃度接合領域」という）と高濃度ドーピング接合領域（以下、「高濃度接合領域という」からなる二重接合領域（ｄｏｕｂｌｅ ｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）構造を取っている。このような転送トランジスタの二重接合領域の製造方法は図１乃至図３に示されている通りである。
【０００５】
図１を参照すると、半導体基板１０２にはウェル工程によってウェル（図示せず）が形成される。その後、半導体基板１０２上には、所定の蒸着工程及びエッチング工程によって、ゲート酸化膜１０４とポリシリコン層１０６からなる積層構造のゲート電極１０８が形成される。その後、隣接したゲート電極１０８の間に露出される半導体基板１０２には、低濃度イオン注入工程（ｌｏｗ ｄｏｐｉｎｇ ｉｍｐｌａｎｔａｔｉｏｎ）によって低濃度接合領域が形成される。
【０００６】
図２を参照すると、ゲート電極１０８の両側壁にはスペーサ１１２が形成される。その後、低濃度接合領域１１０内には、スペーサ１１２をイオン注入マスクとして用いた高濃度イオン注入工程（ｈｉｇｈ ｄｏｐｉｎｇ ｉｍｐｌａｎｔａｔｉｏｎ）によって高濃度接合領域１１４が形成される。これにより、半導体基板１０２には、低濃度接合領域１１０と高濃度接合領域１１４からなる二重接合領域１１６が形成される。
【０００７】
図３を参照すると、高濃度接合領域１１４の一部が露出されるように半導体基板１０２上に層間絶縁膜１１８が形成される。その後、露出される高濃度接合領域１１４の一部には、層間絶縁膜１１８をイオン注入マスクとして用いたプラグイオン注入工程によってプラグ接合領域１２０（すなわち、金属配線と接続される領域）が形成される。これにより、二重接合領域１１６とゲート電極１０８を含んだ転送トランジスタが形成される。
【０００８】
ところが、前記のように二重接合領域の構造を有する転送トランジスタは、その特性上、２０Ｖ以上の高電圧バイアスを転送する場合に、半導体基板１０２内のウェルと二重接合領域１１６との間に降伏（ｂｒｅａｋｄｏｗｎ）現象が容易に発生し、転送しようとする高電圧バイアスを正常的に転送し得なくなる。一般に、二重接合領域構造の転送トランジスタは、最高１７Ｖの高電圧バイアスを転送することは可能であると報告されている。ところが、この電圧のみでは選択されたメモリセルのプログラム及び消去動作を効率よく十分行えることができない上、素子特性を低下させる原因になっている。
【０００９】
上述したように、二重接合領域構造の転送トランジスタのウェルと二重接合領域間の降伏現象は、それぞれ異なるドーパントを有する領域のドーピング濃度差が大きければ大きいほど、一層容易に発生する。また、ウェルと二重接合領域の高濃度接合領域との距離（図３の「Ｄ」参照）が近いほどアバランシェ降伏（Ａｖａｌａｎｃｈｅ ｂｒｅａｋｄｏｗｎ）現象が容易に発生し、転送しようとする高電圧バイアスを正常的に転送することができない。これは、ウェルと高濃度接合領域との距離が近いほど、高電圧バイアス印加の際に、図４に示した「Ａ」部位のようにウェル領域が高濃度接合領域へ拡散して二重接合領域とウェル領域間の降伏電圧が２０Ｖの高電圧バイアスに耐えられないためである。また、一般に、ゲート酸化膜の厚さ（図４の「Ｔ」参照）は約１５０Å〜２００Å程度であるが、これも２０Ｖの高電圧バイアスに耐えられず破壊される。
【００１０】
【発明が解決しようとする課題】
従って、本発明は、前述した従来の技術の問題点を解決するために創案されたもので、その目的は、高電圧バイアスに安定的に動作する転送トランジスタを形成することにある。
【００１１】
また、本発明の他の目的は、メモリセルのプログラム及び消去動作の効率を改善させることが可能な転送トランジスタを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、構造物層が形成された半導体基板に対し、低濃度イオン注入工程を行って、前記構造物層の間に露出される前記半導体基板に低濃度接合領域を形成する段階と、全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、高濃度イオン注入工程を行って、前記コンタクトホールを介して露出される前記低濃度接合領域の一部に高濃度接合領域を形成する段階とを含む二重接合領域の形成方法を提供する。
【００１３】
また、本発明では、ウェルが形成された半導体基板上にゲート電極を形成する段階と、低濃度イオン注入工程を行って、前記半導体基板に低濃度接合領域を形成する段階と、全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、高濃度イオン注入工程を行って、前記コンタクトホールを介して露出される前記低濃度接合領域の一部に高濃度接合領域を形成する段階とを含む転送トランジスタの形成方法を提供する。
【００１４】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々に変更実現することが可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。一方、添付図において、同一の符号は同一の要素を指し、重複した要素はその説明を省略する。
【００１５】
図５乃至図１０は本発明の好適な実施例に係る二重接合領域構造からなる転送トランジスタの製造方法を説明するために示した断面図であって、その一例として、フラッシュメモリ素子の転送トランジスタの断面図である。
【００１６】
図５を参照すると、一例としてＰ型半導体基板２０２の一定の部位には「ｎ−」不純物のリン（ｐｈｏｓｐｈｏｒｏｕｓ）イオンが注入されてＮウェル（図示せず）が形成される。この際、Ｎウェルを形成するためのイオン注入工程は、Ｎウェルの濃度が最大限低くなるように行われることが好ましい。一方、Ｐ型半導体基板２０２は、半導体基板に対し、ボロンイオンを用いて、ドーズ量を１Ｅ１１ｉｏｎｓ／ｃｍ２とし、イオン注入エネルギーを１５０ＫｅＶとして施されるイオン注入工程によって形成される。
【００１７】
次に、全体構造上にはゲート酸化膜２０４とポリシリコン層２０６が順次蒸着される。この際、ゲート酸化膜２０４はシリコン酸化膜ＳｉＯ２、シリコン窒化膜ＳｉＮ、シリコン酸化膜とシリコン窒化膜の積層構造、またはシリコン酸化膜と窒化膜の積層構造からなる。また、ゲート酸化膜２０４は２０Ｖ以上の高電圧バイアス印加時に破壊に耐えられるように最小限３００Åの厚さ、好ましくは３００Å〜５００Å以上の厚さ（更に好ましくは３００Å以上、且つ５００Å以下の厚さ）に形成される。
【００１８】
その後、全体構造上にはフォトレジスト（図示せず）がコートされた後、フォトマスク（図示せず）を用いた露光工程及び現像工程によってフォトレジストパターン（図示せず）が形成される。
【００１９】
次いで、前記フォトレジストパターンを用いたエッチング工程によってポリシリコン層２０６とゲート酸化膜２０４が順次パターニングされて積層構造のゲート電極２０８が形成される。以後、前記フォトレジストパターンは所定のストリップ工程によって除去される。
【００２０】
図６を参照すると、構造物層となるゲート電極２０８の間に露出される半導体基板２０２には低濃度イオン注入工程によって低濃度接合領域２１０が形成される。たとえば、低濃度イオン注入工程はリン（Ｐ）またはヒ素（Ａｓ）イオンを用いてドーズ量１Ｅ１３ｉｏｎｓ／ｃｍ２以下で実施するが、好ましくは１Ｅ１０ｉｏｎｓ／ｃｍ２以上、且つ１Ｅ１３ｉｏｎｓ／ｃｍ２以下の範囲、例えば５Ｅ１２ｉｏｎｓ／ｃｍ２、５Ｅ１１ｉｏｎｓ／ｃｍ２、１Ｅ１１ｉｏｎｓ／ｃｍ２、１Ｅ１１ｉｏｎｓ／ｃｍ２または１Ｅ１３ｉｏｎｓ／ｃｍ２で実施し、イオン注入エネルギーを９０ＫｅＶ以下で実施するが、好ましくは５０ＫｅＶ以上、且つ９０ＫｅＶ以下の範囲、例えば５０ＫｅＶ、６０ＫｅＶ、７０ＫｅＶ、８０ＫｅＶまたは９０ＫｅＶで実施することが好ましい。
【００２１】
図７を参照すると、低濃度接合領域２１０に注入されたイオンを活性化して拡散させるために、全体構造上に対して熱処理工程（以下、「第１熱処理工程」という）が実施される。第１熱処理工程はファーネス（Ｆｕｒｎａｃｅ）方式または急速熱処理（Ｒａｐｉｄ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｒｏｃｅｓｓ；ＲＴＰ）方式を用いて実施され、酸素Ｏ２、窒素Ｎ２または酸素と窒素が所定の比率で混合された混合ガス雰囲気中で実施される。この際、第１熱処理工程の工程条件は表１の通りである。
【００２２】
【表１】
【００２３】
図８を参照すると、全体構造上にはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＴｅｔｒａＥｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＩＰＯ（Ｉｎｔｅｒ Ｐｏｌｙ Ｏｘｉｄｅ）からなる層間絶縁膜 （Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ；ＩＬＤ）２１２が蒸着される。
【００２４】
次に、全体構造上にフォトレジスト（図示せず）がコートされた後、フォトマスク（図示せず）を用いた露光工程及び現像工程によって、後続のコンタクトプラグ（すなわち、上部金属配線と高濃度接合領域を電気的に接続する；図示せず）が形成される領域を定義するフォトレジストパターン（図示せず）が形成される。
【００２５】
その後、前記フォトレジストパターンを用いたエッチング工程によって層間絶縁膜２１２がエッチングされ、これにより低濃度接合領域２１０の一部が露出されるようにコンタクトホール２１４が形成される。
【００２６】
図９を参照すると、コンタクトホール２１４を介して露出される低濃度接合領域２１０の一部には、高濃度イオン注入工程によって高濃度接合領域２１６が形成される。例えば、高濃度イオン注入工程はリン（Ｐ）またはヒ素（Ａｓ）イオンを用いてドーズ量５Ｅ１５ｉｏｎｓ／ｃｍ２以下で実施するが、好ましくは１Ｅ１２ｉｏｎｓ／ｃｍ２以上、且つ５Ｅ１５ｉｏｎｓ／ｃｍ２以下の範囲、例えば１Ｅ１２ｉｏｎｓ／ｃｍ２、５Ｅ１２ｉｏｎｓ／ｃｍ２、１Ｅ１３ｉｏｎｓ／ｃｍ２、５Ｅ１３ｉｏｎｓ／ｃｍ２、１Ｅ１４ｉｏｎｓ／ｃｍ２、５Ｅ１４ｉｏｎｓ／ｃｍ２、１Ｅ１５ｉｏｎｓ／ｃｍ２または５Ｅ１５ｉｏｎｓ／ｃｍ２で実施し、イオン注入エネルギーを４０ＫｅＶ以下で実施するが、好ましくは５ＫｅＶ以上、且つ４０ＫｅＶ以下の範囲、例えば５ＫｅＶ、１０ＫｅＶ、１５ＫｅＶ、２０ＫｅＶ、２５ＫｅＶ、３０ＫｅＶ、３５ＫｅＶまたは４０ＫｅＶで実施することが好ましい。
【００２７】
前記工程によって、高濃度接合領域２１６がウェル領域と十分な距離Ｄを維持することが可能なので、高濃度接合領域２１６とウェル領域との間に十分な降伏電圧を得ることができる。従って、高電圧バイアス印加時、この部位における降伏現象は最大限抑制される。高濃度接合領域２１６の幅はコンタクトホール２１４の幅によって決定される。
【００２８】
図１０を参照すると、高濃度接合領域２１６に注入されたイオンを活性化するために、熱処理工程（以下、「第２熱処理工程」という）が実施される。この際、第２熱処理工程は、ファーネス工程、急速熱処理ＲＴＰ工程またはアニール工程で実施され、酸素Ｏ２、窒素Ｎ２または酸素と窒素が所定の比率で混合された混合ガス雰囲気中で行われる。この際、第２熱処理工程の工程条件は表２の通りである。
【００２９】
【表２】
【００３０】
上述したように、本発明の技術的思想は、好適な実施例で具体的に記述されたが、これらの実施例は本発明を説明するためのもので、本発明を制限するものではない。また、当技術分野で通常の知識を有する者であれば、本発明は本発明の技術的思想から外れない範囲内で様々な実施が可能であることを理解できよう。
【００３１】
【発明の効果】
以上説明したように、本発明では、半導体基板にウェルを形成する際、ウェルの濃度が最大限低くなるように考慮してウェルを形成することにより、ウェルと高濃度接合領域間の降伏電圧を最大限獲得して高電圧バイアスに安定的に動作する転送トランジスタを形成することができる。
【００３２】
また、本発明では、ゲート酸化膜の厚さを最小限３００Åの厚さに形成することにより、高電圧バイアス印加時、ゲート酸化膜が破壊されることを抑制して安定的に動作する転送トランジスタを形成することができる。
【００３３】
また、本発明では、低濃度接合領域を形成し、後続のコンタクトプラグを形成するための層間絶縁膜をイオン注入マスクとして用いた高濃度イオン注入工程を行って高濃度接合領域を形成することにより、高濃度接合領域とウェル間の距離を層間絶縁膜に形成されたコンタクトホールの幅によって制御することにより、高濃度接合領域とウェル間の距離を十分確保することができる。
【００３４】
また、本発明では、前記工程によって高濃度接合領域とウェル間の距離を十分確保することにより、高電圧バイアスに安定的に動作する転送トランジスタを形成することができる。
【００３５】
また、本発明では、前記工程によって高濃度接合領域を形成することにより、従来の高濃度イオン注入工程時にマスクとして用いられたゲート電極の両側壁のスペーサを形成する必要がないため、全体工程を単純化することができる。
【００３６】
また、本発明では、前記工程によって高電圧バイアスに安定的に動作する転送トランジスタを形成することにより、メモリセルのプログラム及び消去動作効率を改善させることができる。
【図面の簡単な説明】
【図１】従来の技術に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図２】従来の技術に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図３】従来の技術に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図４】従来の技術によって形成された転送トランジスタの問題点を説明するために示した断面図である。
【図５】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図６】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図７】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図８】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図９】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図１０】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【符号の説明】
１０２、２０２ 半導体基板
１０４、２０４ ゲート酸化膜
１０６、２０６ ポリシリコン
１０８、２０８ ゲート電極
１１０、２１０ 低濃度接合領域
１１２ スペーサ
１１４、２１６ 高濃度接合領域
１１８、２１２ 層間絶縁膜
２１４ コンタクトホール
【発明の属する技術分野】
本発明は、二重接合領域の形成方法及びこれを用いた転送トランジスタの形成方法に関し、特に、高電圧バイアスに安定的に動作するＮＡＮＤ型フラッシュメモリ素子の二重接合領域及びこれを用いた転送トランジスタの形成方法に関する。
【０００２】
【従来の技術】
ＮＡＮＤ型フラッシュメモリ素子は、ＦＮトンネリング（Ｆｏｗｌｅｒ／Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）を用いてフローティングゲート内に電子を注入し、注入された電子を取り出す過程によってプログラム及び消去動作を行う。このようなフラッシュメモリ素子のプログラム及び消去動作は、選択されたメモリセルの２つの電極（すなわち、コントロールゲートと基板）間に２０Ｖ以上の高電圧バイアスを印加することにより行われる。
【０００３】
上述したように、高電圧バイアスを選択されたメモリセルに印加するためには、高電圧バイアスを転送（ｔｒａｎｓｆｅｒ）するためのトランジスタ（以下、「転送トランジスタ」という）が必要である。すなわち、選択されたメモリセルのプログラム及び消去動作を緩慢に行うためには、外部から印加される高電圧バイアスを損失なく選択されたメモリセルのワードラインへ転送しなければならず、これにより転送トランジスタが必要となる。
【０００４】
これまで知られた転送トランジスタは、ウェルが形成された基板内に、低濃度ドーピング接合領域（以下、「低濃度接合領域」という）と高濃度ドーピング接合領域（以下、「高濃度接合領域という」からなる二重接合領域（ｄｏｕｂｌｅ ｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）構造を取っている。このような転送トランジスタの二重接合領域の製造方法は図１乃至図３に示されている通りである。
【０００５】
図１を参照すると、半導体基板１０２にはウェル工程によってウェル（図示せず）が形成される。その後、半導体基板１０２上には、所定の蒸着工程及びエッチング工程によって、ゲート酸化膜１０４とポリシリコン層１０６からなる積層構造のゲート電極１０８が形成される。その後、隣接したゲート電極１０８の間に露出される半導体基板１０２には、低濃度イオン注入工程（ｌｏｗ ｄｏｐｉｎｇ ｉｍｐｌａｎｔａｔｉｏｎ）によって低濃度接合領域が形成される。
【０００６】
図２を参照すると、ゲート電極１０８の両側壁にはスペーサ１１２が形成される。その後、低濃度接合領域１１０内には、スペーサ１１２をイオン注入マスクとして用いた高濃度イオン注入工程（ｈｉｇｈ ｄｏｐｉｎｇ ｉｍｐｌａｎｔａｔｉｏｎ）によって高濃度接合領域１１４が形成される。これにより、半導体基板１０２には、低濃度接合領域１１０と高濃度接合領域１１４からなる二重接合領域１１６が形成される。
【０００７】
図３を参照すると、高濃度接合領域１１４の一部が露出されるように半導体基板１０２上に層間絶縁膜１１８が形成される。その後、露出される高濃度接合領域１１４の一部には、層間絶縁膜１１８をイオン注入マスクとして用いたプラグイオン注入工程によってプラグ接合領域１２０（すなわち、金属配線と接続される領域）が形成される。これにより、二重接合領域１１６とゲート電極１０８を含んだ転送トランジスタが形成される。
【０００８】
ところが、前記のように二重接合領域の構造を有する転送トランジスタは、その特性上、２０Ｖ以上の高電圧バイアスを転送する場合に、半導体基板１０２内のウェルと二重接合領域１１６との間に降伏（ｂｒｅａｋｄｏｗｎ）現象が容易に発生し、転送しようとする高電圧バイアスを正常的に転送し得なくなる。一般に、二重接合領域構造の転送トランジスタは、最高１７Ｖの高電圧バイアスを転送することは可能であると報告されている。ところが、この電圧のみでは選択されたメモリセルのプログラム及び消去動作を効率よく十分行えることができない上、素子特性を低下させる原因になっている。
【０００９】
上述したように、二重接合領域構造の転送トランジスタのウェルと二重接合領域間の降伏現象は、それぞれ異なるドーパントを有する領域のドーピング濃度差が大きければ大きいほど、一層容易に発生する。また、ウェルと二重接合領域の高濃度接合領域との距離（図３の「Ｄ」参照）が近いほどアバランシェ降伏（Ａｖａｌａｎｃｈｅ ｂｒｅａｋｄｏｗｎ）現象が容易に発生し、転送しようとする高電圧バイアスを正常的に転送することができない。これは、ウェルと高濃度接合領域との距離が近いほど、高電圧バイアス印加の際に、図４に示した「Ａ」部位のようにウェル領域が高濃度接合領域へ拡散して二重接合領域とウェル領域間の降伏電圧が２０Ｖの高電圧バイアスに耐えられないためである。また、一般に、ゲート酸化膜の厚さ（図４の「Ｔ」参照）は約１５０Å〜２００Å程度であるが、これも２０Ｖの高電圧バイアスに耐えられず破壊される。
【００１０】
【発明が解決しようとする課題】
従って、本発明は、前述した従来の技術の問題点を解決するために創案されたもので、その目的は、高電圧バイアスに安定的に動作する転送トランジスタを形成することにある。
【００１１】
また、本発明の他の目的は、メモリセルのプログラム及び消去動作の効率を改善させることが可能な転送トランジスタを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、構造物層が形成された半導体基板に対し、低濃度イオン注入工程を行って、前記構造物層の間に露出される前記半導体基板に低濃度接合領域を形成する段階と、全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、高濃度イオン注入工程を行って、前記コンタクトホールを介して露出される前記低濃度接合領域の一部に高濃度接合領域を形成する段階とを含む二重接合領域の形成方法を提供する。
【００１３】
また、本発明では、ウェルが形成された半導体基板上にゲート電極を形成する段階と、低濃度イオン注入工程を行って、前記半導体基板に低濃度接合領域を形成する段階と、全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、高濃度イオン注入工程を行って、前記コンタクトホールを介して露出される前記低濃度接合領域の一部に高濃度接合領域を形成する段階とを含む転送トランジスタの形成方法を提供する。
【００１４】
【発明の実施の形態】
以下、添付図に基づいて本発明の好適な実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々に変更実現することが可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。一方、添付図において、同一の符号は同一の要素を指し、重複した要素はその説明を省略する。
【００１５】
図５乃至図１０は本発明の好適な実施例に係る二重接合領域構造からなる転送トランジスタの製造方法を説明するために示した断面図であって、その一例として、フラッシュメモリ素子の転送トランジスタの断面図である。
【００１６】
図５を参照すると、一例としてＰ型半導体基板２０２の一定の部位には「ｎ−」不純物のリン（ｐｈｏｓｐｈｏｒｏｕｓ）イオンが注入されてＮウェル（図示せず）が形成される。この際、Ｎウェルを形成するためのイオン注入工程は、Ｎウェルの濃度が最大限低くなるように行われることが好ましい。一方、Ｐ型半導体基板２０２は、半導体基板に対し、ボロンイオンを用いて、ドーズ量を１Ｅ１１ｉｏｎｓ／ｃｍ２とし、イオン注入エネルギーを１５０ＫｅＶとして施されるイオン注入工程によって形成される。
【００１７】
次に、全体構造上にはゲート酸化膜２０４とポリシリコン層２０６が順次蒸着される。この際、ゲート酸化膜２０４はシリコン酸化膜ＳｉＯ２、シリコン窒化膜ＳｉＮ、シリコン酸化膜とシリコン窒化膜の積層構造、またはシリコン酸化膜と窒化膜の積層構造からなる。また、ゲート酸化膜２０４は２０Ｖ以上の高電圧バイアス印加時に破壊に耐えられるように最小限３００Åの厚さ、好ましくは３００Å〜５００Å以上の厚さ（更に好ましくは３００Å以上、且つ５００Å以下の厚さ）に形成される。
【００１８】
その後、全体構造上にはフォトレジスト（図示せず）がコートされた後、フォトマスク（図示せず）を用いた露光工程及び現像工程によってフォトレジストパターン（図示せず）が形成される。
【００１９】
次いで、前記フォトレジストパターンを用いたエッチング工程によってポリシリコン層２０６とゲート酸化膜２０４が順次パターニングされて積層構造のゲート電極２０８が形成される。以後、前記フォトレジストパターンは所定のストリップ工程によって除去される。
【００２０】
図６を参照すると、構造物層となるゲート電極２０８の間に露出される半導体基板２０２には低濃度イオン注入工程によって低濃度接合領域２１０が形成される。たとえば、低濃度イオン注入工程はリン（Ｐ）またはヒ素（Ａｓ）イオンを用いてドーズ量１Ｅ１３ｉｏｎｓ／ｃｍ２以下で実施するが、好ましくは１Ｅ１０ｉｏｎｓ／ｃｍ２以上、且つ１Ｅ１３ｉｏｎｓ／ｃｍ２以下の範囲、例えば５Ｅ１２ｉｏｎｓ／ｃｍ２、５Ｅ１１ｉｏｎｓ／ｃｍ２、１Ｅ１１ｉｏｎｓ／ｃｍ２、１Ｅ１１ｉｏｎｓ／ｃｍ２または１Ｅ１３ｉｏｎｓ／ｃｍ２で実施し、イオン注入エネルギーを９０ＫｅＶ以下で実施するが、好ましくは５０ＫｅＶ以上、且つ９０ＫｅＶ以下の範囲、例えば５０ＫｅＶ、６０ＫｅＶ、７０ＫｅＶ、８０ＫｅＶまたは９０ＫｅＶで実施することが好ましい。
【００２１】
図７を参照すると、低濃度接合領域２１０に注入されたイオンを活性化して拡散させるために、全体構造上に対して熱処理工程（以下、「第１熱処理工程」という）が実施される。第１熱処理工程はファーネス（Ｆｕｒｎａｃｅ）方式または急速熱処理（Ｒａｐｉｄ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｒｏｃｅｓｓ；ＲＴＰ）方式を用いて実施され、酸素Ｏ２、窒素Ｎ２または酸素と窒素が所定の比率で混合された混合ガス雰囲気中で実施される。この際、第１熱処理工程の工程条件は表１の通りである。
【００２２】
【表１】
図８を参照すると、全体構造上にはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎ−ｄｏｐｅｄｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＴｅｔｒａＥｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＩＰＯ（Ｉｎｔｅｒ Ｐｏｌｙ Ｏｘｉｄｅ）からなる層間絶縁膜 （Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ；ＩＬＤ）２１２が蒸着される。
【００２４】
次に、全体構造上にフォトレジスト（図示せず）がコートされた後、フォトマスク（図示せず）を用いた露光工程及び現像工程によって、後続のコンタクトプラグ（すなわち、上部金属配線と高濃度接合領域を電気的に接続する；図示せず）が形成される領域を定義するフォトレジストパターン（図示せず）が形成される。
【００２５】
その後、前記フォトレジストパターンを用いたエッチング工程によって層間絶縁膜２１２がエッチングされ、これにより低濃度接合領域２１０の一部が露出されるようにコンタクトホール２１４が形成される。
【００２６】
図９を参照すると、コンタクトホール２１４を介して露出される低濃度接合領域２１０の一部には、高濃度イオン注入工程によって高濃度接合領域２１６が形成される。例えば、高濃度イオン注入工程はリン（Ｐ）またはヒ素（Ａｓ）イオンを用いてドーズ量５Ｅ１５ｉｏｎｓ／ｃｍ２以下で実施するが、好ましくは１Ｅ１２ｉｏｎｓ／ｃｍ２以上、且つ５Ｅ１５ｉｏｎｓ／ｃｍ２以下の範囲、例えば１Ｅ１２ｉｏｎｓ／ｃｍ２、５Ｅ１２ｉｏｎｓ／ｃｍ２、１Ｅ１３ｉｏｎｓ／ｃｍ２、５Ｅ１３ｉｏｎｓ／ｃｍ２、１Ｅ１４ｉｏｎｓ／ｃｍ２、５Ｅ１４ｉｏｎｓ／ｃｍ２、１Ｅ１５ｉｏｎｓ／ｃｍ２または５Ｅ１５ｉｏｎｓ／ｃｍ２で実施し、イオン注入エネルギーを４０ＫｅＶ以下で実施するが、好ましくは５ＫｅＶ以上、且つ４０ＫｅＶ以下の範囲、例えば５ＫｅＶ、１０ＫｅＶ、１５ＫｅＶ、２０ＫｅＶ、２５ＫｅＶ、３０ＫｅＶ、３５ＫｅＶまたは４０ＫｅＶで実施することが好ましい。
【００２７】
前記工程によって、高濃度接合領域２１６がウェル領域と十分な距離Ｄを維持することが可能なので、高濃度接合領域２１６とウェル領域との間に十分な降伏電圧を得ることができる。従って、高電圧バイアス印加時、この部位における降伏現象は最大限抑制される。高濃度接合領域２１６の幅はコンタクトホール２１４の幅によって決定される。
【００２８】
図１０を参照すると、高濃度接合領域２１６に注入されたイオンを活性化するために、熱処理工程（以下、「第２熱処理工程」という）が実施される。この際、第２熱処理工程は、ファーネス工程、急速熱処理ＲＴＰ工程またはアニール工程で実施され、酸素Ｏ２、窒素Ｎ２または酸素と窒素が所定の比率で混合された混合ガス雰囲気中で行われる。この際、第２熱処理工程の工程条件は表２の通りである。
【００２９】
【表２】
上述したように、本発明の技術的思想は、好適な実施例で具体的に記述されたが、これらの実施例は本発明を説明するためのもので、本発明を制限するものではない。また、当技術分野で通常の知識を有する者であれば、本発明は本発明の技術的思想から外れない範囲内で様々な実施が可能であることを理解できよう。
【００３１】
【発明の効果】
以上説明したように、本発明では、半導体基板にウェルを形成する際、ウェルの濃度が最大限低くなるように考慮してウェルを形成することにより、ウェルと高濃度接合領域間の降伏電圧を最大限獲得して高電圧バイアスに安定的に動作する転送トランジスタを形成することができる。
【００３２】
また、本発明では、ゲート酸化膜の厚さを最小限３００Åの厚さに形成することにより、高電圧バイアス印加時、ゲート酸化膜が破壊されることを抑制して安定的に動作する転送トランジスタを形成することができる。
【００３３】
また、本発明では、低濃度接合領域を形成し、後続のコンタクトプラグを形成するための層間絶縁膜をイオン注入マスクとして用いた高濃度イオン注入工程を行って高濃度接合領域を形成することにより、高濃度接合領域とウェル間の距離を層間絶縁膜に形成されたコンタクトホールの幅によって制御することにより、高濃度接合領域とウェル間の距離を十分確保することができる。
【００３４】
また、本発明では、前記工程によって高濃度接合領域とウェル間の距離を十分確保することにより、高電圧バイアスに安定的に動作する転送トランジスタを形成することができる。
【００３５】
また、本発明では、前記工程によって高濃度接合領域を形成することにより、従来の高濃度イオン注入工程時にマスクとして用いられたゲート電極の両側壁のスペーサを形成する必要がないため、全体工程を単純化することができる。
【００３６】
また、本発明では、前記工程によって高電圧バイアスに安定的に動作する転送トランジスタを形成することにより、メモリセルのプログラム及び消去動作効率を改善させることができる。
【図面の簡単な説明】
【図１】従来の技術に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図２】従来の技術に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図３】従来の技術に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図４】従来の技術によって形成された転送トランジスタの問題点を説明するために示した断面図である。
【図５】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図６】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図７】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図８】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図９】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【図１０】本発明の好適な実施例に係るＮＡＮＤ型フラッシュメモリ素子の転送トランジスタの形成方法を説明するために示した断面図である。
【符号の説明】
１０２、２０２ 半導体基板
１０４、２０４ ゲート酸化膜
１０６、２０６ ポリシリコン
１０８、２０８ ゲート電極
１１０、２１０ 低濃度接合領域
１１２ スペーサ
１１４、２１６ 高濃度接合領域
１１８、２１２ 層間絶縁膜
２１４ コンタクトホール
Claims (17)
- （ａ）構造物層が形成された半導体基板に対し、低濃度イオン注入工程を行って、前記構造物層の間に露出される前記半導体基板に低濃度接合領域を形成する段階と、
（ｂ）全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、
（ｃ）高濃度イオン注入工程を行って、前記コンタクトホールによって露出される前記低濃度接合領域の一部に高濃度接合領域を形成する段階とを含むことを特徴とする二重接合領域の形成方法。 - 前記低濃度イオン注入工程は、リン（Ｐ）またはヒ素（Ａｓ）イオンを用いてドーズ量を１Ｅ１０ｉｏｎｓ／ｃｍ２以上、且つ１Ｅ１３ｉｏｎｓ／ｃｍ２以下の範囲とし、イオン注入エネルギーを５０ＫｅＶ以上、且つ９０ＫｅＶ以下の範囲として実施することを特徴とする請求項１記載の二重接合領域の形成方法。
- 前記（ａ）段階後、前記低濃度接合領域に対し、ファーネス方式または急速熱処理方式を用いた熱処理工程を行う段階をさらに含むことを特徴とする請求項１記載の二重接合領域の形成方法。
- 前記ファーネス方式または急速熱処理方式は、Ｏ２、Ｎ２またはＯ２とＮ２が混合された混合ガス雰囲気中で実施することを特徴とする請求項３記載の二重接合領域の形成方法。
- 前記ファーネス方式は、Ｏ２ガス雰囲気中で、温度を７５０℃以上、且つ９５０℃以下の範囲とし、工程時間を１０分以上、且つ８時間以下として実施することを特徴とする請求項３記載の二重接合領域の形成方法。
- 前記ファーネス方式は、Ｎ２ガス雰囲気中で、温度を６００℃以上、且つ９５０℃以下の範囲とし、工程時間を１０分以上、且つ８時間以下として実施することを特徴とする請求項３記載の二重接合領域の形成方法。
- 前記ファーネス方式は、Ｏ２：Ｎ２が１０ＳＬＭ：０．５ＳＬＭで混合された混合ガス雰囲気中で、温度を６００℃以上、且つ９５０℃以下の範囲とし、工程時間を１０分以上、且つ８時間以下として実施することを特徴とする請求項３記載の二重接合領域の形成方法。
- 前記急速熱処理方式は、Ｏ２ガス雰囲気中で、温度上昇率を１０℃／Ｍｉｎ以上、且つ５０℃／Ｍｉｎ以下とし、最終温度を８５０℃以上、且つ９５０℃以下の範囲とし、工程時間を５秒以上、且つ１０分以下として実施することを特徴とする請求項３記載の二重接合領域の形成方法。
- 前記急速熱処理方式は、Ｎ２ガス雰囲気中で、温度上昇率を１０℃／Ｍｉｎ以上、且つ５０℃／Ｍｉｎ以下とし、最終温度を６００℃以上、且つ９５０℃以下の範囲とし、工程時間を５秒以上、且つ１０分以下として実施することを特徴とする請求項３記載の二重接合領域の形成方法。
- 前記急速熱処理方式は、Ｏ２：Ｎ２が１０ＳＬＭ：０．５ＳＬＭで混合された混合ガス雰囲気中で、温度上昇率を１０℃／Ｍｉｎ以上、且つ５０℃／Ｍｉｎ以下とし、最終温度を８５０℃以上、且つ９５０℃以下の範囲とし、工程時間を５秒以上、且つ１０分以下として実施することを特徴とする請求項３記載の二重接合領域の形成方法。
- 前記高濃度イオン注入工程は、リン（Ｐ）またはヒ素（Ａｓ）イオンを用いてドーズ量を１Ｅ１２ｉｏｎｓ／ｃｍ２以上、且つ５Ｅ１５ｉｏｎｓ／ｃｍ２以下の範囲とし、イオン注入エネルギーを５ＫｅＶ以上、且つ４０ＫｅＶ以下の範囲として実施することを請求項１記載の二重接合領域の形成方法。
- （ａ）ウェルが形成された半導体基板上にゲート電極を形成する段階と、
（ｂ）低濃度イオン注入工程を実施し、前記半導体基板に低濃度接合領域を形成する段階と、
（ｃ）全体構造上に絶縁膜を蒸着した後、前記低濃度接合領域の一部が露出されるように前記絶縁膜をエッチングしてコンタクトホールを形成する段階と、
（ｄ）高濃度イオン注入工程を実施し、前記コンタクトホールによって露出される前記低濃度接合領域に高濃度接合領域を形成する段階とを含むことを特徴とする転送トランジスタの形成方法。 - 前記ゲート電極はゲート酸化膜とポリシリコン層の積層構造からなることを特徴とする請求項１２記載の転送トランジスタの形成方法。
- 前記ゲート酸化膜はシリコン酸化膜、シリコン窒化膜、シリコン酸化膜とシリコン窒化膜の積層構造、またはシリコン酸化膜と窒化膜の積層構造からなることを特徴とする請求項１３記載の転送トランジスタの形成方法。
- 前記ゲート酸化膜は、後続の高電圧バイアス印加時に破壊されることを考慮し、３００Å以上、且つ５００Å以下の厚さに形成することを特徴とする請求項１３記載の転送トランジスタの形成方法。
- 前記高濃度接合領域はその幅が前記コンタクトホールの幅によって決定されることを特徴とする請求項１２記載の転送トランジスタの形成方法。
- 前記コンタクトホールは後続の上部金属配線と前記高濃度接合領域を電気的に接続するためのコンタクトプラグが形成されることを特徴とする請求項１２記載の転送トランジスタの形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0042173A KR100447433B1 (ko) | 2002-07-18 | 2002-07-18 | 이중 접합영역 형성방법 및 이를 이용한 전송 트랜지스터형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004056066A true JP2004056066A (ja) | 2004-02-19 |
Family
ID=29707773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002359508A Pending JP2004056066A (ja) | 2002-07-18 | 2002-12-11 | 二重接合領域の形成方法及びこれを用いた転送トランジスタの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6660604B1 (ja) |
| JP (1) | JP2004056066A (ja) |
| KR (1) | KR100447433B1 (ja) |
| TW (1) | TWI225306B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542395B1 (ko) * | 2003-11-13 | 2006-01-11 | 주식회사 하이닉스반도체 | 낸드 플래시 소자의 제조 방법 |
| US7009903B2 (en) * | 2004-05-27 | 2006-03-07 | Hewlett-Packard Development Company, L.P. | Sense amplifying magnetic tunnel device |
| KR100583731B1 (ko) | 2004-08-03 | 2006-05-26 | 삼성전자주식회사 | 노어형 플래시 메모리 소자 및 그 제조방법 |
| US7811892B2 (en) * | 2005-10-11 | 2010-10-12 | United Microelectronics Corp. | Multi-step annealing process |
| KR20080016197A (ko) * | 2006-08-18 | 2008-02-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 고전압 트랜지스터 형성방법 |
| CN113178391B (zh) * | 2021-06-30 | 2021-09-17 | 绍兴中芯集成电路制造股份有限公司 | 沟槽型场效应晶体管及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6162668A (en) * | 1996-03-07 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a lightly doped contact impurity region surrounding a highly doped contact impurity region |
| JPH1117035A (ja) * | 1997-06-24 | 1999-01-22 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6245608B1 (en) * | 1999-06-14 | 2001-06-12 | Mosel Vitelic Inc. | Ion implantation process for forming contact regions in semiconductor materials |
| US6245625B1 (en) * | 1999-06-19 | 2001-06-12 | United Microelectronics Corp. | Fabrication method of a self-aligned contact window |
| US6417081B1 (en) * | 2000-05-16 | 2002-07-09 | Advanced Micro Devices, Inc. | Process for reduction of capacitance of a bitline for a non-volatile memory cell |
| US6562683B1 (en) * | 2000-08-31 | 2003-05-13 | Advanced Micro Devices, Inc. | Bit-line oxidation by removing ONO oxide prior to bit-line implant |
| JP2002141420A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-07-18 KR KR10-2002-0042173A patent/KR100447433B1/ko active IP Right Grant
- 2002-12-09 US US10/314,442 patent/US6660604B1/en not_active Expired - Lifetime
- 2002-12-11 JP JP2002359508A patent/JP2004056066A/ja active Pending
- 2002-12-17 TW TW091136438A patent/TWI225306B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI225306B (en) | 2004-12-11 |
| KR20040008534A (ko) | 2004-01-31 |
| KR100447433B1 (ko) | 2004-09-07 |
| US6660604B1 (en) | 2003-12-09 |
| TW200402147A (en) | 2004-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW508765B (en) | Method of forming a system on chip | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0661504A (ja) | 不揮発性半導体装置 | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| US7488634B2 (en) | Method for fabricating flash memory device | |
| JPH05102490A (ja) | 半導体記憶装置およびその製造方法 | |
| TW519735B (en) | Method of forming an embedded memory | |
| JP2003031708A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2004056066A (ja) | 二重接合領域の形成方法及びこれを用いた転送トランジスタの形成方法 | |
| KR100555485B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100538885B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US6876044B2 (en) | UV-programmable P-type mask ROM | |
| KR100501648B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100979714B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JP3139306B2 (ja) | 拡散層の形成方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| KR100632657B1 (ko) | 반도체 소자의 제조방법 | |
| JP3489232B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| KR100325461B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| JP4508397B2 (ja) | 半導体素子の製造方法 | |
| KR100624963B1 (ko) | 고전압 소자의 제조방법 | |
| JPH10261726A (ja) | 半導体装置及びその製造方法 | |
| JP2004260203A (ja) | 半導体装置の製造方法 | |
| KR20030001912A (ko) | 플래쉬 메모리 셀의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |