JP2004032329A - Ｍｓｋ復調回路 - Google Patents
Ｍｓｋ復調回路 Download PDFInfo
- Publication number
- JP2004032329A JP2004032329A JP2002185282A JP2002185282A JP2004032329A JP 2004032329 A JP2004032329 A JP 2004032329A JP 2002185282 A JP2002185282 A JP 2002185282A JP 2002185282 A JP2002185282 A JP 2002185282A JP 2004032329 A JP2004032329 A JP 2004032329A
- Authority
- JP
- Japan
- Prior art keywords
- msk
- signal
- transmission data
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】送信データの周波数が変化するようなＭＳＫ信号に対しても、正しく復調することが可能なＭＳＫ復調回路を提供する。
【解決手段】入力されたＭＳＫ信号に対し、ＰＬＬ手段１によって送信データに同期するクロックを発振し、発振されたクロックに対して間隔計測手段２によって送信データの１ビット期間を計測する。間隔計測手段２の計測結果に基づいて、遅延手段３によってＭＳＫ信号を送信データの１ビット期間遅延させる。入力されたＭＳＫ信号と遅延手段３によって遅延させたＭＳＫ信号とを用いて、ゲート手段４、シフトレジスタ５、および判定手段６により該ＭＳＫ信号の復調を行う
【選択図】 図１
【解決手段】入力されたＭＳＫ信号に対し、ＰＬＬ手段１によって送信データに同期するクロックを発振し、発振されたクロックに対して間隔計測手段２によって送信データの１ビット期間を計測する。間隔計測手段２の計測結果に基づいて、遅延手段３によってＭＳＫ信号を送信データの１ビット期間遅延させる。入力されたＭＳＫ信号と遅延手段３によって遅延させたＭＳＫ信号とを用いて、ゲート手段４、シフトレジスタ５、および判定手段６により該ＭＳＫ信号の復調を行う
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＳＫ（Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）信号を復調するＭＳＫ復調回路に関するものである。
【０００２】
【従来の技術】
データの伝送などで使用する変調方式であるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）の１種にＭＳＫがある。このＭＳＫは、変調される周波数のシフト幅が狭いために伝送帯域が狭くて済み、また受信側のフィルタも狭帯域で良いことから雑音を受けにくい等の利点がある。このＭＳＫの復調方法としては、例えば特公平２−４１９３８号公報において、入力であるＭＳＫ信号を送信データの１ビットに相当する時間だけ遅延させて検波する遅延検波方式が提案されている。
【０００３】
図９は、特公平２−４１９３８号公報に記載の遅延検波方式を用いた、従来のＭＳＫ復調回路の構成を示している。上記ＭＳＫ復調回路は、図９に示すように、遅延手段１００、ゲート手段１１０、および判定手段１２０によって構成されている。
【０００４】
遅延手段１００は、多段のシフトレジスタにより構成されており、各段のシフトレジスタには固定のクロックＣＫが供給されている。遅延手段１００は、ＭＳＫによって変調される前の送信データの１ビットに相当する時間だけ入力信号を遅延して出力する。遅延手段１００におけるシフトレジスタの段数、およびシフトレジスタに供給されるクロックＣＫは以下のようにして決定される。仮に、送信データの伝送速度を１２００ボー（ｂａｕｄ）とし、遅延手段１００のシフトレジスタの段数を３０段とする（この場合、送信データの１ビットがクロックＣＫの３０ビットに相当する）と、１２００×３０の計算より、クロックＣＫは３６ＫＨｚと設定される。これにより、遅延手段１００を構成するシフトレジスタの出力段では、入力信号が送信データの１ビット分遅延されて出力される。
【０００５】
ゲート手段１１０には、入力であるＭＳＫ信号と、該ＭＳＫ信号を遅延手段１００によって遅延させた信号とが入力される。ゲート手段１１０では、この両入力の排他的論理和をとり、その排他的論理和の出力を反転して後段の判定手段１２０に出力する。
【０００６】
判定手段１２０は、シフトレジスタ１２１、シフトレジスタ１２１中の連続した所定ビットがすべて“１”であることを検出する１レベル検出手段１２２、シフトレジスタ１２１中の連続した所定ビットがすべて“０”であることを検出する０レベル検出手段１２３、および、これら両検出手段の出力でセット／リセットされるフリップフロップ手段１２４で構成されている。
【０００７】
シフトレジスタ１２１は、ゲート手段１１０の出力信号とクロックＣＫとの入力を受け、該クロックＣＫに同期して、ゲート手段１１０からの出力信号中の連続した所定のビット数の信号を出力する。尚、ここで設定されている所定のビット数（Ｎ２とする）としては、遅延手段１００を構成するシフトレジスタの段数をＮ１とした場合、Ｎ１／６＜Ｎ２＜２Ｎ１／３の間で設定されるものとする。
【０００８】
１レベル検出手段１２２は、シフトレジスタ１２１から出力されるＮ２ビットの信号を入力されるＡＮＤ回路であり、入力された全てのビットが“１”である場合のみ出力が“１”となる。０レベル検出手段１２３は、シフトレジスタ１２１から出力されるＮ２ビットの信号を入力されるＮＯＲ回路であり、入力された全てのビットが“０”である場合のみ出力が“１”となる。そして、フリップフロップ手段１２４は、１レベル検出手段１２２および０レベル検出手段１２３のそれぞれの出力をセット入力およびリセット入力とするＲＳフリップフロップである。
【０００９】
図１０は、上記構成の従来のＭＳＫ復調回路の動作を説明する波形図である。
【００１０】
図１０（ａ）は送信データであり、図１０（ｂ）はこの送信データに対応するＭＳＫ信号である。ＭＳＫ信号は、送信データにおける１レベル期間（Ｈｉｇｈ期間）においては送信データの１ビット期間がＭＳＫ信号の１周期となるように周波数を変調し、０レベル期間（Ｌｏｗ期間）においては送信データの１ビット期間がＭＳＫ信号の３／２周期となるように周波数を変調することによって生成されているものである。また、図１０（ｃ）は、遅延手段１００によって送信データの１ビット分遅延されたＭＳＫ信号を表している。
【００１１】
図１０（ｄ）は、ゲート手段１１０の出力を表している。すなわち、入力信号であるＭＳＫ信号と、このＭＳＫ信号を１ビット分遅延した信号との排他的論理和をとり、その出力を反転させたものである。
【００１２】
図１０（ｄ）に示すゲート手段１１０の出力は、判定手段１２０における入力信号となる。判定手段１２０におけるシフトレジスタ１２１は、この入力信号のうちの連続したＮ２ビット数の信号を抽出して１レベル検出手段１２２および０レベル検出手段１２３に入力する。そして、この連続したＮ２ビット数の信号が全てのビットで“１”である時、１レベル検出手段１２２の出力が“１”となり、その期間でフリップフロップ手段１２４が“１”となる。また、この連続したＮ２ビット数の信号が全てのビットで“０”である時、０レベル検出手段１２３の出力が“１”となり、その期間でフリップフロップ手段１２４が“０”となる。
【００１３】
一方、図１０（ｄ）に示すゲート手段１１０の出力において、排他的論理和により生じる短間隔のパルス期間は、Ｎ１／６ビットに相当するため、この間は、シフトレジスタ１２１から出力される連続したＮ２ビット数の信号において、全てのビットが“１”または“０”となることはなく、１レベル検出手段１２２および０レベル検出手段１２３は共にその出力が“０”となる。そして、フリップフロップ手段１２４は、セット入力およびリセット入力が共に“０”であるときには前の出力状態を維持するため、フリップフロップ手段１２４の出力、すなわち、判定手段１２０の出力は図１０（ｅ）に示すようになり、送信データが復調される。
【００１４】
【発明が解決しようとする課題】
ところで、光ディスクにおいては光ディスク表面にウォブルと呼ばれる案内溝が設けられており、この案内溝を所定の周波数で蛇行させ、光ディスクの回転制御に利用したり、光ディスク上の絶対的もしくは相対的な位置情報を表すアドレス情報の記録を行ったりしている。近年、この案内溝を蛇行させてアドレス情報を記録する際、変調方式としてＭＳＫを採用する方式が提案されている。
【００１５】
光ディスクが所定の回転数に制御されている場合は、この案内溝から得られる周波数は適正な周波数となっている。しかしながら、光ディスク駆動装置を立ち上げて光ディスクの回転を起動した直後や、線速度一定に制御する光ディスク駆動装置でシーク動作を行った直後などでは、光ディスクの回転数が所定の回転数に達していない状態となる。このような場合、案内溝から得られる周波数は所定の値にはなっていない。
【００１６】
これに対し、従来のＭＳＫ復調回路においては、送信データの周波数が一定であることを前提として復調処理を行っている。つまり、上述のＭＳＫ復調回路において、遅延手段１００にて遅延される遅延時間は、入力されるクロックＣＫと遅延手段１００を構成するシフトレジスタの段数とで決定される固定の値である。このため、送信データの周波数が変わった場合は、正しくデータを遅延させることができない。また、判定手段１２０においてもあらかじめ設定しておいたビット数が連続して初めて０レベルもしくは１レベルと判定する構成となっているが、送信データの周波数が変わった場合は、正しくデータの復調が行えない。
【００１７】
このため、光ディスクの案内溝を蛇行させてアドレス情報を記録する際、その変調方式として従来のＭＳＫを採用すると、光ディスクの起動後、その回転数が正規の回転数に達するまでは送信データの復調処理が行えないといった問題がある。言い換えれば、案内溝から得られる周波数が所定の周波数に達していない場合においてもＭＳＫの復調ができれば、光ディスク再生装置の起動時間が短縮できることになる。
【００１８】
本発明は、上記の問題点を解決するためになされたもので、その目的は、入力される信号の周波数が変化するようなＭＳＫ信号に対しても、正しく復調することが可能なＭＳＫ復調回路を提供することにある。
【００１９】
【課題を解決するための手段】
本発明のＭＳＫ復調回路は、上記の課題を解決するために、送信データをＭＳＫ変調して得られたＭＳＫ信号の入力を受け、入力されたＭＳＫ信号と送信データの１ビット期間だけ遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行うＭＳＫ復調回路において、入力されたＭＳＫ信号から、送信データの周波数を抽出する抽出手段と、周波数抽出手段によって抽出された周波数に基づいて送信データの１ビット期間を計測する計測手段と、計測手段によって計測された送信データの１ビット期間に基づき、ＭＳＫ信号を遅延させる遅延手段と、入力されたＭＳＫ信号と遅延手段によって遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行う復調手段とを備えていることを特徴としている。
【００２０】
上記の構成によれば、ＭＳＫ復調回路がＭＳＫ信号の入力を受けると、抽出手段によって送信データの周波数が抽出され、さらに計測手段によって送信データの１ビット期間が計測される。そして、遅延手段では、計測手段によって計測された送信データの１ビット期間に基づき、ＭＳＫ信号が遅延させられる。
【００２１】
これにより、復調手段は、送信データの１ビット期間だけ遅延させたＭＳＫ信号を得ることができ、送信データの周波数が一定でない場合においても、入力されたＭＳＫ信号と送信データの１ビット期間だけ遅延させたＭＳＫ信号とを用いてＭＳＫ信号の復調を行うことができる。
【００２２】
また、上記ＭＳＫ復調回路では、上記抽出手段は、入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出する信号抽出手段と、信号抽出手段によって抽出されたＭＳＫ信号に対して位相ロックループをかけることにより、送信データの周波数を抽出する周波数抽出手段とを備えている構成とすることができる。
【００２３】
周波数の未知の信号に対して、その周波数を検出するには位相ロックループが好適に用いられる。しかしながら、ＭＳＫ信号においては、送信データの１レベルに相当する期間と０レベルに相当する期間とではその周波数が異なっているため、入力されたＭＳＫ信号全体について位相ロックループをかけても送信データの周波数を抽出することはできない。
【００２４】
これに対し、上記の構成によれば、信号抽出手段によって入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出し、その抽出されたＭＳＫ信号に対して周波数抽出手段により位相ロックループをかけるため、該ＭＳＫ信号から送信データの周波数を抽出することができる。
【００２５】
また、上記ＭＳＫ復調回路では、上記計測手段は、上記抽出手段によって抽出された送信データの周波数に基づき、送信データの１ビット期間を、固定周波数を有する基準クロックのクロック数によって計測する構成とすることができる。
【００２６】
上記の構成によれば、送信データの１ビット期間を基準クロックのクロック数によって計測することにより、後段の制御において送信データの１ビット期間を用いる場合に上記基準クロックを使用することができる。
【００２７】
また、上記ＭＳＫ復調回路では、上記遅延手段は、上記基準クロックによって駆動する多段のシフトレジスタによって構成され、該シフトレジスタにＭＳＫ信号が入力されてから出力されるまでの段数を、上記計測手段によって計測されたクロック数に対応する段数とすることによってＭＳＫ信号を遅延させる構成とすることができる。
【００２８】
上記の構成によれば、簡易な構成の遅延手段によって遅延させたＭＳＫ信号を得ることができる。
【００２９】
また、本発明に係る光ディスク再生装置は、変調方式としてＭＳＫを使用したアドレス情報を、案内溝を蛇行させることによって記録している光ディスクに対して再生を行うものであり、上述のＭＳＫ復調回路を用いて、上記アドレス情報の復調を行うことを特徴としている。
【００３０】
上記の構成によれば、案内溝を蛇行させてＭＳＫ変調されたアドレス情報を記録している光ディスクの再生時において、その回転数が正規の回転数に達していない状態（送信データの周波数が所定値に達していない状態）においても、ＭＳＫ変調されたアドレス情報を復調することができ、光ディスク再生装置の起動時間を短縮することができる。
【００３１】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００３２】
尚、以下の説明においては、送信データと該送信データを変調して得られるＭＳＫ信号との関係として、図１０（ａ）および（ｂ）に示すデータを例示するが、本発明のＭＳＫ復調回路によって復調可能なデータはこのような関係だけに限定されるものではない。すなわち、ＭＳＫ方式であるためには、ＭＳＫ信号において、送信データのデジタル値の“０”，“１”に対応する周波数を各々“ｆ１”，“ｆ２”、送信データの伝送レートをＦ（ｂｐｓ）とした場合、
（ｆ１−ｆ１）／Ｆ＝０．５
という関係式を満たすものであればよい。
【００３３】
図１は、本実施の形態におけるＭＳＫ復調回路の概略構成を示す図である。上記ＭＳＫ復調回路は、図１に示すように、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）手段１、間隔計測手段２、遅延手段３、ゲート手段４、シフトレジスタ５、および判定手段６によって構成されている。また、上記ＭＳＫ復調回路は、該ＭＳＫ復調回路によって復調されるＭＳＫ信号と水晶等による固定のクロックＣＫとが入力される。
【００３４】
ＰＬＬ手段（抽出手段）１は、入力されるＭＳＫ信号に対して位相ロックループ（ＰＬＬ）をかけ、送信データに同期したクロックをＰＬＬ信号として出力するものである。図２は、ＰＬＬ手段１の一構成例を示す。
【００３５】
ＰＬＬ手段１は、図２に示すように、ディレイ手段１０、位相比較器１１、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１２、電圧制御発振器（ＶＣＯ）１３、エッジ検出手段１４、カウント手段１５、第１のラッチ手段１６、第２のラッチ手段１７、判定手段１８、およびスイッチ手段１９によって構成されている。尚、ＰＬＬ手段１では、ディレイ手段１０、エッジ検出手段１４、カウント手段１５、第１のラッチ手段１６、第２のラッチ手段１７、判定手段１８、およびスイッチ手段１９が特許請求の範囲に記載の信号抽出手段に相当し、位相比較器１１、ＬＰＦ１２、および電圧制御発振器１３が周波数抽出手段に相当する。
【００３６】
ＰＬＬ手段１に入力されるＭＳＫ信号は、ディレイ手段１０とエッジ検出手段１４とに入力される。エッジ検出手段１４は、ＭＳＫ信号の立ち上がり、もしくは立ち下がりのエッジを検出する。
【００３７】
カウント手段１５は、固定のクロックＣＫが入力されて、このクロックＣＫに従ってカウントアップすると共に、エッジ検出手段１４の出力に応じて上記カウント値をリセットする。また、第１のラッチ手段１６は、エッジ検出手段１４の出力に応じてカウント手段１５のカウント値を保持する。これにより、第１のラッチ手段１６では、ＭＳＫ信号における連続した１レベル期間（Ｈｉｇｈ期間）もしくは０レベル期間（Ｌｏｗ期間）の間隔に相当するクロック数が保持される。
【００３８】
第２のラッチ手段１７は、判定手段１８による後述の判定結果に基づいて、第１のラッチ手段に保持されるクロック数のうち、送信データにおける１レベル期間に相当するクロック数のみを選択的に保持するものである。
【００３９】
判定手段１８は、第１のラッチ手段１６に保持されているカウント値と第２のラッチ手段１７に保持されているカウント値を比較し、入力されたＭＳＫ信号が、送信データにおける１レベル期間に相当するものであるか、０レベル期間に相当するものであるかの判定を行うものである。すなわち、第２のラッチ手段１７には、送信データにおける１レベル期間に相当するクロック数（その時点で最後に検出されたもの）が保持されているため、第２のラッチ手段１７の保持されているカウント値に比較して、第１のラッチ手段１６に保持されているカウント値が極端に小さい場合は、第１のラッチ手段１６に保持されているカウント値は、送信データにおける０レベル期間に相当するものと判定される。これはつまり、ＭＳＫ信号においては、送信データにおける１レベル期間においては送信データの１ビット期間がＭＳＫ信号の１周期となるように周波数が変調されているのに対し、送信データの０レベル期間においては送信データの１ビット期間がＭＳＫ信号の３／２周期となるように周波数が変調されているためである（図１０（ａ）、（ｂ）に示す例の場合）。
【００４０】
判定手段１８における判定は、例えば、第２のラッチ手段１７に保持されているカウント値を第１のラッチ手段１６に保持されているカウント値で割った値を、所定の閾値と比較することで行うことができる。すなわち、上記ＭＳＫ信号においては、送信データの１レベル期間に相当する周期が送信データの０レベル期間に相当する周期の１．５倍となる（周波数は２／３倍）ため、上記閾値をこれより幾分小さい値（例えば１．３）に設定して、第２のラッチ手段１７に保持されているカウント値を第１のラッチ手段１６に保持されているカウント値で割った値が上記閾値より大きければ第１のラッチ手段１６に保持されているカウント値が（すなわち、入力されたＭＳＫ信号）送信データにおける０レベル期間に相当し、小さければ１レベル期間に相当すると判定すればよい。
【００４１】
判定手段１８にて入力されたＭＳＫ信号が送信データの１レベル期間に相当する信号であると判定された場合、判定手段１８は、第１のラッチ手段１６の保持しているカウント値を第２のラッチ手段１７にラッチさせる。一方、入力されたＭＳＫ信号が０レベル期間に相当する信号であると判定された場合は、第２のラッチ手段１７に保持されている値は更新されない。これにより、第２のラッチ手段１７は、送信データにおける１レベル期間に相当するクロック数のみを選択的に保持することができる。また、第２のラッチ手段１７に保持されるカウント値は常に直前の送信データの１レベル期間に相当するカウント値となっているため、判定手段１８では、送信データの周波数が変化するような場合でも、ほぼ正しく判定が行える。
【００４２】
上述のように、エッジ検出手段１４から判定手段１８にかけての動作により、ＰＬＬ手段１では、入力されたＭＳＫ信号に対して、送信データにおける１レベル期間と０レベル期間との区別が行える。これにより、判定手段１８の出力は、図３（ａ）に示すような入力ＭＳＫ信号に対し、送信データの１レベル期間に対してＨｉｇｈ、０レベル期間に対してＬｏｗとすれば図３（ｂ）に示すような出力となる。
【００４３】
判定手段１８の出力は、第２のラッチ手段１７だけでなくスイッチ手段１９にも入力される。そして、判定手段１８のＨｉｇｈ出力（送信データの１レベル期間）によって、第２のラッチ手段１７におけるラッチ動作が行われると共に、スイッチ手段１９がＯＮとなり、ディレイ手段１０の出力が位相比較器１１に入力される。
【００４４】
ここで、ディレイ手段１０は、入力されたＭＳＫ信号を遅延させて位相比較器１１に入力するものである。すなわち、判定手段１８における出力は、その判定処理に係る時間をΔｔとすると、ＰＬＬ手段１へのＭＳＫ信号の入力からΔｔの時間だけ送れて出力される（図３（ｂ）参照）。このため、ディレイ手段１０は、図３（ｃ）に示すように、入力されたＭＳＫ信号をΔｔの時間だけ遅延させることで、位相比較器１１に対して送信データの１レベル期間に相当する信号のみを入力することができる。
【００４５】
スイッチ手段１９のＯＮ時には、位相比較器１１は、ディレイ手段１０から入力されるＭＳＫ信号とＰＬＬ出力との位相を比較し、その位相差に応じた電圧を出力する。位相比較器１１の出力である位相誤差は、ＬＰＦ１２にて低域成分だけ抽出され、電圧制御発振器１３に入力される。電圧制御発振器１３は、入力電圧に応じた周波数の信号をＰＬＬ出力として出力する。このＰＬＬ出力は、ＰＬＬ手段１の出力として間隔計測手段２に入力されると共に、位相比較器１１に帰還され、位相比較期１１から電圧制御発振器１３にかけてのループにより上記ＰＬＬ出力が安定する。尚、スイッチ手段１９のＯＦＦ時には、ＰＬＬ手段１の出力はホールドされる。これにより、ＰＬＬ手段１では、送信データの１レベル期間に相当するＭＳＫ信号の周波数を送信データに同期したクロックとして出力することができる。
【００４６】
尚、判定手段１８では、送信データの１レベル期間に相当するＭＳＫ信号の１／２周期分の間隔を計測して判定を行うため、必ずしも常に誤りがなく検出されるものではない。しかしながら、位相比較器１１で検出される位相誤差はＬＰＦ１２にてフィルタリングされるため、たとえ判定誤りが多少生じても、送信データに同期したクロックを得ることは可能である。
【００４７】
また、上記構成のＰＬＬ手段１では、送信データの周波数が急激に変化した場合は判定が困難となるが、通常、光ディスク等にＭＳＫ変調が記録されている場合、光ディスクには慣性があるため、回転数が送信データの周波数に比較して急激に変化することはない。
【００４８】
間隔計測手段（計測手段）２は、ＰＬＬ手段１からのＰＬＬ出力を受け、該ＰＬＬ出力の１ビットに相当する周波数の間隔を計測する。この間隔計測手段２の一構成例を図４に示す。
【００４９】
間隔計測手段２は、図４に示すように、カウント手段２０およびラッチ手段２１により構成されており、該間隔計測手段２にはＰＬＬ手段１からのＰＬＬ出力とクロックＣＫとが入力されている。カウント手段２０は、クロックＣＫによりカウント値がアップもしくはダウンし、そのカウント値はＰＬＬ出力によりリセットされる。ラッチ手段２１は、カウント手段２０のカウント値をＰＬＬ出力の１周期毎にラッチして出力する。上記ＰＬＬ出力は、送信データの１レベル期間に相当するＭＳＫ信号の周波数を有するものであるため、ラッチ手段２１では送信データの１ビットに相当する間隔を計測した値が保持され出力されるものとなる。間隔計測手段２で計測された結果は、遅延手段３および判定手段６に出力される。
【００５０】
このように、図４に示す構成の間隔計測手段２は、ＰＬＬ出力の１周期の間隔を計測することで、送信データの１ビットに相当する間隔を計測する構成となっている。このため、ＭＳＫ信号にノイズ等が混入しても、上記ＰＬＬ出力が影響を受けない程度のノイズであればＭＳＫの復調には何ら影響を受けない。
【００５１】
遅延手段３は、間隔計測手段２の計測結果に応じて、送信データの１ビットに相当する時間だけ入力信号を遅延させる。ここで、先述したように送信データの周波数は変化するものであることが想定されているため、遅延手段３による遅延量も送信データの周波数の変化に応じて変更される必要がある。このような遅延量の変更を可能とするための遅延手段３の一構成例を図５に示す。
【００５２】
遅延手段３は、図５に示すように、多段のシフトレジスタ３０およびセレクタ３１によって構成されている。シフトレジスタ３０は、ＭＳＫ信号を入力として、固定クロックＣＫにより駆動されるものである。シフトレジスタ３０の段数は、送信データの周波数の変動域において最も周波数の低い時、すなわち、送信データの１ビットの周期が最も長くなる時において、その周期分の遅延が得られる段数に設定される。例えば、先の例において送信データにおける周波数が０．６ｋＨｚから２．４ｋＨｚの間で変化すると仮定すると、シフトレジスタを駆動するクロックＣＫは３６ｋＨｚとしているため、周波数が最も小さい０．６ｋＨｚの時に１ビットの周期の遅延が得られるように、シフトレジスタ３０の段数は６０段必要となる。
【００５３】
セレクタ３１は、シフトレジスタ３０の各段の出力を入力とし、間隔計測手段２の計測結果に応じてこれらの入力の一つを選択して出力する。例えば、間隔計測手段２の計測結果として、送信データにおける１ビットの間隔が固定クロックＣＫの３２クロック分と計測された場合、セレクタ３１はシフトレジスタ３０の３２段目の出力を選択して出力する。これにより、遅延手段３は、入力されるＭＳＫ信号に対し、常に送信データの１ビットの間隔に相当する時間だけ、入力を遅延することができる。
【００５４】
ゲート手段４には、入力信号ＭＳＫと、遅延手段３の出力となる送信データの１ビット分だけ遅延されたＭＳＫ信号とが入力される。ゲート手段４は、これらの入力に対して排他的論理和がとり、さらにそれを反転させてシフトレジスタ５に出力する。本実施の形態に係るＭＳＫ復調回路では、ゲート手段４、シフトレジスタ５、および判定手段６が、特許請求の範囲に記載の復調手段に相当する。
【００５５】
シフトレジスタ５は、このゲート手段４からの出力を入力とし、クロックＣＫで駆動される。シフトレジスタ５の段数は以下のように設定する。シフトレジスタ５の段数をＮ２とし、遅延手段３におけるセレクタ３１が選択したシフトレジスタ３０の出力段の段数をＮ１とした場合、従来の技術においても説明したように、ゲート手段４によって出力される信号に生じる不要なパルスの間隔はＮ１／６となる。また、Ｎ２を２Ｎ１／３以上に設定すると、後段の判定手段６においてデータ成分が検出できなくなる。このため、Ｎ１とＮ２との関係は、
Ｎ１／６＜Ｎ２＜２Ｎ１／３ ・・・ （１）
を満たすように設定する必要がある。
【００５６】
尚、上記の（１）式は、送信データとＭＳＫ信号との周波数が図１０（ａ）および（ｂ）の関係となる場合に成立するものである。送信データとＭＳＫ信号との周波数の関係が変われば、Ｎ１とＮ２との関係式は上記（１）式とは異なるものとなるが、上記（１）式を導き出す場合と同様の考えでもって、その関係式を導くことが可能である。
【００５７】
仮に、Ｎ２＝Ｎ１／４と設定したとする。ここで、入力されるＭＳＫ信号の周波数により遅延手段３において遅延される遅延量は可変であり、上記Ｎ１の値もこれに応じて変化する。したがって、シフトレジスタ５は、遅延手段３におけるシフトレジスタ３０の最大段数に対して（１）式を満足する段数を用意しておく必要がある。先の例の場合、Ｎ１の最大段数は６０段であるので、Ｎ２は１５段とする。
【００５８】
上記のように設定されたシフトレジスタ５の各段の出力は、判定手段６に入力される。すなわち、シフトレジスタ５は、クロックＣＫに同期して、ゲート手段４からの出力信号中の連続したＮ２のビット数の信号を抽出して判定手段６に出力するものである。
【００５９】
判定手段６では、シフトレジスタ５の連続した出力の全てのビットにおいて、０レベルもしくは１レベルになった時、その出力を０レベルもしくは１レベルとし、それ以外の場合は直前の出力を保持する。判定手段６の一構成例を図６に示す。
【００６０】
判定手段６は、図６に示すように、第１の選択手段６０、第２の選択手段６１、第１のゲート手段６２、第２のゲート手段６３、およびフリップフロップ６４によって構成されている。
【００６１】
第１の選択手段６０は、シフトレジスタ５の各段の出力を入力とし、シフトレジスタ５の出力段と同数の出力を有する。つまり、シフトレジスタ５が１５段であれば、第１の選択手段６０の出力は１５本となる。そして、間隔計測手段２の計測結果に応じて、シフトレジスタ５の出力本数を選択し、それ以外の出力は１レベルに固定する。
【００６２】
第１のゲート手段６２はＡＮＤ回路によって構成されており、第１の選択手段６０からの入力が全てのビットにおいて１レベルであることを検出する１レベル検出手段として作用する。
【００６３】
ここで、シフトレジスタ５の段数Ｎ２を１５段と設定しているが、これは、遅延手段３におけるシフトレジスタ３０の出力段の段数Ｎ１が６０段の場合に、Ｎ２＝Ｎ１／４となるように設定されているものであり、Ｎ１がこれより小さい場合には、シフトレジスタ５における全ての出力を判定手段６での判定に用いると、Ｎ２が上記（１）式を満たさず、判定手段６においてデータ成分が検出できなくなる。例えば、遅延手段３におけるシフトレジスタ３０の出力段の段数Ｎ１が２８段であったとすると、Ｎ２の範囲は上記（１）式より５以上１４以下に設定される必要があり、Ｎ２を１５段のままでは正確な判定ができないこととなる。
【００６４】
このため、第１の選択手段６０は、シフトレジスタ５からの１５本の出力に対して、間隔計測手段２の計測結果に応じて出力本数を減少させる。例えば、間隔計測手段２の計測結果よりＮ１が３２段であったとすると、（１）式よりＮ２は８段となり、第１の選択手段６０は、シフトレジスタ５からの１５本の出力に対して最初から８段分の出力を後段の第１のゲート手段６２に出力すると共に、残りの７段分の出力は１レベルとして第１のゲート手段６２に出力する。つまり、第１のゲート手段６２に出力される最初の８ビットが連続で１レベルとなれば、第１のゲート手段６２の出力が１レベルとなり、実質的に８ビットの出力についてのみ１レベル検出が行われることとなる。
【００６５】
同様に、第２の選択手段６１は、シフトレジスタ５の出力を間隔計測手段２の計測結果に応じて選択し、シフトレジスタ５の出力を選択した以外の出力は０レベルに固定する。第２のゲート手段６３はＮＯＡ回路によって構成され、第２の選択手段６１からの入力が全て０レベルの時のみ、出力が１レベルとなる。
【００６６】
フリップフロップ６４はＲＳフリップフロップであり、第１のゲート手段６２および第２のゲート手段６３のそれぞれの出力をセット入力およびリセット入力としている。このため、第１のゲート手段６２の出力が１レベルであるときは、フリップフロップ６４の出力（すなわち、本実施の形態におけるＭＳＫ復調回路の復調結果）が１レベルとなり、第２のゲート手段６３の出力が１レベルであるときは、フリップフロップ６４の出力が０レベルとなる。そして、第１のゲート手段６２および第２のゲート手段６３の出力が何れも０レベルである場合には、フリップフロップ６４は前の出力状態を維持する。
【００６７】
尚、上述の判定手段６では、第１および第２の選択手段によって、シフトレジスタ５からの出力本数Ｎ２を選択する構成となっている。これは、遅延手段３におけるシフトレジスタ３０の出力段数Ｎ１が可変であり、Ｎ２を固定とするとＮ１の値によってはＮ１およびＮ２が上述の（１）式を満たさず、判定手段６において正確な判定ができなくなるためである。しかしながら、ある特定の条件下においては、判定手段６においてシフトレジスタ５からの出力本数を選択する構成を省略することも可能である。
【００６８】
上述のように、クロックＣＫが３６ｋＨｚ、送信データにおける周波数が０．６ｋＨｚから２．４ｋＨｚの間で変化すると仮定した場合、シフトレジスタ３０の出力段数Ｎ１における最大値Ｎ１ｍａｘおよび最小値Ｎ１ｍｉｎは、Ｎ１ｍａｘ＝６０、Ｎ１ｍｉｎ＝１５である。この場合、Ｎ１ｍａｘおよびＮ１ｍｉｎの両方に対して上記（１）式を満たすＮ２の値は存在せず、判定手段６においてシフトレジスタ５からの出力本数Ｎ２を選択する構成が必要となる。
【００６９】
これに対し、例えば、クロックＣＫが３６ｋＨｚ、送信データにおける周波数が０．６ｋＨｚから１．２ｋＨｚの間で変化すると仮定した場合、シフトレジスタ３０の出力段数Ｎ１における最大値Ｎ１ｍａｘおよび最小値Ｎ１ｍｉｎは、Ｎ１ｍａｘ＝６０、Ｎ１ｍｉｎ＝３０である。この場合、Ｎ１ｍａｘおよびＮ１ｍｉｎのそれぞれにおける（１）式は、
Ｎ１ｍａｘ／６＝１０＜Ｎ２＜３０＝２Ｎ１ｍａｘ／３
Ｎ１ｍｉｎ／６＝５＜Ｎ２＜１５＝２Ｎ１ｍｉｎ／３
となり、Ｎ２の段数が１１〜１４段に設定されていれば、その段数が固定であってもシフトレジスタ３０の出力段数Ｎ１の全範囲において上記（１）式を満たすことができる。
【００７０】
すなわち、送信データにおける周波数の全可変域において上記（１）式を満たすＮ２の値が存在する場合には、シフトレジスト５の出力本数を該Ｎ２の値とすることで、判定手段６においてシフトレジスタ５からの出力本数を選択する構成を省略することができる。この場合、判定手段６の構成は、図９に示した判定手段１２０と同様の構成とすることができる。
【００７１】
以上のように、本実施の形態に係るＭＳＫ復調回路によれば、入力されるＭＳＫ信号の周波数が変化するような場合でも、送信データを誤検出することなくＭＳＫ信号の復調を行うことができる。
【００７２】
続いて、図７および図８は、上記ＭＳＫ復調回路を構成する各部の出力を示す波形図であり、この波形図を用いて本実施の形態におけるＭＳＫ復調回路の動作を説明する。
【００７３】
図７は、送信データの周波数が正規の周波数よりも高い状態で入力される場合を示すものであり、この場合、図７（ａ）に示す送信データおよび図７（ｂ）に示すＭＳＫ信号ともに、その周波数は高くなっている。
【００７４】
図７（ｃ）は、ＰＬＬ手段１の出力波形であり、ＰＬＬ手段１において、入力されてくるＭＳＫ信号のうち、送信データの１レベルに相当する期間にのみＰＬＬをかけることによって、送信データの１ビットに相当する周波数と一致する周波数のパルス信号が得られる。そして、間隔計測手段２においてこのＰＬＬ手段１の出力のパルス間隔をクロックＣＫの数によって計測する。このパルス間隔を表すクロック数を仮にＡとする。
【００７５】
この場合、遅延手段３内のシフトレジスタ３０によって、図７（ｄ）に示されるようにＡクロック分だけ遅延された信号が出力される。そして、ゲート手段４には、入力ＭＳＫ信号と遅延手段３によって遅延されたＭＳＫ信号とが入力されこれらの排他的論理和が反転されて出力される。これにより、ゲート手段４における出力波形は図７（ｅ）に示すものとなる。
【００７６】
このゲート手段４の出力には、間隔Ａ／６のパルスが入っている。しかしながら、判定手段６においては、間隔計測手段２の計測結果がＡであるので、間隔Ａ／４以下のパルスは検出しないように設定されている。このため、図７（ｆ）に示す復調結果において、このパルスは出力されない。このようにして、送信データの復調を正しく行うことができる。
【００７７】
次に、図８は送信データの周波数が図７の場合よりも低い場合の波形を表している。
【００７８】
図７の場合と同様に、図８（ｂ）に示すＭＳＫ信号の送信データの１レベルに相当する期間に対しＰＬＬがかけられ、図８（ａ）に示す送信データの１ビットに同期するように図８（ｃ）に示すパルス信号が得られる。そして、このＰＬＬ出力の間隔Ｂを計測する（仮にＢ＞Ａとする）。遅延手段３では、図８（ｄ）に示すように、Ｂクロック分だけ遅延された信号が出力され、ゲート手段４にて排他的論理和の反転信号（図８（ｅ）参照）が出力される。この排他的論理和の出力には、Ｂ／６の間隔のパルスが出力されているが、判定手段６においては、間隔計測手段２の出力がＢであることより、Ｂ／４（＞Ａ／４）以下の間隔のパルスは出力されないように設定されている。このため、図８（ｆ）に示される復調結果にこのパルスは出力されず、送信データが正しく復調される。
【００７９】
このようにして、本実施の形態におけるＭＳＫ復調回路では、送信データの周波数が変化しても正しく送信データが復調される。
【００８０】
以上のように、本実施の形態におけるＭＳＫ復調回路では、送信データに同期するようにＰＬＬをかけ、このＰＬＬの出力の間隔を計測し、この計測結果に応じて、ＭＳＫ信号の遅延量を変化させる。
【００８１】
また、データの判定においては、シフトレジスタのビットが連続して１レベルもしくは０レベルの場合にデータをそれぞれ１レベル、０レベルと判定に用いるが、この判定に用いるビット数をＰＬＬの出力の間隔の計測結果によって変化させることができる。
【００８２】
このため、入力されるＭＳＫ信号の周波数、言い換えれば、送信データの周波数が変化しても誤ってデータを判定することなく、常に正しく送信データの復調を行うことができる。
【００８３】
また、送信データの１ビットに相当する間隔の計測には、送信データに同期させたＰＬＬの出力を測定する構成としているため、ＭＳＫ信号にノイズ等が混入しても、復調結果に影響を受けないＭＳＫ復調回路を得ることができる。さらに、本発明におけるＭＳＫ復調回路は全ての部分をデジタル回路で構成することが可能であり、該ＭＳＫ復調回路の集積化を行うような場合に好適である。
【００８４】
尚、本発明の復調回路は、例えば、光ディスク再生装置等において適用することが好適である。すなわち、光ディスクの案内溝を蛇行させてアドレス情報（本実施の形態に係る説明の送信データに相当する）を記録する際、該アドレス情報の変調方式とＭＳＫ方式を採用し、その復調に本発明のＭＳＫ復調回路を用いると、光ディスクの起動後、その回転数が正規の回転数に達する前に、言い換えれば、案内溝から得られる周波数が所定の周波数に達していない場合においてもＭＳＫの復調ができ、光ディスク再生装置の起動時間が短縮できる。
【００８５】
但し、本発明のＭＳＫ復調回路の適用は光ディスクの再生に限定されるものではない。例えば、光ディスク以外の用途としては、ハードディスクにＭＳＫ変調が用いられた場合は、ディスクの回転により読出信号の周波数が変動するため、本発明に係るＭＳＫ復調が適用可能である。
【００８６】
【発明の効果】
本発明のＭＳＫ復調回路は、以上のように、入力されたＭＳＫ信号から、送信データの周波数を抽出する抽出手段と、周波数抽出手段によって抽出された周波数に基づいて送信データの１ビット期間を計測する計測手段と、計測手段によって計測された送信データの１ビット期間に基づき、ＭＳＫ信号を遅延させる遅延手段と、入力されたＭＳＫ信号と遅延手段によって遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行う復調手段とを備えている構成である。
【００８７】
それゆえ、上記復調手段は、上記抽出手段、計測手段および遅延手段の処理により、送信データの１ビット期間だけ遅延させたＭＳＫ信号を得ることができ、送信データの周波数が一定でない場合においても、入力されたＭＳＫ信号と送信データの１ビット期間だけ遅延させたＭＳＫ信号とを用いてＭＳＫ信号の復調を行うことができるという効果を奏する。
【００８８】
また、上記ＭＳＫ復調回路では、上記抽出手段は、入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出する信号抽出手段と、信号抽出手段によって抽出されたＭＳＫ信号に対して位相ロックループをかけることにより、送信データの周波数を抽出する周波数抽出手段とを備えている構成とすることができる。
【００８９】
それゆえ、信号抽出手段によって入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出し、その抽出されたＭＳＫ信号に対して周波数抽出手段により位相ロックループをかけるため、送信データの１レベルに相当する期間と０レベルに相当する期間とではその周波数が異なるＭＳＫ信号から送信データの周波数を抽出することができるという効果を奏する。
【００９０】
また、上記ＭＳＫ復調回路では、上記計測手段は、上記抽出手段によって抽出された送信データの周波数に基づき、送信データの１ビット期間を、固定周波数を有する基準クロックのクロック数によって計測する構成とすることができる。
【００９１】
それゆえ、送信データの１ビット期間を基準クロックのクロック数によって計測することにより、後段の制御において送信データの１ビット期間を用いる場合に上記基準クロックを使用することができるという効果を奏する。
【００９２】
また、上記ＭＳＫ復調回路では、上記遅延手段は、上記基準クロックによって駆動する多段のシフトレジスタによって構成され、該シフトレジスタにＭＳＫ信号が入力されてから出力されるまでの段数を、上記計測手段によって計測されたクロック数に対応する段数とすることによってＭＳＫ信号を遅延させる構成とすることができる。
【００９３】
それゆえ、簡易な構成の遅延手段によって遅延させたＭＳＫ信号を得ることができるという効果を奏する。
【００９４】
また、本発明に係る光ディスク再生装置は、以上のように、変調方式としてＭＳＫを使用したアドレス情報を、案内溝を蛇行させることによって記録している光ディスクに対して再生を行うものであり、上述のＭＳＫ復調回路を用いて、上記アドレス情報の復調を行う構成である。
【００９５】
それゆえ、案内溝を蛇行させてＭＳＫ変調されたアドレス情報を記録している光ディスクの再生時において、その回転数が正規の回転数に達していない状態（送信データの周波数が所定値に達していない状態）においても、ＭＳＫ変調されたアドレス情報を復調することができ、光ディスク再生装置の起動時間を短縮することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すものであり、ＭＳＫ復調回路の構成を示すブロック図である。
【図２】上記ＭＳＫ復調回路におけるＰＬＬ手段の構成例を示すブロック図である。
【図３】上記ＭＳＫ復調回路におけるＰＬＬ手段の動作例を示す波形図である。
【図４】上記ＭＳＫ復調回路における間隔計測手段の構成例を示すブロック図である。
【図５】上記ＭＳＫ復調回路における遅延手段の構成例を示すブロック図である。
【図６】上記ＭＳＫ復調回路における判定手段の構成例を示すブロック図である。
【図７】図７（ａ）〜（ｆ）は、上記ＭＳＫ復調回路における動作例を説明する波形図である。
【図８】図８（ａ）〜（ｆ）は、上記ＭＳＫ復調回路における動作例を説明する波形図である。
【図９】従来のＭＳＫ復調回路の構成を示すブロック図である。
【図１０】図１０（ａ）〜（ｅ）は、従来のＭＳＫ復調回路における動作例を説明する波形図である。
【符号の説明】
１ ＰＬＬ手段（抽出手段）
２ 間隔計測手段（計測手段）
３ 遅延手段
４ ゲート手段（復調手段）
５ シフトレジスタ（復調手段）
６ 判定手段（復調手段）
１０ ディレイ手段（信号抽出手段）
１１ 位相比較器（周波数抽出手段）
１２ ＬＰＦ（周波数抽出手段）
１３ 電圧制御発振器（周波数抽出手段）
１４ エッジ検出手段（信号抽出手段）
１５ カウント手段（信号抽出手段）
１６ 第１のラッチ手段（信号抽出手段）
１７ 第２のラッチ手段（信号抽出手段）
１８ 判定手段（信号抽出手段）
１９ スイッチ手段（信号抽出手段）
３０ シフトレジスタ
ＣＫ クロック（基準クロック）
【発明の属する技術分野】
本発明は、ＭＳＫ（Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）信号を復調するＭＳＫ復調回路に関するものである。
【０００２】
【従来の技術】
データの伝送などで使用する変調方式であるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）の１種にＭＳＫがある。このＭＳＫは、変調される周波数のシフト幅が狭いために伝送帯域が狭くて済み、また受信側のフィルタも狭帯域で良いことから雑音を受けにくい等の利点がある。このＭＳＫの復調方法としては、例えば特公平２−４１９３８号公報において、入力であるＭＳＫ信号を送信データの１ビットに相当する時間だけ遅延させて検波する遅延検波方式が提案されている。
【０００３】
図９は、特公平２−４１９３８号公報に記載の遅延検波方式を用いた、従来のＭＳＫ復調回路の構成を示している。上記ＭＳＫ復調回路は、図９に示すように、遅延手段１００、ゲート手段１１０、および判定手段１２０によって構成されている。
【０００４】
遅延手段１００は、多段のシフトレジスタにより構成されており、各段のシフトレジスタには固定のクロックＣＫが供給されている。遅延手段１００は、ＭＳＫによって変調される前の送信データの１ビットに相当する時間だけ入力信号を遅延して出力する。遅延手段１００におけるシフトレジスタの段数、およびシフトレジスタに供給されるクロックＣＫは以下のようにして決定される。仮に、送信データの伝送速度を１２００ボー（ｂａｕｄ）とし、遅延手段１００のシフトレジスタの段数を３０段とする（この場合、送信データの１ビットがクロックＣＫの３０ビットに相当する）と、１２００×３０の計算より、クロックＣＫは３６ＫＨｚと設定される。これにより、遅延手段１００を構成するシフトレジスタの出力段では、入力信号が送信データの１ビット分遅延されて出力される。
【０００５】
ゲート手段１１０には、入力であるＭＳＫ信号と、該ＭＳＫ信号を遅延手段１００によって遅延させた信号とが入力される。ゲート手段１１０では、この両入力の排他的論理和をとり、その排他的論理和の出力を反転して後段の判定手段１２０に出力する。
【０００６】
判定手段１２０は、シフトレジスタ１２１、シフトレジスタ１２１中の連続した所定ビットがすべて“１”であることを検出する１レベル検出手段１２２、シフトレジスタ１２１中の連続した所定ビットがすべて“０”であることを検出する０レベル検出手段１２３、および、これら両検出手段の出力でセット／リセットされるフリップフロップ手段１２４で構成されている。
【０００７】
シフトレジスタ１２１は、ゲート手段１１０の出力信号とクロックＣＫとの入力を受け、該クロックＣＫに同期して、ゲート手段１１０からの出力信号中の連続した所定のビット数の信号を出力する。尚、ここで設定されている所定のビット数（Ｎ２とする）としては、遅延手段１００を構成するシフトレジスタの段数をＮ１とした場合、Ｎ１／６＜Ｎ２＜２Ｎ１／３の間で設定されるものとする。
【０００８】
１レベル検出手段１２２は、シフトレジスタ１２１から出力されるＮ２ビットの信号を入力されるＡＮＤ回路であり、入力された全てのビットが“１”である場合のみ出力が“１”となる。０レベル検出手段１２３は、シフトレジスタ１２１から出力されるＮ２ビットの信号を入力されるＮＯＲ回路であり、入力された全てのビットが“０”である場合のみ出力が“１”となる。そして、フリップフロップ手段１２４は、１レベル検出手段１２２および０レベル検出手段１２３のそれぞれの出力をセット入力およびリセット入力とするＲＳフリップフロップである。
【０００９】
図１０は、上記構成の従来のＭＳＫ復調回路の動作を説明する波形図である。
【００１０】
図１０（ａ）は送信データであり、図１０（ｂ）はこの送信データに対応するＭＳＫ信号である。ＭＳＫ信号は、送信データにおける１レベル期間（Ｈｉｇｈ期間）においては送信データの１ビット期間がＭＳＫ信号の１周期となるように周波数を変調し、０レベル期間（Ｌｏｗ期間）においては送信データの１ビット期間がＭＳＫ信号の３／２周期となるように周波数を変調することによって生成されているものである。また、図１０（ｃ）は、遅延手段１００によって送信データの１ビット分遅延されたＭＳＫ信号を表している。
【００１１】
図１０（ｄ）は、ゲート手段１１０の出力を表している。すなわち、入力信号であるＭＳＫ信号と、このＭＳＫ信号を１ビット分遅延した信号との排他的論理和をとり、その出力を反転させたものである。
【００１２】
図１０（ｄ）に示すゲート手段１１０の出力は、判定手段１２０における入力信号となる。判定手段１２０におけるシフトレジスタ１２１は、この入力信号のうちの連続したＮ２ビット数の信号を抽出して１レベル検出手段１２２および０レベル検出手段１２３に入力する。そして、この連続したＮ２ビット数の信号が全てのビットで“１”である時、１レベル検出手段１２２の出力が“１”となり、その期間でフリップフロップ手段１２４が“１”となる。また、この連続したＮ２ビット数の信号が全てのビットで“０”である時、０レベル検出手段１２３の出力が“１”となり、その期間でフリップフロップ手段１２４が“０”となる。
【００１３】
一方、図１０（ｄ）に示すゲート手段１１０の出力において、排他的論理和により生じる短間隔のパルス期間は、Ｎ１／６ビットに相当するため、この間は、シフトレジスタ１２１から出力される連続したＮ２ビット数の信号において、全てのビットが“１”または“０”となることはなく、１レベル検出手段１２２および０レベル検出手段１２３は共にその出力が“０”となる。そして、フリップフロップ手段１２４は、セット入力およびリセット入力が共に“０”であるときには前の出力状態を維持するため、フリップフロップ手段１２４の出力、すなわち、判定手段１２０の出力は図１０（ｅ）に示すようになり、送信データが復調される。
【００１４】
【発明が解決しようとする課題】
ところで、光ディスクにおいては光ディスク表面にウォブルと呼ばれる案内溝が設けられており、この案内溝を所定の周波数で蛇行させ、光ディスクの回転制御に利用したり、光ディスク上の絶対的もしくは相対的な位置情報を表すアドレス情報の記録を行ったりしている。近年、この案内溝を蛇行させてアドレス情報を記録する際、変調方式としてＭＳＫを採用する方式が提案されている。
【００１５】
光ディスクが所定の回転数に制御されている場合は、この案内溝から得られる周波数は適正な周波数となっている。しかしながら、光ディスク駆動装置を立ち上げて光ディスクの回転を起動した直後や、線速度一定に制御する光ディスク駆動装置でシーク動作を行った直後などでは、光ディスクの回転数が所定の回転数に達していない状態となる。このような場合、案内溝から得られる周波数は所定の値にはなっていない。
【００１６】
これに対し、従来のＭＳＫ復調回路においては、送信データの周波数が一定であることを前提として復調処理を行っている。つまり、上述のＭＳＫ復調回路において、遅延手段１００にて遅延される遅延時間は、入力されるクロックＣＫと遅延手段１００を構成するシフトレジスタの段数とで決定される固定の値である。このため、送信データの周波数が変わった場合は、正しくデータを遅延させることができない。また、判定手段１２０においてもあらかじめ設定しておいたビット数が連続して初めて０レベルもしくは１レベルと判定する構成となっているが、送信データの周波数が変わった場合は、正しくデータの復調が行えない。
【００１７】
このため、光ディスクの案内溝を蛇行させてアドレス情報を記録する際、その変調方式として従来のＭＳＫを採用すると、光ディスクの起動後、その回転数が正規の回転数に達するまでは送信データの復調処理が行えないといった問題がある。言い換えれば、案内溝から得られる周波数が所定の周波数に達していない場合においてもＭＳＫの復調ができれば、光ディスク再生装置の起動時間が短縮できることになる。
【００１８】
本発明は、上記の問題点を解決するためになされたもので、その目的は、入力される信号の周波数が変化するようなＭＳＫ信号に対しても、正しく復調することが可能なＭＳＫ復調回路を提供することにある。
【００１９】
【課題を解決するための手段】
本発明のＭＳＫ復調回路は、上記の課題を解決するために、送信データをＭＳＫ変調して得られたＭＳＫ信号の入力を受け、入力されたＭＳＫ信号と送信データの１ビット期間だけ遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行うＭＳＫ復調回路において、入力されたＭＳＫ信号から、送信データの周波数を抽出する抽出手段と、周波数抽出手段によって抽出された周波数に基づいて送信データの１ビット期間を計測する計測手段と、計測手段によって計測された送信データの１ビット期間に基づき、ＭＳＫ信号を遅延させる遅延手段と、入力されたＭＳＫ信号と遅延手段によって遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行う復調手段とを備えていることを特徴としている。
【００２０】
上記の構成によれば、ＭＳＫ復調回路がＭＳＫ信号の入力を受けると、抽出手段によって送信データの周波数が抽出され、さらに計測手段によって送信データの１ビット期間が計測される。そして、遅延手段では、計測手段によって計測された送信データの１ビット期間に基づき、ＭＳＫ信号が遅延させられる。
【００２１】
これにより、復調手段は、送信データの１ビット期間だけ遅延させたＭＳＫ信号を得ることができ、送信データの周波数が一定でない場合においても、入力されたＭＳＫ信号と送信データの１ビット期間だけ遅延させたＭＳＫ信号とを用いてＭＳＫ信号の復調を行うことができる。
【００２２】
また、上記ＭＳＫ復調回路では、上記抽出手段は、入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出する信号抽出手段と、信号抽出手段によって抽出されたＭＳＫ信号に対して位相ロックループをかけることにより、送信データの周波数を抽出する周波数抽出手段とを備えている構成とすることができる。
【００２３】
周波数の未知の信号に対して、その周波数を検出するには位相ロックループが好適に用いられる。しかしながら、ＭＳＫ信号においては、送信データの１レベルに相当する期間と０レベルに相当する期間とではその周波数が異なっているため、入力されたＭＳＫ信号全体について位相ロックループをかけても送信データの周波数を抽出することはできない。
【００２４】
これに対し、上記の構成によれば、信号抽出手段によって入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出し、その抽出されたＭＳＫ信号に対して周波数抽出手段により位相ロックループをかけるため、該ＭＳＫ信号から送信データの周波数を抽出することができる。
【００２５】
また、上記ＭＳＫ復調回路では、上記計測手段は、上記抽出手段によって抽出された送信データの周波数に基づき、送信データの１ビット期間を、固定周波数を有する基準クロックのクロック数によって計測する構成とすることができる。
【００２６】
上記の構成によれば、送信データの１ビット期間を基準クロックのクロック数によって計測することにより、後段の制御において送信データの１ビット期間を用いる場合に上記基準クロックを使用することができる。
【００２７】
また、上記ＭＳＫ復調回路では、上記遅延手段は、上記基準クロックによって駆動する多段のシフトレジスタによって構成され、該シフトレジスタにＭＳＫ信号が入力されてから出力されるまでの段数を、上記計測手段によって計測されたクロック数に対応する段数とすることによってＭＳＫ信号を遅延させる構成とすることができる。
【００２８】
上記の構成によれば、簡易な構成の遅延手段によって遅延させたＭＳＫ信号を得ることができる。
【００２９】
また、本発明に係る光ディスク再生装置は、変調方式としてＭＳＫを使用したアドレス情報を、案内溝を蛇行させることによって記録している光ディスクに対して再生を行うものであり、上述のＭＳＫ復調回路を用いて、上記アドレス情報の復調を行うことを特徴としている。
【００３０】
上記の構成によれば、案内溝を蛇行させてＭＳＫ変調されたアドレス情報を記録している光ディスクの再生時において、その回転数が正規の回転数に達していない状態（送信データの周波数が所定値に達していない状態）においても、ＭＳＫ変調されたアドレス情報を復調することができ、光ディスク再生装置の起動時間を短縮することができる。
【００３１】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００３２】
尚、以下の説明においては、送信データと該送信データを変調して得られるＭＳＫ信号との関係として、図１０（ａ）および（ｂ）に示すデータを例示するが、本発明のＭＳＫ復調回路によって復調可能なデータはこのような関係だけに限定されるものではない。すなわち、ＭＳＫ方式であるためには、ＭＳＫ信号において、送信データのデジタル値の“０”，“１”に対応する周波数を各々“ｆ１”，“ｆ２”、送信データの伝送レートをＦ（ｂｐｓ）とした場合、
（ｆ１−ｆ１）／Ｆ＝０．５
という関係式を満たすものであればよい。
【００３３】
図１は、本実施の形態におけるＭＳＫ復調回路の概略構成を示す図である。上記ＭＳＫ復調回路は、図１に示すように、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）手段１、間隔計測手段２、遅延手段３、ゲート手段４、シフトレジスタ５、および判定手段６によって構成されている。また、上記ＭＳＫ復調回路は、該ＭＳＫ復調回路によって復調されるＭＳＫ信号と水晶等による固定のクロックＣＫとが入力される。
【００３４】
ＰＬＬ手段（抽出手段）１は、入力されるＭＳＫ信号に対して位相ロックループ（ＰＬＬ）をかけ、送信データに同期したクロックをＰＬＬ信号として出力するものである。図２は、ＰＬＬ手段１の一構成例を示す。
【００３５】
ＰＬＬ手段１は、図２に示すように、ディレイ手段１０、位相比較器１１、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１２、電圧制御発振器（ＶＣＯ）１３、エッジ検出手段１４、カウント手段１５、第１のラッチ手段１６、第２のラッチ手段１７、判定手段１８、およびスイッチ手段１９によって構成されている。尚、ＰＬＬ手段１では、ディレイ手段１０、エッジ検出手段１４、カウント手段１５、第１のラッチ手段１６、第２のラッチ手段１７、判定手段１８、およびスイッチ手段１９が特許請求の範囲に記載の信号抽出手段に相当し、位相比較器１１、ＬＰＦ１２、および電圧制御発振器１３が周波数抽出手段に相当する。
【００３６】
ＰＬＬ手段１に入力されるＭＳＫ信号は、ディレイ手段１０とエッジ検出手段１４とに入力される。エッジ検出手段１４は、ＭＳＫ信号の立ち上がり、もしくは立ち下がりのエッジを検出する。
【００３７】
カウント手段１５は、固定のクロックＣＫが入力されて、このクロックＣＫに従ってカウントアップすると共に、エッジ検出手段１４の出力に応じて上記カウント値をリセットする。また、第１のラッチ手段１６は、エッジ検出手段１４の出力に応じてカウント手段１５のカウント値を保持する。これにより、第１のラッチ手段１６では、ＭＳＫ信号における連続した１レベル期間（Ｈｉｇｈ期間）もしくは０レベル期間（Ｌｏｗ期間）の間隔に相当するクロック数が保持される。
【００３８】
第２のラッチ手段１７は、判定手段１８による後述の判定結果に基づいて、第１のラッチ手段に保持されるクロック数のうち、送信データにおける１レベル期間に相当するクロック数のみを選択的に保持するものである。
【００３９】
判定手段１８は、第１のラッチ手段１６に保持されているカウント値と第２のラッチ手段１７に保持されているカウント値を比較し、入力されたＭＳＫ信号が、送信データにおける１レベル期間に相当するものであるか、０レベル期間に相当するものであるかの判定を行うものである。すなわち、第２のラッチ手段１７には、送信データにおける１レベル期間に相当するクロック数（その時点で最後に検出されたもの）が保持されているため、第２のラッチ手段１７の保持されているカウント値に比較して、第１のラッチ手段１６に保持されているカウント値が極端に小さい場合は、第１のラッチ手段１６に保持されているカウント値は、送信データにおける０レベル期間に相当するものと判定される。これはつまり、ＭＳＫ信号においては、送信データにおける１レベル期間においては送信データの１ビット期間がＭＳＫ信号の１周期となるように周波数が変調されているのに対し、送信データの０レベル期間においては送信データの１ビット期間がＭＳＫ信号の３／２周期となるように周波数が変調されているためである（図１０（ａ）、（ｂ）に示す例の場合）。
【００４０】
判定手段１８における判定は、例えば、第２のラッチ手段１７に保持されているカウント値を第１のラッチ手段１６に保持されているカウント値で割った値を、所定の閾値と比較することで行うことができる。すなわち、上記ＭＳＫ信号においては、送信データの１レベル期間に相当する周期が送信データの０レベル期間に相当する周期の１．５倍となる（周波数は２／３倍）ため、上記閾値をこれより幾分小さい値（例えば１．３）に設定して、第２のラッチ手段１７に保持されているカウント値を第１のラッチ手段１６に保持されているカウント値で割った値が上記閾値より大きければ第１のラッチ手段１６に保持されているカウント値が（すなわち、入力されたＭＳＫ信号）送信データにおける０レベル期間に相当し、小さければ１レベル期間に相当すると判定すればよい。
【００４１】
判定手段１８にて入力されたＭＳＫ信号が送信データの１レベル期間に相当する信号であると判定された場合、判定手段１８は、第１のラッチ手段１６の保持しているカウント値を第２のラッチ手段１７にラッチさせる。一方、入力されたＭＳＫ信号が０レベル期間に相当する信号であると判定された場合は、第２のラッチ手段１７に保持されている値は更新されない。これにより、第２のラッチ手段１７は、送信データにおける１レベル期間に相当するクロック数のみを選択的に保持することができる。また、第２のラッチ手段１７に保持されるカウント値は常に直前の送信データの１レベル期間に相当するカウント値となっているため、判定手段１８では、送信データの周波数が変化するような場合でも、ほぼ正しく判定が行える。
【００４２】
上述のように、エッジ検出手段１４から判定手段１８にかけての動作により、ＰＬＬ手段１では、入力されたＭＳＫ信号に対して、送信データにおける１レベル期間と０レベル期間との区別が行える。これにより、判定手段１８の出力は、図３（ａ）に示すような入力ＭＳＫ信号に対し、送信データの１レベル期間に対してＨｉｇｈ、０レベル期間に対してＬｏｗとすれば図３（ｂ）に示すような出力となる。
【００４３】
判定手段１８の出力は、第２のラッチ手段１７だけでなくスイッチ手段１９にも入力される。そして、判定手段１８のＨｉｇｈ出力（送信データの１レベル期間）によって、第２のラッチ手段１７におけるラッチ動作が行われると共に、スイッチ手段１９がＯＮとなり、ディレイ手段１０の出力が位相比較器１１に入力される。
【００４４】
ここで、ディレイ手段１０は、入力されたＭＳＫ信号を遅延させて位相比較器１１に入力するものである。すなわち、判定手段１８における出力は、その判定処理に係る時間をΔｔとすると、ＰＬＬ手段１へのＭＳＫ信号の入力からΔｔの時間だけ送れて出力される（図３（ｂ）参照）。このため、ディレイ手段１０は、図３（ｃ）に示すように、入力されたＭＳＫ信号をΔｔの時間だけ遅延させることで、位相比較器１１に対して送信データの１レベル期間に相当する信号のみを入力することができる。
【００４５】
スイッチ手段１９のＯＮ時には、位相比較器１１は、ディレイ手段１０から入力されるＭＳＫ信号とＰＬＬ出力との位相を比較し、その位相差に応じた電圧を出力する。位相比較器１１の出力である位相誤差は、ＬＰＦ１２にて低域成分だけ抽出され、電圧制御発振器１３に入力される。電圧制御発振器１３は、入力電圧に応じた周波数の信号をＰＬＬ出力として出力する。このＰＬＬ出力は、ＰＬＬ手段１の出力として間隔計測手段２に入力されると共に、位相比較器１１に帰還され、位相比較期１１から電圧制御発振器１３にかけてのループにより上記ＰＬＬ出力が安定する。尚、スイッチ手段１９のＯＦＦ時には、ＰＬＬ手段１の出力はホールドされる。これにより、ＰＬＬ手段１では、送信データの１レベル期間に相当するＭＳＫ信号の周波数を送信データに同期したクロックとして出力することができる。
【００４６】
尚、判定手段１８では、送信データの１レベル期間に相当するＭＳＫ信号の１／２周期分の間隔を計測して判定を行うため、必ずしも常に誤りがなく検出されるものではない。しかしながら、位相比較器１１で検出される位相誤差はＬＰＦ１２にてフィルタリングされるため、たとえ判定誤りが多少生じても、送信データに同期したクロックを得ることは可能である。
【００４７】
また、上記構成のＰＬＬ手段１では、送信データの周波数が急激に変化した場合は判定が困難となるが、通常、光ディスク等にＭＳＫ変調が記録されている場合、光ディスクには慣性があるため、回転数が送信データの周波数に比較して急激に変化することはない。
【００４８】
間隔計測手段（計測手段）２は、ＰＬＬ手段１からのＰＬＬ出力を受け、該ＰＬＬ出力の１ビットに相当する周波数の間隔を計測する。この間隔計測手段２の一構成例を図４に示す。
【００４９】
間隔計測手段２は、図４に示すように、カウント手段２０およびラッチ手段２１により構成されており、該間隔計測手段２にはＰＬＬ手段１からのＰＬＬ出力とクロックＣＫとが入力されている。カウント手段２０は、クロックＣＫによりカウント値がアップもしくはダウンし、そのカウント値はＰＬＬ出力によりリセットされる。ラッチ手段２１は、カウント手段２０のカウント値をＰＬＬ出力の１周期毎にラッチして出力する。上記ＰＬＬ出力は、送信データの１レベル期間に相当するＭＳＫ信号の周波数を有するものであるため、ラッチ手段２１では送信データの１ビットに相当する間隔を計測した値が保持され出力されるものとなる。間隔計測手段２で計測された結果は、遅延手段３および判定手段６に出力される。
【００５０】
このように、図４に示す構成の間隔計測手段２は、ＰＬＬ出力の１周期の間隔を計測することで、送信データの１ビットに相当する間隔を計測する構成となっている。このため、ＭＳＫ信号にノイズ等が混入しても、上記ＰＬＬ出力が影響を受けない程度のノイズであればＭＳＫの復調には何ら影響を受けない。
【００５１】
遅延手段３は、間隔計測手段２の計測結果に応じて、送信データの１ビットに相当する時間だけ入力信号を遅延させる。ここで、先述したように送信データの周波数は変化するものであることが想定されているため、遅延手段３による遅延量も送信データの周波数の変化に応じて変更される必要がある。このような遅延量の変更を可能とするための遅延手段３の一構成例を図５に示す。
【００５２】
遅延手段３は、図５に示すように、多段のシフトレジスタ３０およびセレクタ３１によって構成されている。シフトレジスタ３０は、ＭＳＫ信号を入力として、固定クロックＣＫにより駆動されるものである。シフトレジスタ３０の段数は、送信データの周波数の変動域において最も周波数の低い時、すなわち、送信データの１ビットの周期が最も長くなる時において、その周期分の遅延が得られる段数に設定される。例えば、先の例において送信データにおける周波数が０．６ｋＨｚから２．４ｋＨｚの間で変化すると仮定すると、シフトレジスタを駆動するクロックＣＫは３６ｋＨｚとしているため、周波数が最も小さい０．６ｋＨｚの時に１ビットの周期の遅延が得られるように、シフトレジスタ３０の段数は６０段必要となる。
【００５３】
セレクタ３１は、シフトレジスタ３０の各段の出力を入力とし、間隔計測手段２の計測結果に応じてこれらの入力の一つを選択して出力する。例えば、間隔計測手段２の計測結果として、送信データにおける１ビットの間隔が固定クロックＣＫの３２クロック分と計測された場合、セレクタ３１はシフトレジスタ３０の３２段目の出力を選択して出力する。これにより、遅延手段３は、入力されるＭＳＫ信号に対し、常に送信データの１ビットの間隔に相当する時間だけ、入力を遅延することができる。
【００５４】
ゲート手段４には、入力信号ＭＳＫと、遅延手段３の出力となる送信データの１ビット分だけ遅延されたＭＳＫ信号とが入力される。ゲート手段４は、これらの入力に対して排他的論理和がとり、さらにそれを反転させてシフトレジスタ５に出力する。本実施の形態に係るＭＳＫ復調回路では、ゲート手段４、シフトレジスタ５、および判定手段６が、特許請求の範囲に記載の復調手段に相当する。
【００５５】
シフトレジスタ５は、このゲート手段４からの出力を入力とし、クロックＣＫで駆動される。シフトレジスタ５の段数は以下のように設定する。シフトレジスタ５の段数をＮ２とし、遅延手段３におけるセレクタ３１が選択したシフトレジスタ３０の出力段の段数をＮ１とした場合、従来の技術においても説明したように、ゲート手段４によって出力される信号に生じる不要なパルスの間隔はＮ１／６となる。また、Ｎ２を２Ｎ１／３以上に設定すると、後段の判定手段６においてデータ成分が検出できなくなる。このため、Ｎ１とＮ２との関係は、
Ｎ１／６＜Ｎ２＜２Ｎ１／３ ・・・ （１）
を満たすように設定する必要がある。
【００５６】
尚、上記の（１）式は、送信データとＭＳＫ信号との周波数が図１０（ａ）および（ｂ）の関係となる場合に成立するものである。送信データとＭＳＫ信号との周波数の関係が変われば、Ｎ１とＮ２との関係式は上記（１）式とは異なるものとなるが、上記（１）式を導き出す場合と同様の考えでもって、その関係式を導くことが可能である。
【００５７】
仮に、Ｎ２＝Ｎ１／４と設定したとする。ここで、入力されるＭＳＫ信号の周波数により遅延手段３において遅延される遅延量は可変であり、上記Ｎ１の値もこれに応じて変化する。したがって、シフトレジスタ５は、遅延手段３におけるシフトレジスタ３０の最大段数に対して（１）式を満足する段数を用意しておく必要がある。先の例の場合、Ｎ１の最大段数は６０段であるので、Ｎ２は１５段とする。
【００５８】
上記のように設定されたシフトレジスタ５の各段の出力は、判定手段６に入力される。すなわち、シフトレジスタ５は、クロックＣＫに同期して、ゲート手段４からの出力信号中の連続したＮ２のビット数の信号を抽出して判定手段６に出力するものである。
【００５９】
判定手段６では、シフトレジスタ５の連続した出力の全てのビットにおいて、０レベルもしくは１レベルになった時、その出力を０レベルもしくは１レベルとし、それ以外の場合は直前の出力を保持する。判定手段６の一構成例を図６に示す。
【００６０】
判定手段６は、図６に示すように、第１の選択手段６０、第２の選択手段６１、第１のゲート手段６２、第２のゲート手段６３、およびフリップフロップ６４によって構成されている。
【００６１】
第１の選択手段６０は、シフトレジスタ５の各段の出力を入力とし、シフトレジスタ５の出力段と同数の出力を有する。つまり、シフトレジスタ５が１５段であれば、第１の選択手段６０の出力は１５本となる。そして、間隔計測手段２の計測結果に応じて、シフトレジスタ５の出力本数を選択し、それ以外の出力は１レベルに固定する。
【００６２】
第１のゲート手段６２はＡＮＤ回路によって構成されており、第１の選択手段６０からの入力が全てのビットにおいて１レベルであることを検出する１レベル検出手段として作用する。
【００６３】
ここで、シフトレジスタ５の段数Ｎ２を１５段と設定しているが、これは、遅延手段３におけるシフトレジスタ３０の出力段の段数Ｎ１が６０段の場合に、Ｎ２＝Ｎ１／４となるように設定されているものであり、Ｎ１がこれより小さい場合には、シフトレジスタ５における全ての出力を判定手段６での判定に用いると、Ｎ２が上記（１）式を満たさず、判定手段６においてデータ成分が検出できなくなる。例えば、遅延手段３におけるシフトレジスタ３０の出力段の段数Ｎ１が２８段であったとすると、Ｎ２の範囲は上記（１）式より５以上１４以下に設定される必要があり、Ｎ２を１５段のままでは正確な判定ができないこととなる。
【００６４】
このため、第１の選択手段６０は、シフトレジスタ５からの１５本の出力に対して、間隔計測手段２の計測結果に応じて出力本数を減少させる。例えば、間隔計測手段２の計測結果よりＮ１が３２段であったとすると、（１）式よりＮ２は８段となり、第１の選択手段６０は、シフトレジスタ５からの１５本の出力に対して最初から８段分の出力を後段の第１のゲート手段６２に出力すると共に、残りの７段分の出力は１レベルとして第１のゲート手段６２に出力する。つまり、第１のゲート手段６２に出力される最初の８ビットが連続で１レベルとなれば、第１のゲート手段６２の出力が１レベルとなり、実質的に８ビットの出力についてのみ１レベル検出が行われることとなる。
【００６５】
同様に、第２の選択手段６１は、シフトレジスタ５の出力を間隔計測手段２の計測結果に応じて選択し、シフトレジスタ５の出力を選択した以外の出力は０レベルに固定する。第２のゲート手段６３はＮＯＡ回路によって構成され、第２の選択手段６１からの入力が全て０レベルの時のみ、出力が１レベルとなる。
【００６６】
フリップフロップ６４はＲＳフリップフロップであり、第１のゲート手段６２および第２のゲート手段６３のそれぞれの出力をセット入力およびリセット入力としている。このため、第１のゲート手段６２の出力が１レベルであるときは、フリップフロップ６４の出力（すなわち、本実施の形態におけるＭＳＫ復調回路の復調結果）が１レベルとなり、第２のゲート手段６３の出力が１レベルであるときは、フリップフロップ６４の出力が０レベルとなる。そして、第１のゲート手段６２および第２のゲート手段６３の出力が何れも０レベルである場合には、フリップフロップ６４は前の出力状態を維持する。
【００６７】
尚、上述の判定手段６では、第１および第２の選択手段によって、シフトレジスタ５からの出力本数Ｎ２を選択する構成となっている。これは、遅延手段３におけるシフトレジスタ３０の出力段数Ｎ１が可変であり、Ｎ２を固定とするとＮ１の値によってはＮ１およびＮ２が上述の（１）式を満たさず、判定手段６において正確な判定ができなくなるためである。しかしながら、ある特定の条件下においては、判定手段６においてシフトレジスタ５からの出力本数を選択する構成を省略することも可能である。
【００６８】
上述のように、クロックＣＫが３６ｋＨｚ、送信データにおける周波数が０．６ｋＨｚから２．４ｋＨｚの間で変化すると仮定した場合、シフトレジスタ３０の出力段数Ｎ１における最大値Ｎ１ｍａｘおよび最小値Ｎ１ｍｉｎは、Ｎ１ｍａｘ＝６０、Ｎ１ｍｉｎ＝１５である。この場合、Ｎ１ｍａｘおよびＮ１ｍｉｎの両方に対して上記（１）式を満たすＮ２の値は存在せず、判定手段６においてシフトレジスタ５からの出力本数Ｎ２を選択する構成が必要となる。
【００６９】
これに対し、例えば、クロックＣＫが３６ｋＨｚ、送信データにおける周波数が０．６ｋＨｚから１．２ｋＨｚの間で変化すると仮定した場合、シフトレジスタ３０の出力段数Ｎ１における最大値Ｎ１ｍａｘおよび最小値Ｎ１ｍｉｎは、Ｎ１ｍａｘ＝６０、Ｎ１ｍｉｎ＝３０である。この場合、Ｎ１ｍａｘおよびＮ１ｍｉｎのそれぞれにおける（１）式は、
Ｎ１ｍａｘ／６＝１０＜Ｎ２＜３０＝２Ｎ１ｍａｘ／３
Ｎ１ｍｉｎ／６＝５＜Ｎ２＜１５＝２Ｎ１ｍｉｎ／３
となり、Ｎ２の段数が１１〜１４段に設定されていれば、その段数が固定であってもシフトレジスタ３０の出力段数Ｎ１の全範囲において上記（１）式を満たすことができる。
【００７０】
すなわち、送信データにおける周波数の全可変域において上記（１）式を満たすＮ２の値が存在する場合には、シフトレジスト５の出力本数を該Ｎ２の値とすることで、判定手段６においてシフトレジスタ５からの出力本数を選択する構成を省略することができる。この場合、判定手段６の構成は、図９に示した判定手段１２０と同様の構成とすることができる。
【００７１】
以上のように、本実施の形態に係るＭＳＫ復調回路によれば、入力されるＭＳＫ信号の周波数が変化するような場合でも、送信データを誤検出することなくＭＳＫ信号の復調を行うことができる。
【００７２】
続いて、図７および図８は、上記ＭＳＫ復調回路を構成する各部の出力を示す波形図であり、この波形図を用いて本実施の形態におけるＭＳＫ復調回路の動作を説明する。
【００７３】
図７は、送信データの周波数が正規の周波数よりも高い状態で入力される場合を示すものであり、この場合、図７（ａ）に示す送信データおよび図７（ｂ）に示すＭＳＫ信号ともに、その周波数は高くなっている。
【００７４】
図７（ｃ）は、ＰＬＬ手段１の出力波形であり、ＰＬＬ手段１において、入力されてくるＭＳＫ信号のうち、送信データの１レベルに相当する期間にのみＰＬＬをかけることによって、送信データの１ビットに相当する周波数と一致する周波数のパルス信号が得られる。そして、間隔計測手段２においてこのＰＬＬ手段１の出力のパルス間隔をクロックＣＫの数によって計測する。このパルス間隔を表すクロック数を仮にＡとする。
【００７５】
この場合、遅延手段３内のシフトレジスタ３０によって、図７（ｄ）に示されるようにＡクロック分だけ遅延された信号が出力される。そして、ゲート手段４には、入力ＭＳＫ信号と遅延手段３によって遅延されたＭＳＫ信号とが入力されこれらの排他的論理和が反転されて出力される。これにより、ゲート手段４における出力波形は図７（ｅ）に示すものとなる。
【００７６】
このゲート手段４の出力には、間隔Ａ／６のパルスが入っている。しかしながら、判定手段６においては、間隔計測手段２の計測結果がＡであるので、間隔Ａ／４以下のパルスは検出しないように設定されている。このため、図７（ｆ）に示す復調結果において、このパルスは出力されない。このようにして、送信データの復調を正しく行うことができる。
【００７７】
次に、図８は送信データの周波数が図７の場合よりも低い場合の波形を表している。
【００７８】
図７の場合と同様に、図８（ｂ）に示すＭＳＫ信号の送信データの１レベルに相当する期間に対しＰＬＬがかけられ、図８（ａ）に示す送信データの１ビットに同期するように図８（ｃ）に示すパルス信号が得られる。そして、このＰＬＬ出力の間隔Ｂを計測する（仮にＢ＞Ａとする）。遅延手段３では、図８（ｄ）に示すように、Ｂクロック分だけ遅延された信号が出力され、ゲート手段４にて排他的論理和の反転信号（図８（ｅ）参照）が出力される。この排他的論理和の出力には、Ｂ／６の間隔のパルスが出力されているが、判定手段６においては、間隔計測手段２の出力がＢであることより、Ｂ／４（＞Ａ／４）以下の間隔のパルスは出力されないように設定されている。このため、図８（ｆ）に示される復調結果にこのパルスは出力されず、送信データが正しく復調される。
【００７９】
このようにして、本実施の形態におけるＭＳＫ復調回路では、送信データの周波数が変化しても正しく送信データが復調される。
【００８０】
以上のように、本実施の形態におけるＭＳＫ復調回路では、送信データに同期するようにＰＬＬをかけ、このＰＬＬの出力の間隔を計測し、この計測結果に応じて、ＭＳＫ信号の遅延量を変化させる。
【００８１】
また、データの判定においては、シフトレジスタのビットが連続して１レベルもしくは０レベルの場合にデータをそれぞれ１レベル、０レベルと判定に用いるが、この判定に用いるビット数をＰＬＬの出力の間隔の計測結果によって変化させることができる。
【００８２】
このため、入力されるＭＳＫ信号の周波数、言い換えれば、送信データの周波数が変化しても誤ってデータを判定することなく、常に正しく送信データの復調を行うことができる。
【００８３】
また、送信データの１ビットに相当する間隔の計測には、送信データに同期させたＰＬＬの出力を測定する構成としているため、ＭＳＫ信号にノイズ等が混入しても、復調結果に影響を受けないＭＳＫ復調回路を得ることができる。さらに、本発明におけるＭＳＫ復調回路は全ての部分をデジタル回路で構成することが可能であり、該ＭＳＫ復調回路の集積化を行うような場合に好適である。
【００８４】
尚、本発明の復調回路は、例えば、光ディスク再生装置等において適用することが好適である。すなわち、光ディスクの案内溝を蛇行させてアドレス情報（本実施の形態に係る説明の送信データに相当する）を記録する際、該アドレス情報の変調方式とＭＳＫ方式を採用し、その復調に本発明のＭＳＫ復調回路を用いると、光ディスクの起動後、その回転数が正規の回転数に達する前に、言い換えれば、案内溝から得られる周波数が所定の周波数に達していない場合においてもＭＳＫの復調ができ、光ディスク再生装置の起動時間が短縮できる。
【００８５】
但し、本発明のＭＳＫ復調回路の適用は光ディスクの再生に限定されるものではない。例えば、光ディスク以外の用途としては、ハードディスクにＭＳＫ変調が用いられた場合は、ディスクの回転により読出信号の周波数が変動するため、本発明に係るＭＳＫ復調が適用可能である。
【００８６】
【発明の効果】
本発明のＭＳＫ復調回路は、以上のように、入力されたＭＳＫ信号から、送信データの周波数を抽出する抽出手段と、周波数抽出手段によって抽出された周波数に基づいて送信データの１ビット期間を計測する計測手段と、計測手段によって計測された送信データの１ビット期間に基づき、ＭＳＫ信号を遅延させる遅延手段と、入力されたＭＳＫ信号と遅延手段によって遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行う復調手段とを備えている構成である。
【００８７】
それゆえ、上記復調手段は、上記抽出手段、計測手段および遅延手段の処理により、送信データの１ビット期間だけ遅延させたＭＳＫ信号を得ることができ、送信データの周波数が一定でない場合においても、入力されたＭＳＫ信号と送信データの１ビット期間だけ遅延させたＭＳＫ信号とを用いてＭＳＫ信号の復調を行うことができるという効果を奏する。
【００８８】
また、上記ＭＳＫ復調回路では、上記抽出手段は、入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出する信号抽出手段と、信号抽出手段によって抽出されたＭＳＫ信号に対して位相ロックループをかけることにより、送信データの周波数を抽出する周波数抽出手段とを備えている構成とすることができる。
【００８９】
それゆえ、信号抽出手段によって入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出し、その抽出されたＭＳＫ信号に対して周波数抽出手段により位相ロックループをかけるため、送信データの１レベルに相当する期間と０レベルに相当する期間とではその周波数が異なるＭＳＫ信号から送信データの周波数を抽出することができるという効果を奏する。
【００９０】
また、上記ＭＳＫ復調回路では、上記計測手段は、上記抽出手段によって抽出された送信データの周波数に基づき、送信データの１ビット期間を、固定周波数を有する基準クロックのクロック数によって計測する構成とすることができる。
【００９１】
それゆえ、送信データの１ビット期間を基準クロックのクロック数によって計測することにより、後段の制御において送信データの１ビット期間を用いる場合に上記基準クロックを使用することができるという効果を奏する。
【００９２】
また、上記ＭＳＫ復調回路では、上記遅延手段は、上記基準クロックによって駆動する多段のシフトレジスタによって構成され、該シフトレジスタにＭＳＫ信号が入力されてから出力されるまでの段数を、上記計測手段によって計測されたクロック数に対応する段数とすることによってＭＳＫ信号を遅延させる構成とすることができる。
【００９３】
それゆえ、簡易な構成の遅延手段によって遅延させたＭＳＫ信号を得ることができるという効果を奏する。
【００９４】
また、本発明に係る光ディスク再生装置は、以上のように、変調方式としてＭＳＫを使用したアドレス情報を、案内溝を蛇行させることによって記録している光ディスクに対して再生を行うものであり、上述のＭＳＫ復調回路を用いて、上記アドレス情報の復調を行う構成である。
【００９５】
それゆえ、案内溝を蛇行させてＭＳＫ変調されたアドレス情報を記録している光ディスクの再生時において、その回転数が正規の回転数に達していない状態（送信データの周波数が所定値に達していない状態）においても、ＭＳＫ変調されたアドレス情報を復調することができ、光ディスク再生装置の起動時間を短縮することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すものであり、ＭＳＫ復調回路の構成を示すブロック図である。
【図２】上記ＭＳＫ復調回路におけるＰＬＬ手段の構成例を示すブロック図である。
【図３】上記ＭＳＫ復調回路におけるＰＬＬ手段の動作例を示す波形図である。
【図４】上記ＭＳＫ復調回路における間隔計測手段の構成例を示すブロック図である。
【図５】上記ＭＳＫ復調回路における遅延手段の構成例を示すブロック図である。
【図６】上記ＭＳＫ復調回路における判定手段の構成例を示すブロック図である。
【図７】図７（ａ）〜（ｆ）は、上記ＭＳＫ復調回路における動作例を説明する波形図である。
【図８】図８（ａ）〜（ｆ）は、上記ＭＳＫ復調回路における動作例を説明する波形図である。
【図９】従来のＭＳＫ復調回路の構成を示すブロック図である。
【図１０】図１０（ａ）〜（ｅ）は、従来のＭＳＫ復調回路における動作例を説明する波形図である。
【符号の説明】
１ ＰＬＬ手段（抽出手段）
２ 間隔計測手段（計測手段）
３ 遅延手段
４ ゲート手段（復調手段）
５ シフトレジスタ（復調手段）
６ 判定手段（復調手段）
１０ ディレイ手段（信号抽出手段）
１１ 位相比較器（周波数抽出手段）
１２ ＬＰＦ（周波数抽出手段）
１３ 電圧制御発振器（周波数抽出手段）
１４ エッジ検出手段（信号抽出手段）
１５ カウント手段（信号抽出手段）
１６ 第１のラッチ手段（信号抽出手段）
１７ 第２のラッチ手段（信号抽出手段）
１８ 判定手段（信号抽出手段）
１９ スイッチ手段（信号抽出手段）
３０ シフトレジスタ
ＣＫ クロック（基準クロック）
Claims (5)
- 送信データをＭＳＫ変調して得られたＭＳＫ信号の入力を受け、入力されたＭＳＫ信号と送信データの１ビット期間だけ遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行うＭＳＫ復調回路において、
入力されたＭＳＫ信号から、送信データの周波数を抽出する抽出手段と、
周波数抽出手段によって抽出された周波数に基づいて送信データの１ビット期間を計測する計測手段と、
計測手段によって計測された送信データの１ビット期間に基づき、ＭＳＫ信号を遅延させる遅延手段と、
入力されたＭＳＫ信号と遅延手段によって遅延させたＭＳＫ信号とを用いて該ＭＳＫ信号の復調を行う復調手段とを備えていることを特徴とするＭＳＫ復調回路。 - 上記抽出手段は、
入力されたＭＳＫ信号から、送信データの１レベル期間に相当する信号を抽出する信号抽出手段と、
信号抽出手段によって抽出されたＭＳＫ信号に対して位相ロックループをかけることにより、送信データの周波数を抽出する周波数抽出手段とを備えていることを特徴とする請求項１記載のＭＳＫ復調回路。 - 上記計測手段は、上記抽出手段によって抽出された送信データの周波数に基づき、送信データの１ビット期間を、固定周波数を有する基準クロックのクロック数によって計測することを特徴とする請求項１記載のＭＳＫ復調回路。
- 上記遅延手段は、上記基準クロックによって駆動する多段のシフトレジスタによって構成され、該シフトレジスタにＭＳＫ信号が入力されてから出力されるまでの段数を、上記計測手段によって計測されたクロック数に対応する段数とすることによってＭＳＫ信号を遅延させることを特徴とする請求項３記載のＭＳＫ復調回路。
- 変調方式としてＭＳＫを使用したアドレス情報を、案内溝を蛇行させることによって記録している光ディスクに対して再生を行うものであり、
上記請求項１ないし４の何れかに記載のＭＳＫ復調回路を用いて、上記アドレス情報の復調を行うことを特徴とする光ディスク再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185282A JP2004032329A (ja) | 2002-06-25 | 2002-06-25 | Ｍｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185282A JP2004032329A (ja) | 2002-06-25 | 2002-06-25 | Ｍｓｋ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004032329A true JP2004032329A (ja) | 2004-01-29 |
Family
ID=31180977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002185282A Withdrawn JP2004032329A (ja) | 2002-06-25 | 2002-06-25 | Ｍｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004032329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101304396B (zh) * | 2007-06-11 | 2012-04-25 | 杭州中科微电子有限公司 | 采用相轴检测的低功耗msk非相干数字解调方法和解调器 |
-
2002
- 2002-06-25 JP JP2002185282A patent/JP2004032329A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101304396B (zh) * | 2007-06-11 | 2012-04-25 | 杭州中科微电子有限公司 | 采用相轴检测的低功耗msk非相干数字解调方法和解调器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7940615B2 (en) | Single PLL demodulation of pre-formatted information embedded in optical recording medium | |
| WO2000036602A1 (fr) | Circuit de synchronisation de phase/stabilisation de frequence | |
| US4535306A (en) | Phase-locked loop detecting circuit | |
| JP2005108427A (ja) | データ記録用クロック信号発生装置 | |
| JP4784400B2 (ja) | Ｐｌｌ回路および記録情報再生装置 | |
| WO2007037272A1 (ja) | クロック信号生成装置 | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| JPH10313303A (ja) | クロック抽出回路 | |
| JPH10276044A (ja) | デジタル信号の位相比較方法、位相比較回路、位相比較器における位相比較方法、位相比較器、ｐｌｌ回路、データ復調回路、及び、データ読み出し装置 | |
| JP4069788B2 (ja) | ウォブル復調装置および方法 | |
| JP2004032329A (ja) | Ｍｓｋ復調回路 | |
| JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
| JP2006270372A (ja) | ディジタルｐｌｌのロック状態判定回路 | |
| CN100377219C (zh) | 光盘抖动信号的调制解调装置及方法 | |
| JP3847731B2 (ja) | クロック生成回路、光ディスク装置 | |
| JP2004253056A (ja) | デコード装置 | |
| JP3668617B2 (ja) | デジタルオーディオインターフェース信号復調回路 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JP2008541320A (ja) | 周波数変調信号から２値ｄｃフリー符号を再生する方法及び構成 | |
| JP2001243727A (ja) | 情報再生装置と再生情報の同期検出回路と再生情報の同期検出方法と通信情報の同期検出回路と通信情報の同期検出方法 | |
| JP4104274B2 (ja) | 復号装置 | |
| JP2004253057A (ja) | クロック生成装置 | |
| JP2003115174A (ja) | クロック抽出回路および情報記録再生装置 | |
| JP4034131B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |