JP4784400B2 - Pll回路および記録情報再生装置 - Google Patents
Pll回路および記録情報再生装置 Download PDFInfo
- Publication number
- JP4784400B2 JP4784400B2 JP2006149249A JP2006149249A JP4784400B2 JP 4784400 B2 JP4784400 B2 JP 4784400B2 JP 2006149249 A JP2006149249 A JP 2006149249A JP 2006149249 A JP2006149249 A JP 2006149249A JP 4784400 B2 JP4784400 B2 JP 4784400B2
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- error detection
- circuit
- signal
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
- G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1453—17PP modulation, i.e. the parity preserving RLL(1,7) code with rate 2/3 used on Blu-Ray discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2541—Blu-ray discs; Blue laser DVR discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Description
(y[n-1] + y[n]) * sign(y[n]) when sign(y[n-1])≠sign(y[n])……(1)
がある。ここに、y[n]はn番目のサンプリング値を、signy[n]はy[n]の符号を表す。
図3は、実施例1に係る位相誤差検出回路42Aの回路例を示すブロック図である。なお、この回路例では、図1のADC41から位相誤差検出回路42Aに与えられる信号は2の補数表現であると想定している。また、図中、太線はバス信号経路を表している。
図4は、実施例2に係る位相誤差検出回路42Bの回路例を示すブロック図であり、図中、図3と同等部分には同一符号を付して示している。なお、この回路例でも、図1のADC41から位相誤差検出回路42Bに与えられる信号は2の補数表現であると想定している。また、図中、太線はバス信号経路を表している。
Claims (4)
- 記録媒体から読み取った信号をサンプリングクロックで量子化するアナログ−デジタル変換器と、
前記アナログ−デジタル変換器で量子化されたデータ列信号を基に所望のクロックと前記サンプリングクロックとの位相誤差を検出して位相誤差検出信号を出力する位相誤差検出回路と、
前記位相誤差検出回路が出力する前記位相誤差検出信号に応じて発振周波数が変化するとともに、その発振クロックを前記サンプリングクロックとして与える発振器とを備えたPLL回路であって、
前記位相誤差検出回路は、
前記データ列信号と1クロック周期前のデータ列信号とから位相誤差を検出する位相誤差検出手段と、
前記位相誤差検出手段による位相誤差の絶対値が所定のしきい値を超えたことを検出する絶対値比較手段と、
前記絶対値比較手段による検出時の前記位相誤差検出手段による位相誤差の極性を当該絶対値比較手段による検出期間の間保持する保持手段と、
前記保持手段に保持されている極性と前記位相誤差検出手段による位相誤差の極性との不一致を検出する不一致検出手段と、
前記不一致検出手段が不一致を検出したときは前記位相誤差検出手段による位相誤差の極性を反転して前記位相誤差検出信号とし、前記不一致検出手段が不一致を検出しないときは前記位相誤差検出手段による位相誤差の極性を反転せずに前記位相誤差検出信号とする極性反転手段とを有する
ことを特徴とするPLL回路。 - 前記位相誤差検出回路はさらに、
前記データ列信号についてデータ幅をモニターし、前記記録媒体における最小のデータ幅を検知した場合にトリガー信号を出力するデータ幅モニター回路と、
前記データ列信号において前記最小のデータ幅に対応する最新の複数のデータを保持する複数のレジスタと、
前記データ幅モニター回路から出力された前記トリガー信号を受けて、前記複数のレジスタが保持する前記複数のデータについての平均値を計算する平均値計算回路と、
を有し、前記平均値を、動的に変化するしきい値として、前記絶対値比較手段に設定する
ことを特徴とする請求項1記載のPLL回路。 - 記録媒体から記録情報を読み取る読み取り手段と、
前記読み取り手段から出力される信号をサンプリングクロックで量子化するアナログ−デジタル変換器、当該アナログ−デジタル変換器で量子化されたデータ列信号を基に所望のクロックと前記サンプリングクロックとの位相誤差を検出して位相誤差検出信号を出力する位相誤差検出回路および当該位相誤差検出回路が出力する前記位相誤差検出信号に応じて発振周波数が変化するとともに、その発振クロックを前記サンプリングクロックとして与える発振器を含むPLL回路とを備えた記録情報再生装置であって、
前記位相誤差検出回路は、
前記データ列信号と1クロック周期前のデータ列信号とから位相誤差を検出する位相誤差検出手段と、
前記位相誤差検出手段による位相誤差の絶対値が所定のしきい値を超えたことを検出する絶対値比較手段と、
前記絶対値比較手段による検出時の前記位相誤差検出手段による位相誤差の極性を当該絶対値比較手段による検出期間の間保持する保持手段と、
前記保持手段に保持されている極性と前記位相誤差検出手段による位相誤差の極性との不一致を検出する不一致検出手段と、
前記不一致検出手段が不一致を検出したときは前記位相誤差検出手段による位相誤差の極性を反転して前記位相誤差検出信号とし、前記不一致検出手段が不一致を検出しないときは前記位相誤差検出手段による位相誤差の極性を反転せずに前記位相誤差検出信号とする極性反転手段とを有する
ことを特徴とする記録情報再生装置。 - 前記位相誤差検出回路はさらに、
前記データ列信号についてデータ幅をモニターし、前記記録媒体における最小のデータ幅を検知した場合にトリガー信号を出力するデータ幅モニター回路と、
前記データ列信号において前記最小のデータ幅に対応する最新の複数のデータを保持する複数のレジスタと、
前記データ幅モニター回路から出力された前記トリガー信号を受けて、前記複数のレジスタが保持する前記複数のデータについての平均値を計算する平均値計算回路と、
を有し、前記平均値を、動的に変化するしきい値として、前記絶対値比較手段に設定する
ことを特徴とする請求項3記載の情報記録再生装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149249A JP4784400B2 (ja) | 2006-05-30 | 2006-05-30 | Pll回路および記録情報再生装置 |
US11/802,318 US7428197B2 (en) | 2006-05-30 | 2007-05-22 | PLL circuit and recorded information playback apparatus |
CN2007101045989A CN101083121B (zh) | 2006-05-30 | 2007-05-30 | 锁相环电路和记录信息回放设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149249A JP4784400B2 (ja) | 2006-05-30 | 2006-05-30 | Pll回路および記録情報再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007323683A JP2007323683A (ja) | 2007-12-13 |
JP4784400B2 true JP4784400B2 (ja) | 2011-10-05 |
Family
ID=38789975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006149249A Expired - Fee Related JP4784400B2 (ja) | 2006-05-30 | 2006-05-30 | Pll回路および記録情報再生装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7428197B2 (ja) |
JP (1) | JP4784400B2 (ja) |
CN (1) | CN101083121B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158080A (ja) * | 2007-12-07 | 2009-07-16 | Renesas Technology Corp | 光ディスク再生装置及びフェイズロックループ回路 |
JP5468372B2 (ja) * | 2008-12-25 | 2014-04-09 | パナソニック株式会社 | 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置 |
CN102035555B (zh) * | 2010-12-29 | 2012-12-26 | 矽力杰半导体技术(杭州)有限公司 | 一种模数转换器、转换方法及应用其的数字电源控制器 |
CN103684440B (zh) * | 2012-09-04 | 2017-10-27 | 瑞昱半导体股份有限公司 | 时脉与数据回复电路以及时脉与数据回复方法 |
US9379921B2 (en) * | 2014-08-25 | 2016-06-28 | Mediatek Inc. | Method for performing data sampling control in an electronic device, and associated apparatus |
US20190238144A1 (en) * | 2018-01-31 | 2019-08-01 | Integrated Device Technology, Inc. | ADC Based PLL |
CN111010089B (zh) * | 2019-11-29 | 2022-09-06 | 电子科技大学 | 一种抗振型晶体振荡器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4228320A (en) * | 1978-11-02 | 1980-10-14 | Bell Telephone Laboratories, Incorporated | Noise detector for frequency modulation systems |
JPS61280578A (ja) * | 1985-06-05 | 1986-12-11 | Mitsubishi Electric Corp | デイジタル位相比較器 |
JP3015832B2 (ja) * | 1995-06-27 | 2000-03-06 | 富士通株式会社 | データ再生装置 |
JP3453006B2 (ja) * | 1995-07-07 | 2003-10-06 | パイオニア株式会社 | 位相同期回路及びディジタル信号再生装置 |
TW451191B (en) * | 1997-03-19 | 2001-08-21 | Hitachi Ltd | Wobble signal detecting circuit, wobble abnormality detecting circuit, information processing apparatus using these circuit and method, and recording medium used in the apparatus or method |
JP3570902B2 (ja) * | 1998-09-21 | 2004-09-29 | 富士通株式会社 | 位相周波数検出器およびそれが組み込まれた位相ロックループ回路 |
US7095696B2 (en) * | 2001-04-09 | 2006-08-22 | Matsushita Electric Industrial Co., Ltd. | Recording/reproducing device |
JP2003078409A (ja) * | 2001-08-30 | 2003-03-14 | Sony Corp | 位相検出方法、位相検出回路および位相同期装置 |
-
2006
- 2006-05-30 JP JP2006149249A patent/JP4784400B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-22 US US11/802,318 patent/US7428197B2/en not_active Expired - Fee Related
- 2007-05-30 CN CN2007101045989A patent/CN101083121B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070280080A1 (en) | 2007-12-06 |
US7428197B2 (en) | 2008-09-23 |
CN101083121A (zh) | 2007-12-05 |
JP2007323683A (ja) | 2007-12-13 |
CN101083121B (zh) | 2010-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4784400B2 (ja) | Pll回路および記録情報再生装置 | |
JP3603025B2 (ja) | 周波数制御及び位相同期回路 | |
JP3683120B2 (ja) | クロック再生装置 | |
WO2005086352A1 (ja) | 位相同期回路および情報再生装置 | |
JP3129156B2 (ja) | 位相検出方法およびその実施装置 | |
JP2008160395A (ja) | Pll回路及びディスク装置 | |
US8085639B2 (en) | Information reproducing device | |
JPH0836706A (ja) | データ記憶装置においてアンダーシュート誘起タイミング位相ステップを排除する方法およびハードディスクドライブ | |
JP4837778B2 (ja) | 再生信号処理装置及び映像表示装置 | |
JP2002190165A (ja) | デジタルデータ再生装置及びデジタルデータ再生方法 | |
JP2007035211A (ja) | 光ディスク装置 | |
JP3960271B2 (ja) | 位相誤差判定方法、デジタルpll装置 | |
JP2000076805A (ja) | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 | |
JP2006344255A (ja) | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 | |
JP3966342B2 (ja) | ディジタル信号再生装置 | |
JPH1011899A (ja) | デジタル信号処理装置 | |
JP4343774B2 (ja) | 再生装置 | |
JP2004039178A (ja) | デジタル情報処理装置 | |
JP2009158080A (ja) | 光ディスク再生装置及びフェイズロックループ回路 | |
JP2007141330A (ja) | 位相誤差検出回路、位相同期ループ回路および情報再生装置 | |
JP2008146696A (ja) | データ再生装置 | |
JPH09247136A (ja) | 位相誤差検出回路及びデジタルpll回路 | |
JP2006060381A (ja) | 位相同期回路および情報再生装置 | |
JP2007184029A (ja) | データ再生制御ic | |
JP2000011550A (ja) | 再生装置、クロック発生装置及びその方法、コンピュータ読み取り可能な記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |