JP2004023103A - 高電圧bgaパッケージ、高電圧bgaパッケージ用ヒートスプレッダーの製造方法及び高電圧bgaパッケージ用ヒートスプレッダー - Google Patents
高電圧bgaパッケージ、高電圧bgaパッケージ用ヒートスプレッダーの製造方法及び高電圧bgaパッケージ用ヒートスプレッダー Download PDFInfo
- Publication number
- JP2004023103A JP2004023103A JP2003167601A JP2003167601A JP2004023103A JP 2004023103 A JP2004023103 A JP 2004023103A JP 2003167601 A JP2003167601 A JP 2003167601A JP 2003167601 A JP2003167601 A JP 2003167601A JP 2004023103 A JP2004023103 A JP 2004023103A
- Authority
- JP
- Japan
- Prior art keywords
- heat spreader
- metal film
- film
- bga package
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Dispersion Chemistry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】高電圧BGAパッケージは、中央に貫通部200aを有する印刷回路基板200と、印刷回路基板200の下面に形成された連結パッド201と、印刷回路基板200の下面に配列されたソルダボール210と、印刷回路基板200の上部に形成され絶縁体膜111を含むヒートスプレッダー110と、ヒートスプレッダー110の下面に装着され、連結パッド201と連結されたボンディングパッド101aを有する半導体チップ101と、貫通部200aを充填しつつ半導体チップ101の下面に形成されたパッシブ膜230とを含む。ヒートスプレッダー110として絶縁性セラミック材を使用することによって、静電荷の放電によるESD不良を減少できる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は高電圧BGAパッケージに関し、特に、BGAパッケージのヒートスプレッダーとその製造方法、及びこれを適用したBGAパッケージに関する。
【0002】
【従来の技術】
素子が高集積化されるにつれて、半導体メモリー装置が形成された半導体チップの連結パッドは増加し、これによって印刷回路基板に実装されるパッケージのリード線数も大幅に増加するようになった。リード線の数が増加するのに伴い、既存のリードフレームを適用したパッケージング技術では400ピン以上の高集積半導体チップは収容できなくなっている。そこで、パッケージの板面下部に広い面積を利用してパッケージ出力端子を配置できる新しい概念のBGAパッケージ(Ball grid array package)が導入された。
【0003】
BGAパッケージは、四角板状のパッケージ支持本体の上面に半導体チップが装着され、印刷回路基板と接触される下面にはマトリックス状に配列されたソルダボールを含んでおり、印刷回路基板上に形成されたパッド上に整列された後、リフロー工程を利用して実装できるパッケージである。
【0004】
このような形態のBGAパッケージは、半導体チップの作動時に発生する熱の量が多い場合、パッケージ外部に熱を放出できるように半導体チップの上部にヒートスプレッダーを備えねばならない。ところが、半導体チップとパッケージ支持本体上に形成されたパッドとの間を連結するために連結したゴールドワイヤー(gold wire)が上部に向かっているために、十分に熱を放出できるヒートスプレッダー(heat spreader)を装着し難く、高電圧用のBGAパッケージには不適合である。
【0005】
図12は、前述したBGAパッケージの熱放出構造上の短所を克服するために導入された新しい形態の高電圧BGAパッケージを示す図である。この高電圧BGAパッケージは、中央に所定の貫通部1200aを有するパッケージ印刷回路基板1200と、この印刷回路基板1200の下面に形成された連結パッド1201と、印刷回路基板1200の上部に連結されたヒートスプレッダー1110と、前記ヒートスプレッダー1110と連結されたチップ支持部1130と、貫通部1200aを通じてチップ支持部1130の下面に装着されて表面に複数のボンディングパッド1101aが形成された半導体チップ1101と、及び前記ボンディングパッド1101aと連結パッド1201とを連結するゴールドワイヤ1101bとを含む。このような高電圧BGAパッケージは上部に設置されたヒートスプレッダー1110によって半導体チップ1101より発生した熱を外部に放出できる。図面の1120はヒートスプレッダー1110の下部金属膜を示す。
【0006】
これと類似した従来技術が特許文献1にスティフナー付着TABテープ及びBGAパッケージという発明として開示されている。
ところが、このような従来の高電圧BGAパッケージは、上部に形成されたヒートスプレッダー1110が伝導性Cu及び表面処理されたNiで構成されており、半導体チップ1101の作動時に半導体チップ1101とヒートスプレッダー1110の間に静電気による異常電圧が発生して半導体チップ101が損傷される場合が多い。したがって、半導体装置のパッケージ生産の歩留まりが低くなり、半導体をセットに実装時、製品の信頼性を保障できない短所がある。
【0007】
【特許文献1】
特開2001−68512号公報
【0008】
【発明が解決しようとする課題】
本発明は前記のような問題点を解決するために創案されたものであって、次のような目的を有する。
すなわち本発明の目的は、半導体チップで発生する熱を放出するために装着されたヒートスプレッダーと半導体チップとの間の静電容量を減少させて、静電気による半導体チップの損傷を防止する高電圧BGAパッケージ、高電圧BGAパッケージ用ヒートスプレッダーの製造方法及び高電圧BGAパッケージ用ヒートスプレッダーを提供するものである。
【0009】
【課題を解決するための手段】
前記技術的な課題を解決するために、本発明の高電圧BGAパッケージは、中央に所定の貫通孔を有する板状の印刷回路基板と、この印刷回路基板の下面に形成された連結パッドと、前記印刷回路基板の下面に、貫通孔を取り囲んで連結パッドと隣接して所定のマトリックス状に配列されたソルダボールと、印刷回路基板の上面に形成されて、高熱伝導率の電気的絶縁体膜を含むヒートスプレッダーと、このヒートスプレッダーの下面に貫通孔を通じて下向きに装着され、連結パッドとゴールドワイヤリング(gold wiring)された複数のボンディングパッドを有する半導体チップと、貫通孔を充填して半導体チップの下面に形成されたパッシブ膜とを含む。
【0010】
ここで、印刷回路基板は合成樹脂で形成されており、ヒートスプレッダーは、下面に半導体チップを接着できるチップ支持部と、このチップ支持部の上部に形成された絶縁体膜と、この絶縁体膜の上部に形成された上部金属膜と、前記絶縁体膜の下部に形成された下部金属膜と、上部金属膜の表面に形成されて上部金属膜を保護する保護膜とを含むのが望ましい。ここで、絶縁膜は比較的熱伝導率の高いAlN、BeO、Al2O3などのセラミック材料のいずれかで形成できる。
【0011】
前記上部及び下部金属膜はCuまたはCu合金を含み、保護膜はNiまたはNi合金からなることが熱伝導性や電気伝導性の面で望ましい。保護膜にNiを用いると、無電解メッキで保護膜を形成することができ、製造が容易であって、費用面で望ましい。
そして、印刷回路基板の貫通孔の周辺に、パッシブ膜を取り囲むように板面より突設されたダムをさらに備えれば、パッシブ膜を形成するために、合成樹脂からなる液状の充填材を形成する時、充填材が印刷回路基板上の側傍に流れてソルダボールに拡張することを防止できる。
【0012】
このような本発明の高電圧BGAパッケージに適用されるヒートスプレッダーは、セラミック材質の板状の絶縁体膜の上部に放熱金属膜と保護膜とが順次に積層されて形成された放熱板と、絶縁体膜の下部に形成されて中央に所定空間のチップ収容部を有する下部金属膜と、絶縁体膜の中央に形成されて半導体チップを接着できるチップ支持部とを含む。
【0013】
絶縁体膜はAlN、Al2O3、BeOのような熱伝導性の高いセラミック材料で形成され、放熱金属膜及び下部金属膜はCuまたはCu合金のいずれかで形成されることが電気伝導性及び熱伝導性が高く望ましい。そして保護膜は、金属膜の露出による外部環境からの侵害より保護するためにNiで形成されることが望ましい。このような保護膜は無電解メッキで形成される。
【0014】
本発明による高電圧BGAパッケージのヒートスプレッダーの製造方法は、まず、絶縁体膜としての絶縁性板材を準備する。この絶縁性板材の両面に金属膜を形成し、絶縁性板材の一方の面の金属膜に所定のパターニングを実施して、半導体チップを装着できる所定空間のチップ収容部を形成する。その次に、絶縁性板材の両面に形成された金属膜を所定の区画に分けてカットしつつ絶縁性板材の板面を所定深さに陥没させ、絶縁性板材の両面に形成された金属膜の表面に保護膜を形成する。
ここで、絶縁性板材はセラミック材料で形成されており、セラミック材料は熱伝導率の高いAlN、Al2O3、BeOのようなセラミック材料のいずれかで形成されることが望ましい。
【0015】
絶縁性板材に金属膜を形成するためには、絶縁性板材と同じ大きさの前記金属膜を準備し、絶縁性板材の両面にこれらの金属膜を直接接着させることが、製造工程が簡単で、費用面で望ましい。この時、金属膜はCuまたはその合金のどちらかで形成されたものが薄膜の金属膜形成として容易でかつ成形性が高く効果的である。そして、金属膜を絶縁性板材に接着させる方法は、通常の技術のDCB(direct copper bonding)技術を利用して接合し、Al2O3以外の絶縁性板材は金属ブレージング法で接着できる。
【0016】
その次に、絶縁性板材の一方の面に形成された金属膜上にフォトレジストを形成し、このフォトレジストに写真及びエッチング工程を適用して、半導体チップを前記絶縁性板材の板面に収容できる空間のチップ収容部を形成する。エッチング法は酸性溶液を利用したウェットエッチング法を利用するのが工程を単純化して費用を節減できる。
金属膜をカットする方法は、レーザー光線を利用するのが下部に形成されたセラミックを追加的に陥没できて望ましい。保護膜はNiまたはNi合金のどちらかで形成されており、特に、このような保護膜は無電解メッキ法で形成されるのが金属膜の表面に容易にNi膜を形成できて効果的である。
【0017】
一方、前記のような工程を全て終えた後、チップ収容部が形成された金属膜の表面に接着用酸化膜を形成する段階をさらに含むことが、追って行われる印刷回路基板へのヒートスプレッダーの装着を容易にできる。接着用酸化膜にはブラック酸化膜を主に使用する。
【0018】
このように本発明の高電圧BGAパッケージは、半導体チップの上部に形成するヒートスプレッダーを、金属膜と電気的に絶縁される伝導性の低いセラミック膜を介在して形成することによって、半導体チップとヒートスプレッダーとの間に形成される電荷発生を減少できる。したがって、外部で電圧印加時に発生する可能性のあるESD(Electro−Static Discharge)不良を大幅に改善できる。
【0019】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の実施例を詳細に説明する。しかし、次に例示する本発明の実施例は種々な他の形態に変形できて、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は当業界で当業者に本発明をより完全に説明するために提供されるものである。
【0020】
図1は、本発明の一実施例による高電圧BGAパッケージの断面図である。
これを参照すれば、本発明の一実施例による高電圧BGAパッケージは、所定の金属配線が含浸形成されて中央に貫通部200aが形成され、この貫通部200aを取り囲んで周辺に形成された連結パッド201を有する四角板状の印刷回路基板200と、この印刷回路基板200の上部に形成され、セラミック材料で形成された絶縁体膜111を含むヒートスプレッダー110と、ヒートスプレッダー110の下面の中央に位置した貫通部200aを通じて下向きに装着されて、連結パッド201と対応してゴールドワイヤー101bで連結された複数のボンディングパッド101aが形成された半導体チップ101と、貫通部200aを充填して外部に保護膜を形成するパッシブ膜230と、このパッシブ膜230の外側を取り囲んで、印刷回路基板200の板面上の連結パッド201の外側に突設されたダム203とを含む。
【0021】
ここで、印刷回路基板200は、BGAパッケージの形状に合うように長方形の四角板状に形成されており、中央には板面を貫通して半導体チップ101を下向に装着できるように四角形の貫通部200aが形成されている。そして、貫通部200aの周辺には印刷回路基板200の内部に含浸されて形成された金属配線を外部に引き出して半導体チップ101と電気的に連結する複数の連結パッド201が形成されている。
【0022】
印刷回路基板200の下面の連結パッド201と隣接した領域には貫通部200aの周辺を取り囲んで所定のマトリックス状を形成しつつ、所定の大きさのボール形態に形成されたソルダボール210が配列されている。このようなソルダボール210はPb、Sn合金などを含み、比較的溶融温度の低い合金で形成されている。それゆえ、パッケージを実装体(図示せず)に実装する時、所定の熱を加えてリフロー工程を実施すれば、溶融されて実装体の接着パッド(図示せず)と合金化されて、容易に実装体に接着する。
【0023】
図2は、図1のヒートスプレッダー110を詳細に説明するために、別途にヒートスプレッダー110を図示した断面図である。
これを参照すれば、本実施例の高電圧BGAパッケージのヒートスプレッダー(図1の110)は、印刷回路基板200の上面に印刷回路基板200と同じ大きさと形態の四角板状に形成され、貫通部200aの上部を閉じるように形成されている。すなわち、印刷回路基板200と接する部分に形成され、印刷回路基板200と同じ形態で貫通部が陥没した下部金属膜120と、この下部金属膜120上に形成された板状の絶縁体膜111と、この絶縁体膜111上に形成された上部金属膜113と、この上部表面に形成されて上部金属膜113の表面を保護する保護膜115とが順次に形成されている。
【0024】
ここで、絶縁体膜111はセラミック材料として熱伝導率の高いAlNやAl2O3、BeOなどを使用する。すると、セラミック膜は絶縁体としての役割だけでなく、熱伝導体としての放熱効果を維持できる。絶縁体膜111の上部に形成された上部金属膜113と下部金属膜120は接地電極であって、CuやCu合金などで形成できる。このように接地電極として上部金属膜113を絶縁体膜111の上部に形成することは、熱伝導性の高い材料を上部に形成することによって、放熱効果を向上できて望ましい。そして、この上部金属膜113の表面には外部の侵害環境から金属膜の表面を保護するために耐蝕性などに優れたNi、Ni合金などで形成された保護膜115をさらに形成できる。そうして、ヒートスプレッダー110は、印刷回路基板200と接する面には下部金属膜120が形成され、その上には絶縁体膜111、上部金属膜113及び保護膜115が形成された複層構造を有している。
【0025】
図3から図7は、本実施例の高電圧BGAパッケージのヒートスプレッダーを製造する工程の流れを示した断面図である。
図3に示すように、まず、所定の大きさの絶縁性板材111を準備する(ここで、絶縁性板材は追ってヒートスプレッダーの絶縁体膜になるので、絶縁体膜と同じ参照番号を付与する。)。絶縁性板材111は四角板状に形成されるのが追ってより多くのヒートスプレッダーが製作できて望ましい。このような絶縁性板材111は、熱伝導性の高いAlN、Al2O3、BeOなどのセラミック材料で形成できる。前記絶縁性板材の両面に薄板の金属膜を形成して下部金属膜120と上部金属膜113とを形成する。ここで、金属膜113、120にはCuやCu合金などの電気伝導性及び熱伝導性の高い金属膜を適用する。これら金属膜113、120を絶縁性板材111の上に形成する方法では、あらかじめ準備された薄板の金属膜を絶縁性板材111の両面に直接接合またはブレージング(brazing)などの接着法で接着することによって、絶縁性板材111の両面に金属膜113、120を形成する。このような接着法は他の方法より製造コストが低くて望ましい。その他に、金属膜は、無電解メッキや物理気相蒸着法(physical vapor deposition)などを利用して形成できる。
【0026】
図4に示すように、下部金属膜120に所定のパターニング工程を行って、追って半導体チップ(図1の101)を装着できるチップ収容部200aを形成する。すなわち、下部金属膜120の上にフォトレジスト300を形成し、このフォトレジスト300にチップ収容部パターンを形成する。その次に、このようにパターニングされたフォトレジスト300をマスクとして利用して、硫酸や塩酸などの強酸を利用してウェットエッチング法で金属膜を除去することによって、下部金属膜にチップ収容部パターンを転写する。
一方、金属膜のエッチング時に、反応性イオンエッチング(RIE)やプラズマを利用したドライエッチング法を利用することもできる。すると、より微細なパターンを形成できる。
【0027】
図5に示すように、上部金属膜113と下部金属膜120に一定単位でヒートスプレッダー110を切断できるように切断用パターン111aを形成する。この時、パターンを形成する方法にはレーザー光線を利用したレーザーカット法を適用する。そうして、上部及び下部金属膜113、120を完全にカットし、絶縁性板材の表面にも所定深さに陥没するように切断用パターン111aを形成する。すると、追って、各単位でヒートスプレッダー(図1の110)を切断する時、絶縁性板材111の上に形成されたこれらの切断用パターン111aに沿って容易にカットできて望ましい。
【0028】
図6に示すように、上部金属膜113の表面に保護膜115を形成する。この時、保護膜115はNiやNi合金で形成されており、無電解メッキ、スパッタや金属蒸着法などの物理気相蒸着法で形成される。そうして、上部金属膜113の表面が外部の侵害環境(腐蝕環境など)と接しないようにして、金属膜の表面を保護する。
【0029】
図7に示すように、このように所定の製造工程が完了した後、絶縁性板材111の上に形成されたヒートスプレッダー110を所定のカット法で1つずつカットしてヒートスプレッダー110を完成する。追って実施されるBGAパッケージ工程と連係させて大量生産を目的とする場合には、複数のヒートスプレッダーを1単位(例えば、8個を1単位に)としてカットすることもできる。
【0030】
図8から図11は、図7までの工程を経て、所定単位に完成されたヒートスプレッダーを利用して高電圧BGAパッケージを製造する工程の流れを概略的に示した断面図である。
これを参照すれば、まず、通常の技法で製造された高電圧BGAパッケージの印刷回路基板200をヒートスプレッダー110と接着手段140を通じて接合する。この時、印刷回路基板200は中央に所定広さで形成された四角形の貫通部200aが形成されている。そして、印刷回路基板の一面には貫通部200aの周辺に連結パッド201が形成されており、他側面にはヒートスプレッダー110と接触できるように平坦な接合面を有している。そうして、この接合面がヒートスプレッダー110の下部金属膜120と接して所定の接合法で接合される。この時、接する面には接着手段140をさらに含んで形成するのが望ましく、接着手段としてはブラック酸化膜を使用するのが効果的である。ここで、ブラック酸化膜は、PCBとヒートスプレッダーの接合材のプリプレッグ(pre−pleg)とヒートスプレッダーの接触金属の表面(CuまたはNi)との接合力を向上させるために、ヒートスプレッダーの金属に処理される。そして、印刷回路基板200の下部板面には連結パッド201の外側にダム203が突設されている。ダム203は、追ってパッシブ膜(図1の230)を形成する時、パッシブ膜(図1の230)の原料である液状の充填材が側傍に流れないようにする側壁としての役割をする。
【0031】
図9に示すように、印刷回路基板200の貫通部200aを通じて露出したヒートスプレッダー110の絶縁体膜111の表面にあるチップ支持部130に半導体チップ101を接着する。この時、半導体チップ101はボンディングパッド101aの形成面が下向きに接着される。
【0032】
図10に示すように、半導体チップ101上に形成されたボンディングパッド101aと印刷回路基板200上に形成された連結パッド201とをゴールドワイヤー101bで連結する。この時、金属パッド101aと連結パッド201aは全て下向に配置されるので、ヒートスプレッダー110の上面が下向きになるようにゴールドワイヤー101bを連結する。
【0033】
図11に示すように、半導体チップ101が接着された貫通部200aの空間を充填しつつ半導体チップ101と印刷回路基板200上に形成された連結パッド201が形成された領域とが完全に覆われるように、印刷回路基板200の下面上にダム203を境界として内側に突出し合成樹脂材で形成されたパッシブ膜230を形成する。そして、印刷回路基板200が露出した領域に、貫通部200aを取り囲む複数のソルダボール210を形成する。この時、ソルダボール201は所定の規則的な配列を有するマトリックス状のものがより高密度のソルダボールを形成できて望ましい。ここで、ダム203はPCB製造工程で形成することもでき、パッケージアセンブリー工程で形成することもできる。
【0034】
このように、本実施例の高電圧BGAパッケージは、ヒートスプレッダー110と印刷回路基板200との間に絶縁体膜111が介在するように、ヒートスプレッダー110に熱伝導性の高いセラミック膜を形成する。これによって、半導体チップ101と接地役割をするようにヒートスプレッダー110に形成された上部金属膜113との間に発生する電荷による静電不良を防止できる。そして、セラミック材料として、熱伝導率の高い材料を適用することによって、従来の金属膜を利用する場合と同じ放熱効果を上げつつ、セラミック材料の特性を生かして機械的強度を向上させうる長所がある。
【0035】
そして、ヒートスプレッダー110の製造時に、表面に形成された上部及び下部金属膜113、120に切断用パターンを形成する時、同時にヒートスプレッダー110の絶縁体膜になる絶縁性板材111の上に所定単位での切断用パターンに対応して所定深さの孔を形成することによって、所定単位でのヒートスプレッダーのカット時にカットが容易で、カット不良を減少させうる。一方、ダム203は印刷回路基板の製造工程の中で形成することもでき、パッケージアセンブリーの中で形成することもできる。
【0036】
【発明の効果】
以上述べたように、本発明によれば、次のような効果がある。
まず、半導体チップとヒートスプレッダーの間に発生する静電容量を減少させることで、ESD不良を顕著に減少させることができる。
そして、絶縁性板材の上に形成された金属膜に所定の切断用パターンを形成することによって、ヒートスプレッダーの切断時にカットが容易にでき、カット工程時の不良を減少させうる。
【図面の簡単な説明】
【図1】本発明の実施例による高電圧BGAパッケージを示す断面図である。
【図2】本発明の実施例による高電圧BGAパッケージに装着されるヒートスプレッダーを示す断面図である。
【図3】本発明の実施例による高電圧BGAパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図4】本発明の実施例による高電圧BGAパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図5】
本発明の実施例による高電圧BGAパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図6】本発明の実施例による高電圧BGAパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図7】本発明の実施例による高電圧BGAパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図8】本発明の実施例による高電圧BGAパッケージの製造方法を示す断面図である。
【図9】本発明の実施例による高電圧BGAパッケージの製造方法を示す断面図である。
【図10】本発明の実施例による高電圧BGAパッケージの製造方法を示す断面図である。
【図11】本発明の実施例による高電圧BGAパッケージの製造方法を示す断面図である。
【図12】従来の高電圧BGAパッケージを示す断面図である。
【符号の説明】
101 半導体チップ
101a ボンディングパッド
101b ゴールドワイヤ
110 ヒートスプレッダー
111 絶縁体膜
113 上部金属膜
115 保護膜
120 下部金属膜
130 チップ支持部
140 接着手段
200 印刷回路基板
200a 貫通部
201 連結パッド
203 ダム
210 ソルダボール
230 パッシブ膜
Claims (26)
- 中央に所定の貫通孔を有する板状の印刷回路基板と、
前記印刷回路基板の下面に形成された連結パッドと、
前記印刷回路基板の下面に、前記貫通孔を取り囲み前記連結パッドと隣接して所定のマトリックス状に配列されたソルダボールと、
前記印刷回路基板の上面に形成され、高熱伝導率の電気的絶縁体膜を有するヒートスプレッダーと、
前記ヒートスプレッダーの下面に前記貫通孔を通じて下向きに装着され、前記連結パッドとゴールドワイヤリングされた複数のボンディングパッドを有する半導体チップと、
前記貫通孔を充填して前記半導体チップの下面に形成されたパッシブ膜と、
を備えることを特徴とする高電圧BGAパッケージ。 - 前記印刷回路基板は合成樹脂またはセラミックのうち選択されたいずれかからなることを特徴とする請求項1に記載の高電圧BGAパッケージ。
- 前記ヒートスプレッダーは、
下面に前記半導体チップを接着可能なチップ支持部と、
前記チップ支持部の上部に形成された絶縁膜と、
前記絶縁膜の上部に形成された上部金属膜と、
前記絶縁膜の下部に形成された下部金属膜と、
前記上部金属膜の表面に形成されて前記上部金属膜を保護する保護膜と、
を有することを特徴とする請求項1に記載の高電圧BGAパッケージ。 - 前記絶縁膜はAlN、BeOまたはAl2O3のうちいずれか1つからなることを特徴とする請求項3に記載の高電圧BGAパッケージ。
- 前記上部金属膜及び前記下部金属膜はCuまたはCu合金を含むことを特徴とする請求項3に記載の高電圧BGAパッケージ。
- 前記保護膜はNiまたはNi合金のうち選択されたいずれかからなることを特徴とする請求項3に記載の高電圧BGAパッケージ。
- 前記Niからなる保護膜は無電解メッキで形成されることを特徴とする請求項6に記載の高電圧BGAパッケージ。
- 前記印刷回路基板の前記貫通孔の周辺に設けられ、前記パッシブ膜を取り囲み、板面より突設されているダムをさらに備えることを特徴とする請求項1に記載の高電圧BGAパッケージ。
- a)絶縁性板材を準備する段階と、
b)前記絶縁性板材の両面に金属膜を形成する段階と、
c)前記絶縁性板材の一方の面の金属膜に所定のパターニングをして、半導体チップを装着するための所定空間を有するチップ支持部を形成する段階と、
d)前記絶縁性板材の両面に形成された前記金属膜を所定の区画に分けてカットしつつ、前記絶縁性板材の板面を所定の深さに陥没させる段階と、
e)前記絶縁性板材の両面に形成された金属膜の表面に保護膜を形成する段階と、
を含むことを特徴とする高電圧BGAパッケージ用ヒートスプレッダーの製造方法。 - 前記a)段階で前記絶縁性板材はセラミック材料からなることを特徴とする請求項9に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記セラミック材料はAlN、Al2O3またはBeOのうちいずれか1つを含むことを特徴とする請求項10に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記b)段階は、
前記絶縁性板材と同じ大きさの前記金属膜を準備する段階と、
前記絶縁性板材の両面に前記金属膜を接触させて接着させる段階と、
を含むことを特徴とする請求項9に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。 - 前記金属膜はCuまたはCu合金からなることを特徴とする請求項12に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記金属膜と前記絶縁性板材との接着はDCB法または金属ブレージング法で行われることを特徴とする請求項12に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記c)段階は、
前記絶縁性板材の一方の面に形成された金属膜上にフォトレジストを形成する段階と、
前記フォトレジストに写真工程を適用して、前記半導体チップを収容可能な空間を形成するためのチップ収容部パターンを形成する段階と、
パターニングされた前記フォトレジストをマスクとして利用して、露出した前記金属膜を所定のエッチング法で除去し、前記金属膜にチップ収容部のパターンを形成する段階と、
を含むことを特徴とする請求項9に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。 - 前記エッチング法は酸性溶液を利用したウェットエッチング法であることを特徴とする請求項15に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記d)段階で、前記カットにレーザー光線を利用することを特徴とする請求項9に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記e)段階で、前記保護膜はNiまたはNi合金からなることを特徴とする請求項9に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記保護膜は無電解メッキ法で形成されることを特徴とする請求項18に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記e)段階は、前記チップ支持部が形成された金属膜表面に接着用酸化膜を形成する段階をさらに含むことを特徴とする請求項9に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 前記接着用酸化膜はブラック酸化膜であることを特徴とする請求項20に記載の高電圧BGAパッケージ用ヒートスプレッダーの製造方法。
- 絶縁性板材の上部に放熱金属膜及び保護膜が順次に積層されて形成された放熱板と、
前記絶縁性板材の下部に形成されて中央に所定空間のチップ収容部を有する下部金属膜と、
前記放熱板の中央に形成されて半導体チップを接着可能なチップ支持部と、
を備えることを特徴とする高電圧BGAパッケージ用ヒートスプレッダー。 - 前記絶縁性板材はAlN、Al2O3またはBeOのうちいずれか1つからなることを特徴とする請求項22に記載の高電圧BGAパッケージ用ヒートスプレッダー。
- 前記放熱金属膜及び前記下部金属膜はCuまたはCu合金からなることを特徴とする請求項22に記載の高電圧BGAパッケージ用ヒートスプレッダー。
- 前記保護膜はNiまたはNi合金からなることを特徴とする請求項22に記載の高電圧BGAパッケージ用ヒートスプレッダー。
- 前記保護膜は無電解メッキで形成されていることを特徴とする請求項25に記載の高電圧BGAパッケージ用ヒートスプレッダー。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0032972A KR100475079B1 (ko) | 2002-06-12 | 2002-06-12 | 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023103A true JP2004023103A (ja) | 2004-01-22 |
JP4418177B2 JP4418177B2 (ja) | 2010-02-17 |
Family
ID=30439287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003167601A Expired - Fee Related JP4418177B2 (ja) | 2002-06-12 | 2003-06-12 | 高電圧bgaパッケージ用ヒートスプレッダーの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7258808B2 (ja) |
JP (1) | JP4418177B2 (ja) |
KR (1) | KR100475079B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004225904A (ja) * | 2003-01-18 | 2004-08-12 | Luk Lamellen & Kupplungsbau Beteiligungs Kg | 自動化されたトランスミッションシステム |
KR101012819B1 (ko) * | 2008-12-24 | 2011-02-08 | 전자부품연구원 | Plc칩과 방열판이 일체화된 패키지 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100475079B1 (ko) * | 2002-06-12 | 2005-03-10 | 삼성전자주식회사 | 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법 |
WO2004090938A2 (en) * | 2003-04-02 | 2004-10-21 | Honeywell International Inc. | Thermal interconnect and interface systems, methods of production and uses thereof |
CN101448382A (zh) * | 2003-06-06 | 2009-06-03 | 霍尼韦尔国际公司 | 热互连***及其制造和使用的方法 |
KR100547354B1 (ko) * | 2003-09-04 | 2006-01-26 | 삼성전기주식회사 | 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한bga 패키지 및 그 제조 방법 |
DE102004050792A1 (de) * | 2004-10-19 | 2006-04-20 | Robert Bosch Gmbh | Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls |
KR100821127B1 (ko) * | 2006-09-28 | 2008-04-14 | 한국전자통신연구원 | 열전대를 구비하는 고전력 소자 및 그 제조방법 |
JP2008182105A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | 半導体素子の製造方法及び半導体素子 |
TWM328763U (en) * | 2007-05-21 | 2008-03-11 | Univ Nat Taiwan | Structure of heat dissipation substrate |
US8304660B2 (en) * | 2008-02-07 | 2012-11-06 | National Taiwan University | Fully reflective and highly thermoconductive electronic module and method of manufacturing the same |
TWI490117B (zh) * | 2010-11-24 | 2015-07-01 | Nat Univ Tsing Hua | 具氮化鋁薄膜之熱擴散元件及其製作方法 |
SG11201403681WA (en) * | 2011-12-30 | 2014-07-30 | Philip Morris Products Sa | Aerosol generating system with consumption monitoring and feedback |
KR101341531B1 (ko) * | 2012-02-14 | 2013-12-13 | 한국생산기술연구원 | 고진공 표면 활성화 접합법을 이용한 금속-세라믹 정밀층상복합소재 제조 장치 |
US9480185B2 (en) | 2014-01-08 | 2016-10-25 | Enphase Energy, Inc. | Double insulated heat spreader |
KR102059610B1 (ko) * | 2015-12-18 | 2019-12-26 | 주식회사 엘지화학 | 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템 |
US11244885B2 (en) | 2018-09-18 | 2022-02-08 | Samsung Electronics Co., Ltd. | Semiconductor package system |
CN111263506B (zh) * | 2018-11-30 | 2021-06-01 | 浙江宇视科技有限公司 | 一种电路板及电子设备 |
US11107807B1 (en) * | 2020-02-13 | 2021-08-31 | Nanya Technology Corporation | IC package having a metal die for ESP protection |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816552A (ja) * | 1981-07-22 | 1983-01-31 | Fujitsu Ltd | 半導体素子用パッケ−ジ |
JPS58187263A (ja) | 1982-04-26 | 1983-11-01 | Nippon Kokan Kk <Nkk> | ア−ク溶接方法 |
US5055967A (en) * | 1988-10-26 | 1991-10-08 | Texas Instruments Incorporated | Substrate for an electrical circuit system and a circuit system using that substrate |
JP3129800B2 (ja) * | 1991-11-25 | 2001-01-31 | 電気化学工業株式会社 | 銅回路を有するセラミック基板の製造法 |
US5583378A (en) * | 1994-05-16 | 1996-12-10 | Amkor Electronics, Inc. | Ball grid array integrated circuit package with thermal conductor |
US5701032A (en) * | 1994-10-17 | 1997-12-23 | W. L. Gore & Associates, Inc. | Integrated circuit package |
JPH08222670A (ja) | 1995-02-15 | 1996-08-30 | Tokuyama Corp | 半導体素子搭載用パッケージ |
JPH09199629A (ja) * | 1996-01-18 | 1997-07-31 | Toshiba Corp | 半導体装置 |
US5689091A (en) * | 1996-09-19 | 1997-11-18 | Vlsi Technology, Inc. | Multi-layer substrate structure |
US5909058A (en) * | 1996-09-25 | 1999-06-01 | Kabushiki Kaisha Toshiba | Semiconductor package and semiconductor mounting part |
US6020637A (en) * | 1997-05-07 | 2000-02-01 | Signetics Kp Co., Ltd. | Ball grid array semiconductor package |
TW449844B (en) * | 1997-05-17 | 2001-08-11 | Hyundai Electronics Ind | Ball grid array package having an integrated circuit chip |
JPH11135689A (ja) | 1997-10-31 | 1999-05-21 | Fuji Kiko Denshi Kk | キャビティ凹部をもつ放熱スラグ、その形成方法、およびそれを用いた半導体パッケージ材料 |
US6197435B1 (en) * | 1997-11-07 | 2001-03-06 | Denki Kagaku Kogyo Kabushiki Kaisha | Substrate |
US6184465B1 (en) * | 1998-11-12 | 2001-02-06 | Micron Technology, Inc. | Semiconductor package |
JP3987649B2 (ja) | 1998-12-10 | 2007-10-10 | 京セラ株式会社 | 半導体素子収納用パッケージ |
US6028489A (en) * | 1998-12-18 | 2000-02-22 | Chung-Shan Institute Of Science And Technology | Modular high-frequency oscillator structure |
KR100328251B1 (ko) * | 1999-07-02 | 2002-03-16 | 이형도 | 패키지 기판 |
TW561799B (en) * | 1999-08-11 | 2003-11-11 | Fujikura Ltd | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
JP3589109B2 (ja) * | 1999-08-27 | 2004-11-17 | 日立電線株式会社 | スティフナ付きtabテープおよびbgaパッケージ |
US6232151B1 (en) * | 1999-11-01 | 2001-05-15 | General Electric Company | Power electronic module packaging |
JP2001144230A (ja) | 1999-11-11 | 2001-05-25 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6292369B1 (en) * | 2000-08-07 | 2001-09-18 | International Business Machines Corporation | Methods for customizing lid for improved thermal performance of modules using flip chips |
US6562655B1 (en) * | 2001-04-20 | 2003-05-13 | Amkor Technology, Inc. | Heat spreader with spring IC package fabrication method |
TW498510B (en) * | 2001-06-05 | 2002-08-11 | Chipbond Technology Corp | Metallized surface wafer level package structure |
KR100475079B1 (ko) * | 2002-06-12 | 2005-03-10 | 삼성전자주식회사 | 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법 |
-
2002
- 2002-06-12 KR KR10-2002-0032972A patent/KR100475079B1/ko active IP Right Grant
-
2003
- 2003-06-10 US US10/459,400 patent/US7258808B2/en not_active Expired - Lifetime
- 2003-06-12 JP JP2003167601A patent/JP4418177B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-16 US US11/778,536 patent/US7812442B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004225904A (ja) * | 2003-01-18 | 2004-08-12 | Luk Lamellen & Kupplungsbau Beteiligungs Kg | 自動化されたトランスミッションシステム |
JP4550436B2 (ja) * | 2003-01-18 | 2010-09-22 | ルーク ラメレン ウント クツプルングスバウ ベタイリグングス コマンディートゲゼルシャフト | 自動化されたトランスミッションシステム |
KR101012819B1 (ko) * | 2008-12-24 | 2011-02-08 | 전자부품연구원 | Plc칩과 방열판이 일체화된 패키지 |
Also Published As
Publication number | Publication date |
---|---|
KR100475079B1 (ko) | 2005-03-10 |
US7258808B2 (en) | 2007-08-21 |
US20040012928A1 (en) | 2004-01-22 |
KR20030096461A (ko) | 2003-12-31 |
US7812442B2 (en) | 2010-10-12 |
JP4418177B2 (ja) | 2010-02-17 |
US20070258215A1 (en) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7812442B2 (en) | High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same | |
KR100252731B1 (ko) | 반도체 디바이스 및 반도체 디바이스용 패키지 | |
US7656015B2 (en) | Packaging substrate having heat-dissipating structure | |
US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
US5889324A (en) | Package for a semiconductor device | |
US20080179737A1 (en) | Semiconductor device | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
JP2008010823A (ja) | 半導体パッケージ及びその製造方法 | |
JP2002270724A (ja) | 半導体装置およびその製造方法 | |
CN101419957B (zh) | 半导体器件及其制造方法 | |
TW200933831A (en) | Integrated circuit package and the method for fabricating thereof | |
JP2004363379A (ja) | 半導体装置 | |
JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
JP2002270725A (ja) | 半導体装置およびその製造方法 | |
JP2002270711A (ja) | 半導体装置用配線基板およびその製造方法 | |
JP2003017494A (ja) | 半導体装置およびその製造方法 | |
JP2000082760A (ja) | 半導体装置 | |
WO2022004178A1 (ja) | インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法 | |
JP2002270726A (ja) | 半導体装置およびその製造方法 | |
JP2765632B2 (ja) | 半導体装置用パッケージ | |
KR100216063B1 (ko) | 메탈 볼 그리드 어레이 패키지 | |
JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
JPH09246416A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4418177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |