JP2003017494A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003017494A JP2003017494A JP2001203026A JP2001203026A JP2003017494A JP 2003017494 A JP2003017494 A JP 2003017494A JP 2001203026 A JP2001203026 A JP 2001203026A JP 2001203026 A JP2001203026 A JP 2001203026A JP 2003017494 A JP2003017494 A JP 2003017494A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- wiring layer
- main surface
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
プの半導体チップをパッケージングした際、その放熱構
造が十分でなく、発熱により誤動作の恐れがあった。 【解決手段】 絶縁層13上に延在した配線層14間お
よびコンタクトパッド15間の隙間に電気的に接続しな
い放熱用のダミー配線層14dが設けられ、半導体チッ
プ12から発せられた熱を表層の絶縁性樹脂層16に効
率よく伝達して放熱させることができ、半導体装置内に
蓄積する熱を抑制し、誤動作を防止できるものである。
Description
効率を高め、高密度実装を可能にし、信頼性の高い基板
実装を実現できるチップ状の半導体装置およびその製造
方法に関するものであり、特に半導体ウェハーレベルで
製造し、かつ信頼性の高い半導体装置構造を実現できる
半導体装置およびその製造方法に関するものである。
に伴い、リード端子を外部端子として有した半導体パッ
ケージの高密度実装化が進む中、より高密度実装を図る
ため、チップ状の半導体装置を電子機器の配線基板等に
実装する技術が開発されている。
照しながら説明する。
図4(a)は構成斜視図であり、図4(b)は図4
(a)のA−A1箇所の断面図である。
主面上の周辺領域に内部の半導体集積回路素子と接続し
た複数の電極パッド1を有した半導体チップ2と、各電
極パッド1を除く半導体チップ2の主面領域上に形成さ
れた絶縁性の低弾性樹脂よりなる絶縁層3と、半導体チ
ップ2の主面内であって、形成された絶縁層3上に各電
極パッド1と接続した金属導体よりなる配線層4により
再配線接続で2次元配置された複数のコンタクトパッド
5と、それらコンタクトパッド5を除く半導体チップ2
の主面上に形成され、電極パッド1,配線層4を保護し
たソルダーレジストなどの絶縁性樹脂層6と、コンタク
トパッド5上に各々設けられた半田ボールなどの突起電
極7より構成されている。
て、図5,図6を参照して説明する。図5,図6は従来
の半導体装置の製造方法を示す主要工程ごとの断面図で
ある。
周辺部に複数の電極パッド1が形成され、半導体集積回
路素子が形成された半導体チップ2をその面内に複数個
形成された半導体ウェハー8を用意する。
導体ウェハー8内の各半導体チップ2の主面上であっ
て、周辺の複数の電極パッド1を除く主面領域を覆うよ
うに絶縁性の低弾性材料により絶縁層3を形成する。
ハー8の各半導体チップ2の主面上において、一端を電
極パッド1と接続させ、他端を形成した絶縁層3上に延
在させ、2次元配置でコンタクトパッド5を構成する配
線層4を形成する。
ハー8の各半導体チップ2の主面上の略全面であって、
形成したコンタクトパッド5を除いて配線層4、電極パ
ッド1を絶縁性樹脂で被覆して絶縁性樹脂層6を形成す
る。
ハー8の各半導体チップ2上のコンタクトパッド5上に
導電性材料により突起電極7を形成する。
ハー8の各半導体チップ2間のダイシングスクライヴラ
イン9に対して、ウェハー上方側から回転ブレード10
により絶縁性樹脂層6とともに切断して、個々の半導体
装置を得る。
個片に分離した半導体装置を示し、構成は図4に示した
構成と同様である。
したチップ状で高密度タイプの半導体装置を製造できる
ものである。
来の半導体装置において、半導体装置自体の主表面は絶
縁層で被覆され、その上配線が形成されている構造であ
るため、半導体チップ自体が発熱タイプのパワー系半導
体チップである場合、放熱構造としては対策されておら
ず、半導体チップから発せられた熱はチップ上の絶縁層
に蓄積され、効率よく外部に放熱できないものであっ
た。そのため半導体装置を実装基板に実装した際には、
熱による誤動作が懸念されていた。
あり、発熱タイプの半導体チップをパッケージングして
も効率よく放熱が可能であって、さらに半導体ウェハー
レベルで半導体パッケージを製造することができる信頼
性の高い半導体装置およびその製造方法を提供すること
を目的とする。
るために本発明の半導体装置は、その主面上に複数の電
極パッドを有した半導体チップと、前記複数の電極パッ
ドを除く半導体チップの主面上に形成された絶縁層と、
前記半導体チップの主面内であって、前記絶縁層上に前
記複数の電極パッドと一端が接続し、他端が前記絶縁層
上に延在した電気的な配線層により再配線接続で配置さ
れた複数のコンタクトパッドと、前記複数のコンタクト
パッドを除く半導体チップの主面上に形成された絶縁性
樹脂と、前記複数のコンタクトパッド上に各々設けられ
た突起電極とよりなる半導体装置であって、前記絶縁層
上に延在した配線層間の隙間に電気的に接続しない放熱
用のダミー配線層が設けられている半導体装置である。
な配線層と同質材で構成されている半導体装置である。
の周辺部に配置されている半導体装置である。
半導体チップ上の絶縁層上に延在した配線層と配線層と
の間の隙間に電気的に接続しないフリーの放熱用のダミ
ー配線層が設けられているため、半導体チップから発せ
られた熱を表層の絶縁性樹脂に効率よく伝達して放熱さ
せることができ、半導体装置内に蓄積する熱を抑制し、
誤動作を防止できるものである。
に複数の電極パッドが形成された半導体チップがその面
内に複数個形成された半導体ウェハーを用意する工程
と、前記半導体ウェハーの各半導体チップの主面上であ
って、前記複数の電極パッドを除く主面領域に絶縁層を
形成する工程と、前記半導体ウェハーの各半導体チップ
に対して、一端を前記電極パッドと接続させ、他端を前
記絶縁層上に延在させてコンタクトパッドを2次元配置
で構成する電気的な配線層を形成する工程と、前記形成
した電気的な配線層間の隙間に電気的に接続しない放熱
用のダミー配線層を形成する工程と、前記半導体ウェハ
ーの各半導体チップの主面上であって、前記配線層のコ
ンタクトパッドの部分を除いて前記配線層、ダミー配線
層、前記電極パッドを絶縁性樹脂で被覆する工程と、前
記コンタクトパッド上に導電性材料により突起電極を形
成する工程と、前記半導体ウェハーの各半導体チップ間
のダイシングスクライヴラインに対して、ブレード切断
によって個々の半導体チップ単位に分割して半導体装置
を得る工程とよりなる半導体装置の製造方法である。
層間の隙間に電気的に接続しない放熱用のダミー配線層
を形成する工程では、前記電気的な配線層と同質材でダ
ミー配線を形成する半導体装置の製造方法である。
電極として半田ボール電極を搭載する工程である半導体
装置の製造方法である。
造方法は、ウェハーレベルの半導体装置の製造方法であ
って、半導体ウェハーの各半導体チップに対して、一端
を前記電極パッドと接続させ、他端を前記絶縁層上に延
在させてコンタクトパッドを2次元配置で構成する配線
層を形成する工程とともに、その形成した配線層間の隙
間に電気的に接続しない放熱用のダミー配線層を形成す
るものであり、同質材により各配線層を形成でき、製造
上、別途工程を要することなく放熱構造を実現でき、効
率的なウェハーレベルの半導体装置の製造方法である。
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
する。
ある。図1において、図1(a)は構成斜視図であり、
図1(b)は図1(a)でのB−B1箇所の断面図であ
る。
置としては、リアルチップサイズパッケージ(RCS
P)であり、その主面、例えば表面上に複数の電極パッ
ド11を有した半導体チップ12と、複数の電極パッド
11を除く半導体チップ12の主面上に形成された絶縁
層13と、半導体チップ12の主面内であって、絶縁層
13上に複数の電極パッド11の各電極パッド11と接
続した配線層14により再配線接続で配置された複数の
コンタクトパッド15と、複数のコンタクトパッド15
を除く半導体チップ12の主面上に形成されたソルダー
レジストなどの絶縁性樹脂層16と、複数のコンタクト
パッド15上に各々設けられた突起電極17とよりなる
半導体装置であって、絶縁層13上に延在した配線層1
4間およびコンタクトパッド15間の隙間に電気的に接
続しない放熱用のダミー配線層14dが設けられている
半導体装置である。
12上の絶縁層13上に延在した電気的な配線層14と
配線層14との間、およびコンタクトパッド15間の隙
間には、電気的に接続しないフリーの放熱用のダミー配
線層14dが設けられているため、半導体チップ12か
ら発せられた熱を表層の絶縁性樹脂層16に効率よく伝
達して放熱させることができ、半導体装置内に蓄積する
熱を抑制し、誤動作を防止できるものである。なお、本
実施形態ではダミー配線層14d層には絶縁性樹脂層1
6を被覆しているが配線層の隙間の大小、半導体チップ
12からの発熱量によってはダミー配線層14d上には
被覆しなくてもよい。またダミー配線層14dは、電気
的な配線層14と同質材による配線層である。
れるように、電極パッド11は半導体チップ12の主面
上の周辺部に配置(ペリフェラル配置)されているもの
であるが、電極パッド11の配置はエリア配置でも、ペ
リフェラル配置でもよく、また両者の組み合わせ配置で
もよい。
低弾性体層であり、弾性率(ヤング率)として10〜2
000[kg/mm2]の範囲にあることが好ましく、
さらに10〜1000[kg/mm2]の範囲にあるこ
とがより好ましい。また、絶縁層13の線膨張率は5〜
200[ppm/℃]の範囲にあることが好ましく、さ
らに10〜100[ppm/℃]の範囲にあることがよ
り好ましい。例えばエステル結合型ポリイミドやアクリ
レート系エポキシ等のポリマーでよく、低弾性率を有
し、絶縁性であればよい。またその厚みとしては、1〜
100[μm]であり、好ましくは30[μm]であ
る。
ボールを採用しているが、金属材料によるバンプ状の突
起電極でもよい。
14を設けているので、半導体装置をプリント基板等の
配線基板上に実装する際などにおいて、半導体装置の加
熱・冷却に伴い配線層に熱応力などの応力が印加されて
も、配線層14に加わる応力が緩和される。よって、基
板実装時などにおける配線層14の断線を防止すること
ができ、信頼性の高い配線構造を実現することができ
る。
外部端子となるコンタクトパッド15が配置されている
ので、狭い面積に多数の外部端子を設けることが可能と
なるとともに、パターン形成可能な配線層14により電
極パッド11とコンタクトパッド15と接続することが
できる構造である。したがって、小型で薄型の半導体装
置であり、かつ多ピン化に対応できる半導体装置であ
る。しかも微細加工に適し、多ピン化に対応できる半導
体装置である。
パッド15の上に半田ボールなどの突起電極17が設け
られ、配線基板に半導体装置を搭載する工程が極めて簡
易かつ迅速に行なうことができる構造となっているが、
その際にも、絶縁層13により、大きな熱容量を有する
半田ボールから発生する熱応力を吸収できる。
半導体チップ12上の絶縁層13上に延在した電気的な
配線層14と配線層14との間、およびコンタクトパッ
ド15間の隙間、すなわち空きスペースに対して電気的
に接続しないフリーの放熱用のダミー配線層14dが設
けられているため、半導体チップ12から発せられた熱
を表層の絶縁性樹脂層16に効率よく伝達して放熱させ
ることができ、半導体装置内に蓄積する熱を抑制し、誤
動作を防止できるものである。
ついて説明する。
造方法を示す主要工程ごとの断面図である。本実施形態
の半導体装置の製造方法は、半導体ウェハーレベルで半
導体装置(半導体パッケージ)を製造する工法であり、
信頼性の高いリアルチップサイズパッケージの製造方法
である。
数の電極パッド11が形成された半導体チップ12がそ
の面内に複数個形成された半導体ウェハー18を用意す
る。
導体ウェハー18の各半導体チップ12の主面上であっ
て、複数の電極パッド11を除く主面領域に絶縁層13
を形成する。
にそれぞれ形成された電極パッド11とパッシベーショ
ン膜(図示せず)との上に、感光性を有する絶縁性の低
弾性材料を100[μm]程度の厚みで塗布して乾燥す
ることにより絶縁層膜を形成する。そして乾燥された絶
縁層膜に対して露光と現像とを順次行って、半導体チッ
プ12の電極パッド11の部分を開口させた絶縁層13
を形成する。この場合において、例えば露光で平行光で
はなく散乱光を使用して、開口部における絶縁層13の
断面形状を、半導体チップ12の主面に対して垂直では
なく鋭角部分のない斜辺状にして形成する。本実施形態
では、絶縁層13の開口の端部を傾斜させて半導体チッ
プ12の表面になめらかにつながるように形成すること
により、後工程の配線層を形成しやすく、また断線しに
くい構造を構成することができる。
力を軽減するためには絶縁層13の厚みは、塗布以降の
工程に支障のない範囲で厚い方が良く、例えば500
[μm]程度でも良いし1[mm]程度でも良い。ま
た、感光性を有する低弾性材料としては、例えばエステ
ル結合型ポリイミドやアクリレート系エポキシ等のポリ
マーでよく、低弾性率を有し、絶縁性であればよい。ま
た、感光性を有する低弾性材料は液状材料を乾燥させて
形成する必要はなくフィルム状に予め形成された材料を
用いても構わない。その場合には、フィルム状の低弾性
材料を半導体チップ上に貼りあわせ、露光、現像するこ
とで低弾性材料に開口部を形成することができ、半導体
チップ上の電極パッドを露出させることができる。さら
に、絶縁層13を構成する絶縁性の低弾性材料が感光性
を有する必要はない。感光性を有しない材料を用いる場
合には、レーザーやプラズマによる機械的な加工もしく
はエッチングなどの化学的加工により、半導体チップ上
の電極パッドを露出させることができる。
ハー18の各半導体チップ12に対して、一端を電極パ
ッド11と接続させ、他端を形成した絶縁層13上に延
在させてコンタクトパッド15を2次元配置で構成する
電気的な配線層14を形成する。さらにここでは、形成
した電気的な配線層14間の隙間、およびコンタクトパ
ッド15間の隙間に対して、その空きスペースを利用し
て電気的に接続しない放熱用のダミー配線層14dを形
成する。そしてダミー配線層14dは電気的な配線層1
4、コンタクトパッド15と同質材により形成するもの
である。
半導体チップ12の主面において、真空蒸着法、スパッ
タリング法、CVD法又は無電解めっき法によって例え
ば厚みが0.2[μm]程度のチタン(Ti)膜とその
上に形成された厚みが0.5[μm]程度の銅(Cu)
膜からなる薄膜金属層を形成する。そして形成した薄膜
金属層上にネガ型感光性レジストを塗布し、仕上げ製品
の所望のパターン部以外を硬化し、反応部を除去するこ
とでメッキレジスト膜を形成する。ここではメッキレジ
スト膜を形成する際にネガ型感光性レジストを用いた
が、ポジ型感光性レジストを用いてもよいことは言うま
でもない。そして電解めっき法により、メッキレジスト
膜が形成された箇所以外の薄膜金属層の上に、例えばC
u膜からなる厚膜金属層を例えば20[μm]程度の厚
みで選択的に形成する。そして厚膜金属層の形成後、メ
ッキレジスト膜を溶融除去する。そして薄膜金属層と厚
膜金属層とを溶融することのできるエッチング液、例え
ばCu膜に対しては塩化第二銅溶液で、Ti膜に対して
はEDTA溶液で全面エッチングすると、厚膜金属層よ
りも層厚が薄い薄膜金属層が先行して除去される。この
工程によって、半導体チップ12の主面において、電極
パッド11と配線層14とコンタクトパッド15とから
なる所定の金属配線パターンを形成することができる。
材料としてCuを使用したが、これに代えてCr、W、
Ti/Cu、Ni等を使用してもよい。また、薄膜金属
層と厚膜金属層とをそれぞれ異なる金属材料により構成
しておき、最終的なエッチング工程では薄膜金属層のみ
を選択的にエッチングするエッチャントを用いてもよ
い。
ハー18の各半導体チップ12の主面上であって、形成
した配線層14のコンタクトパッド15の部分を除いて
各配線層14、各電極パッド11、ダミー配線層14d
を絶縁性樹脂層16で被覆する。
ダーレジスト(絶縁性樹脂)を塗布した後に、フォトリ
ソグラフィー技術を使用して、コンタクトパッド15の
部分が露出するようにしてソルダーレジスト膜(絶縁性
樹脂層)を形成する。このソルダーレジスト膜によっ
て、コンタクトパッド15以外の部分である電極パッド
11と配線層14、ダミー配線層14dとが、実装時の
溶融した半田から保護される。
パッド15上に導電性材料により突起電極17を形成す
る。
ニッケル等からなる金属ボールをコンタクトパッド15
の上に載置して、金属ボールとコンタクトパッド15と
を溶融接合して突起電極17を形成する。
ハー18の各半導体チップ12間のダイシングスクライ
ヴライン19に対して、回転ブレード20による切断で
個々の半導体チップ12単位に分割する。
ダミー配線層14dを各電気的な配線層14間、コンタ
クトパッド15間に有した高放熱チップサイズタイプの
半導体装置を得ることができる。
は、ウェハーレベルの半導体装置の製造方法であって、
半導体ウェハーの各半導体チップに対して、一端をチッ
プ上の電極パッドと接続させ、他端を絶縁層上に延在さ
せてコンタクトパッドを2次元配置で構成する配線層を
形成する工程とともに、その形成した配線層間の隙間に
電気的に接続しない放熱用のダミー配線層を形成するも
のであり、同質材により各配線層を形成でき、製造上、
別途工程を要することなく放熱構造を実現でき、効率的
なウェハーレベルの半導体装置の製造方法である。
の絶縁層上に延在した配線層と配線層との間の隙間の空
きスペースを利用して電気的に接続しないフリーの放熱
用のダミー配線層が設けられているため、半導体チップ
から発せられた熱を表層の絶縁性樹脂に効率よく伝達し
て放熱させることができ、半導体装置内に蓄積する熱を
抑制し、誤動作を防止できるものである。
の絶縁層上に延在した配線層と配線層との間の隙間に電
気的に接続しないフリーの放熱用のダミー配線層が設け
られているため、半導体チップから発せられた熱を表層
の絶縁性樹脂に効率よく伝達して放熱させることがで
き、半導体装置内に蓄積する熱を抑制し、誤動作を防止
できるものである。
ウェハーレベルの半導体装置の製造方法であって、半導
体ウェハーの各半導体チップに対して、一端を前記電極
パッドと接続させ、他端を前記絶縁層上に延在させてコ
ンタクトパッドを2次元配置で構成する配線層を形成す
る工程とともに、その形成した配線層間の隙間に電気的
に接続しない放熱用のダミー配線層を形成するものであ
り、同質材により各配線層を形成でき、製造上、別途工
程を要することなく放熱構造を実現でき、効率的なウェ
ハーレベルの半導体装置の製造方法である。
示す断面図
示す断面図
Claims (6)
- 【請求項1】 その主面上に複数の電極パッドを有した
半導体チップと、 前記複数の電極パッドを除く半導体チップの主面上に形
成された絶縁層と、 前記半導体チップの主面内であって、前記絶縁層上に前
記複数の電極パッドと一端が接続し、他端が前記絶縁層
上に延在した電気的な配線層により再配線接続で配置さ
れた複数のコンタクトパッドと、 前記複数のコンタクトパッドを除く半導体チップの主面
上に形成された絶縁性樹脂と、 前記複数のコンタクトパッド上に各々設けられた突起電
極とよりなる半導体装置であって、 前記絶縁層上に延在した配線層間の隙間に電気的に接続
しない放熱用のダミー配線層が設けられていることを特
徴とする半導体装置。 - 【請求項2】 ダミー配線層は電気的な配線層と同質材
で構成されていることを特徴とする請求項1に記載の半
導体装置。 - 【請求項3】 電極パッドは半導体チップの主面上の周
辺部に配置されていることを特徴とする請求項1に記載
の半導体装置。 - 【請求項4】 主面上に複数の電極パッドが形成された
半導体チップがその面内に複数個形成された半導体ウェ
ハーを用意する工程と、 前記半導体ウェハーの各半導体チップの主面上であっ
て、前記複数の電極パッドを除く主面領域に絶縁層を形
成する工程と、 前記半導体ウェハーの各半導体チップに対して、一端を
前記電極パッドと接続させ、他端を前記絶縁層上に延在
させてコンタクトパッドを2次元配置で構成する電気的
な配線層を形成する工程と、 前記形成した電気的な配線層間の隙間に電気的に接続し
ない放熱用のダミー配線層を形成する工程と、 前記半導体ウェハーの各半導体チップの主面上であっ
て、前記配線層のコンタクトパッドの部分を除いて前記
配線層、ダミー配線層、前記電極パッドを絶縁性樹脂で
被覆する工程と、 前記コンタクトパッド上に導電性材料により突起電極を
形成する工程と、 前記半導体ウェハーの各半導体チップ間のダイシングス
クライヴラインに対して、ブレード切断によって個々の
半導体チップ単位に分割して半導体装置を得る工程とよ
りなることを特徴とする半導体装置の製造方法。 - 【請求項5】 形成した電気的な配線層間の隙間に電気
的に接続しない放熱用のダミー配線層を形成する工程で
は、前記電気的な配線層と同質材でダミー配線を形成す
ることを特徴とする請求項4に記載の半導体装置の製造
方法。 - 【請求項6】 突起電極を形成する工程では、突起電極
として半田ボール電極を搭載する工程であることを特徴
とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203026A JP2003017494A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203026A JP2003017494A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003017494A true JP2003017494A (ja) | 2003-01-17 |
Family
ID=19039732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001203026A Pending JP2003017494A (ja) | 2001-07-04 | 2001-07-04 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003017494A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340254A (ja) * | 2004-05-24 | 2005-12-08 | Fujikura Ltd | 半導体装置およびその製造方法ならびに電子機器 |
JP2006054309A (ja) * | 2004-08-11 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
WO2007057952A1 (ja) | 2005-11-16 | 2007-05-24 | Fujitsu Limited | 電子素子、それを有するパッケージ及び電子装置 |
JP2012160763A (ja) * | 2012-05-28 | 2012-08-23 | Renesas Electronics Corp | 半導体装置 |
US8558391B2 (en) | 2008-02-14 | 2013-10-15 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
-
2001
- 2001-07-04 JP JP2001203026A patent/JP2003017494A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340254A (ja) * | 2004-05-24 | 2005-12-08 | Fujikura Ltd | 半導体装置およびその製造方法ならびに電子機器 |
JP2006054309A (ja) * | 2004-08-11 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
WO2007057952A1 (ja) | 2005-11-16 | 2007-05-24 | Fujitsu Limited | 電子素子、それを有するパッケージ及び電子装置 |
US7643302B2 (en) | 2005-11-16 | 2010-01-05 | Fujitsu Limited | Electronic device, package having the same, and electronic apparatus |
US8558391B2 (en) | 2008-02-14 | 2013-10-15 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
JP2012160763A (ja) * | 2012-05-28 | 2012-08-23 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW587316B (en) | Semiconductor device and manufacturing method the same | |
US6633081B2 (en) | Semiconductor device on a packaging substrate | |
JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
JP3446826B2 (ja) | 半導体装置及びその製造方法 | |
JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
JP2009021620A (ja) | 電子部品の実装方法 | |
JP2001217340A (ja) | 半導体装置及びその製造方法 | |
JP4376388B2 (ja) | 半導体装置 | |
JP2006196885A (ja) | 半導体モジュールにおける熱放散のための方法および装置 | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
JP2001168231A5 (ja) | ||
JP2004023103A (ja) | 高電圧bgaパッケージ、高電圧bgaパッケージ用ヒートスプレッダーの製造方法及び高電圧bgaパッケージ用ヒートスプレッダー | |
JP2009016882A (ja) | 半導体装置およびその製造方法 | |
US20230299027A1 (en) | Structure and method for semiconductor packaging | |
JP2003017494A (ja) | 半導体装置およびその製造方法 | |
CN110718529A (zh) | 半导体装置以及半导体装置的制造方法 | |
JP4465891B2 (ja) | 半導体装置 | |
JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
JP2001007252A (ja) | 半導体装置およびその製造方法 | |
JP2001168242A (ja) | 半導体装置及びその製造方法 | |
JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
JP5070661B2 (ja) | 半導体装置およびその製造方法 | |
JP3459622B2 (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |