JP2003513504A - One-way single-wire communication interface - Google Patents
One-way single-wire communication interfaceInfo
- Publication number
- JP2003513504A JP2003513504A JP2001533641A JP2001533641A JP2003513504A JP 2003513504 A JP2003513504 A JP 2003513504A JP 2001533641 A JP2001533641 A JP 2001533641A JP 2001533641 A JP2001533641 A JP 2001533641A JP 2003513504 A JP2003513504 A JP 2003513504A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- line
- processor
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Telephone Function (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】 少なくとも１つのデータビットをホストプロセッサに転送するためのデータ通信インターフェース。そのインターフェースは、単線データ線と、データ線に接続され、データ線上の電圧を変化させるためのプルダウン回路を含むスレーブプロセッサとを含む。スレーブプロセッサは受動的であり、データ線からのデータをサンプリングすることができない。スレーブプロセッサは、少なくとも１つのデータビットを伝達するために、データ線に電圧が印加される際に、データ線上の電圧を変化させるようにプログラミングされる。 (57) Abstract: A data communication interface for transferring at least one data bit to a host processor. The interface includes a single data line and a slave processor connected to the data line and including a pull-down circuit for changing a voltage on the data line. The slave processor is passive and cannot sample data from the data lines. The slave processor is programmed to change the voltage on the data line when a voltage is applied to the data line to transmit at least one data bit.
Description
【０００１】
［関連特許出願の相互参照］
本特許出願は、本開示の譲受人に譲渡され、参照として本明細書に援用される
、１９９９年１０月２８日出願の米国仮特許出願第６０／１６１，９４０号に対
する優先権を主張する。CROSS REFERENCE TO RELATED PATENT APPLICATION This patent application is assigned to the assignee of the present disclosure and is incorporated herein by reference, US Provisional Patent Application No. 60 / Claim priority to 161,940.
【０００２】
［開示の背景］
１．開示の分野
本開示は２つのデータプロセッサ間で信号を伝送するための装置に関する。よ
り詳細には、本開示はホストプロセッサとスレーブプロセッサとの間でデータを
交換するための装置に関する。２つのプロセッサ間の接続は、1本のデータ線に
よって与えられ、通信は、スレーブプロセッサからホストプロセッサへの一方向
に行われる。[Background of Disclosure] 1. FIELD OF THE DISCLOSURE The present disclosure relates to an apparatus for transmitting a signal between two data processors. More particularly, the present disclosure relates to apparatus for exchanging data between a host processor and slave processors. The connection between the two processors is provided by a single data line and communication is unidirectional from the slave processor to the host processor.
【０００３】
２．関連技術
たとえば、セルラー電話、携帯情報端末およびカムコーダのようなポータブル
電子装置の場合に、ポータブル電子装置の種々の構成要素を互いに接続し、その
構成要素が通信できるようにするためのアーキテクチャ／プロトコルが開発され
ている。１つの簡単な例には、ポータブル電子装置（「ホスト」装置）に着脱可
能に接続することができるバッテリパック（「スレーブ」装置）がある。最低で
も、そのバッテリパックは、ポータブル電子装置と通信し、バッテリ内に含まれ
るエネルギーの量をカムコーダに通知することができなければならない。2. Related Art For example, in the case of portable electronic devices such as cellular phones, personal digital assistants and camcorders, there is an architecture / protocol for connecting the various components of the portable electronic device to each other and enabling the components to communicate. Being developed. One simple example is a battery pack (“slave” device) that can be removably connected to a portable electronic device (“host” device). At a minimum, the battery pack must be able to communicate with the portable electronic device and notify the camcorder of the amount of energy contained in the battery.
【０００４】
通信アーキテクチャは、できる限り少ない接続を用いて設計されることが好ま
しい。現在、最もよく用いられているアーキテクチャの１つにシステム管理（Ｓ
Ｍ）バスがあり、そのバスには、ホスト構成装置とスレーブ構成要素とを相互接
続するために３本のワイヤが含まれる。装置および構成要素は、ワイヤのうちの
１本を用いて通信し、その間、第２のワイヤ上ではクロック信号が供給され、第
３のワイヤはグランドとして用いられる。The communication architecture is preferably designed with as few connections as possible. Currently, one of the most popular architectures is system management (S
M) There is a bus, which contains three wires for interconnecting the host and slave components. The device and the components communicate using one of the wires while the clock signal is provided on the second wire and the third wire is used as ground.
【０００５】
現在、ＳＭバス上で用いるのに一般的なプロトコルはＩ2Ｃ（Inter-Integrate
d Circuit）であり、これは、当初、フィリップスセミコンダクタ社によって開
発されたものである。そのプロトコルは同期信号を用いており、多数のマスター
および多数のスレーブ構成要素（多数のバッテリを含み、その場合に、システム
は、各バッテリの条件の種々の態様をモニタする）に対応するという利点を有す
る。Currently, a general protocol used on the SM bus is I 2 C (Inter-Integrate).
d Circuit), which was originally developed by Philips Semiconductor Company. The protocol uses synchronization signals and has the advantage of supporting multiple master and multiple slave components (including multiple batteries, where the system monitors various aspects of each battery's condition). Have.
【０００６】
しかしながら、セルラー電話製造業者の場合、２本のみのワイヤを含む通信ア
ーキテクチャを用いることを重要視してきている。大部分のセルラー電話会社に
よって採用されているアーキテクチャ／プロトコルは、ダラスセミコンダクタ社
、ベンチマーク社、ユニトロード社およびテキサス・インスツルメント社によっ
て開発された「ＤＱ」システムである。ＤＱシステムは、１本のワイヤおよびグ
ランドワイヤを用いて、ホスト装置と多数のスレーブ構成要素とを接続する。デ
ータは、グランド以外の１本のワイヤ上で双方向に伝送される。そのアーキテク
チャは、その線をハイ状態に保持するプルアップ抵抗を含み、その線をプルダウ
ンすることによりデータが送信されるようにしており、結果として、その線の状
態は、各ビットが送信される場合にアップあるいはダウンされる。However, cellular telephone manufacturers have emphasized the use of communication architectures that include only two wires. The architecture / protocol adopted by most cellular telephone companies is the "DQ" system developed by Dallas Semiconductor, Benchmark, Unitrode and Texas Instruments. The DQ system uses a single wire and a ground wire to connect the host device to a number of slave components. Data is transmitted bidirectionally on one wire other than ground. The architecture includes a pull-up resistor that holds the line high, pulling the line down causes data to be transmitted, so that the state of the line is such that each bit is transmitted. If it goes up or down.
【０００７】
双方向で単線のバスの１つの短所は、多数のスレーブ構成要素が１つのマスタ
ー装置に接続されている場合に、ハンドシェークが複雑になり、ホスト装置が各
スレーブ構成要素に個別に問い合わせを行わなければならないことである。One disadvantage of the bi-directional, single wire bus is that when many slave components are connected to one master device, handshaking becomes complicated and the host device queries each slave component individually. Is what you have to do.
【０００８】
双方向単線バスの別の短所は、２つのハーフチャネルの通信を追跡するために
、ある程度、時間領域あるいは周波数領域の関係を使用する必要があることであ
る。システムの費用を最小に抑えるために、不安定な振動子を用いることにより
、精度の低い時間基準が与えられる。この精度の低い時間基準は、電気的な関係
とともに、単線バス上の双方向通信のために必要な基準を供給する。Another disadvantage of the bi-directional single wire bus is that, to some extent, it is necessary to use a time domain or frequency domain relationship to track the communication of the two half channels. The use of unstable oscillators provides an inaccurate time reference to minimize system cost. This less accurate time reference provides the electrical reference, as well as the reference required for bidirectional communication on a single wire bus.
【０００９】
双方向単線バスのさらに別の短所は、双方向型の通信に起因して、スレーブ構
成要素が、データ線をサンプリングし、ホストからのメッセージを受信するため
の能力を必要としなければならないことである。それゆえ、Ｉ2Ｃシステムのス
レーブ構成要素は、大部分の場合に、スレーブがメッセージを受信できるように
するために必要とされるアーキテクチャを必要とし、それによりスレーブのコス
トが上昇し、構成が複雑になる。Yet another disadvantage of the bidirectional single wire bus is that due to bidirectional communication, the slave component must have the ability to sample the data lines and receive messages from the host. That is not the case. Therefore, the slave component of an I 2 C system, in most cases, requires the architecture needed to allow the slave to receive messages, which increases the cost of the slave and the configuration It gets complicated.
【００１０】
したがって、スレーブ構成要素のプロセッサをホスト構成要素のプロセッサに
接続するための、新しい改善された通信アーキテクチャ／プロトコルが依然とし
て望まされている。新しいアーキテクチャ／プロトコルは、上記のＩ2Ｃおよび
ＤＱシステムと比べて、簡単で、かつ低コストであることが好ましい。Therefore, there remains a need for new and improved communication architectures / protocols for connecting a processor of a slave component to a processor of a host component. The new architecture / protocol is preferably simple and low cost compared to the I 2 C and DQ systems described above.
【００１１】
［開示の概要］
上記を鑑みて、本開示は、少なくとも１つのデータビットをホストプロセッサ
に転送するためのデータ通信インターフェースを提供する。そのインターフェー
スは、単線データ線と、データ線に接続され、データ線上の電圧を変化させるた
めのプルダウン回路を含むスレーブプロセッサを備える。スレーブプロセッサは
、データ線からのデータをサンプリングすることはできないが、データ線に電圧
が印加される際に、少なくとも１つのデータビットを伝達するために、プルダウ
ン回路を用いてデータ線上の電圧を変化させるようにプログラミングされる。SUMMARY OF THE DISCLOSURE In view of the above, the present disclosure provides a data communication interface for transferring at least one data bit to a host processor. The interface comprises a single wire data line and a slave processor connected to the data line and including a pull-down circuit for varying the voltage on the data line. The slave processor cannot sample the data from the data line, but uses a pull-down circuit to change the voltage on the data line to carry at least one data bit when the voltage is applied to the data line. Is programmed to let.
【００１２】
本開示の一態様によれば、スレーブプロセッサは、電圧を印加されたデータ線
上の電圧をローレベルに降下させることにより「０」を伝達し、電圧を印加され
たデータ線上の電圧をハイレベルに上昇させることにより「１」を伝達するよう
にプログラミングされる。According to one aspect of the present disclosure, the slave processor transmits “0” by lowering the voltage on the data line to which the voltage is applied to a low level, and the voltage on the data line to which the voltage is applied is transmitted. It is programmed to deliver a "1" by raising it to a high level.
【００１３】
本開示の別の態様によれば、そのインターフェースは、データ線に接続され、
ホストプロセッサの要求時に、データ線上の電圧を変化させるためのプルダウン
回路を含むホストプロセッサを備える。ホストプロセッサは、データ線からのデ
ータをサンプリングすることができ、スレーブプロセッサから少なくとも１つの
データビットが望まれる際に、プルダウン回路を用いてデータ線に電圧を印加す
るようにプログラミングされる。またホストプロセッサは、電圧を印加されたデ
ータ線上の電圧をサンプリングし、スレーブプロセッサによって伝達されたビッ
トの値を判定するようにもプログラミングされる。According to another aspect of the present disclosure, the interface is connected to a data line,
The host processor includes a pull-down circuit for changing the voltage on the data line when the host processor requests. The host processor is capable of sampling the data from the data line and is programmed to apply a voltage to the data line using a pull-down circuit when at least one data bit from the slave processor is desired. The host processor is also programmed to sample the voltage on the energized data lines and determine the value of the bits transmitted by the slave processor.
【００１４】
以下にさらに詳細に記載されるように、ここで開示される通信アーキテクチャ
／プロトコルは、最小限のハードウエアを用いて、スレーブからホストに予め選
択された情報を伝達する。その通信フォーマットは簡単であり、連続してモニタ
することを必要とせず、結果として、当然ポータブル電子装置において重要であ
る、ホストおよびスレーブ両方のための電力消費の低減につながる。したがって
、ここで開示される片方向単線通信インターフェースは、たとえばセルラー電話
、携帯情報端末およびカムコーダのような携帯電子装置あるいは他の低電力ポー
タブル電子装置の場合に特に注目に値する。As described in further detail below, the communication architecture / protocol disclosed herein uses minimal hardware to convey preselected information from the slave to the host. The communication format is simple and does not require continuous monitoring, resulting in reduced power consumption for both the host and slave, which is of course important in portable electronic devices. Thus, the one-way one-wire communication interface disclosed herein is particularly noteworthy in the case of portable electronic devices such as cellular telephones, personal digital assistants and camcorders, or other low power portable electronic devices.
【００１５】 本開示は、添付の図面を参照して記載される。[0015] The present disclosure will be described with reference to the accompanying drawings.
【００１６】
なお、いくつかの図面を通して、同様の参照符号は同一あるいは対応する構成
要素およびユニットを示す。It should be noted that like reference numerals refer to the same or corresponding components and units throughout the several views.
【００１７】
［開示の詳細な説明］
図１〜図４を参照すると、本開示は、単線データ線上でスレーブプロセッサか
らホストプロセッサに少なくとも１つのデータビットを伝達する方法を提供する
。その方法は、データ線からのデータをサンプリングすることができないスレー
ブプロセッサを設けるステップを含む。またその方法は、スレーブプロセッサか
ら少なくとも１つのデータビットが望まれる際に、ホストプロセッサを用いてデ
ータ線に電圧を印加するステップと、スレーブプロセッサを用いて、電圧を印加
されたデータ線上の電圧を変化させるステップと、ホストプロセッサを用いて、
電圧を印加されたデータ線上の電圧をサンプリングし、スレーブプロセッサによ
って伝達されたビットの値を判定するステップとを含む。Detailed Description of the Disclosure With reference to FIGS. 1-4, the present disclosure provides a method of communicating at least one data bit from a slave processor to a host processor on a single wire data line. The method includes providing a slave processor that is unable to sample the data from the data line. The method also includes applying a voltage to the data line using the host processor when at least one data bit is desired from the slave processor, and using the slave processor to apply the voltage on the applied data line. Using the step of changing and the host processor,
Sampling the voltage on the energized data line to determine the value of the bit transmitted by the slave processor.
【００１８】
スレーブプロセッサにより所望のデータビットが伝達された際に、ホストプロ
セッサはデータ線への電圧の印加を中止する。スレーブプロセッサは、ホストに
よってデータ線に電圧が印加され、ホストが全データ信号を受信する準備をした
後の予め選択された時間まで、データビットを伝達するために電圧を印加された
データ線上の電圧を変化させ始めないことが好ましい。When the desired data bit is transmitted by the slave processor, the host processor stops applying the voltage to the data line. A slave processor is a voltage on a data line that is energized to carry a data bit until a preselected time after the host has applied a voltage to the data line and the host is ready to receive all data signals. It is preferable not to start changing.
【００１９】
図２に最もわかりやすく示されるように、ホストプロセッサを用いるデータ線
の電圧の印加は、データ線を論理ハイレベルに上昇させることによってなされる
。その後、スレーブプロセッサは、電圧を印加されたデータ線上の電圧をローレ
ベルに降下させることにより「０」を伝達し、電圧を印加されたデータ線上の電
圧をハイレベルに上昇させることにより「１」を伝達する。その通信方法は、モ
ジュール内のバッテリからの電荷の移動を最小限に抑えるように設計されること
が好ましい。したがって、スレーブプロセッサは決してデータ線に電流を供給す
ることはなく、電流を受け取るだけである。As best shown in FIG. 2, application of the voltage on the data line using the host processor is done by raising the data line to a logic high level. Then, the slave processor transmits "0" by lowering the voltage on the data line to which the voltage is applied to a low level, and "1" by increasing the voltage on the data line to which the voltage is applied to a high level. To convey. The communication method is preferably designed to minimize the transfer of charge from the battery within the module. Therefore, the slave processor never supplies current to the data line, only receives current.
【００２０】
図１に示されるように、コンピュータ処理ユニット（ＣＰＵ）を有するホスト
装置は、ホストプロセッサを含む。またＣＰＵは、データ線上の電圧を変化させ
るために、ホストプロセッサによって制御されるプルダウントランジスタも備え
る。スレーブ構成要素は、スレーブプロセッサを備えるＣＰＵを有し、データ線
上の電圧を変化させるための、非常にインピーダンスの高いプルダウン抵抗も備
える（非常にインピーダンスの高いプルダウン抵抗は、スレーブ構成要素におい
て、ノードが浮動状態になる危険性を回避するためにのみ用いられる）。図示さ
れるように、そのシステムは、装置と構成要素との間に延在する電源線およびグ
ランド線も含む。全ての線は、スレーブ構成要素とホスト構成要素との間に接続
可能に分配され、それらの線を所望により再接続することができ、それによりス
レーブがホストに差し込まれることができるようにする（たとえば、セルラー電
話にプラグインされるバッテリ）。As shown in FIG. 1, a host device having a computer processing unit (CPU) includes a host processor. The CPU also includes a pull-down transistor controlled by the host processor to change the voltage on the data line. The slave component has a CPU with a slave processor and also has a very high impedance pull-down resistor for changing the voltage on the data line (a very high impedance pull-down resistor is a node in the slave component). Used only to avoid the risk of floating). As shown, the system also includes power and ground lines extending between the device and the components. All wires are connectably distributed between the slave and host components, and those wires can be reconnected as desired, thereby allowing the slave to be plugged into the host ( For example, a battery that is plugged into a cellular phone).
【００２１】
図３は、図１のホストプロセッサによって用いるための、本開示による「デー
タ開始」アルゴリズムを示し、一方、図４は、図１のスレーブプロセッサによっ
て用いるための、本開示による「データ送信」アルゴリズムを示す。図４の「デ
ータ送信」アルゴリズムを用いる場合、スレーブプロセッサは、ホストプロセッ
サがデータ線に電圧を印加し、ホストプロセッサによって起動されるまで動作し
ない。FIG. 3 illustrates a “data start” algorithm according to the present disclosure for use by the host processor of FIG. 1, while FIG. 4 illustrates “data transmission according to the present disclosure” for use by the slave processor of FIG. The algorithm is shown. With the "send data" algorithm of Figure 4, the slave processor does not operate until the host processor applies a voltage to the data line and is activated by the host processor.
【００２２】
図５は、図１のゲスト装置によって用いるための、本開示による別の「データ
送信」アルゴリズムを示す。その別のアルゴリズムを用いるとき、スレーブプロ
セッサは、データ線がホストによって電圧を印加されていない場合であっても、
単に予め選択されたインターバルでデータを伝達しようとする。FIG. 5 illustrates another “send data” algorithm according to the present disclosure for use by the guest device of FIG. When using that alternative algorithm, the slave processor is able to use the data line even if it is not energized by the host.
It simply attempts to transmit the data at preselected intervals.
【００２３】
図６には、図１のスレーブＣＰＵを含む、バッテリパックを含むスレーブ構成
要素が示される。スレーブＣＰＵの他に、そのバッテリパックは、バッテリと、
バッテリの可変の特性を測定し、かつその測定値を指示するアナログ信号を生成
するための少なくとも１つの測定装置と、その測定値を指示するアナログ信号を
少なくとも１つのデータビットに変換するためのアナログ／デジタルコンバータ
とを備える。スレーブＣＰＵはコンバータに接続されており、コンバータから少
なくとも１つのデータビットを受信し、かつデータ線に電圧が印加されるまで、
少なくとも１つのデータビットを格納するためのメモリ（図示せず）を備える。FIG. 6 shows slave components including a battery pack, including the slave CPU of FIG. In addition to the slave CPU, the battery pack includes a battery,
At least one measuring device for measuring a variable characteristic of a battery and generating an analog signal indicating the measured value, and an analog for converting the analog signal indicating the measured value into at least one data bit / Digital converter. The slave CPU is connected to the converter, receives at least one data bit from the converter, and applies a voltage to the data line,
A memory (not shown) is provided for storing at least one data bit.
【００２４】
図６に示されるように、バッテリパックの少なくとも１つの測定装置は、電圧
レベル、電流、温度および電流使用量を測定するための手段を備える。また図示
されるように、バッテリパックは、図１のホストＣＰＵを含むポータブル製品（
たとえば、セルラー電話）に接続することができる。As shown in FIG. 6, at least one measuring device of the battery pack comprises means for measuring voltage level, current, temperature and current usage. As shown in the figure, the battery pack is a portable product (including the host CPU of FIG. 1).
Cell phone).
【００２５】
図７に示されるように、別のスレーブＣＰＵは、信号入力線、データ出力線お
よび信号出力線を含む。またスレーブＣＰＵは、信号出力線上の電圧を変化させ
るためのプルダウン回路を含むプロセッサも備える。プロセッサは、信号入力線
およびデータ出力線に接続され、信号入力線の電圧が変化する際に、データ出力
線上で少なくとも１つのデータビットを転送するようにプログラミングされる。
またプロセッサは、データ線上での少なくとも１つのデータビットの転送が完了
する際に、信号出力線上の電圧を変化させるようにもプログラミングされる。As shown in FIG. 7, another slave CPU includes a signal input line, a data output line, and a signal output line. The slave CPU also includes a processor including a pull-down circuit for changing the voltage on the signal output line. The processor is connected to the signal input line and the data output line, and is programmed to transfer at least one data bit on the data output line when the voltage of the signal input line changes.
The processor is also programmed to change the voltage on the signal output line when the transfer of at least one data bit on the data line is complete.
【００２６】
図７のスレーブＣＰＵは、ホスト装置とシーケンシャルに通信するために、他
のスレーブ構成要素と直列に接続されるように構成される。図８は、本開示にし
たがって構成され、ホスト装置とシーケンシャルに通信するために互いに直列に
接続される図７の複数のスレーブ構成要素を含むバッテリパックを示す。各スレ
ーブ構成要素は、バッテリに接続される。図には示されないが、各スレーブ構成
要素は、バッテリの可変の特性を測定するための少なくとも１つの測定装置と、
その測定装置によって生成されるアナログ信号をデジタル信号に変換するための
アナログ／デジタルコンバータとを含む。The slave CPU of FIG. 7 is configured to be serially connected to other slave components to communicate sequentially with the host device. FIG. 8 illustrates a battery pack configured according to the present disclosure and including a plurality of slave components of FIG. 7 connected in series with each other for sequential communication with a host device. Each slave component is connected to a battery. Although not shown in the figure, each slave component comprises at least one measuring device for measuring variable characteristics of the battery,
And an analog-to-digital converter for converting an analog signal generated by the measuring device into a digital signal.
【００２７】
図示されるように、スレーブＣＰＵの信号入力線および信号出力線は直列に接
続される。またそのアセンブリは、プロセッサを有するアセンブリＣＰＵと、ホ
スト構成要素（図示せず）に接続するための単線データ線と、スレーブ構成要素
の各データ出力線から信号を受信するように構成される情報線と、接続されるス
レーブ構成要素のうちの第１の構成要素の信号入力線に接続されるコマンド線と
を含む。As shown in the figure, the signal input line and the signal output line of the slave CPU are connected in series. The assembly also includes an assembly CPU having a processor, a single wire data line for connecting to a host component (not shown), and an information line configured to receive signals from each data output line of the slave component. And a command line connected to the signal input line of the first component of the connected slave components.
【００２８】
アセンブリプロセッサはアセンブリデータ線に接続されており、データ線に接
続されるホストに信号を伝達するために、データ線上の電圧を変化させるための
第１のプルダウン回路を備える。またプロセッサはコマンド線に接続されており
、コマンド線上の電圧を変化させるための第２のプルダウン回路も備える。プロ
セッサはさらに情報線にも接続される。The assembly processor is connected to the assembly data line and comprises a first pull-down circuit for changing the voltage on the data line for transmitting a signal to a host connected to the data line. The processor is also connected to the command line and comprises a second pull-down circuit for changing the voltage on the command line. The processor is also connected to the information line.
【００２９】
プロセッサは、データ線に電圧が印加される際に、第２のプルダウン回路を用
いてコマンド線上の電圧を変化させ、第１のスレーブＣＰＵに信号を伝達し、情
報を報告するようにプログラムされる。またアセンブリプロセッサは、スレーブ
構成要素からの少なくとも１つのデータビットが情報線において受信される際に
、データ線上で、スレーブ構成要素（すなわち、第１のスレーブ、第２のスレー
ブ・・・）の識別情報と、特定のスレーブ構成要素の少なくとも１つのデータビ
ット（すなわち、スレーブの各バッテリについての情報）とを含む情報を伝達す
るために、第１のプルダウン回路を用いて、データ線上の電圧を変化させるよう
にもプログラムされる。When the voltage is applied to the data line, the processor changes the voltage on the command line by using the second pull-down circuit, transmits a signal to the first slave CPU, and reports information. Programmed. The assembly processor also identifies the slave component (ie, the first slave, the second slave ...) On the data line when at least one data bit from the slave component is received on the information line. A first pull-down circuit is used to vary the voltage on the data line to convey information including information and at least one data bit of a particular slave component (ie, information about each battery of the slave). It is also programmed to let you.
【００３０】
こうして、ホストがアセンブリのデータ線に電圧を印加するとき、アセンブリ
プロセッサは、第１のスレーブＣＰＵに、第１のバッテリに関する情報を情報線
上でアセンブリＣＰＵに伝達するように指示するために、コマンド線上の電圧を
プルダウンする。その後、アセンブリプロセッサは、図２のプロトコルを用いて
、データ線上でバッテリ番号および情報をホストに伝達する。Thus, when the host applies a voltage to the data line of the assembly, the assembly processor directs the first slave CPU to communicate information about the first battery to the assembly CPU on the information line. , Pull down the voltage on the command line. The assembly processor then communicates the battery number and information to the host on the data line using the protocol of FIG.
【００３１】
その後、第２、第３および第４のスレーブが、そのバッテリ情報をアセンブリ
ＣＰＵにシーケンシャルに報告し、それにより、バッテリ識別子およびバッテリ
情報がホストにシーケンシャルに報告される。スレーブＣＰＵのうちの最後のＣ
ＰＵ（特定の実施形態では第４のスレーブ）の信号出力線は、アセンブリプロセ
ッサの情報線にも接続される。最後のスレーブが、アセンブリＣＰＵへの情報の
報告を終了した時点で、その最後のスレーブは、最後のスレーブがスレーブの信
号出力線およびアセンブリＣＰＵの情報線を通して報告を行ったことをアセンブ
リに伝達する。その後、アセンブリＣＰＵは、そのアセンブリの全てのスレーブ
が報告を行ったことをホストに伝達する。Thereafter, the second, third and fourth slaves report their battery information sequentially to the assembly CPU, whereby the battery identifier and the battery information are reported to the host sequentially. Last C of slave CPU
The signal output line of the PU (fourth slave in a particular embodiment) is also connected to the information line of the assembly processor. When the last slave finishes reporting information to the assembly CPU, the last slave communicates to the assembly that the last slave has reported through the slave's signal output line and the assembly CPU's information line. . The assembly CPU then communicates to the host that all slaves of that assembly have reported.
【００３２】
スレーブＣＰＵの信号入力線および信号出力線は電圧レベルシフタを介して接
続され、データ出力線は、オプトアイソレータを介して、アセンブリＣＰＵの情
報線に接続されることが好ましい。さらに、スレーブの信号出力線およびアセン
ブリＣＰＵの情報線はオプトアイソレータを介して接続される。It is preferable that the signal input line and the signal output line of the slave CPU are connected via a voltage level shifter, and the data output line is connected to the information line of the assembly CPU via an opto-isolator. Further, the signal output line of the slave and the information line of the assembly CPU are connected via an opto-isolator.
【００３３】
したがって、本開示は、ホストプロセッサとスレーブプロセッサとの間に１つ
のデータ線を接続することを含む、新しく、改善された通信アーキテクチャおよ
びプロトコルを提供する。このアプローチでは、ホストプロセッサ（セルラー電
話、ＰＤＡあるいはカムコーダのようなポータブル電子装置内に存在する場合が
ある）は、正の電圧をデータ線に結合するためのスイッチを含む。その際、スレ
ーブプロセッサ（バッテリをモニタするためにバッテリパックに収容される場合
がある）は、所定のプロトコルを用いて、ある設定された速度で、データ線に沿
って一方向にのみデータを伝達する。The present disclosure thus provides a new and improved communication architecture and protocol that includes connecting one data line between a host processor and a slave processor. In this approach, the host processor (which may be present in a portable electronic device such as a cellular phone, PDA or camcorder) includes a switch to couple the positive voltage to the data line. At that time, the slave processor (which may be housed in a battery pack to monitor the battery) transmits data in only one direction along the data line at a set speed using a predetermined protocol. To do.
【００３４】
したがって、ホストプロセッサが情報を必要とするとき、ホストはデータ線に
電圧を印加し、スレーブプロセッサは、ホストに情報を送信することができる。
スレーブプロセッサからのデータ伝送が完了するとき、あるいはその伝送が完了
する前（すなわち、ホストプロセッサの判断による）であっても、ホストプロセ
ッサはデータ線から電圧源を除去し、データ線がロー状態になるようにすること
ができる。スレーブは、データ線に電圧が印加される際に起動され、そのときに
のみデータを送信するようにプログラムされるか、データ線の状態に関係なく、
データを連続して送信することができる。Therefore, when the host processor needs information, the host applies a voltage to the data line, and the slave processor can send information to the host.
When the data transfer from the slave processor is complete, or even before the transfer is complete (ie, at the discretion of the host processor), the host processor removes the voltage source from the data line and pulls the data line low. Can be. A slave is activated when a voltage is applied to the data line and is programmed to send data only at that time, or regardless of the state of the data line.
Data can be transmitted continuously.
【００３５】
本開示による多数のスレーブプロセッサを含む装置では、ホストプロセッサに
よる各スレーブの問合せは、シーケンシャルに、かつ周期的に行われる。一実施
形態（図示せず）では、各スレーブは、ホストに送信するための所望の情報を用
いて、リアルタイムに連続して更新されることができる、シフトレジスタのよう
な記憶装置を備えることができる。その後、ホストによって起動される際に、ス
レーブは、直前に更新された情報をホストに供給する。さらに別の実施形態（図
示せず）は、周期的に、かつ時間差のある時間遅延で多数のバッテリをモニタす
るためのシステムか、あるいはどのスレーブが問い合わせられているかを判定す
るためのワイヤードＯＲ論理構成を含む場合もある。種々の任意の方式あるいは
論理構成を用いて、別のスレーブが単線データ線を使用しているか否かを判定す
ることもできる。In a device including multiple slave processors according to the present disclosure, interrogation of each slave by the host processor is done sequentially and periodically. In one embodiment (not shown), each slave may be equipped with a storage device, such as a shift register, that may be continuously updated in real time with the desired information to send to the host. it can. Then, when activated by the host, the slave supplies the host with the most recently updated information. Yet another embodiment (not shown) is a system for monitoring multiple batteries periodically and with staggered time delays, or wired OR logic to determine which slave is being queried. It may also include a configuration. Any of a variety of schemes or logical configurations may be used to determine if another slave is using a single wire data line.
【００３６】
上記の実施形態が例示にすぎないことは当業者には理解されよう。これらの例
は、本発明の概念の範囲のうちのある部分を示すための一助となるが、これらの
例は、開示される新規の概念内にある全ての範囲の変形形態に到底及ぶものでは
ない。したがって、本開示に記載される革新的な概念の範囲は、添付の特許請求
の範囲によってのみ制限される。Those skilled in the art will appreciate that the above embodiments are merely exemplary. While these examples serve to illustrate some of the scope of the inventive concept, they are not intended to cover all the scope variations within the disclosed novel concept. Absent. Therefore, the scope of the innovative concepts described in this disclosure is limited only by the appended claims.
【図１】
一方向単線バスを介してホスト装置に接続されるスレーブ構成要素を含む、本
開示による通信インターフェースを示す簡略化した概略図である。FIG. 1 is a simplified schematic diagram illustrating a communication interface according to the present disclosure, including slave components connected to a host device via a one-way single wire bus.
【図２】
図１のインターフェースで用いるための、本開示による一方向通信を示す、デ
ータ線電圧対時間のグラフである。2 is a graph of data line voltage versus time showing one-way communication according to the present disclosure for use in the interface of FIG.
【図３】
図１のホスト装置によって用いるための、本開示による「データ開始」アルゴ
リズムを示す流れ図である。3 is a flow diagram illustrating a "start data" algorithm according to the present disclosure for use by the host device of FIG.
【図４】
図１のスレーブ構成要素によって用いるための、本開示による「データ送信」
アルゴリズムを示す流れ図である。FIG. 4 “Data transmission” according to the present disclosure for use by the slave component of FIG.
6 is a flowchart showing an algorithm.
【図５】
図１のゲスト装置によって用いるための、本開示による「データ送信」アルゴ
リズムを示す流れ図である。5 is a flow diagram illustrating a "send data" algorithm according to the present disclosure for use by the guest device of FIG.
【図６】
バッテリパックを含むスレーブ構成要素を、ポータブル電子製品を含むホスト
装置に接続する一方向単線バスを含む、本開示による通信インターフェースを示
す簡略化した概略図である。FIG. 6 is a simplified schematic diagram illustrating a communication interface according to the present disclosure including a one-way single wire bus connecting a slave component including a battery pack to a host device including a portable electronic product.
【図７】
ホスト装置とシーケンシャルに通信するためのコンピュータ処理装置と類似の
、他のユニットと直列に接続されるように構成される、本開示によるコンピュー
タ処理ユニットを示す簡略化した概略図である。FIG. 7 is a simplified schematic diagram of a computer processing unit according to the present disclosure, which is similar to a computer processing device for sequentially communicating with a host device and is configured to be connected in series with other units. .
【図８】
本開示にしたがって構成され、ホスト装置とシーケンシャルに通信するために
互いに直列に接続される図７の複数のコンピュータ処理装置を含むバッテリパッ
クを示す簡略化した概略図である。FIG. 8 is a simplified schematic diagram illustrating a battery pack including a plurality of computer processing devices of FIG. 7 configured in accordance with the present disclosure and connected in series with each other for sequential communication with a host device.
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ Ｆターム(参考） 5K027 AA11 BB14 CC08 GG02 5K029 AA18 CC01 DD02 DD12 GG07 LL20 5K034 AA10 DD01 EE05 HH01 HH02 KK04 SS01 ─────────────────────────────────────────────────── ─── Continued front page (81) Designated countries EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), OA (BF, BJ , CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, K E, LS, MW, MZ, SD, SL, SZ, TZ, UG , ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, C A, CH, CN, CR, CU, CZ, DE, DK, DM , DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, K E, KG, KP, KR, KZ, LC, LK, LR, LS , LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, R U, SD, SE, SG, SI, SK, SL, TJ, TM , TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW F term (reference) 5K027 AA11 BB14 CC08 GG02 5K029 AA18 CC01 DD02 DD12 GG07 LL20 5K034 AA10 DD01 EE05 HH01 HH02 KK04 SS01
Claims (20)
に少なくとも１つのデータビットを伝達する方法であって、 前記データ線からのデータをサンプリングすることができないスレーブプロセ
ッサを設けるステップと、 前記スレーブプロセッサから少なくとも１つのデータビットが望まれる際に、
ホストプロセッサを用いて前記データ線に電圧を印加するステップと、 前記スレーブプロセッサを用いて、前記電圧を印加されたデータ線上の電圧を
変化させるステップと、 前記スレーブプロセッサによって伝達されるビットの値を判定するために、前
記ホストプロセッサを用いて、前記電圧を印加されたデータ線上の電圧をサンプ
リングするステップとを含む方法。1. A method of transmitting at least one data bit from a slave processor to a host processor on a single wire data line, the method comprising: providing a slave processor that is not capable of sampling data from the data line; When at least one data bit from
Applying a voltage to the data line by using a host processor; changing a voltage on the data line to which the voltage is applied by using the slave processor; setting a value of a bit transmitted by the slave processor; Determining the voltage on the energized data line using the host processor to determine.
された際に、前記データ線への電圧の印加を中止するステップをさらに含む請求
項１に記載の方法。2. The method of claim 1, further comprising discontinuing applying a voltage to the data line when a desired data bit is transmitted by the slave processor.
セッサは、前記電圧を印加されたデータ線上の電圧を変化させる請求項１に記載
の方法。3. The method of claim 1, wherein the slave processor changes the voltage on the energized data line only after a preselected time period has elapsed.
電圧を印加されたデータ線上の電圧をローレベルに降下させる請求項１に記載の
方法。4. The method of claim 1, wherein the slave processor drops the voltage on the voltage-applied data line to a low level to transmit a "0".
電圧を印加されたデータ線上の電圧をハイレベルに上昇させる請求項１に記載の
方法。5. The method of claim 1, wherein the slave processor raises the voltage on the energized data line to a high level to transmit a "1".
、前記データ線を論理ハイレベルに上昇させることによってなされる請求項１に
記載の方法。6. The method of claim 1, wherein applying a voltage on the data line using the host processor is done by raising the data line to a logic high level.
るためのデータ通信インターフェースであって、 単線データ線と、 該データ線に接続されるスレーブプロセッサであって、前記スレーブプロセッ
サは前記スレーブプロセッサの要求時に前記データ線上の電圧を変化させるため
のプルダウン回路を備え、また前記スレーブプロセッサは前記データ線からデー
タをサンプリングすることができない、該スレーブプロセッサとを備え、 該スレーブプロセッサは、少なくとも１つのデータビットを伝達するために、
前記データ線に電圧が印加される際に、前記プルダウン回路を用いて前記データ
線上の電圧を変化させるようにプログラミングされるデータ通信インターフェー
ス。7. A data communication interface for transferring at least one data bit to a host processor comprising: a single wire data line and a slave processor connected to the data line, the slave processor being the slave processor. A pull-down circuit for changing the voltage on the data line upon request of the slave processor, the slave processor being unable to sample data from the data line, the slave processor comprising at least one slave processor. To carry the data bits
A data communication interface programmed to change the voltage on the data line using the pull-down circuit when a voltage is applied to the data line.
時間が経過した後にのみ前記電圧を印加されたデータ線上の電圧を変化させるよ
うにプログラミングされる請求項７に記載のインターフェース。8. The interface of claim 7, wherein the slave processor includes a clock and is programmed to change the voltage on the energized data line only after a preselected time period has elapsed.
電圧を印加されたデータ線上の電圧をローレベルに降下させる請求項７に記載の
インターフェース。9. The interface according to claim 7, wherein the slave processor drops the voltage on the data line to which the voltage is applied to a low level in order to transmit “0”.
記電圧を印加されたデータ線上の電圧をハイレベルに上昇させる請求項７に記載
のインターフェース。10. The interface according to claim 7, wherein the slave processor raises the voltage on the data line to which the voltage is applied to a high level in order to transmit “1”.
、前記ホストプロセッサは、前記ホストプロセッサの要求時に前記データ線上の
電圧を変化させるためのプルダウン回路を含み、また前記ホストプロセッサは前
記データ線からデータをサンプリングすることができ、 前記ホストプロセッサは、前記スレーブプロセッサから少なくとも１つのデー
タビットが望まれる際に、前記プルダウン回路を用いて前記データ線に電圧を印
加し、かつ前記スレーブプロセッサによって伝達されるビットの値を判定するた
めに、前記電圧を印加されたデータ線上の電圧をサンプリングするようにプログ
ラミングされる請求項７に記載のインターフェース。11. A host processor connected to the data line, further comprising: a pull-down circuit for changing a voltage on the data line when requested by the host processor, and the host processor including the pull-down circuit. Data can be sampled from a data line, the host processor applying a voltage to the data line using the pull-down circuit when at least one data bit is desired from the slave processor, and the slave processor. 8. The interface of claim 7, wherein the interface is programmed to sample the voltage on the voltage-applied data line to determine the value of the bit transmitted by.
は、前記データ線を論理ハイレベルに上昇させることによってなされる請求項１
１に記載のインターフェース。12. The application of a voltage on the data line using the host processor is done by raising the data line to a logic high level.
The interface described in 1.
であって、 バッテリと、 前記バッテリの可変の特性を測定し、かつ測定値を指示するアナログ信号を生
成するための少なくとも１つの測定装置と、 前記測定値を指示するアナログ信号を少なくとも１つのデータビットに変換す
るために、前記測定装置に接続されるアナログ／デジタルコンバータとをさらに
備え、 前記スレーブプロセッサは前記アナログ／デジタルコンバータに接続され、前
記コンバータから前記少なくとも１つのデータビットを受信し、前記データ線に
電圧が印加されるまで、前記少なくとも１つのデータビットを格納するためのメ
モリを備えるバッテリパック。13. A battery pack including the interface of claim 7, wherein the battery and at least one measurement for measuring a variable characteristic of the battery and generating an analog signal indicative of the measured value. A slave processor connected to the analog-to-digital converter for converting the analog signal indicative of the measured value into at least one data bit for converting the analog-to-digital converter to the measuring device; A battery pack for receiving the at least one data bit from the converter and storing the at least one data bit until a voltage is applied to the data line.
めのスレーブ構成要素であって、 信号入力線と、 データ出力線と、 信号出力線と、 前記信号出力線上の電圧を変化させるためのプルダウン回路を含むプロセッサ
であって、前記プロセッサは前記信号入力線と前記データ出力線とに接続される
、該プロセッサとを含み、 前記プロセッサは、前記信号入力線の電圧が変化する際に、前記データ出力線
上で少なくとも１つのデータビットを転送し、前記データ出力線上で前記少なく
とも１つのデータビットを転送した後に、前記信号出力線上の電圧を変化させる
ようにプログラミングされるスレーブ構成要素。14. A slave component for transferring at least one data bit to a host device, comprising: a signal input line, a data output line, a signal output line, and for varying a voltage on the signal output line. A processor including a pull-down circuit of, wherein the processor is connected to the signal input line and the data output line, the processor, wherein the processor, when the voltage of the signal input line changes, A slave component programmed to transfer at least one data bit on the data output line and, after transferring the at least one data bit on the data output line, to change a voltage on the signal output line.
パックであって、 バッテリの可変の特性を測定し、かつ測定値を指示するアナログ信号を生成す
るための少なくとも１つの測定装置と、 前記測定装置に接続され、前記測定値を指示するアナログ信号を少なくとも１
つのデータビットに変換するためのアナログ／デジタルコンバータとをさらに含
み、 前記プロセッサは前記コンバータに接続され、前記コンバータから前記少なく
とも１つのデータビットを受信し、かつ前記信号入力線上の電圧が変化するまで
前記少なくとも１つのデータビットを格納するためのメモリを備えるバッテリパ
ック。15. A battery pack including an interface as claimed in claim 14, at least one measuring device for measuring the variable characteristic of the battery and for generating an analog signal indicating the measured value. At least one analog signal connected to the measuring device and indicating the measured value
An analog-to-digital converter for converting into one data bit, wherein the processor is connected to the converter, receives the at least one data bit from the converter, and changes the voltage on the signal input line. A battery pack comprising a memory for storing the at least one data bit.
。16. The battery pack according to claim 15, further comprising a battery.
センブリであって、前記スレーブ構成要素は、前記信号入力線と前記信号出力線
とを介して直列に接続され、前記アセンブリはさらにアセンブリインターフェー
スを含み、前記アセンブリインターフェースは、 ホスト構成要素に接続するための単線データ線と、 前記スレーブ構成要素の前記各データ出力線から前記少なくとも１つのデータ
ビットを受信するように配置される情報線と、 前記接続されるスレーブ構成要素のうちの第１のスレーブ構成要素の前記信号
入力線に接続されるコマンド線と、 前記データ線に接続され、前記データ線上の電圧を変化させるための第１のプ
ルダウン回路を含むプロセッサであって、前記プロセッサは前記データ線からの
データをサンプリングすることはできず、また前記プロセッサは前記情報線に接
続され、また前記プロセッサは前記コマンド線に接続され、前記コマンド線上の
電圧を変化させるための第２のプルダウン回路を含む、該プロセッサとを備え、 前記プロセッサは、 前記データ線に電圧が印加される際に、前記第２のプルダウン回路を用いて前
記コマンド線上の電圧を変化させ、 前記データ線上で前記スレーブ構成要素の識別情報と特定のスレーブ構成要素
の前記少なくとも１つのデータビットとを含む情報を伝達するために、前記情報
線上で前記スレーブ構成要素のうちの１つからの少なくとも１つのデータビット
が受信される際に、前記第１のプルダウン回路を用いて前記データ線上の電圧を
変化させるようにプログラミングされるアセンブリ。17. An assembly including a plurality of slave components according to claim 14, wherein the slave components are connected in series via the signal input line and the signal output line, and the assembly. Further includes an assembly interface, the assembly interface arranged to receive the at least one data bit from each of the data output lines of the slave component and a single line data line for connecting to a host component. An information line, a command line connected to the signal input line of the first slave component of the connected slave components, and a command line connected to the data line for changing the voltage on the data line A processor including a first pull-down circuit, wherein the processor receives data from the data line. A processor that cannot be sampled and that is connected to the information line and that the processor is connected to the command line and that includes a second pull-down circuit for varying the voltage on the command line; The processor changes the voltage on the command line by using the second pull-down circuit when a voltage is applied to the data line, and identifies and identifies the slave component on the data line. Of the at least one data bit of the slave component of the slave component, the first bit of the slave component being received on the information line for transmitting information including at least one data bit of the slave component. An assembly programmed to change the voltage on the data line using a pull-down circuit of 1.
に接続される請求項１７に記載のアセンブリ。18. The assembly of claim 17, wherein the slave components are connected in series via voltage level shifters.
ソレータによって前記アセンブリプロセッサの前記情報線に接続される請求項１
７に記載のアセンブリ。19. The data output line of the slave component is connected to the information line of the assembly processor by an opto-isolator.
7. The assembly according to 7.
前記信号出力線は、前記アセンブリプロセッサの前記情報線に接続される請求項
１７に記載のアセンブリ。20. The assembly of claim 17, wherein the signal output line of the last slave component of the slave components is connected to the information line of the assembly processor.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16194099P | 1999-10-28 | 1999-10-28 | |
| US60/161,940 | 1999-10-28 | ||
| PCT/US2000/029726 WO2001031801A1 (en) | 1999-10-28 | 2000-10-27 | One way single-wire communication interface |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003513504A true JP2003513504A (en) | 2003-04-08 |
Family
ID=22583467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001533641A Pending JP2003513504A (en) | 1999-10-28 | 2000-10-27 | One-way single-wire communication interface |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP1230741A4 (en) |
| JP (1) | JP2003513504A (en) |
| KR (1) | KR20020033794A (en) |
| CN (1) | CN1382326A (en) |
| AU (1) | AU1350901A (en) |
| MX (1) | MXPA02002334A (en) |
| TW (1) | TW531985B (en) |
| WO (1) | WO2001031801A1 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021038A (en) * | 2006-07-11 | 2008-01-31 | Fujitsu Ltd | Clock signal control method in common clock system, and integrated circuit device |
| US9235545B2 (en) * | 2012-08-03 | 2016-01-12 | Microsoft Technology Licensing, Llc | Single wire concurrent bi-directional communication for PSU |
| CN102968082B (en) * | 2012-11-21 | 2014-10-01 | 成都金亚科技股份有限公司 | Method for realizing single line communication of singlechip |
| US20140143588A1 (en) * | 2012-11-21 | 2014-05-22 | Nokia Corporation | Instant Communication Error Indication From Slave |
| CN106201973B (en) * | 2016-06-30 | 2020-08-11 | 珠海智融科技有限公司 | Method and system for single-wire serial communication interface |
| CN108872830A (en) * | 2018-06-07 | 2018-11-23 | 苏州纳芯微电子股份有限公司 | A kind of single line test method for sensor conditioning chip |
| TWI705335B (en) | 2018-10-15 | 2020-09-21 | 新唐科技股份有限公司 | Integrated circuit, bus system and detecting method thereof |
| CN112003817B (en) * | 2020-06-30 | 2021-10-15 | 上海美仁半导体有限公司 | Signal conversion method, chip and household appliance |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023778A (en) * | 1990-03-23 | 1991-06-11 | General Motors Corporation | Interprocessor communication method |
| US5396639A (en) * | 1991-09-16 | 1995-03-07 | Rohm Co., Ltd. | One chip microcomputer having programmable I/O terminals programmed according to data stored in nonvolatile memory |
| JP3406444B2 (en) * | 1995-01-10 | 2003-05-12 | 富士通株式会社 | Bus controller for data transfer system |
-
2000
- 2000-10-27 WO PCT/US2000/029726 patent/WO2001031801A1/en not_active Application Discontinuation
- 2000-10-27 JP JP2001533641A patent/JP2003513504A/en active Pending
- 2000-10-27 MX MXPA02002334A patent/MXPA02002334A/en unknown
- 2000-10-27 AU AU13509/01A patent/AU1350901A/en not_active Abandoned
- 2000-10-27 CN CN00814769A patent/CN1382326A/en active Pending
- 2000-10-27 EP EP00975459A patent/EP1230741A4/en not_active Withdrawn
- 2000-10-27 KR KR1020027003245A patent/KR20020033794A/en not_active Application Discontinuation
- 2000-10-30 TW TW089122849A patent/TW531985B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| MXPA02002334A (en) | 2002-07-30 |
| WO2001031801A1 (en) | 2001-05-03 |
| CN1382326A (en) | 2002-11-27 |
| EP1230741A1 (en) | 2002-08-14 |
| EP1230741A4 (en) | 2006-04-26 |
| AU1350901A (en) | 2001-05-08 |
| TW531985B (en) | 2003-05-11 |
| KR20020033794A (en) | 2002-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6697897B1 (en) | Data communication interface between host and slave processors | |
| KR100663598B1 (en) | An apparatus and method for identifying a battery and providing communication over an interface between the battery and an electronic device | |
| US7478188B2 (en) | System and method for connecting a WUSB device to multiple WUSB hosts | |
| US6381293B1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| WO2011056039A2 (en) | Load impedance decision device, wireless power transmission device, and wireless power transmission method | |
| US20020108011A1 (en) | Dual interface serial bus | |
| US20020114415A1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| WO2014021619A2 (en) | Method for wirelessly charging multi-node wireless power transmitting system | |
| JP2003513504A (en) | One-way single-wire communication interface | |
| JP2002540651A (en) | Method and apparatus for synchronizing communication means with battery and communication means in electronic device, and battery | |
| WO2016018753A1 (en) | Apparatuses, methods, and systems for enabling higher current charging of universal serial bus (usb) specification revision 2.0 (usb 2.0) portable electronic devices from usb 3.x hosts | |
| CN106898833A (en) | Charging method and charging system | |
| WO2021217309A1 (en) | Gating circuit, communication circuit, and communication control method and device | |
| US9652431B2 (en) | Single wire communications using predictive host sampling window | |
| CN106876816A (en) | Charging method and charging system | |
| US6708277B1 (en) | Method and system for parallel bus stepping using dynamic signal grouping | |
| US8082380B2 (en) | Method for optimizing of communication signal | |
| CN116418093B (en) | Charger and bidirectional communication method thereof | |
| US20240070095A1 (en) | Data transmission power optimization | |
| JP3518675B2 (en) | Bus evaluation system | |
| KR20220112086A (en) | Intelligent battery management system that can process data at the edge with standalone IoT devices | |
| KR100298361B1 (en) | Asynchronous Transfer Mode Cell Handshaking Method Between Asynchronous Transfer Mode Layer and Multiple Physical Layers | |
| JP2002009795A (en) | System and method for monitoring cell in atm apparatus of multi-phy device configuration | |
| JP2001257678A (en) | Atm transmission device having multi-connected atm layer device and physical layer devices | |
| WO2004111669A1 (en) | Portable electronic device |