JP2001257678A - Atm transmission device having multi-connected atm layer device and physical layer devices - Google Patents
Atm transmission device having multi-connected atm layer device and physical layer devicesInfo
- Publication number
- JP2001257678A JP2001257678A JP2000066041A JP2000066041A JP2001257678A JP 2001257678 A JP2001257678 A JP 2001257678A JP 2000066041 A JP2000066041 A JP 2000066041A JP 2000066041 A JP2000066041 A JP 2000066041A JP 2001257678 A JP2001257678 A JP 2001257678A
- Authority
- JP
- Japan
- Prior art keywords
- layer device
- atm
- transmission
- physical layer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode）レイヤデバイスと複数の物理レイ
ヤデバイスをマルチ接続したＡＴＭ伝送装置に関し、特
に、ＡＴＭレイヤ−物理レイヤ間のインタフェースであ
るＵＴＯＰＩＡ（the Universal Test & Operations PH
Y Interface for ATM ）データパスインタフェースによ
りマルチ接続したＡＴＭ伝送装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ATM (Asynchro
Nous Transfer Mode) The present invention relates to an ATM transmission apparatus in which a layer device and a plurality of physical layer devices are multi-connected, and in particular, UTOPIA (the Universal Test & Operations PH) which is an interface between the ATM layer and the physical layer.
Y Interface for ATM) The present invention relates to an ATM transmission device which is multi-connected by a data path interface.
【０００２】近年更なるネットワークの高速化・大容量
化の要求に伴い、伝送装置もますます高速化・大容量化
する必要が生じている。ＡＴＭ伝送装置におけるＡＴＭ
レイヤ−物理レイヤ間のＵＴＯＰＩＡデータパスインタ
フェースは、様々なサービスに柔軟に対応することがで
きるように検討され、標準化されたものであるが、この
ＵＴＯＰＩＡデータパスインタフェースもネットワーク
の高速化・大容量化に伴い、種々改良を行う必要があ
る。[0002] In recent years, with the demand for higher speed and larger capacity of networks, it has been necessary to further increase the speed and capacity of transmission devices. ATM in ATM transmission equipment
The UTOPIA data path interface between the layer and the physical layer has been studied and standardized so as to be able to flexibly cope with various services, but the UTOPIA data path interface is also designed to increase the speed and capacity of the network. Accordingly, various improvements need to be made.
【０００３】[0003]
【従来の技術】図５は従来のＡＴＭレイヤデバイスに複
数の物理レイヤデバイスをマルチ接続した構成図であ
る。また、図６は従来のＡＴＭレイヤデバイス−物理レ
イヤデバイス間のＵＴＯＰＩＡデータパスインタフェー
スによるデータ送受のタイミングチャートである。2. Description of the Related Art FIG. 5 is a configuration diagram in which a plurality of physical layer devices are multi-connected to a conventional ATM layer device. FIG. 6 is a timing chart of data transmission / reception by a conventional UTOPIA data path interface between an ATM layer device and a physical layer device.
【０００４】ＡＴＭレイヤデバイス５−１及び物理レイ
ヤデバイス５−２は、それぞれＡＴＭフォーラムで規定
されているＵＴＯＰＩＡデータパスインタフェースに準
拠した汎用のデバイスであり、１つのＡＴＭレイヤデバ
イス５−１と複数の物理レイヤデバイス５−２は、図５
に示すようにバス接続形態のＵＴＯＰＩＡデータパスイ
ンタフェース信号線によりマルチ接続される。Each of the ATM layer device 5-1 and the physical layer device 5-2 is a general-purpose device conforming to the UTOPIA data path interface defined by the ATM Forum, and includes one ATM layer device 5-1 and a plurality of physical layer devices. The physical layer device 5-2 is configured as shown in FIG.
As shown in (1), multiple connections are made by UTOPIA data path interface signal lines in a bus connection form.
【０００５】ＡＴＭレイヤデバイス５−１と各物理レイ
ヤデバイス５−２との間のＵＴＯＰＩＡデータパスイン
タフェースは、ＡＴＭレイヤデバイス５−１が物理レイ
ヤデバイス５−２へデータを送信するトランスミットイ
ンタフェースと、ＡＴＭレイヤデバイス５−１が物理レ
イヤデバイス５−２からデータを受信するレシーブイン
タフェースを具備する。[0005] The UTOPIA data path interface between the ATM layer device 5-1 and each physical layer device 5-2 includes a transmit interface through which the ATM layer device 5-1 transmits data to the physical layer device 5-2; The ATM layer device 5-1 has a receive interface for receiving data from the physical layer device 5-2.
【０００６】ＡＴＭレイヤデバイス５−１と物理レイヤ
デバイス５−２との間でＵＴＯＰＩＡデータパスインタ
フェースにより送受される信号を、図６を参照して説明
する。図６は、ＵＴＯＰＩＡデータパスインタフェース
のトランスミットインタフェースにおけるタイミングチ
ャートを示している。Signals transmitted and received by the UTOPIA data path interface between the ATM layer device 5-1 and the physical layer device 5-2 will be described with reference to FIG. FIG. 6 shows a timing chart in the transmit interface of the UTOPIA data path interface.
【０００７】同図において、ＴｘＣｌｋは、ＡＴＭレイ
ヤデバイス５−１から物理レイヤデバイス５−２に送出
する送信クロック信号であり、物理レイヤデバイス５−
２は、この送信クロック信号に同期して信号送受動作を
行う。In FIG. 1, TxClk is a transmission clock signal transmitted from the ATM layer device 5-1 to the physical layer device 5-2.
2 performs a signal transmission / reception operation in synchronization with the transmission clock signal.
【０００８】ＴｘＡｄｄｒは送信先物理レイヤデバイス
５−２を指定する５ビットの送信アドレス信号で、ＡＴ
Ｍレイヤデバイス５−１から物理レイヤデバイス５−２
に２クロック周期毎に順次送出され、該アドレス信号に
より複数の物理レイヤデバイス５−２に対してポーリン
グを行う。[0008] TxAddr is a 5-bit transmission address signal designating the destination physical layer device 5-2.
M layer device 5-1 to physical layer device 5-2
Are sequentially transmitted every two clock cycles, and the address signals are used to poll a plurality of physical layer devices 5-2.
【０００９】ＴｘＣｌａｖは、物理レイヤデバイス５−
２のセル格納バッファの状態を示す信号で、送信アドレ
スＴｘＡｄｄｒにより指定された物理レイヤデバイス５
−２が次のクロック周期にＡＴＭレイヤデバイス５−１
に対して送出する。TxClav is a physical layer device 5-
2 is a signal indicating the state of the cell storage buffer of the physical layer device 5 specified by the transmission address TxAddr.
-2 is the ATM layer device 5-1 in the next clock cycle
Is sent to
【００１０】ＴｘＣｌａｖはセル単位でデータを格納す
る際に、物理レイヤデバイス５−２のセルバッファが空
き状態で利用可能、即ち、セル格納可能であるときにハ
イレベル、そうでないときにローレベルとして送出され
る。[0010] TxClav is used when data is stored in units of cells in a state where the cell buffer of the physical layer device 5-2 is available in an empty state, that is, when the cell can be stored, it is at a high level. Sent out.
【００１１】ＴｘＥｎｂ* は、送信データの送信イネー
ブル信号で、ＡＴＭレイヤデバイス５−１から物理レイ
ヤデバイス５−２へ送信データ転送期間中に送出され
る。なお、「* 」は負論理であることを示している。TxEnb * is a transmission enable signal for transmission data, which is transmitted from the ATM layer device 5-1 to the physical layer device 5-2 during the transmission data transmission period. Note that “ * ” indicates negative logic.
【００１２】ＴｘＤａｔａは、ＡＴＭレイヤデバイス５
−１から物理レイヤデバイス５−２に送信する送信デー
タ信号であり、ＴｘＳＯＣは、送信データＴｘＤａｔａ
の開始を示す信号で、ＡＴＭレイヤデバイス５−１から
物理レイヤデバイス５−２に送出される。TxData is an ATM layer device 5
-1 is a transmission data signal to be transmitted to the physical layer device 5-2, and TxSOC is transmission data TxData
Is sent from the ATM layer device 5-1 to the physical layer device 5-2.
【００１３】図には示していないが、同様にレシーブイ
ンタフェースにおいては、ＡＴＭレイヤデバイス５−１
から物理レイヤデバイス５−２に受信クロック信号Ｒｘ
Ｃｌｋを送出し、物理レイヤデバイス５−２はこのクロ
ック信号に同期して信号送受動作を行う。Although not shown in the figure, similarly, in the receive interface, the ATM layer device 5-1 is used.
To the physical layer device 5-2 from the receiving clock signal Rx
Clk is transmitted, and the physical layer device 5-2 performs a signal transmission / reception operation in synchronization with the clock signal.
【００１４】ＡＴＭレイヤデバイス５−１が物理レイヤ
デバイス５−２からデータを受信する際に、データ送出
元の物理レイヤデバイス５−２を指定する５ビットの受
信アドレス信号ＲｘＡｄｄｒを、ＡＴＭレイヤデバイス
５−１から物理レイヤデバイス５−２へ２クロック周期
毎に順次送出し、物理レイヤデバイス５−２に対してポ
ーリングを行う。When the ATM layer device 5-1 receives data from the physical layer device 5-2, the ATM layer device 5-1 sends a 5-bit reception address signal RxAddr designating the physical layer device 5-2 of the data transmission source to the ATM layer device 5-2. -1 is sequentially transmitted to the physical layer device 5-2 every two clock cycles, and polling is performed on the physical layer device 5-2.
【００１５】受信アドレス信号ＲｘＡｄｄｒにより指定
された物理レイヤデバイス５−２は、自デバイスのセル
送出バッファの状態を示す信号ＲｘＣｌａｖを、ＡＴＭ
レイヤデバイス５−１に送出する。ＲｘＣｌａｖは、自
物理レイヤデバイス５−２のセルバッファにデータが格
納され、該セルバッファが利用可能、即ち、送出するセ
ルデータが存在するときにハイレベル、そうでないとき
にローレベルとして送出される。The physical layer device 5-2 specified by the reception address signal RxAddr sends a signal RxClav indicating the state of the cell transmission buffer of the own device to the ATM.
Send it to the layer device 5-1. RxClav stores data in the cell buffer of its own physical layer device 5-2, and is transmitted as a high level when the cell buffer is available, that is, when there is cell data to be transmitted, and is transmitted as a low level when not. .
【００１６】ＡＴＭレイヤデバイス５−１から物理レイ
ヤデバイス５−２に、受信セルの受信イネーブル信号Ｒ
ｘＥｎｂ* をセルデータ受信期間中に送出する。そし
て、物理レイヤデバイス５−２からＡＴＭレイヤデバイ
ス５−１への受信データ信号ＲｘＤａｔａが送出され、
また、物理レイヤデバイス５−２からＡＴＭレイヤデバ
イス５−１へ受信データの開始を示す信号ＲｘＳＯＣが
送出される。The ATM layer device 5-1 sends a reception enable signal R of the reception cell to the physical layer device 5-2.
xEnb * is transmitted during the cell data reception period. Then, a reception data signal RxData is transmitted from the physical layer device 5-2 to the ATM layer device 5-1.
Also, a signal RxSOC indicating the start of received data is transmitted from the physical layer device 5-2 to the ATM layer device 5-1.
【００１７】図６に示すトランスミットインタフェース
の送信動作例では、送信クロック信号ＴｘＣｌｋの１５
番目の立ち上がりエッジまでは、前周期のポーリングで
選定された物理レイヤデバイスに対して、図に示すよう
にセルデータＰ３５〜Ｐ４８（ペイロードデータ）を送
信している。In the transmission operation example of the transmit interface shown in FIG. 6, the transmission clock signal TxClk
Until the first rising edge, cell data P35 to P48 (payload data) are transmitted to the physical layer device selected by the polling in the previous cycle as shown in the figure.
【００１８】そして、セルデータを送信している最中
に、ＡＴＭレイヤデバイスは、次の送信先の物理レイヤ
デバイスを選定するためのポーリング動作を行い、次の
送信先候補の物理レイヤデバイスのアドレスを送信アド
レス信号ＴｘＡｄｄｒとして順次送出する。During the transmission of the cell data, the ATM layer device performs a polling operation for selecting the next destination physical layer device, and the address of the next destination candidate physical layer device. Are sequentially transmitted as the transmission address signal TxAddr.
【００１９】この送信アドレス信号ＴｘＡｄｄｒにより
指定された物理レイヤデバイスは、次のクロック周期で
セル状態通知信号ＴｘＣｌａｖにより、そのセル格納バ
ッファの状態をＡＴＭレイヤデバイス５−１に通知す
る。The physical layer device specified by the transmission address signal TxAddr notifies the ATM layer device 5-1 of the state of the cell storage buffer by the cell state notification signal TxClav at the next clock cycle.
【００２０】図示の例では、送信クロック信号の１番目
（以下、クロック１のように簡略化して記す。）の立ち
上がりエッジにより、‘Ｎ＋２’番の物理レイヤデバイ
スアドレスが送信され、該物理レイヤデバイスは次のク
ロック周期でセル格納バッファ利用不可の信号（ローレ
ベル）を送出し、ＡＴＭレイヤデバイスは、‘Ｎ＋２’
番の物理レイヤデバイスに対してデータ送信不可である
ことを認識する。In the example shown in the figure, the physical layer device address of 'N + 2' is transmitted by the first rising edge of the transmission clock signal (hereinafter simply referred to as clock 1) and transmitted. Sends a signal (low level) indicating that the cell storage buffer cannot be used in the next clock cycle, and the ATM layer device outputs 'N + 2'
It recognizes that data cannot be transmitted to the physical layer device of the number.
【００２１】次に、クロック３の立ち上がりエッジによ
り、ＡＴＭレイヤデバイスは‘Ｎ−３’番の物理レイヤ
デバイスアドレスを送信し、‘Ｎ−３’番の物理レイヤ
デバイスは、次のクロック周期でセル格納バッファ利用
可の信号（ハイレベル）を送出し、ＡＴＭレイヤデバイ
スは、‘Ｎ−３’番の物理レイヤデバイスに対してデー
タ送信可であることを認識する。Next, at the rising edge of the clock 3, the ATM layer device transmits the physical layer device address of "N-3", and the physical layer device of "N-3" transmits the cell address in the next clock cycle. By transmitting a storage buffer available signal (high level), the ATM layer device recognizes that data transmission to the 'N-3'th physical layer device is possible.
【００２２】同様に、クロック５の立ち上がりエッジに
より、ＡＴＭレイヤデバイスは‘Ｎ−２’番の物理レイ
ヤデバイスのアドレスを送信し、‘Ｎ−２’番の物理レ
イヤデバイスは、クロック６の立ち上がりエッジによ
り、セル格納バッファ利用不可（ローレベル）の信号を
送出する。Similarly, the rising edge of the clock 5 causes the ATM layer device to transmit the address of the physical layer device of the number “N−2”, and the physical layer device of the number “N−2” transmits the address of the physical layer device of the clock 6 Thus, a signal indicating that the cell storage buffer cannot be used (low level) is transmitted.
【００２３】以下同様に、クロック７、クロック９、ク
ロック１１、クロック１３、クロック１５、クロック１
７、クロック１９の立ち上がりエッジにより、ＡＴＭレ
イヤデバイスは順次、‘Ｎ−１’、‘Ｎ＋３’、‘Ｎ＋
１’、‘Ｎ’、‘Ｎ＋３’、‘Ｎ＋１’、‘Ｎ−１’の
送信アドレスを送出する。Similarly, clock 7, clock 9, clock 11, clock 13, clock 15, clock 1
7. At the rising edge of the clock 19, the ATM layer device sequentially operates as' N-1 ',' N + 3 ',' N +
1 ',' N ',' N + 3 ',' N + 1 ', and' N-1 'are transmitted.
【００２４】上記送信アドレスにより指定された物理レ
イヤデバイスのうち、‘Ｎ＋３’番と‘Ｎ’番の物理レ
イヤデバイスが、それぞれ、クロック１０及びクロック
１４の立ち上がりエッジでセル格納バッファ利用可の信
号（ハイレベル）を送出し、その他の物理レイヤデバイ
スは、セル格納バッファ利用不可（ローレベル）の信号
を送出している。Of the physical layer devices designated by the transmission address, the 'N + 3'-th and'N'-th physical layer devices respectively use the cell storage buffer available signal (at the rising edge of clock 10 and clock 14). (High level), and the other physical layer devices transmit a signal indicating that the cell storage buffer cannot be used (low level).
【００２５】従って、ポーリング期間中に、ＡＴＭレイ
ヤデバイスは、‘Ｎ−３’番と‘Ｎ＋３’番と‘Ｎ’番
の物理レイヤデバイスが、セルデータを格納可能である
ことを認識する。なお、図６において１Ｆは無効なアド
レス信号を示し、このアドレスに対してはいずれの物理
レイヤデバイスも応答しない。Therefore, during the polling period, the ATM layer device recognizes that the 'N-3', 'N + 3', and 'N' physical layer devices can store cell data. In FIG. 6, 1F indicates an invalid address signal, and no physical layer device responds to this address.
【００２６】ＡＴＭレイヤデバイスは、前周期の４８番
目のセルデータＰ４８を送信し終わると、クロック１５
の立ち上がりエッジにより、送信イネーブル信号ＴｘＥ
ｎｂ * の送出を停止し（ハイレベルとし）、物理レイヤ
デバイスに対して、セルデータの格納を停止させる。The ATM layer device is number 48 in the previous cycle.
When the transmission of the eye cell data P48 is completed, the clock 15
Of the transmission enable signal TxE
nb *Stop sending (high level) and send the physical layer
The device stops storing cell data.
【００２７】又、このとき、‘Ｎ−３’番と‘Ｎ＋３’
番と‘Ｎ’番の物理レイヤデバイスの中から選定した次
周期の送信先物理レイヤデバイスのアドレス‘Ｎ＋３’
を送出する。‘Ｎ＋３’番の物理レイヤデバイスは、ク
ロック１５において、送信アドレス信号として、‘Ｎ＋
３’番の物理レイヤデバイスの送信アドレス信号が送出
され、且つ、次のクロック１６の立ち上がりエッジによ
り、送信イネーブル信号ＴｘＥｎｂ* が送出されたこと
を検出して、‘Ｎ＋３’番の物理レイヤデバイスは自己
宛のセルデータの送信が次に開始されることを認識し、
以降、送信データＴｘＤａｔａを取り込む。At this time, "N-3" and "N + 3"
Address “N + 3” of the destination physical layer device of the next cycle selected from the physical layer devices of the number “N” and “N”
Is sent. In the clock 15, the “N + 3” th physical layer device outputs “N + 3” as a transmission address signal.
Upon detecting that the transmission address signal of the physical layer device of No. 3 ′ has been transmitted and that the transmission enable signal TxEnb * has been transmitted at the next rising edge of the clock 16, the physical layer device of No. Recognizing that transmission of cell data addressed to itself will start next,
Thereafter, the transmission data TxData is fetched.
【００２８】クロック１５の立ち上がりエッジで送出さ
れた送信アドレス‘Ｎ＋３’以外の物理レイヤデバイス
は、送信データＴｘＤａｔａを取り込まない。このよう
に、クロック１５により、送信先物理レイヤデバイスが
決定され、セレクション動作が行われる。Physical layer devices other than the transmission address 'N + 3' transmitted at the rising edge of the clock 15 do not take in the transmission data TxData. As described above, the destination physical layer device is determined by the clock 15, and the selection operation is performed.
【００２９】そして、クロック１６の立ち上がりエッジ
により、ＡＴＭレイヤデバイスは、送信イネーブル信号
ＴｘＥｎｂ* を送出し（ローレベルとし）、次のセルデ
ータＨ１，Ｈ２，Ｈ３，Ｈ４（ヘッダデータ）を順に送
出する。又、セルデータの開始を示す信号ＴｘＳＯＣを
クロック１６の立ち上がりエッジで送出する。Then, at the rising edge of the clock 16, the ATM layer device sends out the transmission enable signal TxEnb * (at low level), and sends out the next cell data H1, H2, H3, H4 (header data) in order. . Further, a signal TxSOC indicating the start of cell data is transmitted at the rising edge of the clock 16.
【００３０】送信先として決定された‘Ｎ＋３’番の物
理レイヤデバイスは、送信イネーブル信号ＴｘＥｎｂ*
が送出されている期間中（ローレベル期間中）、送信デ
ータＴｘＤａｔａを受信し、セルバッファに格納する。
又、その期間中、クロック１７の立ち上がりエッジから
再びポーリング動作が開始される。The “N + 3” -th physical layer device determined as the transmission destination transmits the transmission enable signal TxEnb *.
During the period in which is transmitted (during the low level period), the transmission data TxData is received and stored in the cell buffer.
During that period, the polling operation is started again from the rising edge of the clock 17.
【００３１】図７にＵＴＯＰＩＡデータパスインタフェ
ースを用いた従来のＡＴＭ伝送装置の一例を示す。図中
７−１，７−２はプリント回路盤（ＰＣＢ：Printed Ci
rcuit Board ）で以下パッケージと呼ぶ。また図中７−
３は各パッケージ間の信号線を接続するマザーボードで
以下バックボードと呼ぶ。FIG. 7 shows an example of a conventional ATM transmission apparatus using the UTOPIA data path interface. In the figure, 7-1 and 7-2 are printed circuit boards (PCB: Printed Ci).
rcuit Board). 7-
Reference numeral 3 denotes a motherboard for connecting signal lines between the packages, which is hereinafter referred to as a backboard.
【００３２】図中パッケージ７−２は回線（外線）を終
端するパッケージであり、複数の物理レイヤデバイス７
−７と、ＡＴＭレイヤデバイス７−６と、下位側シリア
ルコントローラ７−５とを搭載する。In the figure, a package 7-2 is a package for terminating a line (external line).
-7, an ATM layer device 7-6, and a lower serial controller 7-5.
【００３３】物理レイヤデバイス７−７は回線（外線）
を終端し、また、ＵＴＯＰＩＡデータパスインタフェー
スバス７−８により、上位のＡＴＭレイヤデバイス（Ｕ
ＴＯＰＩＡマスタ）７−６との間でＵＴＯＰＩＡスレー
ブとしてデータの送受を行う。The physical layer device 7-7 is a line (external line)
And a UTOPIA data path interface bus 7-8 terminates a higher ATM layer device (U
Data transmission / reception is performed as a UTOPIA slave with the (TOPIA master) 7-6.
【００３４】ＡＴＭレイヤデバイス７−６は、下位側シ
リアルコントローラ７−５及びバックボード７−３を介
して上位側パッケージ７−１に接続され、上位側パッケ
ージ７−１とのデータ送受を、上位側シリアル通信コン
トローラ７−４と下位側シリアル通信コントローラ７−
５を介してＬＶＤＳ（Low Voltage Differential Signa
ling）等のシリアル通信により行う。The ATM layer device 7-6 is connected to the upper package 7-1 via the lower serial controller 7-5 and the back board 7-3, and transmits and receives data to and from the upper package 7-1. Side serial communication controller 7-4 and lower side serial communication controller 7-
5 through LVDS (Low Voltage Differential Signa)
ling).
【００３５】[0035]
【発明が解決しようとする課題】ここで、ＵＴＯＰＩＡ
データパスインタフェースのトランスミットインタフェ
ース及びレシーブインタフェースにおいて、物理レイヤ
デバイスを複数個マルチ接続した場合のポーリングサイ
クルについて着目する。SUMMARY OF THE INVENTION Here, UTOPIA
In the transmit interface and the receive interface of the data path interface, attention is paid to a polling cycle when a plurality of physical layer devices are multi-connected.
【００３６】ポーリングはＡＴＭレイヤデバイスがＵＴ
ＯＰＩＡマスターとして、送信アドレスＴｘＡｄｄｒ
（又は受信アドレスＲｘＡｄｄｒ）をＵＴＯＰＩＡデー
タパスインタフェース上に２クロック周期で変化させて
送出することにより行われる。The polling is performed when the ATM layer device is in the UT.
As the OPIA master, the transmission address TxAddr
This is performed by changing (or receiving address RxAddr) on the UTOPIA data path interface in a two-clock cycle.
【００３７】これに対し、各物理レイヤデバイスはＵＴ
ＯＰＩＡスレーブとして、アサートされた送信アドレス
ＴｘＡｄｄｒ（又は受信アドレスＲｘＡｄｄｒ）を受信
してデコードし、次のクロック周期でセル状態通知信号
ＴｘＣｌａｖ（又はＲｘＣｌａｖ）を返送してＡＴＭレ
イヤデバイスに応答しなければならない。On the other hand, each physical layer device has a UT
As an OPIA slave, it must receive and decode the asserted transmission address TxAddr (or reception address RxAddr) and return a cell state notification signal TxClav (or RxClav) in the next clock cycle to respond to the ATM layer device. .
【００３８】しかし、送信アドレスＴｘＡｄｄｒ（又は
受信アドレスＲｘＡｄｄｒ）がアサートされ、次のクロ
ックの立ち上がりエッジまでにセル状態通知信号ＴｘＣ
ｌａｖ（又はＲｘＣｌａｖ）の応答を返すためには、Ａ
ＴＭレイヤデバイスの送信アドレスＴｘＡｄｄｒ（又は
受信アドレスＲｘＡｄｄｒ）の信号出力遅延時間（クロ
ックｔｏアウト）・物理レイヤデバイスの要求するセッ
トアップ時間・物理レイヤデバイスが送信アドレスＴｘ
Ａｄｄｒ（又は受信アドレスＲｘＡｄｄｒ）をデコード
し判定する時間を必要とし、セル状態通知信号ＴｘＣｌ
ａｖ（又はＲｘＣｌａｖ）の返送において非常に厳しい
タイミング制約がある。However, the transmission address TxAddr (or the reception address RxAddr) is asserted, and the cell state notification signal TxCdr is output before the rising edge of the next clock.
To return a lav (or RxClav) response, A
The signal output delay time (clock to out) of the transmission address TxAddr (or the reception address RxAddr) of the TM layer device, the setup time required by the physical layer device, and the transmission time Tx of the physical layer device.
It requires time to decode and determine Addr (or receive address RxAddr), and requires cell state notification signal TxCl
There are very tight timing constraints on returning av (or RxClav).
【００３９】このタイミング制約は、ＡＴＭ伝送装置が
ますます高速化・大容量化されるに伴い、ＵＴＯＰＩＡ
データパスインタフェースも同様に高速化され、クロッ
ク信号ＴｘＣｌｋ，ＲｘＣｌｋが高速化されるとさらに
厳しいものとなる。[0039] This timing constraint is caused by the fact that UTOPIA is being used as ATM transmission equipment is becoming faster and larger in capacity.
The speed of the data path interface is similarly increased, and the higher the speed of the clock signals TxClk and RxClk, the more severe.
【００４０】このタイミング制約により、ＡＴＭレイヤ
デバイス−物理レイヤデバイス間のＵＴＯＰＩＡデータ
パスインタフェース上に、バッファ回路等の遅延を伴う
回路素子を挿入することは非常に困難であり、また、Ｕ
ＴＯＰＩＡデータパスインタフェースのパターン配線を
任意に延長することも容易にできない状態である。Due to this timing constraint, it is very difficult to insert a circuit element with a delay, such as a buffer circuit, on the UTOPIA data path interface between the ATM layer device and the physical layer device.
It is not easy to arbitrarily extend the pattern wiring of the TOPIA data path interface.
【００４１】そのため、ＵＴＯＰＩＡデータパスインタ
フェースは、ＡＴＭ伝送装置の局所的な装置部内にしか
使用することができず、その実装構成もパターン配線の
制約から固定的なものとならざるを得ず、せっかくのＵ
ＴＯＰＩＡデータパスインタフェースの柔軟性・能動性
を十分に活かしきることができない。Therefore, the UTOPIA data path interface can be used only in a local device section of the ATM transmission device, and its mounting configuration must be fixed due to restrictions on pattern wiring. U
The flexibility and activeness of the TOPIA data path interface cannot be fully utilized.
【００４２】また、ＵＴＯＰＩＡデータパスインタフェ
ースによる物理レイヤデバイスのマルチ接続は、本来１
つのＡＴＭレイヤデバイスに対して３１個（又は３２
個）までの物理レイヤデバイスを接続することができる
だけのアドレス数を有しているが、ＵＴＯＰＩＡデータ
パスインタフェース機能を有する市販のＡＴＭレイヤデ
バイスは、そのデバイス単体では、そのアドレス数まで
の物理レイヤデバイスに対するドライブ能力（駆動電流
パワー）が無いため、ドライバ等のバッファ増幅器を挿
入しない場合は、３１個（又は３２個）までもの物理レ
イヤデバイスを接続することは実際上電気信号的に不可
能である。The multi-connection of the physical layer device by the UTOPIA data path interface is originally one.
31 (or 32) for one ATM layer device
), But a commercially available ATM layer device having a UTOPIA data path interface function has a physical layer device of up to the number of addresses. Since there is no drive capability (drive current power) for the device, when a buffer amplifier such as a driver is not inserted, it is practically impossible to connect up to 31 (or 32) physical layer devices in terms of electric signals. .
【００４３】従って、多数の物理レイヤデバイスを接続
するためには、ＡＴＭレイヤデバイス又は物理レイヤデ
バイスにバッファ回路やドライバ回路等の増幅又は波形
整形回路を挿入する必要があるが、それらの回路をその
まま単に挿入しただけでは、挿入による伝送遅延によっ
て前述の厳しいタイミング制約に追従することができ
ず、適正なセル状態通知信号ＴｘＣｌａｖ（又はＲｘＣ
ｌａｖ）が送出されなくなってしまう。Therefore, in order to connect a large number of physical layer devices, it is necessary to insert an amplification or waveform shaping circuit such as a buffer circuit or a driver circuit into the ATM layer device or the physical layer device, but these circuits are left as they are. If the cell is simply inserted, the strict timing constraint described above cannot be followed due to the transmission delay caused by the insertion, and the appropriate cell state notification signal TxClav (or RxC
lav) will not be sent.
【００４４】そのため、図７に示すように従来のＡＴＭ
伝送装置において、ＵＴＯＰＩＡデータパスインタフェ
ースは、下位側パッケージ７−２内で局所的にＡＴＭレ
イヤデバイス７−６と数個の物理レイヤデバイス７−７
との固定的な接続でしか使うことができず、フレキシビ
リティの効用性を半減させてしまっている。Therefore, as shown in FIG.
In the transmission device, the UTOPIA data path interface is used to locally connect the ATM layer device 7-6 and several physical layer devices 7-7 in the lower package 7-2.
It can only be used with a fixed connection to the phone, halving the utility of flexibility.
【００４５】また、物理レイヤデバイス７−７を収容回
線数に応じて多数実装する場合、ＡＴＭレイヤデバイス
７−６及び物理レイヤデバイス７−７を固定的に接続し
た下位側パッケージ７−２を多数実装する必要があり、
また、上位側パッケージ７−１と下位側パッケージ７−
２のそれぞれに、パッケージ間の相互通信のためのシリ
アル通信コントローラを搭載する必要があったため、Ａ
ＴＭ伝送装置全体の低コスト化の妨げにもなっていた。When a large number of physical layer devices 7-7 are mounted according to the number of accommodated lines, a large number of lower side packages 7-2 to which the ATM layer device 7-6 and the physical layer device 7-7 are fixedly connected are provided. Must be implemented,
The upper package 7-1 and the lower package 7-
2 had to be equipped with a serial communication controller for mutual communication between the packages,
This also hindered the cost reduction of the entire TM transmission device.
【００４６】本発明は、ＡＴＭレイヤデバイスと物理レ
イヤデバイスとの間のタイミング制約の厳しいＵＴＯＰ
ＩＡデータパスインタフェース上に、バッファ回路等の
遅延を伴う回路素子の挿入を可能にし、バッファ回路等
の挿入により、ＵＴＯＰＩＡデータパスインタフェース
により接続されたＡＴＭ伝送装置の拡張性及び装置構成
の柔軟性を向上させることを目的とする。The present invention relates to a UTOP having a severe timing constraint between an ATM layer device and a physical layer device.
It is possible to insert a circuit element with a delay, such as a buffer circuit, on the IA data path interface. By inserting a buffer circuit, etc., the expandability and flexibility of the ATM transmission device connected by the UTOPIA data path interface are improved. The purpose is to improve.
【００４７】[0047]
【課題を解決するための手段】本発明のＡＴＭレイヤデ
バイスと複数の物理レイヤデバイスをマルチ接続したＡ
ＴＭ伝送装置は、（１）ＡＴＭレイヤデバイスと複数の
物理レイヤデバイスとをＵＴＯＰＩＡデータパスインタ
フェースによりマルチ接続したＡＴＭ伝送装置におい
て、ＡＴＭレイヤデバイスから物理レイヤデバイスへデ
ータを送信するトランスミットインタフェースにおける
ポーリング時に、ＡＴＭレイヤデバイスから送出される
送信アドレス信号の送出タイミングを制御するアドレス
タイミング制御部をＵＴＯＰＩＡデータパスインタフェ
ース上に備え、該アドレスタイミング制御部は、ＡＴＭ
レイヤデバイスから送出される送信アドレス信号の送出
タイミングを変換して送出し、該アドレスタイミング制
御部から送出された送信アドレス信号に対して物理レイ
ヤデバイスから出力されるセル状態通知信号の送出タイ
ミングが、ＡＴＭレイヤデバイスの送信アドレス信号送
出タイミングの直後となるように送信アドレス信号の送
出タイミングを調整するものである。SUMMARY OF THE INVENTION An ATM in which an ATM layer device of the present invention and a plurality of physical layer devices are multi-connected.
The TM transmission apparatus is: (1) In an ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, at the time of polling in a transmit interface for transmitting data from the ATM layer device to the physical layer device , An address timing control unit for controlling a transmission timing of a transmission address signal transmitted from an ATM layer device is provided on a UTOPIA data path interface.
The transmission timing of the transmission address signal transmitted from the layer device is converted and transmitted, and the transmission timing of the cell state notification signal output from the physical layer device with respect to the transmission address signal transmitted from the address timing control unit is: The transmission timing of the transmission address signal is adjusted so as to be immediately after the transmission address signal transmission timing of the ATM layer device.
【００４８】また、（２）ＡＴＭレイヤデバイスと複数
の物理レイヤデバイスとをＵＴＯＰＩＡデータパスイン
タフェースによりマルチ接続したＡＴＭ伝送装置におい
て、ＡＴＭレイヤデバイスが物理レイヤデバイスからデ
ータを受信するレシーブインタフェースにおけるポーリ
ング時に、ＡＴＭレイヤデバイスから送出される受信ア
ドレス信号の送出タイミングを制御するアドレスタイミ
ング制御部をＵＴＯＰＩＡデータパスインタフェース上
に備え、該アドレスタイミング制御部は、ＡＴＭレイヤ
デバイスから送出される受信アドレス信号の送出タイミ
ングを変換して送出し、該アドレスタイミング制御部か
ら送出された受信アドレス信号に対して物理レイヤデバ
イスから出力されるセル状態通知信号の送出タイミング
が、ＡＴＭレイヤデバイスの受信アドレス信号送出タイ
ミングの直後となるように受信アドレス信号の送出タイ
ミングを調整するものである。(2) In an ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, when the ATM layer device performs polling at a receive interface for receiving data from the physical layer device, An address timing control unit for controlling the transmission timing of the reception address signal transmitted from the ATM layer device is provided on the UTOPIA data path interface, and the address timing control unit controls the transmission timing of the reception address signal transmitted from the ATM layer device. The transmission timing of the cell state notification signal output from the physical layer device with respect to the reception address signal transmitted from the address And adjusts the transmission timing of the received address signal so that immediately after the reception address signal transmission timing of the device.
【００４９】また、（３）ＡＴＭレイヤデバイスと複数
の物理レイヤデバイスとをＵＴＯＰＩＡデータパスイン
タフェースによりマルチ接続したＡＴＭ伝送装置におい
て、ＡＴＭレイヤデバイスから物理レイヤデバイスへデ
ータを送信するトランスミットインタフェースにおける
ポーリング時に、ＡＴＭレイヤデバイスから送出される
送信アドレス信号に対して各物理レイヤデバイスから出
力されるセル状態通知信号を各物理レイヤデバイス毎に
保持するセル状態通知信号保持部をＵＴＯＰＩＡデータ
パスインタフェース上に備え、該セル状態通知信号保持
部は、各物理レイヤデバイスから送出されるセル状態通
知信号の送出タイミングを変換して送出し、ＡＴＭレイ
ヤデバイスから送出される送信アドレス信号送出タイミ
ングの直後に、該セル状態通知信号保持部に既に保持し
たセル状態通知信号をＡＴＭレイヤデバイスに対して送
出するものである。(3) In an ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, polling at a transmit interface for transmitting data from the ATM layer device to the physical layer device is performed. A cell status notification signal holding unit for holding, for each physical layer device, a cell status notification signal output from each physical layer device in response to a transmission address signal transmitted from the ATM layer device, on the UTOPIA data path interface; The cell status notification signal holding unit converts the transmission timing of the cell status notification signal transmitted from each physical layer device and transmits the converted signal, and immediately after the transmission address signal transmission timing transmitted from the ATM layer device, The cell state signal which has already been held in the Le state signal holding unit is intended to be sent to the ATM layer device.
【００５０】また、（４）ＡＴＭレイヤデバイスと複数
の物理レイヤデバイスとをＵＴＯＰＩＡデータパスイン
タフェースによりマルチ接続したＡＴＭ伝送装置におい
て、ＡＴＭレイヤデバイスが物理レイヤデバイスからデ
ータを受信するレシーブインタフェースにおけるポーリ
ング時に、ＡＴＭレイヤデバイスから送出される受信ア
ドレス信号に対して各物理レイヤデバイスから出力され
るセル状態通知信号を各物理レイヤデバイス毎に保持す
るセル状態通知信号保持部をＵＴＯＰＩＡデータパスイ
ンタフェース上に備え、該セル状態通知信号保持部は、
各物理レイヤデバイスから送出されるセル状態通知信号
の送出タイミングを変換して送出し、ＡＴＭレイヤデバ
イスから送出される受信アドレス信号送出タイミングの
直後に、該セル状態通知信号保持部に既に保持したセル
状態通知信号をＡＴＭレイヤデバイスに対して送出する
ものである。(4) In an ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, at the time of polling at a receive interface where the ATM layer device receives data from the physical layer device, A cell status notification signal holding unit for holding, for each physical layer device, a cell status notification signal output from each physical layer device in response to a reception address signal transmitted from the ATM layer device, is provided on the UTOPIA data path interface. The cell state notification signal holding unit,
The transmission timing of the cell status notification signal transmitted from each physical layer device is converted and transmitted, and immediately after the transmission timing of the reception address signal transmitted from the ATM layer device, the cell already stored in the cell status notification signal storage unit is transmitted. The status notification signal is transmitted to the ATM layer device.
【００５１】また、（５）ＡＴＭレイヤデバイスと複数
の物理レイヤデバイスとをＵＴＯＰＩＡデータパスイン
タフェースによりマルチ接続したＡＴＭ伝送装置におい
て、ＡＴＭレイヤデバイスから物理レイヤデバイスへデ
ータを送信するトランスミットインタフェース及びＡＴ
Ｍレイヤデバイスが物理レイヤデバイスからデータを受
信するレシーブインタフェースにおけるポーリング時
に、ＡＴＭレイヤデバイスから送出される送信アドレス
信号及び受信アドレス信号の送出タイミングを制御する
アドレスタイミング制御部と、ＡＴＭレイヤデバイスか
ら送出される送信アドレス信号及び受信アドレス信号に
対してそれぞれ各物理レイヤデバイスから出力されるセ
ル状態通知信号を各物理レイヤデバイス毎に保持するセ
ル状態通知信号保持部とをＵＴＯＰＩＡデータパスイン
タフェース上に備え、該アドレスタイミング制御部又は
セル状態通知信号保持部を用いて、ＡＴＭレイヤデバイ
スから送出される送信アドレス信号及び受信アドレス信
号の送出タイミングの直後に、該送信アドレス信号及び
受信アドレス信号に対する物理レイヤデバイスからのセ
ル状態通知信号を送出する構成を有するものである。(5) In an ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, a transmission interface for transmitting data from the ATM layer device to the physical layer device and an AT.
At the time of polling in the receive interface in which the M layer device receives data from the physical layer device, an address timing control unit that controls the transmission timing of the transmission address signal and the reception address signal transmitted from the ATM layer device, and the transmission from the ATM layer device. A cell status notification signal holding unit for holding, for each physical layer device, a cell status notification signal output from each physical layer device in response to the transmission address signal and the reception address signal, on the UTOPIA data path interface. Immediately after the transmission timing of the transmission address signal and the reception address signal transmitted from the ATM layer device by using the address timing control unit or the cell state notification signal holding unit, the transmission address signal and the reception address signal are And it has a structure for transmitting the cell state signal from the physical layer device to.
【００５２】[0052]
【発明の実施の形態】図１は本発明の第１の実施形態の
原理説明図である。同図の（Ａ）はＵＴＯＰＩＡデータ
パスインタフェースのトランスミットインタフェースに
おける原理説明図であり、同図の（Ｂ）はレシーブイン
タフェースにおける原理説明図である。FIG. 1 is a diagram illustrating the principle of a first embodiment of the present invention. FIG. 3A is a diagram illustrating the principle of the UTOPIA data path interface in the transmit interface, and FIG. 3B is a diagram illustrating the principle of the receive interface.
【００５３】本発明の第１の実施形態は、ＡＴＭレイヤ
デバイス１−１と複数の物理レイヤデバイス１−３とを
ＵＴＯＰＩＡデータパスインタフェースバス１−４によ
りマルチ接続した構成において、ＵＴＯＰＩＡデータパ
スインタフェースバス１−４上にアドレスタイミング制
御部１−２を設けたものである。The first embodiment of the present invention relates to a configuration in which an ATM layer device 1-1 and a plurality of physical layer devices 1-3 are multi-connected by a UTOPIA data path interface bus 1-4. An address timing control unit 1-2 is provided on 1-4.
【００５４】トランスミットインタフェースにおいて図
１の（Ａ）に示すように、アドレスタイミング制御部１
−２は、ポーリング時における送信アドレス信号ＴｘＡ
ｄｄｒの送信タイミングを制御し、ＡＴＭレイヤデバイ
ス１−１から出力される送信アドレス信号ＴｘＡｄｄｒ
の送出タイミングを変換して送出し、物理レイヤデバイ
ス１−３から出力されるセル状態通知信号ＴｘＣｌａｖ
の送出タイミングとの調整を行う。In the transmit interface, as shown in FIG. 1A, the address timing control unit 1
-2 is the transmission address signal TxA at the time of polling
The transmission address signal TxAddr is output from the ATM layer device 1-1 by controlling the transmission timing of the ddr.
Is transmitted after converting the transmission timing of the cell state notification signal TxClav output from the physical layer device 1-3.
Is adjusted with the transmission timing.
【００５５】即ち、ＡＴＭレイヤデバイス１−１と物理
レイヤデバイス１−３との間にバッファ等の遅延を生じ
る回路素子が挿入された場合に、アドレスタイミング制
御部１−２は、それらの遅延分を見込んでＡＴＭレイヤ
デバイス１−１から送出される送信アドレスの送出タイ
ミングを早めて送出し、物理レイヤデバイス１−３から
出力されるセル状態通知信号ＴｘＣｌａｖの送出タイミ
ングが、実際の送信アドレス送出タイミングの直後とな
るように送信アドレス信号ＴｘＡｄｄｒの送出タイミン
グを調整する。That is, when circuit elements that cause a delay, such as a buffer, are inserted between the ATM layer device 1-1 and the physical layer device 1-3, the address timing control unit 1-2 uses the delay components. The transmission timing of the transmission address transmitted from the ATM layer device 1-1 is advanced in anticipation of the transmission, and the transmission timing of the cell state notification signal TxClav output from the physical layer device 1-3 is determined by the actual transmission address transmission timing. The transmission timing of the transmission address signal TxAddr is adjusted so as to be immediately after.
【００５６】なお、ＡＴＭレイヤデバイス１−１による
ポーリングは繰り返し周期的に行われるため、最初のポ
ーリング時には、ＡＴＭレイヤデバイス１−１から送出
される送信アドレスの送出タイミングを早めて送出する
ことはできないが、２度目以降のポーリングにおいて
は、送信アドレスの送出タイミングを予測することがで
き、送信アドレスの送出タイミングを早めて送出するこ
とが可能となる。Since polling by the ATM layer device 1-1 is repeatedly performed periodically, it is not possible to advance the transmission timing of the transmission address transmitted from the ATM layer device 1-1 at the time of the first polling. However, in the second and subsequent polling, the transmission timing of the transmission address can be predicted, and the transmission timing of the transmission address can be advanced.
【００５７】そのため、ＡＴＭレイヤデバイスと物理レ
イヤデバイスとの間にバッファ等の遅延を生じる回路素
子を挿入することが可能となり、適宜、電流増幅又は波
形整形などの機能を有するバッファ増幅器又はフリップ
フロップ等の素子を挿入することにより、一つのＡＴＭ
レイヤデバイスに最大数３１個（又は３２個）の物理レ
イヤデバイスをマルチ接続することが可能になるととも
に、ＡＴＭレイヤデバイスと物理レイヤデバイスと接続
距離も任意に延長することができ、ＵＴＯＰＩＡデータ
パスインタフェースの機能をフレキシブルに活用して、
ＡＴＭ伝送装置を構成することができる。Therefore, it is possible to insert a circuit element that causes a delay such as a buffer between the ATM layer device and the physical layer device, and a buffer amplifier or a flip-flop having a function such as current amplification or waveform shaping as appropriate. By inserting the element of one ATM, one ATM
A maximum of 31 (or 32) physical layer devices can be multi-connected to the layer device, the connection distance between the ATM layer device and the physical layer device can be arbitrarily extended, and the UTOPIA data path interface is provided. By flexibly utilizing the functions of
An ATM transmission device can be configured.
【００５８】また、レシーブインタフェースにおいては
図１の（Ｂ）に示すように、アドレスタイミング制御部
１−２は、ポーリング時における受信アドレス信号Ｒｘ
Ａｄｄｒの送信タイミングを制御し、ＡＴＭレイヤデバ
イス１−１から出力される受信アドレス信号ＴｘＡｄｄ
ｒの送出タイミングを変換して送出し、物理レイヤデバ
イス１−３から出力されるセル状態通知信号ＲｘＣｌａ
ｖの送出タイミングとの調整を行う。In the receive interface, as shown in FIG. 1B, the address timing control section 1-2 controls the reception address signal Rx at the time of polling.
The transmission timing of Addr is controlled, and the reception address signal TxAdd output from the ATM layer device 1-1.
r, the cell status notification signal RxCla output from the physical layer device 1-3 after converting the transmission timing of the r.
Adjustment with the transmission timing of v.
【００５９】レシーブインタフェースにおいても同様
に、ＡＴＭレイヤデバイス１−１と物理レイヤデバイス
１−３との間にバッファ等の遅延を生じる回路素子が挿
入された場合に、アドレスタイミング制御部１−２は、
それらの遅延分を見込んでＡＴＭレイヤデバイス１−１
から送出される受信アドレスの送出タイミングを早めて
送出し、物理レイヤデバイス１−３から出力されるセル
状態通知信号ＲｘＣｌａｖの送出タイミングが、実際の
受信アドレス送出タイミングの直後となるように受信ア
ドレス信号ＲｘＡｄｄｒの送出タイミングを調整する。Similarly, in the receive interface, when a circuit element that causes a delay, such as a buffer, is inserted between the ATM layer device 1-1 and the physical layer device 1-3, the address timing control unit 1-2 operates as follows. ,
In consideration of the delay, the ATM layer device 1-1
The transmission timing of the reception address transmitted from the physical layer device 1-3 is advanced, and the transmission timing of the cell state notification signal RxClav output from the physical layer device 1-3 is immediately after the actual reception address transmission timing. The transmission timing of RxAddr is adjusted.
【００６０】レシーブインタフェースにおいても、ＡＴ
Ｍレイヤデバイスと物理レイヤデバイスとの間にバッフ
ァ等の遅延を生じる回路素子を挿入することが可能とな
り、適宜バッファ等の素子を挿入することによりＵＴＯ
ＰＩＡデータパスインタフェースの機能をフレキシブル
に活用して、ＡＴＭ伝送装置を構成することができる。In the receive interface, the AT
It is possible to insert a circuit element that causes a delay such as a buffer between the M layer device and the physical layer device.
An ATM transmission device can be configured by flexibly utilizing the function of the PIA data path interface.
【００６１】図２は本発明の第２の実施形態の原理説明
図である。同図の（Ａ）はＵＴＯＰＩＡデータパスイン
タフェースのトランスミットインタフェースにおける原
理説明図であり、同図の（Ｂ）はレシーブインタフェー
スにおける原理説明図である。FIG. 2 is an explanatory view of the principle of the second embodiment of the present invention. FIG. 3A is a diagram illustrating the principle of the UTOPIA data path interface in the transmit interface, and FIG. 3B is a diagram illustrating the principle of the receive interface.
【００６２】本発明の第２の実施形態は、ＡＴＭレイヤ
デバイス２−１と複数の物理レイヤデバイス２−３とを
ＵＴＯＰＩＡデータパスインタフェースバス２−４によ
りマルチ接続した構成において、ＵＴＯＰＩＡデータパ
スインタフェースバス２−４上に、各物理レイヤデバイ
ス２−３からのセル状態通知信号（ＴｘＣｌａｖ又はＲ
ｘＣｌａｖ）を保持する保持部２−２を設けたものであ
る。The second embodiment of the present invention relates to a configuration in which an ATM layer device 2-1 and a plurality of physical layer devices 2-3 are multi-connected by a UTOPIA data path interface bus 2-4. 2-4, a cell status notification signal (TxClav or RxClav) from each physical layer device 2-3.
xClav) is provided.
【００６３】トランスミットインタフェースにおいては
図２の（Ａ）に示すように、ポーリング時に各物理レイ
ヤデバイス２−３が応答信号として送出するセル状態通
知信号ＴｘＣｌａｖを、ＴｘＣｌａｖ保持部２−２によ
り各物理レイヤデバイス単位毎に保持し、ＡＴＭレイヤ
デバイス２−１から出力される送信アドレス信号ＴｘＡ
ｄｄｒに対して、該ＴｘＣｌａｖ保持部２−２で保持さ
れているセル状態通知信号ＴｘＣｌａｖを応答信号とし
て送出する。In the transmit interface, as shown in FIG. 2A, each physical layer device 2-3 transmits a cell status notification signal TxClav sent as a response signal at the time of polling by a TxClav holding unit 2-2 to each physical layer device. The transmission address signal TxA which is held for each layer device unit and output from the ATM layer device 2-1
The cell status notification signal TxClav held in the TxClav holding unit 2-2 is transmitted to ddr as a response signal.
【００６４】こうすることにより、各物理レイヤデバイ
ス２−３は、ＡＴＭレイヤデバイス２−１からの送信ア
ドレス信号ＴｘＡｄｄｒに対して、次のクロック周期で
直ちにセル状態通知信号ＴｘＣｌａｖを返送するタイミ
ング制約が緩和され、ＡＴＭレイヤデバイス２−１と物
理レイヤデバイス２−３との間にバッファ等の遅延を生
じる回路素子を挿入することが可能となり、前述の第１
の実施形態の場合と同様に、ＵＴＯＰＩＡデータパスイ
ンタフェースの機能をフレキシブルに活用して、ＡＴＭ
伝送装置を構成することができるようになる。Thus, each physical layer device 2-3 has a timing constraint for immediately returning the cell state notification signal TxClav in the next clock cycle in response to the transmission address signal TxAddr from the ATM layer device 2-1. As a result, it becomes possible to insert a circuit element causing a delay such as a buffer between the ATM layer device 2-1 and the physical layer device 2-3.
As in the case of the first embodiment, the function of the UTOPIA data path interface is flexibly used, and the ATM
The transmission device can be configured.
【００６５】レシーブインタフェースにおいては図２の
（Ｂ）に示すように、ポーリング時に各物理レイヤデバ
イス２−３が応答信号として送出するセル状態通知信号
ＲｘＣｌａｖを、ＲｘＣｌａｖ保持部２−２により各物
理レイヤデバイス単位毎に保持し、ＡＴＭレイヤデバイ
ス２−１から出力される受信アドレス信号ＲｘＡｄｄｒ
に対して、該ＲｘＣｌａｖ保持部２−２で保持されてい
るセル状態通知信号ＲｘＣｌａｖを応答信号として送出
する。In the receive interface, as shown in FIG. 2B, a cell status notification signal RxClav sent from each physical layer device 2-3 as a response signal at the time of polling is transmitted to each physical layer by the RxClav holding unit 2-2. The reception address signal RxAddr held for each device and output from the ATM layer device 2-1
, The cell status notification signal RxClav held in the RxClav holding unit 2-2 is transmitted as a response signal.
【００６６】レシーブインタフェースにおいても同様
に、ＡＴＭレイヤデバイスと物理レイヤデバイスとの間
にバッファ等の遅延を生じる回路素子を挿入することが
可能となり、適宜バッファ等の素子を挿入することによ
りＵＴＯＰＩＡデータパスインタフェースの機能をフレ
キシブルに活用して、ＡＴＭ伝送装置を構成することが
できる。Similarly, in the receive interface, it is possible to insert a circuit element that causes a delay such as a buffer between the ATM layer device and the physical layer device. An ATM transmission device can be configured by flexibly utilizing the function of the interface.
【００６７】[0067]
【実施例】図３は本発明によるＡＴＭ伝送装置の構成例
を示す。同図において、３−１はバックボード３−３上
のＵＴＯＰＩＡデータパスインタフェースを介して下位
側パッケージ３−２とセルの送受信を行い、ＡＴＭレイ
ヤの処理を行うパッケージである。FIG. 3 shows an example of the configuration of an ATM transmission apparatus according to the present invention. In the figure, reference numeral 3-1 denotes a package which transmits and receives cells to and from the lower package 3-2 via the UTOPIA data path interface on the backboard 3-3 and performs processing of the ATM layer.
【００６８】３−２は回線（外線）を終端し、回線（外
線）からのセルをバックボード３−３上のＵＴＯＰＩＡ
データパスインタフェースに出力し、また、セルをＵＴ
ＯＰＩＡデータパスインタフェースから受信し、回線
（外線）へ送出する下位側パッケージである。Reference numeral 3-2 terminates the line (external line), and transfers cells from the line (external line) to UTOPIA on the backboard 3-3.
Output to data path interface and cell to UT
A lower-level package that receives data from the OPIA data path interface and sends it out to the line (external line).
【００６９】３−４はＡＴＭレイヤデバイス、３−５は
物理レイヤデバイスであり、それぞれ、ＵＴＯＰＩＡデ
ータパスインタフェースのマスターとスレーブの関係の
役割を果たす。３−６は送信アドレス信号の送出タイミ
ングを制御するアドレスタイミング制御部，３−７は各
物理レイヤデバイスからのセル状態通知信号ＴｘＣｌａ
ｖの情報を保持するセル状態通知信号保持部である。Reference numeral 3-4 denotes an ATM layer device, and reference numeral 3-5 denotes a physical layer device, each of which plays a role of a master-slave relationship of the UTOPIA data path interface. 3-6 is an address timing control unit for controlling the transmission timing of the transmission address signal, and 3-7 is a cell state notification signal TxCla from each physical layer device.
This is a cell state notification signal holding unit that holds information of v.
【００７０】３−８はバッファ（ドライバ）回路であ
り、駆動電流の大きいドライブ能力の高いデバイスを使
用することにより、電気信号的に３１個までの物理レイ
ヤデバイスを接統することが十分可能であり、また、配
線長の長いバックボード３−３を通過させることが可能
となる。Reference numeral 3-8 denotes a buffer (driver) circuit. By using a device having a large drive current and a high drive capability, it is possible to connect up to 31 physical layer devices in an electric signal manner. In addition, it is possible to pass through the back board 3-3 having a long wiring length.
【００７１】また、図４は本発明によるＵＴＯＰＩＡデ
ータパスインタフェースのデータ送受例を示す。図４に
おいて（ａ）は、ＡＴＭレイヤデバイスとアドレスタイ
ミング制御部及びセル状態通知信号ＴｘＣｌａｖ保持部
との間のタイミングチャートを示し、（ｂ）はバックボ
ード上のタイミングチャートを示し、（ｃ）はバッファ
回路と物理レイヤデバイスとの間のタイミングチャート
を示している。FIG. 4 shows an example of data transmission / reception of the UTOPIA data path interface according to the present invention. 4A shows a timing chart between the ATM layer device and the address timing control unit and the cell state notification signal TxClav holding unit, FIG. 4B shows a timing chart on the backboard, and FIG. 4 shows a timing chart between a buffer circuit and a physical layer device.
【００７２】まず、ＡＴＭレイヤデバイスからポーリン
グが開始されると、アドレスタイミング制御部は、バッ
ファ回路や配線長による遅延を考慮し、セル状態通知信
号ＴｘＣｌａｖとのタイミング調整を行う。タイミング
調整が行われていない初期の段階では、セル状態通知信
号ＴｘＣｌａｖ保持部は、アサートされた送信アドレス
信号ＴｘＡｄｄｒに対する応答として、ＡＴＭレイヤデ
バイスに対し、“セル転送不可（ｎｏｎ−ａｃｔｉｖ
ｅ）”の空応答を行う。First, when polling is started from the ATM layer device, the address timing control unit adjusts the timing with the cell state notification signal TxClav in consideration of the delay due to the buffer circuit and the wiring length. At an initial stage in which the timing adjustment is not performed, the cell state notification signal TxClav holding unit sends “non-active” to the ATM layer device in response to the asserted transmission address signal TxAddr.
e) Make an empty response of ").
【００７３】図４のＡに示すようにアサートされた送信
アドレスが‘０２’であり、この送信アドレスに対応す
る物理レイヤデバイス＃０２が“セル転送可能（ａｃｔ
ｉｖｅ）”な状態である場合について以下に説明する。As shown in FIG. 4A, the transmission address asserted is “02”, and the physical layer device # 02 corresponding to this transmission address is “cell transfer enabled (act
ive) "will be described below.
【００７４】図中Ａに示すクロック３でアサートされた
送信アドレス‘０２’に対して、まずセル状態通知信号
ＴｘＣｌａｖ保持部は、ＡＴＭレイヤデバイスに対して
‘セル転送不可（ｎｏｎ−ａｃｔｉｖｅ）’のセル状態
通知信号ＴｘＣｌａｖをクロック４で応答する。In response to the transmission address '02' asserted by the clock 3 shown in A in the figure, the cell state notification signal TxClav holding unit first sets the cell address notification signal TxClav to 'non-active' for the ATM layer device. The cell state notification signal TxClav is responded by the clock 4.
【００７５】図中Ａでアサートされた送信アドレス‘０
２’は、バッファ回路により１クロック周期分遅延され
てクロック４でバックボード上に送出され、物理レイヤ
デバイスには、更にバッファ回路により１クロック周期
分遅延されてクロック５でアサートされる。In the figure, the transmission address' 0 asserted in A
2 'is delayed by one clock cycle by the buffer circuit and sent out onto the backboard at clock 4 and is asserted to the physical layer device by clock 5 after being further delayed by one clock cycle by the buffer circuit.
【００７６】物理レイヤデバイスは、クロック５で受信
した送信アドレス‘０２’に応答して、“セル転送可能
（ａｃｔｉｖｅ）”を示すセル状態通知信号ＴｘＣｌａ
ｖをクロック６で送出する。物理レイヤデバイスから送
出されたセル状態通知信号ＴｘＣｌａｖは、クロック７
でバックボード上に送出され、図のＢに示すようにクロ
ック８の立ち上がりでセル状態通知信号ＴｘＣｌａｖ保
持部に保持される。In response to the transmission address '02' received at clock 5, the physical layer device responds to the transmission address '02' by transmitting a cell state notification signal TxCla indicating "cell transfer enabled (active)".
v is transmitted at clock 6. The cell state notification signal TxClav sent from the physical layer device
At the rising edge of the clock 8 and held in the cell state notification signal TxClav holding unit as shown in FIG.
【００７７】その後、クロック９でＡＴＭレイヤデバイ
スによって送信アドレス‘０２’がポーリングされた
時、セル状態通知信号ＴｘＣｌａｖ保持部は、図のＣに
示すようにクロック１０でＡＴＭレイヤデバイスに対し
て即座に、先に保持した“セル転送可能（ａｃｔｉｖ
ｅ）”のセル状態通知信号ＴｘＣｌａｖを応答する。Thereafter, when the transmission address '02' is polled by the ATM layer device at clock 9, the cell state notification signal TxClav holding unit immediately transmits the clock to the ATM layer device at clock 10, as shown in FIG. The “cell transfer enabled (active
e) The cell status notification signal TxClav of ") is responded.
【００７８】この“セル転送可能（ａｃｔｉｖｅ）”の
セル状態通知信号ＴｘＣｌａｖを受信したＡＴＭレイヤ
デバイスは、図のＤに示すようにクロック１３で送信ア
ドレス‘０２’をアサートし、クロック１４で送信イネ
ーブル信号ＴｘＥｎｂ* をアサートしてセルデータＴｘ
Ｄａｔａの転送を開始する。The ATM layer device that has received the “cell transfer enabled (active)” cell state notification signal TxClav asserts the transmission address “02” at clock 13 and enables transmission at clock 14 as shown in FIG. Assert the signal TxEnb * to generate the cell data Tx
Data transfer is started.
【００７９】セル状態通知信号ＴｘＣｌａｖ保持部は送
信イネーブル信号ＴｘＥｎｂ* のアサートにより、セル
転送の開始を検出すると、該当する物理レイヤデバイス
＃０２のセル転送可能情報をクリアする。When the start of cell transfer is detected by the assertion of the transmission enable signal TxEnb * , the cell state notification signal TxClav holding unit clears the cell transfer enable information of the corresponding physical layer device # 02.
【００８０】クロック１４でＡＴＭレイヤデバイスから
送出された送信イネーブル信号ＴｘＥｎｂ* と送信デー
タ送出開始信号ＴｘＳＯＣと送信データ送信データＴｘ
Ｄａｔａは、バッファ回路により１クロック周期分遅延
されてクロック１５でバックボード上に送出され、物理
レイヤデバイスでは、更にバッファ回路により１クロッ
ク周期分遅延されてクロック１６で受信される。Transmission enable signal TxEnb * , transmission data transmission start signal TxSOC, and transmission data transmission data Tx transmitted from ATM layer device at clock 14
Data is delayed by one clock cycle by the buffer circuit and sent out on the backboard at clock 15, and is received by the physical layer device at clock 16 after being further delayed by one clock cycle by the buffer circuit.
【００８１】図４に示したタイミングチャートは、セル
状態通知信号ＴｘＣｌａｖ保持部３−７を用いて、セル
状態通知信号の送出タイミングを調整する例を示した
が、アドレスタイミング制御部３−６を用いて送信アド
レス送出タイミングを調整し、ＵＴＯＰＩＡデータパス
インタフェースにおける送信アドレス信号とセル状態通
知信号の送出タイミングを調整することができる。The timing chart shown in FIG. 4 shows an example in which the transmission timing of the cell status notification signal is adjusted using the cell status notification signal TxClav holding unit 3-7. It can be used to adjust the transmission address transmission timing and adjust the transmission timing of the transmission address signal and the cell state notification signal in the UTOPIA data path interface.
【００８２】また、セルレシーブインタフェースにおい
ても、同様にアドレスタイミング制御部又はセル状態通
知信号ＲｘＣｌａｖ保持部を用いて、ＵＴＯＰＩデータ
パスインタフェースにおける受信アドレス信号とセル状
態通知信号の送出タイミングを調整することができる。Also in the cell receive interface, the transmission timing of the received address signal and the cell state notification signal in the UTOPI data path interface can be similarly adjusted using the address timing control unit or the cell state notification signal RxClav holding unit. it can.
【００８３】[0083]
【発明の効果】以上説明したように、本発明によれば、
ＵＴＯＰＩＡデータパスインタフェース上に、送信アド
レス信号若しくは受信アドレス信号の送出タイミングを
制御するアドレスタイミング制御部、又は送信アドレス
信号若しくは受信アドレス信号に対して各物理レイヤデ
バイスから出力されるセル状態通知信号を各物理レイヤ
デバイス毎に保持するセル状態通知信号保持部を備え、
送信アドレス信号若しくは受信アドレス信号の送出タイ
ミングとその応答信号であるセル状態通知信号の送出タ
イミングとを調整することにより、ＵＴＯＰＩＡデータ
パスインタフェース上にバッファ回路等の遅延を伴う回
路素子を挿入することが可能となり、ＡＴＭレイヤデバ
イスに多数の物理レイヤデバイスを任意にマルチ接続す
るとともに、ＵＴＯＰＩＡデータパスインタフェースの
パターン配線を任意に延長することも容易可能となり、
ＡＴＭ伝送装置の拡張性や装置構成の柔軟性を向上させ
ることができ、バックボードのパターン配線とＵＴＯＰ
ＩＡデータパスインタフェースとを兼用することなどに
より、ＡＴＭ伝送装置の低コスト化を図ることができ
る。As described above, according to the present invention,
On the UTOPIA data path interface, an address timing control unit that controls the transmission timing of a transmission address signal or a reception address signal, or a cell state notification signal output from each physical layer device in response to the transmission address signal or the reception address signal, A cell state notification signal holding unit for holding for each physical layer device,
By adjusting the transmission timing of the transmission address signal or the reception address signal and the transmission timing of the cell status notification signal as a response signal, it is possible to insert a circuit element with a delay, such as a buffer circuit, on the UTOPIA data path interface. It is possible to arbitrarily multi-connect a large number of physical layer devices to the ATM layer device, and to easily extend the pattern wiring of the UTOPIA data path interface,
The scalability of the ATM transmission equipment and the flexibility of the equipment configuration can be improved.
By also using the IA data path interface, the cost of the ATM transmission device can be reduced.
【図１】本発明の第１の実施形態の原理説明図である。FIG. 1 is a diagram illustrating the principle of a first embodiment of the present invention.
【図２】本発明の第２の実施形態の原理説明図である。FIG. 2 is a diagram illustrating the principle of a second embodiment of the present invention.
【図３】本発明によるＡＴＭ伝送装置の構成例を示す図
である。FIG. 3 is a diagram showing a configuration example of an ATM transmission device according to the present invention.
【図４】本発明によるＵＴＯＰＩＡデータパスインタフ
ェースのデータ送受のタイミングチャートである。FIG. 4 is a timing chart of data transmission / reception of the UTOPIA data path interface according to the present invention.
【図５】従来のＡＴＭレイヤデバイスに複数の物理レイ
ヤデバイスをマルチ接続した構成図である。FIG. 5 is a configuration diagram in which a plurality of physical layer devices are multi-connected to a conventional ATM layer device.
【図６】従来のＵＴＯＰＩＡデータパスインタフェース
のデータ送受のタイミングチャートである。FIG. 6 is a timing chart of data transmission / reception of a conventional UTOPIA data path interface.
【図７】ＵＴＯＰＩＡデータパスインタフェースを用い
た従来のＡＴＭ伝送装置の一例を示す図である。FIG. 7 is a diagram showing an example of a conventional ATM transmission device using a UTOPIA data path interface.
１−１ ＡＴＭレイヤデバイス １−２ アドレスタイミング制御部 １−３ 物理レイヤデバイス １−４ ＵＴＯＰＩＡデータパスインタフェースバス 1-1 ATM layer device 1-2 Address timing control section 1-3 Physical layer device 1-4 UTOPIA data path interface bus
Claims (5)
ヤデバイスとをＵＴＯＰＩＡデータパスインタフェース
によりマルチ接続したＡＴＭ伝送装置において、 ＡＴＭレイヤデバイスから物理レイヤデバイスへデータ
を送信するトランスミットインタフェースにおけるポー
リング時に、ＡＴＭレイヤデバイスから送出される送信
アドレス信号の送出タイミングを制御するアドレスタイ
ミング制御部をＵＴＯＰＩＡデータパスインタフェース
上に備え、 該アドレスタイミング制御部は、ＡＴＭレイヤデバイス
から送出される送信アドレス信号の送出タイミングを変
換して送出し、該アドレスタイミング制御部から送出さ
れた送信アドレス信号に対して物理レイヤデバイスから
出力されるセル状態通知信号の送出タイミングが、ＡＴ
Ｍレイヤデバイスの送信アドレス信号送出タイミングの
直後となるように送信アドレス信号の送出タイミングを
調整することを特徴とするＡＴＭレイヤデバイスと複数
の物理レイヤデバイスをマルチ接続したＡＴＭ伝送装
置。An ATM transmission device in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, wherein at the time of polling in a transmit interface for transmitting data from the ATM layer device to the physical layer device, An address timing control unit for controlling the transmission timing of the transmission address signal transmitted from the device is provided on the UTOPIA data path interface. The address timing control unit converts the transmission timing of the transmission address signal transmitted from the ATM layer device. The transmission timing of the cell status notification signal output from the physical layer device in response to the transmission address signal transmitted from the address timing control unit is AT
An ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected, the transmission timing of a transmission address signal being adjusted to be immediately after the transmission address signal transmission timing of an M layer device.
ヤデバイスとをＵＴＯＰＩＡデータパスインタフェース
によりマルチ接続したＡＴＭ伝送装置において、 ＡＴＭレイヤデバイスが物理レイヤデバイスからデータ
を受信するレシーブインタフェースにおけるポーリング
時に、ＡＴＭレイヤデバイスから送出される受信アドレ
ス信号の送出タイミングを制御するアドレスタイミング
制御部をＵＴＯＰＩＡデータパスインタフェース上に備
え、 該アドレスタイミング制御部は、ＡＴＭレイヤデバイス
から送出される受信アドレス信号の送出タイミングを変
換して送出し、該アドレスタイミング制御部から送出さ
れた受信アドレス信号に対して物理レイヤデバイスから
出力されるセル状態通知信号の送出タイミングが、ＡＴ
Ｍレイヤデバイスの受信アドレス信号送出タイミングの
直後となるように受信アドレス信号の送出タイミングを
調整することを特徴とするＡＴＭレイヤデバイスと複数
の物理レイヤデバイスをマルチ接続したＡＴＭ伝送装
置。2. An ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, wherein the ATM layer device performs polling at a receive interface for receiving data from the physical layer device. An address timing control unit for controlling the transmission timing of the reception address signal transmitted from the ATM layer device is provided on the UTOPIA data path interface. The address timing control unit converts the transmission timing of the reception address signal transmitted from the ATM layer device. The transmission timing of the cell state notification signal output from the physical layer device with respect to the reception address signal transmitted from the address timing control unit is AT
An ATM transmission device in which an ATM layer device and a plurality of physical layer devices are multi-connected, wherein a transmission timing of a reception address signal is adjusted so as to be immediately after a reception address signal transmission timing of an M layer device.
ヤデバイスとをＵＴＯＰＩＡデータパスインタフェース
によりマルチ接続したＡＴＭ伝送装置において、 ＡＴＭレイヤデバイスから物理レイヤデバイスへデータ
を送信するトランスミットインタフェースにおけるポー
リング時に、ＡＴＭレイヤデバイスから送出される送信
アドレス信号に対して各物理レイヤデバイスから出力さ
れるセル状態通知信号を各物理レイヤデバイス毎に保持
するセル状態通知信号保持部をＵＴＯＰＩＡデータパス
インタフェース上に備え、 該セル状態通知信号保持部は、各物理レイヤデバイスか
ら送出されるセル状態通知信号の送出タイミングを変換
して送出し、ＡＴＭレイヤデバイスから送出される送信
アドレス信号送出タイミングの直後に、該セル状態通知
信号保持部に既に保持したセル状態通知信号をＡＴＭレ
イヤデバイスに対して送出することを特徴とするＡＴＭ
レイヤデバイスと複数の物理レイヤデバイスをマルチ接
続したＡＴＭ伝送装置。3. An ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, wherein at the time of polling at a transmit interface for transmitting data from the ATM layer device to the physical layer device, A cell status notification signal holding unit for holding, for each physical layer device, a cell status notification signal output from each physical layer device in response to a transmission address signal transmitted from the device, on the UTOPIA data path interface, The notification signal holding unit converts the transmission timing of the cell status notification signal transmitted from each physical layer device and transmits it, and immediately after the transmission address signal transmission timing transmitted from the ATM layer device, transmits the cell status notification signal. ATM, characterized in that sending the cell state signal already held in the signal holding unit to the ATM layer device
An ATM transmission device in which a layer device and a plurality of physical layer devices are multi-connected.
ヤデバイスとをＵＴＯＰＩＡデータパスインタフェース
によりマルチ接続したＡＴＭ伝送装置において、 ＡＴＭレイヤデバイスが物理レイヤデバイスからデータ
を受信するレシーブインタフェースにおけるポーリング
時に、ＡＴＭレイヤデバイスから送出される受信アドレ
ス信号に対して各物理レイヤデバイスから出力されるセ
ル状態通知信号を各物理レイヤデバイス毎に保持するセ
ル状態通知信号保持部をＵＴＯＰＩＡデータパスインタ
フェース上に備え、 該セル状態通知信号保持部は、各物理レイヤデバイスか
ら送出されるセル状態通知信号の送出タイミングを変換
して送出し、ＡＴＭレイヤデバイスから送出される受信
アドレス信号送出タイミングの直後に、該セル状態通知
信号保持部に既に保持したセル状態通知信号をＡＴＭレ
イヤデバイスに対して送出することを特徴とするＡＴＭ
レイヤデバイスと複数の物理レイヤデバイスをマルチ接
続したＡＴＭ伝送装置。4. An ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface. A cell status notification signal holding unit for holding, for each physical layer device, a cell status notification signal output from each physical layer device in response to a reception address signal transmitted from the UTOPIA data path interface; The signal holding unit converts the transmission timing of the cell status notification signal transmitted from each physical layer device and transmits the converted signal. The cell status notification signal is transmitted immediately after the reception address signal transmission timing transmitted from the ATM layer device. ATM, characterized in that sending the cell state signal already held in the lifting unit to the ATM layer device
An ATM transmission device in which a layer device and a plurality of physical layer devices are multi-connected.
ヤデバイスとをＵＴＯＰＩＡデータパスインタフェース
によりマルチ接続したＡＴＭ伝送装置において、 ＡＴＭレイヤデバイスから物理レイヤデバイスへデータ
を送信するトランスミットインタフェース及びＡＴＭレ
イヤデバイスが物理レイヤデバイスからデータを受信す
るレシーブインタフェースにおけるポーリング時に、Ａ
ＴＭレイヤデバイスから送出される送信アドレス信号及
び受信アドレス信号の送出タイミングを制御するアドレ
スタイミング制御部と、ＡＴＭレイヤデバイスから送出
される送信アドレス信号及び受信アドレス信号に対して
それぞれ各物理レイヤデバイスから出力されるセル状態
通知信号を各物理レイヤデバイス毎に保持するセル状態
通知信号保持部とをＵＴＯＰＩＡデータパスインタフェ
ース上に備え、 該アドレスタイミング制御部又はセル状態通知信号保持
部を用いて、ＡＴＭレイヤデバイスから送出される送信
アドレス信号及び受信アドレス信号の送出タイミングの
直後に、該送信アドレス信号及び受信アドレス信号に対
する物理レイヤデバイスからのセル状態通知信号を送出
する構成を有することを特徴とするＡＴＭレイヤデバイ
スと複数の物理レイヤデバイスをマルチ接続したＡＴＭ
伝送装置。5. An ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected by a UTOPIA data path interface, wherein a transmit interface for transmitting data from the ATM layer device to the physical layer device and the ATM layer device are physically connected. When polling in the receive interface receiving data from the layer device, A
An address timing control unit that controls the transmission timing of the transmission address signal and the reception address signal transmitted from the TM layer device, and outputs the transmission address signal and the reception address signal transmitted from the ATM layer device from each physical layer device. A cell state notification signal holding unit for holding a cell state notification signal for each physical layer device provided on a UTOPIA data path interface, and using the address timing control unit or the cell state notification signal holding unit, the ATM layer device An ATM layer device for transmitting a cell status notification signal from a physical layer device for a transmission address signal and a reception address signal immediately after transmission timing of a transmission address signal and a reception address signal transmitted from the ATM layer device. ATM with multiple physical layer devices and multiple physical layer devices
Transmission equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066041A JP3624371B2 (en) | 2000-03-10 | 2000-03-10 | ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066041A JP3624371B2 (en) | 2000-03-10 | 2000-03-10 | ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257678A true JP2001257678A (en) | 2001-09-21 |
| JP3624371B2 JP3624371B2 (en) | 2005-03-02 |
Family
ID=18585474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066041A Expired - Fee Related JP3624371B2 (en) | 2000-03-10 | 2000-03-10 | ATM transmission apparatus in which an ATM layer device and a plurality of physical layer devices are multi-connected |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3624371B2 (en) |
-
2000
- 2000-03-10 JP JP2000066041A patent/JP3624371B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3624371B2 (en) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6266334B1 (en) | Method for optimizing acknowledge packet rate | |
| US20020108011A1 (en) | Dual interface serial bus | |
| US20080144670A1 (en) | Data Processing System and a Method For Synchronizing Data Traffic | |
| CN106959935B (en) | Method compatible with I2C communication and IPMB communication | |
| CN100527102C (en) | Serial bus interface and method for serially interconnecting time-critical digital devices | |
| US5841985A (en) | Method and apparatus for supporting multiple protocols on a network | |
| EP2378742A1 (en) | Method for data communication and device for ethernet | |
| JPS6262697A (en) | Data transmission control system | |
| CN101895423A (en) | Data transmission method and system in Ethernet | |
| EP2237500A1 (en) | A route table lookup system, ternary content addressable memory and network processor | |
| KR20050004062A (en) | Method and data structure for random access via a bus connection | |
| JPH11175313A (en) | Dual-port buffer | |
| US6347345B1 (en) | Information transfer apparatus having control unit with BTL transceiver applying transmission enable signal inputted from ethernet processor module through backplane to control unit | |
| JP6164352B1 (en) | Control device for power converter | |
| CN114168508B (en) | Single-wire bidirectional communication circuit and single-wire bidirectional communication method | |
| US8510485B2 (en) | Low power digital interface | |
| JP2003528494A (en) | Method for synchronizing a computer clock in an information transmission network, apparatus for implementing the method and data packet suitable for synchronizing the computer clock | |
| JP2001257678A (en) | Atm transmission device having multi-connected atm layer device and physical layer devices | |
| JP3597161B2 (en) | ATM cell transmission control method and apparatus | |
| CN100574288C (en) | The data link layer device that is used for serial communication bus | |
| JP3871177B2 (en) | Data communication apparatus and data communication method | |
| JP5902402B2 (en) | Data output adjustment device, data output adjustment method, RGMII network system, and RGMII network communication path switching method | |
| JP3613203B2 (en) | Cell transmission control circuit and method thereof | |
| KR100298361B1 (en) | Asynchronous Transfer Mode Cell Handshaking Method Between Asynchronous Transfer Mode Layer and Multiple Physical Layers | |
| JP3769538B2 (en) | ATM cell transmission / reception control method and method, and mobile communication base station apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |