JP2003506686A - 集積回路ウェーハのプローブカード組立体の構造および製造方法 - Google Patents
集積回路ウェーハのプローブカード組立体の構造および製造方法Info
- Publication number
- JP2003506686A JP2003506686A JP2001514582A JP2001514582A JP2003506686A JP 2003506686 A JP2003506686 A JP 2003506686A JP 2001514582 A JP2001514582 A JP 2001514582A JP 2001514582 A JP2001514582 A JP 2001514582A JP 2003506686 A JP2003506686 A JP 2003506686A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe
- connector
- spring
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
MEMSおよび薄膜製作プローブの両プローブの機械的コンプライアンスにかかわる、これらのスプリングプローブ構造形式を一つ以上の集積回路の試験で使用し得る、集積回路プローブカードアッセンブリの幾つかの実施態様が開示される。また、狭い信号パッドピッチコンプライアンスを提供する、さらに/あるいは商業ウェハプローブ機器における高いレベルでの平行試験を可能にするプローブカードアッセンブリの幾つかの実施態様が開示される。ある好ましい実施態様では、プローブアッセンブリ構造部には、分離可能な標準コンポーネントが含まれ、これによりアッセンブリ製造コストが軽減され、製造時間が短縮される。これらの構造部およびアッセンブリにより、ウェハ形式の試験を高速で行うことができる。プローブは、また、基板上の集積回路およびMEMSまたは薄膜作製スプリング先端部ならびにプローブ配置構造部の両者を保護するための機械保護策として内蔵されている。介在配列スプリングプローブ先端部設計は、非常に小さな集積回路パッド上で複数のプローブを接触させるために画定される。
Description
【0001】
(技術分野)
本発明はプローブカード組立体システムに関し、より詳しくは、写真製版パタ
ーン形ばね接点、および該写真製版パターン形ばね接点を備えた、集積回路の試
験すなわちバーンインに使用する増強形プローブカード組立体の改良に関する。
ーン形ばね接点、および該写真製版パターン形ばね接点を備えた、集積回路の試
験すなわちバーンインに使用する増強形プローブカード組立体の改良に関する。
【0002】
(背景技術)
慣用の集積回路(IC)ウェーハプローブカードでは、プローブカードと集積
回路ウェーハとの間の電気接点は、一般にタングステン針プローブにより構成さ
れる。しかしながら、最新の半導体技術は、しばしば、タングステン針プローブ
では不可能な高いピンカウント、小さいパッドピッチおよび高いクロック周波数
を必要とする。
回路ウェーハとの間の電気接点は、一般にタングステン針プローブにより構成さ
れる。しかしながら、最新の半導体技術は、しばしば、タングステン針プローブ
では不可能な高いピンカウント、小さいパッドピッチおよび高いクロック周波数
を必要とする。
【0003】
種々の出現技術により種々のプロービング用途のばねプローブが提供されてい
るが、殆どのプローブは、ピッチの制限、ピンカウントの制限、フレキシビリテ
ィレベルの変化、プローブチップの幾何学的形状の制限、材料の制限および高い
製造コスト等の固有の制限を有している。
るが、殆どのプローブは、ピッチの制限、ピンカウントの制限、フレキシビリテ
ィレベルの変化、プローブチップの幾何学的形状の制限、材料の制限および高い
製造コスト等の固有の制限を有している。
【0004】
K.Banerji, A. Suppelsa. およびW. Mullen III等による「非平面領域を備え
た選択的に解放可能な導電性ランナ/基板組立体(Selectively Releasing Cond
uctive Runner and Substrate Assembly Having Non-Planar Areas)」の名称に
係る米国特許第5,166,774号(1992年11月24日付)には、「基板に接着
される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部に
基板が設けられた非平面領域を有し、所定応力を受けると基板から導電性ランナ
を選択的に解放する構成の導電性ランナ」を有するランナ/基板組立体が開示さ
れている。
た選択的に解放可能な導電性ランナ/基板組立体(Selectively Releasing Cond
uctive Runner and Substrate Assembly Having Non-Planar Areas)」の名称に
係る米国特許第5,166,774号(1992年11月24日付)には、「基板に接着
される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部に
基板が設けられた非平面領域を有し、所定応力を受けると基板から導電性ランナ
を選択的に解放する構成の導電性ランナ」を有するランナ/基板組立体が開示さ
れている。
【0005】
A. Suppelsa, W. Mullen IIIおよびG. Urbish等による「導電性ランナ/基板
組立体の選択的解放(Selectively Releasing Conductive Runner and Substrat
e Assembly)」の名称に係る米国特許第5,280,139号(1994年1月18日付
)には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの
導電性ランナの一部が基板への弱い接着性を有し、所定応力を受けると基板から
導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ/基板組
立体が開示されている。
組立体の選択的解放(Selectively Releasing Conductive Runner and Substrat
e Assembly)」の名称に係る米国特許第5,280,139号(1994年1月18日付
)には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの
導電性ランナの一部が基板への弱い接着性を有し、所定応力を受けると基板から
導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ/基板組
立体が開示されている。
【0006】
D. Pedderによる「ベアダイ試験(Bare Die Testing)」の名称に係る米国特
許第5,786,701号(1998年7月28日付)には、「導電性材料からなるマイ
クロバンプが多層相互接続構造の相互接続トレース端末上に置かれ、これらの端
末が、試験すべきダイ上の接点パッドのパターンに一致するパターンに分散され
ている構成の試験ステーションを有し、ウェーハから分離する前のマイクロバン
プを用いたダイの試験を容易にするため、相互接続構造への(および相互接続か
らの)他の接続部が低い輪郭を有している」構成のベアダイ段階での集積回路(
IC)の試験装置が開示されている。
許第5,786,701号(1998年7月28日付)には、「導電性材料からなるマイ
クロバンプが多層相互接続構造の相互接続トレース端末上に置かれ、これらの端
末が、試験すべきダイ上の接点パッドのパターンに一致するパターンに分散され
ている構成の試験ステーションを有し、ウェーハから分離する前のマイクロバン
プを用いたダイの試験を容易にするため、相互接続構造への(および相互接続か
らの)他の接続部が低い輪郭を有している」構成のベアダイ段階での集積回路(
IC)の試験装置が開示されている。
【0007】
D. Grabbe, I. KorsunskyおよびR. Ringler等による「表面実装電気コネクタ
(Surface Mount Electrical Connector)」の名称に係る米国特許第5,152,695
号(1992年10月6日付)には、電子デバイス間の回路を電気的に接続する
コネクタであって、「該コネクタから斜め外方に延びた片持ち形ばねアームを備
えているプラットホームを有し、ばねアームが***接点面を備えており、一実施
形態では、アームの幾何学的形状が撓み時に複合払拭を行う」ように構成された
コネクタが開示されている。
(Surface Mount Electrical Connector)」の名称に係る米国特許第5,152,695
号(1992年10月6日付)には、電子デバイス間の回路を電気的に接続する
コネクタであって、「該コネクタから斜め外方に延びた片持ち形ばねアームを備
えているプラットホームを有し、ばねアームが***接点面を備えており、一実施
形態では、アームの幾何学的形状が撓み時に複合払拭を行う」ように構成された
コネクタが開示されている。
【0008】
H. Iwasaki, H. MatunagaおよびT. Ohkubo等による「多接点集積回路チップパ
ッケージを試験するための部分置換可能デバイス(Partly Replaceable Device
for Testing a Multi-Contact Integrated Circuit Chip Package)」の名称に
係る米国特許第5,847,572号(1998年12月8日付)には、「各側縁部に1
組のリードピンが設けられた集積回路(IC)チップを試験する試験装置が、ソ
ケットベースと、接点支持部材およびソケット接点番号を備えた接点ユニットと
、弾性絶縁シートおよび導電性部材を備えた異方性導電性シート組立体とを有し
ている。異方性導電性シート組立体は、接点ユニットのソケット接点部材の1つ
と接触する各導電性部材を保持するように構成されている。この試験装置はまた
、ソケットベースに対して着脱可能に取り付けられる接点リテーナであって、ソ
ケット接点部材を異方性シート組立体と接触させて、ソケット接点部材と異方性
導電性シート組立体の導電性部材との間の電気的導通を確立する接点リテーナを
有している。ソケット接点部材の一部が疲労した場合には、各接点ユニットを新
しい接点ユニットに置換することにより試験デバイスのメインテナンスを行うこ
とができる。また、ICチップのリードピンは、ソケット接点部材の一部および
異方性導電性シート組立体の導電性部材により形成される最短経路で試験回路ボ
ードに電気的に接続される。」旨が開示されている。
ッケージを試験するための部分置換可能デバイス(Partly Replaceable Device
for Testing a Multi-Contact Integrated Circuit Chip Package)」の名称に
係る米国特許第5,847,572号(1998年12月8日付)には、「各側縁部に1
組のリードピンが設けられた集積回路(IC)チップを試験する試験装置が、ソ
ケットベースと、接点支持部材およびソケット接点番号を備えた接点ユニットと
、弾性絶縁シートおよび導電性部材を備えた異方性導電性シート組立体とを有し
ている。異方性導電性シート組立体は、接点ユニットのソケット接点部材の1つ
と接触する各導電性部材を保持するように構成されている。この試験装置はまた
、ソケットベースに対して着脱可能に取り付けられる接点リテーナであって、ソ
ケット接点部材を異方性シート組立体と接触させて、ソケット接点部材と異方性
導電性シート組立体の導電性部材との間の電気的導通を確立する接点リテーナを
有している。ソケット接点部材の一部が疲労した場合には、各接点ユニットを新
しい接点ユニットに置換することにより試験デバイスのメインテナンスを行うこ
とができる。また、ICチップのリードピンは、ソケット接点部材の一部および
異方性導電性シート組立体の導電性部材により形成される最短経路で試験回路ボ
ードに電気的に接続される。」旨が開示されている。
【0009】
W. Bergによる「回路ボードへの基板構造の取付け方法(Method of Mounting
a Substrate Structure to a Circuit Board)」の名称に係る米国特許第4,758,
9278号(1988年7月19日付)には、「接点パッドを備えた基板構造が回路
ボードに取り付けられ、該回路ボードがこの主面で露出された導電性材料からな
るパッドを有しかつ回路ボードの接点パッドに対する所定位置にある整合構造を
有している。基板構造には、該基板構造の接点パッドに電気的に接続されかつ片
持ち支持態様で基板構造から突出するリード線が設けられている。整合要素は板
部分および該板部分の周りに分散配置されている整合構造を有し、該整合構造は
回路ボードの整合構造と係合でき、係合したときは回路ボードの基本面に対して
平行に移動しないように整合要素を維持する。基板構造は整合要素の板部分に取
り付けられ、これによりリード線が回路ボードの整合構造に対して所定位置に維
持される。クランプ部材は、回路ボードの接点パッドと電気的に導通する押圧接
触状態にリード線を維持する。」旨が開示されている。
a Substrate Structure to a Circuit Board)」の名称に係る米国特許第4,758,
9278号(1988年7月19日付)には、「接点パッドを備えた基板構造が回路
ボードに取り付けられ、該回路ボードがこの主面で露出された導電性材料からな
るパッドを有しかつ回路ボードの接点パッドに対する所定位置にある整合構造を
有している。基板構造には、該基板構造の接点パッドに電気的に接続されかつ片
持ち支持態様で基板構造から突出するリード線が設けられている。整合要素は板
部分および該板部分の周りに分散配置されている整合構造を有し、該整合構造は
回路ボードの整合構造と係合でき、係合したときは回路ボードの基本面に対して
平行に移動しないように整合要素を維持する。基板構造は整合要素の板部分に取
り付けられ、これによりリード線が回路ボードの整合構造に対して所定位置に維
持される。クランプ部材は、回路ボードの接点パッドと電気的に導通する押圧接
触状態にリード線を維持する。」旨が開示されている。
【0010】
D. Sama, P. Palanisamy, J. HeamおよびD. Schwarz等による「制御形粘着性
導体(Controlled Adhesion Conductor)」の名称に係る米国特許第5,121,298号
(1992年6月9日付)には、「調節可能な粘着性導電性パターンを印刷回路
ボード上に印刷するのに有効な配合物として、微細に粉砕された銅粉、遮断剤お
よびバインダがある。バインダは、層が熱応力に応答して基板を持ち上げること
ができるように、基板への燒結後に形成される銅層の調節可能な接着力を付与す
るように設計されている。また、バインダは、銅粒子間に優れた凝集性を促進し
て銅層に優れた機械的強度を付与し、銅層が壊れることなく持ち上がることがで
きるように機能する。」旨が開示されている。
導体(Controlled Adhesion Conductor)」の名称に係る米国特許第5,121,298号
(1992年6月9日付)には、「調節可能な粘着性導電性パターンを印刷回路
ボード上に印刷するのに有効な配合物として、微細に粉砕された銅粉、遮断剤お
よびバインダがある。バインダは、層が熱応力に応答して基板を持ち上げること
ができるように、基板への燒結後に形成される銅層の調節可能な接着力を付与す
るように設計されている。また、バインダは、銅粒子間に優れた凝集性を促進し
て銅層に優れた機械的強度を付与し、銅層が壊れることなく持ち上がることがで
きるように機能する。」旨が開示されている。
【0011】
R. Muellerによる「薄膜電熱デバイス(Thin-Film Electrothermal Device)
」の名称に係る米国特許第4,423,401号(1983年12月27日付)には、「
薄膜多層技術は、低抵抗金属−金属接点および優れたオン/オフ特性をもつマイ
クロミニチュア電子機械スイッチを作るのに使用される。電熱的に付勢されるス
イッチは、薄膜回路を作るのに使用される方法と互換性のある方法を用いて、慣
用ハイブリッド回路基板上に作られる。好ましい形態では、このようなスイッチ
は、金属(例えばニッケル)加熱要素が接合される硬質絶縁材(例えば窒化シリ
コン)の弾性的に曲り得るストリップからなる片持ち支持形アクチュエータ部材
を有している。片持ち支持形部材の自由端には金属接点が支持されており、該接
点は、加熱要素に供給される電流により部材の曲げを制御することにより、下に
横たわる固定接点と係合(または離脱)される。」旨が開示されている。
」の名称に係る米国特許第4,423,401号(1983年12月27日付)には、「
薄膜多層技術は、低抵抗金属−金属接点および優れたオン/オフ特性をもつマイ
クロミニチュア電子機械スイッチを作るのに使用される。電熱的に付勢されるス
イッチは、薄膜回路を作るのに使用される方法と互換性のある方法を用いて、慣
用ハイブリッド回路基板上に作られる。好ましい形態では、このようなスイッチ
は、金属(例えばニッケル)加熱要素が接合される硬質絶縁材(例えば窒化シリ
コン)の弾性的に曲り得るストリップからなる片持ち支持形アクチュエータ部材
を有している。片持ち支持形部材の自由端には金属接点が支持されており、該接
点は、加熱要素に供給される電流により部材の曲げを制御することにより、下に
横たわる固定接点と係合(または離脱)される。」旨が開示されている。
【0012】
S. IbrahimおよびJ. Elsnerによる「多層セラミックパッケージ(Multi-Layer
Ceramic Package)」の名称に係る米国特許第4,320,438号(1982年3月1
6日付)には、「多層パッケージでは、複数のセラミック層の各々が導電性パタ
ーンを有し、またパッケージの内部キャビティが設けられていて、該キャビティ
内では、単一のチップまたはチップ配列を形成すべく相互接続された複数のチッ
プが接合されている。チップまたはチップ配列は、異なる層レベルで短いワイヤ
ボンドを介して金属化された導電性パターンに接続され、各積層レベルは特定導
電性パターンを有している。それぞれの積層上の導電性パターンは、金属化材料
が充填されたトンネル形貫通孔を介してまたは縁部が形成された金属被覆により
相互接続され、これにより、導電性パターンは最終的に、金属化ボード上に取り
付けられたセラミックパッケージの下面で多数のパッドに接続される。これによ
り高部品密度が達成されるが、接続リード線は、「互い違い」にすなわち全体的
に異なるパッケージレベルで接続されるので、10ミル間隔および10ミルサイ
ズのワイヤボンドランドを維持できる。このため、ワイヤボンドが互いに干渉す
ることなくかなり高い部品密度が得られるが、この干渉ファクタは、多層セラミ
ックパッケージ内に高部品密度網を達成する上で前の制限ファクタとなる。」旨
が開示されている。
6日付)には、「多層パッケージでは、複数のセラミック層の各々が導電性パタ
ーンを有し、またパッケージの内部キャビティが設けられていて、該キャビティ
内では、単一のチップまたはチップ配列を形成すべく相互接続された複数のチッ
プが接合されている。チップまたはチップ配列は、異なる層レベルで短いワイヤ
ボンドを介して金属化された導電性パターンに接続され、各積層レベルは特定導
電性パターンを有している。それぞれの積層上の導電性パターンは、金属化材料
が充填されたトンネル形貫通孔を介してまたは縁部が形成された金属被覆により
相互接続され、これにより、導電性パターンは最終的に、金属化ボード上に取り
付けられたセラミックパッケージの下面で多数のパッドに接続される。これによ
り高部品密度が達成されるが、接続リード線は、「互い違い」にすなわち全体的
に異なるパッケージレベルで接続されるので、10ミル間隔および10ミルサイ
ズのワイヤボンドランドを維持できる。このため、ワイヤボンドが互いに干渉す
ることなくかなり高い部品密度が得られるが、この干渉ファクタは、多層セラミ
ックパッケージ内に高部品密度網を達成する上で前の制限ファクタとなる。」旨
が開示されている。
【0013】
F.McQuadeおよびJ. Landerによる「集積回路を試験するためのプローブ組立体
(Probe Assembly for Testing Integrated Circuit)」の名称に係る米国特許
第5,416,429号(1995年5月16日)には、「中央開口を備えた絶縁材料か
らなるプローブカードと、該プローブカードに取り付けられる小さい開口を備え
た矩形フレームと、4つの別々のプローブとを有し、各プローブが導電性接地平
面シートを備えた可撓性積層部材を備え、接地平面に接着される接着性誘電膜と
、該誘電膜上のばね合金銅からなるプローブウイングトレースとを更に有してい
る、集積回路を試験するためのプローブ組立体。各プローブウイングは、中央開
口内に延びている片持ち支持形板ばねを有し、かつ前記プローブウイングトレー
スのそれぞれの終端部により形成された一群の個々の整合プローブフィンガに終
端している。プローブフィンガは、実質的に直線に沿って配置されておりかつ試
験すべきICの縁部に沿うそれぞれの接点パッドの間隔に一致する間隔を隔てて
いる。4つの各クランプは、1つの板ばね部分の調節可能な拘束部材を形成する
ため、それぞれのプローブウイングの板ばね部分と接触する片持ち支持形部分を
有している。それぞれのプローブウイングの各ばねクランプによる影響を受ける
圧力拘束部材を別々に調節するための4つの別々のばねクランプ調節手段が設け
られている。別々のばねクランプ調節手段はばね押圧形プラットホームを有し、
各プラットホームは3つのねじおよびばね座金を介してフレーム部材に取り付け
られている。これにより、ばねクランプは任意の所望の方向に移動されかつ配向
されて、各プローブウイング上でのプローブフィンガの位置の整合を達成する。
」旨が開示されている。
(Probe Assembly for Testing Integrated Circuit)」の名称に係る米国特許
第5,416,429号(1995年5月16日)には、「中央開口を備えた絶縁材料か
らなるプローブカードと、該プローブカードに取り付けられる小さい開口を備え
た矩形フレームと、4つの別々のプローブとを有し、各プローブが導電性接地平
面シートを備えた可撓性積層部材を備え、接地平面に接着される接着性誘電膜と
、該誘電膜上のばね合金銅からなるプローブウイングトレースとを更に有してい
る、集積回路を試験するためのプローブ組立体。各プローブウイングは、中央開
口内に延びている片持ち支持形板ばねを有し、かつ前記プローブウイングトレー
スのそれぞれの終端部により形成された一群の個々の整合プローブフィンガに終
端している。プローブフィンガは、実質的に直線に沿って配置されておりかつ試
験すべきICの縁部に沿うそれぞれの接点パッドの間隔に一致する間隔を隔てて
いる。4つの各クランプは、1つの板ばね部分の調節可能な拘束部材を形成する
ため、それぞれのプローブウイングの板ばね部分と接触する片持ち支持形部分を
有している。それぞれのプローブウイングの各ばねクランプによる影響を受ける
圧力拘束部材を別々に調節するための4つの別々のばねクランプ調節手段が設け
られている。別々のばねクランプ調節手段はばね押圧形プラットホームを有し、
各プラットホームは3つのねじおよびばね座金を介してフレーム部材に取り付け
られている。これにより、ばねクランプは任意の所望の方向に移動されかつ配向
されて、各プローブウイング上でのプローブフィンガの位置の整合を達成する。
」旨が開示されている。
【0014】
D. Pedderによる「ベア集積回路デバイスを試験する構造(Structure for Tes
ting Bare Integrated Circuit Devices)」の名称に係る欧州特許出願EP 0 731
368 A2(1996年2月14日付出願)(米国特許第5,764,070号(1998年
6月9日))には、試験すべきベアICまたはウェーハへの接続を行う試験プロ
ーブ構造であって、「多層印刷回路プローブアームを有し、該プローブアームは
、その先端部に、必要な接続を行うべく下面に1列のマイクロバンプを備えたM
CM−D形基板を支持している。プローブアームは小さい角度でデバイスまたは
ウェーハの表面に支持されており、MCM−D形基板には、試験を受けるデバイ
スとのインターフェースを行う必要な受動部品が形成されている。試験を受ける
デバイスの各側面に1つずつ使用されるこのような4つのプローブが設けられて
いる。」構成を有する試験プローブ構造が開示されている。
ting Bare Integrated Circuit Devices)」の名称に係る欧州特許出願EP 0 731
368 A2(1996年2月14日付出願)(米国特許第5,764,070号(1998年
6月9日))には、試験すべきベアICまたはウェーハへの接続を行う試験プロ
ーブ構造であって、「多層印刷回路プローブアームを有し、該プローブアームは
、その先端部に、必要な接続を行うべく下面に1列のマイクロバンプを備えたM
CM−D形基板を支持している。プローブアームは小さい角度でデバイスまたは
ウェーハの表面に支持されており、MCM−D形基板には、試験を受けるデバイ
スとのインターフェースを行う必要な受動部品が形成されている。試験を受ける
デバイスの各側面に1つずつ使用されるこのような4つのプローブが設けられて
いる。」構成を有する試験プローブ構造が開示されている。
【0015】
B. Eldridge, G. Grube, I. KhandrosおよびG. Mathieuによる「半導体デバイ
スへの弾性接点構造の取付け方法(Method of Mounting Resilient Contact Str
ucture to Semiconductor Devices)」の名称に係る米国特許第5,829,128号(1
998年11月3日付)、「電子部品間の一時的接続を行なう方法(Method of
Making Temporary Connections Between Electronic Components)」の名称に係
る米国特許第5,832,601号(1998年11月10日付)、「接点チップ構造の
製造方法(Method of Making Contact Tip Structures)」の名称に係る米国特
許第5,864,946号(1999年2月2日付)、「半導体デバイスへのばね要素の
取付け技術(Mounting Spring Elements on Semiconductor Devices)」の名称
に係る米国特許第5,884,398号(1999年3月23日付)、「半導体デバイス
のバーンイン方法(Method of Burning-In Semiconductor Devices)」の名称に
係る米国特許第5,878,486号(1999年3月9日付)、および「半導体デバイ
スの試用方法(Method of Exercising Semiconductor Devices)」の名称に係る
米国特許第5,897,326号(1999年4月27日付)には、「弾性接点構造は、
ダイが半導体ウェーハから単独化(分離)される前に、半導体ダイのボンドパッ
ドに直接取り付けられる。従って、半導体ダイを、表面に配置された複数のター
ミナルを備えた回路ボード等に接続することにより、半導体ダイを試用(例えば
、試験および/またはバーンイン)することが可能になる。次に、半導体ダイは
半導体ウェーハから単独化され、その後に同じ弾性接点構造を使用して半導体ダ
イと他の電子部品(例えば、配線基板、半導体パッケージ等)との間の相互接続
を行うことができる。弾性接点構造として本発明の全金属複合相互接続要素を使
用することにより、バーンインは、少なくとも150℃の温度で行うことができ
かつ60分以内に完了できる。」旨が開示されている。B Eldridge等の上記米国
特許に開示された接点チップ構造は弾性接点構造を与えるが、この構造は半導体
のボンドパッドに個々に取り付けられるものであるため、複雑でコストが嵩む製
造工程を必要とする。その上、接点構造がワイヤから作られるものであるため、
接点のチップの幾何学的形状がしばしば制限される。また、このような接点チッ
プ構造は小さいピッチの用途(例えば、一般に、周辺プローブカードの場合の5
0μm程の間隔または領域配列の場合の75μm程度の間隔)には適合できない
。
スへの弾性接点構造の取付け方法(Method of Mounting Resilient Contact Str
ucture to Semiconductor Devices)」の名称に係る米国特許第5,829,128号(1
998年11月3日付)、「電子部品間の一時的接続を行なう方法(Method of
Making Temporary Connections Between Electronic Components)」の名称に係
る米国特許第5,832,601号(1998年11月10日付)、「接点チップ構造の
製造方法(Method of Making Contact Tip Structures)」の名称に係る米国特
許第5,864,946号(1999年2月2日付)、「半導体デバイスへのばね要素の
取付け技術(Mounting Spring Elements on Semiconductor Devices)」の名称
に係る米国特許第5,884,398号(1999年3月23日付)、「半導体デバイス
のバーンイン方法(Method of Burning-In Semiconductor Devices)」の名称に
係る米国特許第5,878,486号(1999年3月9日付)、および「半導体デバイ
スの試用方法(Method of Exercising Semiconductor Devices)」の名称に係る
米国特許第5,897,326号(1999年4月27日付)には、「弾性接点構造は、
ダイが半導体ウェーハから単独化(分離)される前に、半導体ダイのボンドパッ
ドに直接取り付けられる。従って、半導体ダイを、表面に配置された複数のター
ミナルを備えた回路ボード等に接続することにより、半導体ダイを試用(例えば
、試験および/またはバーンイン)することが可能になる。次に、半導体ダイは
半導体ウェーハから単独化され、その後に同じ弾性接点構造を使用して半導体ダ
イと他の電子部品(例えば、配線基板、半導体パッケージ等)との間の相互接続
を行うことができる。弾性接点構造として本発明の全金属複合相互接続要素を使
用することにより、バーンインは、少なくとも150℃の温度で行うことができ
かつ60分以内に完了できる。」旨が開示されている。B Eldridge等の上記米国
特許に開示された接点チップ構造は弾性接点構造を与えるが、この構造は半導体
のボンドパッドに個々に取り付けられるものであるため、複雑でコストが嵩む製
造工程を必要とする。その上、接点構造がワイヤから作られるものであるため、
接点のチップの幾何学的形状がしばしば制限される。また、このような接点チッ
プ構造は小さいピッチの用途(例えば、一般に、周辺プローブカードの場合の5
0μm程の間隔または領域配列の場合の75μm程度の間隔)には適合できない
。
【0016】
T. Dozier II, B. Eldridge, G. Grube, I. KhandrosおよびG. Mathieu等によ
る「電子部品用ソケットおよび電子部品への接続方法(Sockets for Electronic
Components and Methods of Connecting to Electronic Components)」の名称
に係る米国特許第5,772,451号(1998年6月30日付)には、「表面実装ソ
ルダ・ダウンソケットは、半導体パッケージ等の電子部品を回路ボードに対して
着脱可能に取り付けることを可能にする。複合相互接続要素は、支持基板の頂上
に配置される弾性接点構造として使用される。任意の適当な方法では、支持基板
の頂部の選択された1つの弾性接点構造は、支持基板を介して、支持基板の底面
上の接点構造の1つに接続される。LGA形半導体パッケージを受け入れること
を意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間
に、支持基板の頂面に対してほぼ垂直な接点力により圧力接点が形成される。B
GA形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構
造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ平行
な接点力により圧力接点が形成される。
る「電子部品用ソケットおよび電子部品への接続方法(Sockets for Electronic
Components and Methods of Connecting to Electronic Components)」の名称
に係る米国特許第5,772,451号(1998年6月30日付)には、「表面実装ソ
ルダ・ダウンソケットは、半導体パッケージ等の電子部品を回路ボードに対して
着脱可能に取り付けることを可能にする。複合相互接続要素は、支持基板の頂上
に配置される弾性接点構造として使用される。任意の適当な方法では、支持基板
の頂部の選択された1つの弾性接点構造は、支持基板を介して、支持基板の底面
上の接点構造の1つに接続される。LGA形半導体パッケージを受け入れること
を意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間
に、支持基板の頂面に対してほぼ垂直な接点力により圧力接点が形成される。B
GA形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構
造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ平行
な接点力により圧力接点が形成される。
【0017】
他の出現技術は、薄膜すなわちマイクロ電子機械システム(micro electronic
mechanical system:MEMS)プロセス等のバッチモードプロセスで作られる
ばねのプローブチップを開示している。
mechanical system:MEMS)プロセス等のバッチモードプロセスで作られる
ばねのプローブチップを開示している。
【0018】
D. SmithおよびS. Alimondaによる「写真製版パターン形ばね接点(Photolith
ographically Patterned Spring Contact)」の名称に係る米国特許第5,613,861
号(1997年3月25日付)、米国特許第5,848,685号(1998年12月1
5日)および国際特許出願PCT/US 96/08018(1996年5月30日出願)には
、写真製版パターン形ばね接点が開示されており、また「該ばね接点は、基板上
に形成されておりかつ接点パッドを2つのデバイスに電気的に接続する。ばね接
点はまた、熱および機械的変動および他の環境ファクタを補償する。ばね接点の
固有の応力勾配は、ばねの自由部分を基板から離れるように上方に曲げる。アン
カー部分は基板に固定された状態に維持され、かつ基板上の第1接点パッドに電
気的に接続される。ばね接点は弾性材料で作られており、かつ自由部分が第2接
点パッドと順応的に接触するので、2つの接点パッドと接触する。」旨も開示さ
れている。Smith等の上記米国特許により開示された写真製版パターン形ばねは
、多くのICプロービングニーズを満たすことができるが、ばねは小形で、かつ
現在の多くのICプローブシステムの信頼性のある作動に必要な平面度順応性(
planarity compliance)を取り扱う垂直順応性は殆ど得られない。多くのプロー
ビングシステムの垂直順応性は一般に0.004〜0.010インチ程度であり
、これは、しばしばタングステン針プローブの使用を必要とする。
ographically Patterned Spring Contact)」の名称に係る米国特許第5,613,861
号(1997年3月25日付)、米国特許第5,848,685号(1998年12月1
5日)および国際特許出願PCT/US 96/08018(1996年5月30日出願)には
、写真製版パターン形ばね接点が開示されており、また「該ばね接点は、基板上
に形成されておりかつ接点パッドを2つのデバイスに電気的に接続する。ばね接
点はまた、熱および機械的変動および他の環境ファクタを補償する。ばね接点の
固有の応力勾配は、ばねの自由部分を基板から離れるように上方に曲げる。アン
カー部分は基板に固定された状態に維持され、かつ基板上の第1接点パッドに電
気的に接続される。ばね接点は弾性材料で作られており、かつ自由部分が第2接
点パッドと順応的に接触するので、2つの接点パッドと接触する。」旨も開示さ
れている。Smith等の上記米国特許により開示された写真製版パターン形ばねは
、多くのICプロービングニーズを満たすことができるが、ばねは小形で、かつ
現在の多くのICプローブシステムの信頼性のある作動に必要な平面度順応性(
planarity compliance)を取り扱う垂直順応性は殆ど得られない。多くのプロー
ビングシステムの垂直順応性は一般に0.004〜0.010インチ程度であり
、これは、しばしばタングステン針プローブの使用を必要とする。
【0019】
また、いずれの先行技術も、数千本までのピンを含むプローブをテスタに相互
接続すると同時に、平面度条件に有効に対処できる方法を教示していない。進歩
した集積回路デバイスは一層複雑になっていると同時にサイズが縮小しているの
で、このようなデバイスを信頼性をもって相互接続するのに使用できるプローブ
カード組立体を提供することが有効である。
接続すると同時に、平面度条件に有効に対処できる方法を教示していない。進歩
した集積回路デバイスは一層複雑になっていると同時にサイズが縮小しているの
で、このようなデバイスを信頼性をもって相互接続するのに使用できるプローブ
カード組立体を提供することが有効である。
【0020】
プローブチップの配列と試験を受けるウェーハ上の表面パッドとの間の平面度
の差に適合させるには、中心の回りで少量だけ自由に枢動できるプローブ基板を
提供するのが有効である。しかしながら、このようなシステムの場合には、基板
をX、Yおよびシータ(θ)方向に位置的に安定して保持しながら、正確に制御
された力を加えて接点を係合させなくてはならない。また、基板がその裏面から
出る多数(例えば数千)のワイヤまたは信号を含みかつ支持体が基板の周囲に配
置される用途の場合には、これらの支持体が、扇状に広がる(fan-out)出口通
路を妨げてはならない。その上、信号ワイヤが基板の枢動を妨げてはならず、ま
た試験を受けるデバイス(DUT:device under test)に対してばねを係合さ
せるべく加えられる制御された力を妨げてはならない。
の差に適合させるには、中心の回りで少量だけ自由に枢動できるプローブ基板を
提供するのが有効である。しかしながら、このようなシステムの場合には、基板
をX、Yおよびシータ(θ)方向に位置的に安定して保持しながら、正確に制御
された力を加えて接点を係合させなくてはならない。また、基板がその裏面から
出る多数(例えば数千)のワイヤまたは信号を含みかつ支持体が基板の周囲に配
置される用途の場合には、これらの支持体が、扇状に広がる(fan-out)出口通
路を妨げてはならない。その上、信号ワイヤが基板の枢動を妨げてはならず、ま
た試験を受けるデバイス(DUT:device under test)に対してばねを係合さ
せるべく加えられる制御された力を妨げてはならない。
【0021】
(発明の開示)
高いピンカウント、小さいピッチおよびコスト有効性に優れた製造が可能でか
つ種々の注文に対応できるばねチップ(先端部)を得ることができる、改善され
た可撓性プローブばねの製造方法および装置を提供することが有効である。また
、このようなプローブばねを使用したプローブカード組立体であって、試験およ
び/またはバーンインを受けている半導体に平面度順応性を与えると同時に正確
な軸線方向位置決めおよびシータ位置決めが行えるプローブカード組立体を提供
することも有効である。
つ種々の注文に対応できるばねチップ(先端部)を得ることができる、改善され
た可撓性プローブばねの製造方法および装置を提供することが有効である。また
、このようなプローブばねを使用したプローブカード組立体であって、試験およ
び/またはバーンインを受けている半導体に平面度順応性を与えると同時に正確
な軸線方向位置決めおよびシータ位置決めが行えるプローブカード組立体を提供
することも有効である。
【0022】
MEMSおよび薄膜で作られたプローブの機械的順応性を広大することにより
、これらの形式のばねプローブを半導体ウェーハ上の1つ以上の集積回路の試験
に使用できるようにした集積回路プローブカード組立体の幾つかの実施形態を開
示する。市販されているウェーハプロービング機器を使用して、厳格な信号ピッ
チおよび順応性が得られ、好ましくは多数のICの並行試験またはバーンインを
行うことができるプローブカード組立体の幾つかの実施形態を開示する。幾つか
の好ましい実施形態では、プローブカード組立体の構造は、組立体の製造コスト
および製造時間を低減できる別々の標準コネクタ部品を有している。これらの構
造および組立体は、ウェーハ形状の高速試験を可能にする。プローブは、好まし
くは、集積回路およびMEMSすなわち薄膜で製造されたばねチップの両者の機
械的保護手段を有することが好ましい。非常に小さい集積回路パッドに多数のプ
ローブ接点設けることを可能にする相互入組み形(interleaved)ばねプローブ
チップ設計が定められる。プローブチップの形状は、好ましくは、プローブばね
と集積回路デバイス上のパッドまたはトレースとの間のプローブチップの穿刺深
さを制御するように定められる。高品質でかつ長い有効寿命を有するプローブカ
ード組立体ばねプローブのための改善された保護コーティング技術をも開示する
。
、これらの形式のばねプローブを半導体ウェーハ上の1つ以上の集積回路の試験
に使用できるようにした集積回路プローブカード組立体の幾つかの実施形態を開
示する。市販されているウェーハプロービング機器を使用して、厳格な信号ピッ
チおよび順応性が得られ、好ましくは多数のICの並行試験またはバーンインを
行うことができるプローブカード組立体の幾つかの実施形態を開示する。幾つか
の好ましい実施形態では、プローブカード組立体の構造は、組立体の製造コスト
および製造時間を低減できる別々の標準コネクタ部品を有している。これらの構
造および組立体は、ウェーハ形状の高速試験を可能にする。プローブは、好まし
くは、集積回路およびMEMSすなわち薄膜で製造されたばねチップの両者の機
械的保護手段を有することが好ましい。非常に小さい集積回路パッドに多数のプ
ローブ接点設けることを可能にする相互入組み形(interleaved)ばねプローブ
チップ設計が定められる。プローブチップの形状は、好ましくは、プローブばね
と集積回路デバイス上のパッドまたはトレースとの間のプローブチップの穿刺深
さを制御するように定められる。高品質でかつ長い有効寿命を有するプローブカ
ード組立体ばねプローブのための改善された保護コーティング技術をも開示する
。
【0023】
(発明を実施するための最良の形態)
図1は、基板16から解放する前の写真製版パターン形ばね14a〜14nの
線形配列12を示す平面図である。導電性ばね14a〜14nは、一般に、半導
体工業分野で広く知られている低エネルギおよび高エネルギプラズマ蒸着法およ
びその後の写真製版パターニング法により形成される蒸着金属の連続層により基
板層16上に形成される。連続層は異なる固有応力レベルを有している。次に、
基板16のリリース領域18がアンダーカットエッチングにより加工され、これ
により、リリース領域18上に位置するばね接点14a〜14nが基板16から
解放され、かつ蒸着金属層間の固有応力の結果として基板16から離れる方向に
広がる(すなわち曲る)。蒸着金属トレースの固定領域15(図3および図4)
が基板16に固定された状態に維持され、かつ一般にばね接点14a〜14nか
らのルーチング(すなわち扇状の広がりの形成)に使用される。図2は、基板1
6からの解放後の写真製版パターン形ばね14a〜14nの線形配列12を示す
斜視図である。ばね接点14a〜14nは、一般に0.001インチ程度の微細
ピッチ20をもつ高密度配列に形成できる。
線形配列12を示す平面図である。導電性ばね14a〜14nは、一般に、半導
体工業分野で広く知られている低エネルギおよび高エネルギプラズマ蒸着法およ
びその後の写真製版パターニング法により形成される蒸着金属の連続層により基
板層16上に形成される。連続層は異なる固有応力レベルを有している。次に、
基板16のリリース領域18がアンダーカットエッチングにより加工され、これ
により、リリース領域18上に位置するばね接点14a〜14nが基板16から
解放され、かつ蒸着金属層間の固有応力の結果として基板16から離れる方向に
広がる(すなわち曲る)。蒸着金属トレースの固定領域15(図3および図4)
が基板16に固定された状態に維持され、かつ一般にばね接点14a〜14nか
らのルーチング(すなわち扇状の広がりの形成)に使用される。図2は、基板1
6からの解放後の写真製版パターン形ばね14a〜14nの線形配列12を示す
斜視図である。ばね接点14a〜14nは、一般に0.001インチ程度の微細
ピッチ20をもつ高密度配列に形成できる。
【0024】
図3は、パターン形ばね14が基板16のリリース領域18aから、平らなア
ンカー領域15から離れる方向に解放された後の写真製版パターン形ばね14を
示す側面図26aであり、ばね14は、短い長さ28a(この長さは、第1有効
ばね角度30aを定めるべく形成される)と、ばね半径31aと、ばね高さ32
aとを有している。図4は、パターン形ばね14が基板16のリリース領域18
bから解放された後の第2写真製版パターン形ばね14を示す側面図26bであ
り、ばね14は、長いばね長さ28b(この長さは、大きい第2有効ばね角度3
0bを定めるべく形成される)と、ばね半径31bと、ばね高さ32bとを有し
ている。形成されるばねチップ14の有効幾何学的形状は、意図した用途に基い
て高度の注文に応じることが可能である。その上、ばねチップは、一般に、多く
の用途に使用することを可能にする可撓性を有している。
ンカー領域15から離れる方向に解放された後の写真製版パターン形ばね14を
示す側面図26aであり、ばね14は、短い長さ28a(この長さは、第1有効
ばね角度30aを定めるべく形成される)と、ばね半径31aと、ばね高さ32
aとを有している。図4は、パターン形ばね14が基板16のリリース領域18
bから解放された後の第2写真製版パターン形ばね14を示す側面図26bであ
り、ばね14は、長いばね長さ28b(この長さは、大きい第2有効ばね角度3
0bを定めるべく形成される)と、ばね半径31bと、ばね高さ32bとを有し
ている。形成されるばねチップ14の有効幾何学的形状は、意図した用途に基い
て高度の注文に応じることが可能である。その上、ばねチップは、一般に、多く
の用途に使用することを可能にする可撓性を有している。
【0025】
パターン形プローブばね14は非常に小さいばね間ピッチを得ることができ、
これにより多数のプローブばね14を集積回路デバイス44(図13)上のパワ
ーパッドまたは接地パッドと接触させるのに使用でき、従って電流可搬能力を向
上できる。その上、プローブばね14の配列12を備えたプローブカード組立体
の場合には、多数のプローブばね14を、試験を受ける集積回路デバイス(DU
T)44上のI/Oパッドのプロービングに使用でき、従って、試験を受けるウ
ェーハ92へのばね接点14の係合後に全ての接点14の導通性を確認できるた
め、試験手順の開始前にプローブカード組立体とデバイス44との間の完全な電
気的接触を確保できる。
これにより多数のプローブばね14を集積回路デバイス44(図13)上のパワ
ーパッドまたは接地パッドと接触させるのに使用でき、従って電流可搬能力を向
上できる。その上、プローブばね14の配列12を備えたプローブカード組立体
の場合には、多数のプローブばね14を、試験を受ける集積回路デバイス(DU
T)44上のI/Oパッドのプロービングに使用でき、従って、試験を受けるウ
ェーハ92へのばね接点14の係合後に全ての接点14の導通性を確認できるた
め、試験手順の開始前にプローブカード組立体とデバイス44との間の完全な電
気的接触を確保できる。
【0026】
ミニチュアばねの改善された構造 図5は、ばねの分離前の、相互入組み
形ばねチップパターンを有する対向写真製版ばね34a、34bを示す第1斜視
図である。図6は、ばねの分離後の、相互入組み形対向写真製版ばね34a、3
4bを示す斜視図である。相互入組み形写真製版ばね34a、34bの各々は、
複数のばね接点24を有している。ばね接点が集積回路デバイス44のパワート
レースまたは接地トレース46またはポッド47への接続に使用される場合には
、接点に最大電気抵抗が発生する。従って、複数の接点24を備えた相互入組み
形ばね接点34は、ばね接点34とトレース46またはパッド47との間の抵抗
を本質的に低下させる。上記のように、多数の相互入組み形プローブばね34は
、集積回路デバイス44の高品質電気コネクタまたは試験中に集積回路デバイス
44のプロービングを行うプローブカード組立体60(図13)等の多くの用途
に使用できる。
形ばねチップパターンを有する対向写真製版ばね34a、34bを示す第1斜視
図である。図6は、ばねの分離後の、相互入組み形対向写真製版ばね34a、3
4bを示す斜視図である。相互入組み形写真製版ばね34a、34bの各々は、
複数のばね接点24を有している。ばね接点が集積回路デバイス44のパワート
レースまたは接地トレース46またはポッド47への接続に使用される場合には
、接点に最大電気抵抗が発生する。従って、複数の接点24を備えた相互入組み
形ばね接点34は、ばね接点34とトレース46またはパッド47との間の抵抗
を本質的に低下させる。上記のように、多数の相互入組み形プローブばね34は
、集積回路デバイス44の高品質電気コネクタまたは試験中に集積回路デバイス
44のプロービングを行うプローブカード組立体60(図13)等の多くの用途
に使用できる。
【0027】
図7は、試験を受ける集積回路デバイス(DUT)44上の単一トレース46
と接触している対向相互入組み形写真製版ばね対34a、34bを示す斜視図で
ある。相互入組み形ばね接点対34a、34bは、複数の接点24を備えた両ば
ね34a、34bが同じトレース46に接触することを可能にする。図5に示す
ように、基板16で両ばね34a、34bの間にジグザグギャップ38が形成さ
れると、各ばね34a、34bに多数のチップ(先端部)24が確立される。相
互入組み形ばねプローブ34a、34bが基板16から解放される前は、相互入
組み形接点24が、オーバーラップする相互入組み領域36内に位置している。
相互入組み形ばねプローブ34a、34bが基板16から分離されると、相互入
組み形ばね接点24は、両ばね34a、34b間に形成される接点領域40内で
互いに近接した状態に維持される。次に、相互入組み形ばね接点対34a、34
bは、両相互入組み形ばねプローブ34a、34bが、例えば試験を受けるデバ
イス44の同じトレース46に接触するように配置され、これにより高い信頼性
が得られる。その上、各相互入組み形ばね34a、34bは多数のばね接点24
を有しているので、トレース46との接触が増大すると同時に、多数の接点24
間の過熱または電流アーキングが最小になる。
と接触している対向相互入組み形写真製版ばね対34a、34bを示す斜視図で
ある。相互入組み形ばね接点対34a、34bは、複数の接点24を備えた両ば
ね34a、34bが同じトレース46に接触することを可能にする。図5に示す
ように、基板16で両ばね34a、34bの間にジグザグギャップ38が形成さ
れると、各ばね34a、34bに多数のチップ(先端部)24が確立される。相
互入組み形ばねプローブ34a、34bが基板16から解放される前は、相互入
組み形接点24が、オーバーラップする相互入組み領域36内に位置している。
相互入組み形ばねプローブ34a、34bが基板16から分離されると、相互入
組み形ばね接点24は、両ばね34a、34b間に形成される接点領域40内で
互いに近接した状態に維持される。次に、相互入組み形ばね接点対34a、34
bは、両相互入組み形ばねプローブ34a、34bが、例えば試験を受けるデバ
イス44の同じトレース46に接触するように配置され、これにより高い信頼性
が得られる。その上、各相互入組み形ばね34a、34bは多数のばね接点24
を有しているので、トレース46との接触が増大すると同時に、多数の接点24
間の過熱または電流アーキングが最小になる。
【0028】
図8は、ばね14が基板16から解放される前の、平行および対向単接点写真
製版ばね14を示す平面図である。相互入組み形ばね34a、34bについて前
述したように、平行ばね14は、多数ばねのばねチップ24がデバイス44の単
一トレース46と接触するようにして配置することもできる。その上、対向ばね
プローブ14は、ばねチップ24がリリース領域18を横切って基板16から解
放されると、ばねチップ24が互いに近接して配置されるように互いにオーバー
ラップさせることができる。図9は、ばね14が基板16から解放された後の、
平行および対向単接点写真製版ばね14を示す平面図であり、ばね14が集積回
路デバイス44上の単一パッド47と接触している状態を示すものである。
製版ばね14を示す平面図である。相互入組み形ばね34a、34bについて前
述したように、平行ばね14は、多数ばねのばねチップ24がデバイス44の単
一トレース46と接触するようにして配置することもできる。その上、対向ばね
プローブ14は、ばねチップ24がリリース領域18を横切って基板16から解
放されると、ばねチップ24が互いに近接して配置されるように互いにオーバー
ラップさせることができる。図9は、ばね14が基板16から解放された後の、
平行および対向単接点写真製版ばね14を示す平面図であり、ばね14が集積回
路デバイス44上の単一パッド47と接触している状態を示すものである。
【0029】
図10は、ショルダ54から延びている接点52を備えたショルダ接点形写真
製版ばね50を示す正面図である。図11は、集積回路デバイス上のトレース4
6と接触しているショルダ接点形写真製版ばね50を示す部分側断面図である。
図12は、多ショルダ接点形写真製版ばね50を示す斜視図である。一般に、単
接点ばねプローブ14は、単一の鋭いプローブチップ24がしばしばトレース4
6またはパッド47上に存在する酸化物層内に突き刺さるので、集積回路デバイ
ス22上の導電性トレース46との良好な物理的接触が得られる。しかしながら
、薄くて比較的柔軟なトレース46またはパッド47を備えた半導体ウェーハ9
2または集積回路デバイスの場合には、単一の長いプローブチップ24が、トレ
ース46の深さを超えて、例えばIC基板48または他の回路中に突き刺さるこ
ともある。
製版ばね50を示す正面図である。図11は、集積回路デバイス上のトレース4
6と接触しているショルダ接点形写真製版ばね50を示す部分側断面図である。
図12は、多ショルダ接点形写真製版ばね50を示す斜視図である。一般に、単
接点ばねプローブ14は、単一の鋭いプローブチップ24がしばしばトレース4
6またはパッド47上に存在する酸化物層内に突き刺さるので、集積回路デバイ
ス22上の導電性トレース46との良好な物理的接触が得られる。しかしながら
、薄くて比較的柔軟なトレース46またはパッド47を備えた半導体ウェーハ9
2または集積回路デバイスの場合には、単一の長いプローブチップ24が、トレ
ース46の深さを超えて、例えばIC基板48または他の回路中に突き刺さるこ
ともある。
【0030】
ショルダ接点形写真製版ばね50は1つ以上の接点52並びにショルダ54を
有し、これにより接点52が所望深さに突き刺さってトレース46との良好な電
気的接触が得られると同時に、ばね50がデバイス44またはウェーハ92内に
深く突き刺さり過ぎないように、ショルダ54がこれを防止する。
有し、これにより接点52が所望深さに突き刺さってトレース46との良好な電
気的接触が得られると同時に、ばね50がデバイス44またはウェーハ92内に
深く突き刺さり過ぎないように、ショルダ54がこれを防止する。
【0031】
プローブばね50の幾何学的形状は写真製版スクリーニングおよびエッチング
プロセスにより高度に制御できるので、ショルダ接点形写真製版ばね50の詳細
な幾何学的形状が容易に達成される。
プロセスにより高度に制御できるので、ショルダ接点形写真製版ばね50の詳細
な幾何学的形状が容易に達成される。
【0032】
改善されたプローブカード組立体 図13はプローブカード組立体60a
の断面図58であり、複数の導電性プローブチップ61a〜61nが基板16の
低いプローブ表面62a上に配置されているところを示すものである。可撓性を
有する複数の導電性接続部64a〜64nが基板16のコネクタ表面62b上に
配置され、かつ各接続部が、対応する導電性接続部66a〜66nを介して複数
の導電性ばねプローブチップ61a〜61nに接続されている。
の断面図58であり、複数の導電性プローブチップ61a〜61nが基板16の
低いプローブ表面62a上に配置されているところを示すものである。可撓性を
有する複数の導電性接続部64a〜64nが基板16のコネクタ表面62b上に
配置され、かつ各接続部が、対応する導電性接続部66a〜66nを介して複数
の導電性ばねプローブチップ61a〜61nに接続されている。
【0033】
基板16は一般に中実板であり、好ましくは、セラミック、セラミックガラス
、ガラスまたはシリコン等の低熱膨張係数(thermal coefficient of expansion
:TCE)をもつ材料で作られる。導電性ばねプローブチップ61a〜61nは
、プローブカード組立体60aおよび半導体ウェーハ92が一緒に配置されると
きに、プローブカード組立体60と半導体ウェーハ92との間に電気的接触を確
立する。
、ガラスまたはシリコン等の低熱膨張係数(thermal coefficient of expansion
:TCE)をもつ材料で作られる。導電性ばねプローブチップ61a〜61nは
、プローブカード組立体60aおよび半導体ウェーハ92が一緒に配置されると
きに、プローブカード組立体60と半導体ウェーハ92との間に電気的接触を確
立する。
【0034】
ばねプローブチップ61a〜61nは、単接点ばね14、相互入組み形ばね3
4またはショルダ接点形ばね50等の種々のチップ形状にすることができ、かつ
一般に薄膜法またはMEMS加工法を用いて基板16上で製造され、低製造コス
ト、良く制御された均一性、非常に小さいパッドピッチ20および大きいピンカ
ウントを達成できる。
4またはショルダ接点形ばね50等の種々のチップ形状にすることができ、かつ
一般に薄膜法またはMEMS加工法を用いて基板16上で製造され、低製造コス
ト、良く制御された均一性、非常に小さいパッドピッチ20および大きいピンカ
ウントを達成できる。
【0035】
プローブチップ61a〜61nは、好ましくは基板16内の金属化バイアス6
6a〜66nを介して、可撓性電気接続部64a〜64nに電気的に接続されて
いる。複数の可撓性電気接続部64a〜64nの各々は、次に、一般に金属リン
グすなわちフレーム支持構造70により所定位置に保持される印刷配線プローブ
カード68に電気的に接続される。好ましくは金属化バイアス電気接続部66a
〜66n(例えば、アリゾナ州TempaのMicro Substrate Corporationにより製造
されている)は、一般に、レーザまたは他の穿孔法を用いて基板16に第1孔を
穿孔することにより形成される。次に、これらの孔は、例えばめっきまたは押出
し成形により、導電性材料が充填されるかめっきされる。導電性バイアス66a
〜66nが形成された後、該バイアスは一般に、平らな円滑表面を得るため研摩
される。
6a〜66nを介して、可撓性電気接続部64a〜64nに電気的に接続されて
いる。複数の可撓性電気接続部64a〜64nの各々は、次に、一般に金属リン
グすなわちフレーム支持構造70により所定位置に保持される印刷配線プローブ
カード68に電気的に接続される。好ましくは金属化バイアス電気接続部66a
〜66n(例えば、アリゾナ州TempaのMicro Substrate Corporationにより製造
されている)は、一般に、レーザまたは他の穿孔法を用いて基板16に第1孔を
穿孔することにより形成される。次に、これらの孔は、例えばめっきまたは押出
し成形により、導電性材料が充填されるかめっきされる。導電性バイアス66a
〜66nが形成された後、該バイアスは一般に、平らな円滑表面を得るため研摩
される。
【0036】
図14はプローブカード組立体60aの部分拡大断面図79であり、基板16
および印刷配線ボードプローブカード68の全体に亘る段状ピッチおよび扇状の
広がりを示すものである。プローブチップ61a〜61nは一般に、微小ばねピ
ッチ20で、基板のプローブ表面62a上に配置される。好ましくは、次に、一
般に基板ピッチ81で配置される固定トレース部分15が金属化バイアス66a
〜66nへと扇状に広げられる。基板16の上方コネクタ表面62b上に配置さ
れかつバイアス66a〜66nに接続される導電性接続部64a〜64nは、一
般に接続ピッチ83で配置され、この接続ピッチ83は、基板ピッチ81と整合
するように構成でき、または好ましくは、基板16の上方コネクタ表面62b上
で更に扇状に広げられる。
および印刷配線ボードプローブカード68の全体に亘る段状ピッチおよび扇状の
広がりを示すものである。プローブチップ61a〜61nは一般に、微小ばねピ
ッチ20で、基板のプローブ表面62a上に配置される。好ましくは、次に、一
般に基板ピッチ81で配置される固定トレース部分15が金属化バイアス66a
〜66nへと扇状に広げられる。基板16の上方コネクタ表面62b上に配置さ
れかつバイアス66a〜66nに接続される導電性接続部64a〜64nは、一
般に接続ピッチ83で配置され、この接続ピッチ83は、基板ピッチ81と整合
するように構成でき、または好ましくは、基板16の上方コネクタ表面62b上
で更に扇状に広げられる。
【0037】
印刷配線ボードプローブカード68の下面上の導電性パッド77a〜77nは
、一般に、導電性パッド77a〜77nが基板16の上方コネクタ表面62b上
に位置する導電性接続部64a〜64nと整合するように、パッドピッチ85で
配置される。次に、好ましくは、導電性パッド77a〜77nが、一般にプロー
ブカードピッチ87で配置される導電性経路78a〜78nへと扇状に広げられ
る。印刷配線ボードプローブカード68の上面上に配置されかつ導電性経路78
a〜78nに接続された導電性接続部72a〜72nは、一般に、プローブカー
ド接続ピッチ89で配置される。このピッチ89は、プローブカードピッチ87
と整合するように構成されるか、好ましくは、印刷配線ボードプローブカード6
8の上面上で更に扇状に広げられる。プローブカード接続ピッチ89は、好まし
くは、導電性接続部72a〜72nが、一般に試験ヘッドピッチ91で配置され
る、試験ヘッド上に位置する試験ヘッドコネクタ74a〜74nと整合するよう
に選択される。
、一般に、導電性パッド77a〜77nが基板16の上方コネクタ表面62b上
に位置する導電性接続部64a〜64nと整合するように、パッドピッチ85で
配置される。次に、好ましくは、導電性パッド77a〜77nが、一般にプロー
ブカードピッチ87で配置される導電性経路78a〜78nへと扇状に広げられ
る。印刷配線ボードプローブカード68の上面上に配置されかつ導電性経路78
a〜78nに接続された導電性接続部72a〜72nは、一般に、プローブカー
ド接続ピッチ89で配置される。このピッチ89は、プローブカードピッチ87
と整合するように構成されるか、好ましくは、印刷配線ボードプローブカード6
8の上面上で更に扇状に広げられる。プローブカード接続ピッチ89は、好まし
くは、導電性接続部72a〜72nが、一般に試験ヘッドピッチ91で配置され
る、試験ヘッド上に位置する試験ヘッドコネクタ74a〜74nと整合するよう
に選択される。
【0038】
可撓性電気接続部64a〜64nは、約4〜10ミルの順応性(コンプライア
ンス)が得られるように、一般に、プローブチップ61a〜61nより長いばね
長さ28を用いて製造される。幾つかの実施形態では、可撓性接続部64a〜6
4nは、一般に、前述のようにまたは米国特許第5,848,685号または第5,613,861
号(これらの米国特許は本願に援用する)に開示されているように、写真製版ば
ねに従って作られる。
ンス)が得られるように、一般に、プローブチップ61a〜61nより長いばね
長さ28を用いて製造される。幾つかの実施形態では、可撓性接続部64a〜6
4nは、一般に、前述のようにまたは米国特許第5,848,685号または第5,613,861
号(これらの米国特許は本願に援用する)に開示されているように、写真製版ば
ねに従って作られる。
【0039】
可撓性接続部64a〜64nは、例えばソルダまたは導電性エポキシにより永
久的に、または例えば可撓性接続ばね64a〜64nのチップ24と組み合わさ
れる対応金属パッドにより非永久的に、印刷配線ボード(printed wiring board
:PWD)プローブカード68に接続される。次に、印刷配線ボードプローブカ
ード68は、一般に試験ヘッドピッチ91で試験ヘッド76上に配置される標準
ポゴピン接触器74a〜74nに適したパッドピッチ89で、パッド72a〜7
2nへと信号を扇状に広げる。
久的に、または例えば可撓性接続ばね64a〜64nのチップ24と組み合わさ
れる対応金属パッドにより非永久的に、印刷配線ボード(printed wiring board
:PWD)プローブカード68に接続される。次に、印刷配線ボードプローブカ
ード68は、一般に試験ヘッドピッチ91で試験ヘッド76上に配置される標準
ポゴピン接触器74a〜74nに適したパッドピッチ89で、パッド72a〜7
2nへと信号を扇状に広げる。
【0040】
可撓性接続部64a〜64nは、好ましくは、例えば1.00mmまたは1.
27mmの配列ピッチ83を有する領域配列内に配置される。前記配列ピッチは
、印刷配線ボードプローブカード68のめっきされた貫通孔(plated through-h
oles:PTH)に合理的な密度(すなわち、プローブカードピッチ87)を付与
し、かつブラインド導電性バイアス78a〜78nを含む進歩した印刷配線ボー
ドプローブカード68に頼ることなく、印刷配線ボードプローブカード68内の
多数の層上で信号を扇状に広げることができる。
27mmの配列ピッチ83を有する領域配列内に配置される。前記配列ピッチは
、印刷配線ボードプローブカード68のめっきされた貫通孔(plated through-h
oles:PTH)に合理的な密度(すなわち、プローブカードピッチ87)を付与
し、かつブラインド導電性バイアス78a〜78nを含む進歩した印刷配線ボー
ドプローブカード68に頼ることなく、印刷配線ボードプローブカード68内の
多数の層上で信号を扇状に広げることができる。
【0041】
印刷配線ボードプローブカード68の下面上の導電性パッド77a〜77nと
接触する可撓性導電性接続部64a〜64nは、印刷配線ボードプローブカード
68と基板16との間の電気的接続を維持する。一方、基板16はZ軸に沿って
僅かに上下に移動できると同時にその中心の回りで傾動できる。可撓性接続部6
4a〜64nはまた、基板16と、異なる熱膨張係数をもつ印刷配線ボードプロ
ーブカード68との間(例えば低TCE基板16および比較的高いTCEの印刷
配線ボードプローブカード68のような場合)の横方向順応性を与える。
接触する可撓性導電性接続部64a〜64nは、印刷配線ボードプローブカード
68と基板16との間の電気的接続を維持する。一方、基板16はZ軸に沿って
僅かに上下に移動できると同時にその中心の回りで傾動できる。可撓性接続部6
4a〜64nはまた、基板16と、異なる熱膨張係数をもつ印刷配線ボードプロ
ーブカード68との間(例えば低TCE基板16および比較的高いTCEの印刷
配線ボードプローブカード68のような場合)の横方向順応性を与える。
【0042】
或いは、基板16は、膜バンプ接点64a〜64nを介して印刷配線ボードプ
ローブカード68に接続する膜プローブカードのような組立体で構成できる。プ
ローブカード組立体の他の実施形態では、接続部64a〜64nは、別のコネク
タ132(図18)により構成され、或いは好ましくは、ペンシルバニア州、Et
tersのFCI Electronicsから提供されるMEG−ArrayTMコネクタ162
(図24)により構成される。このコネクタ162では、コネクタ132、16
2の対向半部に配置されたボールグリッドソルダ配列が、基板16上の一致する
導電性パッドおよび印刷配線ボードプローブカード68に半田付けされる。また
、前記コネクタ162では、各導電性パッドは、コネクタ132、162の対向
半部が、複数のばねプローブチップ61a〜61nの各々と、印刷配線ボードプ
ローブカード68の下面上の複数の導電性パッド77a〜77nの各々との間の
複数の係合電気接続部を形成するように、領域配列パターン内に配置される。
ローブカード68に接続する膜プローブカードのような組立体で構成できる。プ
ローブカード組立体の他の実施形態では、接続部64a〜64nは、別のコネク
タ132(図18)により構成され、或いは好ましくは、ペンシルバニア州、Et
tersのFCI Electronicsから提供されるMEG−ArrayTMコネクタ162
(図24)により構成される。このコネクタ162では、コネクタ132、16
2の対向半部に配置されたボールグリッドソルダ配列が、基板16上の一致する
導電性パッドおよび印刷配線ボードプローブカード68に半田付けされる。また
、前記コネクタ162では、各導電性パッドは、コネクタ132、162の対向
半部が、複数のばねプローブチップ61a〜61nの各々と、印刷配線ボードプ
ローブカード68の下面上の複数の導電性パッド77a〜77nの各々との間の
複数の係合電気接続部を形成するように、領域配列パターン内に配置される。
【0043】
集積回路デバイス44のサイズおよび設計はますます小形化および複雑化して
いるので、ミニチュアばねプローブチップ61a〜61nにより与えられる微細
ピッチ20(図2)はますます重要になっている。また、集積回路44および必
要なプローブカード試験組立体の両者のミニチュア化により、集積回路44と、
多数のばねプローブ61a〜61nを含む基板との間の平面度の差異は厳格にな
っている。
いるので、ミニチュアばねプローブチップ61a〜61nにより与えられる微細
ピッチ20(図2)はますます重要になっている。また、集積回路44および必
要なプローブカード試験組立体の両者のミニチュア化により、集積回路44と、
多数のばねプローブ61a〜61nを含む基板との間の平面度の差異は厳格にな
っている。
【0044】
プローブカード組立体60aは、一般的な集積回路試験プロービング環境にお
いて有効に作動するように、数千個のばねプローブチップ61a〜61nを含む
ことができる基板16への電気的相互接続部を形成すると同時に、プローブカー
ド組立体60aの充分な機械的支持体を形成する。プローブカード組立体60a
は、非常に高いピンカウント、厳格なピッチまたは高い周波数を必要とする用途
に容易に使用できる。その上、プローブカード組立体60aは、集積回路ダイ4
4の中央領域へのアクセスを必要とする試験プローブ用途のために、集積回路デ
バイスの全てのトレース46(図7)および入力および出力パッド47(図7お
よび図9)の電気的接点を形成することに容易に適合される。
いて有効に作動するように、数千個のばねプローブチップ61a〜61nを含む
ことができる基板16への電気的相互接続部を形成すると同時に、プローブカー
ド組立体60aの充分な機械的支持体を形成する。プローブカード組立体60a
は、非常に高いピンカウント、厳格なピッチまたは高い周波数を必要とする用途
に容易に使用できる。その上、プローブカード組立体60aは、集積回路ダイ4
4の中央領域へのアクセスを必要とする試験プローブ用途のために、集積回路デ
バイスの全てのトレース46(図7)および入力および出力パッド47(図7お
よび図9)の電気的接点を形成することに容易に適合される。
【0045】
図13に示すように、プローブカード組立体60aは、一般にソーストリート
(saw streets)94により分離された1つ以上の集積回路44を有する半導体
ウェーハ92に関連して位置決めされる。X軸80およびy軸82は、一般に、
半導体ウェーハ92すなわちデバイス44を横切るプローブカード組立体60の
位置を定める一方、Z軸は、ウェーハ92の表面とプローブカード組立体60と
の間の垂直距離を定める。試験ヘッド76およびプローブカード組立体60aに
対する、試験を受けるウェーハ92の位置は、X軸80、Y軸82およびZ軸8
4並びにZ軸84の回りの回転位置(すなわちシータ)90に対して正確に位置
決めする必要がある。
(saw streets)94により分離された1つ以上の集積回路44を有する半導体
ウェーハ92に関連して位置決めされる。X軸80およびy軸82は、一般に、
半導体ウェーハ92すなわちデバイス44を横切るプローブカード組立体60の
位置を定める一方、Z軸は、ウェーハ92の表面とプローブカード組立体60と
の間の垂直距離を定める。試験ヘッド76およびプローブカード組立体60aに
対する、試験を受けるウェーハ92の位置は、X軸80、Y軸82およびZ軸8
4並びにZ軸84の回りの回転位置(すなわちシータ)90に対して正確に位置
決めする必要がある。
【0046】
しかしながら、x軸回りの回転86および/またはY軸回りの回転88の僅か
な偏差により、半導体ウェーハ92およびプローブカード組立体が互いに僅かに
平らでない場合に、プローブカード組立体が平らな半導体ウェーハ92と接触で
きるようにすることはますます重要になっている。
な偏差により、半導体ウェーハ92およびプローブカード組立体が互いに僅かに
平らでない場合に、プローブカード組立体が平らな半導体ウェーハ92と接触で
きるようにすることはますます重要になっている。
【0047】
図13に示すプローブカード組立体ではプローブチップ61a〜61nが可撓
性を有し、このため、基板16と半導体ウェーハ92との間の平面度順応性が得
られる。その上、可撓性接続部64a〜64n(これらは、可撓性導電性ばね1
4、34、50でもあることが好ましい)は更に、基板16と半導体ウェーハ9
2との間の平面度順応性を与える。従って、プローブカード組立体60aは、基
板16と集積回路デバイス44との間の平面度順応性(すなわち、例えばX軸回
転86および/またはY軸回転88による)を与える。その上、プローブカード
組立体60aはまた、基板16(基板は一般に、セラミック、セラミックガラス
、ガラスまたはシリコンからなる)と、印刷配線ボードプローブカード68(該
プローブカードは一般に、ガラスエポキシ材料からなる)との間の熱膨張係数(
thermal coefficients of expansion:TCE)の差異にも順応する。
性を有し、このため、基板16と半導体ウェーハ92との間の平面度順応性が得
られる。その上、可撓性接続部64a〜64n(これらは、可撓性導電性ばね1
4、34、50でもあることが好ましい)は更に、基板16と半導体ウェーハ9
2との間の平面度順応性を与える。従って、プローブカード組立体60aは、基
板16と集積回路デバイス44との間の平面度順応性(すなわち、例えばX軸回
転86および/またはY軸回転88による)を与える。その上、プローブカード
組立体60aはまた、基板16(基板は一般に、セラミック、セラミックガラス
、ガラスまたはシリコンからなる)と、印刷配線ボードプローブカード68(該
プローブカードは一般に、ガラスエポキシ材料からなる)との間の熱膨張係数(
thermal coefficients of expansion:TCE)の差異にも順応する。
【0048】
一般に小さいピッチ20をもつプローブチップ61a〜61nからの信号トレ
ースは、好ましくは、基板16の表面62a、62bの一方または両方の表面上
のルーチングトレースを使用して、一般に大きいピッチをもつ可撓性接続部64
a〜64nへと扇状に広げられる。
ースは、好ましくは、基板16の表面62a、62bの一方または両方の表面上
のルーチングトレースを使用して、一般に大きいピッチをもつ可撓性接続部64
a〜64nへと扇状に広げられる。
【0049】
可撓性接続部64a〜64nは、好ましくは、印刷配線ボードプローブカード
68上の標準パワーおよび接地パッドパターン(すなわち割当て)に一致する標
準レイアウトパターン上に配置されることが好ましく、これにより、異なる集積
回路デバイス44に組み合わせるのに、同じ印刷配線ボードプローブカード68
を基板16のレイアウトに使用することが可能になる。印刷配線ボードプローブ
カード68は、種々の異なるデバイス44を試験する場合に、特定化した基板に
適合できるので、印刷配線ボードプローブカード68の作動コストが低減される
。
68上の標準パワーおよび接地パッドパターン(すなわち割当て)に一致する標
準レイアウトパターン上に配置されることが好ましく、これにより、異なる集積
回路デバイス44に組み合わせるのに、同じ印刷配線ボードプローブカード68
を基板16のレイアウトに使用することが可能になる。印刷配線ボードプローブ
カード68は、種々の異なるデバイス44を試験する場合に、特定化した基板に
適合できるので、印刷配線ボードプローブカード68の作動コストが低減される
。
【0050】
高周波出力のデカップリングを補助するため、サウスカロライナ州、Myrtle B
eachのAVX Corporationから市販されているLICATMシリーズのコンデンサ
のようなコンデンサ172(図24)を、基板16の頂面62b上に取り付ける
のが好ましい。或いは、平行板コンデンサを、基板16内で、基準平面とルーチ
ングトレース層の非使用領域上に形成された平面との間に形成することができる
。基板16がシリコンからなる実施形態の場合には、シリコン基板16内に加工
された一体拡散層の間に一体コンデンサ67(例えば、一体バイパスコンデンサ
)を形成するのが好ましい。
eachのAVX Corporationから市販されているLICATMシリーズのコンデンサ
のようなコンデンサ172(図24)を、基板16の頂面62b上に取り付ける
のが好ましい。或いは、平行板コンデンサを、基板16内で、基準平面とルーチ
ングトレース層の非使用領域上に形成された平面との間に形成することができる
。基板16がシリコンからなる実施形態の場合には、シリコン基板16内に加工
された一体拡散層の間に一体コンデンサ67(例えば、一体バイパスコンデンサ
)を形成するのが好ましい。
【0051】
ウェーハチャックを基板に整合させるのに、一般にルックアップカメラおよび
ルックダウンカメラが使用され、これにより、プローブチップ20が、半導体ウ
ェーハ92上に配置された試験を受けるデバイス44上の接点パッド47または
トレース46に整合される。この整合は、一般に、ばねチップ24を見るか、ま
たは基板16上に印刷された整合マーク125を見ることにより達成される。
ルックダウンカメラが使用され、これにより、プローブチップ20が、半導体ウ
ェーハ92上に配置された試験を受けるデバイス44上の接点パッド47または
トレース46に整合される。この整合は、一般に、ばねチップ24を見るか、ま
たは基板16上に印刷された整合マーク125を見ることにより達成される。
【0052】
このようなカメラを用いないプローブカード組立体の場合には、基板16は半
透明または透明材料(例えば、ガラスセラミックまたはガラス)で形成するのが
好ましく、これにより、試験作業者は、ビュー・スルー・ザ・トップ整合法(vi
ew-through-the-top alignment methods)を行うことができる。印刷配線ボード
プローブカード68には窓165(図24)を形成し、一方、基板および/また
は試験を受けるウェーハ92上には整合マーク125(図17)、185(図2
6)を設けるのが好ましい。この場合、試験作業者は、カメラまたは顕微鏡を用
いて、窓を通して整合マーク125を見て、基板16とウェーハ92とを整合さ
せることができる。
透明または透明材料(例えば、ガラスセラミックまたはガラス)で形成するのが
好ましく、これにより、試験作業者は、ビュー・スルー・ザ・トップ整合法(vi
ew-through-the-top alignment methods)を行うことができる。印刷配線ボード
プローブカード68には窓165(図24)を形成し、一方、基板および/また
は試験を受けるウェーハ92上には整合マーク125(図17)、185(図2
6)を設けるのが好ましい。この場合、試験作業者は、カメラまたは顕微鏡を用
いて、窓を通して整合マーク125を見て、基板16とウェーハ92とを整合さ
せることができる。
【0053】
半導体ウェーハ92の表面へのアクセスが必要とされると同時にプローブ接点
が維持される用途(例えば、集積回路デバイス44の開発時に電圧コントラスト
電子ビームプロービングを行う場合)では、IC中心上の基板領域16内に窓(
図17)を形成して、ダイ92内の信号を観察すべくアクセスできるようにする
のが好ましい。窓123は、ダイ縁部に沿って配置されたI/Oパッドを備えた
集積回路デバイス44に対して最高に機能し、ウェーハ92上に配置された集積
回路デバイス44の直接プロービングを可能にする。一般に、別々の集積回路デ
バイス44がパッケージにワイヤ結合される場合には、半導体ウェーハダイ92
は、最初にダイシングされ、次に試験されなくてはならない。
が維持される用途(例えば、集積回路デバイス44の開発時に電圧コントラスト
電子ビームプロービングを行う場合)では、IC中心上の基板領域16内に窓(
図17)を形成して、ダイ92内の信号を観察すべくアクセスできるようにする
のが好ましい。窓123は、ダイ縁部に沿って配置されたI/Oパッドを備えた
集積回路デバイス44に対して最高に機能し、ウェーハ92上に配置された集積
回路デバイス44の直接プロービングを可能にする。一般に、別々の集積回路デ
バイス44がパッケージにワイヤ結合される場合には、半導体ウェーハダイ92
は、最初にダイシングされ、次に試験されなくてはならない。
【0054】
基板16内に形成された開口(すなわち窓123)は、プローブカード組立体
60が所定位置に留められる、DRAM等のデバイスの現場電子ビーム補修に使
用するのが好ましい。かくして、試験、補修および再試験は、ウェーハ92を移
動させることなく、同じステーションで行われる。
60が所定位置に留められる、DRAM等のデバイスの現場電子ビーム補修に使
用するのが好ましい。かくして、試験、補修および再試験は、ウェーハ92を移
動させることなく、同じステーションで行われる。
【0055】
プローブカード組立体60aの構造は、プローブチップ61a〜61nと印刷
配線ボードプローブカード68の制御されたインピーダンス環境との間に非常に
短い電気的距離を形成し、このため、プローブカード組立体60aを高周波用途
に使用することが可能になる。基板16の一方または両方の表面62a、62b
上のトレースのインピーダンス制御を行う必要がある実施形態では、1つ以上の
導電性基準平面を、基板16内で、トレースの上、下または上下両方に付加する
ことができる。超高周波用途では、バイパス266(図37)を用いて、規則的
間隔で1つまたは2つの基準平面262a、262b(図37)に接続される交
流接地基準トレースを基板16に設け、シールドされた同軸通信ライン環境26
0を有効に形成することができる。
配線ボードプローブカード68の制御されたインピーダンス環境との間に非常に
短い電気的距離を形成し、このため、プローブカード組立体60aを高周波用途
に使用することが可能になる。基板16の一方または両方の表面62a、62b
上のトレースのインピーダンス制御を行う必要がある実施形態では、1つ以上の
導電性基準平面を、基板16内で、トレースの上、下または上下両方に付加する
ことができる。超高周波用途では、バイパス266(図37)を用いて、規則的
間隔で1つまたは2つの基準平面262a、262b(図37)に接続される交
流接地基準トレースを基板16に設け、シールドされた同軸通信ライン環境26
0を有効に形成することができる。
【0056】
高順応性プローブ組立体
上記のように、プローブカード組立体構造60は、印刷配線ボードプローブカ
ード68に対して、横のX、Y方向並びにZ軸84に関する回転方向90に、基
板16を固定支持する。
ード68に対して、横のX、Y方向並びにZ軸84に関する回転方向90に、基
板16を固定支持する。
【0057】
たわみ接続部64a-64nと同様にたわみスプリングプローブ61a-61n
により、プローブカードアッセンブリ60と半導体ウェハ92または装置44間におい
て何らかの平面コンプライアンスが提供されるが、プローブカードアッセンブリ
60のその他の好ましい実施態様により、さらに平面コンプライアンスが助長され
る。
により、プローブカードアッセンブリ60と半導体ウェハ92または装置44間におい
て何らかの平面コンプライアンスが提供されるが、プローブカードアッセンブリ
60のその他の好ましい実施態様により、さらに平面コンプライアンスが助長され
る。
【0058】
プローブばね61a-61nは、しばしば、高密度接続ならびに極小ピ
ッチ20を提供するために、実質的な平面コンプライアンスが求められるプローブ
カードアプリケーションにおいては、非常に小さい必要があるため、プローブば
ね61a-61nにより単独で提供されるコンプライアンスはだけで、不十分な場合が
ある。このため、プローブカードアッセンブリ60のある好ましい実施態様におい
ては、プローブカードアッセンブリ60により、試験中の半導体ウェハ92に対する
平面コンプライアンスを大きくするために、基板16がその中央部の周りを旋回す
る(すなわちX軸の回転86および/またはY軸の回転88において可変する)。このよ
うなアプリケーションでは、プローブカードアッセンブリ60は、なお、基板16の
底面状に配置されるプローブばね接点61a-61nを半導体ウェハ92に対し噛み合わ
せるために、Z軸方向84において、制御された下方向の力を働かせなければなら
ない。
ッチ20を提供するために、実質的な平面コンプライアンスが求められるプローブ
カードアプリケーションにおいては、非常に小さい必要があるため、プローブば
ね61a-61nにより単独で提供されるコンプライアンスはだけで、不十分な場合が
ある。このため、プローブカードアッセンブリ60のある好ましい実施態様におい
ては、プローブカードアッセンブリ60により、試験中の半導体ウェハ92に対する
平面コンプライアンスを大きくするために、基板16がその中央部の周りを旋回す
る(すなわちX軸の回転86および/またはY軸の回転88において可変する)。このよ
うなアプリケーションでは、プローブカードアッセンブリ60は、なお、基板16の
底面状に配置されるプローブばね接点61a-61nを半導体ウェハ92に対し噛み合わ
せるために、Z軸方向84において、制御された下方向の力を働かせなければなら
ない。
【0059】
プローブカードアッセンブリ60の多くの実施態様において、基板
16の中央領域119(第17図)が、基板16とプリント配線板プローブカード68との電
気的接続において使用されるため、基板16は、基板16の周辺部127(第17図)沿い
に支持される必要がある。
16の中央領域119(第17図)が、基板16とプリント配線板プローブカード68との電
気的接続において使用されるため、基板16は、基板16の周辺部127(第17図)沿い
に支持される必要がある。
【0060】
基板16を中央部で旋回させるために、また、プローブ先端部61a-
16nを噛み合わせるための力を提供するために、玉継手支点構造部を、基板支持
構造部の後ろ側のプローブカードアッセンブリの中央部内に配置しても良い。但
し、このような構造の場合、典型的に、しばしばプローブカードアッセンブリの
中央部に存在する必要があるワイヤリードまたはその他の電気的接続を妨害する
ことになる。さらに、このような可動継手では、典型的に、基板16のθ回転90に
確実に制限を与えることはない。
16nを噛み合わせるための力を提供するために、玉継手支点構造部を、基板支持
構造部の後ろ側のプローブカードアッセンブリの中央部内に配置しても良い。但
し、このような構造の場合、典型的に、しばしばプローブカードアッセンブリの
中央部に存在する必要があるワイヤリードまたはその他の電気的接続を妨害する
ことになる。さらに、このような可動継手では、典型的に、基板16のθ回転90に
確実に制限を与えることはない。
【0061】
第15図は、ブリッジと板バネにより吊るされるプローブカードア
ッセンブリ60bの第一部分断面図95aである。第16図は、第15図で示される、ブリ
ッジと板バネにより吊るされるプローブカードアッセンブリ60bの第二部分断面
図96bであり、これによりプローブカーD0アッセンブリ60bと非共平面であり得る
半導体ウェハ92上の一つ以上の集積回路装置44との平面コンプライアンスが提供
される。第17図は、ブリッジとスプリングプローブカード吊り下げアッセンブリ
60bの主要コンポーネント類の部分拡大組立て図124である。
ッセンブリ60bの第一部分断面図95aである。第16図は、第15図で示される、ブリ
ッジと板バネにより吊るされるプローブカードアッセンブリ60bの第二部分断面
図96bであり、これによりプローブカーD0アッセンブリ60bと非共平面であり得る
半導体ウェハ92上の一つ以上の集積回路装置44との平面コンプライアンスが提供
される。第17図は、ブリッジとスプリングプローブカード吊り下げアッセンブリ
60bの主要コンポーネント類の部分拡大組立て図124である。
【0062】
板バネ98は、ブリッジ構造部100を介して基板16に接続する。板
バネ98およびブリッジ構造部100により、基板16の旋回の自由が与えられ(すなわ
ち僅かなX軸回転86とY軸回転)、Z方向84、X方向80、Y方向82およびZ軸回転(θ)9
0方向における制御された動きとなる。好ましい実施態様では、予荷重アッセン
ブリ121(第15図)が、初期平面と基板16のZ位置をプリント基板プローブカード68
bに関し正確に設定するための、また板バネ98の予荷重の力を設定するための手
段として使用される。例えば、第15図ならびに第16図で示される実施態様におい
ては、予荷重アッセンブリ121に、ブリッジのシム122に関連して使用される留め
具118が含まれる。別の実施態様では、予荷重アッセンブリ121に、構成ねじアッ
センブリまたはその他のスタンドオフ118を含み得る。
バネ98およびブリッジ構造部100により、基板16の旋回の自由が与えられ(すなわ
ち僅かなX軸回転86とY軸回転)、Z方向84、X方向80、Y方向82およびZ軸回転(θ)9
0方向における制御された動きとなる。好ましい実施態様では、予荷重アッセン
ブリ121(第15図)が、初期平面と基板16のZ位置をプリント基板プローブカード68
bに関し正確に設定するための、また板バネ98の予荷重の力を設定するための手
段として使用される。例えば、第15図ならびに第16図で示される実施態様におい
ては、予荷重アッセンブリ121に、ブリッジのシム122に関連して使用される留め
具118が含まれる。別の実施態様では、予荷重アッセンブリ121に、構成ねじアッ
センブリまたはその他のスタンドオフ118を含み得る。
【0063】
第15図ならびに第16図で示されるように、板バネ99の外縁は、取
付け枠107により、その外側の縁沿いに、プリント基板プローブカード68に対し
固定される。板バネ98の中央部は、一つ以上の留め具108と、上部ブリッジスペ
ーサ104と、下部ブリッジスペーサ106により、ブリッジ100に接続される。ブリ
ッジ予荷重シム110は、好ましくは、板バネ98とブリッジ100までのZ距離を変更
するために追加され、これによりブリッジ100上の板バネ98により加えられる下
方向の力である予荷重が変化する。ブリッジ100により、支持部は、中央部から
角部に移り、複数(典型的には3本以上)のブリッジの脚部102により基板16に接続
する。ブリッジの足102は、プリント基板プローブカード68内で画定される開口
部111を通って突出しており、接着剤または機械接続部112などにより、基板16に
固定される。
付け枠107により、その外側の縁沿いに、プリント基板プローブカード68に対し
固定される。板バネ98の中央部は、一つ以上の留め具108と、上部ブリッジスペ
ーサ104と、下部ブリッジスペーサ106により、ブリッジ100に接続される。ブリ
ッジ予荷重シム110は、好ましくは、板バネ98とブリッジ100までのZ距離を変更
するために追加され、これによりブリッジ100上の板バネ98により加えられる下
方向の力である予荷重が変化する。ブリッジ100により、支持部は、中央部から
角部に移り、複数(典型的には3本以上)のブリッジの脚部102により基板16に接続
する。ブリッジの足102は、プリント基板プローブカード68内で画定される開口
部111を通って突出しており、接着剤または機械接続部112などにより、基板16に
固定される。
【0064】
板バネ98は、典型的には、ステンレス鋼あるいはばね鋼のシート
から作製され、典型的には、化学的なエッチング法によりパターンが作られる。
下方向の力は、ばねの剛性とばねスペーサ104ならびに106の直径、さらに板バネ
98の大きさの関数である。
から作製され、典型的には、化学的なエッチング法によりパターンが作られる。
下方向の力は、ばねの剛性とばねスペーサ104ならびに106の直径、さらに板バネ
98の大きさの関数である。
【0065】
第16図で示される板バネ98の形状は十字形状であるが、別の幾何
学的形状を使用して、下方向の力や傾斜自由性、ならびにX、Y、θ移動抵抗を提
供し得る。例えば、十字型をしている板バネ98には、あらゆる数のウィング99を
含み得る。また、ウィング99は、外側の縁から中央に向けて移動するために幅に
変化を持たせた非対称形とし得る。さらに、板バネ98の外側の縁は、板バネ98の
安定性をさらに高めるために、リング内に接続し得る。
学的形状を使用して、下方向の力や傾斜自由性、ならびにX、Y、θ移動抵抗を提
供し得る。例えば、十字型をしている板バネ98には、あらゆる数のウィング99を
含み得る。また、ウィング99は、外側の縁から中央に向けて移動するために幅に
変化を持たせた非対称形とし得る。さらに、板バネ98の外側の縁は、板バネ98の
安定性をさらに高めるために、リング内に接続し得る。
【0066】
ブリッジ100およびスペーサ104ならびに106は、可動構造部60bの
質量を最小限に抑えるために、アルミニウムまたはチタニウムなどの軽くて頑丈
な金属から構成される。
質量を最小限に抑えるために、アルミニウムまたはチタニウムなどの軽くて頑丈
な金属から構成される。
【0067】
基板16は、典型的には、エポキシなどの接着剤112またははんだ
を用いて、ブリッジ100の脚部102に取り付けられる。基板に交換性が求められる
場合、第18図で示されるような脱着可能な接続部130が使用できる。
を用いて、ブリッジ100の脚部102に取り付けられる。基板に交換性が求められる
場合、第18図で示されるような脱着可能な接続部130が使用できる。
【0068】
基板16の底部62a上においては、好ましくは、基板16が試験中の
ウェハ92に接触しないように、底部スタンドオフ114を使用する。下部スタンド
オフ114は、試験中の半導体ウェハ92に損傷を与えないために、好ましくは、ポ
リイミドなど、比較的柔らかい金属から作られる。さらに、半導体ウェハ92内の
能動回路44へのさらなる損傷を回避するために、スタンドオフ114を、好ましく
は、プローブカードアッセンブリ60が半導体ウェハ92上の装置44と心合せされる
ときに、スタンドオフが半導体ウェハ92上の能動素子44または試験構造部が存在
しないのこ道94(第13図)に心合せされるように配置される。また、下部スタンド
オフ114の高さは、好ましくは、スプリングプローブ61a-61nの最大圧縮に制限が
加えられることにより、スプリングプローブ61a-61nへの損傷が妨げられるよう
に選択される。
ウェハ92に接触しないように、底部スタンドオフ114を使用する。下部スタンド
オフ114は、試験中の半導体ウェハ92に損傷を与えないために、好ましくは、ポ
リイミドなど、比較的柔らかい金属から作られる。さらに、半導体ウェハ92内の
能動回路44へのさらなる損傷を回避するために、スタンドオフ114を、好ましく
は、プローブカードアッセンブリ60が半導体ウェハ92上の装置44と心合せされる
ときに、スタンドオフが半導体ウェハ92上の能動素子44または試験構造部が存在
しないのこ道94(第13図)に心合せされるように配置される。また、下部スタンド
オフ114の高さは、好ましくは、スプリングプローブ61a-61nの最大圧縮に制限が
加えられることにより、スプリングプローブ61a-61nへの損傷が妨げられるよう
に選択される。
【0069】
基板16の上面62b上には、好ましくは、頂部可撓電気接続部64a-6
4nへの損傷を回避するために、同様に上部スタンドオフ116が使用される。上部
スタンドオフ116は、好ましくは、レクサンTMやシリコンまたはプラスチック
などの中くらいの固さの絶縁材から作られる。
4nへの損傷を回避するために、同様に上部スタンドオフ116が使用される。上部
スタンドオフ116は、好ましくは、レクサンTMやシリコンまたはプラスチック
などの中くらいの固さの絶縁材から作られる。
【0070】
第15図、第16図ならびに第17図で示される好ましい実施態様では
、調製可能なブリッジねじ118およびブリッジシム122を使用して、基板16の初期
平面を設定するとともに、可撓接続部64a-64nが伸張しすぎにより損傷を受けな
いように、基板16に対し下方向の止まりが提供される。
、調製可能なブリッジねじ118およびブリッジシム122を使用して、基板16の初期
平面を設定するとともに、可撓接続部64a-64nが伸張しすぎにより損傷を受けな
いように、基板16に対し下方向の止まりが提供される。
【0071】
プリント基板プローブカード68bは、典型的には、比較的柔らか
い材料(例えばガラスエポキシなど)から作られるため、繰返し接触が行われるな
かで、調製ねじ118の先端がプリント基板プローブカード68b内に沈み込まないよ
うに、好ましくは、防衛パッド120が、調製ねじ118の下の、プローブカード68b
上に配置される。留め具シム122も、また、基板16とプリント基板プローブカー
ド68b間の初期距離ならびに平面性が正確に設定されるように、好ましくは、調
整ねじ118が使用される。
い材料(例えばガラスエポキシなど)から作られるため、繰返し接触が行われるな
かで、調製ねじ118の先端がプリント基板プローブカード68b内に沈み込まないよ
うに、好ましくは、防衛パッド120が、調製ねじ118の下の、プローブカード68b
上に配置される。留め具シム122も、また、基板16とプリント基板プローブカー
ド68b間の初期距離ならびに平面性が正確に設定されるように、好ましくは、調
整ねじ118が使用される。
【0072】
予荷重シム110は、好ましくは、板バネ98によりブリッジ100上に
加えられる下方向の力の初期予荷重を制御するために使用される。設定される予
荷重により、基板16の振動が回避され、基板16と試験中の半導体ウェハ92との接
触特性が改善される。
加えられる下方向の力の初期予荷重を制御するために使用される。設定される予
荷重により、基板16の振動が回避され、基板16と試験中の半導体ウェハ92との接
触特性が改善される。
【0073】
第18図は、プリント基板プローブカードの基板68bに取り外し可
能に接続され、スプリングプローブ基板16がブリッジ構造部100に取り外し可能
に接続される中間姉妹カード134を有する、別のブリッジとばねにより吊り下げ
られるプローブカードアッセンブリ60cの第一部分断面図である。第19図は、第1
8図で示される別のブリッジとばねにより吊り下げられるプローブカードアッセ
ンブリ60cの第二部分断面図であり、これにより、元々はプローブカードアッセ
ンブリ60cと非共平面である、半導体ウェハ92上に集積される1個以上の回路装置
との平面コンプライアンスが提供される。
能に接続され、スプリングプローブ基板16がブリッジ構造部100に取り外し可能
に接続される中間姉妹カード134を有する、別のブリッジとばねにより吊り下げ
られるプローブカードアッセンブリ60cの第一部分断面図である。第19図は、第1
8図で示される別のブリッジとばねにより吊り下げられるプローブカードアッセ
ンブリ60cの第二部分断面図であり、これにより、元々はプローブカードアッセ
ンブリ60cと非共平面である、半導体ウェハ92上に集積される1個以上の回路装置
との平面コンプライアンスが提供される。
【0074】
基板16の交換用に、好ましくは、分離可能コネクタ132が使用さ
れる。基板取付け留め具130(例えばねじ等を指すが、それに限られるものではな
い)は、好ましくは、ブリッジの脚部128を越えて延在し、それによりブリッジ10
0が、基板16の上面62bに取り付けられる基板の支柱に取り外し可能に接続される
。
れる。基板取付け留め具130(例えばねじ等を指すが、それに限られるものではな
い)は、好ましくは、ブリッジの脚部128を越えて延在し、それによりブリッジ10
0が、基板16の上面62bに取り付けられる基板の支柱に取り外し可能に接続される
。
【0075】
プローブカードアッセンブリ60の一実施態様では、好ましい分離
可能なコネクタ132は、ペンシルヴァニア州エターズにあるFCIエレクトロニクス
により製造されるMEG-ArrayTMコネクタである。分離可能コネクタ132の片側は
、典型的には、プリント基板プロードカード68にはんだ付けされ、相手側は、典
型的に姉妹カード134にはんだ付けされ、これにより姉妹カード134が取り外し可
能にプリント基板プローブカード68bから接続され、多数の信頼性の高い電気接
続部が提供される。姉妹カード134は、好ましくは、さらに、典型的なピッチが
可撓接続部64a-64nの場合の約1mmから分離可能コネクタ132の場合の1.27mmまで
の、電気接続部のファンアウトが提供される。
可能なコネクタ132は、ペンシルヴァニア州エターズにあるFCIエレクトロニクス
により製造されるMEG-ArrayTMコネクタである。分離可能コネクタ132の片側は
、典型的には、プリント基板プロードカード68にはんだ付けされ、相手側は、典
型的に姉妹カード134にはんだ付けされ、これにより姉妹カード134が取り外し可
能にプリント基板プローブカード68bから接続され、多数の信頼性の高い電気接
続部が提供される。姉妹カード134は、好ましくは、さらに、典型的なピッチが
可撓接続部64a-64nの場合の約1mmから分離可能コネクタ132の場合の1.27mmまで
の、電気接続部のファンアウトが提供される。
【0076】
第20図は、ワイヤとばね支柱により吊り下げられるプローブカー
ドアッセンブリ60dの断面図136である。複数のスチールワイヤ(例えば典型的に
は3本以上)により、基板16のZ移動84が可能であり、プリント基板プローブカー
ド68cにはんだ付けされるか、あるいはエポキシ剤により接着されるばね支柱枠1
40には、典型的には、下Z方向力を提供すると共に、走行を制限するために好ま
しくは使用される1本以上のばね支柱141が含まれる。 第21図は、分離可能コネクタ132により脱着可能にプリント基板
プローブカード68に接続される中間姉妹カード134を有する、吊り下げプローブ
カードアッセンブリ60eの断面図142である。可撓接続部64a-64nには、好ましく
は、ばね14、34、50が作られ、プリント基板プローブカード68ならびにプリント
基板プローブカード68と姉妹カード134とを接続する機械接続部の両所が設けら
れる。プローブカードアッセンブリ60eでは、可撓接続部64a-64nは、はんだまた
は導電エポキシのいずれかを用いて、姉妹カード134上の導電パッド143a-143nに
永久的に接続される。可撓接続部64a-64nは、好ましくは、2〜10ミルの範囲で圧
縮された時に、すべての底部プローブばね61a-61nが完全に圧縮されるのに求め
られる力より大きな総合力を提供する設計である。また、可撓接続部64a-64nは
、好ましくは、可撓接続部64a-64nが圧縮されることにより基板16がX、Yまたは
θ方向に移動しないような配置である。
ドアッセンブリ60dの断面図136である。複数のスチールワイヤ(例えば典型的に
は3本以上)により、基板16のZ移動84が可能であり、プリント基板プローブカー
ド68cにはんだ付けされるか、あるいはエポキシ剤により接着されるばね支柱枠1
40には、典型的には、下Z方向力を提供すると共に、走行を制限するために好ま
しくは使用される1本以上のばね支柱141が含まれる。 第21図は、分離可能コネクタ132により脱着可能にプリント基板
プローブカード68に接続される中間姉妹カード134を有する、吊り下げプローブ
カードアッセンブリ60eの断面図142である。可撓接続部64a-64nには、好ましく
は、ばね14、34、50が作られ、プリント基板プローブカード68ならびにプリント
基板プローブカード68と姉妹カード134とを接続する機械接続部の両所が設けら
れる。プローブカードアッセンブリ60eでは、可撓接続部64a-64nは、はんだまた
は導電エポキシのいずれかを用いて、姉妹カード134上の導電パッド143a-143nに
永久的に接続される。可撓接続部64a-64nは、好ましくは、2〜10ミルの範囲で圧
縮された時に、すべての底部プローブばね61a-61nが完全に圧縮されるのに求め
られる力より大きな総合力を提供する設計である。また、可撓接続部64a-64nは
、好ましくは、可撓接続部64a-64nが圧縮されることにより基板16がX、Yまたは
θ方向に移動しないような配置である。
【0077】
姉妹カード134に関し基板16の最大Z走行を制限するために、好ま
しくは、上部基板スタンドオフ116が使用され、これにより可撓接続部64a-64nの
保護を行う。上部スタンドオフ116は、また、好ましくは、基板16を姉妹カード1
34から遠ざけ、それにより動作中の基板の振動ならびにびびりを軽減するために
、可撓接続部64a-64n上に僅かな予荷重が存在するように、調製可能である。ま
た、基板16の振動、揺動またはびびりを防止するために、好ましくは、基板16と
姉妹カード14との間に減衰材145(例えばゲルなど)を一箇所以上配置し得る。
しくは、上部基板スタンドオフ116が使用され、これにより可撓接続部64a-64nの
保護を行う。上部スタンドオフ116は、また、好ましくは、基板16を姉妹カード1
34から遠ざけ、それにより動作中の基板の振動ならびにびびりを軽減するために
、可撓接続部64a-64n上に僅かな予荷重が存在するように、調製可能である。ま
た、基板16の振動、揺動またはびびりを防止するために、好ましくは、基板16と
姉妹カード14との間に減衰材145(例えばゲルなど)を一箇所以上配置し得る。
【0078】
分離可能コネクタ132(例えばFCIコネクタ132など)は、好ましく
は、姉妹カード134とプリント基板プローブカード68との平面コンプライアンス
が提供されるように、寛大な相手共平面要求を有する。また、好ましくは、姉妹
カード134とプリント基板プローブカード68との間に、機械調整機構149(例えば
留め具166やスペーサ164、ナット168およびシム170(第24図)などであるが、これ
らに限られるものではない)を使用し得る。
は、姉妹カード134とプリント基板プローブカード68との平面コンプライアンス
が提供されるように、寛大な相手共平面要求を有する。また、好ましくは、姉妹
カード134とプリント基板プローブカード68との間に、機械調整機構149(例えば
留め具166やスペーサ164、ナット168およびシム170(第24図)などであるが、これ
らに限られるものではない)を使用し得る。
【0079】
第22図は、プローブスプリング基板16が分離可能列コネクタ147
を介してプリント基板プローブカード68に取り付けられる、プローブカードアッ
センブリ60fの断面図146である。プローブカードアッセンブリ60fは、基板16と
試験中の半導体ウェハ92間の僅かな非平面性がスプリングプローブ61a-61nによ
り吸収されうる、小型の基板16に適している。
を介してプリント基板プローブカード68に取り付けられる、プローブカードアッ
センブリ60fの断面図146である。プローブカードアッセンブリ60fは、基板16と
試験中の半導体ウェハ92間の僅かな非平面性がスプリングプローブ61a-61nによ
り吸収されうる、小型の基板16に適している。
【0080】
第23図は、ナノスプリング基板16が大きな格子列(LGA)挿入コネ
クタ150によりプリント基板プローブカード基板68に取り付けられる、ポゴワイ
ヤ吊り下げプローブカードアッセンブリ60gの断面図148である。一実施態様では
、LGA挿入コネクタ150は、ペンシルヴァニア州ハリスバーグにあるAMP.社が製造
するAMPIFLEXTMコネクタである。別の実施態様では、挿入コネクタ150は、ウ
ィスコンシン州ユークレアにあるW.L.ゴア・アンド・アソシエーツ社が製造する
GOREMATETMである。別の実施態様では、プリント基板プローブカード68上で対
向するポゴピン152を基板16上の電気接続部66a-66nに接続するために、ポゴピン
挿入器150が使用される。基板16は、複数のスチール製のポゴ吊り下げワイヤ154
により保持されるが、このワイヤは、僅かに上向きの力を提供し、挿入コネクタ
150を保持するために、好ましくは、バイアスされ、アッセンブリ60gの振動なら
びにびびりを防止する。 小試験面積プローブアッセンブリ。第24図は、主要プリント基板プローブカード
68と、小面積スプリングプローブ基板16に取り付けられる姉妹カード134との間
に、一ヶ所以上において配置される列コネクタを有する、小試験面積プローブア
ッセンブリ60hの断面図である。
クタ150によりプリント基板プローブカード基板68に取り付けられる、ポゴワイ
ヤ吊り下げプローブカードアッセンブリ60gの断面図148である。一実施態様では
、LGA挿入コネクタ150は、ペンシルヴァニア州ハリスバーグにあるAMP.社が製造
するAMPIFLEXTMコネクタである。別の実施態様では、挿入コネクタ150は、ウ
ィスコンシン州ユークレアにあるW.L.ゴア・アンド・アソシエーツ社が製造する
GOREMATETMである。別の実施態様では、プリント基板プローブカード68上で対
向するポゴピン152を基板16上の電気接続部66a-66nに接続するために、ポゴピン
挿入器150が使用される。基板16は、複数のスチール製のポゴ吊り下げワイヤ154
により保持されるが、このワイヤは、僅かに上向きの力を提供し、挿入コネクタ
150を保持するために、好ましくは、バイアスされ、アッセンブリ60gの振動なら
びにびびりを防止する。 小試験面積プローブアッセンブリ。第24図は、主要プリント基板プローブカード
68と、小面積スプリングプローブ基板16に取り付けられる姉妹カード134との間
に、一ヶ所以上において配置される列コネクタを有する、小試験面積プローブア
ッセンブリ60hの断面図である。
【0081】
上記で述べられるプローブカードアッセンブリ60の多くによりプ
ローブスプリング基板16に対し大きな平面コンプライアンスが提供されるのに対
し、幾つかのプローブカードアッセンブリは、試験中の装置に比較的小さな表面
積が含まれるアプリケーションにおいて使用される。例えば、少数の集積回路44
(例えば2個のICなど)を含むウェハ92の場合、相手基板16の大きさもまた、比較
的小さくなり得る(例えば2cm2未満など)。
ローブスプリング基板16に対し大きな平面コンプライアンスが提供されるのに対
し、幾つかのプローブカードアッセンブリは、試験中の装置に比較的小さな表面
積が含まれるアプリケーションにおいて使用される。例えば、少数の集積回路44
(例えば2個のICなど)を含むウェハ92の場合、相手基板16の大きさもまた、比較
的小さくなり得る(例えば2cm2未満など)。
【0082】
このような実施態様では、そのため、基板16の試験中のウェハ92
に対する平面性は、表面積が広い場合より重大性が薄らぎ、プローブスプリング
61a-61nにより単独で提供されるコンプライアンスは、しばしば、試験環境にお
ける補償において十分である。プローブスプリング61a-61nにより提供されるコ
ンプライアンスは、従来的なニードルスプリングと比べて比較的小さく、このよ
うなアプリケーションは、写真石板法またはMEMSにより形成されるスプリングプ
ローブ61a-61nを有するプローブカードアッセンブリ60に好適である。
に対する平面性は、表面積が広い場合より重大性が薄らぎ、プローブスプリング
61a-61nにより単独で提供されるコンプライアンスは、しばしば、試験環境にお
ける補償において十分である。プローブスプリング61a-61nにより提供されるコ
ンプライアンスは、従来的なニードルスプリングと比べて比較的小さく、このよ
うなアプリケーションは、写真石板法またはMEMSにより形成されるスプリングプ
ローブ61a-61nを有するプローブカードアッセンブリ60に好適である。
【0083】
プローブカードアッセンブリ60hは、そのため、本質的に複雑で
はなく、典型的には多層プローブカードアッセンブリ設計よりもさらに入手可能
である。基板16のコストは、基板16の表面積に大きく左右されるため、小型の基
板16の場合、プローブカードアッセンブリ60hのコストが軽減される。
はなく、典型的には多層プローブカードアッセンブリ設計よりもさらに入手可能
である。基板16のコストは、基板16の表面積に大きく左右されるため、小型の基
板16の場合、プローブカードアッセンブリ60hのコストが軽減される。
【0084】
プローブスプリング61a-61nは、上記で説明されるとおり、硬い
基板16の下表面62a上に、薄膜またはMEMS加工法のいずれかにより作製される。
プローブスプリング61a-61nからの信号は、基板16の上面62bに配置される金属パ
ッド182、184、186(第26図)の列に、一方または両方の表面62a、62bと導電通路6
6a-66n上のメタルトレースを使い、基板16を通りファンアウトされる。頂部パッ
ドは、共通のマイクロボールグリッドはんだ列パッドにより、0.5mmなどの列ピ
ッチにおいて姉妹カード134に接続される。姉妹カード134は、さらに、列のピッ
チを増大しながらパッドに延び、姉妹カード134の対向する表面上のピッチは約0
.050インチである。ペンシルヴァニア州エターズにあるFCIエレクトロニクス社
が製造するMEG-ArrayTMコネクタなどの面積列コネクタ162を使用して、0.050
インチピッチパッド列をプリント基板プローブカード68に接続する。低インピー
ダンス電力のフィルタリングを防止するために、サウスカロライナ州マートルビ
ーチにあるAVX社が製造するLICATMコンデンサなどの電力バイパスコンデンサ1
27を、好ましくは、マイクロBGAパッド182、184、186の近くにおいて、姉妹カー
ド134に追加する。
基板16の下表面62a上に、薄膜またはMEMS加工法のいずれかにより作製される。
プローブスプリング61a-61nからの信号は、基板16の上面62bに配置される金属パ
ッド182、184、186(第26図)の列に、一方または両方の表面62a、62bと導電通路6
6a-66n上のメタルトレースを使い、基板16を通りファンアウトされる。頂部パッ
ドは、共通のマイクロボールグリッドはんだ列パッドにより、0.5mmなどの列ピ
ッチにおいて姉妹カード134に接続される。姉妹カード134は、さらに、列のピッ
チを増大しながらパッドに延び、姉妹カード134の対向する表面上のピッチは約0
.050インチである。ペンシルヴァニア州エターズにあるFCIエレクトロニクス社
が製造するMEG-ArrayTMコネクタなどの面積列コネクタ162を使用して、0.050
インチピッチパッド列をプリント基板プローブカード68に接続する。低インピー
ダンス電力のフィルタリングを防止するために、サウスカロライナ州マートルビ
ーチにあるAVX社が製造するLICATMコンデンサなどの電力バイパスコンデンサ1
27を、好ましくは、マイクロBGAパッド182、184、186の近くにおいて、姉妹カー
ド134に追加する。
【0085】
小試験面積プローブカードアッセンブリ60hには、好ましくは、
プリント基板プローブカード基板68と姉妹カード134とをつなげるための機械接
続手段が含まれる。第24図で示されるプローブカードアッセンブリ60hの実施態
様では、一個以上のスペーサ164ならびに間隔シム170により、姉妹カード134と
プリント基板プローブカード基板68との制御された分離距離ならびに心合せが提
供され、一個以上の留め具166とナットにより、機械取付け手段が提供される。
スペーサ164と、シム170、留め具166およびナット168の組合せは第24図で示され
ているが、小試験面積プローブカードアッセンブリ60hの別の実施態様では、ば
ねつき留め具や接着剤による隔離またはその他の取付けハードウェハの組合せな
ど、これらに限られることなく、姉妹カード134とプリント基板プローブカード
基板68を結びつけるためのあらゆる手段の組合せを使用し得る。
プリント基板プローブカード基板68と姉妹カード134とをつなげるための機械接
続手段が含まれる。第24図で示されるプローブカードアッセンブリ60hの実施態
様では、一個以上のスペーサ164ならびに間隔シム170により、姉妹カード134と
プリント基板プローブカード基板68との制御された分離距離ならびに心合せが提
供され、一個以上の留め具166とナットにより、機械取付け手段が提供される。
スペーサ164と、シム170、留め具166およびナット168の組合せは第24図で示され
ているが、小試験面積プローブカードアッセンブリ60hの別の実施態様では、ば
ねつき留め具や接着剤による隔離またはその他の取付けハードウェハの組合せな
ど、これらに限られることなく、姉妹カード134とプリント基板プローブカード
基板68を結びつけるためのあらゆる手段の組合せを使用し得る。
【0086】
下部基板スタンドオフ114は、典型的にはその他の基板16上の機
能部よりも背が高く(スプリングの先端部61a-61nを除く)、好ましくは試験中の
半導体ウェハ92上の、のこ道94に一致させ、それにより試験中のウェハ92が基板
16内にクラッシュするのを防止し、半導体ウェハ92の能動領域への損傷を回避す
るために、好ましくは基板16の下部表面62a上に配置される。
能部よりも背が高く(スプリングの先端部61a-61nを除く)、好ましくは試験中の
半導体ウェハ92上の、のこ道94に一致させ、それにより試験中のウェハ92が基板
16内にクラッシュするのを防止し、半導体ウェハ92の能動領域への損傷を回避す
るために、好ましくは基板16の下部表面62a上に配置される。
【0087】
第24図で示されるように、基板16には、好ましくはアクセス用の
窓123(第17図)が含まれ、姉妹カード134にもまた好ましくは姉妹カードアクセス
穴163が含まれるとともに、プリント基板プローブカード68には、半導体ウェハ9
2へのアクセスが提供され、プローブカードアッセンブリ60hがウェハ92上に位置
決めされるように、好ましくは、プローブカードアクセス穴165が含まれる(例え
ば目視心合せ用あるいは電子ビーム探査用など)。アクセス穴123、163、165は、
好ましくは、プローブカードアッセンブリ60の何れにおいても使用され得る。
窓123(第17図)が含まれ、姉妹カード134にもまた好ましくは姉妹カードアクセス
穴163が含まれるとともに、プリント基板プローブカード68には、半導体ウェハ9
2へのアクセスが提供され、プローブカードアッセンブリ60hがウェハ92上に位置
決めされるように、好ましくは、プローブカードアクセス穴165が含まれる(例え
ば目視心合せ用あるいは電子ビーム探査用など)。アクセス穴123、163、165は、
好ましくは、プローブカードアッセンブリ60の何れにおいても使用され得る。
【0088】
第25図は、複数のマイクロボール格子列スプリングプローブコネ
クタチップ基板16がレイアウトされる、基板ウェハ174の上面図である。小さな
表面積174を有するスプリングプローブ基板16の場合、幾つかのスプリングプロ
ーブコネクタチップ基板16は、典型的には、単一ウェハ174から作製される。例
えば、第25図で示されるように、標準的な4インチ丸開始ウェハ174上には、幅17
6×長さ178(例えば14mm2)の広さを最大で24箇所確立し得る。また、別の基板(例
えば16a、16b)は、開始ウェハ175を横断して作製し得るため、マスキングコスト
や化工費用など、別のスプリングプローブ基板16の生産コスト(多大になり得る)
が分担される。このため、別の基板16a、16bを開発するためのコストは非常に軽
減され得る(例えば10以上のファクタ分など)。
クタチップ基板16がレイアウトされる、基板ウェハ174の上面図である。小さな
表面積174を有するスプリングプローブ基板16の場合、幾つかのスプリングプロ
ーブコネクタチップ基板16は、典型的には、単一ウェハ174から作製される。例
えば、第25図で示されるように、標準的な4インチ丸開始ウェハ174上には、幅17
6×長さ178(例えば14mm2)の広さを最大で24箇所確立し得る。また、別の基板(例
えば16a、16b)は、開始ウェハ175を横断して作製し得るため、マスキングコスト
や化工費用など、別のスプリングプローブ基板16の生産コスト(多大になり得る)
が分担される。このため、別の基板16a、16bを開発するためのコストは非常に軽
減され得る(例えば10以上のファクタ分など)。
【0089】
第26図は、14mm2スプリングプローブコネクタチップ(NSCC)16b用
の単一0.5mmピッチマイクロボール格子列180の上面図である。マイクロBGAパッ
ド182、184、186は、好ましくは、標準ピッチ(例えば0.5mm)で取り付けられる。
パッド182の外側5列と中央パッド184により、341ヶ所の信号接続部が提供され、
内側の2列186により、96ヶ所の専用電力および接地接続部が提供される。スプリ
ングプローブ61a-61nへの経路追跡をカスタマイズすることにより、試験中の集
積回路44に見合った固有の電力/接地スプリング位置が、経路用の単相によりも
たらされる。
の単一0.5mmピッチマイクロボール格子列180の上面図である。マイクロBGAパッ
ド182、184、186は、好ましくは、標準ピッチ(例えば0.5mm)で取り付けられる。
パッド182の外側5列と中央パッド184により、341ヶ所の信号接続部が提供され、
内側の2列186により、96ヶ所の専用電力および接地接続部が提供される。スプリ
ングプローブ61a-61nへの経路追跡をカスタマイズすることにより、試験中の集
積回路44に見合った固有の電力/接地スプリング位置が、経路用の単相によりも
たらされる。
【0090】
試験中の装置44の能動素子44に損傷を与えないため、スタンドオ
フ144は、好ましくは、けがきレーン94など、ウェハ92の非能動領域に適した位
置に配置される。また、好ましくは、心合せマーク185が、基板ウェハ174上に、
一ヶ所以上において配置される。プローブカードアッセンブリ60の生産コストな
らびに応答時間は、マイクロBGAパッド列180のフットプリントや姉妹カード134
ならびにプリント基板プローブカード68を標準化することにより、大きく改善さ
れる。マイクロBGAパッド列180ならびに基板上に配置されるパッド用の電力/接
地パッド割当て部16、134、68を標準化することにより、基板174内における通路
66a-66nのパターンが標準化される。
フ144は、好ましくは、けがきレーン94など、ウェハ92の非能動領域に適した位
置に配置される。また、好ましくは、心合せマーク185が、基板ウェハ174上に、
一ヶ所以上において配置される。プローブカードアッセンブリ60の生産コストな
らびに応答時間は、マイクロBGAパッド列180のフットプリントや姉妹カード134
ならびにプリント基板プローブカード68を標準化することにより、大きく改善さ
れる。マイクロBGAパッド列180ならびに基板上に配置されるパッド用の電力/接
地パッド割当て部16、134、68を標準化することにより、基板174内における通路
66a-66nのパターンが標準化される。
【0091】
プローブのその他のコンポーネント類を標準化することにより、
プリント基板プローブカード68(および幾つかの実施態様においては姉妹カード1
34)を、基板16の経路付けのみがカスタマイズされる、別の基板16ならびに集積
回路装置44において使用される。また、通路66a-66nの標準化パターンを有する
開始基板174(第25図)を使用することにより、多数の開始基板174が注文、保管、
使用されることになり、このため開始基板174のコストが軽減され、しばしば開
始基板174を取得するためのリードタイムが短縮される。 別のプローブスプリングのアプリケーション。マサチューセッツ州マンスフィー
ルドにあるテキサス・インストルメンツ社が製造するDieMateTMバーンインソ
ケットやカリフォルニア州フレモントにあるアエア・テスト社から入手可能なDi
eTMPakバーンインソケット用などベアーダイバーンインソケットにおいて、写
真石板またはMEMSスプリングプローブ61、14、34、50を、代わりに使用し得る。
縁の周りで基板16に接触するベアーダイバーンインソケットの場合、プローブス
プリング61のスプリングとファンアウト金属被覆は、基板16の一面(例えばプロ
ーブ面62a)においてのみ必要とされる。必要とされるファンアウトは、基板16の
縁にあるパッドに経路付けされる必要があるI/O信号の数に基づき、基板16の大
きさを決定するために使用される。また、上記で述べるように、基板16の通路66
は、I/O信号を基板16の対面62b上のパッド列に経路付けするために使用可能であ
り、これにより基板はより小さくなり、結果的に製作費用が軽減されることにな
る。 タイルプローブアッセンブリ。第27図は、プローブストリップ長さ198とプロー
ブストリップ幅200とを有するタイルプローブストリップの平面図190である。タ
イルプローブストリップ192には複数のプローブストリップ接触領域194a-194nが
あり、それぞれ複数のスプリングプローブ61a-61nを有している。また、開示さ
れている実施態様では、スプリングプローブ61a-61nは、縦方向に心合せされた
プローブ領域196a、196b内に配置される。一つ以上のタイルプローブストリップ
192をプローブカードアッセンブリにおいて使用することにより、半導体ウェハ9
2の隣接する集積回路装置現場44の試験を行うためなど、複数の集積回路装置44
と電気的に同時に接触可能となる。複数のプローブストリップ接触領域194a-194
nは、好ましくは、ウェハ92上において対称的な複数の集積回路装置44と心合せ
されるように、タイルプローブストリップ192に沿って、対称的に配置される。
プリント基板プローブカード68(および幾つかの実施態様においては姉妹カード1
34)を、基板16の経路付けのみがカスタマイズされる、別の基板16ならびに集積
回路装置44において使用される。また、通路66a-66nの標準化パターンを有する
開始基板174(第25図)を使用することにより、多数の開始基板174が注文、保管、
使用されることになり、このため開始基板174のコストが軽減され、しばしば開
始基板174を取得するためのリードタイムが短縮される。 別のプローブスプリングのアプリケーション。マサチューセッツ州マンスフィー
ルドにあるテキサス・インストルメンツ社が製造するDieMateTMバーンインソ
ケットやカリフォルニア州フレモントにあるアエア・テスト社から入手可能なDi
eTMPakバーンインソケット用などベアーダイバーンインソケットにおいて、写
真石板またはMEMSスプリングプローブ61、14、34、50を、代わりに使用し得る。
縁の周りで基板16に接触するベアーダイバーンインソケットの場合、プローブス
プリング61のスプリングとファンアウト金属被覆は、基板16の一面(例えばプロ
ーブ面62a)においてのみ必要とされる。必要とされるファンアウトは、基板16の
縁にあるパッドに経路付けされる必要があるI/O信号の数に基づき、基板16の大
きさを決定するために使用される。また、上記で述べるように、基板16の通路66
は、I/O信号を基板16の対面62b上のパッド列に経路付けするために使用可能であ
り、これにより基板はより小さくなり、結果的に製作費用が軽減されることにな
る。 タイルプローブアッセンブリ。第27図は、プローブストリップ長さ198とプロー
ブストリップ幅200とを有するタイルプローブストリップの平面図190である。タ
イルプローブストリップ192には複数のプローブストリップ接触領域194a-194nが
あり、それぞれ複数のスプリングプローブ61a-61nを有している。また、開示さ
れている実施態様では、スプリングプローブ61a-61nは、縦方向に心合せされた
プローブ領域196a、196b内に配置される。一つ以上のタイルプローブストリップ
192をプローブカードアッセンブリにおいて使用することにより、半導体ウェハ9
2の隣接する集積回路装置現場44の試験を行うためなど、複数の集積回路装置44
と電気的に同時に接触可能となる。複数のプローブストリップ接触領域194a-194
nは、好ましくは、ウェハ92上において対称的な複数の集積回路装置44と心合せ
されるように、タイルプローブストリップ192に沿って、対称的に配置される。
【0092】
また、スプリングプローブ61a-61nを有するタイルプローブスト
リップ192には、典型的には、電気通路66a-66nと電気接続部64a-64n(第1図、第1
7図、第21図)が含まれ、これにより、スプリングプローブ61a-61nが典型的に試
験中の特定の装置44に見合う配置となり、プローブストリップ192に標準電気通
路66a-66nおよび電気接続部列64a-64nが含まれることになる。例えば、第28図お
よび第29図で示されるプローブカードアッセンブリ202では、各タイルプローブ
ストリップ192に、はんだ接続による標準ボール格子列160が含まれる。このため
、タイルプローブストリップ192の好ましい実施態様においては、試験中の特定
の装置44に見合った配置のスプリングプローブ61a-61nが含まれるため、タイル
プローブストリップ192は、標準化姉妹カード204および/または標準化中間コネ
クタ(例えば分離可能コネクタ132など)に取付け可能であり、そのためタイルプ
ローブアッセンブリ202を生産するための技術工学的な開発コストが最小限に抑
えられる。
リップ192には、典型的には、電気通路66a-66nと電気接続部64a-64n(第1図、第1
7図、第21図)が含まれ、これにより、スプリングプローブ61a-61nが典型的に試
験中の特定の装置44に見合う配置となり、プローブストリップ192に標準電気通
路66a-66nおよび電気接続部列64a-64nが含まれることになる。例えば、第28図お
よび第29図で示されるプローブカードアッセンブリ202では、各タイルプローブ
ストリップ192に、はんだ接続による標準ボール格子列160が含まれる。このため
、タイルプローブストリップ192の好ましい実施態様においては、試験中の特定
の装置44に見合った配置のスプリングプローブ61a-61nが含まれるため、タイル
プローブストリップ192は、標準化姉妹カード204および/または標準化中間コネ
クタ(例えば分離可能コネクタ132など)に取付け可能であり、そのためタイルプ
ローブアッセンブリ202を生産するための技術工学的な開発コストが最小限に抑
えられる。
【0093】
第28図は、電導性通路205の列207(第29図)を含む支持基板204に
取り付けられる複数のタイルプローブストリップから構成されるタイルプローブ
ヘッド202の部分下面図である。第29図は、半導体ウェハ92上に配置される複数
の集積回路装置44に接触するために使用される、プローブカードに取り付けられ
る複数のタイルプローブストリップ192の側面図である。タイルプローブヘッド2
02は、典型的には、半導体ウェハ92上に配置される複数の集積回路装置44と接触
するために使用される。複数のタイルプローブストリップ192は、対称的なウェ
ハ92上の複数の集積回路装置44と心合せされるように、好ましくは、基板204を
対称的に横断する配置である。
取り付けられる複数のタイルプローブストリップから構成されるタイルプローブ
ヘッド202の部分下面図である。第29図は、半導体ウェハ92上に配置される複数
の集積回路装置44に接触するために使用される、プローブカードに取り付けられ
る複数のタイルプローブストリップ192の側面図である。タイルプローブヘッド2
02は、典型的には、半導体ウェハ92上に配置される複数の集積回路装置44と接触
するために使用される。複数のタイルプローブストリップ192は、対称的なウェ
ハ92上の複数の集積回路装置44と心合せされるように、好ましくは、基板204を
対称的に横断する配置である。
【0094】
基板204は、好ましくは、熱膨張係数(TCE)が低く、好ましくは、
シリコンに見合う程度である。また、基板204は、典型的には、多数の信号トレ
ース46を基板204の対面209b上のコネクタにファンアウトする。一実施態様にお
いては、基板204はシリコンウェハであり、通路205a-205n(例えば0.056インチピ
ッチで配置されるなど)が含まれるとともに、一方または両方の基板表面209a、2
09b上に薄膜経路46が形成される。
シリコンに見合う程度である。また、基板204は、典型的には、多数の信号トレ
ース46を基板204の対面209b上のコネクタにファンアウトする。一実施態様にお
いては、基板204はシリコンウェハであり、通路205a-205n(例えば0.056インチピ
ッチで配置されるなど)が含まれるとともに、一方または両方の基板表面209a、2
09b上に薄膜経路46が形成される。
【0095】
第28図ならびに第29図で示されるタイルプローブヘッド202の場
合、タイルプローブストリップ192には、試験中の装置44の反対側(例えば集積回
路装置現場44の右および左側など)に配置されるパッド47を有する集積回路装置4
4上のパッド47の列に接触するために使用されるプローブスプリング61群が含ま
れる。開示されているタイルプローブヘッド202では、プローブストリップ192は
、プローブストリップ192の一つが、典型的には、一回路装置現場44の右側に接
触するように(例えば第27図のプローブ接触領域196aを使うなどして)、かてて加
えて近くの回路装置現場44の左側に接触するように (例えば第27図のプローブ接
触領域196bを使うなどして)配置される。第28図で示される実施態様では、この
ため、複数のタイルプローブストリップ192と複数の集積回路装置44間が同時に
接触することになり、これにより隣接するタイルプローブストリップ192間に十
分な公差が生まれ、タイルプローブストリップ192の側縁は、好ましくも、集積
回路装置現場44の、のこ道上に配置され得る。例えば、隣接するウェハ92上の装
置44を結ぶのこ道94は、一般に、4〜8ミル位数幅とし得るため、タイルプローブ
カードアッセンブリ202内のタイルプローブストリップ192間の隙間は類似する幅
になる。
合、タイルプローブストリップ192には、試験中の装置44の反対側(例えば集積回
路装置現場44の右および左側など)に配置されるパッド47を有する集積回路装置4
4上のパッド47の列に接触するために使用されるプローブスプリング61群が含ま
れる。開示されているタイルプローブヘッド202では、プローブストリップ192は
、プローブストリップ192の一つが、典型的には、一回路装置現場44の右側に接
触するように(例えば第27図のプローブ接触領域196aを使うなどして)、かてて加
えて近くの回路装置現場44の左側に接触するように (例えば第27図のプローブ接
触領域196bを使うなどして)配置される。第28図で示される実施態様では、この
ため、複数のタイルプローブストリップ192と複数の集積回路装置44間が同時に
接触することになり、これにより隣接するタイルプローブストリップ192間に十
分な公差が生まれ、タイルプローブストリップ192の側縁は、好ましくも、集積
回路装置現場44の、のこ道上に配置され得る。例えば、隣接するウェハ92上の装
置44を結ぶのこ道94は、一般に、4〜8ミル位数幅とし得るため、タイルプローブ
カードアッセンブリ202内のタイルプローブストリップ192間の隙間は類似する幅
になる。
【0096】
別のタイルプローブヘッドアッセンブリ202の実施態様では、す
べての集積回路現場44用のパッド47が、単一プローブストリップ192からのプロ
ーブにより接触され得る。 バーンイン構造部。第30図は、複数の集積回路装置44を暫定的にバーンインボー
ド212に接続させるためのバーンイン構造部210の部分断面図である。プローブス
プリング列(すなわちナノスプリング)接触器チップ(NSCC)214は、複数の集積回
路装置44と外部バーンイン回路構成(非表示)間の電気的な接続を提供するマイク
ロボール格子列216によるなどして、バーンインボード212に取り付けられる。ボ
ードの真空ポート218は、好ましくは、バーンインボード212内に画定され、接触
器チップ真空ポート220は、好ましくは、NSCC基板内に画定されるため、ボード
真空ポート218は、総体的に接触器チップ真空ポート220に心合せされる(例えば
、ボード真空ポート218を介して加えられる真空引きは、総体的に心合わせられ
る接触器チップ真空ポート220にも加えられるなど)。気密部222(例えばエポキシ
など)は、好ましくは、マイクロBGAボール列216を介して加えられた真空引きの
損失を防止するために、各ナノスプリング接触器チップ214の縁の周りに分配さ
れる。
べての集積回路現場44用のパッド47が、単一プローブストリップ192からのプロ
ーブにより接触され得る。 バーンイン構造部。第30図は、複数の集積回路装置44を暫定的にバーンインボー
ド212に接続させるためのバーンイン構造部210の部分断面図である。プローブス
プリング列(すなわちナノスプリング)接触器チップ(NSCC)214は、複数の集積回
路装置44と外部バーンイン回路構成(非表示)間の電気的な接続を提供するマイク
ロボール格子列216によるなどして、バーンインボード212に取り付けられる。ボ
ードの真空ポート218は、好ましくは、バーンインボード212内に画定され、接触
器チップ真空ポート220は、好ましくは、NSCC基板内に画定されるため、ボード
真空ポート218は、総体的に接触器チップ真空ポート220に心合せされる(例えば
、ボード真空ポート218を介して加えられる真空引きは、総体的に心合わせられ
る接触器チップ真空ポート220にも加えられるなど)。気密部222(例えばエポキシ
など)は、好ましくは、マイクロBGAボール列216を介して加えられた真空引きの
損失を防止するために、各ナノスプリング接触器チップ214の縁の周りに分配さ
れる。
【0097】
集積回路装置44は、初期において、ナノスプリング接触器チップ
214上に配置されるため(例えば「ピックアンドプレイス」機など)、バーンインボ
ード212上のボード真空ポート218およびナノスプリング接触器チップ214上の総
体的に心合わせられる接触器チップ真空ポート220に作用する真空引きにより、
配置されている集積回路装置44がその配置位置から移動するのが防止される。
214上に配置されるため(例えば「ピックアンドプレイス」機など)、バーンインボ
ード212上のボード真空ポート218およびナノスプリング接触器チップ214上の総
体的に心合わせられる接触器チップ真空ポート220に作用する真空引きにより、
配置されている集積回路装置44がその配置位置から移動するのが防止される。
【0098】
すべての集積回路装置44が対応する接触器チップ214上に配置さ
れると、集積回路装置44をバーンイン操作中に適所で保持するために、好ましく
は、集積回路装置44と接触する形でクランプ板224が配置される。また、クラン
プ板224とバーンインボード212に平面公差を与えるために、試験中の集積回路装
置44上に押し上げるためのスプリングパッド226を、それぞれ使用し得る。バー
ンイン構造部210には、好ましくは、クランプ板224が集積回路装置44に接触する
形で配置されると、クランプ板224がバーンインボード212に取り付き、同時に動
作している真空引きをオフにするような、クランプ板224を保持するための手段2
17が含まれる。 改良スプリングプローブにおける保護塗装工程。上記で述べられるように、スプ
リングプローブ61により、ハイピッチでピンのカウント性が高いうえ、さらに可
撓性を有するという利点が提供されるため、これらは、幅広いアプリケーション
において使用し得る。但し、これらの典型的な小型スプリングプローブ61を使っ
て、半導体ウェハ92などに取り付けられる集積回路装置44の、しばしば酸化物層
を含むトレース46と接触する場合、スプリングプローブ61は、しばしば、酸化物
層を通り抜けたうえで金属トレース部または導電パッドと十分な電気的接触を確
立するように求められる。またスプリングプローブ61は、しばしば頻繁に使用さ
れるため、小さくて保護策が施されていないスプリングプローブの先端部24は、
磨耗し得る。このため、プローブスプリング61の接触先端部24に、導電磨耗塗装
を施すことが得策となるが、このような保護塗装においては、スプリング先端部
24の両全面を覆う必要がある。
れると、集積回路装置44をバーンイン操作中に適所で保持するために、好ましく
は、集積回路装置44と接触する形でクランプ板224が配置される。また、クラン
プ板224とバーンインボード212に平面公差を与えるために、試験中の集積回路装
置44上に押し上げるためのスプリングパッド226を、それぞれ使用し得る。バー
ンイン構造部210には、好ましくは、クランプ板224が集積回路装置44に接触する
形で配置されると、クランプ板224がバーンインボード212に取り付き、同時に動
作している真空引きをオフにするような、クランプ板224を保持するための手段2
17が含まれる。 改良スプリングプローブにおける保護塗装工程。上記で述べられるように、スプ
リングプローブ61により、ハイピッチでピンのカウント性が高いうえ、さらに可
撓性を有するという利点が提供されるため、これらは、幅広いアプリケーション
において使用し得る。但し、これらの典型的な小型スプリングプローブ61を使っ
て、半導体ウェハ92などに取り付けられる集積回路装置44の、しばしば酸化物層
を含むトレース46と接触する場合、スプリングプローブ61は、しばしば、酸化物
層を通り抜けたうえで金属トレース部または導電パッドと十分な電気的接触を確
立するように求められる。またスプリングプローブ61は、しばしば頻繁に使用さ
れるため、小さくて保護策が施されていないスプリングプローブの先端部24は、
磨耗し得る。このため、プローブスプリング61の接触先端部24に、導電磨耗塗装
を施すことが得策となるが、このような保護塗装においては、スプリング先端部
24の両全面を覆う必要がある。
【0099】
上記で述べられるように、プローブスプリング61は、プラズマ化
学蒸着工程ならびに写真石版工程により形成されるが、これは米国特許第5,848,
685号ならびに同第5,613,861号で開示されるように、導電材料の連続層が基板に
形成され、非平面スプリングがその後形成される。このような工程では、しかし
ながら、蒸着工程中に施される保護塗装により、実質的に、形成された非平面プ
ローブスプリングのすべての面に連続的にコーティングを施すことは無理である
。
学蒸着工程ならびに写真石版工程により形成されるが、これは米国特許第5,848,
685号ならびに同第5,613,861号で開示されるように、導電材料の連続層が基板に
形成され、非平面スプリングがその後形成される。このような工程では、しかし
ながら、蒸着工程中に施される保護塗装により、実質的に、形成された非平面プ
ローブスプリングのすべての面に連続的にコーティングを施すことは無理である
。
【0100】
プローブスプリング61は、解放後、基板の表面に対し平面ではな
い。このため、保護塗装は、スプリング61が解放層18から解放された後で施され
る。第31図は、一個以上の非平面プローブスプリング61を有するスプリングプロ
ーブアッセンブリ基板16のプローブ表面に保護塗装232が施される、スプリング
プローブアッセンブリ塗装工程の第一段階230を示す図である。スプリングプロ
ーブアッセンブリ塗装工程により、非平面プローブスプリング61上の保護層が形
成される。塗装工程は、幅広い非平面構造部に対し使用し得るが、特に、薄膜お
よびMEMSプローブスプリング接触部61の処理において有益である。第31図におい
て、導電保護塗装が施されるのは、好ましくは、窒化チタン、ロジウム、タング
ステンまたはニッケルなど、固めの導電材料である。また、導電保護塗装が施さ
れるのは、好ましくは、不活性材料であり、このため、スプリングプローブ61の
プローブ先端部24に対し潤滑特性を提供するため(すなわち摩擦係数が低い)、試
験中の装置とスプリングプローブ61の両者における磨耗が最低限に抑えられる。
い。このため、保護塗装は、スプリング61が解放層18から解放された後で施され
る。第31図は、一個以上の非平面プローブスプリング61を有するスプリングプロ
ーブアッセンブリ基板16のプローブ表面に保護塗装232が施される、スプリング
プローブアッセンブリ塗装工程の第一段階230を示す図である。スプリングプロ
ーブアッセンブリ塗装工程により、非平面プローブスプリング61上の保護層が形
成される。塗装工程は、幅広い非平面構造部に対し使用し得るが、特に、薄膜お
よびMEMSプローブスプリング接触部61の処理において有益である。第31図におい
て、導電保護塗装が施されるのは、好ましくは、窒化チタン、ロジウム、タング
ステンまたはニッケルなど、固めの導電材料である。また、導電保護塗装が施さ
れるのは、好ましくは、不活性材料であり、このため、スプリングプローブ61の
プローブ先端部24に対し潤滑特性を提供するため(すなわち摩擦係数が低い)、試
験中の装置とスプリングプローブ61の両者における磨耗が最低限に抑えられる。
【0101】
保護塗装233が基板16およびプローブ61に施されると232、基板16
の露出表面62上の平面および非平面領域の両者が保護塗装233により覆われる。
スプリングプローブ16は塗装段階230中に保護塗装233により覆われ、基板面のす
べてのトレースは、共に、導電塗装が施された部分233から電気的に短絡される
。導電塗装部233は、このため、異なるプローブスプリング61とその各トレース
間の電気的分離を回復させるために、パターン化されるか、あるいは部分的に取
り除かれる必要がある。選択的に導電塗装部をエッチングにより取り除くために
は、従来のフォトマスキング工程が、典型的にはほとんどの集積回路処理におい
て使用されるが、このようなフォトマスキング工程は、平面構造物に対して使用
される。
の露出表面62上の平面および非平面領域の両者が保護塗装233により覆われる。
スプリングプローブ16は塗装段階230中に保護塗装233により覆われ、基板面のす
べてのトレースは、共に、導電塗装が施された部分233から電気的に短絡される
。導電塗装部233は、このため、異なるプローブスプリング61とその各トレース
間の電気的分離を回復させるために、パターン化されるか、あるいは部分的に取
り除かれる必要がある。選択的に導電塗装部をエッチングにより取り除くために
は、従来のフォトマスキング工程が、典型的にはほとんどの集積回路処理におい
て使用されるが、このようなフォトマスキング工程は、平面構造物に対して使用
される。
【0102】
第32図は、フォトレジスト材料240(例えば深さ約10ミクロン)が、
好ましくはディッピングスタンドオフ238(例えば高さ約30ミクロン)を有する第
二基板236に塗布される、スプリングプローブアッセンブリ塗装工程の第二段階2
34を示す図である。フォトレジスト材料240は、プローブスプリングの非平面部
に形成される保護層233を保護するために使用される。第33図は、塗装されたス
プリングプローブアッセンブリを部分的に、制御可能に第二基板236のフォトレ
ジスト材料240内に浸漬する242、スプリングプローブアッセンブリ塗装工程の第
三段階を示す図である。塗布されるフォトレジスト材料240の深さが、結局のと
ころ、残りの保護と層部233を制御するものであり、基板16はフォトレジスト材
料240内において、典型的には第二基板236のフォトレジスト材料240の塗布深さ
とディッピングスタンドオフ20の高さが制御される、要求される深さまで下降さ
れる。塗布深さは、基板16のフォトレジスト材料240内への移動を制御するため
に、処理装置の軸運動を制御するなどして、オペレータにより代わりに制御され
得る。
好ましくはディッピングスタンドオフ238(例えば高さ約30ミクロン)を有する第
二基板236に塗布される、スプリングプローブアッセンブリ塗装工程の第二段階2
34を示す図である。フォトレジスト材料240は、プローブスプリングの非平面部
に形成される保護層233を保護するために使用される。第33図は、塗装されたス
プリングプローブアッセンブリを部分的に、制御可能に第二基板236のフォトレ
ジスト材料240内に浸漬する242、スプリングプローブアッセンブリ塗装工程の第
三段階を示す図である。塗布されるフォトレジスト材料240の深さが、結局のと
ころ、残りの保護と層部233を制御するものであり、基板16はフォトレジスト材
料240内において、典型的には第二基板236のフォトレジスト材料240の塗布深さ
とディッピングスタンドオフ20の高さが制御される、要求される深さまで下降さ
れる。塗布深さは、基板16のフォトレジスト材料240内への移動を制御するため
に、処理装置の軸運動を制御するなどして、オペレータにより代わりに制御され
得る。
【0103】
第34図は、塗装され、部分的に浸漬されたスプリングプローブア
ッセンブリが、第二基板16からフォトレジスト材料から外され246、穏やかに焼
成され、保護的に233塗装されたプローブスプリング61が焼成されたフォトレジ
スト層248に覆われたまま残される、スプリングプローブアッセンブリ塗装工程
の第四段階を示す図である。第35図は、塗装され、浸漬されたスプリングプロー
ブアッセンブリ16、61にエッチングが施され250、それにより保護塗装233が基板
16の一部(すなわち基板のフィールド領域)および焼成されたフォトレジスト層24
8内に含まれる非浸漬プローブスプリング61から剥がされる、スプリングプロー
ブアッセンブリ塗装工程の第五段階を示す図である。第36図は、フォトレジスト
層248がフォトレジスト層248内に含まれていたプローブスプリング61の一部から
剥がされ、その結果保護塗装部233が暴露される、スプリングプローブアッセン
ブリ塗装工程の第六段階を示す図である。
ッセンブリが、第二基板16からフォトレジスト材料から外され246、穏やかに焼
成され、保護的に233塗装されたプローブスプリング61が焼成されたフォトレジ
スト層248に覆われたまま残される、スプリングプローブアッセンブリ塗装工程
の第四段階を示す図である。第35図は、塗装され、浸漬されたスプリングプロー
ブアッセンブリ16、61にエッチングが施され250、それにより保護塗装233が基板
16の一部(すなわち基板のフィールド領域)および焼成されたフォトレジスト層24
8内に含まれる非浸漬プローブスプリング61から剥がされる、スプリングプロー
ブアッセンブリ塗装工程の第五段階を示す図である。第36図は、フォトレジスト
層248がフォトレジスト層248内に含まれていたプローブスプリング61の一部から
剥がされ、その結果保護塗装部233が暴露される、スプリングプローブアッセン
ブリ塗装工程の第六段階を示す図である。
【0104】
このため、非平面プローブ塗装工程により、プローブスプリング
の先端部24に保護塗装が施され、基板表面16と、スプリングプローブ61のフォト
レジスト層248により塗装が施されていない一部における不要な保護塗装部はエ
ッチングされる。 超高周波数アプリケーションのスプリングプローブ基板。上記で述べられるよう
に、プローブカードアッセンブリ60の構造により、プローブの先端61a-61nと、
プリント基板プローブカード68内の制御されたインピーダンス環境間の電気的距
離を非常に短くできるため、プローブカードアッセンブリ60を高周波アプリケー
ションにおいて使用することができる。また、スプリングプローブ基板16は、好
ましくは、超高周波数アプリケーション用に変更され得る。第37図は、超高周波
スプリングプローブ基板16の部分断面図260である。基板16の片面または両面62a
、62b上のトレースのインピーダンスが制御される必要がある実施態様において
、トレース270の頂部か、トレース270の下、あるいはトレース270の上および下
のいずれかにおいて、基板16内に、導電基準面262a、262bを追加し得る。基板16
は、また、効果的にシールド動軸伝達ライン環境268を提供するために、基準面2
62a、262bの1面または2面に接続される、代わりの接地基準トレース266a、266b
を含み得る。スプリングプローブ基板16は、典型的にはセラミック材料であり、
基準面と基準面との間に存在する層264は、典型的には誘電材料である。
の先端部24に保護塗装が施され、基板表面16と、スプリングプローブ61のフォト
レジスト層248により塗装が施されていない一部における不要な保護塗装部はエ
ッチングされる。 超高周波数アプリケーションのスプリングプローブ基板。上記で述べられるよう
に、プローブカードアッセンブリ60の構造により、プローブの先端61a-61nと、
プリント基板プローブカード68内の制御されたインピーダンス環境間の電気的距
離を非常に短くできるため、プローブカードアッセンブリ60を高周波アプリケー
ションにおいて使用することができる。また、スプリングプローブ基板16は、好
ましくは、超高周波数アプリケーション用に変更され得る。第37図は、超高周波
スプリングプローブ基板16の部分断面図260である。基板16の片面または両面62a
、62b上のトレースのインピーダンスが制御される必要がある実施態様において
、トレース270の頂部か、トレース270の下、あるいはトレース270の上および下
のいずれかにおいて、基板16内に、導電基準面262a、262bを追加し得る。基板16
は、また、効果的にシールド動軸伝達ライン環境268を提供するために、基準面2
62a、262bの1面または2面に接続される、代わりの接地基準トレース266a、266b
を含み得る。スプリングプローブ基板16は、典型的にはセラミック材料であり、
基準面と基準面との間に存在する層264は、典型的には誘電材料である。
【0105】
開示されているプローブカードアッセンブリシステムならびに改
良された非平面スプリングプローブおよび生産方法が集積回路試験プローブおよ
びプローブカードに関しここで述べられているが、これらのシステムおよび技法
は、集積回路と、電子コンポーネント類または電子装置類、バーンイン装置およ
びMEMS装置、またはあらゆる望まれるその組合せに内おける基板とを相互接続す
るなど、その他の装置により実施可能である。
良された非平面スプリングプローブおよび生産方法が集積回路試験プローブおよ
びプローブカードに関しここで述べられているが、これらのシステムおよび技法
は、集積回路と、電子コンポーネント類または電子装置類、バーンイン装置およ
びMEMS装置、またはあらゆる望まれるその組合せに内おける基板とを相互接続す
るなど、その他の装置により実施可能である。
【0106】
したがって、本発明は特定の好ましい実施態様に照らし合わせて
詳細に説明されているが、当発明が属する分野における平均的当業者は、様々な
変更および改良が以下の請求項の精神および範囲を逸脱することなく達成し得る
ことについて、正しく認識するであろう。
詳細に説明されているが、当発明が属する分野における平均的当業者は、様々な
変更および改良が以下の請求項の精神および範囲を逸脱することなく達成し得る
ことについて、正しく認識するであろう。
【図1】
基板から解放する前の写真製版パターン形ばねの線形配列を示す平面図である
。
。
【図2】
基板から解放した後の写真製版パターン形ばねの線形配列を示す斜視図である
。
。
【図3】
短い長さのばねが基板から解放された後の第1有効半径および高さを備えた短
い長さの第1写真製版パターン形ばねを示す側面図である。
い長さの第1写真製版パターン形ばねを示す側面図である。
【図4】
長い長さのばねが基板から解放された後の大きい第2有効半径および高さを備
えた長い長さの第2写真製版パターン形ばねを示す側面図である。
えた長い長さの第2写真製版パターン形ばねを示す側面図である。
【図5】
ばねが基板から解放される前の相互入組み形ばねチップパターンを備えた対向
写真製版ばねを示す斜視図である。
写真製版ばねを示す斜視図である。
【図6】
ばねが基板から解放された後の相互入組み形ばねチップパターンを備えた対向
写真製版ばねを示す斜視図である。
写真製版ばねを示す斜視図である。
【図7】
集積回路デバイス上の単一トレースと対比して相互入組み形多接点写真製版プ
ローブばねの対向対を示す平面図である。
ローブばねの対向対を示す平面図である。
【図8】
ばねが基板から解放される前の対向単接点写真製版プローブばねを示す平面図
である。
である。
【図9】
集積回路デバイス上の単一パッドと対比してばねが基板から解放された後の平
行および対向単接点写真製版プローブばねを示す平面図である。
行および対向単接点写真製版プローブばねを示す平面図である。
【図10】
ショルダ/接点形写真製版プローブばねを示す正面図である。
【図11】
集積回路デバイス上のトレースと対比してショルダ/接点形写真製版ばねを示
す部分側断面図である。
す部分側断面図である。
【図12】
多ショルダ/接点形写真製版プローブばねを示す斜視図である。
【図13】
基板の下面上の複数の写真製版ばねプローブが基板の上面上の可撓性接続部に
電気的に接続されかつ可撓性接続部が印刷配線ボードプローブカードに接続され
た構成のプローブカード組立体を示す断面図である。
電気的に接続されかつ可撓性接続部が印刷配線ボードプローブカードに接続され
た構成のプローブカード組立体を示す断面図である。
【図14】
プローブカード組立体の部分拡大断面図であり、基板全体に亘る段状ピッチお
よび扇状に広がった構造および印刷配線ボードプローブカードを示す図面である
。
よび扇状に広がった構造および印刷配線ボードプローブカードを示す図面である
。
【図15】
ブリッジ/板ばね懸架形プローブカード組立体を示す第1部分断面図である。
【図16】
試験を受けるデバイス(DUT)と接触しているブリッジ/板ばね懸架形プロ
ーブカード組立体を示す第2部分断面図である。
ーブカード組立体を示す第2部分断面図である。
【図17】
ブリッジ/板ばね懸架形プローブカード組立体を示す部分拡大組立て図である
。
。
【図18】
プローブばね基板がブリッジ構造に対して着脱可能に連結される構成の、プロ
ーブカード基板に対して着脱可能に連結される中間ドータカードを備えたブリッ
ジ/板ばね懸架形プローブカード組立体を示す第1部分断面図である。
ーブカード基板に対して着脱可能に連結される中間ドータカードを備えたブリッ
ジ/板ばね懸架形プローブカード組立体を示す第1部分断面図である。
【図19】
試験を受けるデバイス(DUT)と接触している状態を示すブリッジ/板ばね
懸架形プローブカード組立体の第2部分断面図である。
懸架形プローブカード組立体の第2部分断面図である。
【図20】
ワイヤ/ばね支柱懸架形プローブカード組立体を示す断面図である。
【図21】
プローブばね基板が可撓性相互接続部を介してブリッジ構造に対し機械的かつ
電気的に連結される構成の、プローブカード基板に対して着脱可能に連結される
中間ドータカードを備えた懸架形プローブカード組立体を示す断面図である。
電気的に連結される構成の、プローブカード基板に対して着脱可能に連結される
中間ドータカードを備えた懸架形プローブカード組立体を示す断面図である。
【図22】
ナノばね基板(nano-spring substrate)がアレーコネクタを介してプローブ
カード基板に直接接続される構成のプローブカード組立体を示す断面図である。
カード基板に直接接続される構成のプローブカード組立体を示す断面図である。
【図23】
ナノばね基板がLGAインターポーザコネクタを介してプローブカード基板に
接続される構成のワイヤ懸架プローブカード組立体を示す断面図である。
接続される構成のワイヤ懸架プローブカード組立体を示す断面図である。
【図24】
ドータカードが微小ボールグリッドソルダ配列を介して小領域プローブばね基
板に取り付けられる構成のプローブカードとドータカードとの間の1つ以上のコ
ネクタを備えた小形試験領域プローブカード組立体を示す断面図である。
板に取り付けられる構成のプローブカードとドータカードとの間の1つ以上のコ
ネクタを備えた小形試験領域プローブカード組立体を示す断面図である。
【図25】
複数の微小ボールグリッド配列のプローブばね接触器チップ基板が配置された
基板ウェーハを示す平面図である。
基板ウェーハを示す平面図である。
【図26】
単一ピッチ微小ボールグリッド配列のナノばね接触器チップを示す平面図であ
る。
る。
【図27】
複数のプローブストリップ接点領域を備えたタイル形プローブストリップを示
す平面図である。
す平面図である。
【図28】
プローブカード支持基板に取り付けられた複数のタイル形プローブストリップ
を示す底面図である。
を示す底面図である。
【図29】
プローブカード支持基板にとりた複数のタイル形プローブストリップを示す側
面図である。
面図である。
【図30】
複数の集積回路が複数のプローブばね接点を介してバーンインボードに一時的
に接続されることを可能にする構造を示す断面図である。
に接続されることを可能にする構造を示す断面図である。
【図31】
保護コーティングをばねプローブ組立体のプローブ表面に塗布する、ばねプロ
ーブ組立体コーティング工程の第1段階を示す図面である。
ーブ組立体コーティング工程の第1段階を示す図面である。
【図32】
フォトレジスト材料層を第2基板に塗布する、ばねプローブ組立体コーティン
グ工程の第2段階を示す図面である。
グ工程の第2段階を示す図面である。
【図33】
コーティングされたばねプローブ組立体を第2基板上のフォトレジスト材料層
中に部分的にディッピングする、ばねプローブ組立体コーティング工程の第3段
階を示す図面である。
中に部分的にディッピングする、ばねプローブ組立体コーティング工程の第3段
階を示す図面である。
【図34】
コーティングされかつ部分的にディッピングされたばねプローブ組立体を第2
基板から除去する、ばねプローブ組立体コーティング工程の第4段階を示す図面
である。
基板から除去する、ばねプローブ組立体コーティング工程の第4段階を示す図面
である。
【図35】
コーティングされかつディッピングされたばねプローブ組立体をエッチングす
ることにより、フォトレジスト中にディッピングされていない基板の部分から保
護コーティングを除去する、ばねプローブ組立体コーティング工程の第5段階を
示す図面である。
ることにより、フォトレジスト中にディッピングされていない基板の部分から保
護コーティングを除去する、ばねプローブ組立体コーティング工程の第5段階を
示す図面である。
【図36】
フォトレジストをばねプローブ組立体上のばねチップから剥離して保護コーテ
ィングを露出させる、ばねプローブ組立体コーティング工程の第6段階を示す図
面である。
ィングを露出させる、ばねプローブ組立体コーティング工程の第6段階を示す図
面である。
【図37】
基準平面層形ばねプローブ基板を示す部分断面図である。
【図38】
別のプローブばねチップコーティング工程を示す第2斜視図である。
【図39】
別のプローブばねチップコーティング工程の部分切断図である。
【図40】
保護コーティングをばねプローブ組立体のプローブ表面に塗布する、別のばね
プローブ組立体コーティング工程の第1段階を示す図である。
プローブ組立体コーティング工程の第1段階を示す図である。
【図41】
コーティングされたばねプローブ組立体のプローブ表面にハードマスク(hard
mask)を塗布する、別のばねプローブ組立体コーティング工程の第2選択的段
階を示す図である。
階を示す図である。
【図42】
コーティングされたばねプローブ組立体のプローブばねチップを制御可能にコ
ーティングする、別のばねプローブ組立体コーティング工程の第3段階を示す図
である。
ーティングする、別のばねプローブ組立体コーティング工程の第3段階を示す図
である。
【図43】
選択的なハードマスク層の非コーティング部分を除去する、別のばねプローブ
組立体コーティング工程の選択的な第4段階を示す図である。
組立体コーティング工程の選択的な第4段階を示す図である。
【図44】
保護コーティング層の露出部分を除去する、別のばねプローブ組立体工程の第
5段階を示す図である。
5段階を示す図である。
【図45】
コーティングされたばねプローブ組立体のプローブばねチップから残っている
コーティング層を除去することができる、別のばねプローブ組立体コーティング
工程の選択的第6段階を示す図である。
コーティング層を除去することができる、別のばねプローブ組立体コーティング
工程の選択的第6段階を示す図である。
【図46】
コーティングされたばねプローブ組立体のプローブばねチップからハードマス
クを剥離する、別のばねプローブ組立体コーティング工程の第7段階を示す図で
ある。
クを剥離する、別のばねプローブ組立体コーティング工程の第7段階を示す図で
ある。
【図47】
基準平面層形ばねプローブ基板を示す部分断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,CY,
DE,DK,ES,FI,FR,GB,GR,IE,I
T,LU,MC,NL,PT,SE),OA(BF,BJ
,CF,CG,CI,CM,GA,GN,GW,ML,
MR,NE,SN,TD,TG),AP(GH,GM,K
E,LS,MW,MZ,SD,SL,SZ,TZ,UG
,ZW),EA(AM,AZ,BY,KG,KZ,MD,
RU,TJ,TM),AL,AM,AT,AU,AZ,
BA,BB,BG,BR,BY,CA,CH,CN,C
U,CZ,DE,DK,EE,ES,FI,GB,GD
,GE,GH,GM,HR,HU,ID,IL,IN,
IS,JP,KE,KG,KP,KR,KZ,LC,L
K,LR,LS,LT,LU,LV,MD,MG,MK
,MN,MW,MX,NO,NZ,PL,PT,RO,
RU,SD,SE,SG,SI,SK,SL,TJ,T
M,TR,TT,UA,UG,US,UZ,VN,YU
,ZA,ZW
Fターム(参考) 2G003 AA07 AA10 AB01 AC01 AE03
AG03 AG04 AG13 AG16 AG20
AH07
2G011 AA17 AA21 AB01 AB06 AB08
AC06 AC11 AC14 AC21 AC32
AD01 AE03
2G132 AA08 AB01 AB03 AE03 AE04
AF06 AF07 AL04
4M106 AA01 BA01 CA27 DD03 DD05
DD09 DD10
Claims (31)
- 【請求項1】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延
在するプローブカード基板と、プローブ面とコネクタ面とを有しており、上記プ
ローブ面には、複数のスプリングプローブ接触先端部があり、複数の電気接続部
が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり
延在する基板と、上記基板上の上記複数の電気接続部の各々と上記プローブカー
ド基板の上記底面上の上記電気導体の各々とを結ぶ複数の可撓導電接続部とから
なり、上記基板は、上記プローブカードに関し、上記基板がその中央部あたりに
おいて僅かに旋回できると同時に、上記複数の上記スプリングプローブ接触先端
部が上記集積回路ウェハの表面に噛み合わされるようにサポートする形で支持さ
れることを特徴とする集積回路ウェハの試験装置試験装置。 - 【請求項2】さらに、上記基板を上記プローブカードに向けて、あるいは上記プ
ローブカードから離れるように僅かに移動させるための、上記基板と上記プロー
ブカード間における懸垂機構と、上記懸垂機構と上記基板との間に延在する複数
のスチールワイヤとからなり、上記基板が上記複数のスチールワイヤにより、上
記基板が上記プローブカードに関し垂直に移動できるように吊り下げされること
を特徴とする請求項1に記載の試験装置。 - 【請求項3】上記プローブカード基板に、上記底面と上記頂面との間で確定され
る複数の脚部開口部を含み、さらに、上記プローブカード基板の上記上面に配置
される、中央ブリッジ取付け領域と外側領域とを有する、上記外側領域には外部
試験構造部に取り付けるための手段を含む 板バネと、中央構造部と、上記プロ
ーブカード基板内の上記複数の脚部開口部を通り、下方向に延在する複数の脚部
とを有するブリッジとからなる、上記ブリッジの上記中央構造部が上記板バネの
上記中央取付け領域に取り付けられる請求項1に記載の試験装置。 - 【請求項4】上記複数の可撓導電接続部がばねであるとともに、上記基板が上記
可撓導電接続部により上記プローブカードから吊り下げられた状態で支持される
ことを特徴とする請求項1に記載の試験装置。 - 【請求項5】上記基板が薄膜構造であり、上記可撓導電接続部が、コネクタとの
接点を有する可撓フラップであることを特徴とする、上記コネクタ接点は、上記
プローブカード表面上で上記電気導体の各上記に接続される請求項1に記載の試
験装置。 - 【請求項6】さらに、上記基板の上記プローブ面に固定される下部基板スタンド
オフが少なくとも一箇所存在する請求項1に記載の試験装置。 - 【請求項7】さらに、上記プローブカードに関する上記基板の垂直走行を制限す
る走行制限機構を有する請求項1に記載の試験装置。 - 【請求項8】さらに、上記基板と上記プローブカードとをつなぐ分離可能コネク
タを有し、上記分離可能コネクタは下部および上部にそれぞれ半ずつ分かれてお
り、上記コネクタ下半部には、上記基板上の上記複数の可撓導電接続部の各々に
対する複数の電気接続部が含まれ、上記コネクタ上半分には、上記プローブ基板
の上記底面における上記複数の上記電気導体の各々に対する複数の電気接続部を
含み、上記コネクタ下半分および上記コネクタ上半分は、電気接点が、上記コネ
クタ下半分における上記複数の電気接続部の各々と上記コネクタ上半分における
上記複数の電気接続部の各々との間で分離して確立されることを特徴とする請求
項1に記載の試験装置。 - 【請求項9】上記基板には、上記プローブ面と上記コネクタ面との間でそこを通
る複数の穴が含まれこと、ならびに上記接点先端部の各々と上記可撓導電接続部
の各々とをつなぐ上記複数の電気接続部の各々が、上記基板内にある上記複数の
穴の各々内に配置される導電通路であることを特徴とする請求項1に記載の試験
装置。 - 【請求項10】上記基板が電気的に絶縁されることを特徴とする請求項1に記載
の試験装置。 - 【請求項11】上記基板が誘電体であることを特徴とする請求項1に記載の試験
装置。 - 【請求項12】上記基板が導電性であることを特徴とする請求項1に記載の試験
装置。 - 【請求項13】上記基板には、上記プローブ面と上記コネクタ面との間でそこを
通り画定される、上記基板が集積回路ウェハの上記面の上に配置されると集積回
路ウェハの上記面に近づくアクセス用の開口部が含まれることを特徴とする請求
項1に記載の試験装置。 - 【請求項14】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に
延在するプローブカード基板と、プローブ面とコネクタ面とを有し、上記プロー
ブ面には複数の接触先端部があり、また複数の電気接続部が上記複数の上記接触
先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、第一
部と第二部との半分ずつに分かれるコネクタとからなる、上記コネクタ第一半分
および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第二半分上
の複数の電気接続部との間で取外し可能な相手接続部を形成する、コネクタの第
一半分上の上記複数の電気接続部は上記基板上の上記複数の電気接続部の各々に
接続される、コネクタの上記第二半分上の上記複数の電気接続部が上記プローブ
カード基板上の上記電気導体の各々に接続されることを特徴とする試験装置。 - 【請求項15】上記分離可能コネクタが面積列コネクタであることを特徴とする
請求項14に記載の試験装置。 - 【請求項16】上記分離可能コネクタが挿入コネクタであることを特徴とする請
求項14に記載の試験装置。 - 【請求項17】上記分離可能コネクタが電気的に絶縁されていることを特徴とす
る請求項14に記載の試験装置。 - 【請求項18】上記分離可能コネクタが誘電体であることを特徴とする請求項14
に記載の試験装置。 - 【請求項19】さらに、上記基板に組み付けられるコンポーネントして組み込ま
れるコンデンサからなる請求項14に記載の試験装置。 - 【請求項20】上記コンデンサが上記基板に作製されたコンポーネントであるこ
とを特徴とする請求項19に記載の試験装置。 - 【請求項21】上記基板がシリコンから構成されるとともに、上記コンデンサが
上記基板内に作製されたコンポーネントであることを特徴とする請求項19に記載
の試験装置。 - 【請求項22】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に
延在するプローブカード基板と、底面と頂面とを有し、複数の電気導体が上記底
面から上記頂面に延在する姉妹プリント基板と、プローブ面とコネクタ面とを有
する、上記プローブ面には複数の接触先端部があり、また複数の電気接続部が上
記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在
する基板と、第一部と第二部との半分ずつに分かれるコネクタで、上記コネクタ
第一半分および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第
二半分上の複数の電気接続部との間で取外し可能な相手接続部を形成し、コネク
タの第一半分上の上記複数の電気接続部は上記姉妹プリント基板上の上記上面に
上記複数の電気導体の各々に接続され、コネクタの上記第二半分上の上記複数の
電気接続部が上記プローブカード基板上の上記電気導体の各々に接続されるコネ
クタと、上記基板の上記コネクタ面の上記複数の電気接続部の各々と、上記姉妹
プリント基板の上記底面の上記複数の電気導体の各々との間を結ぶ複数の可撓導
電接続部とからなることを特徴とする試験装置。 - 【請求項23】上記基板が電気的に絶縁されていることを特徴とする請求項22に
記載の試験装置。 - 【請求項24】上記基板が少なくとも導電性であることを特徴とする請求項22に
記載の試験装置。 - 【請求項25】上記プローブカードには、上記底面と上記頂面との間で画定され
る複数の脚部開口部を含み、上記姉妹プリント基板に、上記底面と上記頂面との
間で画定される複数の脚部アクセス穴を含み、さらに、上記プローブカード基板
の上記上面に配置される、中央ブリッジ取付け領域と外側領域とを有する、上記
外側領域には外部試験構造部に取り付けるための手段が含まれる板バネと、中央
構造部と、上記プローブカード基板内の上記複数の脚部開口部とともに、上記プ
リント基板の複数の脚部アクセス穴をとおり下方向に延在する3本以上の脚部と
を有する、上記ブリッジの上記中央構造部が上記板バネの上記中央取付け領域に
取り付けられるブリッジとからなり、上記基板が上記ブリッジの上記複数の脚部
の各々に取り付けられることを特徴とする請求項22に記載の試験装置。 - 【請求項26】上記基板には、上記プローブ面と上記コネクタ面との間でそこを
通り確定される複数の穴が含まれること、ならびに上記接触先端部の各々と上記
導体面との間にある上記複数の電気接続部の各々が、上記複数の穴の各々内に配
置される導電通路であることを特徴とする請求項22に記載の試験装置。 - 【請求項27】さらに、上記基板の上記プローブ面に固定される下部基板スタン
ドオフが少なくとも一箇所存在する請求項22に記載の試験装置。 - 【請求項28】さらに、上記姉妹プリント基板に関する上記基板の垂直走行を制
限する走行制限機構からなる請求項22に記載の試験装置。 - 【請求項29】各層に内部応力が存在する複数の層からなり、上記導電弾性部材
に、上記基板に取り付けられる固定部と、上記内部応力に反応する、上記基板か
ら延在する平らな自由部とを含み、プローブ先端部の少なくとも一箇所が上記導
電弾性部材の上記平自由部の肩部からある距離分突出しているために、上記突出
プローブ先端部の上記距離が、上記導電弾性部材をプローブ材料内に望ましく浸
漬することで決定される改良から構成されることを特徴とする基板と導電弾性部
材との間に組み付けられる、改良スプリングプローブアッセンブリ。 - 【請求項30】各層に内部応力が存在する複数の層からなり、各上記導電可撓ス
プリングプローブに、上記基板に取り付けられる固定部と、上記内部応力に反応
する、上記基板から延在する平らな自由部とが含まれ、上記自由部には複数のプ
ローブ先端部があること、ならびに、重複介在配列部が、上記対向導電可撓スプ
リングプローブの上記複数のプローブ先端部間において上記基板上で画定される
ことを特徴とする基板と対向する導電性スプリングプローブとの間に組み付けら
れるアッセンブリ。 - 【請求項31】底面と頂面とを有する、複数の電気導体が上記底面から上記頂面
に延在するプローブカード基板を提供するための工程と、プローブ面とコネクタ
面と中央部とを有する、上記プローブ面には、複数の接触先端部と、上記接触先
端部と上記コネクタ面との間で上記プローブ面を通り延在する複数の電気接続部
とがあるプローブ基板を提供するための工程と、上記プローブ基板上の上記複数
の電気接続部の各々と、上記プローブカード基板上の上記電気導電体の各々とを
結ぶ複数の導電接続部を確立するための工程と、上記プローブ基板を、上記プロ
ーブカード基板に関し、上記プローブ基板が上記中央部あたりで僅かに旋回でき
ると同時に、上記複数の接触先端部が上記平面ウェハの表面に対し噛み合わされ
るようにサポートする形で支持するための工程とからなることを特徴とする 平面ウェハに関し平面コンプライアンスを提供するためのプローブカードア
ッセンブリを形成するため方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14624199P | 1999-07-28 | 1999-07-28 | |
US60/146,241 | 1999-07-28 | ||
PCT/US2000/021012 WO2001009623A1 (en) | 1999-07-28 | 2000-07-28 | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003506686A true JP2003506686A (ja) | 2003-02-18 |
Family
ID=22516461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001514582A Pending JP2003506686A (ja) | 1999-07-28 | 2000-07-28 | 集積回路ウェーハのプローブカード組立体の構造および製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1200843A1 (ja) |
JP (1) | JP2003506686A (ja) |
AU (1) | AU6509500A (ja) |
WO (1) | WO2001009623A1 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005069019A1 (ja) * | 2004-01-20 | 2005-07-28 | Tokyo Electron Limited | プローブカード |
JP2008082912A (ja) * | 2006-09-28 | 2008-04-10 | Micronics Japan Co Ltd | 電気的接続装置 |
JP2008544283A (ja) * | 2005-06-24 | 2008-12-04 | フォームファクター, インコーポレイテッド | マルチ基板プローブ構造を調節する方法および装置 |
JP2009500633A (ja) * | 2005-07-08 | 2009-01-08 | フォームファクター, インコーポレイテッド | 互換性プローブインサートを有するプローブカードアセンブリ |
JP2009145192A (ja) * | 2007-12-14 | 2009-07-02 | Japan Electronic Materials Corp | プローブカード |
JP2010038726A (ja) * | 2008-08-05 | 2010-02-18 | Japan Electronic Materials Corp | プローブカード |
US7750655B2 (en) | 2004-05-24 | 2010-07-06 | Tokyo Electron Limited | Multilayer substrate and probe card |
JP2012069952A (ja) * | 2010-09-22 | 2012-04-05 | Palo Alto Research Center Inc | マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法 |
KR101946450B1 (ko) | 2012-07-11 | 2019-02-11 | 테크노프로브 에스.피.에이. | 전기 소자들의 테스트 장비용 테스트 헤드의 인터페이스 보드 및 대응하는 테스트 헤드 |
KR20190100380A (ko) * | 2017-01-09 | 2019-08-28 | 델타 디자인, 인코포레이티드 | 소켓 측(側) 열 시스템 |
KR20200079805A (ko) * | 2018-12-26 | 2020-07-06 | 주식회사 아이에스시 | 전기접속용 커넥터 및 그 제조 방법 |
US11774486B2 (en) | 2021-06-30 | 2023-10-03 | Delta Design Inc. | Temperature control system including contactor assembly |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812718B1 (en) * | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
US6917525B2 (en) * | 2001-11-27 | 2005-07-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs |
US6856150B2 (en) * | 2001-04-10 | 2005-02-15 | Formfactor, Inc. | Probe card with coplanar daughter card |
US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
JP2004534957A (ja) | 2001-07-11 | 2004-11-18 | フォームファクター,インコーポレイテッド | プローブ・カードの製造方法 |
DE10162983B4 (de) * | 2001-12-20 | 2010-07-08 | Qimonda Ag | Kontaktfederanordnung zur elektrischen Kontaktierung eines Halbleiterwafers zu Testzwecken sowie Verfahren zu deren Herstellung |
US6756244B2 (en) * | 2002-01-29 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Interconnect structure |
US6911835B2 (en) | 2002-05-08 | 2005-06-28 | Formfactor, Inc. | High performance probe system |
US6965244B2 (en) | 2002-05-08 | 2005-11-15 | Formfactor, Inc. | High performance probe system |
US6853209B1 (en) * | 2002-07-16 | 2005-02-08 | Aehr Test Systems | Contactor assembly for testing electrical circuits |
WO2005096368A1 (ja) * | 2004-03-31 | 2005-10-13 | Jsr Corporation | プローブ装置およびこのプローブ装置を具えたウエハ検査装置並びにウエハ検査方法 |
US8988091B2 (en) | 2004-05-21 | 2015-03-24 | Microprobe, Inc. | Multiple contact probes |
US9476911B2 (en) | 2004-05-21 | 2016-10-25 | Microprobe, Inc. | Probes with high current carrying capability and laser machining methods |
US9097740B2 (en) | 2004-05-21 | 2015-08-04 | Formfactor, Inc. | Layered probes with core |
USRE43503E1 (en) | 2006-06-29 | 2012-07-10 | Microprobe, Inc. | Probe skates for electrical testing of convex pad topologies |
DE102004027887B4 (de) * | 2004-05-28 | 2010-07-29 | Feinmetall Gmbh | Prüfeinrichtung zur elektrischen Prüfung eines Prüflings |
CN100419433C (zh) * | 2004-09-24 | 2008-09-17 | 京元电子股份有限公司 | 具有讯号转接装置的集成电路插座及电子元件测试方法 |
US7312617B2 (en) | 2006-03-20 | 2007-12-25 | Microprobe, Inc. | Space transformers employing wire bonds for interconnections with fine pitch contacts |
US8907689B2 (en) | 2006-10-11 | 2014-12-09 | Microprobe, Inc. | Probe retention arrangement |
EP1956376A1 (de) * | 2007-02-08 | 2008-08-13 | Feinmetall GmbH | Elektrische Prüfeinrichtung zur Prüfung von elektrischen Prüflingen |
US7514948B2 (en) | 2007-04-10 | 2009-04-07 | Microprobe, Inc. | Vertical probe array arranged to provide space transformation |
CN101424702B (zh) * | 2007-10-29 | 2010-07-28 | 京元电子股份有限公司 | 一种探针、测试插座及其测试机 |
GB0809252D0 (en) | 2008-05-21 | 2008-06-25 | Ntnu Technology Transfer As | Underwater hyperspectral imaging |
CN102033193A (zh) * | 2009-06-03 | 2011-04-27 | 康代有限公司 | 用于测量电路的电气性能的方法和*** |
CN112285524B (zh) * | 2019-07-24 | 2024-06-07 | 北京振兴计量测试研究所 | 一种混合集成电路老炼试验工装及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453429A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Device for testing semiconductor chip |
JPH05218150A (ja) * | 1991-11-18 | 1993-08-27 | Tokyo Electron Yamanashi Kk | プローブカード |
JPH11506829A (ja) * | 1995-06-07 | 1999-06-15 | ゼロックス コーポレイション | フォトリソグラフィーでパターニングしたスプリング・コンタクト |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2518358A1 (fr) * | 1981-12-10 | 1983-06-17 | Everett Charles Inc | Tete d'essai actionnee par le vide munie d'une plaque de programmation |
US5152695A (en) * | 1991-10-10 | 1992-10-06 | Amp Incorporated | Surface mount electrical connector |
US5534784A (en) * | 1994-05-02 | 1996-07-09 | Motorola, Inc. | Method for probing a semiconductor wafer |
EP0886894B1 (en) * | 1995-05-26 | 2005-09-28 | Formfactor, Inc. | Contact carriers for populating substrates with spring contacts |
JP3022312B2 (ja) * | 1996-04-15 | 2000-03-21 | 日本電気株式会社 | プローブカードの製造方法 |
US5828226A (en) * | 1996-11-06 | 1998-10-27 | Cerprobe Corporation | Probe card assembly for high density integrated circuits |
-
2000
- 2000-07-28 AU AU65095/00A patent/AU6509500A/en not_active Abandoned
- 2000-07-28 JP JP2001514582A patent/JP2003506686A/ja active Pending
- 2000-07-28 WO PCT/US2000/021012 patent/WO2001009623A1/en active Search and Examination
- 2000-07-28 EP EP00952386A patent/EP1200843A1/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453429A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Device for testing semiconductor chip |
JPH05218150A (ja) * | 1991-11-18 | 1993-08-27 | Tokyo Electron Yamanashi Kk | プローブカード |
JPH11506829A (ja) * | 1995-06-07 | 1999-06-15 | ゼロックス コーポレイション | フォトリソグラフィーでパターニングしたスプリング・コンタクト |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4745060B2 (ja) * | 2004-01-20 | 2011-08-10 | 東京エレクトロン株式会社 | プローブカード |
JPWO2005069019A1 (ja) * | 2004-01-20 | 2007-09-06 | 東京エレクトロン株式会社 | プローブカード |
KR100828053B1 (ko) * | 2004-01-20 | 2008-05-09 | 도쿄엘렉트론가부시키가이샤 | 프로브 가드 |
US7663386B2 (en) | 2004-01-20 | 2010-02-16 | Tokyo Electron Limited | Probe card |
WO2005069019A1 (ja) * | 2004-01-20 | 2005-07-28 | Tokyo Electron Limited | プローブカード |
US7750655B2 (en) | 2004-05-24 | 2010-07-06 | Tokyo Electron Limited | Multilayer substrate and probe card |
JP2008544283A (ja) * | 2005-06-24 | 2008-12-04 | フォームファクター, インコーポレイテッド | マルチ基板プローブ構造を調節する方法および装置 |
JP2009500633A (ja) * | 2005-07-08 | 2009-01-08 | フォームファクター, インコーポレイテッド | 互換性プローブインサートを有するプローブカードアセンブリ |
JP2008082912A (ja) * | 2006-09-28 | 2008-04-10 | Micronics Japan Co Ltd | 電気的接続装置 |
JP2009145192A (ja) * | 2007-12-14 | 2009-07-02 | Japan Electronic Materials Corp | プローブカード |
JP2010038726A (ja) * | 2008-08-05 | 2010-02-18 | Japan Electronic Materials Corp | プローブカード |
JP2012069952A (ja) * | 2010-09-22 | 2012-04-05 | Palo Alto Research Center Inc | マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法 |
KR101946450B1 (ko) | 2012-07-11 | 2019-02-11 | 테크노프로브 에스.피.에이. | 전기 소자들의 테스트 장비용 테스트 헤드의 인터페이스 보드 및 대응하는 테스트 헤드 |
KR20190100380A (ko) * | 2017-01-09 | 2019-08-28 | 델타 디자인, 인코포레이티드 | 소켓 측(側) 열 시스템 |
KR102473364B1 (ko) | 2017-01-09 | 2022-12-01 | 델타 디자인, 인코포레이티드 | 소켓 측(側) 열 시스템 |
US11879910B2 (en) | 2017-01-09 | 2024-01-23 | Delta Design, Inc. | Socket side thermal system |
KR20200079805A (ko) * | 2018-12-26 | 2020-07-06 | 주식회사 아이에스시 | 전기접속용 커넥터 및 그 제조 방법 |
KR102280651B1 (ko) | 2018-12-26 | 2021-07-23 | 주식회사 아이에스시 | 전기접속용 커넥터 및 그 제조 방법 |
US11774486B2 (en) | 2021-06-30 | 2023-10-03 | Delta Design Inc. | Temperature control system including contactor assembly |
Also Published As
Publication number | Publication date |
---|---|
WO2001009623A1 (en) | 2001-02-08 |
EP1200843A1 (en) | 2002-05-02 |
AU6509500A (en) | 2001-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7126358B2 (en) | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies | |
JP2003506686A (ja) | 集積回路ウェーハのプローブカード組立体の構造および製造方法 | |
US7952373B2 (en) | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies | |
US6917525B2 (en) | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs | |
US7349223B2 (en) | Enhanced compliant probe card systems having improved planarity | |
EP1292834B1 (en) | Systems for testing integrated circuits | |
US7772860B2 (en) | Massively parallel interface for electronic circuit | |
US7621761B2 (en) | Systems for testing and packaging integrated circuits | |
JP2003501819A (ja) | 電子回路のための大規模並列処理インターフェース | |
JP2003506667A (ja) | セグメントコンタクタ | |
KR20120112879A (ko) | 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법 | |
WO2010096714A2 (en) | Probe head for a microelectronic contactor assembly, the probe head having smt electronic components thereon | |
KR100707044B1 (ko) | 집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법 | |
US20050068054A1 (en) | Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101021 |