JP2003506686A - Structure and manufacturing method of integrated circuit wafer probe card assembly - Google Patents

Structure and manufacturing method of integrated circuit wafer probe card assembly

Info

Publication number
JP2003506686A
JP2003506686A JP2001514582A JP2001514582A JP2003506686A JP 2003506686 A JP2003506686 A JP 2003506686A JP 2001514582 A JP2001514582 A JP 2001514582A JP 2001514582 A JP2001514582 A JP 2001514582A JP 2003506686 A JP2003506686 A JP 2003506686A
Authority
JP
Japan
Prior art keywords
substrate
probe
connector
spring
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001514582A
Other languages
Japanese (ja)
Inventor
サミー モク
フ チウン チョン
Original Assignee
ナノネクサス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナノネクサス インコーポレイテッド filed Critical ナノネクサス インコーポレイテッド
Publication of JP2003506686A publication Critical patent/JP2003506686A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

(57)【要約】 MEMSおよび薄膜製作プローブの両プローブの機械的コンプライアンスにかかわる、これらのスプリングプローブ構造形式を一つ以上の集積回路の試験で使用し得る、集積回路プローブカードアッセンブリの幾つかの実施態様が開示される。また、狭い信号パッドピッチコンプライアンスを提供する、さらに/あるいは商業ウェハプローブ機器における高いレベルでの平行試験を可能にするプローブカードアッセンブリの幾つかの実施態様が開示される。ある好ましい実施態様では、プローブアッセンブリ構造部には、分離可能な標準コンポーネントが含まれ、これによりアッセンブリ製造コストが軽減され、製造時間が短縮される。これらの構造部およびアッセンブリにより、ウェハ形式の試験を高速で行うことができる。プローブは、また、基板上の集積回路およびMEMSまたは薄膜作製スプリング先端部ならびにプローブ配置構造部の両者を保護するための機械保護策として内蔵されている。介在配列スプリングプローブ先端部設計は、非常に小さな集積回路パッド上で複数のプローブを接触させるために画定される。 (57) [Abstract] Some of the integrated circuit probe card assemblies that can be used in the testing of one or more integrated circuits can use these types of spring probe structures, which involve the mechanical compliance of both MEMS and thin film fabrication probes. Embodiments are disclosed. Also disclosed are some embodiments of probe card assemblies that provide narrow signal pad pitch compliance and / or enable high levels of parallel testing in commercial wafer probe equipment. In one preferred embodiment, the probe assembly structure includes standard components that are separable, thereby reducing assembly manufacturing costs and manufacturing time. With these structures and assemblies, a wafer-type test can be performed at a high speed. Probes are also incorporated as mechanical safeguards to protect both the integrated circuit on the substrate and the MEMS or thin film fabrication spring tips and the probe placement structure. Interposed array spring probe tip designs are defined for contacting multiple probes on very small integrated circuit pads.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】 （技術分野） 本発明はプローブカード組立体システムに関し、より詳しくは、写真製版パタ
ーン形ばね接点、および該写真製版パターン形ばね接点を備えた、集積回路の試
験すなわちバーンインに使用する増強形プローブカード組立体の改良に関する。TECHNICAL FIELD The present invention relates to probe card assembly systems, and more particularly, to photolithographic patterned spring contacts and enhancements for testing or burn-in of integrated circuits comprising the photolithographic patterned spring contacts. Type probe card assembly.

【０００２】 （背景技術） 慣用の集積回路（ＩＣ）ウェーハプローブカードでは、プローブカードと集積
回路ウェーハとの間の電気接点は、一般にタングステン針プローブにより構成さ
れる。しかしながら、最新の半導体技術は、しばしば、タングステン針プローブ
では不可能な高いピンカウント、小さいパッドピッチおよび高いクロック周波数
を必要とする。BACKGROUND OF THE INVENTION In conventional integrated circuit (IC) wafer probe cards, the electrical contacts between the probe card and the integrated circuit wafer are generally made of tungsten needle probes. However, modern semiconductor technology often requires high pin counts, small pad pitches and high clock frequencies not possible with tungsten needle probes.

【０００３】 種々の出現技術により種々のプロービング用途のばねプローブが提供されてい
るが、殆どのプローブは、ピッチの制限、ピンカウントの制限、フレキシビリテ
ィレベルの変化、プローブチップの幾何学的形状の制限、材料の制限および高い
製造コスト等の固有の制限を有している。Although various emerging technologies have provided spring probes for various probing applications, most probes have limited pitch, limited pin count, varying flexibility levels, and varying probe tip geometries. It has its own limitations such as limitations, material limitations and high manufacturing costs.

【０００４】 K.Banerji, A. Suppelsa. およびW. Mullen III等による「非平面領域を備え
た選択的に解放可能な導電性ランナ／基板組立体（Selectively Releasing Cond
uctive Runner and Substrate Assembly Having Non-Planar Areas）」の名称に
係る米国特許第5,166,774号（１９９２年１１月２４日付）には、「基板に接着
される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部に
基板が設けられた非平面領域を有し、所定応力を受けると基板から導電性ランナ
を選択的に解放する構成の導電性ランナ」を有するランナ／基板組立体が開示さ
れている。K. Banerji, A. Suppelsa. And W. Mullen III et al., “Selectively Releasing Cond.
U.S. Pat. No. 5,166,774 (November 24, 1992), entitled "UCTIVE RUNNER AND SUBSTRATE ASSEMBLY HAVING NON-PlanAR AREAS", states that "at least some conductive runners are bonded to a substrate. A runner / board assembly having a non-planar region in which a part of the conductive runner is provided with a substrate and selectively releasing the conductive runner from the substrate when subjected to a predetermined stress. It is disclosed.

【０００５】 A. Suppelsa, W. Mullen IIIおよびG. Urbish等による「導電性ランナ／基板
組立体の選択的解放（Selectively Releasing Conductive Runner and Substrat
e Assembly）」の名称に係る米国特許第5,280,139号（１９９４年１月１８日付
）には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの
導電性ランナの一部が基板への弱い接着性を有し、所定応力を受けると基板から
導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ／基板組
立体が開示されている。[0005] A. Suppelsa, W. Mullen III and G. Urbish et al., "Selectively Releasing Conductive Runner and Substrat".
e Assembly), US Pat. No. 5,280,139 (January 18, 1994) describes a plurality of conductive runners bonded to a substrate, at least some of which are runners. A runner / board assembly having a conductive runner configured to have a weak adhesion to the board and selectively release the conductive runner from the board when subjected to a predetermined stress is disclosed.

【０００６】 D. Pedderによる「ベアダイ試験（Bare Die Testing）」の名称に係る米国特
許第5,786,701号（１９９８年７月２８日付）には、「導電性材料からなるマイ
クロバンプが多層相互接続構造の相互接続トレース端末上に置かれ、これらの端
末が、試験すべきダイ上の接点パッドのパターンに一致するパターンに分散され
ている構成の試験ステーションを有し、ウェーハから分離する前のマイクロバン
プを用いたダイの試験を容易にするため、相互接続構造への（および相互接続か
らの）他の接続部が低い輪郭を有している」構成のベアダイ段階での集積回路（
ＩＣ）の試験装置が開示されている。US Pat. No. 5,786,701 (July 28, 1998), entitled “Bare Die Testing” by D. Pedder, states that “microbumps of conductive material have a multilayer interconnect structure. Placed on interconnect trace terminals, these terminals have test stations configured to be distributed in a pattern that corresponds to the pattern of the contact pads on the die to be tested, with the microbumps prior to separation from the wafer. Other connections to (and from) the interconnect structure have a low profile to facilitate testing of the die used.
IC) testing apparatus is disclosed.

【０００７】 D. Grabbe, I. KorsunskyおよびR. Ringler等による「表面実装電気コネクタ
（Surface Mount Electrical Connector）」の名称に係る米国特許第5,152,695
号（１９９２年１０月６日付）には、電子デバイス間の回路を電気的に接続する
コネクタであって、「該コネクタから斜め外方に延びた片持ち形ばねアームを備
えているプラットホームを有し、ばねアームが***接点面を備えており、一実施
形態では、アームの幾何学的形状が撓み時に複合払拭を行う」ように構成された
コネクタが開示されている。US Pat. No. 5,152,695 entitled “Surface Mount Electrical Connector” by D. Grabbe, I. Korsunsky and R. Ringler.
No. (October 6, 1992) describes a connector for electrically connecting circuits between electronic devices, which includes a platform having a cantilevered spring arm extending obliquely outward from the connector. However, a connector is disclosed in which the spring arm comprises a raised contact surface, and in one embodiment, the geometry of the arm is configured to provide compound wiping when flexed.

【０００８】 H. Iwasaki, H. MatunagaおよびT. Ohkubo等による「多接点集積回路チップパ
ッケージを試験するための部分置換可能デバイス（Partly Replaceable Device
for Testing a Multi-Contact Integrated Circuit Chip Package）」の名称に
係る米国特許第5,847,572号（１９９８年１２月８日付）には、「各側縁部に１
組のリードピンが設けられた集積回路（ＩＣ）チップを試験する試験装置が、ソ
ケットベースと、接点支持部材およびソケット接点番号を備えた接点ユニットと
、弾性絶縁シートおよび導電性部材を備えた異方性導電性シート組立体とを有し
ている。異方性導電性シート組立体は、接点ユニットのソケット接点部材の１つ
と接触する各導電性部材を保持するように構成されている。この試験装置はまた
、ソケットベースに対して着脱可能に取り付けられる接点リテーナであって、ソ
ケット接点部材を異方性シート組立体と接触させて、ソケット接点部材と異方性
導電性シート組立体の導電性部材との間の電気的導通を確立する接点リテーナを
有している。ソケット接点部材の一部が疲労した場合には、各接点ユニットを新
しい接点ユニットに置換することにより試験デバイスのメインテナンスを行うこ
とができる。また、ＩＣチップのリードピンは、ソケット接点部材の一部および
異方性導電性シート組立体の導電性部材により形成される最短経路で試験回路ボ
ードに電気的に接続される。」旨が開示されている。H. Iwasaki, H. Matunaga and T. Ohkubo et al., “Partly Replaceable Device for Testing Multi-Contact Integrated Circuit Chip Packages”.
For Testing a Multi-Contact Integrated Circuit Chip Package), U.S. Pat. No. 5,847,572 (Dec. 8, 1998) describes "1 on each side edge".
A testing device for testing an integrated circuit (IC) chip provided with a set of lead pins, comprising: a socket base; a contact unit having a contact support member and a socket contact number; Conductive electrically conductive sheet assembly. The anisotropic conductive sheet assembly is configured to hold each conductive member in contact with one of the socket contact members of the contact unit. The test apparatus is also a contact retainer detachably attached to the socket base, and the socket contact member is brought into contact with the anisotropic sheet assembly to remove the contact between the socket contact member and the anisotropic conductive sheet assembly. It has a contact retainer that establishes electrical continuity with the conductive member. When a part of the socket contact member becomes fatigued, the test device can be maintained by replacing each contact unit with a new contact unit. Also, the lead pins of the IC chip are electrically connected to the test circuit board by the shortest path formed by a part of the socket contact member and the conductive member of the anisotropic conductive sheet assembly. Is disclosed.

【０００９】 W. Bergによる「回路ボードへの基板構造の取付け方法（Method of Mounting
a Substrate Structure to a Circuit Board）」の名称に係る米国特許第4,758,
9278号（１９８８年７月１９日付）には、「接点パッドを備えた基板構造が回路
ボードに取り付けられ、該回路ボードがこの主面で露出された導電性材料からな
るパッドを有しかつ回路ボードの接点パッドに対する所定位置にある整合構造を
有している。基板構造には、該基板構造の接点パッドに電気的に接続されかつ片
持ち支持態様で基板構造から突出するリード線が設けられている。整合要素は板
部分および該板部分の周りに分散配置されている整合構造を有し、該整合構造は
回路ボードの整合構造と係合でき、係合したときは回路ボードの基本面に対して
平行に移動しないように整合要素を維持する。基板構造は整合要素の板部分に取
り付けられ、これによりリード線が回路ボードの整合構造に対して所定位置に維
持される。クランプ部材は、回路ボードの接点パッドと電気的に導通する押圧接
触状態にリード線を維持する。」旨が開示されている。[0009] W. Berg, "Method of Mounting
a Substrate Structure to a Circuit Board) '' U.S. Pat.
9278 (July 19, 1988), "A substrate structure with contact pads is attached to a circuit board, the circuit board having a pad of conductive material exposed on its major surface and a circuit. A board structure is provided with a lead wire electrically connected to the board structure contact pads and protruding from the board structure in a cantilevered manner. The matching element has a plate portion and a matching structure distributed around the plate portion, the matching structure being engageable with the matching structure of the circuit board, and when engaged, the base surface of the circuit board. The alignment element is maintained so that it does not move parallel to the substrate structure, and the substrate structure is attached to the plate portion of the alignment element, thereby keeping the leads in place relative to the alignment structure of the circuit board. The material maintains the leads in a pressed contact state in which they are in electrical contact with the contact pads of the circuit board. "

【００１０】 D. Sama, P. Palanisamy, J. HeamおよびD. Schwarz等による「制御形粘着性
導体（Controlled Adhesion Conductor）」の名称に係る米国特許第5,121,298号
（１９９２年６月９日付）には、「調節可能な粘着性導電性パターンを印刷回路
ボード上に印刷するのに有効な配合物として、微細に粉砕された銅粉、遮断剤お
よびバインダがある。バインダは、層が熱応力に応答して基板を持ち上げること
ができるように、基板への燒結後に形成される銅層の調節可能な接着力を付与す
るように設計されている。また、バインダは、銅粒子間に優れた凝集性を促進し
て銅層に優れた機械的強度を付与し、銅層が壊れることなく持ち上がることがで
きるように機能する。」旨が開示されている。[0010] US Pat. No. 5,121,298 (June 9, 1992) entitled “Controlled Adhesion Conductor” by D. Sama, P. Palanisamy, J. Heam and D. Schwarz et al. "Effective formulations for printing adjustable tacky conductive patterns on printed circuit boards include finely ground copper powder, barrier agents and binders. Binders are layers that resist thermal stress. The binder is designed to provide adjustable adhesion of the copper layer formed after sintering to the substrate so that it can be lifted in response, and the binder also provides excellent cohesion between the copper particles. The property is promoted to impart excellent mechanical strength to the copper layer so that the copper layer can be lifted without breaking. ”

【００１１】 R. Muellerによる「薄膜電熱デバイス（Thin-Film Electrothermal Device）
」の名称に係る米国特許第4,423,401号（１９８３年１２月２７日付）には、「
薄膜多層技術は、低抵抗金属−金属接点および優れたオン／オフ特性をもつマイ
クロミニチュア電子機械スイッチを作るのに使用される。電熱的に付勢されるス
イッチは、薄膜回路を作るのに使用される方法と互換性のある方法を用いて、慣
用ハイブリッド回路基板上に作られる。好ましい形態では、このようなスイッチ
は、金属（例えばニッケル）加熱要素が接合される硬質絶縁材（例えば窒化シリ
コン）の弾性的に曲り得るストリップからなる片持ち支持形アクチュエータ部材
を有している。片持ち支持形部材の自由端には金属接点が支持されており、該接
点は、加熱要素に供給される電流により部材の曲げを制御することにより、下に
横たわる固定接点と係合（または離脱）される。」旨が開示されている。“Thin-Film Electrothermal Device” by R. Mueller
U.S. Pat. No. 4,423,401 (December 27, 1983) relating to the title
Thin film multi-layer technology is used to make microminiature electromechanical switches with low resistance metal-metal contacts and excellent on / off characteristics. Electrothermally activated switches are made on conventional hybrid circuit boards using methods compatible with those used to make thin film circuits. In a preferred form, such a switch has a cantilevered actuator member consisting of an elastically bendable strip of hard insulating material (eg silicon nitride) to which a metal (eg nickel) heating element is joined. A metal contact is carried at the free end of the cantilevered member that engages (or disengages) the underlying fixed contact by controlling the bending of the member by the current supplied to the heating element. ) Will be done. Is disclosed.

【００１２】 S. IbrahimおよびJ. Elsnerによる「多層セラミックパッケージ（Multi-Layer Ceramic Package）」の名称に係る米国特許第4,320,438号（１９８２年３月１
６日付）には、「多層パッケージでは、複数のセラミック層の各々が導電性パタ
ーンを有し、またパッケージの内部キャビティが設けられていて、該キャビティ
内では、単一のチップまたはチップ配列を形成すべく相互接続された複数のチッ
プが接合されている。チップまたはチップ配列は、異なる層レベルで短いワイヤ
ボンドを介して金属化された導電性パターンに接続され、各積層レベルは特定導
電性パターンを有している。それぞれの積層上の導電性パターンは、金属化材料
が充填されたトンネル形貫通孔を介してまたは縁部が形成された金属被覆により
相互接続され、これにより、導電性パターンは最終的に、金属化ボード上に取り
付けられたセラミックパッケージの下面で多数のパッドに接続される。これによ
り高部品密度が達成されるが、接続リード線は、「互い違い」にすなわち全体的
に異なるパッケージレベルで接続されるので、１０ミル間隔および１０ミルサイ
ズのワイヤボンドランドを維持できる。このため、ワイヤボンドが互いに干渉す
ることなくかなり高い部品密度が得られるが、この干渉ファクタは、多層セラミ
ックパッケージ内に高部品密度網を達成する上で前の制限ファクタとなる。」旨
が開示されている。US Pat. No. 4,320,438 (March 1, 1982) entitled “Multi-Layer Ceramic Package” by S. Ibrahim and J. Elsner.
6 date), "In a multi-layer package, each of the plurality of ceramic layers has a conductive pattern and is provided with an internal cavity of the package in which a single chip or chip array is formed. Chips or arrays of chips are connected to each other by metallized conductive patterns via short wire bonds at different layer levels, with each stacking level having a specific conductive pattern. The conductive patterns on each stack are interconnected through tunnel-shaped through holes filled with metallized material or by edge-formed metallization, which results in conductive patterns. Is ultimately connected to a number of pads on the underside of a ceramic package mounted on a metallized board, which achieves high component density It is, but the connecting lead, because it is connected to the "staggered" or at totally different package levels can be maintained 10 mil gap and 10 mil size of wire bond lands. This results in a much higher component density without the wire bonds interfering with each other, but this interference factor is the previous limiting factor in achieving a high component density network within the multilayer ceramic package. Is disclosed.

【００１３】 F.McQuadeおよびJ. Landerによる「集積回路を試験するためのプローブ組立体
（Probe Assembly for Testing Integrated Circuit）」の名称に係る米国特許
第5,416,429号（１９９５年５月１６日）には、「中央開口を備えた絶縁材料か
らなるプローブカードと、該プローブカードに取り付けられる小さい開口を備え
た矩形フレームと、４つの別々のプローブとを有し、各プローブが導電性接地平
面シートを備えた可撓性積層部材を備え、接地平面に接着される接着性誘電膜と
、該誘電膜上のばね合金銅からなるプローブウイングトレースとを更に有してい
る、集積回路を試験するためのプローブ組立体。各プローブウイングは、中央開
口内に延びている片持ち支持形板ばねを有し、かつ前記プローブウイングトレー
スのそれぞれの終端部により形成された一群の個々の整合プローブフィンガに終
端している。プローブフィンガは、実質的に直線に沿って配置されておりかつ試
験すべきＩＣの縁部に沿うそれぞれの接点パッドの間隔に一致する間隔を隔てて
いる。４つの各クランプは、１つの板ばね部分の調節可能な拘束部材を形成する
ため、それぞれのプローブウイングの板ばね部分と接触する片持ち支持形部分を
有している。それぞれのプローブウイングの各ばねクランプによる影響を受ける
圧力拘束部材を別々に調節するための４つの別々のばねクランプ調節手段が設け
られている。別々のばねクランプ調節手段はばね押圧形プラットホームを有し、
各プラットホームは３つのねじおよびばね座金を介してフレーム部材に取り付け
られている。これにより、ばねクランプは任意の所望の方向に移動されかつ配向
されて、各プローブウイング上でのプローブフィンガの位置の整合を達成する。
」旨が開示されている。US Pat. No. 5,416,429 (May 16, 1995) entitled “Probe Assembly for Testing Integrated Circuit” by F. McQuade and J. Lander , "A probe card made of an insulating material with a central opening, a rectangular frame with a small opening attached to the probe card, and four separate probes, each probe having a conductive ground plane sheet. Probe for testing an integrated circuit, further comprising an adhesive dielectric film bonded to a ground plane, and a probe wing trace made of spring alloy copper on the dielectric film. Assemblies, each probe wing having a cantilevered leaf spring extending into a central opening and formed by a respective termination of the probe wing traces. And a group of individual matching probe fingers which are arranged substantially along a straight line and have a spacing corresponding to the spacing of the respective contact pads along the edge of the IC to be tested. Each of the four clamps has a cantilevered portion that contacts the leaf spring portion of the respective probe wing to form an adjustable restraining member of the leaf spring portion. There are four separate spring clamp adjustment means for separately adjusting the pressure restraining member affected by each spring clamp of the probe wing, the separate spring clamp adjustment means having a spring biasing platform,
Each platform is attached to the frame member via three screws and spring washers. This causes the spring clamps to be moved and oriented in any desired direction to achieve alignment of the probe finger position on each probe wing.
Is disclosed.

【００１４】 D. Pedderによる「ベア集積回路デバイスを試験する構造（Structure for Tes
ting Bare Integrated Circuit Devices）」の名称に係る欧州特許出願EP 0 731
368 A2（１９９６年２月１４日付出願）（米国特許第5,764,070号（１９９８年
６月９日））には、試験すべきベアＩＣまたはウェーハへの接続を行う試験プロ
ーブ構造であって、「多層印刷回路プローブアームを有し、該プローブアームは
、その先端部に、必要な接続を行うべく下面に１列のマイクロバンプを備えたＭ
ＣＭ−Ｄ形基板を支持している。プローブアームは小さい角度でデバイスまたは
ウェーハの表面に支持されており、ＭＣＭ−Ｄ形基板には、試験を受けるデバイ
スとのインターフェースを行う必要な受動部品が形成されている。試験を受ける
デバイスの各側面に１つずつ使用されるこのような４つのプローブが設けられて
いる。」構成を有する試験プローブ構造が開示されている。D. Pedder, “Structure for Tes
European Patent Application EP 0 731 under the name "Ting Bare Integrated Circuit Devices)"
368 A2 (filed on February 14, 1996) (US Pat. No. 5,764,070 (June 9, 1998)) describes a test probe structure for connecting to a bare IC or wafer to be tested, which is "multilayer". M having a printed circuit probe arm, the probe arm having a row of microbumps on the underside for making the necessary connections at its tip.
It supports a CM-D type substrate. The probe arm is supported at a small angle on the surface of the device or wafer, and the MCM-D substrate has the necessary passive components to interface with the device under test. There are four such probes, one for each side of the device under test. A test probe structure having a configuration is disclosed.

【００１５】 B. Eldridge, G. Grube, I. KhandrosおよびG. Mathieuによる「半導体デバイ
スへの弾性接点構造の取付け方法（Method of Mounting Resilient Contact Str
ucture to Semiconductor Devices）」の名称に係る米国特許第5,829,128号（１
９９８年１１月３日付）、「電子部品間の一時的接続を行なう方法（Method of
Making Temporary Connections Between Electronic Components）」の名称に係
る米国特許第5,832,601号（１９９８年１１月１０日付）、「接点チップ構造の
製造方法（Method of Making Contact Tip Structures）」の名称に係る米国特
許第5,864,946号（１９９９年２月２日付）、「半導体デバイスへのばね要素の
取付け技術（Mounting Spring Elements on Semiconductor Devices）」の名称
に係る米国特許第5,884,398号（１９９９年３月２３日付）、「半導体デバイス
のバーンイン方法（Method of Burning-In Semiconductor Devices）」の名称に
係る米国特許第5,878,486号（１９９９年３月９日付）、および「半導体デバイ
スの試用方法（Method of Exercising Semiconductor Devices）」の名称に係る
米国特許第5,897,326号（１９９９年４月２７日付）には、「弾性接点構造は、
ダイが半導体ウェーハから単独化（分離）される前に、半導体ダイのボンドパッ
ドに直接取り付けられる。従って、半導体ダイを、表面に配置された複数のター
ミナルを備えた回路ボード等に接続することにより、半導体ダイを試用（例えば
、試験および／またはバーンイン）することが可能になる。次に、半導体ダイは
半導体ウェーハから単独化され、その後に同じ弾性接点構造を使用して半導体ダ
イと他の電子部品（例えば、配線基板、半導体パッケージ等）との間の相互接続
を行うことができる。弾性接点構造として本発明の全金属複合相互接続要素を使
用することにより、バーンインは、少なくとも１５０℃の温度で行うことができ
かつ６０分以内に完了できる。」旨が開示されている。B Eldridge等の上記米国
特許に開示された接点チップ構造は弾性接点構造を与えるが、この構造は半導体
のボンドパッドに個々に取り付けられるものであるため、複雑でコストが嵩む製
造工程を必要とする。その上、接点構造がワイヤから作られるものであるため、
接点のチップの幾何学的形状がしばしば制限される。また、このような接点チッ
プ構造は小さいピッチの用途（例えば、一般に、周辺プローブカードの場合の５
０μｍ程の間隔または領域配列の場合の７５μｍ程度の間隔）には適合できない
。B. Eldridge, G. Grube, I. Khandros and G. Mathieu, “Method of Mounting Resilient Contact Str
U.S. Pat. No. 5,829,128 (1)
(November 3, 998), "Method of temporary connection between electronic components (Method of
Making Temporary Connections Between Electronic Components) US Pat. No. 5,832,601 (November 10, 1998), “Method of Making Contact Tip Structures” US Pat. No. 5,864,946 U.S. Pat. No. 5,884,398 (Mar. 23, 1999), entitled "Mounting Spring Elements on Semiconductor Devices" (February 2, 1999), "Semiconductor Devices". US Pat. No. 5,878,486 (Mar. 9, 1999) under the name of “Method of Burning-In Semiconductor Devices”, and the name of “Method of Exercising Semiconductor Devices” U.S. Pat. No. 5,897,326 (April 27, 1999) states that "an elastic contact structure is
Before the die is singulated (separated) from the semiconductor wafer, it is attached directly to the bond pads of the semiconductor die. Therefore, by connecting the semiconductor die to a circuit board or the like having a plurality of terminals arranged on the surface, it becomes possible to trial (for example, test and / or burn-in) the semiconductor die. The semiconductor die is then singulated from the semiconductor wafer, after which the same elastic contact structure can be used to make interconnections between the semiconductor die and other electronic components (eg, wiring boards, semiconductor packages, etc.). it can. By using the all-metal composite interconnect element of the present invention as the elastic contact structure, burn-in can be performed at temperatures of at least 150 ° C. and can be completed within 60 minutes. Is disclosed. The contact tip structure disclosed in the above-referenced US patents to B Eldridge et al. Provides an elastic contact structure, but this structure is individually attached to the bond pads of the semiconductor and thus requires a complicated and costly manufacturing process. . Moreover, since the contact structure is made of wire,
Contact tip geometries are often limited. Also, such contact tip structures are used for small pitch applications (eg, in general, 5
It cannot be applied to a space of about 0 μm or a space of about 75 μm in the case of a region arrangement).

【００１６】 T. Dozier II, B. Eldridge, G. Grube, I. KhandrosおよびG. Mathieu等によ
る「電子部品用ソケットおよび電子部品への接続方法（Sockets for Electronic
Components and Methods of Connecting to Electronic Components）」の名称
に係る米国特許第5,772,451号（１９９８年６月３０日付）には、「表面実装ソ
ルダ・ダウンソケットは、半導体パッケージ等の電子部品を回路ボードに対して
着脱可能に取り付けることを可能にする。複合相互接続要素は、支持基板の頂上
に配置される弾性接点構造として使用される。任意の適当な方法では、支持基板
の頂部の選択された１つの弾性接点構造は、支持基板を介して、支持基板の底面
上の接点構造の１つに接続される。ＬＧＡ形半導体パッケージを受け入れること
を意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間
に、支持基板の頂面に対してほぼ垂直な接点力により圧力接点が形成される。Ｂ
ＧＡ形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構
造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ平行
な接点力により圧力接点が形成される。T. Dozier II, B. Eldridge, G. Grube, I. Khandros and G. Mathieu et al., “Sockets for Electronic Components and Connections to Electronic Components (Sockets for Electronic
Components and Methods of Connecting to Electronic Components), US Pat. No. 5,772,451 (June 30, 1998) states that "surface mount solder down sockets are used for mounting electronic components such as semiconductor packages on circuit boards. The composite interconnect element is used as a resilient contact structure located on the top of the support substrate, and in any suitable manner, a selected one of the tops of the support substrate. The elastic contact structure is connected via the support substrate to one of the contact structures on the bottom surface of the support substrate.In an embodiment intended to receive an LGA type semiconductor package, the elastic contact structure and the semiconductor package are externally connected. A pressure contact is formed between the point and the point by a contact force substantially perpendicular to the top surface of the supporting substrate.
In an embodiment intended to receive a GA semiconductor package, a pressure contact is formed between the elastic contact structure and the external connection point of the semiconductor package by a contact force substantially parallel to the top surface of the support substrate.

【００１７】 他の出現技術は、薄膜すなわちマイクロ電子機械システム（micro electronic
mechanical system：ＭＥＭＳ）プロセス等のバッチモードプロセスで作られる
ばねのプローブチップを開示している。Another emerging technology is thin film or micro electronic mechanical systems.
Disclosed is a spring probe tip made in a batch mode process such as a mechanical system (MEMS) process.

【００１８】 D. SmithおよびS. Alimondaによる「写真製版パターン形ばね接点（Photolith
ographically Patterned Spring Contact）」の名称に係る米国特許第5,613,861
号（１９９７年３月２５日付）、米国特許第5,848,685号（１９９８年１２月１
５日）および国際特許出願PCT/US 96/08018（１９９６年５月３０日出願）には
、写真製版パターン形ばね接点が開示されており、また「該ばね接点は、基板上
に形成されておりかつ接点パッドを２つのデバイスに電気的に接続する。ばね接
点はまた、熱および機械的変動および他の環境ファクタを補償する。ばね接点の
固有の応力勾配は、ばねの自由部分を基板から離れるように上方に曲げる。アン
カー部分は基板に固定された状態に維持され、かつ基板上の第１接点パッドに電
気的に接続される。ばね接点は弾性材料で作られており、かつ自由部分が第２接
点パッドと順応的に接触するので、２つの接点パッドと接触する。」旨も開示さ
れている。Smith等の上記米国特許により開示された写真製版パターン形ばねは
、多くのＩＣプロービングニーズを満たすことができるが、ばねは小形で、かつ
現在の多くのＩＣプローブシステムの信頼性のある作動に必要な平面度順応性（
planarity compliance）を取り扱う垂直順応性は殆ど得られない。多くのプロー
ビングシステムの垂直順応性は一般に０．００４〜０．０１０インチ程度であり
、これは、しばしばタングステン針プローブの使用を必要とする。D. Smith and S. Alimonda, “Photolithographic Patterned Spring Contacts (Photolithography
U.S. Pat. No. 5,613,861 under the name "Graphically Patterned Spring Contact"
(March 25, 1997), US Pat. No. 5,848,685 (December 1, 1998)
5) and international patent application PCT / US 96/08018 (filed May 30, 1996) disclose photomechanical patterned spring contacts, and "the spring contacts are formed on a substrate. And electrically connecting the contact pad to the two devices. The spring contact also compensates for thermal and mechanical fluctuations and other environmental factors. The inherent stress gradient of the spring contact causes the free portion of the spring to move away from the substrate. Bend upwards away, the anchor portion remains fixed to the substrate and is electrically connected to the first contact pad on the substrate, the spring contact is made of a resilient material and the free portion Compliantly contacts the second contact pad, so that it contacts two contact pads. " Although the photolithographic patterned springs disclosed by Smith et al. In US Pat. Flatness adaptability (
Almost no vertical adaptability can be obtained. The vertical conformability of many probing systems is typically on the order of 0.004 to 0.010 inches, which often requires the use of tungsten needle probes.

【００１９】 また、いずれの先行技術も、数千本までのピンを含むプローブをテスタに相互
接続すると同時に、平面度条件に有効に対処できる方法を教示していない。進歩
した集積回路デバイスは一層複雑になっていると同時にサイズが縮小しているの
で、このようなデバイスを信頼性をもって相互接続するのに使用できるプローブ
カード組立体を提供することが有効である。[0019] Neither prior art teaches how to interconnect probes with up to thousands of pins to a tester while still effectively addressing flatness requirements. As advanced integrated circuit devices are becoming more complex and smaller in size, it is useful to provide a probe card assembly that can be used to reliably interconnect such devices.

【００２０】 プローブチップの配列と試験を受けるウェーハ上の表面パッドとの間の平面度
の差に適合させるには、中心の回りで少量だけ自由に枢動できるプローブ基板を
提供するのが有効である。しかしながら、このようなシステムの場合には、基板
をＸ、Ｙおよびシータ（θ）方向に位置的に安定して保持しながら、正確に制御
された力を加えて接点を係合させなくてはならない。また、基板がその裏面から
出る多数（例えば数千）のワイヤまたは信号を含みかつ支持体が基板の周囲に配
置される用途の場合には、これらの支持体が、扇状に広がる（fan-out）出口通
路を妨げてはならない。その上、信号ワイヤが基板の枢動を妨げてはならず、ま
た試験を受けるデバイス（ＤＵＴ：device under test）に対してばねを係合さ
せるべく加えられる制御された力を妨げてはならない。To accommodate the flatness difference between the array of probe tips and the surface pads on the wafer under test, it is useful to provide a probe substrate that can be pivoted by a small amount about its center. is there. However, in such a system, it is necessary to hold the substrate positionally stable in the X, Y and theta (θ) directions while applying a precisely controlled force to engage the contacts. I won't. Also, for applications in which the substrate contains a large number (eg, thousands) of wires or signals exiting its backside and the supports are arranged around the substrate, these supports are fan-out. ) Do not block the exit passage. Moreover, the signal wire must not interfere with the pivoting of the substrate, and must not interfere with the controlled force applied to engage the spring against the device under test (DUT).

【００２１】 （発明の開示） 高いピンカウント、小さいピッチおよびコスト有効性に優れた製造が可能でか
つ種々の注文に対応できるばねチップ（先端部）を得ることができる、改善され
た可撓性プローブばねの製造方法および装置を提供することが有効である。また
、このようなプローブばねを使用したプローブカード組立体であって、試験およ
び／またはバーンインを受けている半導体に平面度順応性を与えると同時に正確
な軸線方向位置決めおよびシータ位置決めが行えるプローブカード組立体を提供
することも有効である。DISCLOSURE OF THE INVENTION Improved flexibility allowing high pin count, small pitch and cost effective manufacturing to obtain spring tips (tips) that can accommodate a variety of orders. It is effective to provide a method and apparatus for manufacturing a probe spring. In addition, a probe card assembly using such a probe spring is provided, which is capable of imparting flatness adaptability to a semiconductor under test and / or burn-in and at the same time performing accurate axial positioning and theta positioning. Providing a solid is also effective.

【００２２】 ＭＥＭＳおよび薄膜で作られたプローブの機械的順応性を広大することにより
、これらの形式のばねプローブを半導体ウェーハ上の１つ以上の集積回路の試験
に使用できるようにした集積回路プローブカード組立体の幾つかの実施形態を開
示する。市販されているウェーハプロービング機器を使用して、厳格な信号ピッ
チおよび順応性が得られ、好ましくは多数のＩＣの並行試験またはバーンインを
行うことができるプローブカード組立体の幾つかの実施形態を開示する。幾つか
の好ましい実施形態では、プローブカード組立体の構造は、組立体の製造コスト
および製造時間を低減できる別々の標準コネクタ部品を有している。これらの構
造および組立体は、ウェーハ形状の高速試験を可能にする。プローブは、好まし
くは、集積回路およびＭＥＭＳすなわち薄膜で製造されたばねチップの両者の機
械的保護手段を有することが好ましい。非常に小さい集積回路パッドに多数のプ
ローブ接点設けることを可能にする相互入組み形（interleaved）ばねプローブ
チップ設計が定められる。プローブチップの形状は、好ましくは、プローブばね
と集積回路デバイス上のパッドまたはトレースとの間のプローブチップの穿刺深
さを制御するように定められる。高品質でかつ長い有効寿命を有するプローブカ
ード組立体ばねプローブのための改善された保護コーティング技術をも開示する
。An integrated circuit probe that allows these types of spring probes to be used to test one or more integrated circuits on a semiconductor wafer by enlarging the mechanical flexibility of probes made of MEMS and thin films. Several embodiments of card assemblies are disclosed. Disclosed are several embodiments of probe card assemblies that can be used to obtain tight signal pitch and flexibility using commercially available wafer probing equipment, preferably for parallel testing or burn-in of multiple ICs. To do. In some preferred embodiments, the structure of the probe card assembly has separate standard connector components that can reduce assembly manufacturing cost and manufacturing time. These structures and assemblies enable high speed testing of wafer geometries. The probe preferably has mechanical protection means for both the integrated circuit and the spring tip made of MEMS or thin film. An interleaved spring probe tip design that allows for multiple probe contacts on a very small integrated circuit pad is defined. The shape of the probe tip is preferably defined to control the puncture depth of the probe tip between the probe spring and the pad or trace on the integrated circuit device. Also disclosed are improved protective coating techniques for high quality and long useful life probe card assembly spring probes.

【００２３】 （発明を実施するための最良の形態） 図１は、基板１６から解放する前の写真製版パターン形ばね１４ａ〜１４ｎの
線形配列１２を示す平面図である。導電性ばね１４ａ〜１４ｎは、一般に、半導
体工業分野で広く知られている低エネルギおよび高エネルギプラズマ蒸着法およ
びその後の写真製版パターニング法により形成される蒸着金属の連続層により基
板層１６上に形成される。連続層は異なる固有応力レベルを有している。次に、
基板１６のリリース領域１８がアンダーカットエッチングにより加工され、これ
により、リリース領域１８上に位置するばね接点１４ａ〜１４ｎが基板１６から
解放され、かつ蒸着金属層間の固有応力の結果として基板１６から離れる方向に
広がる（すなわち曲る）。蒸着金属トレースの固定領域１５（図３および図４）
が基板１６に固定された状態に維持され、かつ一般にばね接点１４ａ〜１４ｎか
らのルーチング（すなわち扇状の広がりの形成）に使用される。図２は、基板１
６からの解放後の写真製版パターン形ばね１４ａ〜１４ｎの線形配列１２を示す
斜視図である。ばね接点１４ａ〜１４ｎは、一般に０．００１インチ程度の微細
ピッチ２０をもつ高密度配列に形成できる。BEST MODE FOR CARRYING OUT THE INVENTION FIG. 1 is a plan view showing a linear array 12 of photolithographic pattern type springs 14 a to 14 n before being released from a substrate 16. The conductive springs 14a-14n are generally formed on the substrate layer 16 by a continuous layer of vapor deposited metal formed by a low energy and high energy plasma vapor deposition method widely known in the semiconductor industry field and a subsequent photoengraving patterning method. To be done. Continuous layers have different intrinsic stress levels. next,
The release region 18 of the substrate 16 is processed by undercut etching, which releases the spring contacts 14a-14n located on the release region 18 from the substrate 16 and leaves the substrate 16 as a result of the intrinsic stress between the deposited metal layers. Spreads in the direction (ie bends). Fixed area 15 for evaporated metal traces (FIGS. 3 and 4)
Remain fixed to the substrate 16 and are generally used for routing from the spring contacts 14a-14n (i.e., fanning out). FIG. 2 shows the substrate 1
6 is a perspective view showing a linear array 12 of photoengraving pattern springs 14a-14n after being released from FIG. The spring contacts 14a-14n can be formed in a high density array having a fine pitch 20 of generally about 0.001 inch.

【００２４】 図３は、パターン形ばね１４が基板１６のリリース領域１８ａから、平らなア
ンカー領域１５から離れる方向に解放された後の写真製版パターン形ばね１４を
示す側面図２６ａであり、ばね１４は、短い長さ２８ａ（この長さは、第１有効
ばね角度３０ａを定めるべく形成される）と、ばね半径３１ａと、ばね高さ３２
ａとを有している。図４は、パターン形ばね１４が基板１６のリリース領域１８
ｂから解放された後の第２写真製版パターン形ばね１４を示す側面図２６ｂであ
り、ばね１４は、長いばね長さ２８ｂ（この長さは、大きい第２有効ばね角度３
０ｂを定めるべく形成される）と、ばね半径３１ｂと、ばね高さ３２ｂとを有し
ている。形成されるばねチップ１４の有効幾何学的形状は、意図した用途に基い
て高度の注文に応じることが可能である。その上、ばねチップは、一般に、多く
の用途に使用することを可能にする可撓性を有している。FIG. 3 is a side view 26 a of the photolithographic pattern spring 14 after the pattern spring 14 has been released from the release area 18 a of the substrate 16 away from the flat anchor area 15. Is a short length 28a (which is formed to define a first effective spring angle 30a), a spring radius 31a and a spring height 32.
a and. In FIG. 4, the patterned spring 14 has a release area 18 on the substrate 16.
Figure 26b is a side view 26b showing the second photomechanical patterned spring 14 after it has been released from b, wherein the spring 14 has a long spring length 28b (this length has a large second effective spring angle 3).
0b), a spring radius 31b, and a spring height 32b. The effective geometry of the spring tip 14 formed can be highly tailored based on the intended application. Moreover, spring tips are generally flexible, allowing them to be used in many applications.

【００２５】 パターン形プローブばね１４は非常に小さいばね間ピッチを得ることができ、
これにより多数のプローブばね１４を集積回路デバイス４４（図１３）上のパワ
ーパッドまたは接地パッドと接触させるのに使用でき、従って電流可搬能力を向
上できる。その上、プローブばね１４の配列１２を備えたプローブカード組立体
の場合には、多数のプローブばね１４を、試験を受ける集積回路デバイス（ＤＵ
Ｔ）４４上のＩ／Ｏパッドのプロービングに使用でき、従って、試験を受けるウ
ェーハ９２へのばね接点１４の係合後に全ての接点１４の導通性を確認できるた
め、試験手順の開始前にプローブカード組立体とデバイス４４との間の完全な電
気的接触を確保できる。The patterned probe spring 14 can achieve very small spring-to-spring pitch,
This allows multiple probe springs 14 to be used to contact the power or ground pads on integrated circuit device 44 (FIG. 13), thus improving current carrying capability. Moreover, in the case of a probe card assembly comprising an array 12 of probe springs 14, multiple probe springs 14 may be integrated into an integrated circuit device (DU) under test.
T) 44 can be used for probing the I / O pad on the probe, and therefore the continuity of all contacts 14 can be verified after engagement of the spring contacts 14 with the wafer under test 92, thus probing before the test procedure begins. Full electrical contact between the card assembly and the device 44 can be ensured.

【００２６】 ミニチュアばねの改善された構造 図５は、ばねの分離前の、相互入組み
形ばねチップパターンを有する対向写真製版ばね３４ａ、３４ｂを示す第１斜視
図である。図６は、ばねの分離後の、相互入組み形対向写真製版ばね３４ａ、３
４ｂを示す斜視図である。相互入組み形写真製版ばね３４ａ、３４ｂの各々は、
複数のばね接点２４を有している。ばね接点が集積回路デバイス４４のパワート
レースまたは接地トレース４６またはポッド４７への接続に使用される場合には
、接点に最大電気抵抗が発生する。従って、複数の接点２４を備えた相互入組み
形ばね接点３４は、ばね接点３４とトレース４６またはパッド４７との間の抵抗
を本質的に低下させる。上記のように、多数の相互入組み形プローブばね３４は
、集積回路デバイス４４の高品質電気コネクタまたは試験中に集積回路デバイス
４４のプロービングを行うプローブカード組立体６０（図１３）等の多くの用途
に使用できる。 Improved Structure of Miniature Springs FIG. 5 is a first perspective view showing opposed photolithographic springs 34a, 34b with interdigitated spring tip patterns prior to spring separation. FIG. 6 shows the mutually interlocking type opposed photoengraving springs 34a, 3 after the springs are separated.
It is a perspective view which shows 4b. Each of the interdigitated photoengraving springs 34a, 34b is
It has a plurality of spring contacts 24. When a spring contact is used to connect to the power trace or ground trace 46 or pod 47 of integrated circuit device 44, maximum electrical resistance occurs at the contact. Thus, the interdigitated spring contact 34 with the plurality of contacts 24 inherently reduces the resistance between the spring contact 34 and the trace 46 or pad 47. As noted above, a large number of interdigitated probe springs 34 may be used in many high quality electrical connectors of integrated circuit devices 44, such as in probe card assemblies 60 (FIG. 13) for probing integrated circuit device 44 during testing. It can be used for various purposes.

【００２７】 図７は、試験を受ける集積回路デバイス（ＤＵＴ）４４上の単一トレース４６
と接触している対向相互入組み形写真製版ばね対３４ａ、３４ｂを示す斜視図で
ある。相互入組み形ばね接点対３４ａ、３４ｂは、複数の接点２４を備えた両ば
ね３４ａ、３４ｂが同じトレース４６に接触することを可能にする。図５に示す
ように、基板１６で両ばね３４ａ、３４ｂの間にジグザグギャップ３８が形成さ
れると、各ばね３４ａ、３４ｂに多数のチップ（先端部）２４が確立される。相
互入組み形ばねプローブ３４ａ、３４ｂが基板１６から解放される前は、相互入
組み形接点２４が、オーバーラップする相互入組み領域３６内に位置している。
相互入組み形ばねプローブ３４ａ、３４ｂが基板１６から分離されると、相互入
組み形ばね接点２４は、両ばね３４ａ、３４ｂ間に形成される接点領域４０内で
互いに近接した状態に維持される。次に、相互入組み形ばね接点対３４ａ、３４
ｂは、両相互入組み形ばねプローブ３４ａ、３４ｂが、例えば試験を受けるデバ
イス４４の同じトレース４６に接触するように配置され、これにより高い信頼性
が得られる。その上、各相互入組み形ばね３４ａ、３４ｂは多数のばね接点２４
を有しているので、トレース４６との接触が増大すると同時に、多数の接点２４
間の過熱または電流アーキングが最小になる。FIG. 7 illustrates a single trace 46 on the integrated circuit device (DUT) 44 under test.
FIG. 3 is a perspective view showing a pair of opposed interdigitated photoengraving springs 34a, 34b in contact with The interdigitated spring contact pairs 34a, 34b allow both springs 34a, 34b with multiple contacts 24 to contact the same trace 46. As shown in FIG. 5, when a zigzag gap 38 is formed between the springs 34a and 34b on the substrate 16, a large number of chips (tips) 24 are established in each spring 34a and 34b. Before the interdigitated spring probes 34a, 34b are released from the substrate 16, the interdigitated contacts 24 are located in the overlapping interdigitated regions 36.
When the interdigitated spring probes 34a, 34b are separated from the substrate 16, the interdigitated spring contacts 24 are maintained in close proximity to each other within a contact area 40 formed between the springs 34a, 34b. . Next, the interdigitated spring contact pairs 34a, 34
b is arranged such that both interdigitated spring probes 34a, 34b contact, for example, the same trace 46 of the device 44 under test, which provides high reliability. In addition, each interdigitated spring 34a, 34b includes a number of spring contacts 24.
Since the contact with the trace 46 is increased, a large number of contacts 24
Minimize overheating or current arcing.

【００２８】 図８は、ばね１４が基板１６から解放される前の、平行および対向単接点写真
製版ばね１４を示す平面図である。相互入組み形ばね３４ａ、３４ｂについて前
述したように、平行ばね１４は、多数ばねのばねチップ２４がデバイス４４の単
一トレース４６と接触するようにして配置することもできる。その上、対向ばね
プローブ１４は、ばねチップ２４がリリース領域１８を横切って基板１６から解
放されると、ばねチップ２４が互いに近接して配置されるように互いにオーバー
ラップさせることができる。図９は、ばね１４が基板１６から解放された後の、
平行および対向単接点写真製版ばね１４を示す平面図であり、ばね１４が集積回
路デバイス４４上の単一パッド４７と接触している状態を示すものである。FIG. 8 is a plan view showing parallel and opposed single-contact photoengraving spring 14 before spring 14 is released from substrate 16. As described above for interdigitated springs 34a, 34b, the parallel springs 14 can also be arranged so that the spring tip 24 of the multi-spring contacts the single trace 46 of the device 44. Moreover, the opposing spring probes 14 can overlap each other such that when the spring tips 24 are released from the substrate 16 across the release area 18, the spring tips 24 are placed in close proximity to each other. FIG. 9 shows that after the spring 14 has been released from the substrate 16,
FIG. 5 is a plan view showing parallel and opposed single-contact photoengraving springs 14, showing the springs 14 in contact with a single pad 47 on the integrated circuit device 44.

【００２９】 図１０は、ショルダ５４から延びている接点５２を備えたショルダ接点形写真
製版ばね５０を示す正面図である。図１１は、集積回路デバイス上のトレース４
６と接触しているショルダ接点形写真製版ばね５０を示す部分側断面図である。
図１２は、多ショルダ接点形写真製版ばね５０を示す斜視図である。一般に、単
接点ばねプローブ１４は、単一の鋭いプローブチップ２４がしばしばトレース４
６またはパッド４７上に存在する酸化物層内に突き刺さるので、集積回路デバイ
ス２２上の導電性トレース４６との良好な物理的接触が得られる。しかしながら
、薄くて比較的柔軟なトレース４６またはパッド４７を備えた半導体ウェーハ９
２または集積回路デバイスの場合には、単一の長いプローブチップ２４が、トレ
ース４６の深さを超えて、例えばＩＣ基板４８または他の回路中に突き刺さるこ
ともある。FIG. 10 is a front view showing a shoulder contact type photolithographic spring 50 having a contact 52 extending from a shoulder 54. FIG. 11 shows trace 4 on an integrated circuit device.
6 is a partial side sectional view showing a shoulder contact type photoengraving spring 50 that is in contact with 6.
FIG. 12 is a perspective view showing a multi-shoulder contact type photoengraving spring 50. In general, the single-contact spring probe 14 will often have a single sharp probe tip 24 on the trace 4.
6 or into the oxide layer present on the pad 47, so that good physical contact with the conductive traces 46 on the integrated circuit device 22 is obtained. However, semiconductor wafer 9 with traces 46 or pads 47 that are thin and relatively flexible
In the case of two or integrated circuit devices, a single long probe tip 24 may penetrate beyond the depth of trace 46, for example into IC substrate 48 or other circuitry.

【００３０】 ショルダ接点形写真製版ばね５０は１つ以上の接点５２並びにショルダ５４を
有し、これにより接点５２が所望深さに突き刺さってトレース４６との良好な電
気的接触が得られると同時に、ばね５０がデバイス４４またはウェーハ９２内に
深く突き刺さり過ぎないように、ショルダ５４がこれを防止する。The shoulder contact photoengraving spring 50 has one or more contacts 52 as well as a shoulder 54 to pierce the contacts 52 to the desired depth for good electrical contact with the traces 46, while at the same time. Shoulder 54 prevents this from being stuck too deep into device 44 or wafer 92.

【００３１】 プローブばね５０の幾何学的形状は写真製版スクリーニングおよびエッチング
プロセスにより高度に制御できるので、ショルダ接点形写真製版ばね５０の詳細
な幾何学的形状が容易に達成される。Since the geometry of the probe spring 50 can be highly controlled by the photomechanical screening and etching process, the detailed geometry of the shoulder contact photomechanical spring 50 is easily achieved.

【００３２】 改善されたプローブカード組立体 図１３はプローブカード組立体６０ａ
の断面図５８であり、複数の導電性プローブチップ６１ａ〜６１ｎが基板１６の
低いプローブ表面６２ａ上に配置されているところを示すものである。可撓性を
有する複数の導電性接続部６４ａ〜６４ｎが基板１６のコネクタ表面６２ｂ上に
配置され、かつ各接続部が、対応する導電性接続部６６ａ〜６６ｎを介して複数
の導電性ばねプローブチップ６１ａ〜６１ｎに接続されている。 Improved Probe Card Assembly FIG. 13 shows a probe card assembly 60a.
Figure 58 is a cross-sectional view of Figure 58, showing a plurality of conductive probe chips 61a-61n disposed on a low probe surface 62a of the substrate 16. A plurality of flexible conductive connections 64a-64n are disposed on the connector surface 62b of the substrate 16, and each connection has a plurality of conductive spring probes via corresponding conductive connections 66a-66n. It is connected to the chips 61a to 61n.

【００３３】 基板１６は一般に中実板であり、好ましくは、セラミック、セラミックガラス
、ガラスまたはシリコン等の低熱膨張係数（thermal coefficient of expansion
：ＴＣＥ）をもつ材料で作られる。導電性ばねプローブチップ６１ａ〜６１ｎは
、プローブカード組立体６０ａおよび半導体ウェーハ９２が一緒に配置されると
きに、プローブカード組立体６０と半導体ウェーハ９２との間に電気的接触を確
立する。The substrate 16 is generally a solid plate, preferably a low thermal coefficient of expansion such as ceramic, ceramic glass, glass or silicon.
: TCE). The conductive spring probe tips 61a-61n establish electrical contact between the probe card assembly 60 and the semiconductor wafer 92 when the probe card assembly 60a and the semiconductor wafer 92 are placed together.

【００３４】 ばねプローブチップ６１ａ〜６１ｎは、単接点ばね１４、相互入組み形ばね３
４またはショルダ接点形ばね５０等の種々のチップ形状にすることができ、かつ
一般に薄膜法またはＭＥＭＳ加工法を用いて基板１６上で製造され、低製造コス
ト、良く制御された均一性、非常に小さいパッドピッチ２０および大きいピンカ
ウントを達成できる。The spring probe tips 61 a to 61 n are composed of the single contact spring 14 and the interdigitated spring 3.
4 or various contact tip springs, such as the shoulder contact spring 50, and are typically manufactured on the substrate 16 using thin film or MEMS processing methods, low manufacturing cost, well controlled uniformity, very high Small pad pitch 20 and large pin count can be achieved.

【００３５】 プローブチップ６１ａ〜６１ｎは、好ましくは基板１６内の金属化バイアス６
６ａ〜６６ｎを介して、可撓性電気接続部６４ａ〜６４ｎに電気的に接続されて
いる。複数の可撓性電気接続部６４ａ〜６４ｎの各々は、次に、一般に金属リン
グすなわちフレーム支持構造７０により所定位置に保持される印刷配線プローブ
カード６８に電気的に接続される。好ましくは金属化バイアス電気接続部６６ａ
〜６６ｎ（例えば、アリゾナ州TempaのMicro Substrate Corporationにより製造
されている）は、一般に、レーザまたは他の穿孔法を用いて基板１６に第１孔を
穿孔することにより形成される。次に、これらの孔は、例えばめっきまたは押出
し成形により、導電性材料が充填されるかめっきされる。導電性バイアス６６ａ
〜６６ｎが形成された後、該バイアスは一般に、平らな円滑表面を得るため研摩
される。The probe tips 61 a-61 n are preferably metallized vias 6 in the substrate 16.
The flexible electrical connection portions 64a to 64n are electrically connected via 6a to 66n. Each of the plurality of flexible electrical connections 64a-64n is then electrically connected to a printed wiring probe card 68, which is generally held in place by a metal ring or frame support structure 70. Preferably metallized bias electrical connection 66a
˜66n (eg, manufactured by Micro Substrate Corporation of Tempa, Ariz.) Is typically formed by drilling a first hole in substrate 16 using a laser or other drilling method. The holes are then filled or plated with a conductive material, for example by plating or extrusion. Conductive bias 66a
After ~ 66n has been formed, the bias is generally ground to obtain a smooth, smooth surface.

【００３６】 図１４はプローブカード組立体６０ａの部分拡大断面図７９であり、基板１６
および印刷配線ボードプローブカード６８の全体に亘る段状ピッチおよび扇状の
広がりを示すものである。プローブチップ６１ａ〜６１ｎは一般に、微小ばねピ
ッチ２０で、基板のプローブ表面６２ａ上に配置される。好ましくは、次に、一
般に基板ピッチ８１で配置される固定トレース部分１５が金属化バイアス６６ａ
〜６６ｎへと扇状に広げられる。基板１６の上方コネクタ表面６２ｂ上に配置さ
れかつバイアス６６ａ〜６６ｎに接続される導電性接続部６４ａ〜６４ｎは、一
般に接続ピッチ８３で配置され、この接続ピッチ８３は、基板ピッチ８１と整合
するように構成でき、または好ましくは、基板１６の上方コネクタ表面６２ｂ上
で更に扇状に広げられる。FIG. 14 is a partially enlarged sectional view 79 of the probe card assembly 60 a, showing the substrate 16
7A and 7B show a stepped pitch and a fan-shaped spread over the entire printed wiring board probe card 68. The probe tips 61a-61n are typically arranged on the probe surface 62a of the substrate with a fine spring pitch 20. Preferably, the fixed trace portions 15 which are then generally located at the substrate pitch 81 are then metallized vias 66a.
It is fanned out to ~ 66n. The conductive connections 64a-64n, which are located on the upper connector surface 62b of the substrate 16 and which are connected to the biases 66a-66n, are generally arranged at a connection pitch 83, which is aligned with the substrate pitch 81. Or preferably further fanned onto the upper connector surface 62b of the substrate 16.

【００３７】 印刷配線ボードプローブカード６８の下面上の導電性パッド７７ａ〜７７ｎは
、一般に、導電性パッド７７ａ〜７７ｎが基板１６の上方コネクタ表面６２ｂ上
に位置する導電性接続部６４ａ〜６４ｎと整合するように、パッドピッチ８５で
配置される。次に、好ましくは、導電性パッド７７ａ〜７７ｎが、一般にプロー
ブカードピッチ８７で配置される導電性経路７８ａ〜７８ｎへと扇状に広げられ
る。印刷配線ボードプローブカード６８の上面上に配置されかつ導電性経路７８
ａ〜７８ｎに接続された導電性接続部７２ａ〜７２ｎは、一般に、プローブカー
ド接続ピッチ８９で配置される。このピッチ８９は、プローブカードピッチ８７
と整合するように構成されるか、好ましくは、印刷配線ボードプローブカード６
８の上面上で更に扇状に広げられる。プローブカード接続ピッチ８９は、好まし
くは、導電性接続部７２ａ〜７２ｎが、一般に試験ヘッドピッチ９１で配置され
る、試験ヘッド上に位置する試験ヘッドコネクタ７４ａ〜７４ｎと整合するよう
に選択される。The conductive pads 77a-77n on the underside of the printed wiring board probe card 68 are generally aligned with the conductive connections 64a-64n where the conductive pads 77a-77n are located on the upper connector surface 62b of the substrate 16. Are arranged with a pad pitch 85. The conductive pads 77a-77n are then preferably fanned out into conductive paths 78a-78n, which are typically arranged at a probe card pitch 87. A printed circuit board probe card 68 is disposed on the top surface and has a conductive path 78.
The conductive connection portions 72a to 72n connected to a to 78n are generally arranged at a probe card connection pitch 89. This pitch 89 is the probe card pitch 87.
Configured to match or preferably printed wiring board probe card 6
It is further fanned out on the upper surface of 8. The probe card connection pitch 89 is preferably selected so that the conductive connections 72a-72n are aligned with the test head connectors 74a-74n located on the test head, which are generally located at the test head pitch 91.

【００３８】 可撓性電気接続部６４ａ〜６４ｎは、約４〜１０ミルの順応性（コンプライア
ンス）が得られるように、一般に、プローブチップ６１ａ〜６１ｎより長いばね
長さ２８を用いて製造される。幾つかの実施形態では、可撓性接続部６４ａ〜６
４ｎは、一般に、前述のようにまたは米国特許第5,848,685号または第5,613,861
号（これらの米国特許は本願に援用する）に開示されているように、写真製版ば
ねに従って作られる。The flexible electrical connections 64a-64n are typically manufactured with a longer spring length 28 than the probe tips 61a-61n to provide a compliance of about 4-10 mils. . In some embodiments, flexible connections 64a-6.
4n is generally as described above or in US Pat. No. 5,848,685 or 5,613,861.
Made in accordance with a photomechanical spring, as disclosed in U.S. Pat.

【００３９】 可撓性接続部６４ａ〜６４ｎは、例えばソルダまたは導電性エポキシにより永
久的に、または例えば可撓性接続ばね６４ａ〜６４ｎのチップ２４と組み合わさ
れる対応金属パッドにより非永久的に、印刷配線ボード（printed wiring board
：ＰＷＤ）プローブカード６８に接続される。次に、印刷配線ボードプローブカ
ード６８は、一般に試験ヘッドピッチ９１で試験ヘッド７６上に配置される標準
ポゴピン接触器７４ａ〜７４ｎに適したパッドピッチ８９で、パッド７２ａ〜７
２ｎへと信号を扇状に広げる。The flexible connections 64a-64n are printed permanently, for example by solder or conductive epoxy, or non-permanently, for example by corresponding metal pads associated with the tips 24 of the flexible connection springs 64a-64n. Printed wiring board
: PWD) connected to the probe card 68. Next, the printed wiring board probe card 68 has pads 72a-7, with a pad pitch 89 suitable for standard pogo pin contactors 74a-74n, which are generally placed on the test head 76 with a test head pitch 91.
Spread the signal to 2n in a fan shape.

【００４０】 可撓性接続部６４ａ〜６４ｎは、好ましくは、例えば１．００ｍｍまたは１．
２７ｍｍの配列ピッチ８３を有する領域配列内に配置される。前記配列ピッチは
、印刷配線ボードプローブカード６８のめっきされた貫通孔（plated through-h
oles：ＰＴＨ）に合理的な密度（すなわち、プローブカードピッチ８７）を付与
し、かつブラインド導電性バイアス７８ａ〜７８ｎを含む進歩した印刷配線ボー
ドプローブカード６８に頼ることなく、印刷配線ボードプローブカード６８内の
多数の層上で信号を扇状に広げることができる。The flexible connections 64a-64n are preferably for example 1.00 mm or 1.
They are arranged in a region array with an array pitch 83 of 27 mm. The array pitch is defined as the plated through-h of the printed wiring board probe card 68.
oles: PTH) with a reasonable density (i.e., probe card pitch 87) and without relying on the advanced printed wiring board probe card 68 including blind conductive biases 78a-78n. The signal can be fanned out on multiple layers within.

【００４１】 印刷配線ボードプローブカード６８の下面上の導電性パッド７７ａ〜７７ｎと
接触する可撓性導電性接続部６４ａ〜６４ｎは、印刷配線ボードプローブカード
６８と基板１６との間の電気的接続を維持する。一方、基板１６はＺ軸に沿って
僅かに上下に移動できると同時にその中心の回りで傾動できる。可撓性接続部６
４ａ〜６４ｎはまた、基板１６と、異なる熱膨張係数をもつ印刷配線ボードプロ
ーブカード６８との間（例えば低ＴＣＥ基板１６および比較的高いＴＣＥの印刷
配線ボードプローブカード６８のような場合）の横方向順応性を与える。Flexible conductive connection portions 64a to 64n that contact the conductive pads 77a to 77n on the lower surface of the printed wiring board probe card 68 are electrically connected between the printed wiring board probe card 68 and the substrate 16. To maintain. On the other hand, the substrate 16 can move slightly up and down along the Z axis and at the same time can tilt around its center. Flexible connection 6
4a-64n also laterally between the substrate 16 and a printed wiring board probe card 68 having a different coefficient of thermal expansion (such as in a low TCE substrate 16 and a relatively high TCE printed wiring board probe card 68). Gives direction adaptability.

【００４２】 或いは、基板１６は、膜バンプ接点６４ａ〜６４ｎを介して印刷配線ボードプ
ローブカード６８に接続する膜プローブカードのような組立体で構成できる。プ
ローブカード組立体の他の実施形態では、接続部６４ａ〜６４ｎは、別のコネク
タ１３２（図１８）により構成され、或いは好ましくは、ペンシルバニア州、Et
tersのFCI Electronicsから提供されるＭＥＧ−ＡｒｒａｙＴＭコネクタ１６２
（図２４）により構成される。このコネクタ１６２では、コネクタ１３２、１６
２の対向半部に配置されたボールグリッドソルダ配列が、基板１６上の一致する
導電性パッドおよび印刷配線ボードプローブカード６８に半田付けされる。また
、前記コネクタ１６２では、各導電性パッドは、コネクタ１３２、１６２の対向
半部が、複数のばねプローブチップ６１ａ〜６１ｎの各々と、印刷配線ボードプ
ローブカード６８の下面上の複数の導電性パッド７７ａ〜７７ｎの各々との間の
複数の係合電気接続部を形成するように、領域配列パターン内に配置される。Alternatively, the substrate 16 can be comprised of an assembly such as a membrane probe card that connects to the printed wiring board probe card 68 via the membrane bump contacts 64a-64n. In another embodiment of the probe card assembly, the connections 64a-64n are comprised of another connector 132 (FIG. 18), or, preferably, Et, Pennsylvania.
MEG-Array ™ connector 162 provided by FCI Electronics of ters
(FIG. 24). In this connector 162, the connectors 132, 16
A ball grid solder array located in two opposing halves is soldered to matching conductive pads on the substrate 16 and the printed wiring board probe card 68. Further, in the connector 162, the conductive pads are such that the opposing halves of the connectors 132 and 162 are respectively the plurality of spring probe chips 61a to 61n and the plurality of conductive pads on the lower surface of the printed wiring board probe card 68. Arranged in the area array pattern to form a plurality of engaging electrical connections with each of the 77a-77n.

【００４３】 集積回路デバイス４４のサイズおよび設計はますます小形化および複雑化して
いるので、ミニチュアばねプローブチップ６１ａ〜６１ｎにより与えられる微細
ピッチ２０（図２）はますます重要になっている。また、集積回路４４および必
要なプローブカード試験組立体の両者のミニチュア化により、集積回路４４と、
多数のばねプローブ６１ａ〜６１ｎを含む基板との間の平面度の差異は厳格にな
っている。As the size and design of integrated circuit device 44 is becoming smaller and more complex, the fine pitch 20 (FIG. 2) provided by miniature spring probe tips 61a-61n is becoming increasingly important. Also, by miniaturizing both the integrated circuit 44 and the necessary probe card test assembly, the integrated circuit 44 and
The difference in flatness between the substrate including the large number of spring probes 61a to 61n is strict.

【００４４】 プローブカード組立体６０ａは、一般的な集積回路試験プロービング環境にお
いて有効に作動するように、数千個のばねプローブチップ６１ａ〜６１ｎを含む
ことができる基板１６への電気的相互接続部を形成すると同時に、プローブカー
ド組立体６０ａの充分な機械的支持体を形成する。プローブカード組立体６０ａ
は、非常に高いピンカウント、厳格なピッチまたは高い周波数を必要とする用途
に容易に使用できる。その上、プローブカード組立体６０ａは、集積回路ダイ４
４の中央領域へのアクセスを必要とする試験プローブ用途のために、集積回路デ
バイスの全てのトレース４６（図７）および入力および出力パッド４７（図７お
よび図９）の電気的接点を形成することに容易に適合される。The probe card assembly 60a is an electrical interconnect to the substrate 16 that can include thousands of spring probe tips 61a-61n to operate effectively in a typical integrated circuit test probing environment. At the same time as forming the substrate, a sufficient mechanical support for the probe card assembly 60a is formed. Probe card assembly 60a
Can be easily used in applications that require very high pin counts, tight pitch or high frequencies. In addition, the probe card assembly 60a is integrated into the integrated circuit die 4
Make electrical contacts for all traces 46 (FIG. 7) and input and output pads 47 (FIGS. 7 and 9) of the integrated circuit device for test probe applications requiring access to the central region of 4. Especially adapted to easily.

【００４５】 図１３に示すように、プローブカード組立体６０ａは、一般にソーストリート
（saw streets）９４により分離された１つ以上の集積回路４４を有する半導体
ウェーハ９２に関連して位置決めされる。Ｘ軸８０およびｙ軸８２は、一般に、
半導体ウェーハ９２すなわちデバイス４４を横切るプローブカード組立体６０の
位置を定める一方、Ｚ軸は、ウェーハ９２の表面とプローブカード組立体６０と
の間の垂直距離を定める。試験ヘッド７６およびプローブカード組立体６０ａに
対する、試験を受けるウェーハ９２の位置は、Ｘ軸８０、Ｙ軸８２およびＺ軸８
４並びにＺ軸８４の回りの回転位置（すなわちシータ）９０に対して正確に位置
決めする必要がある。As shown in FIG. 13, the probe card assembly 60 a is generally positioned with respect to a semiconductor wafer 92 having one or more integrated circuits 44 separated by saw streets 94. The X axis 80 and the y axis 82 are generally
The Z-axis defines the vertical distance between the surface of the wafer 92 and the probe card assembly 60 while defining the position of the probe card assembly 60 across the semiconductor wafer 92 or device 44. The position of the wafer 92 to be tested with respect to the test head 76 and the probe card assembly 60a is determined by the X-axis 80, the Y-axis 82, and the Z-axis 8.
4 and the rotational position (ie, theta) 90 about the Z axis 84 must be accurately positioned.

【００４６】 しかしながら、ｘ軸回りの回転８６および／またはＹ軸回りの回転８８の僅か
な偏差により、半導体ウェーハ９２およびプローブカード組立体が互いに僅かに
平らでない場合に、プローブカード組立体が平らな半導体ウェーハ９２と接触で
きるようにすることはますます重要になっている。However, due to slight deviations in the rotation 86 about the x-axis and / or the rotation 88 about the Y-axis, the probe card assembly may become flat when the semiconductor wafer 92 and the probe card assembly are not slightly flat relative to each other. It is becoming increasingly important to be able to contact the semiconductor wafer 92.

【００４７】 図１３に示すプローブカード組立体ではプローブチップ６１ａ〜６１ｎが可撓
性を有し、このため、基板１６と半導体ウェーハ９２との間の平面度順応性が得
られる。その上、可撓性接続部６４ａ〜６４ｎ（これらは、可撓性導電性ばね１
４、３４、５０でもあることが好ましい）は更に、基板１６と半導体ウェーハ９
２との間の平面度順応性を与える。従って、プローブカード組立体６０ａは、基
板１６と集積回路デバイス４４との間の平面度順応性（すなわち、例えばＸ軸回
転８６および／またはＹ軸回転８８による）を与える。その上、プローブカード
組立体６０ａはまた、基板１６（基板は一般に、セラミック、セラミックガラス
、ガラスまたはシリコンからなる）と、印刷配線ボードプローブカード６８（該
プローブカードは一般に、ガラスエポキシ材料からなる）との間の熱膨張係数（
thermal coefficients of expansion：ＴＣＥ）の差異にも順応する。In the probe card assembly shown in FIG. 13, the probe chips 61a to 61n are flexible, and therefore, the flatness conformability between the substrate 16 and the semiconductor wafer 92 is obtained. In addition, flexible connections 64a-64n (these are flexible conductive springs 1
4, 34, 50 are also preferred) further include substrate 16 and semiconductor wafer 9
It gives flatness flexibility between 2 and. Accordingly, the probe card assembly 60a provides flatness compliance (ie, by, for example, X-axis rotation 86 and / or Y-axis rotation 88) between the substrate 16 and the integrated circuit device 44. Moreover, the probe card assembly 60a also includes a substrate 16 (the substrate is generally made of ceramic, ceramic glass, glass or silicon) and a printed wiring board probe card 68 (the probe card is generally made of a glass epoxy material). Coefficient of thermal expansion between (
It adapts to the difference in thermal coefficients of expansion (TCE).

【００４８】 一般に小さいピッチ２０をもつプローブチップ６１ａ〜６１ｎからの信号トレ
ースは、好ましくは、基板１６の表面６２ａ、６２ｂの一方または両方の表面上
のルーチングトレースを使用して、一般に大きいピッチをもつ可撓性接続部６４
ａ〜６４ｎへと扇状に広げられる。The signal traces from the probe tips 61a-61n, which generally have a small pitch 20, have a generally large pitch, preferably using routing traces on one or both surfaces 62a, 62b of the substrate 16. Flexible connection 64
It is fanned out from a to 64n.

【００４９】 可撓性接続部６４ａ〜６４ｎは、好ましくは、印刷配線ボードプローブカード
６８上の標準パワーおよび接地パッドパターン（すなわち割当て）に一致する標
準レイアウトパターン上に配置されることが好ましく、これにより、異なる集積
回路デバイス４４に組み合わせるのに、同じ印刷配線ボードプローブカード６８
を基板１６のレイアウトに使用することが可能になる。印刷配線ボードプローブ
カード６８は、種々の異なるデバイス４４を試験する場合に、特定化した基板に
適合できるので、印刷配線ボードプローブカード６８の作動コストが低減される
。The flexible connections 64a-64n are preferably arranged on a standard layout pattern that matches the standard power and ground pad patterns (ie, assignments) on the printed wiring board probe card 68, which Allows the same printed wiring board probe card 68 to be combined in different integrated circuit devices 44.
Can be used for the layout of the substrate 16. The printed wiring board probe card 68 can be adapted to a specialized substrate when testing a variety of different devices 44, thus reducing the operating cost of the printed wiring board probe card 68.

【００５０】 高周波出力のデカップリングを補助するため、サウスカロライナ州、Myrtle B
eachのAVX Corporationから市販されているＬＩＣＡＴＭシリーズのコンデンサ
のようなコンデンサ１７２（図２４）を、基板１６の頂面６２ｂ上に取り付ける
のが好ましい。或いは、平行板コンデンサを、基板１６内で、基準平面とルーチ
ングトレース層の非使用領域上に形成された平面との間に形成することができる
。基板１６がシリコンからなる実施形態の場合には、シリコン基板１６内に加工
された一体拡散層の間に一体コンデンサ６７（例えば、一体バイパスコンデンサ
）を形成するのが好ましい。Myrtle B, South Carolina, to aid in high frequency output decoupling
A capacitor 172 (FIG. 24), such as the LICA ™ series of capacitors commercially available from each AVX Corporation, is preferably mounted on the top surface 62b of the substrate 16. Alternatively, a parallel plate capacitor can be formed in the substrate 16 between the reference plane and the plane formed on the unused area of the routing trace layer. In the case of an embodiment in which the substrate 16 is made of silicon, it is preferable to form an integral capacitor 67 (eg, integral bypass capacitor) between the integral diffusion layers processed in the silicon substrate 16.

【００５１】 ウェーハチャックを基板に整合させるのに、一般にルックアップカメラおよび
ルックダウンカメラが使用され、これにより、プローブチップ２０が、半導体ウ
ェーハ９２上に配置された試験を受けるデバイス４４上の接点パッド４７または
トレース４６に整合される。この整合は、一般に、ばねチップ２４を見るか、ま
たは基板１６上に印刷された整合マーク１２５を見ることにより達成される。A look-up camera and a look-down camera are commonly used to align the wafer chuck to the substrate, whereby the probe tip 20 is placed on the semiconductor wafer 92 and the contact pads on the device 44 under test are tested. 47 or trace 46. This alignment is generally accomplished by looking at the spring tip 24 or looking at the alignment mark 125 printed on the substrate 16.

【００５２】 このようなカメラを用いないプローブカード組立体の場合には、基板１６は半
透明または透明材料（例えば、ガラスセラミックまたはガラス）で形成するのが
好ましく、これにより、試験作業者は、ビュー・スルー・ザ・トップ整合法（vi
ew-through-the-top alignment methods）を行うことができる。印刷配線ボード
プローブカード６８には窓１６５（図２４）を形成し、一方、基板および／また
は試験を受けるウェーハ９２上には整合マーク１２５（図１７）、１８５（図２
６）を設けるのが好ましい。この場合、試験作業者は、カメラまたは顕微鏡を用
いて、窓を通して整合マーク１２５を見て、基板１６とウェーハ９２とを整合さ
せることができる。In the case of such a camera-less probe card assembly, the substrate 16 is preferably formed of a translucent or transparent material (eg, glass ceramic or glass) so that the tester can View Through the Top Matching Method (vi
ew-through-the-top alignment methods). The printed wiring board probe card 68 has windows 165 (FIG. 24) formed therein, while alignment marks 125 (FIG. 17), 185 (FIG. 2) are provided on the substrate and / or wafer 92 to be tested.
It is preferable to provide 6). In this case, the test operator can use a camera or microscope to view the alignment mark 125 through the window to align the substrate 16 and the wafer 92.

【００５３】 半導体ウェーハ９２の表面へのアクセスが必要とされると同時にプローブ接点
が維持される用途（例えば、集積回路デバイス４４の開発時に電圧コントラスト
電子ビームプロービングを行う場合）では、ＩＣ中心上の基板領域１６内に窓（
図１７）を形成して、ダイ９２内の信号を観察すべくアクセスできるようにする
のが好ましい。窓１２３は、ダイ縁部に沿って配置されたＩ／Ｏパッドを備えた
集積回路デバイス４４に対して最高に機能し、ウェーハ９２上に配置された集積
回路デバイス４４の直接プロービングを可能にする。一般に、別々の集積回路デ
バイス４４がパッケージにワイヤ結合される場合には、半導体ウェーハダイ９２
は、最初にダイシングされ、次に試験されなくてはならない。In applications where access to the surface of the semiconductor wafer 92 is required while probe contacts are maintained (eg, for voltage contrast electron beam probing during development of the integrated circuit device 44), on the IC center. A window (in the substrate area 16
17) is preferably formed to allow access to observe the signal in die 92. The window 123 works best for integrated circuit devices 44 with I / O pads located along the die edge, allowing direct probing of the integrated circuit device 44 located on the wafer 92. . Generally, semiconductor wafer die 92 is used when separate integrated circuit devices 44 are wire bonded to the package.
Must be diced first and then tested.

【００５４】 基板１６内に形成された開口（すなわち窓１２３）は、プローブカード組立体
６０が所定位置に留められる、ＤＲＡＭ等のデバイスの現場電子ビーム補修に使
用するのが好ましい。かくして、試験、補修および再試験は、ウェーハ９２を移
動させることなく、同じステーションで行われる。The opening (ie window 123) formed in the substrate 16 is preferably used for in-situ electron beam repair of devices such as DRAMs, where the probe card assembly 60 is held in place. Thus, the test, repair and retest are performed at the same station without moving the wafer 92.

【００５５】 プローブカード組立体６０ａの構造は、プローブチップ６１ａ〜６１ｎと印刷
配線ボードプローブカード６８の制御されたインピーダンス環境との間に非常に
短い電気的距離を形成し、このため、プローブカード組立体６０ａを高周波用途
に使用することが可能になる。基板１６の一方または両方の表面６２ａ、６２ｂ
上のトレースのインピーダンス制御を行う必要がある実施形態では、１つ以上の
導電性基準平面を、基板１６内で、トレースの上、下または上下両方に付加する
ことができる。超高周波用途では、バイパス２６６（図３７）を用いて、規則的
間隔で１つまたは２つの基準平面２６２ａ、２６２ｂ（図３７）に接続される交
流接地基準トレースを基板１６に設け、シールドされた同軸通信ライン環境２６
０を有効に形成することができる。The structure of the probe card assembly 60a creates a very short electrical distance between the probe chips 61a-61n and the controlled impedance environment of the printed wiring board probe card 68, and thus the probe card assembly. The solid 60a can be used for high frequency applications. One or both surfaces 62a, 62b of the substrate 16
In embodiments where impedance control of the top traces is required, one or more conductive reference planes can be added within the substrate 16 above, below, or both above and below the traces. For very high frequency applications, the bypass 266 (FIG. 37) is used to provide the substrate 16 with an AC ground reference trace connected to one or two reference planes 262a, 262b (FIG. 37) at regular intervals and shielded. Coaxial communication line environment 26
0 can be effectively formed.

【００５６】 高順応性プローブ組立体 上記のように、プローブカード組立体構造６０は、印刷配線ボードプローブカ
ード６８に対して、横のＸ、Ｙ方向並びにＺ軸８４に関する回転方向９０に、基
板１６を固定支持する。 Highly Flexible Probe Assembly As described above, the probe card assembly structure 60 is positioned relative to the printed wiring board probe card 68 in the lateral X, Y directions and in the rotational direction 90 with respect to the Z-axis 84 to the substrate 16. Fixedly support.

【００５７】 たわみ接続部64a-64nと同様にたわみスプリングプローブ61a-61n
により、プローブカードアッセンブリ60と半導体ウェハ92または装置44間におい
て何らかの平面コンプライアンスが提供されるが、プローブカードアッセンブリ
60のその他の好ましい実施態様により、さらに平面コンプライアンスが助長され
る。Flexible spring probes 61a-61n, similar to the flexible connections 64a-64n
Provides some planar compliance between the probe card assembly 60 and the semiconductor wafer 92 or device 44.
60 other preferred embodiments further facilitate planar compliance.

【００５８】 プローブばね61a-61nは、しばしば、高密度接続ならびに極小ピ
ッチ20を提供するために、実質的な平面コンプライアンスが求められるプローブ
カードアプリケーションにおいては、非常に小さい必要があるため、プローブば
ね61a-61nにより単独で提供されるコンプライアンスはだけで、不十分な場合が
ある。このため、プローブカードアッセンブリ60のある好ましい実施態様におい
ては、プローブカードアッセンブリ60により、試験中の半導体ウェハ92に対する
平面コンプライアンスを大きくするために、基板16がその中央部の周りを旋回す
る(すなわちX軸の回転86および/またはY軸の回転88において可変する)。このよ
うなアプリケーションでは、プローブカードアッセンブリ60は、なお、基板16の
底面状に配置されるプローブばね接点61a-61nを半導体ウェハ92に対し噛み合わ
せるために、Z軸方向84において、制御された下方向の力を働かせなければなら
ない。The probe springs 61a-61n often need to be very small in probe card applications where substantial planar compliance is required to provide a high density connection as well as a very small pitch 20, so the probe springs 61a-61n. Compliance alone provided by -61n may be insufficient by itself. Thus, in one preferred embodiment of the probe card assembly 60, the probe card assembly 60 causes the substrate 16 to pivot about its central portion (i.e., X to increase planar compliance for the semiconductor wafer 92 under test). Variable at 86 rotation of axis and / or 88 rotation of Y axis). In such applications, the probe card assembly 60 still has a controlled downward movement in the Z-axis direction 84 to engage the probe spring contacts 61a-61n located on the bottom surface of the substrate 16 with the semiconductor wafer 92. You must exert the force of the direction.

【００５９】 プローブカードアッセンブリ60の多くの実施態様において、基板
16の中央領域119(第17図)が、基板16とプリント配線板プローブカード68との電
気的接続において使用されるため、基板16は、基板16の周辺部127(第17図)沿い
に支持される必要がある。In many embodiments of the probe card assembly 60, the substrate
Since the central region 119 (FIG. 17) of 16 is used in the electrical connection between the substrate 16 and the printed wiring board probe card 68, the substrate 16 is supported along the peripheral portion 127 (FIG. 17) of the substrate 16. Needs to be done.

【００６０】 基板16を中央部で旋回させるために、また、プローブ先端部61a-
16nを噛み合わせるための力を提供するために、玉継手支点構造部を、基板支持
構造部の後ろ側のプローブカードアッセンブリの中央部内に配置しても良い。但
し、このような構造の場合、典型的に、しばしばプローブカードアッセンブリの
中央部に存在する必要があるワイヤリードまたはその他の電気的接続を妨害する
ことになる。さらに、このような可動継手では、典型的に、基板16のθ回転90に
確実に制限を与えることはない。In order to rotate the substrate 16 in the center, the probe tip 61a-
A ball joint fulcrum structure may be located in the center of the probe card assembly behind the substrate support structure to provide the force to engage the 16n. However, such structures typically interfere with wire leads or other electrical connections that often need to be in the center of the probe card assembly. Moreover, such movable joints typically do not reliably limit the θ rotation 90 of the substrate 16.

【００６１】 第15図は、ブリッジと板バネにより吊るされるプローブカードア
ッセンブリ60bの第一部分断面図95aである。第16図は、第15図で示される、ブリ
ッジと板バネにより吊るされるプローブカードアッセンブリ60bの第二部分断面
図96bであり、これによりプローブカーD0アッセンブリ60bと非共平面であり得る
半導体ウェハ92上の一つ以上の集積回路装置44との平面コンプライアンスが提供
される。第17図は、ブリッジとスプリングプローブカード吊り下げアッセンブリ
60bの主要コンポーネント類の部分拡大組立て図124である。FIG. 15 is a first partial sectional view 95a of a probe card assembly 60b suspended by a bridge and a leaf spring. FIG. 16 is a second partial cross-sectional view 96b of the probe card assembly 60b suspended by the bridge and leaf springs shown in FIG. 15, which allows the semiconductor wafer 92 to be non-coplanar with the probe car D0 assembly 60b. Planar compliance with one or more integrated circuit devices 44 above is provided. Figure 17 shows the bridge and spring probe card suspension assembly.
FIG. 124 is a partially enlarged assembly view of the major components of 60b.

【００６２】 板バネ98は、ブリッジ構造部100を介して基板16に接続する。板
バネ98およびブリッジ構造部100により、基板16の旋回の自由が与えられ(すなわ
ち僅かなX軸回転86とY軸回転)、Z方向84、X方向80、Y方向82およびZ軸回転(θ)9
0方向における制御された動きとなる。好ましい実施態様では、予荷重アッセン
ブリ121(第15図)が、初期平面と基板16のZ位置をプリント基板プローブカード68
bに関し正確に設定するための、また板バネ98の予荷重の力を設定するための手
段として使用される。例えば、第15図ならびに第16図で示される実施態様におい
ては、予荷重アッセンブリ121に、ブリッジのシム122に関連して使用される留め
具118が含まれる。別の実施態様では、予荷重アッセンブリ121に、構成ねじアッ
センブリまたはその他のスタンドオフ118を含み得る。The leaf spring 98 is connected to the substrate 16 via the bridge structure portion 100. The leaf spring 98 and the bridge structure 100 provide the freedom of rotation of the substrate 16 (that is, slight X-axis rotation 86 and Y-axis rotation), the Z direction 84, the X direction 80, the Y direction 82, and the Z axis rotation (θ. ) 9
The movement is controlled in the 0 direction. In the preferred embodiment, the preload assembly 121 (FIG. 15) provides a printed circuit board probe card 68 that positions the initial plane and the Z position of the substrate 16.
Used as a means to set accurately with respect to b and to set the preload force of leaf spring 98. For example, in the embodiment shown in FIGS. 15 and 16, the preload assembly 121 includes fasteners 118 used in connection with the shim 122 of the bridge. In another embodiment, preload assembly 121 may include a component screw assembly or other standoff 118.

【００６３】 第15図ならびに第16図で示されるように、板バネ99の外縁は、取
付け枠107により、その外側の縁沿いに、プリント基板プローブカード68に対し
固定される。板バネ98の中央部は、一つ以上の留め具108と、上部ブリッジスペ
ーサ104と、下部ブリッジスペーサ106により、ブリッジ100に接続される。ブリ
ッジ予荷重シム110は、好ましくは、板バネ98とブリッジ100までのZ距離を変更
するために追加され、これによりブリッジ100上の板バネ98により加えられる下
方向の力である予荷重が変化する。ブリッジ100により、支持部は、中央部から
角部に移り、複数(典型的には3本以上)のブリッジの脚部102により基板16に接続
する。ブリッジの足102は、プリント基板プローブカード68内で画定される開口
部111を通って突出しており、接着剤または機械接続部112などにより、基板16に
固定される。As shown in FIGS. 15 and 16, the outer edge of the leaf spring 99 is fixed to the printed board probe card 68 along the outer edge thereof by the mounting frame 107. The central portion of the leaf spring 98 is connected to the bridge 100 by one or more fasteners 108, an upper bridge spacer 104 and a lower bridge spacer 106. The bridge preload shim 110 is preferably added to change the Z distance between the leaf spring 98 and the bridge 100, which changes the preload, which is the downward force exerted by the leaf spring 98 on the bridge 100. To do. The bridge 100 moves the support from the center to the corners and connects to the substrate 16 by the legs 102 of the plurality (typically three or more) of bridges. The foot 102 of the bridge projects through an opening 111 defined in the printed circuit board probe card 68 and is fixed to the board 16 by an adhesive or mechanical connection 112.

【００６４】 板バネ98は、典型的には、ステンレス鋼あるいはばね鋼のシート
から作製され、典型的には、化学的なエッチング法によりパターンが作られる。
下方向の力は、ばねの剛性とばねスペーサ104ならびに106の直径、さらに板バネ
98の大きさの関数である。The leaf spring 98 is typically made from a sheet of stainless steel or spring steel, and is typically patterned by a chemical etching method.
The downward force depends on the stiffness of the spring and the diameter of the spring spacers 104 and 106, as well as the leaf springs.
It is a function of size 98.

【００６５】 第16図で示される板バネ98の形状は十字形状であるが、別の幾何
学的形状を使用して、下方向の力や傾斜自由性、ならびにX、Y、θ移動抵抗を提
供し得る。例えば、十字型をしている板バネ98には、あらゆる数のウィング99を
含み得る。また、ウィング99は、外側の縁から中央に向けて移動するために幅に
変化を持たせた非対称形とし得る。さらに、板バネ98の外側の縁は、板バネ98の
安定性をさらに高めるために、リング内に接続し得る。Although the shape of the leaf spring 98 shown in FIG. 16 is cruciform, another geometric shape may be used to provide downward force and tilt freedom, as well as X, Y, θ movement resistance. Can be provided. For example, a cruciform leaf spring 98 may include any number of wings 99. Also, the wings 99 may be asymmetric with varying width to move from the outer edge toward the center. Furthermore, the outer edges of the leaf spring 98 can be connected in a ring to further enhance the stability of the leaf spring 98.

【００６６】 ブリッジ100およびスペーサ104ならびに106は、可動構造部60bの
質量を最小限に抑えるために、アルミニウムまたはチタニウムなどの軽くて頑丈
な金属から構成される。The bridge 100 and spacers 104 and 106 are constructed of a light and sturdy metal such as aluminum or titanium to minimize the mass of the moveable structure 60b.

【００６７】 基板16は、典型的には、エポキシなどの接着剤112またははんだ
を用いて、ブリッジ100の脚部102に取り付けられる。基板に交換性が求められる
場合、第18図で示されるような脱着可能な接続部130が使用できる。The substrate 16 is typically attached to the legs 102 of the bridge 100 using an adhesive 112 such as epoxy or solder. If the substrate is required to be replaceable, a removable connection 130 as shown in FIG. 18 can be used.

【００６８】 基板16の底部62a上においては、好ましくは、基板16が試験中の
ウェハ92に接触しないように、底部スタンドオフ114を使用する。下部スタンド
オフ114は、試験中の半導体ウェハ92に損傷を与えないために、好ましくは、ポ
リイミドなど、比較的柔らかい金属から作られる。さらに、半導体ウェハ92内の
能動回路44へのさらなる損傷を回避するために、スタンドオフ114を、好ましく
は、プローブカードアッセンブリ60が半導体ウェハ92上の装置44と心合せされる
ときに、スタンドオフが半導体ウェハ92上の能動素子44または試験構造部が存在
しないのこ道94(第13図)に心合せされるように配置される。また、下部スタンド
オフ114の高さは、好ましくは、スプリングプローブ61a-61nの最大圧縮に制限が
加えられることにより、スプリングプローブ61a-61nへの損傷が妨げられるよう
に選択される。On the bottom 62a of the substrate 16, a bottom standoff 114 is preferably used so that the substrate 16 does not contact the wafer 92 under test. The lower standoffs 114 are preferably made from a relatively soft metal such as polyimide to avoid damaging the semiconductor wafer 92 under test. Further, in order to avoid further damage to the active circuitry 44 within the semiconductor wafer 92, the standoff 114 is preferably a standoff when the probe card assembly 60 is aligned with the device 44 on the semiconductor wafer 92. Are aligned to the sawtooth path 94 (FIG. 13) where there are no active devices 44 or test structures on the semiconductor wafer 92. Also, the height of the lower standoffs 114 is preferably selected such that the maximum compression of the spring probes 61a-61n is limited to prevent damage to the spring probes 61a-61n.

【００６９】 基板16の上面62b上には、好ましくは、頂部可撓電気接続部64a-6
4nへの損傷を回避するために、同様に上部スタンドオフ116が使用される。上部
スタンドオフ116は、好ましくは、レクサンＴＭやシリコンまたはプラスチック
などの中くらいの固さの絶縁材から作られる。On top surface 62b of substrate 16, preferably top flexible electrical connections 64a-6.
Upper standoffs 116 are also used to avoid damage to 4n. The upper standoffs 116 are preferably made from a medium hardness insulation such as Lexan ™ or silicone or plastic.

【００７０】 第15図、第16図ならびに第17図で示される好ましい実施態様では
、調製可能なブリッジねじ118およびブリッジシム122を使用して、基板16の初期
平面を設定するとともに、可撓接続部64a-64nが伸張しすぎにより損傷を受けな
いように、基板16に対し下方向の止まりが提供される。In the preferred embodiment shown in FIGS. 15, 16 and 17, adjustable bridge screws 118 and bridge shims 122 are used to set the initial plane of the substrate 16 and provide a flexible connection. A downward stop is provided on the substrate 16 so that the portions 64a-64n are not damaged by overstretching.

【００７１】 プリント基板プローブカード68bは、典型的には、比較的柔らか
い材料(例えばガラスエポキシなど)から作られるため、繰返し接触が行われるな
かで、調製ねじ118の先端がプリント基板プローブカード68b内に沈み込まないよ
うに、好ましくは、防衛パッド120が、調製ねじ118の下の、プローブカード68b
上に配置される。留め具シム122も、また、基板16とプリント基板プローブカー
ド68b間の初期距離ならびに平面性が正確に設定されるように、好ましくは、調
整ねじ118が使用される。The printed circuit board probe card 68b is typically made of a relatively soft material (eg, glass epoxy), so that the tip of the adjusting screw 118 may be placed inside the printed circuit board probe card 68b during repeated contact. Protective pad 120 is preferably below the adjusting screw 118 to prevent it from sinking into the probe card 68b.
Placed on top. The fastener shim 122 is also preferably used with an adjustment screw 118 so that the initial distance between the substrate 16 and the printed circuit board probe card 68b as well as the planarity is accurately set.

【００７２】 予荷重シム110は、好ましくは、板バネ98によりブリッジ100上に
加えられる下方向の力の初期予荷重を制御するために使用される。設定される予
荷重により、基板16の振動が回避され、基板16と試験中の半導体ウェハ92との接
触特性が改善される。The preload shim 110 is preferably used to control the initial preload of the downward force exerted by the leaf spring 98 on the bridge 100. The preload set avoids vibration of the substrate 16 and improves the contact characteristics between the substrate 16 and the semiconductor wafer 92 under test.

【００７３】 第18図は、プリント基板プローブカードの基板68bに取り外し可
能に接続され、スプリングプローブ基板16がブリッジ構造部100に取り外し可能
に接続される中間姉妹カード134を有する、別のブリッジとばねにより吊り下げ
られるプローブカードアッセンブリ60cの第一部分断面図である。第19図は、第1
8図で示される別のブリッジとばねにより吊り下げられるプローブカードアッセ
ンブリ60cの第二部分断面図であり、これにより、元々はプローブカードアッセ
ンブリ60cと非共平面である、半導体ウェハ92上に集積される1個以上の回路装置
との平面コンプライアンスが提供される。FIG. 18 illustrates another bridge and spring having an intermediate sister card 134 removably connected to the substrate 68b of the printed circuit board probe card and the spring probe substrate 16 removably connected to the bridge structure 100. FIG. 6 is a first partial cross-sectional view of a probe card assembly 60c that is suspended by the. Figure 19 shows the first
FIG. 8 is a second partial cross-sectional view of the probe card assembly 60c suspended by another bridge and spring shown in FIG. 8, which allows it to be integrated on a semiconductor wafer 92 that is originally non-coplanar with the probe card assembly 60c. Planar compliance with one or more circuit devices is provided.

【００７４】 基板16の交換用に、好ましくは、分離可能コネクタ132が使用さ
れる。基板取付け留め具130(例えばねじ等を指すが、それに限られるものではな
い)は、好ましくは、ブリッジの脚部128を越えて延在し、それによりブリッジ10
0が、基板16の上面62bに取り付けられる基板の支柱に取り外し可能に接続される
。For replacement of the substrate 16, a separable connector 132 is preferably used. The board mount fasteners 130 (such as, but not limited to, screws and the like) preferably extend beyond the legs 128 of the bridge, thereby allowing the bridge 10 to move.
0 is removably connected to a post on the substrate that is attached to the upper surface 62b of the substrate 16.

【００７５】 プローブカードアッセンブリ60の一実施態様では、好ましい分離
可能なコネクタ132は、ペンシルヴァニア州エターズにあるFCIエレクトロニクス
により製造されるMEG-ArrayＴＭコネクタである。分離可能コネクタ132の片側は
、典型的には、プリント基板プロードカード68にはんだ付けされ、相手側は、典
型的に姉妹カード134にはんだ付けされ、これにより姉妹カード134が取り外し可
能にプリント基板プローブカード68bから接続され、多数の信頼性の高い電気接
続部が提供される。姉妹カード134は、好ましくは、さらに、典型的なピッチが
可撓接続部64a-64nの場合の約1mmから分離可能コネクタ132の場合の1.27mmまで
の、電気接続部のファンアウトが提供される。In one embodiment of the probe card assembly 60, the preferred detachable connector 132 is a MEG-Array ™ connector manufactured by FCI Electronics of Etters, PA. One side of the separable connector 132 is typically soldered to a printed circuit board load card 68, and the other side is typically soldered to a sister card 134, which allows the sister card 134 to be removable. Connected from card 68b, a number of reliable electrical connections are provided. The sister card 134 is preferably further provided with fanouts of electrical connections, with typical pitches of about 1 mm for flexible connections 64a-64n to 1.27 mm for separable connectors 132. .

【００７６】 第20図は、ワイヤとばね支柱により吊り下げられるプローブカー
ドアッセンブリ60dの断面図136である。複数のスチールワイヤ(例えば典型的に
は3本以上)により、基板16のZ移動84が可能であり、プリント基板プローブカー
ド68cにはんだ付けされるか、あるいはエポキシ剤により接着されるばね支柱枠1
40には、典型的には、下Z方向力を提供すると共に、走行を制限するために好ま
しくは使用される1本以上のばね支柱141が含まれる。 第21図は、分離可能コネクタ132により脱着可能にプリント基板
プローブカード68に接続される中間姉妹カード134を有する、吊り下げプローブ
カードアッセンブリ60eの断面図142である。可撓接続部64a-64nには、好ましく
は、ばね14、34、50が作られ、プリント基板プローブカード68ならびにプリント
基板プローブカード68と姉妹カード134とを接続する機械接続部の両所が設けら
れる。プローブカードアッセンブリ60eでは、可撓接続部64a-64nは、はんだまた
は導電エポキシのいずれかを用いて、姉妹カード134上の導電パッド143a-143nに
永久的に接続される。可撓接続部64a-64nは、好ましくは、2〜10ミルの範囲で圧
縮された時に、すべての底部プローブばね61a-61nが完全に圧縮されるのに求め
られる力より大きな総合力を提供する設計である。また、可撓接続部64a-64nは
、好ましくは、可撓接続部64a-64nが圧縮されることにより基板16がX、Yまたは
θ方向に移動しないような配置である。FIG. 20 is a sectional view 136 of a probe card assembly 60d suspended by wires and spring struts. A plurality of steel wires (typically three or more) allow Z movement 84 of the substrate 16 and are either soldered to a printed circuit board probe card 68c or glued with an epoxy spring post frame 1
40 typically includes one or more spring struts 141 that are preferably used to provide downward Z-direction force and limit travel. FIG. 21 is a cross-sectional view 142 of a hanging probe card assembly 60e having an intermediate sister card 134 removably connected to a printed circuit board probe card 68 by a separable connector 132. The flexible connections 64a-64n are preferably provided with springs 14, 34, 50 both at the printed circuit board probe card 68 and at the mechanical connection connecting the printed circuit board probe card 68 and the sister card 134. To be In the probe card assembly 60e, the flexible connections 64a-64n are permanently connected to the conductive pads 143a-143n on the sister card 134 using either solder or conductive epoxy. Flexible connections 64a-64n preferably provide a total force greater than that required for all bottom probe springs 61a-61n to be fully compressed when compressed in the range of 2-10 mils. It is a design. Further, the flexible connecting portions 64a-64n are preferably arranged so that the substrate 16 does not move in the X, Y or θ directions due to the compression of the flexible connecting portions 64a-64n.

【００７７】 姉妹カード134に関し基板16の最大Z走行を制限するために、好ま
しくは、上部基板スタンドオフ116が使用され、これにより可撓接続部64a-64nの
保護を行う。上部スタンドオフ116は、また、好ましくは、基板16を姉妹カード1
34から遠ざけ、それにより動作中の基板の振動ならびにびびりを軽減するために
、可撓接続部64a-64n上に僅かな予荷重が存在するように、調製可能である。ま
た、基板16の振動、揺動またはびびりを防止するために、好ましくは、基板16と
姉妹カード14との間に減衰材145(例えばゲルなど)を一箇所以上配置し得る。To limit the maximum Z travel of the substrate 16 with respect to the sister card 134, an upper substrate standoff 116 is preferably used to provide protection for the flexible connections 64a-64n. The upper standoffs 116 also preferably board 16 the sister card 1
It can be adjusted so that there is a slight preload on the flexible connections 64a-64n to keep it away from 34 and thereby reduce vibration and chatter of the substrate during operation. Further, in order to prevent vibration, rocking or chattering of the substrate 16, one or more damping materials 145 (eg gel) may preferably be arranged between the substrate 16 and the sister card 14.

【００７８】 分離可能コネクタ132(例えばFCIコネクタ132など)は、好ましく
は、姉妹カード134とプリント基板プローブカード68との平面コンプライアンス
が提供されるように、寛大な相手共平面要求を有する。また、好ましくは、姉妹
カード134とプリント基板プローブカード68との間に、機械調整機構149(例えば
留め具166やスペーサ164、ナット168およびシム170(第24図)などであるが、これ
らに限られるものではない)を使用し得る。The separable connector 132 (eg, FCI connector 132, etc.) preferably has a generous mating co-planar requirement so that planar compliance of the sister card 134 and the printed circuit board probe card 68 is provided. A mechanical adjustment mechanism 149 (for example, a fastener 166, a spacer 164, a nut 168 and a shim 170 (FIG. 24)) is preferably provided between the sister card 134 and the printed circuit board probe card 68, but is not limited thereto. Not used).

【００７９】 第22図は、プローブスプリング基板16が分離可能列コネクタ147
を介してプリント基板プローブカード68に取り付けられる、プローブカードアッ
センブリ60fの断面図146である。プローブカードアッセンブリ60fは、基板16と
試験中の半導体ウェハ92間の僅かな非平面性がスプリングプローブ61a-61nによ
り吸収されうる、小型の基板16に適している。FIG. 22 shows a row connector 147 in which the probe spring board 16 can be separated.
FIG. 146 is a cross-sectional view 146 of the probe card assembly 60f attached to the printed circuit board probe card 68 via. The probe card assembly 60f is suitable for a small substrate 16 in which a slight non-planarity between the substrate 16 and the semiconductor wafer 92 under test can be absorbed by the spring probes 61a-61n.

【００８０】 第23図は、ナノスプリング基板16が大きな格子列(LGA)挿入コネ
クタ150によりプリント基板プローブカード基板68に取り付けられる、ポゴワイ
ヤ吊り下げプローブカードアッセンブリ60gの断面図148である。一実施態様では
、LGA挿入コネクタ150は、ペンシルヴァニア州ハリスバーグにあるAMP.社が製造
するAMPIFLEXＴＭコネクタである。別の実施態様では、挿入コネクタ150は、ウ
ィスコンシン州ユークレアにあるW.L.ゴア・アンド・アソシエーツ社が製造する
GOREMATEＴＭである。別の実施態様では、プリント基板プローブカード68上で対
向するポゴピン152を基板16上の電気接続部66a-66nに接続するために、ポゴピン
挿入器150が使用される。基板16は、複数のスチール製のポゴ吊り下げワイヤ154
により保持されるが、このワイヤは、僅かに上向きの力を提供し、挿入コネクタ
150を保持するために、好ましくは、バイアスされ、アッセンブリ60gの振動なら
びにびびりを防止する。 小試験面積プローブアッセンブリ。第24図は、主要プリント基板プローブカード
68と、小面積スプリングプローブ基板16に取り付けられる姉妹カード134との間
に、一ヶ所以上において配置される列コネクタを有する、小試験面積プローブア
ッセンブリ60hの断面図である。FIG. 23 is a cross-sectional view 148 of a pogo wire suspended probe card assembly 60g in which the nanospring substrate 16 is attached to the printed circuit board probe card substrate 68 by a large grid array (LGA) insertion connector 150. In one embodiment, LGA insert connector 150 is an AMPIFLEX ™ connector manufactured by AMP. Inc., Harrisburg, PA. In another embodiment, the insert connector 150 is manufactured by WL Gore & Associates, Inc. of Eucrea, Wisconsin.
It is GOREMATE TM . In another embodiment, a pogo pin inserter 150 is used to connect opposing pogo pins 152 on the printed circuit board probe card 68 to electrical connections 66a-66n on the board 16. Substrate 16 is made up of multiple steel pogo suspension wires 154.
This wire provides a slight upward force, but is retained by the insertion connector.
To retain 150, it is preferably biased to prevent vibration and chatter of assembly 60g. Small test area probe assembly. Figure 24 shows the main printed circuit board probe card.
FIG. 10 is a cross-sectional view of a small test area probe assembly 60h having a row connector disposed at one or more locations between a 68 and a sister card 134 attached to the small area spring probe board 16.

【００８１】 上記で述べられるプローブカードアッセンブリ60の多くによりプ
ローブスプリング基板16に対し大きな平面コンプライアンスが提供されるのに対
し、幾つかのプローブカードアッセンブリは、試験中の装置に比較的小さな表面
積が含まれるアプリケーションにおいて使用される。例えば、少数の集積回路44
(例えば2個のICなど)を含むウェハ92の場合、相手基板16の大きさもまた、比較
的小さくなり得る(例えば2cm2未満など)。While many of the probe card assemblies 60 described above provide large planar compliance to the probe spring substrate 16, some probe card assemblies include a relatively small surface area on the device under test. Used in applications. For example, a small number of integrated circuits 44
For a wafer 92 containing (eg, two ICs, etc.), the size of the mating substrate 16 may also be relatively small (eg, less than 2 cm 2 ).

【００８２】 このような実施態様では、そのため、基板16の試験中のウェハ92
に対する平面性は、表面積が広い場合より重大性が薄らぎ、プローブスプリング
61a-61nにより単独で提供されるコンプライアンスは、しばしば、試験環境にお
ける補償において十分である。プローブスプリング61a-61nにより提供されるコ
ンプライアンスは、従来的なニードルスプリングと比べて比較的小さく、このよ
うなアプリケーションは、写真石板法またはMEMSにより形成されるスプリングプ
ローブ61a-61nを有するプローブカードアッセンブリ60に好適である。In such an embodiment, therefore, the wafer 92 under test for substrate 16 is being tested.
Flatness is less important than a large surface area, and the probe spring
The compliance provided by 61a-61n alone is often sufficient for compensation in the test environment. The compliance provided by the probe springs 61a-61n is relatively small compared to conventional needle springs, and such applications include probe card assemblies 60 with spring probes 61a-61n formed by photolithography or MEMS. Suitable for

【００８３】 プローブカードアッセンブリ60hは、そのため、本質的に複雑で
はなく、典型的には多層プローブカードアッセンブリ設計よりもさらに入手可能
である。基板16のコストは、基板16の表面積に大きく左右されるため、小型の基
板16の場合、プローブカードアッセンブリ60hのコストが軽減される。The probe card assembly 60h is therefore not inherently complex and is typically more available than a multilayer probe card assembly design. Since the cost of the substrate 16 greatly depends on the surface area of the substrate 16, the cost of the probe card assembly 60h is reduced in the case of the small substrate 16.

【００８４】 プローブスプリング61a-61nは、上記で説明されるとおり、硬い
基板16の下表面62a上に、薄膜またはMEMS加工法のいずれかにより作製される。
プローブスプリング61a-61nからの信号は、基板16の上面62bに配置される金属パ
ッド182、184、186(第26図)の列に、一方または両方の表面62a、62bと導電通路6
6a-66n上のメタルトレースを使い、基板16を通りファンアウトされる。頂部パッ
ドは、共通のマイクロボールグリッドはんだ列パッドにより、0.5mmなどの列ピ
ッチにおいて姉妹カード134に接続される。姉妹カード134は、さらに、列のピッ
チを増大しながらパッドに延び、姉妹カード134の対向する表面上のピッチは約0
.050インチである。ペンシルヴァニア州エターズにあるFCIエレクトロニクス社
が製造するMEG-ArrayＴＭコネクタなどの面積列コネクタ162を使用して、0.050
インチピッチパッド列をプリント基板プローブカード68に接続する。低インピー
ダンス電力のフィルタリングを防止するために、サウスカロライナ州マートルビ
ーチにあるAVX社が製造するLICAＴＭコンデンサなどの電力バイパスコンデンサ1
27を、好ましくは、マイクロBGAパッド182、184、186の近くにおいて、姉妹カー
ド134に追加する。The probe springs 61a-61n are fabricated on the lower surface 62a of the hard substrate 16 by either thin film or MEMS processing, as described above.
The signals from the probe springs 61a-61n are transmitted to the rows of metal pads 182, 184, 186 (Fig. 26) located on the upper surface 62b of the substrate 16 on one or both surfaces 62a, 62b and the conductive paths 6.
Fanout through board 16 with metal traces on 6a-66n. The top pads are connected to the sister card 134 by a common microball grid solder row pad at a row pitch such as 0.5 mm. The sister card 134 also extends to the pad while increasing the pitch of the rows, with the pitch on the opposite surface of the sister card 134 being approximately 0.
It is .050 inches. 0.050 using area column connector 162, such as the MEG-Array ™ connector manufactured by FCI Electronics, Inc. of Etters, PA.
The inch pitch pad row is connected to the printed circuit board probe card 68. A power bypass capacitor, such as the LICA ™ capacitor manufactured by AVX in Myrtle Beach, SC to prevent low impedance power filtering 1
27 is added to sister card 134, preferably near micro BGA pads 182, 184, 186.

【００８５】 小試験面積プローブカードアッセンブリ60hには、好ましくは、
プリント基板プローブカード基板68と姉妹カード134とをつなげるための機械接
続手段が含まれる。第24図で示されるプローブカードアッセンブリ60hの実施態
様では、一個以上のスペーサ164ならびに間隔シム170により、姉妹カード134と
プリント基板プローブカード基板68との制御された分離距離ならびに心合せが提
供され、一個以上の留め具166とナットにより、機械取付け手段が提供される。
スペーサ164と、シム170、留め具166およびナット168の組合せは第24図で示され
ているが、小試験面積プローブカードアッセンブリ60hの別の実施態様では、ば
ねつき留め具や接着剤による隔離またはその他の取付けハードウェハの組合せな
ど、これらに限られることなく、姉妹カード134とプリント基板プローブカード
基板68を結びつけるためのあらゆる手段の組合せを使用し得る。The small test area probe card assembly 60h preferably includes
A mechanical connection means is included for connecting the printed circuit board probe card board 68 and the sister card 134. In the embodiment of probe card assembly 60h shown in FIG. 24, one or more spacers 164 and spacing shims 170 provide controlled separation and alignment of sister card 134 and printed circuit board probe card board 68, One or more fasteners 166 and nuts provide a mechanical attachment means.
Although the combination of spacer 164 and shim 170, fastener 166 and nut 168 is shown in FIG. 24, another embodiment of the small test area probe card assembly 60h provides spring-loaded fasteners or adhesive isolation or Any combination of means for connecting the sister card 134 and the printed circuit board probe card board 68 may be used, including but not limited to other mounting hard wafer combinations.

【００８６】 下部基板スタンドオフ114は、典型的にはその他の基板16上の機
能部よりも背が高く(スプリングの先端部61a-61nを除く)、好ましくは試験中の
半導体ウェハ92上の、のこ道94に一致させ、それにより試験中のウェハ92が基板
16内にクラッシュするのを防止し、半導体ウェハ92の能動領域への損傷を回避す
るために、好ましくは基板16の下部表面62a上に配置される。The lower substrate standoffs 114 are typically taller than the features on the other substrate 16 (except for the spring tips 61a-61n), preferably on the semiconductor wafer 92 under test. Match the saw path 94 so that the wafer under test 92
It is preferably located on the lower surface 62a of the substrate 16 to prevent crashing into the 16 and avoid damage to the active areas of the semiconductor wafer 92.

【００８７】 第24図で示されるように、基板16には、好ましくはアクセス用の
窓123(第17図)が含まれ、姉妹カード134にもまた好ましくは姉妹カードアクセス
穴163が含まれるとともに、プリント基板プローブカード68には、半導体ウェハ9
2へのアクセスが提供され、プローブカードアッセンブリ60hがウェハ92上に位置
決めされるように、好ましくは、プローブカードアクセス穴165が含まれる(例え
ば目視心合せ用あるいは電子ビーム探査用など)。アクセス穴123、163、165は、
好ましくは、プローブカードアッセンブリ60の何れにおいても使用され得る。As shown in FIG. 24, the substrate 16 preferably includes an access window 123 (FIG. 17) and the sister card 134 also preferably includes a sister card access hole 163. , Printed circuit board probe card 68, semiconductor wafer 9
Probe card access holes 165 are preferably included (eg, for visual alignment or electron beam probing, etc.) so that access to the 2 is provided and the probe card assembly 60h is positioned on the wafer 92. Access holes 123, 163, 165 are
Preferably, it may be used in any of the probe card assemblies 60.

【００８８】 第25図は、複数のマイクロボール格子列スプリングプローブコネ
クタチップ基板16がレイアウトされる、基板ウェハ174の上面図である。小さな
表面積174を有するスプリングプローブ基板16の場合、幾つかのスプリングプロ
ーブコネクタチップ基板16は、典型的には、単一ウェハ174から作製される。例
えば、第25図で示されるように、標準的な4インチ丸開始ウェハ174上には、幅17
6×長さ178(例えば14mm2)の広さを最大で24箇所確立し得る。また、別の基板(例
えば16a、16b)は、開始ウェハ175を横断して作製し得るため、マスキングコスト
や化工費用など、別のスプリングプローブ基板16の生産コスト(多大になり得る)
が分担される。このため、別の基板16a、16bを開発するためのコストは非常に軽
減され得る(例えば10以上のファクタ分など)。FIG. 25 is a top view of a substrate wafer 174 on which a plurality of microball grid array spring probe connector chip substrates 16 are laid out. For spring probe substrates 16 having a small surface area 174, some spring probe connector chip substrates 16 are typically made from a single wafer 174. For example, as shown in FIG. 25, a standard 4-inch round starting wafer 174 has a width of 17
Widths of 6 × length 178 (eg 14 mm 2 ) can be established up to 24 places. Also, because another substrate (e.g., 16a, 16b) can be produced across the starting wafer 175, the production cost of another spring probe substrate 16 (which can be significant), such as masking costs and fabrication costs.
Will be shared. Therefore, the cost for developing another substrate 16a, 16b can be greatly reduced (for example, a factor of 10 or more).

【００８９】 第26図は、14mm2スプリングプローブコネクタチップ(NSCC)16b用
の単一0.5mmピッチマイクロボール格子列180の上面図である。マイクロBGAパッ
ド182、184、186は、好ましくは、標準ピッチ(例えば0.5mm)で取り付けられる。
パッド182の外側5列と中央パッド184により、341ヶ所の信号接続部が提供され、
内側の2列186により、96ヶ所の専用電力および接地接続部が提供される。スプリ
ングプローブ61a-61nへの経路追跡をカスタマイズすることにより、試験中の集
積回路44に見合った固有の電力/接地スプリング位置が、経路用の単相によりも
たらされる。FIG. 26 is a top view of a single 0.5 mm pitch microball grid array 180 for a 14 mm 2 spring probe connector chip (NSCC) 16b. The micro BGA pads 182, 184, 186 are preferably mounted with a standard pitch (eg 0.5 mm).
The outer five rows of pads 182 and the central pad 184 provide 341 signal connections.
The inner two rows 186 provide 96 dedicated power and ground connections. By customizing the path traces to the spring probes 61a-61n, the unique power / ground spring position for the integrated circuit 44 under test is provided by the single phase for the path.

【００９０】 試験中の装置44の能動素子44に損傷を与えないため、スタンドオ
フ144は、好ましくは、けがきレーン94など、ウェハ92の非能動領域に適した位
置に配置される。また、好ましくは、心合せマーク185が、基板ウェハ174上に、
一ヶ所以上において配置される。プローブカードアッセンブリ60の生産コストな
らびに応答時間は、マイクロBGAパッド列180のフットプリントや姉妹カード134
ならびにプリント基板プローブカード68を標準化することにより、大きく改善さ
れる。マイクロBGAパッド列180ならびに基板上に配置されるパッド用の電力/接
地パッド割当て部16、134、68を標準化することにより、基板174内における通路
66a-66nのパターンが標準化される。To avoid damaging the active elements 44 of the device 44 under test, the standoffs 144 are preferably located in suitable locations for inactive areas of the wafer 92, such as the scribe lane 94. Further, preferably, the alignment mark 185 is provided on the substrate wafer 174.
Placed in more than one place. The production cost and response time of the probe card assembly 60 is based on the footprint of the micro BGA pad row 180 and the sister card 134.
Also, by standardizing the printed circuit board probe card 68, it is greatly improved. Paths in board 174 are standardized by standardizing micro / BGA pad row 180 as well as power / ground pad assignments 16, 134, 68 for pads located on the board.
66a-66n patterns are standardized.

【００９１】 プローブのその他のコンポーネント類を標準化することにより、
プリント基板プローブカード68(および幾つかの実施態様においては姉妹カード1
34)を、基板16の経路付けのみがカスタマイズされる、別の基板16ならびに集積
回路装置44において使用される。また、通路66a-66nの標準化パターンを有する
開始基板174(第25図)を使用することにより、多数の開始基板174が注文、保管、
使用されることになり、このため開始基板174のコストが軽減され、しばしば開
始基板174を取得するためのリードタイムが短縮される。 別のプローブスプリングのアプリケーション。マサチューセッツ州マンスフィー
ルドにあるテキサス・インストルメンツ社が製造するDieMateＴＭバーンインソ
ケットやカリフォルニア州フレモントにあるアエア・テスト社から入手可能なDi
eＴＭPakバーンインソケット用などベアーダイバーンインソケットにおいて、写
真石板またはMEMSスプリングプローブ61、14、34、50を、代わりに使用し得る。
縁の周りで基板16に接触するベアーダイバーンインソケットの場合、プローブス
プリング61のスプリングとファンアウト金属被覆は、基板16の一面(例えばプロ
ーブ面62a)においてのみ必要とされる。必要とされるファンアウトは、基板16の
縁にあるパッドに経路付けされる必要があるI/O信号の数に基づき、基板16の大
きさを決定するために使用される。また、上記で述べるように、基板16の通路66
は、I/O信号を基板16の対面62b上のパッド列に経路付けするために使用可能であ
り、これにより基板はより小さくなり、結果的に製作費用が軽減されることにな
る。 タイルプローブアッセンブリ。第27図は、プローブストリップ長さ198とプロー
ブストリップ幅200とを有するタイルプローブストリップの平面図190である。タ
イルプローブストリップ192には複数のプローブストリップ接触領域194a-194nが
あり、それぞれ複数のスプリングプローブ61a-61nを有している。また、開示さ
れている実施態様では、スプリングプローブ61a-61nは、縦方向に心合せされた
プローブ領域196a、196b内に配置される。一つ以上のタイルプローブストリップ
192をプローブカードアッセンブリにおいて使用することにより、半導体ウェハ9
2の隣接する集積回路装置現場44の試験を行うためなど、複数の集積回路装置44
と電気的に同時に接触可能となる。複数のプローブストリップ接触領域194a-194
nは、好ましくは、ウェハ92上において対称的な複数の集積回路装置44と心合せ
されるように、タイルプローブストリップ192に沿って、対称的に配置される。By standardizing the other components of the probe,
Printed circuit board probe card 68 (and sister card 1 in some embodiments)
34) is used in another substrate 16 as well as integrated circuit device 44, where only the routing of substrate 16 is customized. Further, by using the starting substrate 174 (FIG. 25) having a standardized pattern of passages 66a-66n, a large number of starting substrates 174 can be ordered, stored,
Will be used, which reduces the cost of the starting substrate 174 and often reduces the lead time for obtaining the starting substrate 174. Another probe spring application. Di available from DieMate ™ burn-in sockets manufactured by Texas Instruments Incorporated of Mansfield, Massachusetts and Aea Test Inc. of Fremont, Calif.
In a bare die burn-in socket, such as for an e ™ Pak burn-in socket, a photographic slab or MEMS spring probe 61, 14, 34, 50 may be used instead.
For bare die burn-in sockets that contact the substrate 16 around the edge, the spring and fanout metallization of the probe spring 61 is only required on one side of the substrate 16 (eg, the probe side 62a). The required fanout is used to size the substrate 16 based on the number of I / O signals that need to be routed to the pads on the edge of the substrate 16. Also, as described above, the passage 66 of the substrate 16 is
Can be used to route I / O signals to a row of pads on the facing surface 62b of the substrate 16, which results in a smaller substrate, resulting in lower manufacturing costs. Tile probe assembly. FIG. 27 is a plan view 190 of a tiled probe strip having a probe strip length 198 and a probe strip width 200. The tile probe strip 192 has a plurality of probe strip contact areas 194a-194n, each having a plurality of spring probes 61a-61n. Also, in the disclosed embodiment, the spring probes 61a-61n are located within the longitudinally centered probe regions 196a, 196b. One or more tile probe strips
By using the 192 in a probe card assembly,
Multiple integrated circuit devices 44, such as for testing two adjacent integrated circuit device sites 44
And can be electrically contacted at the same time. Multiple probe strip contact areas 194a-194
The n is preferably symmetrically arranged along the tile probe strip 192 so as to be aligned with the plurality of symmetrical integrated circuit devices 44 on the wafer 92.

【００９２】 また、スプリングプローブ61a-61nを有するタイルプローブスト
リップ192には、典型的には、電気通路66a-66nと電気接続部64a-64n(第1図、第1
7図、第21図)が含まれ、これにより、スプリングプローブ61a-61nが典型的に試
験中の特定の装置44に見合う配置となり、プローブストリップ192に標準電気通
路66a-66nおよび電気接続部列64a-64nが含まれることになる。例えば、第28図お
よび第29図で示されるプローブカードアッセンブリ202では、各タイルプローブ
ストリップ192に、はんだ接続による標準ボール格子列160が含まれる。このため
、タイルプローブストリップ192の好ましい実施態様においては、試験中の特定
の装置44に見合った配置のスプリングプローブ61a-61nが含まれるため、タイル
プローブストリップ192は、標準化姉妹カード204および/または標準化中間コネ
クタ(例えば分離可能コネクタ132など)に取付け可能であり、そのためタイルプ
ローブアッセンブリ202を生産するための技術工学的な開発コストが最小限に抑
えられる。In addition, the tile probe strip 192 having the spring probes 61a-61n typically includes electrical passages 66a-66n and electrical connections 64a-64n (see FIGS.
(FIG. 7, FIG. 21), which allows the spring probes 61a-61n to be placed in a configuration that typically suits the particular device 44 under test, and the probe strip 192 to include standard electrical passages 66a-66n and electrical connection rows. 64a-64n will be included. For example, in the probe card assembly 202 shown in FIGS. 28 and 29, each tile probe strip 192 includes a standard ball grid array 160 with solder connections. As such, the preferred embodiment of the tile probe strip 192 includes the spring probes 61a-61n in an arrangement that is commensurate with the particular device under test 44 so that the tile probe strip 192 is standardized sister card 204 and / or standardized. It can be attached to an intermediate connector (eg, separable connector 132, etc.), which minimizes engineering development costs for producing tile probe assembly 202.

【００９３】 第28図は、電導性通路205の列207(第29図)を含む支持基板204に
取り付けられる複数のタイルプローブストリップから構成されるタイルプローブ
ヘッド202の部分下面図である。第29図は、半導体ウェハ92上に配置される複数
の集積回路装置44に接触するために使用される、プローブカードに取り付けられ
る複数のタイルプローブストリップ192の側面図である。タイルプローブヘッド2
02は、典型的には、半導体ウェハ92上に配置される複数の集積回路装置44と接触
するために使用される。複数のタイルプローブストリップ192は、対称的なウェ
ハ92上の複数の集積回路装置44と心合せされるように、好ましくは、基板204を
対称的に横断する配置である。FIG. 28 is a partial bottom view of a tile probe head 202 composed of a plurality of tile probe strips attached to a support substrate 204 that includes rows 207 of conductive channels 205 (FIG. 29). FIG. 29 is a side view of a plurality of tile probe strips 192 attached to a probe card used to contact a plurality of integrated circuit devices 44 disposed on a semiconductor wafer 92. Tile probe head 2
02 is typically used to contact a plurality of integrated circuit devices 44 disposed on semiconductor wafer 92. The plurality of tile probe strips 192 are preferably arranged symmetrically across the substrate 204 so as to be aligned with the plurality of integrated circuit devices 44 on the symmetrical wafer 92.

【００９４】 基板204は、好ましくは、熱膨張係数(TCE)が低く、好ましくは、
シリコンに見合う程度である。また、基板204は、典型的には、多数の信号トレ
ース46を基板204の対面209b上のコネクタにファンアウトする。一実施態様にお
いては、基板204はシリコンウェハであり、通路205a-205n(例えば0.056インチピ
ッチで配置されるなど)が含まれるとともに、一方または両方の基板表面209a、2
09b上に薄膜経路46が形成される。The substrate 204 preferably has a low coefficient of thermal expansion (TCE), preferably
It is comparable to silicon. The board 204 also typically fans out a number of signal traces 46 to connectors on the facing 209b of the board 204. In one embodiment, the substrate 204 is a silicon wafer and includes passages 205a-205n (eg, arranged at a 0.056 inch pitch) and one or both substrate surfaces 209a, 2
A thin film path 46 is formed on 09b.

【００９５】 第28図ならびに第29図で示されるタイルプローブヘッド202の場
合、タイルプローブストリップ192には、試験中の装置44の反対側(例えば集積回
路装置現場44の右および左側など)に配置されるパッド47を有する集積回路装置4
4上のパッド47の列に接触するために使用されるプローブスプリング61群が含ま
れる。開示されているタイルプローブヘッド202では、プローブストリップ192は
、プローブストリップ192の一つが、典型的には、一回路装置現場44の右側に接
触するように(例えば第27図のプローブ接触領域196aを使うなどして)、かてて加
えて近くの回路装置現場44の左側に接触するように (例えば第27図のプローブ接
触領域196bを使うなどして)配置される。第28図で示される実施態様では、この
ため、複数のタイルプローブストリップ192と複数の集積回路装置44間が同時に
接触することになり、これにより隣接するタイルプローブストリップ192間に十
分な公差が生まれ、タイルプローブストリップ192の側縁は、好ましくも、集積
回路装置現場44の、のこ道上に配置され得る。例えば、隣接するウェハ92上の装
置44を結ぶのこ道94は、一般に、4〜8ミル位数幅とし得るため、タイルプローブ
カードアッセンブリ202内のタイルプローブストリップ192間の隙間は類似する幅
になる。For the tile probe head 202 shown in FIGS. 28 and 29, the tile probe strip 192 is located on the opposite side of the device 44 under test (eg, right and left of the integrated circuit device site 44, etc.). Integrated circuit device 4 with pad 47
A group of probe springs 61 used to contact the row of pads 47 on the 4 is included. In the disclosed tile probe head 202, the probe strips 192 are arranged so that one of the probe strips 192 typically contacts the right side of one circuit device site 44 (e.g., probe contact area 196a of FIG. 27). In addition, it is arranged so as to contact the left side of the nearby circuit device site 44 (for example, by using the probe contact area 196b of FIG. 27). In the embodiment shown in FIG. 28, this results in simultaneous contact between multiple tile probe strips 192 and multiple integrated circuit devices 44, which creates sufficient tolerance between adjacent tile probe strips 192. The side edges of the tile probe strip 192 may preferably be located on the saw path of the integrated circuit device site 44. For example, the sawtooth path 94 connecting the devices 44 on adjacent wafers 92 may typically be 4-8 mils wide, so that the gap between the tile probe strips 192 in the tile probe card assembly 202 will be of similar width. Become.

【００９６】 別のタイルプローブヘッドアッセンブリ202の実施態様では、す
べての集積回路現場44用のパッド47が、単一プローブストリップ192からのプロ
ーブにより接触され得る。 バーンイン構造部。第30図は、複数の集積回路装置44を暫定的にバーンインボー
ド212に接続させるためのバーンイン構造部210の部分断面図である。プローブス
プリング列(すなわちナノスプリング)接触器チップ(NSCC)214は、複数の集積回
路装置44と外部バーンイン回路構成(非表示)間の電気的な接続を提供するマイク
ロボール格子列216によるなどして、バーンインボード212に取り付けられる。ボ
ードの真空ポート218は、好ましくは、バーンインボード212内に画定され、接触
器チップ真空ポート220は、好ましくは、NSCC基板内に画定されるため、ボード
真空ポート218は、総体的に接触器チップ真空ポート220に心合せされる(例えば
、ボード真空ポート218を介して加えられる真空引きは、総体的に心合わせられ
る接触器チップ真空ポート220にも加えられるなど)。気密部222(例えばエポキシ
など)は、好ましくは、マイクロBGAボール列216を介して加えられた真空引きの
損失を防止するために、各ナノスプリング接触器チップ214の縁の周りに分配さ
れる。In another tile probe head assembly 202 embodiment, the pads 47 for all integrated circuit sites 44 may be contacted by probes from a single probe strip 192. Burn-in structure department. FIG. 30 is a partial cross-sectional view of the burn-in structure portion 210 for temporarily connecting the plurality of integrated circuit devices 44 to the burn-in board 212. A probe spring array (i.e., nanospring) contactor chip (NSCC) 214, such as by a microball grid array 216, that provides electrical connections between multiple integrated circuit devices 44 and external burn-in circuitry (not shown). , Attached to the burn-in board 212. The board vacuum port 218 is preferably defined in the burn-in board 212 and the contactor chip vacuum port 220 is preferably defined in the NSCC substrate so that the board vacuum port 218 is generally a contactor chip. Aligned to vacuum port 220 (eg, vacuum applied via board vacuum port 218 is also applied to globally centered contactor tip vacuum port 220, etc.). A hermetic seal 222 (eg, epoxy) is preferably distributed around the edge of each nanospring contactor tip 214 to prevent loss of vacuum applied via the micro BGA ball row 216.

【００９７】 集積回路装置44は、初期において、ナノスプリング接触器チップ
214上に配置されるため(例えば「ピックアンドプレイス」機など)、バーンインボ
ード212上のボード真空ポート218およびナノスプリング接触器チップ214上の総
体的に心合わせられる接触器チップ真空ポート220に作用する真空引きにより、
配置されている集積回路装置44がその配置位置から移動するのが防止される。The integrated circuit device 44 initially comprises a nanospring contactor chip.
Acts on the board vacuum port 218 on the burn-in board 212 and the globally centered contactor tip vacuum port 220 on the nanospring contactor tip 214, as it is placed on the 214 (eg, a "pick and place" machine, etc.). By vacuuming
The arranged integrated circuit device 44 is prevented from moving from its arranged position.

【００９８】 すべての集積回路装置44が対応する接触器チップ214上に配置さ
れると、集積回路装置44をバーンイン操作中に適所で保持するために、好ましく
は、集積回路装置44と接触する形でクランプ板224が配置される。また、クラン
プ板224とバーンインボード212に平面公差を与えるために、試験中の集積回路装
置44上に押し上げるためのスプリングパッド226を、それぞれ使用し得る。バー
ンイン構造部210には、好ましくは、クランプ板224が集積回路装置44に接触する
形で配置されると、クランプ板224がバーンインボード212に取り付き、同時に動
作している真空引きをオフにするような、クランプ板224を保持するための手段2
17が含まれる。 改良スプリングプローブにおける保護塗装工程。上記で述べられるように、スプ
リングプローブ61により、ハイピッチでピンのカウント性が高いうえ、さらに可
撓性を有するという利点が提供されるため、これらは、幅広いアプリケーション
において使用し得る。但し、これらの典型的な小型スプリングプローブ61を使っ
て、半導体ウェハ92などに取り付けられる集積回路装置44の、しばしば酸化物層
を含むトレース46と接触する場合、スプリングプローブ61は、しばしば、酸化物
層を通り抜けたうえで金属トレース部または導電パッドと十分な電気的接触を確
立するように求められる。またスプリングプローブ61は、しばしば頻繁に使用さ
れるため、小さくて保護策が施されていないスプリングプローブの先端部24は、
磨耗し得る。このため、プローブスプリング61の接触先端部24に、導電磨耗塗装
を施すことが得策となるが、このような保護塗装においては、スプリング先端部
24の両全面を覆う必要がある。Once all the integrated circuit devices 44 have been placed on the corresponding contactor chips 214, the integrated circuit devices 44 are preferably in contact with the integrated circuit devices 44 in order to hold them in place during the burn-in operation. Then, the clamp plate 224 is arranged. Also, spring pads 226 may be used to push up onto the integrated circuit device 44 under test, respectively, to provide planar tolerances for the clamp plate 224 and the burn-in board 212. The burn-in structure 210 is preferably arranged such that the clamp plate 224 is placed in contact with the integrated circuit device 44 so that the clamp plate 224 attaches to the burn-in board 212 and simultaneously turns off the active vacuum. A means for holding the clamp plate 224 2
17 are included. Protective coating process for the improved spring probe. As mentioned above, the spring probes 61 can be used in a wide range of applications because they provide the advantage of high pitch, high pin count, and additional flexibility. However, when these typical miniature spring probes 61 are used to contact traces 46 of an integrated circuit device 44, such as those mounted on a semiconductor wafer 92, which often include oxide layers, the spring probes 61 are often oxide. It is required to pass through the layers and establish sufficient electrical contact with the metal traces or conductive pads. Also, since the spring probe 61 is often used, the tip 24 of the spring probe, which is small and unprotected,
Can be worn. For this reason, it is a good idea to apply conductive wear coating to the contact tip 24 of the probe spring 61.
Both sides of 24 need to be covered.

【００９９】 上記で述べられるように、プローブスプリング61は、プラズマ化
学蒸着工程ならびに写真石版工程により形成されるが、これは米国特許第5,848,
685号ならびに同第5,613,861号で開示されるように、導電材料の連続層が基板に
形成され、非平面スプリングがその後形成される。このような工程では、しかし
ながら、蒸着工程中に施される保護塗装により、実質的に、形成された非平面プ
ローブスプリングのすべての面に連続的にコーティングを施すことは無理である
。As mentioned above, the probe spring 61 is formed by a plasma chemical vapor deposition process as well as a photolithographic process, which is described in US Pat. No. 5,848,
A continuous layer of conductive material is formed on the substrate and a non-planar spring is subsequently formed, as disclosed in U.S. Pat. No. 685 and No. 5,613,861. In such processes, however, the protective coating applied during the vapor deposition process does not allow for substantially continuous coating of substantially all surfaces of the formed non-planar probe spring.

【０１００】 プローブスプリング61は、解放後、基板の表面に対し平面ではな
い。このため、保護塗装は、スプリング61が解放層18から解放された後で施され
る。第31図は、一個以上の非平面プローブスプリング61を有するスプリングプロ
ーブアッセンブリ基板16のプローブ表面に保護塗装232が施される、スプリング
プローブアッセンブリ塗装工程の第一段階230を示す図である。スプリングプロ
ーブアッセンブリ塗装工程により、非平面プローブスプリング61上の保護層が形
成される。塗装工程は、幅広い非平面構造部に対し使用し得るが、特に、薄膜お
よびMEMSプローブスプリング接触部61の処理において有益である。第31図におい
て、導電保護塗装が施されるのは、好ましくは、窒化チタン、ロジウム、タング
ステンまたはニッケルなど、固めの導電材料である。また、導電保護塗装が施さ
れるのは、好ましくは、不活性材料であり、このため、スプリングプローブ61の
プローブ先端部24に対し潤滑特性を提供するため(すなわち摩擦係数が低い)、試
験中の装置とスプリングプローブ61の両者における磨耗が最低限に抑えられる。After being released, the probe spring 61 is not flat with respect to the surface of the substrate. For this reason, the protective coating is applied after the spring 61 is released from the release layer 18. FIG. 31 is a diagram showing a first step 230 of the spring probe assembly coating process in which a protective coating 232 is applied to the probe surface of the spring probe assembly substrate 16 having one or more non-planar probe springs 61. The spring probe assembly coating process forms a protective layer on the non-planar probe spring 61. The painting process can be used for a wide variety of non-planar structures, but is particularly useful in treating thin film and MEMS probe spring contacts 61. In FIG. 31, the conductive protective coating is preferably applied to a solid conductive material such as titanium nitride, rhodium, tungsten or nickel. In addition, it is preferable that the conductive protective coating is applied to an inert material, and therefore, to provide the lubricating property to the probe tip portion 24 of the spring probe 61 (that is, the coefficient of friction is low). Wear on both the device and the spring probe 61 is minimized.

【０１０１】 保護塗装233が基板16およびプローブ61に施されると232、基板16
の露出表面62上の平面および非平面領域の両者が保護塗装233により覆われる。
スプリングプローブ16は塗装段階230中に保護塗装233により覆われ、基板面のす
べてのトレースは、共に、導電塗装が施された部分233から電気的に短絡される
。導電塗装部233は、このため、異なるプローブスプリング61とその各トレース
間の電気的分離を回復させるために、パターン化されるか、あるいは部分的に取
り除かれる必要がある。選択的に導電塗装部をエッチングにより取り除くために
は、従来のフォトマスキング工程が、典型的にはほとんどの集積回路処理におい
て使用されるが、このようなフォトマスキング工程は、平面構造物に対して使用
される。When the protective coating 233 is applied to the substrate 16 and the probe 61 232.
Both the planar and non-planar areas on the exposed surface 62 of are covered by a protective coating 233.
The spring probe 16 is covered with a protective coating 233 during the painting step 230, and all traces on the substrate surface are electrically shorted together from the conductively coated portion 233. The conductive coating 233 thus needs to be patterned or partially removed to restore electrical isolation between the different probe springs 61 and their respective traces. Conventional photomasking processes are typically used in most integrated circuit processing to selectively etch away conductive coatings, but such photomasking processes are used for planar structures. used.

【０１０２】 第32図は、フォトレジスト材料240(例えば深さ約10ミクロン)が、
好ましくはディッピングスタンドオフ238(例えば高さ約30ミクロン)を有する第
二基板236に塗布される、スプリングプローブアッセンブリ塗装工程の第二段階2
34を示す図である。フォトレジスト材料240は、プローブスプリングの非平面部
に形成される保護層233を保護するために使用される。第33図は、塗装されたス
プリングプローブアッセンブリを部分的に、制御可能に第二基板236のフォトレ
ジスト材料240内に浸漬する242、スプリングプローブアッセンブリ塗装工程の第
三段階を示す図である。塗布されるフォトレジスト材料240の深さが、結局のと
ころ、残りの保護と層部233を制御するものであり、基板16はフォトレジスト材
料240内において、典型的には第二基板236のフォトレジスト材料240の塗布深さ
とディッピングスタンドオフ20の高さが制御される、要求される深さまで下降さ
れる。塗布深さは、基板16のフォトレジスト材料240内への移動を制御するため
に、処理装置の軸運動を制御するなどして、オペレータにより代わりに制御され
得る。FIG. 32 shows that photoresist material 240 (eg, about 10 microns deep)
The second stage 2 of the spring probe assembly coating process, which is preferably applied to a second substrate 236 having a dipping standoff 238 (eg, about 30 microns high).
It is a figure which shows 34. The photoresist material 240 is used to protect the protective layer 233 formed on the non-planar portion of the probe spring. FIG. 33 shows a third step of the spring probe assembly painting process, in which the painted spring probe assembly is partially and controllably immersed 242 in the photoresist material 240 of the second substrate 236. The depth of the photoresist material 240 applied ultimately controls the remaining protection and layer 233, and the substrate 16 is within the photoresist material 240, typically the photoresist of the second substrate 236. The depth of application of resist material 240 and the height of dipping standoff 20 are controlled and lowered to the required depth. The coating depth may instead be controlled by the operator, such as by controlling the axial movement of the processing equipment to control the movement of the substrate 16 into the photoresist material 240.

【０１０３】 第34図は、塗装され、部分的に浸漬されたスプリングプローブア
ッセンブリが、第二基板16からフォトレジスト材料から外され246、穏やかに焼
成され、保護的に233塗装されたプローブスプリング61が焼成されたフォトレジ
スト層248に覆われたまま残される、スプリングプローブアッセンブリ塗装工程
の第四段階を示す図である。第35図は、塗装され、浸漬されたスプリングプロー
ブアッセンブリ16、61にエッチングが施され250、それにより保護塗装233が基板
16の一部(すなわち基板のフィールド領域)および焼成されたフォトレジスト層24
8内に含まれる非浸漬プローブスプリング61から剥がされる、スプリングプロー
ブアッセンブリ塗装工程の第五段階を示す図である。第36図は、フォトレジスト
層248がフォトレジスト層248内に含まれていたプローブスプリング61の一部から
剥がされ、その結果保護塗装部233が暴露される、スプリングプローブアッセン
ブリ塗装工程の第六段階を示す図である。FIG. 34 shows a probe spring 61 painted and partially dipped 246 removed from the photoresist material from the second substrate 16 and gently baked and protectively painted 233. FIG. 6 is a diagram showing a fourth step of the spring probe assembly coating process in which the photoresist is left covered with the baked photoresist layer 248. FIG. 35 shows that painted and dipped spring probe assemblies 16, 61 are etched 250, which results in a protective coating 233 on the substrate.
Part of 16 (i.e. the field area of the substrate) and the baked photoresist layer 24
FIG. 11 is a diagram showing a fifth step of the spring probe assembly coating process, which is peeled off from the non-immersed probe spring 61 included in FIG. FIG. 36 shows the sixth step of the spring probe assembly coating process in which the photoresist layer 248 is peeled off from a part of the probe spring 61 contained in the photoresist layer 248, and as a result, the protective coating portion 233 is exposed. FIG.

【０１０４】 このため、非平面プローブ塗装工程により、プローブスプリング
の先端部24に保護塗装が施され、基板表面16と、スプリングプローブ61のフォト
レジスト層248により塗装が施されていない一部における不要な保護塗装部はエ
ッチングされる。 超高周波数アプリケーションのスプリングプローブ基板。上記で述べられるよう
に、プローブカードアッセンブリ60の構造により、プローブの先端61a-61nと、
プリント基板プローブカード68内の制御されたインピーダンス環境間の電気的距
離を非常に短くできるため、プローブカードアッセンブリ60を高周波アプリケー
ションにおいて使用することができる。また、スプリングプローブ基板16は、好
ましくは、超高周波数アプリケーション用に変更され得る。第37図は、超高周波
スプリングプローブ基板16の部分断面図260である。基板16の片面または両面62a
、62b上のトレースのインピーダンスが制御される必要がある実施態様において
、トレース270の頂部か、トレース270の下、あるいはトレース270の上および下
のいずれかにおいて、基板16内に、導電基準面262a、262bを追加し得る。基板16
は、また、効果的にシールド動軸伝達ライン環境268を提供するために、基準面2
62a、262bの1面または2面に接続される、代わりの接地基準トレース266a、266b
を含み得る。スプリングプローブ基板16は、典型的にはセラミック材料であり、
基準面と基準面との間に存在する層264は、典型的には誘電材料である。Therefore, the tip end 24 of the probe spring is protected by the non-planar probe coating process, and unnecessary in the substrate surface 16 and the part not coated by the photoresist layer 248 of the spring probe 61. The protective coating is etched. Spring probe board for ultra high frequency applications. As mentioned above, the structure of the probe card assembly 60 allows the probe tips 61a-61n and
The very short electrical distance between the controlled impedance environments within the printed circuit board probe card 68 allows the probe card assembly 60 to be used in high frequency applications. Also, the spring probe substrate 16 may preferably be modified for very high frequency applications. FIG. 37 is a partial cross-sectional view 260 of the super high frequency spring probe substrate 16. One or both sides of board 16 62a
, 62b in which the impedance of the traces needs to be controlled, either within the top of trace 270, below trace 270, or above and below trace 270, within substrate 16 and within conductive reference plane 262a. , 262b can be added. Board 16
The reference plane 2 to also effectively provide the shield shaft transmission line environment 268
Alternate ground reference traces 266a, 266b connected to one or two sides of 62a, 262b
Can be included. Spring probe substrate 16 is typically a ceramic material,
The layer 264 that lies between the reference planes is typically a dielectric material.

【０１０５】 開示されているプローブカードアッセンブリシステムならびに改
良された非平面スプリングプローブおよび生産方法が集積回路試験プローブおよ
びプローブカードに関しここで述べられているが、これらのシステムおよび技法
は、集積回路と、電子コンポーネント類または電子装置類、バーンイン装置およ
びMEMS装置、またはあらゆる望まれるその組合せに内おける基板とを相互接続す
るなど、その他の装置により実施可能である。Although the disclosed probe card assembly system and improved non-planar spring probe and production method are described herein with reference to integrated circuit test probes and probe cards, these systems and techniques It may be implemented by other components, such as interconnecting electronic components or electronics, burn-in and MEMS devices, or the substrate within any desired combination thereof.

【０１０６】 したがって、本発明は特定の好ましい実施態様に照らし合わせて
詳細に説明されているが、当発明が属する分野における平均的当業者は、様々な
変更および改良が以下の請求項の精神および範囲を逸脱することなく達成し得る
ことについて、正しく認識するであろう。Thus, while the present invention has been described in detail in light of certain preferred embodiments, those skilled in the art to which this invention pertains will appreciate that various changes and modifications may be made within the spirit and scope of the following claims. One will appreciate that what can be achieved without departing from the scope.

【図面の簡単な説明】[Brief description of drawings]

【図１】 基板から解放する前の写真製版パターン形ばねの線形配列を示す平面図である
。FIG. 1 is a plan view showing a linear array of photolithographic pattern type springs before being released from a substrate.

【図２】 基板から解放した後の写真製版パターン形ばねの線形配列を示す斜視図である
。FIG. 2 is a perspective view showing a linear array of photomechanical patterned springs after being released from the substrate.

【図３】 短い長さのばねが基板から解放された後の第１有効半径および高さを備えた短
い長さの第１写真製版パターン形ばねを示す側面図である。FIG. 3 is a side view of a short length first photolithographic patterned spring with a first effective radius and height after the short length spring has been released from the substrate.

【図４】 長い長さのばねが基板から解放された後の大きい第２有効半径および高さを備
えた長い長さの第２写真製版パターン形ばねを示す側面図である。FIG. 4 is a side view of a long length second photomechanical patterned spring with a large second effective radius and height after the long length spring has been released from the substrate.

【図５】 ばねが基板から解放される前の相互入組み形ばねチップパターンを備えた対向
写真製版ばねを示す斜視図である。FIG. 5 is a perspective view showing an opposed photoengraving spring with an interdigitated spring chip pattern before the spring is released from the substrate.

【図６】 ばねが基板から解放された後の相互入組み形ばねチップパターンを備えた対向
写真製版ばねを示す斜視図である。FIG. 6 is a perspective view of an opposed photoengraving spring with interdigitated spring chip patterns after the spring has been released from the substrate.

【図７】 集積回路デバイス上の単一トレースと対比して相互入組み形多接点写真製版プ
ローブばねの対向対を示す平面図である。FIG. 7 is a plan view showing an opposed pair of interdigitated multi-contact photoengraving probe springs as compared to a single trace on an integrated circuit device.

【図８】 ばねが基板から解放される前の対向単接点写真製版プローブばねを示す平面図
である。FIG. 8 is a plan view showing a facing single-contact photoengraving probe spring before the spring is released from the substrate.

【図９】 集積回路デバイス上の単一パッドと対比してばねが基板から解放された後の平
行および対向単接点写真製版プローブばねを示す平面図である。FIG. 9 is a plan view showing parallel and opposed single-contact photolithographic probe springs after the springs have been released from the substrate as opposed to a single pad on an integrated circuit device.

【図１０】 ショルダ／接点形写真製版プローブばねを示す正面図である。[Figure 10]   It is a front view which shows a shoulder / contact type photoengraving probe spring.

【図１１】 集積回路デバイス上のトレースと対比してショルダ／接点形写真製版ばねを示
す部分側断面図である。FIG. 11 is a partial cross-sectional side view of a shoulder / contact photoengraving spring in contrast to traces on an integrated circuit device.

【図１２】 多ショルダ／接点形写真製版プローブばねを示す斜視図である。[Fig. 12]   It is a perspective view showing a multi-shoulder / contact type photoengraving probe spring.

【図１３】 基板の下面上の複数の写真製版ばねプローブが基板の上面上の可撓性接続部に
電気的に接続されかつ可撓性接続部が印刷配線ボードプローブカードに接続され
た構成のプローブカード組立体を示す断面図である。FIG. 13 shows a configuration in which a plurality of photoengraving spring probes on the lower surface of the substrate are electrically connected to flexible connecting portions on the upper surface of the substrate and the flexible connecting portions are connected to a printed wiring board probe card. It is sectional drawing which shows a probe card assembly.

【図１４】 プローブカード組立体の部分拡大断面図であり、基板全体に亘る段状ピッチお
よび扇状に広がった構造および印刷配線ボードプローブカードを示す図面である
。FIG. 14 is a partial enlarged cross-sectional view of the probe card assembly, showing a stepwise pitch and fan-shaped structure and a printed wiring board probe card over the entire substrate.

【図１５】 ブリッジ／板ばね懸架形プローブカード組立体を示す第１部分断面図である。FIG. 15   It is a 1st partial cross section figure which shows a bridge / leaf spring suspension type probe card assembly.

【図１６】 試験を受けるデバイス（ＤＵＴ）と接触しているブリッジ／板ばね懸架形プロ
ーブカード組立体を示す第２部分断面図である。FIG. 16 is a second partial cross-sectional view of a bridge / leaf spring suspended probe card assembly in contact with a device under test (DUT).

【図１７】 ブリッジ／板ばね懸架形プローブカード組立体を示す部分拡大組立て図である
。FIG. 17 is a partially enlarged assembly view showing a bridge / leaf spring suspension type probe card assembly.

【図１８】 プローブばね基板がブリッジ構造に対して着脱可能に連結される構成の、プロ
ーブカード基板に対して着脱可能に連結される中間ドータカードを備えたブリッ
ジ／板ばね懸架形プローブカード組立体を示す第１部分断面図である。FIG. 18 is a bridge / leaf spring suspended probe card assembly including an intermediate daughter card removably coupled to a probe card substrate, wherein the probe spring substrate is removably coupled to the bridge structure. It is a 1st partial cross section figure which shows.

【図１９】 試験を受けるデバイス（ＤＵＴ）と接触している状態を示すブリッジ／板ばね
懸架形プローブカード組立体の第２部分断面図である。FIG. 19 is a second partial cross-sectional view of the bridge / leaf spring suspended probe card assembly shown in contact with a device under test (DUT).

【図２０】 ワイヤ／ばね支柱懸架形プローブカード組立体を示す断面図である。FIG. 20   FIG. 6 is a cross-sectional view showing a wire / spring strut suspension probe card assembly.

【図２１】 プローブばね基板が可撓性相互接続部を介してブリッジ構造に対し機械的かつ
電気的に連結される構成の、プローブカード基板に対して着脱可能に連結される
中間ドータカードを備えた懸架形プローブカード組立体を示す断面図である。FIG. 21 comprises an intermediate daughter card removably coupled to a probe card substrate, wherein the probe spring substrate is mechanically and electrically coupled to the bridge structure via a flexible interconnect. It is sectional drawing which shows the suspended probe card assembly.

【図２２】 ナノばね基板（nano-spring substrate）がアレーコネクタを介してプローブ
カード基板に直接接続される構成のプローブカード組立体を示す断面図である。FIG. 22 is a cross-sectional view showing a probe card assembly in which a nano-spring substrate is directly connected to a probe card substrate via an array connector.

【図２３】 ナノばね基板がＬＧＡインターポーザコネクタを介してプローブカード基板に
接続される構成のワイヤ懸架プローブカード組立体を示す断面図である。FIG. 23 is a cross-sectional view showing a wire suspended probe card assembly in which a nano spring substrate is connected to a probe card substrate via an LGA interposer connector.

【図２４】 ドータカードが微小ボールグリッドソルダ配列を介して小領域プローブばね基
板に取り付けられる構成のプローブカードとドータカードとの間の１つ以上のコ
ネクタを備えた小形試験領域プローブカード組立体を示す断面図である。FIG. 24 shows a small test area probe card assembly with one or more connectors between the probe card and daughter card configured such that the daughter card is attached to the small area probe spring substrate via a microball grid solder array. It is sectional drawing shown.

【図２５】 複数の微小ボールグリッド配列のプローブばね接触器チップ基板が配置された
基板ウェーハを示す平面図である。FIG. 25 is a plan view showing a substrate wafer on which a probe spring contactor chip substrate having a plurality of minute ball grid arrays is arranged.

【図２６】 単一ピッチ微小ボールグリッド配列のナノばね接触器チップを示す平面図であ
る。FIG. 26 is a top view of a single-pitch microball grid array nanospring contactor chip.

【図２７】 複数のプローブストリップ接点領域を備えたタイル形プローブストリップを示
す平面図である。FIG. 27 is a plan view showing a tiled probe strip with multiple probe strip contact areas.

【図２８】 プローブカード支持基板に取り付けられた複数のタイル形プローブストリップ
を示す底面図である。FIG. 28 is a bottom view showing a plurality of tiled probe strips attached to a probe card support substrate.

【図２９】 プローブカード支持基板にとりた複数のタイル形プローブストリップを示す側
面図である。FIG. 29 is a side view showing a plurality of tile-shaped probe strips on a probe card supporting substrate.

【図３０】 複数の集積回路が複数のプローブばね接点を介してバーンインボードに一時的
に接続されることを可能にする構造を示す断面図である。FIG. 30 is a cross-sectional view illustrating a structure that allows multiple integrated circuits to be temporarily connected to a burn-in board via multiple probe spring contacts.

【図３１】 保護コーティングをばねプローブ組立体のプローブ表面に塗布する、ばねプロ
ーブ組立体コーティング工程の第１段階を示す図面である。FIG. 31 is a view showing a first step of a spring probe assembly coating process of applying a protective coating to a probe surface of the spring probe assembly.

【図３２】 フォトレジスト材料層を第２基板に塗布する、ばねプローブ組立体コーティン
グ工程の第２段階を示す図面である。FIG. 32 is a view showing a second step of a spring probe assembly coating process of applying a photoresist material layer to a second substrate.

【図３３】 コーティングされたばねプローブ組立体を第２基板上のフォトレジスト材料層
中に部分的にディッピングする、ばねプローブ組立体コーティング工程の第３段
階を示す図面である。FIG. 33 illustrates a third step of the spring probe assembly coating process, in which the coated spring probe assembly is partially dipped into the layer of photoresist material on the second substrate.

【図３４】 コーティングされかつ部分的にディッピングされたばねプローブ組立体を第２
基板から除去する、ばねプローブ組立体コーティング工程の第４段階を示す図面
である。FIG. 34 shows a second coated and partially dipping spring probe assembly.
5 is a view showing a fourth step of a spring probe assembly coating process of removing from a substrate.

【図３５】 コーティングされかつディッピングされたばねプローブ組立体をエッチングす
ることにより、フォトレジスト中にディッピングされていない基板の部分から保
護コーティングを除去する、ばねプローブ組立体コーティング工程の第５段階を
示す図面である。FIG. 35 shows a fifth step of the spring probe assembly coating process, which removes the protective coating from the portion of the substrate that is not dip in photoresist by etching the coated and dip spring probe assembly. Is.

【図３６】 フォトレジストをばねプローブ組立体上のばねチップから剥離して保護コーテ
ィングを露出させる、ばねプローブ組立体コーティング工程の第６段階を示す図
面である。FIG. 36 is a diagram illustrating a sixth step of the spring probe assembly coating process in which the photoresist is stripped from the spring tip on the spring probe assembly to expose the protective coating.

【図３７】 基準平面層形ばねプローブ基板を示す部分断面図である。FIG. 37   It is a fragmentary sectional view showing a reference plane layer type spring probe board.

【図３８】 別のプローブばねチップコーティング工程を示す第２斜視図である。FIG. 38   It is a 2nd perspective view which shows another probe spring tip coating process.

【図３９】 別のプローブばねチップコーティング工程の部分切断図である。FIG. 39   It is a partial cutaway figure of another probe spring tip coating process.

【図４０】 保護コーティングをばねプローブ組立体のプローブ表面に塗布する、別のばね
プローブ組立体コーティング工程の第１段階を示す図である。FIG. 40 illustrates a first step of another spring probe assembly coating process in which a protective coating is applied to the probe surface of the spring probe assembly.

【図４１】 コーティングされたばねプローブ組立体のプローブ表面にハードマスク（hard mask）を塗布する、別のばねプローブ組立体コーティング工程の第２選択的段
階を示す図である。FIG. 41 illustrates a second, optional step of another spring probe assembly coating process that applies a hard mask to the probe surface of the coated spring probe assembly.

【図４２】 コーティングされたばねプローブ組立体のプローブばねチップを制御可能にコ
ーティングする、別のばねプローブ組立体コーティング工程の第３段階を示す図
である。FIG. 42 illustrates a third step of another spring probe assembly coating process for controllably coating the probe spring tips of a coated spring probe assembly.

【図４３】 選択的なハードマスク層の非コーティング部分を除去する、別のばねプローブ
組立体コーティング工程の選択的な第４段階を示す図である。FIG. 43 illustrates an optional fourth stage of another spring probe assembly coating process that removes the uncoated portion of the optional hardmask layer.

【図４４】 保護コーティング層の露出部分を除去する、別のばねプローブ組立体工程の第
５段階を示す図である。FIG. 44 illustrates a fifth step of another spring probe assembly process that removes exposed portions of the protective coating layer.

【図４５】 コーティングされたばねプローブ組立体のプローブばねチップから残っている
コーティング層を除去することができる、別のばねプローブ組立体コーティング
工程の選択的第６段階を示す図である。FIG. 45 shows an optional sixth stage of another spring probe assembly coating process that allows the remaining coating layer to be removed from the probe spring tip of the coated spring probe assembly.

【図４６】 コーティングされたばねプローブ組立体のプローブばねチップからハードマス
クを剥離する、別のばねプローブ組立体コーティング工程の第７段階を示す図で
ある。FIG. 46 shows a seventh step of another spring probe assembly coating process, in which the hard mask is stripped from the probe spring tip of the coated spring probe assembly.

【図４７】 基準平面層形ばねプローブ基板を示す部分断面図である。FIG. 47   It is a fragmentary sectional view showing a reference plane layer type spring probe board.

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｕ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ， ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，Ｌ Ｋ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ， ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，Ｔ Ｍ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ ，ＺＡ，ＺＷ Ｆターム(参考） 2G003 AA07 AA10 AB01 AC01 AE03 AG03 AG04 AG13 AG16 AG20 AH07 2G011 AA17 AA21 AB01 AB06 AB08 AC06 AC11 AC14 AC21 AC32 AD01 AE03 2G132 AA08 AB01 AB03 AE03 AE04 AF06 AF07 AL04 4M106 AA01 BA01 CA27 DD03 DD05 DD09 DD10 ─────────────────────────────────────────────────── ─── Continued front page    (81) Designated countries EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), OA (BF, BJ , CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, K E, LS, MW, MZ, SD, SL, SZ, TZ, UG , ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, C U, CZ, DE, DK, EE, ES, FI, GB, GD , GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, L K, LR, LS, LT, LU, LV, MD, MG, MK , MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, T M, TR, TT, UA, UG, US, UZ, VN, YU , ZA, ZW F-term (reference) 2G003 AA07 AA10 AB01 AC01 AE03                       AG03 AG04 AG13 AG16 AG20                       AH07                 2G011 AA17 AA21 AB01 AB06 AB08                       AC06 AC11 AC14 AC21 AC32                       AD01 AE03                 2G132 AA08 AB01 AB03 AE03 AE04                       AF06 AF07 AL04                 4M106 AA01 BA01 CA27 DD03 DD05                       DD09 DD10

Claims (31)

【特許請求の範囲】[Claims] 【請求項１】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延
在するプローブカード基板と、プローブ面とコネクタ面とを有しており、上記プ
ローブ面には、複数のスプリングプローブ接触先端部があり、複数の電気接続部
が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり
延在する基板と、上記基板上の上記複数の電気接続部の各々と上記プローブカー
ド基板の上記底面上の上記電気導体の各々とを結ぶ複数の可撓導電接続部とから
なり、上記基板は、上記プローブカードに関し、上記基板がその中央部あたりに
おいて僅かに旋回できると同時に、上記複数の上記スプリングプローブ接触先端
部が上記集積回路ウェハの表面に噛み合わされるようにサポートする形で支持さ
れることを特徴とする集積回路ウェハの試験装置試験装置。1. A probe card substrate having a bottom surface and a top surface, wherein a plurality of electric conductors extend from the bottom surface to the top surface; a probe surface and a connector surface; A substrate having a plurality of spring probe contact tips and a plurality of electrical connections extending through the substrate between each of the plurality of contact tips and the connector surface; A plurality of flexible conductive connecting portions connecting each of the plurality of electric connecting portions and each of the electric conductors on the bottom surface of the probe card substrate, wherein the substrate relates to the probe card, and the substrate is the center thereof. And a plurality of spring probe contact tips that are supported in a manner to engage with the surface of the integrated circuit wafer. Test device testing apparatus for an integrated circuit wafer. 【請求項２】さらに、上記基板を上記プローブカードに向けて、あるいは上記プ
ローブカードから離れるように僅かに移動させるための、上記基板と上記プロー
ブカード間における懸垂機構と、上記懸垂機構と上記基板との間に延在する複数
のスチールワイヤとからなり、上記基板が上記複数のスチールワイヤにより、上
記基板が上記プローブカードに関し垂直に移動できるように吊り下げされること
を特徴とする請求項1に記載の試験装置。2. A suspension mechanism between the substrate and the probe card for slightly moving the substrate toward or away from the probe card, the suspension mechanism and the substrate. And a plurality of steel wires extending between the substrate and the plurality of steel wires, wherein the substrate is suspended by the plurality of steel wires so that the substrate can move vertically with respect to the probe card. The test apparatus described in 1. 【請求項３】上記プローブカード基板に、上記底面と上記頂面との間で確定され
る複数の脚部開口部を含み、さらに、上記プローブカード基板の上記上面に配置
される、中央ブリッジ取付け領域と外側領域とを有する、上記外側領域には外部
試験構造部に取り付けるための手段を含む 板バネと、中央構造部と、上記プロ
ーブカード基板内の上記複数の脚部開口部を通り、下方向に延在する複数の脚部
とを有するブリッジとからなる、上記ブリッジの上記中央構造部が上記板バネの
上記中央取付け領域に取り付けられる請求項1に記載の試験装置。3. A central bridge mount including a plurality of leg openings defined in the probe card board between the bottom surface and the top surface and further disposed on the top surface of the probe card board. An outer region having a region and an outer region, wherein the outer region includes a leaf spring including means for attaching to an external test structure, a central structure, and the plurality of leg openings in the probe card board, 2. The test apparatus according to claim 1, wherein the central structure portion of the bridge, which comprises a bridge having a plurality of legs extending in a direction, is attached to the central attachment region of the leaf spring. 【請求項４】上記複数の可撓導電接続部がばねであるとともに、上記基板が上記
可撓導電接続部により上記プローブカードから吊り下げられた状態で支持される
ことを特徴とする請求項1に記載の試験装置。4. The flexible conductive connection portions are springs, and the substrate is supported by the flexible conductive connection portions in a state of being suspended from the probe card. The test apparatus described in 1. 【請求項５】上記基板が薄膜構造であり、上記可撓導電接続部が、コネクタとの
接点を有する可撓フラップであることを特徴とする、上記コネクタ接点は、上記
プローブカード表面上で上記電気導体の各上記に接続される請求項1に記載の試
験装置。5. The connector contact on the probe card surface is characterized in that the substrate has a thin film structure and the flexible conductive connection is a flexible flap having a contact with a connector. The test apparatus according to claim 1, wherein each of the electric conductors is connected to the above. 【請求項６】さらに、上記基板の上記プローブ面に固定される下部基板スタンド
オフが少なくとも一箇所存在する請求項1に記載の試験装置。6. The test apparatus according to claim 1, further comprising at least one lower substrate standoff fixed to the probe surface of the substrate. 【請求項７】さらに、上記プローブカードに関する上記基板の垂直走行を制限す
る走行制限機構を有する請求項1に記載の試験装置。7. The test apparatus according to claim 1, further comprising a travel restricting mechanism that restricts vertical travel of the substrate with respect to the probe card. 【請求項８】さらに、上記基板と上記プローブカードとをつなぐ分離可能コネク
タを有し、上記分離可能コネクタは下部および上部にそれぞれ半ずつ分かれてお
り、上記コネクタ下半部には、上記基板上の上記複数の可撓導電接続部の各々に
対する複数の電気接続部が含まれ、上記コネクタ上半分には、上記プローブ基板
の上記底面における上記複数の上記電気導体の各々に対する複数の電気接続部を
含み、上記コネクタ下半分および上記コネクタ上半分は、電気接点が、上記コネ
クタ下半分における上記複数の電気接続部の各々と上記コネクタ上半分における
上記複数の電気接続部の各々との間で分離して確立されることを特徴とする請求
項1に記載の試験装置。8. A separable connector for connecting the substrate and the probe card is further provided, wherein the separable connector is divided into a lower portion and an upper portion, respectively. A plurality of electrical connection portions for each of the plurality of flexible conductive connection portions are included, and the connector upper half includes a plurality of electrical connection portions for each of the plurality of electrical conductors on the bottom surface of the probe substrate. Including a lower connector half and an upper connector half, an electrical contact separating between each of the plurality of electrical connections in the lower connector half and each of the plurality of electrical connections in the upper connector half. 2. The test apparatus according to claim 1, wherein the test apparatus is established as follows. 【請求項９】上記基板には、上記プローブ面と上記コネクタ面との間でそこを通
る複数の穴が含まれこと、ならびに上記接点先端部の各々と上記可撓導電接続部
の各々とをつなぐ上記複数の電気接続部の各々が、上記基板内にある上記複数の
穴の各々内に配置される導電通路であることを特徴とする請求項1に記載の試験
装置。9. The substrate includes a plurality of holes extending therethrough between the probe surface and the connector surface, and each of the contact tips and each of the flexible conductive connections. 2. The test apparatus according to claim 1, wherein each of the plurality of electrical connection parts to be connected is a conductive path arranged in each of the plurality of holes in the substrate. 【請求項１０】上記基板が電気的に絶縁されることを特徴とする請求項1に記載
の試験装置。10. The test apparatus according to claim 1, wherein the substrate is electrically insulated. 【請求項１１】上記基板が誘電体であることを特徴とする請求項1に記載の試験
装置。11. The test apparatus according to claim 1, wherein the substrate is a dielectric. 【請求項１２】上記基板が導電性であることを特徴とする請求項1に記載の試験
装置。12. The test apparatus according to claim 1, wherein the substrate is electrically conductive. 【請求項１３】上記基板には、上記プローブ面と上記コネクタ面との間でそこを
通り画定される、上記基板が集積回路ウェハの上記面の上に配置されると集積回
路ウェハの上記面に近づくアクセス用の開口部が含まれることを特徴とする請求
項1に記載の試験装置。13. The substrate has a surface defined therethrough between the probe surface and the connector surface, the surface of the integrated circuit wafer having the substrate disposed over the surface of the integrated circuit wafer. 2. The test apparatus according to claim 1, further comprising an opening for access approaching to. 【請求項１４】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に
延在するプローブカード基板と、プローブ面とコネクタ面とを有し、上記プロー
ブ面には複数の接触先端部があり、また複数の電気接続部が上記複数の上記接触
先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、第一
部と第二部との半分ずつに分かれるコネクタとからなる、上記コネクタ第一半分
および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第二半分上
の複数の電気接続部との間で取外し可能な相手接続部を形成する、コネクタの第
一半分上の上記複数の電気接続部は上記基板上の上記複数の電気接続部の各々に
接続される、コネクタの上記第二半分上の上記複数の電気接続部が上記プローブ
カード基板上の上記電気導体の各々に接続されることを特徴とする試験装置。14. A probe card substrate having a bottom surface and a top surface, a plurality of electric conductors extending from the bottom surface to the top surface, a probe surface and a connector surface, and a plurality of probe surfaces on the probe surface. A substrate having a contact tip, and a plurality of electrical connections extending through the substrate between each of the plurality of contact tips and the connector surface; and a first portion and a second portion. The connector first half and the connector second half, which consist of halves of connectors, are removable between the plurality of electrical connections on the first half and the plurality of electrical connections on the second half. The plurality of electrical connections on the first half of the connector forming respective mating connections are connected to each of the plurality of electrical connections on the substrate. The electrical connection is on the probe card board Test apparatus characterized by being connected to each of the air conductor. 【請求項１５】上記分離可能コネクタが面積列コネクタであることを特徴とする
請求項14に記載の試験装置。15. The test device of claim 14, wherein the separable connector is an area column connector. 【請求項１６】上記分離可能コネクタが挿入コネクタであることを特徴とする請
求項14に記載の試験装置。16. The test device of claim 14, wherein the separable connector is an insert connector. 【請求項１７】上記分離可能コネクタが電気的に絶縁されていることを特徴とす
る請求項14に記載の試験装置。17. The test device of claim 14, wherein the separable connector is electrically isolated. 【請求項１８】上記分離可能コネクタが誘電体であることを特徴とする請求項14
に記載の試験装置。18. The separable connector is a dielectric.
The test apparatus described in 1. 【請求項１９】さらに、上記基板に組み付けられるコンポーネントして組み込ま
れるコンデンサからなる請求項14に記載の試験装置。19. The test apparatus according to claim 14, further comprising a capacitor incorporated as a component assembled on the substrate. 【請求項２０】上記コンデンサが上記基板に作製されたコンポーネントであるこ
とを特徴とする請求項19に記載の試験装置。20. The test apparatus according to claim 19, wherein the capacitor is a component fabricated on the substrate. 【請求項２１】上記基板がシリコンから構成されるとともに、上記コンデンサが
上記基板内に作製されたコンポーネントであることを特徴とする請求項19に記載
の試験装置。21. The test device of claim 19, wherein the substrate is composed of silicon and the capacitor is a component fabricated within the substrate. 【請求項２２】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に
延在するプローブカード基板と、底面と頂面とを有し、複数の電気導体が上記底
面から上記頂面に延在する姉妹プリント基板と、プローブ面とコネクタ面とを有
する、上記プローブ面には複数の接触先端部があり、また複数の電気接続部が上
記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在
する基板と、第一部と第二部との半分ずつに分かれるコネクタで、上記コネクタ
第一半分および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第
二半分上の複数の電気接続部との間で取外し可能な相手接続部を形成し、コネク
タの第一半分上の上記複数の電気接続部は上記姉妹プリント基板上の上記上面に
上記複数の電気導体の各々に接続され、コネクタの上記第二半分上の上記複数の
電気接続部が上記プローブカード基板上の上記電気導体の各々に接続されるコネ
クタと、上記基板の上記コネクタ面の上記複数の電気接続部の各々と、上記姉妹
プリント基板の上記底面の上記複数の電気導体の各々との間を結ぶ複数の可撓導
電接続部とからなることを特徴とする試験装置。22. A probe card substrate having a bottom surface and a top surface, a plurality of electrical conductors extending from the bottom surface to the top surface; and a plurality of electrical conductors having the bottom surface. A sister printed circuit board extending from the top surface to the top surface, a probe surface and a connector surface, the probe surface has a plurality of contact tips, and a plurality of electrical connection portions of the plurality of contact tips. A board extending through the board between each of them and the connector surface, and a connector divided into halves of a first part and a second part, wherein the connector first half and the connector second half are Forming a removable mating connection between the electrical connections on the half and the electrical connections on the second half, the electrical connections on the first half of the connector being the sisters; The plurality of electrical conductors on the upper surface of the printed circuit board A connector connected to each of the plurality of electrical connections on the second half of the connector to each of the electrical conductors on the probe card board, and the plurality of electrical connections on the connector surface of the board And a plurality of flexible conductive connecting portions that connect between each of the portions and each of the plurality of electric conductors on the bottom surface of the sister printed circuit board. 【請求項２３】上記基板が電気的に絶縁されていることを特徴とする請求項22に
記載の試験装置。23. The test apparatus of claim 22, wherein the substrate is electrically insulated. 【請求項２４】上記基板が少なくとも導電性であることを特徴とする請求項22に
記載の試験装置。24. The test apparatus of claim 22, wherein the substrate is at least electrically conductive. 【請求項２５】上記プローブカードには、上記底面と上記頂面との間で画定され
る複数の脚部開口部を含み、上記姉妹プリント基板に、上記底面と上記頂面との
間で画定される複数の脚部アクセス穴を含み、さらに、上記プローブカード基板
の上記上面に配置される、中央ブリッジ取付け領域と外側領域とを有する、上記
外側領域には外部試験構造部に取り付けるための手段が含まれる板バネと、中央
構造部と、上記プローブカード基板内の上記複数の脚部開口部とともに、上記プ
リント基板の複数の脚部アクセス穴をとおり下方向に延在する3本以上の脚部と
を有する、上記ブリッジの上記中央構造部が上記板バネの上記中央取付け領域に
取り付けられるブリッジとからなり、上記基板が上記ブリッジの上記複数の脚部
の各々に取り付けられることを特徴とする請求項22に記載の試験装置。25. The probe card includes a plurality of leg openings defined between the bottom surface and the top surface, the sister printed circuit board being defined between the bottom surface and the top surface. Means for attaching to an external test structure in the outer area, the central area having a central bridge attachment area and an outer area, the plurality of leg access holes being provided, and further having a central bridge attachment area disposed on the upper surface of the probe card substrate. With a leaf spring, a central structure, and the plurality of leg openings in the probe card board, and three or more legs extending downward through the plurality of leg access holes of the printed circuit board. A central portion of the bridge attached to the central attachment area of the leaf spring, the base being attached to each of the plurality of legs of the bridge. 23. The test apparatus according to claim 22, wherein: 【請求項２６】上記基板には、上記プローブ面と上記コネクタ面との間でそこを
通り確定される複数の穴が含まれること、ならびに上記接触先端部の各々と上記
導体面との間にある上記複数の電気接続部の各々が、上記複数の穴の各々内に配
置される導電通路であることを特徴とする請求項22に記載の試験装置。26. The substrate includes a plurality of holes defined therethrough between the probe surface and the connector surface, and between each of the contact tips and the conductor surface. 23. The test device according to claim 22, wherein each of the plurality of electrical connection parts is a conductive passage arranged in each of the plurality of holes. 【請求項２７】さらに、上記基板の上記プローブ面に固定される下部基板スタン
ドオフが少なくとも一箇所存在する請求項22に記載の試験装置。27. The test apparatus according to claim 22, further comprising at least one lower substrate standoff fixed to the probe surface of the substrate. 【請求項２８】さらに、上記姉妹プリント基板に関する上記基板の垂直走行を制
限する走行制限機構からなる請求項22に記載の試験装置。28. The test apparatus according to claim 22, further comprising a travel restriction mechanism for restricting vertical travel of the board with respect to the sister printed board. 【請求項２９】各層に内部応力が存在する複数の層からなり、上記導電弾性部材
に、上記基板に取り付けられる固定部と、上記内部応力に反応する、上記基板か
ら延在する平らな自由部とを含み、プローブ先端部の少なくとも一箇所が上記導
電弾性部材の上記平自由部の肩部からある距離分突出しているために、上記突出
プローブ先端部の上記距離が、上記導電弾性部材をプローブ材料内に望ましく浸
漬することで決定される改良から構成されることを特徴とする基板と導電弾性部
材との間に組み付けられる、改良スプリングプローブアッセンブリ。29. A fixing part, which is composed of a plurality of layers each having internal stress, is attached to the conductive elastic member on the substrate, and a flat free part which is responsive to the internal stress and extends from the substrate. And at least one portion of the probe tip portion protrudes from the shoulder portion of the flat free portion of the conductive elastic member by a certain distance, so that the distance of the protruding probe tip portion is equal to that of the conductive elastic member. An improved spring probe assembly assembled between a substrate and a conductive elastic member, characterized in that it consists of an improvement determined by desired immersion in the material. 【請求項３０】各層に内部応力が存在する複数の層からなり、各上記導電可撓ス
プリングプローブに、上記基板に取り付けられる固定部と、上記内部応力に反応
する、上記基板から延在する平らな自由部とが含まれ、上記自由部には複数のプ
ローブ先端部があること、ならびに、重複介在配列部が、上記対向導電可撓スプ
リングプローブの上記複数のプローブ先端部間において上記基板上で画定される
ことを特徴とする基板と対向する導電性スプリングプローブとの間に組み付けら
れるアッセンブリ。30. A plurality of layers, each layer having internal stress, wherein each conductive flexible spring probe has a fixed portion attached to the substrate and a flat surface extending from the substrate, the flat portion extending from the substrate in response to the internal stress. A free portion, wherein the free portion has a plurality of probe tips, and an overlapping interposition array portion is provided on the substrate between the plurality of probe tips of the opposed conductive flexible spring probe. An assembly assembled between a substrate characterized in that it is defined and an opposing conductive spring probe. 【請求項３１】底面と頂面とを有する、複数の電気導体が上記底面から上記頂面
に延在するプローブカード基板を提供するための工程と、プローブ面とコネクタ
面と中央部とを有する、上記プローブ面には、複数の接触先端部と、上記接触先
端部と上記コネクタ面との間で上記プローブ面を通り延在する複数の電気接続部
とがあるプローブ基板を提供するための工程と、上記プローブ基板上の上記複数
の電気接続部の各々と、上記プローブカード基板上の上記電気導電体の各々とを
結ぶ複数の導電接続部を確立するための工程と、上記プローブ基板を、上記プロ
ーブカード基板に関し、上記プローブ基板が上記中央部あたりで僅かに旋回でき
ると同時に、上記複数の接触先端部が上記平面ウェハの表面に対し噛み合わされ
るようにサポートする形で支持するための工程とからなることを特徴とする 平面ウェハに関し平面コンプライアンスを提供するためのプローブカードア
ッセンブリを形成するため方法。31. A step for providing a probe card substrate having a plurality of electrical conductors having a bottom surface and a top surface extending from the bottom surface to the top surface; and a probe surface, a connector surface and a central portion. , A step of providing a probe substrate having a plurality of contact tips on the probe surface and a plurality of electrical connections extending through the probe surface between the contact tips and the connector surface A step for establishing a plurality of conductive connection portions connecting each of the plurality of electric connection portions on the probe board and each of the electric conductors on the probe card board, and the probe board, With respect to the probe card substrate, the probe substrate can be slightly swiveled around the central portion, and at the same time, the plurality of contact tips are supported so as to be engaged with the surface of the flat wafer. How to form a probe card assembly for providing a planar compliance relates plane wafer, wherein comprising a step for supporting the form.
JP2001514582A 1999-07-28 2000-07-28 Structure and manufacturing method of integrated circuit wafer probe card assembly Pending JP2003506686A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14624199P 1999-07-28 1999-07-28
US60/146,241 1999-07-28
PCT/US2000/021012 WO2001009623A1 (en) 1999-07-28 2000-07-28 Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies

Publications (1)

Publication Number Publication Date
JP2003506686A true JP2003506686A (en) 2003-02-18

Family

ID=22516461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001514582A Pending JP2003506686A (en) 1999-07-28 2000-07-28 Structure and manufacturing method of integrated circuit wafer probe card assembly

Country Status (4)

Country Link
EP (1) EP1200843A1 (en)
JP (1) JP2003506686A (en)
AU (1) AU6509500A (en)
WO (1) WO2001009623A1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069019A1 (en) * 2004-01-20 2005-07-28 Tokyo Electron Limited Probe guard
JP2008082912A (en) * 2006-09-28 2008-04-10 Micronics Japan Co Ltd Electrical connection device
JP2008544283A (en) * 2005-06-24 2008-12-04 フォームファクター， インコーポレイテッド Method and apparatus for adjusting a multi-substrate probe structure
JP2009500633A (en) * 2005-07-08 2009-01-08 フォームファクター， インコーポレイテッド Probe card assembly with compatible probe insert
JP2009145192A (en) * 2007-12-14 2009-07-02 Japan Electronic Materials Corp Probe card
JP2010038726A (en) * 2008-08-05 2010-02-18 Japan Electronic Materials Corp Probe card
US7750655B2 (en) 2004-05-24 2010-07-06 Tokyo Electron Limited Multilayer substrate and probe card
JP2012069952A (en) * 2010-09-22 2012-04-05 Palo Alto Research Center Inc Interposer with microspring contact, and methods of making and using interposer
KR101946450B1 (en) 2012-07-11 2019-02-11 테크노프로브 에스.피.에이. Interface board of a testing head for a test equipment of electronic devices and corresponding testing head
KR20190100380A (en) * 2017-01-09 2019-08-28 델타 디자인, 인코포레이티드 Socket Side Thermal System
KR20200079805A (en) * 2018-12-26 2020-07-06 주식회사 아이에스시 Connector for electrical connection and manufacturing method thereof
US11774486B2 (en) 2021-06-30 2023-10-03 Delta Design Inc. Temperature control system including contactor assembly

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US6856150B2 (en) * 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
TW546858B (en) 2001-07-11 2003-08-11 Formfactor Inc Method of manufacturing a probe card
DE10162983B4 (en) * 2001-12-20 2010-07-08 Qimonda Ag Contact spring arrangement for the electrical contacting of a semiconductor wafer for test purposes and method for its production
US6756244B2 (en) * 2002-01-29 2004-06-29 Hewlett-Packard Development Company, L.P. Interconnect structure
US6911835B2 (en) * 2002-05-08 2005-06-28 Formfactor, Inc. High performance probe system
US6965244B2 (en) 2002-05-08 2005-11-15 Formfactor, Inc. High performance probe system
US6853209B1 (en) * 2002-07-16 2005-02-08 Aehr Test Systems Contactor assembly for testing electrical circuits
US7446544B2 (en) * 2004-03-31 2008-11-04 Jsr Corporation Probe apparatus, wafer inspecting apparatus provided with the probe apparatus and wafer inspecting method
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
DE102004027887B4 (en) * 2004-05-28 2010-07-29 Feinmetall Gmbh Testing device for electrical testing of a test object
CN100419433C (en) * 2004-09-24 2008-09-17 京元电子股份有限公司 Integrated circuit plug socket having signal switching device and electron element testing method
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
EP1956376A1 (en) * 2007-02-08 2008-08-13 Feinmetall GmbH Electrical testing device for testing electrical test items
US7514948B2 (en) 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
CN101424702B (en) * 2007-10-29 2010-07-28 京元电子股份有限公司 Probe, test socket and tester thereof
GB0809252D0 (en) 2008-05-21 2008-06-25 Ntnu Technology Transfer As Underwater hyperspectral imaging
TW201109677A (en) * 2009-06-03 2011-03-16 Camtek Ltd Method and system for measuring electrical properties of an electric circuit
CN112285524A (en) * 2019-07-24 2021-01-29 北京振兴计量测试研究所 Aging test tool and method for hybrid integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453429A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Device for testing semiconductor chip
JPH05218150A (en) * 1991-11-18 1993-08-27 Tokyo Electron Yamanashi Kk Probe card
JPH11506829A (en) * 1995-06-07 1999-06-15 ゼロックス コーポレイション Spring contacts patterned by photolithography

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2518358A1 (en) * 1981-12-10 1983-06-17 Everett Charles Inc Vacuum actuated test head having programming plate - has contact probes mounted in base with corresp. plate aligner
US5152695A (en) * 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
EP0886894B1 (en) * 1995-05-26 2005-09-28 Formfactor, Inc. Contact carriers for populating substrates with spring contacts
JP3022312B2 (en) * 1996-04-15 2000-03-21 日本電気株式会社 Method of manufacturing probe card
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453429A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Device for testing semiconductor chip
JPH05218150A (en) * 1991-11-18 1993-08-27 Tokyo Electron Yamanashi Kk Probe card
JPH11506829A (en) * 1995-06-07 1999-06-15 ゼロックス コーポレイション Spring contacts patterned by photolithography

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745060B2 (en) * 2004-01-20 2011-08-10 東京エレクトロン株式会社 Probe card
JPWO2005069019A1 (en) * 2004-01-20 2007-09-06 東京エレクトロン株式会社 Probe card
KR100828053B1 (en) * 2004-01-20 2008-05-09 도쿄엘렉트론가부시키가이샤 Probe guard
US7663386B2 (en) 2004-01-20 2010-02-16 Tokyo Electron Limited Probe card
WO2005069019A1 (en) * 2004-01-20 2005-07-28 Tokyo Electron Limited Probe guard
US7750655B2 (en) 2004-05-24 2010-07-06 Tokyo Electron Limited Multilayer substrate and probe card
JP2008544283A (en) * 2005-06-24 2008-12-04 フォームファクター， インコーポレイテッド Method and apparatus for adjusting a multi-substrate probe structure
JP2009500633A (en) * 2005-07-08 2009-01-08 フォームファクター， インコーポレイテッド Probe card assembly with compatible probe insert
JP2008082912A (en) * 2006-09-28 2008-04-10 Micronics Japan Co Ltd Electrical connection device
JP2009145192A (en) * 2007-12-14 2009-07-02 Japan Electronic Materials Corp Probe card
JP2010038726A (en) * 2008-08-05 2010-02-18 Japan Electronic Materials Corp Probe card
JP2012069952A (en) * 2010-09-22 2012-04-05 Palo Alto Research Center Inc Interposer with microspring contact, and methods of making and using interposer
KR101946450B1 (en) 2012-07-11 2019-02-11 테크노프로브 에스.피.에이. Interface board of a testing head for a test equipment of electronic devices and corresponding testing head
KR20190100380A (en) * 2017-01-09 2019-08-28 델타 디자인, 인코포레이티드 Socket Side Thermal System
KR102473364B1 (en) 2017-01-09 2022-12-01 델타 디자인, 인코포레이티드 Socket side thermal system
US11879910B2 (en) 2017-01-09 2024-01-23 Delta Design, Inc. Socket side thermal system
KR20200079805A (en) * 2018-12-26 2020-07-06 주식회사 아이에스시 Connector for electrical connection and manufacturing method thereof
KR102280651B1 (en) 2018-12-26 2021-07-23 주식회사 아이에스시 Connector for electrical connection and manufacturing method thereof
US11774486B2 (en) 2021-06-30 2023-10-03 Delta Design Inc. Temperature control system including contactor assembly

Also Published As

Publication number Publication date
EP1200843A1 (en) 2002-05-02
WO2001009623A1 (en) 2001-02-08
AU6509500A (en) 2001-02-19

Similar Documents

Publication Publication Date Title
US7126358B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP2003506686A (en) Structure and manufacturing method of integrated circuit wafer probe card assembly
US7952373B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6917525B2 (en) Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US7349223B2 (en) Enhanced compliant probe card systems having improved planarity
EP1292834B1 (en) Systems for testing integrated circuits
US7772860B2 (en) Massively parallel interface for electronic circuit
US7621761B2 (en) Systems for testing and packaging integrated circuits
JP2003501819A (en) Massively parallel processing interface for electronic circuits
JP2003506667A (en) Segment contactor
KR20120112879A (en) Method to build a wirebond probe card in a many at a time fashion
WO2010096714A2 (en) Probe head for a microelectronic contactor assembly, the probe head having smt electronic components thereon
KR100707044B1 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US20050068054A1 (en) Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101021