JP2003348858A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 各アームに設けられた電流検出用抵抗の両端
電圧をＡ／Ｄ変換し、精度良く電流を検出する。 【解決手段】 Ａ／Ｄコンバータ４１、４２、４３の変
換中に例えばＷ相のＩＧＢＴ３３ｂがオフする場合、電
流推定部４０は、記憶部３９から電流合計値Ｎｓを入力
し、その電流合計値ＮｓをＵ相、Ｖ相のＡ／Ｄ変換値Ｎ
ｕ、ＮｖでＮssに補正した上で、Ｎss−Ｎｕ−Ｎｖによ
りＷ相の推定変換値Ｎｗを求める。電流合計値Ｎｓは、
インバータ装置２１の製造時において、各アーム３１、
３２、３３に基準電流を流し、その時の各相のＡ／Ｄ変
換値を加算した値を記憶部３９に記憶したものである。
これにより、抵抗３１ｃ、３２ｃ、３３ｃの抵抗値がア
ーム間でばらつく場合でも、検出（推定）した電流値Ｉ
ｕ、Ｉｖ、Ｉｗに不連続が生じない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
と抵抗が直列に接続されたアームを複数備え、抵抗の両
端電圧に基づいて電流を検出するインバータ装置に関す
る。

【０００２】

【従来の技術】三相ブリッジ構成を持つインバータ装置
において各相の出力電流を検出する方法として、特開平
１０−５４８５２号公報に開示された方法がある。この
インバータ装置は、図６に示すようにインバータ回路
１、ゲート駆動回路２、アナログ電流検出回路３および
マイコン４から構成されている。インバータ回路１にお
いて、各アームの下側のトランジスタ５、６、７と電源
線８との間にはそれぞれ電流検出用の抵抗９、１０、１
１が接続されている。

【０００３】電流検出回路３はホールド用コンデンサ
（図示せず）を備えており、トランジスタ５、６、７が
オンしている期間は抵抗９、１０、１１の両端電圧を出
力し、オフしている期間はホールドした電圧を出力する
ようになっている。マイコン４は、このアナログ電流検
出回路３の出力電圧をアナログ−ディジタル変換（Ａ／
Ｄ変換）して出力電流を検出している。

【０００４】この場合、ＰＷＭ制御されるトランジスタ
５、６、７のオン期間が短いと、ホールドした電圧がオ
フ期間の間に低下するためＡ／Ｄ変換結果に誤差が生じ
る。また、上記公報では述べられていないが、ホールド
回路を使用しない場合にはＡ／Ｄ変換時間が不足する場
合が生じるため、やはりＡ／Ｄ変換結果に誤差が生じ
る。そこで、上記インバータ装置は、３相のうち下アー
ム側トランジスタのオン時間が長い２相を順次選択して
Ａ／Ｄ変換を行い、得られた２相の検出電流を直交固定
子座標系の二相交流電流に変換するようになっている。

【０００５】

【発明が解決しようとする課題】ところで、上記構成に
おいて電流検出用の抵抗９、１０、１１の抵抗値または
この抵抗９、１０、１１の両端電圧を増幅する増幅回路
の増幅率にばらつきが存在すると、各相の検出電流の振
幅に差が生じる。その結果、選択される２相の組み合わ
せの切り替え時に電流の不連続が発生する。

【０００６】図７は、上記ばらつきによりＵ相、Ｖ相、
Ｗ相の電流振幅がそれぞれ１０Ａ、９Ａ、８Ａとして検
出される場合に、マイコン４が実質的に検出することと
なる各相の電流検出値を示している。例えば電気角３０
°〜１５０°の期間では、選択されたＶ相とＷ相につい
てはＡ／Ｄ変換値がそのまま電流値Ｉｖ、Ｉｗとなり、
Ｕ相の電流Ｉｕについては−（Ｉｖ＋Ｉｗ）により実質
的に定まることになる。電気角１５０°〜２７０°の期
間、および電気角電気角０°〜３０°、２７０°〜３６
０°の期間も同様となる。その結果、電気角１５０°と
２７０°において検出電流に不連続が発生し、電流フィ
ードバック制御を用いたモータ制御などおいてトルクリ
プルや振動、騒音の発生原因となる。

【０００７】本発明は上記事情に鑑みてなされたもの
で、その目的は、各アームに設けられた電流検出用抵抗
の両端電圧をＡ／Ｄ変換し、精度良く電流を検出できる
インバータ装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載したインバータ装置は、直流電源線
間に接続された第１のスイッチング素子と第２のスイッ
チング素子と抵抗との直列回路であって前記スイッチン
グ素子同士の接続点が出力端子とされたアームを複数備
えたインバータ装置において、各アームについて前記第
２のスイッチング素子がオンしている時に前記抵抗の両
端電圧をアナログ−ディジタル変換することにより各ア
ームの出力電流に応じた電流検出値を得る電流検出手段
と、各アームについての前記電流検出値の合計値が記憶
される記憶手段と、正常なアナログ−ディジタル変換結
果が得られないアームについて、前記記憶手段に記憶さ
れている電流合計値から他のアームについて前記電流検
出手段により得られた電流検出値を減算することによ
り、当該アームの出力電流を推定演算する電流推定手段
とを備えていることを特徴とする。

【０００９】この構成によれば、正常な変換結果が得ら
れるアーム、例えば第２のスイッチング素子のオン期間
中に電流検出手段におけるアナログ−ディジタル変換が
終了可能なアームについては、電流検出手段から直接的
に電流検出値を得ることができる。これに対し、正常な
変換結果が得られないアーム、例えば第２のスイッチン
グ素子のオン期間が短く電流検出手段におけるアナログ
−ディジタル変換時間が不足するアームについては、他
のアームについて電流検出手段により得られた電流検出
値を用いて推定演算できる。

【００１０】この場合の推定演算は、事前に記憶手段に
記憶されている各アームについての電流合計値から他の
アームについての電流検出値を減算することにより行わ
れる。従って、各アーム間で抵抗の値や電流検出手段の
増幅率にばらつきがあって各アームについての電流合計
値が０にならない場合であっても、当該推定演算により
求めた電流検出値と上記電流検出手段により検出（でき
たと仮定）した場合の電流検出値とが一致する。これに
より、アーム間に上記ばらつきが存在する場合であって
も、第２のスイッチング素子のオン期間の長短（つまり
推定演算の有無）にかかわらず、検出電流に不連続が生
じることなく各アームの出力電流を精度良く検出するこ
とができる。

【００１１】この場合、記憶手段に予め各アームに基準
電流を流した状態で電流検出手段により得られた電流検
出値の合計値を記憶しておき、電流推定手段は、この記
憶されている合計値を実際の電流検出値に応じて補正し
た上で電流推定演算を実行することが好ましい（請求項
３）。また、各アームについて電流検出手段により得ら
れた最新の電流検出値の合計値を逐次前記記憶手段に記
憶する記憶制御手段を設けても良い（請求項４）。

【００１２】また、請求項５に記載したインバータ装置
は、上記アームを複数備えたインバータ装置であって、
各アームの出力電圧指令信号を演算し、三角波搬送信号
が前記出力電圧指令信号よりも大きい時に前記第２のス
イッチング素子がオンとなるＰＷＭ信号を生成するＰＷ
Ｍ制御手段と、各アームについて前記抵抗の両端電圧の
アナログ−ディジタル変換を前記三角波搬送信号の最大
点で開始し、各アームの出力電流に応じた電流検出値を
得る電流検出手段と、前記第２のトランジスタのオン時
間が前記アナログ−ディジタル変換に要する時間の２倍
以上となるように、前記ＰＷＭ信号のデューティ比を制
限するデューティ比制限手段とを備えていることを特徴
とする。

【００１３】この構成によれば、アナログ−ディジタル
変換を開始する三角波搬送信号の最大点は、第２のトラ
ンジスタのオン期間のほぼ中央点となる。従って、第２
のトランジスタのオン時間がアナログ−ディジタル変換
に要する時間の２倍以上となるようにＰＷＭ信号のデュ
ーティ比を制限することにより、当該オン期間にアナロ
グ−ディジタル変換が終了する。これにより、三角波搬
送信号の各周期ごとにアナログ−ディジタル変換が確実
に行われ、常に最新の変換結果を得て精度良く電流を検
出することができる。

【００１４】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１ないし図３を参照しなが
ら説明する。図１は、ブラシレスモータを駆動するイン
バータ装置の電気的構成を示している。この図１におい
て、インバータ装置２１は、直流電源部２２、インバー
タ部２３、制御回路２４およびゲート駆動回路２５から
構成されている。直流電源部２２は、交流電源２６の単
相交流電圧を整流するダイオードブリッジ回路２７と、
直流電源線２８と２９との間に接続された平滑用のコン
デンサ３０とから構成されている。

【００１５】インバータ部２３は、三相ブリッジ回路の
形態を有しており、直流電源線２８と２９との間に接続
されたＵ相、Ｖ相、Ｗ相の各アーム３１、３２、３３か
ら構成されている。このうちＵ相のアーム３１は、ＩＧ
ＢＴ３１ａとＩＧＢＴ３１ｂと抵抗３１ｃの直列回路か
ら構成されている。同様に、Ｖ相のアーム３２は、ＩＧ
ＢＴ３２ａとＩＧＢＴ３２ｂと抵抗３２ｃの直列回路か
ら構成され、Ｗ相のアーム３３は、ＩＧＢＴ３３ａとＩ
ＧＢＴ３３ｂと抵抗３３ｃの直列回路から構成されてい
る。

【００１６】これらＩＧＢＴ３１ａ、３１ｂ、３２ａ、
３２ｂ、３３ａ、３３ｂのドレイン・ソース間には、そ
れぞれ図示極性の還流ダイオード３１ｄ、３１ｅ、３２
ｄ、３２ｅ、３３ｄ、３３ｅが並列に接続されている。
ここで、上アーム側のＩＧＢＴ３１ａ、３２ａ、３３ａ
は本発明における第１のスイッチング素子に相当し、下
アーム側のＩＧＢＴ３１ｂ、３２ｂ、３３ｂは本発明に
おける第２のスイッチング素子に相当する。

【００１７】ＩＧＢＴ３１ａと３１ｂとの共通接続点は
Ｕ相のアーム３１の出力端子３１ｆとされている。同様
に、ＩＧＢＴ３２ａと３２ｂとの共通接続点はＶ相のア
ーム３２の出力端子３２ｆとされ、ＩＧＢＴ３３ａと３
３ｂとの共通接続点はＷ相のアーム３３の出力端子３３
ｆとされている。各出力端子３１ｆ、３２ｆ、３３ｆに
は、負荷であるブラシレスモータ３４のステータ巻線３
４ｕ、３４ｖ、３４ｗが接続されるようになっている。

【００１８】ブラシレスモータ３４は、ロータに永久磁
石が埋め込まれた構成となっており、ロータ位置を検出
するために１２０°（電気角）の間隔で配設された３つ
のホールＩＣからなる位置センサ３５を備えている。こ
の位置センサ３５は、ロータ位置に対応した互いに１２
０°の位相差を持つ位置信号Ｈｕ、Ｈｖ、Ｈｗを出力す
るようになっている。

【００１９】制御回路２４は、ＤＳＰなどの高速演算が
可能なプロセッサにより構成されている。この制御回路
２４は、機能的には図１に示すようにベクトル演算部３
６、ＰＷＭ制御部３７（ＰＷＭ制御手段）、電流検出部
３８（電流検出手段）、記憶部３９（記憶手段）および
電流推定部４０（電流推定手段）から構成されている。

【００２０】ベクトル演算部３６は、ブラシレスモータ
３４のベクトル制御に関する演算を行い、各相の電圧指
令信号Ｄｕ、Ｄｖ、Ｄｗを出力するものである。また、
ＰＷＭ制御部３７は、三角波信号である搬送波信号Ｓｃ
を生成する搬送波信号生成回路、コンパレータ、デッド
タイム設定回路（何れも図示せず）を備えて構成されて
おり、電圧指令信号Ｄｕ、Ｄｖ、Ｄｗと搬送波信号Ｓｃ
とを比較してＰＷＭ信号Ｄup、Ｄun、Ｄvp、Ｄvn、Ｄw
p、Ｄwnを出力するようになっている。これらＰＷＭ信
号Ｄup、Ｄun、Ｄvp、Ｄvn、Ｄwp、Ｄwnは、ゲート駆動
回路２５を通してそれぞれＩＧＢＴ３１ａ、３１ｂ、３
２ａ、３２ｂ、３３ａ、３３ｂのゲートに与えられる。

【００２１】電流検出部３８は、それぞれ抵抗３１ｃ、
３２ｃ、３３ｃの両端電圧を入力とするＡ／Ｄコンバー
タ４１、４２、４３から構成されている。Ａ／Ｄコンバ
ータ４１、４２、４３に対する入力電圧範囲が適当でな
い場合には、電圧変換するためにレベルシフト回路や増
幅回路を付加しても良い。Ａ／Ｄコンバータ４１、４
２、４３は、搬送波信号Ｓｃの最大点でＰＷＭ制御部３
７から出力される開始信号ＳｓによりＡ／Ｄ変換を開始
し、その変換値Ｎｕ、Ｎｖ、Ｎｗを出力するようになっ
ている。

【００２２】記憶部３９は、書き換え可能な不揮発性メ
モリなどから構成されており、例えば本インバータ装置
２１の工場出荷前において後述する電流合計値Ｎｓが書
き込まれている。

【００２３】電流推定部４０は、上記開始信号Ｓｓに同
期して電流検出部３８から入力した変換値Ｎｕ、Ｎｖ、
Ｎｗおよび記憶部３９から入力した電流合計値Ｎｓに基
づいて、各相の電流Ｉｕ、Ｉｖ、Ｉｗを求めてベクトル
制御部３６に出力するようになっている。

【００２４】次に、本実施形態の作用について図２およ
び図３も参照しながら説明する。ベクトル制御部３６
は、位置信号Ｈｕ、Ｈｖ、Ｈｗを用いてブラシレスモー
タ３４の回転速度を検出し、その検出回転速度が指令回
転速度と一致するように速度フィードバック制御を行
う。すなわち、ベクトル制御部３６は、ｄｑ回転座標系
の下で、一定または必要に応じて可変される指令ｄ軸電
流（指令界磁電流）と、速度偏差に基づく比例積分演算
による指令ｑ軸電流（指令トルク電流）とを得る。そし
て、電流推定部４０から入力した電流Ｉｕ、Ｉｖ、Ｉｗ
を回転座標変換してｄ軸電流とｑ軸電流を求め、それら
がそれぞれ指令ｄ軸電流と指令ｑ軸電流に一致するよう
に電流フィードバック制御を行う。ベクトル制御部３６
は、この電流フィードバック制御により指令ｄ軸電圧と
指令ｑ軸電圧を得、それらを回転座標変換してインバー
タ部２３が出力すべき指令電圧Ｖｕ、Ｖｖ、Ｖｗに応じ
た電圧指令信号Ｄｕ、Ｄｖ、Ｄｗを求める。

【００２５】図２は、ＰＷＭ制御部３７の動作波形であ
って、上から順に電圧指令信号Ｄｕ、Ｄｖ、Ｄｗと搬送
波信号Ｓｃ、ＰＷＭ信号Ｓｕ、Ｓｖ、Ｓｗ、ブラシレス
モータ３４の線間電圧Ｖuv、Ｖvw、Ｖwu、およびＵ相電
流Ｉｕを示している。ここで、ＰＷＭ信号Ｓｕ、Ｓｖ、
Ｓｗは、説明の便宜上デッドタイムを０とした場合のア
ーム３１、３２、３３のスイッチング状態を示してい
る。例えばＰＷＭ信号ＳｕがＨレベルの時は、ＰＷＭ信
号ＤupがＨレベル、ＰＷＭ信号ＤunがＬレベルであっ
て、ＩＧＢＴ３１ａがオン、ＩＧＢＴ３１ｂがオフとな
る。また、ＰＷＭ信号ＳｕがＬレベルの時は、ＰＷＭ信
号ＤupがＬレベル、ＰＷＭ信号ＤunがＨレベルであっ
て、ＩＧＢＴ３１ａがオフ、ＩＧＢＴ３１ｂがオンとな
る。

【００２６】Ｕ相のアーム３１を例に説明すれば、下ア
ーム側のＩＧＢＴ３１ｂがオンしている期間、Ｕ相電流
Ｉｕは、ステータ巻線３４ｕから出力端子３１ｆ、ＩＧ
ＢＴ３１ｂ、抵抗３１ｃを介して直流電源線２９に至る
経路、または直流電源線２９からダイオード３１ｅ、出
力端子３１ｆを介してステータ巻線３４ｕに至る経路で
流れる。従って、下アーム側のＩＧＢＴ３１ｂがオンし
ている期間における抵抗３１ｃの両端電圧を検出するこ
とにより、Ｕ相電流Ｉｕを検出することが可能となる。

【００２７】ＰＷＭ制御部３７では、搬送波信号Ｓｃが
電圧指令信号Ｄｕより大きい時にＰＷＭ信号ＳｕがＬレ
ベルとなるので、変調率が１００％未満である限り搬送
波信号Ｓｃの最大点ではＰＷＭ信号ＤunがＨレベル（Ｐ
ＷＭ信号ＳｕがＬレベル）となる。従って、各相のＡ／
Ｄコンバータ４１、４２、４３は、搬送波信号Ｓｃの最
大点に対応した開始信号Ｓｓにより一斉にＡ／Ｄ変換を
開始する。

【００２８】Ａ／Ｄ変換にはＡ／Ｄコンバータ４１、４
２、４３に固有の変換時間を要する。従って、ＰＷＭ信
号Ｄun、Ｄvn、ＤwnのＨレベル期間（ＰＷＭ信号Ｓｕ、
Ｓｖ、ＳｗのＬレベル期間）が短いと、変換途中でＩＧ
ＢＴ３１ｂ、３２ｂ、３３ｂがオフとなり、各アーム３
１、３２、３３の出力電流に応じた正しい変換結果が得
られない。搬送波信号Ｓｃが三角波信号の場合、正しい
変換値Ｎｕ、Ｎｖ、Ｎｗが得られるための条件は、以下
の（１）式に示す通りである。 ＰＷＭ信号Ｄun、Ｄvn、ＤwnのＨレベル期間幅≧２・変換時間 …（１） また、仮にサンプル・ホールド回路を付加したとして
も、変調率が１００％の場合にはサンプル自体ができな
いため、やはり正しい変換結果が得られない。

【００２９】電流推定部４０は、ＰＷＭ信号Ｄun、Ｄv
n、Ｄwnが上記（１）式を満足するか否かを判断し、満
足すると判断した相例えばＵ相とＶ相に関してはＡ／Ｄ
変換値Ｎｕ、Ｎｖをそのまま用いて電流値Ｉｕ、Ｉｖを
求める。これに対し、（１）式を満足しないと判断した
相例えばＷ相に関しては、記憶部３９から電流合計値Ｎ
ｓを入力し、その電流合計値Ｎｓを変換値Ｎｕ、Ｎｖで
Ｎssに補正した上で、次の（２）式により変換値Ｎｗを
推定演算する。そして、この推定変換値Ｎｗを用いてＷ
相電流Ｉｗを求める。 推定変換値Ｎｗ＝電流合計値Ｎss−Ｎｕ−Ｎｖ …（２）

【００３０】ここで用いられる電流合計値Ｎｓは、イン
バータ装置２１の製造工程時または検査工程時におい
て、各アーム３１、３２、３３に基準電流を流し、その
時の各相のＡ／Ｄ変換値を加算した値を記憶部３９に記
憶したものである。この電流合計値Ｎｓは、少なくとも
１つの正弦波形の基準電流について記憶され、さらに精
度を高めるために複数の基準電流について記憶されてい
ることが好ましい。上記電流合計値Ｎｓの補正は、この
基準電流についての電流合計値Ｎｓを実際の電流につい
ての電流合計値Ｎssに修正するために必要となる。

【００３１】また、記憶部３９にＡ／Ｄ変換値としてで
はなく電流値として電流合計値Ｉｓを記憶しておき、
（２）式の替わりに次の（３）式を用いてＷ相電流Ｉｗ
を求めても良い。ここでの電流合計値Ｉssは補正値であ
る。 推定電流値Ｉｗ＝電流合計値Ｉss−Ｉｕ−Ｉｖ …（３）

【００３２】こうした推定演算は、抵抗値３１ｃ、３２
ｃ、３３ｃの抵抗値または電流検出部３８に付加される
各相の増幅回路の増幅率にばらつきが存在する場合に、
効果的に機能することとなる。図３は、上記ばらつきに
よりＵ相、Ｖ相、Ｗ相の電流振幅がそれぞれ１０Ａ、９
Ａ、８Ａとして検出される場合に、電流推定部４０がベ
クトル制御部３６に対して出力する電流値Ｉｕ、Ｉｖ、
Ｉｗを示している。

【００３３】この図３は、既に説明した図７と比較し易
いように、各相についてそれぞれＰＷＭ信号Ｄun、Ｄv
n、ＤwnのＨレベル期間幅が短くなり易い１２０°期間
において、当該相の電流を上述の推定演算した場合を示
している。すなわち、Ｕ相については電気角３０°〜１
５０°の期間において電流Ｉｕを推定演算し、Ｖ相につ
いては電気角１５０°〜２７０°の期間において電流Ｉ
ｖを推定演算し、Ｗ相については電気角電気角０°〜３
０°、２７０°〜３６０°の期間において電流Ｉｗを推
定演算している。実際には（１）式を満足しない時だけ
推定演算すれば良い。

【００３４】抵抗値などのばらつきにより電流合計値
（Ｉｕ＋Ｉｖ＋Ｉｗ）が０にならないため、電流合計値
が０であることを前提として演算する従来構成では、既
述したように推定相の切り替え時において検出電流に不
連続が発生する。これに対し、本実施形態によれば、各
相について、予め実測されている電流合計値の補正値Ｎ
ss（またはＩss）から他の相の電流値を減算して電流を
推定するので、当該推定演算により求めた電流値と実際
にＡ／Ｄコンバータが正常に変換したとするならば得ら
れたであろう電流検出値とが一致する。

【００３５】これにより、各アーム間に上記抵抗値など
ばらつきが存在する場合において、変調率が高いために
下アーム側のＩＧＢＴ３１ｂ、３２ｂまたは３３ｂのオ
ン期間が短くなって当該相について正常なＡ／Ｄ変換結
果が得られない場合（従って推定演算が行われる場合）
であっても、その前後において検出電流に不連続が発生
せず、各アームの出力電流を精度良く検出することがで
きる。ベクトル制御部３６は、この検出電流に基づいて
ベクトル制御を実行するので、電流制御ループから上記
電流の不連続に起因する電流リプルを排除でき、以てト
ルクリプルや振動、騒音の発生を抑制することができ
る。

【００３６】（第２の実施形態）次に、本発明の第２の
実施形態について図４を参照しながら説明する。図４
は、インバータ装置の電気的構成を示しており、図１と
同一構成部分には同一符号を付している。ここに示すイ
ンバータ装置４４は、制御回路４５が記憶制御部４６
（記憶制御手段）を具備している点に特徴を有してい
る。

【００３７】記憶制御部４６は、Ａ／Ｄコンバータ４
１、４２、４３がＡ／Ｄ変換を完了するごとにその変換
値Ｎｕ、Ｎｖ、Ｎｗを加算し、その電流合計値Ｎｓを逐
次記憶部３９（例えばＲＡＭ）に記憶するようになって
いる。ただし、下アーム側の何れかのＩＧＢＴ３１ｂ、
３２ｂまたは３３ｂのオン期間が短く、Ａ／Ｄ変換の完
了前にオフに転じたものがある場合には、Ａ／Ｄ変換結
果が正しくないため電流合計値Ｎｓの演算および記憶を
行わない。

【００３８】この構成によれば、電流推定部４０は、最
新の電流合計値Ｎｓを用いて電流推定演算を行うことが
でき、電流合計値Ｎssへの補正処理が不要となる。この
場合、搬送波信号Ｓｃの周波数を電圧Ｖｕ、Ｖｖ、Ｖｗ
の周波数に比べて十分に高く設定すれば、前回のＡ／Ｄ
変換値に基づく電流合計値Ｎｓを用いて電流推定演算を
行っても十分な精度が得られる。また、連続して正しい
Ａ／Ｄ変換結果が得られない場合には、第１の実施形態
と同様の方法により予め基準電流に対して記憶されてい
る電流合計値Ｎｓを一時的に用いても良い。

【００３９】（第３の実施形態）次に、本発明の第３の
実施形態について図５を参照しながら説明する。本実施
形態は、インバータ装置に用いられるＰＷＭ制御部に関
するもので、上述したＰＷＭ制御部３７の構成に加えて
デューティ比制限部（デューティ比制限手段）を備えて
いる。このデューティ比制限部は、下アーム側のＩＧＢ
Ｔ３１ｂ、３２ｂ、３３ｂ（図１参照）のオン時間がＡ
／Ｄコンバータ４１、４２、４３の変換時間の２倍以上
となるように、つまり上述した（１）式が成立するよう
にＰＷＭ信号Ｓｕ、Ｓｖ、Ｓｗのデューティ比を制限す
る機能を有している。

【００４０】図５は、ＰＷＭ制御部のＵ相に関する動作
波形であって、上から順に電圧指令信号Ｄｕと搬送波信
号Ｓｃ、ＰＷＭ信号Ｓｕ、ＰＷＭ信号ＤupおよびＰＷＭ
信号Ｄunを示している。この図５において、ＰＷＭ信号
Ｓｕは、電圧指令信号Ｄｕと搬送波信号Ｓｃとの比較信
号であり、ＰＷＭ信号Ｄup、Ｄunにはデッドタイム処理
が施されている。ＰＷＭ信号ＳｕがＬレベルからＨレベ
ルに変化すると、ＰＷＭ信号ＤunがＨレベルからＬレベ
ルに変化し、それからデッドタイムＴｄだけ遅れてＰＷ
Ｍ信号ＤupがＨレベルに変化する。

【００４１】このデッドタイム処理により、ＰＷＭ信号
Ｄunのパルス幅は、搬送波信号Ｓｃの最大点よりも先行
する部分においてＴｄだけ短くなる。従って、ＰＷＭ信
号ＤunのＨパルス幅が少なくともＡ／Ｄコンバータの変
換時間の２倍以上となるように電圧指令信号Ｄｕの振幅
を制限することにより、変換時間が不足することがなく
なる。その結果、搬送波信号Ｓｃの各周期ごとにＡ／Ｄ
変換が確実に行われ、常に最新の変換結果を得て精度良
く電流を検出することができる。本実施形態のＰＷＭ制
御部を従来構成のインバータ装置に適用すれば、既述し
た記憶部３９、電流推定部４０が不要となる。

【００４２】（その他の実施形態）なお、本発明は上記
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
Ａ／Ｄコンバータを各相共通に１個設けるとともにマル
チプレクサを設け、そのマルチプレクサを切り替えなが
ら抵抗３１ｃ、３２ｃ、３３ｃの両端電圧を順次変換す
るようにしても良い。この場合、第１、第２の実施形態
にあっては、電圧指令信号Ｄｕ、Ｄｖ、Ｄｗの大きい相
から順にＡ／Ｄ変換することが好ましい。また、第３の
実施形態にあっては、ＩＧＢＴ３１ｂ、３２ｂ、３３ｂ
のオン時間が（Ａ／Ｄコンバータの変換時間＋マルチプ
レクサの切替時間）の３倍以上となるように、ＰＷＭ信
号Ｄun、Ｄvn、Ｄwnのデューティ比を制限するように構
成する。

【００４３】本発明は単相ブリッジ構成のインバータ装
置にも適用できる。また、負荷はブラシレスモータ３４
に限られない。電流検出用の抵抗３１ｃ、３２ｃ、３３
ｃは、それぞれ直流電源線２８とＩＧＢＴ３１ａ、３２
ａ、３３ａとの間に接続しても良い。位置センサ３５に
は、ホールＩＣに替えてエンコーダやレゾルバを用いて
も良い。

【００４４】

【発明の効果】以上の説明から明らかなように、本発明
のインバータ装置は、第１のスイッチング素子と第２の
スイッチング素子と抵抗との直列回路からなるアームを
複数備え、第２のスイッチング素子がオンしている時に
抵抗の両端電圧をアナログ−ディジタル変換して電流検
出値を得るものであって、正常なアナログ−ディジタル
変換結果が得られないアームについて、記憶手段に記憶
されている電流合計値から他のアームについて検出され
た電流検出値を減算することにより、当該アームについ
ての電流を推定演算する構成とされている。この構成に
より、各アーム間において上記抵抗の値などにばらつき
が存在しても、第２のスイッチング素子のオン期間の長
短にかかわらず、検出電流に不連続が生じることなく各
アームの出力電流を精度良く検出することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すインバータ装置
の電気的構成図

【図２】ＰＷＭ制御部の動作波形を示す図

【図３】各アームの電流検出用抵抗の値にばらつきがあ
る場合の検出（推定）電流波形図

【図４】本発明の第２の実施形態を示す図１相当図

【図５】本発明の第３の実施形態を示すＰＷＭ制御部の
Ｕ相に関する動作波形図

【図６】従来技術を示す図１相当図

【図７】図３相当図

【符号の説明】

２１、４４はインバータ装置、２８、２９は直流電源
線、３１、３２、３３はアーム、ＩＧＢＴ３１ａ、３２
ａ、３３ａはＩＧＢＴ（第１のスイッチング素子）、Ｉ
ＧＢＴ３１ｂ、３２ｂ、３３ｂはＩＧＢＴ（第２のスイ
ッチング素子）、３１ｆ、３２ｆ、３３ｆは出力端子、
３７はＰＷＭ制御部（ＰＷＭ制御手段）、３８は電流検
出部（電流検出手段）、３９は記憶部（記憶手段）、４
０は電流推定部（電流推定手段）、４６は記憶制御部
（記憶制御手段）である。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 直流電源線間に接続された第１のスイッ
   チング素子と第２のスイッチング素子と抵抗との直列回
   路であって前記スイッチング素子同士の接続点が出力端
   子とされたアームを複数備えたインバータ装置におい
   て、 各アームについて前記第２のスイッチング素子がオンし
   ている時に前記抵抗の両端電圧をアナログ−ディジタル
   変換することにより各アームの出力電流に応じた電流検
   出値を得る電流検出手段と、 各アームについての前記電流検出値の合計値が記憶され
   る記憶手段と、 正常なアナログ−ディジタル変換結果が得られないアー
   ムについて、前記記憶手段に記憶されている電流合計値
   から他のアームについて前記電流検出手段により得られ
   た電流検出値を減算することにより、当該アームの出力
   電流を推定演算する電流推定手段とを備えていることを
   特徴とするインバータ装置。
2. 【請求項２】 各アームの出力電圧を演算しＰＷＭ信号
   を生成するＰＷＭ制御手段を備え、 前記電流推定手段は、前記第２のスイッチング素子のオ
   ン時間が所定時間よりも短いアームに対し、前記電流推
   定演算を実行することを特徴とする請求項１記載のイン
   バータ装置。
3. 【請求項３】 前記記憶手段には、予め各アームに基準
   電流を流した状態で前記電流検出手段により得られた電
   流検出値の合計値が記憶されており、 前記電流推定手段は、この記憶されている電流合計値を
   実際の電流検出値に応じて補正した上で前記電流推定演
   算を実行することを特徴とする請求項１または２記載の
   インバータ装置。
4. 【請求項４】 各アームについて前記電流検出手段によ
   り得られた最新の電流検出値の合計値を逐次前記記憶手
   段に記憶する記憶制御手段を備えていることを特徴とす
   る請求項１または２記載のインバータ装置。
5. 【請求項５】 直流電源線間に接続された第１のスイッ
   チング素子と第２のスイッチング素子と抵抗との直列回
   路であって前記スイッチング素子同士の接続点が出力端
   子とされたアームを複数備えたインバータ装置におい
   て、 各アームの出力電圧指令信号を演算し、三角波搬送信号
   が前記出力電圧指令信号よりも大きい時に前記第２のス
   イッチング素子がオンとなるＰＷＭ信号を生成するＰＷ
   Ｍ制御手段と、 各アームについて前記抵抗の両端電圧のアナログ−ディ
   ジタル変換を前記三角波搬送信号の最大点で開始し、各
   アームの出力電流に応じた電流検出値を得る電流検出手
   段と、 前記第２のトランジスタのオン時間が前記アナログ−デ
   ィジタル変換に要する時間の２倍以上となるように、前
   記ＰＷＭ信号のデューティ比を制限するデューティ比制
   限手段とを備えていることを特徴とするインバータ装
   置。