JP2003316484A - Cpu開発支援システム及び保護装置 - Google Patents
Cpu開発支援システム及び保護装置Info
- Publication number
- JP2003316484A JP2003316484A JP2002124071A JP2002124071A JP2003316484A JP 2003316484 A JP2003316484 A JP 2003316484A JP 2002124071 A JP2002124071 A JP 2002124071A JP 2002124071 A JP2002124071 A JP 2002124071A JP 2003316484 A JP2003316484 A JP 2003316484A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- power supply
- cpu
- development support
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
援装置が破壊されてしまうことをより確実に防止できる
CPU開発支援システムを提供する。 【解決手段】 ICE11側の基板12に配置されたリ
レー24は、電源VBを中継するように接続され、IC
E11に対して電源VICEが投入されると回路基板17
に電源VBの供給を開始する。
Description
PUが搭載される回路基板と、この回路基板に、前記C
PUの代わりにプローブを介して電気的に接続され、前
記CPUの動作をエミュレートする評価用チップとを備
えてなるCPU開発支援装置とで構成されるCPU開発
支援システム、及びそのシステムに使用される保護装置
に関する。
るICE(In Circuit Emulator) の従来構成例を図2に
示す。ICE1は、その本体1a内部に評価対象となる
CPU(ターゲット)の動作をエミュレートする評価用
チップ(エバチップ,何れも図示せず)を備えている。
そして、ターゲットのCPUが搭載される回路基板(タ
ーゲットシステム)2には、前記CPUの代わりにソケ
ット3を配置しておき、そのソケット3に本体1aから
延長されるポッド(プローブ)4を接続することで、評
価用チップを回路基板2と電気的に接続するようになっ
ている。
コン(パーソナルコンピュータ)5に接続されるように
なっている。そして、作業者は、回路基板2に電源を投
入して、パソコン5から評価用チップ側にプログラムを
ダウンロードさせて1ステップ毎に実行させたり、プロ
グラムにブレークポイントを設定して実行途中のレジス
タやメモリの状態を確認しながらプログラム或いは回路
基板2のデバッグができるようになっている。
る開発支援システムにおいては、デバッグ作業を開始す
る場合は、ICE1を保護するため、先ずICE1側の
電源を投入し、その後に回路基板2側の電源を投入する
手順を遵守するように、例えばICE1の取扱説明書な
どで指示されている。即ち、先に回路基板2の電源が投
入されると、ICE1側のIC(Integrated Circuit)等
に耐圧を越える電圧が印加されて破壊に至るおそれがあ
り、それを防止するためである。
の手順を十分に意識して作業を行っているとしても、デ
バッグ作業を長期に渡って行っていると注意力が散漫に
なり、ついうっかりして、回路基板2の電源を先に投入
してしまうことが起こり兼ねない(図3参照)。そのよ
うなケアレスミスであっても、ICE1が破壊されてし
まうと被害は極めて甚大である。
あり、その目的は、作業者のケアレスミスによってCP
U開発支援装置が破壊されてしまうことをより確実に防
止できるCPU開発支援システム、及びそのシステムに
使用される保護装置を提供することにある。
発支援システムによれば、保護装置は、回路基板に供給
される回路基板用電源を中継するように接続され、CP
U開発支援装置に対して支援装置用電源が投入されると
閉路して、回路基板に回路基板用電源の供給を開始す
る。
援装置用電源が投入されなければ、回路基板に回路基板
用電源の供給は開始されることがない。従って、電源の
投入順序に作業者の手作業がかかわる部分を排除するこ
とになるので、作業者のケアレスミスによってCPU開
発支援装置側の回路素子などが破壊されることを確実防
止することができる。
よれば、回路基板には車両用ECUが構成される。即
ち、車両用ECU(Electronic Control Unit)における
回路基板用電源は、一般に車両に搭載されているバッテ
リの電源電圧を元に生成される。そのため、車両用EC
Uに電源が投入された当初の状態では回路基板用電源と
しての定常的な電圧が確定しておらず、より高い電圧に
なっていることも想定される。
ッグ作業においても、前記バッテリに相当する電源が使
用されることになるので、斯様な構成に対して本発明を
適用すれば、CPU開発支援装置の回路素子などが破壊
される可能性を確実に低下させることができる。
載される回路基板をデバッグするシステムに適用した場
合の一実施例について図1を参照して説明する。図1
は、全体の電気的構成を示す機能ブロック図である。C
PU開発支援装置たるICE11の本体11aに内蔵さ
れている基板12には、評価対象となるシングルチップ
のマイクロコンピュータ(マイコン)に内蔵されている
CPUの動作をエミュレートするエバチップ(評価用チ
ップ)13が搭載されている。エバチップ13は、RA
M13aを内蔵している。
パソコン14と、ICEコントローラ15を介して通信
を行うようになっている。パソコン14とICEコント
ローラ15との間は、例えばPCMCIA等のパラレル
バスインターフェイス14a,15aを介して接続され
ている。パソコン14には、例えばWINDOWS(登
録商標)などのオペレーティングシステム上で動作する
アプリケーションとしてのICE用コントロールソフト
ウエアがインストールされており、そのコントロールソ
フトウエアは、必要に応じて起動され実行されるように
なっている。
(図示せず)が内蔵しているプログラムROMをエミュ
レーションするためのSRAM16が搭載されている。
このSRAM16には、パソコン14側からICEコン
トローラ15を介して制御プログラムがダウンロードさ
れ、エバチップ13は、エミュレーション動作を実行す
る場合には、SRAM16より制御プログラムを読み出
すようになっている。
される基板であり、車両用ECUを構成するものであ
る。そして、評価対象マイコンが搭載される部分には、
当該マイコンに代えてソケット(図示せず)が搭載され
ている。そのソケットには、ICE本体11aから延び
るエミュレーションケーブル(ケーブル)18の先端に
配置されたユーザPOD19(プローブ)が接続される
ようになっており、エバチップ13は、双方向バッファ
30並びにケーブル18及びユーザPOD19を介して
回路基板17に電気的に接続されるようになっている。
されている。電源生成部20には、電源スイッチ21を
介して100Vの商用交流電源が与えられており、その
交流電源を整流平滑し、DC/DCコンバータで降圧す
ることにより電源VICE(支援装置用電源)を生成して
基板12の各回路部に供給するようになっている。
線で示す通常状態であれば、車両に搭載されているバッ
テリに相当する電源VB(例えば、12〜16V)が電
源スイッチ22を介して供給されるようになっている。
そして、回路基板17に搭載されている電源生成部23
は、電源VBを降圧することで例えば5Vの電源VT(回
路基板用電源)を生成して回路基板17に搭載される各
回路部品に供給するようになっている。
びケーブル18を介して基板12上の双方向バッファ3
0にも印加されるようになっている。これは、例えば、
回路基板17に搭載されるマイコンが電源VTの電圧レ
ベルを参照することで、何らかの制御を行う機能を有し
ているためである。
24が搭載されている。リレー24は、回路基板17に
おける電源VBの供給経路に介挿される形態で電気的に
接続されるものである。即ち、電源VBは、基板12上
のリレー24を介して回路基板17に供給されるように
なっている。そして、リレー24は、電源スイッチ21
が閉じられ、電源生成部20によって電源VICEが生成
出力されると、接点24Cを閉路するように構成されて
いる。
作業者は、ICE11を用いて回路基板17のデバッグ
作業を開始する前に、先ず、回路基板17における電源
VBの供給経路を変更する作業を行う。即ち、上述のよ
うに、通常動作時であれば、電源VBは電源スイッチ2
2が閉じられると回路基板17に直接供給される。この
供給経路を成す電源スイッチ22と電源生成部23との
間の電源線を一旦切断して、電源スイッチ22と基板1
2上のリレー24の接点24Cの一方側(a)とを接続
し、電源生成部23と接点24Cの他方側(b)とを接
続する作業を行う。
の接点24Cが開路している状態では、回路基板17側
の電源スイッチ22を閉じるだけでは、電源VBが回路
基板17に供給されることはない。そして、作業者が、
ICE11側の電源スイッチ21を閉じると、回路基板
17上の電源生成部23にAC100Vが供給され、電
源VICEが生成出力される。すると、リレー24の接点
24Cは閉路するので、回路基板17に電源VBが供給
されるようになる。
Bが供給されると、電源生成部23は電源VBから電源V
Tを降圧生成して、回路基板17に搭載される各回路部
品に供給する。
1側の基板12に配置されたリレー24は、電源VBを
中継するように接続され、ICE11に対して電源VIC
Eが投入されると閉路して回路基板17に電源VBの供給
を開始するので、先にICE11に対して電源VICEが
投入されなければ回路基板17に電源VBの供給は開始
されることがない。
が設けられていない状態で、回路基板17側の電源スイ
ッチ22が先に閉じられた場合を想定すると、電源生成
部23に電源VBが印加され、その電源VBが定常的な電
源VTに降圧生成される前の段階で、ICE11側の双
方向バッファ30にも電源VBに近いレベルの電圧が印
加されることになる。
絶対最大定格若しくは耐圧を超えていると双方向バッフ
ァ30は破壊に至るおそれがあり、双方向バッファ30
が破壊されると、電気的に接続されているエバチップ1
3やICEコントローラ15,SRAM16なども連鎖
的に破壊される可能性がある。
一部を、回路基板17に搭載されるマイコン(デバッグ
時はエバチップ13)が行う構成になっている場合は、
ICE11側に電源が投入されない限りはエバチップ1
3がその処理を開始することは無い。故に、結果として
電源VBの降圧は行われず、電源VBが双方向バッファ3
0に連続的に印加され続けるため、破壊に至る可能性は
極めて高くなる。
源の投入順序に作業者の手作業がかかわる部分を排除す
ることができるため、作業者のケアレスミスによってI
CE11側のエバチップ13やICEコントローラ1
5,SRAM16などが破壊されることを確実に防止す
ることができる。
車両用ECUとしたので、ICE11側に車両用バッテ
リ相当の高い電圧が印加されることを回避することがで
き、ICE11が破壊される可能性を確実に低下させる
ことができる。
にのみ限定されるものではなく、次のような変形又は拡
張が可能である。回路基板は、車両用ECUが構成され
るものに限らず、CPU開発支援装置を用いたCPU開
発支援システムであれば、回路基板側の対象は問わず広
く適用することができる。また、必ずしも、回路基板用
電源の電圧レベルが、支援装置用電源の電圧レベルより
も高くなる可能性があるシステムに限ることはない。即
ち、両者の電圧レベルがほぼ同等である場合でも、回路
基板用電源のみがCPU開発支援装置側に連続的に印加
され続けることは回路素子にとって好ましいものではな
く、破壊に繋がる可能性がある。従って、このようなケ
ースについても有効に適用することができる。
デバッグするシステムに適用した場合の一実施例であ
り、全体の電気的構成を示す機能ブロック図
する図
板、24はリレー(保護装置)を示す。
Claims (3)
- 【請求項1】 評価対象となるCPUが搭載される回路
基板と、 この回路基板に、前記CPUの代わりにプローブを介し
て電気的に接続され、前記CPUの動作をエミュレート
する評価用チップとを備えてなるCPU開発支援装置と
で構成されるCPU開発支援システムにおいて、 前記回路基板に供給される回路基板用電源を中継するよ
うに接続され、前記CPU開発支援装置に対して支援装
置用電源が投入されると閉路することで、前記回路基板
に前記回路基板用電源の供給を開始する保護装置を備え
たことを特徴とするCPU開発支援システム。 - 【請求項2】 回路基板には、車両用ECUが構成され
ていることを特徴とする請求項1記載のCPU開発支援
システム。 - 【請求項3】 請求項1又は2記載のCPU開発支援シ
ステムに使用されることを特徴とする保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002124071A JP2003316484A (ja) | 2002-04-25 | 2002-04-25 | Cpu開発支援システム及び保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002124071A JP2003316484A (ja) | 2002-04-25 | 2002-04-25 | Cpu開発支援システム及び保護装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003316484A true JP2003316484A (ja) | 2003-11-07 |
Family
ID=29539186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002124071A Pending JP2003316484A (ja) | 2002-04-25 | 2002-04-25 | Cpu開発支援システム及び保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003316484A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276065A (ja) * | 2004-03-26 | 2005-10-06 | Denso Corp | エミュレータ |
JP2009151573A (ja) * | 2007-12-20 | 2009-07-09 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
-
2002
- 2002-04-25 JP JP2002124071A patent/JP2003316484A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276065A (ja) * | 2004-03-26 | 2005-10-06 | Denso Corp | エミュレータ |
JP2009151573A (ja) * | 2007-12-20 | 2009-07-09 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100505638B1 (ko) | 워킹 콘텍스트 저장 및 복구 장치 및 방법 | |
US6523133B2 (en) | Information processing apparatus that can hold internal information | |
RU2008129125A (ru) | Способ загрузки хостового устройства из устройства mmc/sd, хостовое устройство, загружаемое из устройства mmc/sd, и устройство mmc/sd, из которого может быть загружено хостовое устройство | |
KR19980068615A (ko) | 지능형 전원 스위치 | |
WO2002012988A9 (en) | Method and system for providing gated clock signal to a csr block | |
CN105389525A (zh) | 刀片服务器的管理方法和*** | |
US10311001B2 (en) | Electronic device and communication method thereof | |
JP2003316484A (ja) | Cpu開発支援システム及び保護装置 | |
KR102498254B1 (ko) | 대기 전력을 줄이기 위한 방법 및 그 전자 장치 | |
JP4094827B2 (ja) | 駆動制御装置 | |
JP3076239B2 (ja) | オンボード書込制御方法 | |
JP2012226605A (ja) | 情報処理装置、その制御方法、及びプログラム | |
JPH09322390A (ja) | 過電圧保護回路 | |
JP2965643B2 (ja) | 増設用ユニットの接続制御機構 | |
JP3984408B2 (ja) | メモリ素子の制御回路およびメモリ素子の制御方法 | |
JP2011118455A (ja) | 情報処理装置および情報処理装置における制御方法 | |
KR970016889A (ko) | 서스펜드 모드에서의 컴퓨터 시스템 보호장치 및 그 방법 | |
JP2965642B2 (ja) | 拡張ユニットの接続確認方式 | |
JPH086679A (ja) | 小規模情報処理システム | |
JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 | |
JP2001184106A (ja) | プログラマブルコントローラ | |
JPH044276Y2 (ja) | ||
KR100276592B1 (ko) | 부팅 및 종료를 간단히 할 수 있는 컴퓨터 | |
KR100471069B1 (ko) | 컴퓨터시스템 및 컴퓨터시스템의 과열경고방법 | |
JP3144169B2 (ja) | Tcg用1チップマイクロコンピュ−タ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |