JP3144169B2 - Ｔｃｇ用１チップマイクロコンピュ−タ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はタ−ボチャ−ジャに取付
けた回転電機をエンジンの運転状態に応じて電動または
発電作動させる制御装置に用いるＴＣＧ用１チップマイ
クロコンピュ−タに関する。

【０００２】

【従来の技術】エンジンの排気ガスによりタ−ビンを回
転させ、そのトルクによってコンプレッサを駆動し、エ
ンジンに過給気を圧送するタ−ボチャ−ジャが多用され
ている。

【０００３】このタ−ボチャ−ジャに加え、排気圧が上
昇したときはタ−ビン軸に直結された発電機を作動させ
て発電を行い、またエンジンの重負荷時にエンジン回転
数が低下して排気圧が減じたときは、前記の発電機を電
動機に切換え、その電動トルクによりコンプレッサの回
転を付勢して圧気作動を助勢し、エンジンに十分な過給
気を送り込む、いわゆるタ−ボチャ−ジャジェネレ−タ
（ＴＣＧ）が公知となっている。

【０００４】そして、このようなＴＣＧを発電機あるい
は電動機として駆動する制御は１チップマイクロコンピ
ュ−タにより行われており、このマイクロコンピュ−タ
の動作モ−ドには次の５種の動作モ−ドがある。 ・拡張ミニマムモ−ド（内蔵ＲＯＭ無効）→デバック用 ・拡張ミニマムモ−ド（内蔵ＲＯＭ有効）→最終製品 ・拡張マキシマムモ−ド（内蔵ＲＯＭ無効）→デバック
およびデ−タ収集用（試作） ・拡張マキシマムモ−ド（内蔵ＲＯＭ有効）→デ−タ収
集用（最終製品に近い） ・シングルチップモ−ド→未使用

【０００５】このように１チップマイクロコンピュ−タ
（１チップマイコン）を上述のような種々のモ−ドで動
作させるには、その動作モ−ドに対応するプログラムや
デ−タを記憶させたメモリ、あるいはデ−タ基板用のメ
モリが必要となり、このようなメモリを付設や増設する
ことは１チップマイコンの数、あるいは種類を増加させ
るという不都合が生じている。

【０００６】そして、この不都合を回避するには、通
常、１チップマイコンにＩＣカ−ドソケットを設け、こ
のソケットにＩＣカ−ドを差込み、該ＩＣカ−ドを１チ
ップマイコンのメモリの一部として使用している。すな
わち、ＩＣカ−ドはプログラムを記憶させたもの、マッ
プデ−タ・個人デ−タ等の制御用デ−タを記憶させたも
の、試験走行時の各種センサ信号・制御デ−タ等のデ−
タ収集を行うものの３種類の機能に大別される。

【０００７】このように、１チップマイコンにＩＣカ−
ドを付設させるために、従来は１チップマイコン内のメ
モリのアドレスとＩＣカ−ド内のメモリのアドレスとを
違えておいて両方を併用する方法、双方のアドレスを共
通にしＩＣカ−ドからの情報の読込みを行う毎にディッ
プスイッチ、またはジャンパ−線で切替えて使用する方
法のどちらかが採用されている。

【０００８】

【発明が解決しようとする課題】上述のように、１チッ
プマイコンとＩＣカ−ドとをハ−ドウエア的に結合する
方法のうち、双方のアドレスを共通にする方法では周辺
ＩＣのＲＡＭ領域が減少するなど、使用するアドレスが
小になるという不都合が生じ、ディップスイッチやジャ
ンパ−線を用いる方法では、これらの操作が繁雑になる
という問題がある。

【０００９】また、１チップマイコンがＩＣカ−ドを選
択使用するため、１チップマイコン側にてすべてプログ
ラミングする方法は、プログラミングの手数がかかって
不経済な面が多い欠点がある。

【００１０】本発明は上述のような従来の不都合を改善
しようとするものであり、その目的はＴＣＧを制御する
１チップマイコンに、付属させるＩＣカ−ドを差込むこ
とにより、双方が共働できる状態にセットさせるＴＣＧ
用１チップマイクロコンピュ−タを提供することにあ
る。

【００１１】

【課題を解決するための手段】上述の目的を達成するた
めに本発明によれば、ターボチャージャのタ−ビン軸に
取付けた回転電機の電動／発電作動をＩＣカ−ドを備え
て制御するＴＣＧ用１チップマイクロコンピュ−タにお
いて、ＩＣカ−ドの挿入を検知するカ−ド挿入検知手段
と、該検知手段の信号に応じ１チップマイクロコンピュ
−タの動作モ−ドとアドレス指定の変更によりアドレス
領域の活用およびＩＣカ−ドの内容を検知してアドレス
領域を設定するアドレス領域制御手段とを備えたＴＣＧ
用１チップマイクロコンピュ−タが提供される。

【００１２】

【作用】ＩＣカ−ドと１チップマイコンの内蔵ＲＯＭを
併用するシステムで、ＩＣカ−ドの挿入を検知して１チ
ップマイコンの動作モ−ドを指定し、チップセレクトＩ
Ｃのアドレス指定を変更することにより、アドレス領域
を広く使用できて、ディップスイッチなどの操作が不要
となり、またＩＣカ−ドの内容を検知して、デ−タかプ
ログラムの判定を行いアドレス領域を決定する。

【００１３】

【実施例】つぎに本発明の実施例について図面を用いて
詳細に説明する。図１は本発明の一実施例のシステム構
成図であり、同図における１はＩＣカ−ドで、大別して
ＲＯＭタイプとＲＡＭタイプとがあり、通常、制御プロ
グラムを記憶するのがＲＯＭタイプ、デ−タ収集にはＲ
ＡＭタイプが用いられ、カ−ドソケット２に挿入されて
使用される。

【００１４】３はＩＣカ−ド用デ−タバスで、ＩＣカ−
ド１をプログラムメモリとして使用の場合はＣＰＵ用デ
−タバス１２と接続し、ＩＣカ−ド１を使用しない場合
はＣＰＵ用デ−タバス１２とは切離す。また、ＣＰＵ１
９のリセット期間中はＩＣカ−ド内容検知のデ−タバス
として使用のため、ＣＰＵ用デ−タバス１２から切離さ
れ、ＩＣカ−ド１の最終アドレスのデ−タを出力する。

【００１５】４はＩＣカ−ド用アドレスバスで、ＩＣカ
−ド１をプログラムメモリとして使用の場合は、ＣＰＵ
用アドレスバス１３と接続し、ＩＣカ−ド１を使用しな
い場合にはＣＰＵ用アドレスバス１３とは切離す。また
ＣＰＵ１９のリセット期間中はＩＣカ−ド１の内容検知
のアドレスバスとして使用のため、ＣＰＵ用アドレスバ
ス１３から切離されてＩＣカ−ド１へ最終アドレスを出
力する。

【００１６】５はＩＣカ−ド用制御バスであり、ＩＣカ
−ド１をプログラムメモリとして使用する場合はＣＰＵ
用制御バス１４と接続し、ＩＣカ−ドを使用しない場合
はＣＰＵ用制御バス１４と切離す。

【００１７】６はＩＣカ−ド挿入検知回路１１に入力さ
れるＩＣカ−ド挿入検知信号である。

【００１８】７はデ−タバスＩ／Ｆで、ＩＣカ−ド用デ
−タバス３とＣＰＵ用デ−タバス１２とを接続、または
切離しを行うための回路で、デ−タの双方向伝達を行
う。

【００１９】８はアドレスバスＩ／Ｆであり、ＩＣカ−
ド用アドレスバス４とＣＰＵ用アドレスバス１３とを接
続、または切離しを行うための回路で、アドレスの伝達
を行う。

【００２０】９は制御バスＩ／Ｆであり、ＩＣカ−ド用
制御バス５とＣＰＵ用制御バス１４とを接続、または切
離しを行うための回路で、制御信号の伝達を行う。

【００２１】１０はＩＣカ−ド内容検知回路であり、Ｃ
ＰＵリセット期間中にＩＣカ−ドの内容を検知するため
の回路である。そして、リセット期間にＩＣカ−ド１の
アドレスを最終アドレスにして、その時のデ−タバスの
内容によってＩＣカ−ド１の内容を判断するものであ
る。

【００２２】１５はチップセレクト信号で、アドレスマ
ップに従い、各デバイスをセレクトする信号である。

【００２３】なお、１６はＩＣカ−ド内容検知回路１０
からのＩＣカ−ド内容検知信号、１７はＩＣカ−ド挿入
検知回路１１からのＩＣカ−ド挿入検知信号である。

【００２４】１８は１チップマイコンで、ＣＰＵ１９の
他、内蔵ＲＯＭ２０やＡ／Ｄ変換機、タイマなどが内蔵
されたＩＣである。

【００２５】２２はモ−ドセレクトであり、ＣＰＵ１９
のモ−ドをセレクトする回路、２３はリセット回路で電
源のオンにより電源信号が安定してから、所定時間、リ
セットを行うための信号を出力するものである。

【００２６】そして、このようなシステムの構成ではコ
ントロ−ラの電源オンの前にＩＣカ−ド１をソケット２
に挿入しておくと、電源オン時にＩＣカ−ド挿入検知回
路１１により挿入が検知される。

【００２７】また１チップマイコン１８がリセット時に
ＩＣカ−ド１が挿入されていた場合、ＩＣカ−ド内容検
知回路１０により内容が検知されるが、これらは電源の
立上げ時にリセット回路２３からの信号がアドレスバス
Ｉ／Ｆ回路８に入力される。このため、アドレスバスＩ
／Ｆ回路８の出力のアドレスバス４のアドレス信号全ビ
ットがＨレベルとなり、ＩＣカ−ド１の最終アドレスを
指定する。そしてこの最終アドレスのデ−タはＩＣカ−
ド内容識別デ−タが記憶されており、ＩＣカ−ド内容検
知回路１０によってＩＣカ−ド１が制御プログラムなの
か、制御デ−タなのか、さらにデ−タ収集用なのかを判
断し、チップセレクト２１とモ−ドセレクト２２の信号
線により出力する。また、チップセレクト２１とモ−ド
セレクト２２はＩＣカ−ド挿入検知回路１１からの出力
信号をＩＣカ−ド挿入検知信号１７により入力する。そ
してこれらの信号により、チップセレクト２１はＩＣカ
−ドのアドレスバスＩ／Ｆ４、デ−タバスＩ／Ｆ７、制
御バスＩ／Ｆ５をイネ−ブル状態にし、ＩＣカ−ド１を
使用できるモ−ドにするか否かを判断する。

【００２８】モ−ドセレクト２２もＩＣカ−ド内容検知
回路１０やＩＣカ−ド挿入検知回路１１からの信号によ
り１チップマイコン１８の動作モ−ドを判定し、モ−ド
設定信号２４によってモ−ドを設定する。

【００２９】デ−タバスＩ／Ｆ７とアドレスバスＩ／Ｆ
８と制御バスＩ／Ｆ９とはチップセレクト２１からの信
号により、デ−タバス３とデ−タバス１２およびアドレ
スバス４とアドレスバス１３、制御バス５と制御バス１
４の接続および切離しを行うものである。

【００３０】つぎに図２は本実施例の作動の一例を示す
処理フロ−図であり、同図に基づいてその作動を説明す
ると、まずステップ１はコントロ−ラの電源立ち上げを
意味している。そして、コントロ−ラの電源がオンにな
ると、マイコンは供給電源が安定した後、リセット回路
２３によりリセット端子がＬレベルになり、ステップ２
でマイコンのリセットが開始される。

【００３１】そして、マイコンがリセットモ−ドに入っ
ているとき、ステップ３ではＩＣカ−ドが挿入されてい
るかの検知をＣＰＵを介さずにハ−ドウエアのみで行
い、ここでＩＣカ−ドが挿入されていれば、ステップ４
に進み、ＩＣカ−ドのアドレス最終番地（例えば２５６
Ｋバイトの場合は＄７ＦＦＦ）をアクセスして、ＩＣカ
−ドの内容がプログラムか、デ−タか、またはデ−タ収
集用のカ−ドなのかの判断が行われる。

【００３２】ステップ３で挿入されていないときはステ
ップ５に移るため、内容の検知は行われない。そしてス
テップ５ではモ−ドセレクトが行われてマイコンの動作
モ−ドの設定が行われる。ここでは、ＩＣカ−ドの挿入
の有無、ＩＣカ−ドの種別を判断してマイコンがマキシ
マムモ−ドか、ミニマムモ−ドか、また内蔵ＲＯＭモ−
ドか外部ＲＯＭモ−ドかの設定が行われる。そしてそれ
に伴い、コントロ−ラのアドレスマップをマキシム用、
ミニマム用、および内部ＲＯＭ、ＩＣカ−ドなどに設定
する。このような設定終了後は、マイコンのリセット信
号がＨレベルになり、ステップ７のリセットが終了す
る。ついでこのリセット終了すると、ステップ８にての
制御プログラムが実行されて通常の制御が行われること
になる。

【００３３】なお、図３および図４は本実施例における
１チップマイコンの動作モ−ドおよびコントロ−ラの動
作モ−ドを示す図表図である。

【００３４】

【発明の効果】上述の実施例のように本発明によれば、
ＩＣカ−ドと１チップマイコンの内蔵ＲＯＭとを併用す
る制御システムにてＩＣカ−ドの挿入により、双方が共
働できるように構成したので、未使用アドレスが無くな
ってアドレス領域を有効に使用でき、内蔵ＲＯＭとＩＣ
カ−ドとの選択が自在となってその操作に手数を要せ
ず、さらにＣＰＵの電源リセット期間の利用により、時
間のロスを省くことができるという利点が生ずる。

【図面の簡単な説明】

【図１】本発明の一実施例のシステムの構成図である。

【図２】本実施例の作動の一例を示す処理フロ−図であ
る。

【図３】本実施例の１チップマイコンの動作モ−ドを示
す図表図である。

【図４】本実施例のコントローラの動作モ−ドを示す図
表図である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ターボチャージャのタ−ビン軸に取付けた
   回転電機の電動／発電作動をＩＣカ−ドを備えて制御す
   るＴＣＧ用１チップマイクロコンピュ−タにおいて、Ｉ
   Ｃカ−ドの挿入を検知するカ−ド挿入検知手段と、該検
   知手段の信号に応じ１チップマイクロコンピュ−タの動
   作モ−ドとアドレス指定の変更によりアドレス領域の活
   用およびＩＣカ−ドの内容を検知してアドレス領域を設
   定するアドレス領域制御手段とを備えたことを特徴とす
   るＴＣＧ用１チップマイクロコンピュ−タ。