JP2005109446A - Rramに応用するための単一マスクpt/pcmo/ptスタックのエッチングプロセス - Google Patents
Rramに応用するための単一マスクpt/pcmo/ptスタックのエッチングプロセス Download PDFInfo
- Publication number
- JP2005109446A JP2005109446A JP2004247537A JP2004247537A JP2005109446A JP 2005109446 A JP2005109446 A JP 2005109446A JP 2004247537 A JP2004247537 A JP 2004247537A JP 2004247537 A JP2004247537 A JP 2004247537A JP 2005109446 A JP2005109446 A JP 2005109446A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pcmo
- mtorr
- sccm
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000001312 dry etching Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 69
- 229910052760 oxygen Inorganic materials 0.000 claims description 43
- 238000000151 deposition Methods 0.000 claims description 34
- 229910052786 argon Inorganic materials 0.000 claims description 31
- 239000000460 chlorine Substances 0.000 claims description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052801 chlorine Inorganic materials 0.000 claims description 11
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 35
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 229910052718 tin Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052741 iridium Inorganic materials 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910004200 TaSiN Inorganic materials 0.000 description 3
- 229910010038 TiAl Inorganic materials 0.000 description 3
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910018281 LaSrMnO3 Inorganic materials 0.000 description 1
- SURLGNKAQXKNSP-DBLYXWCISA-N chlorin Chemical compound C\1=C/2\N/C(=C\C3=N/C(=C\C=4NC(/C=C\5/C=CC/1=N/5)=CC=4)/C=C3)/CC\2 SURLGNKAQXKNSP-DBLYXWCISA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 本発明によるPCMOスタックをドライエッチングする方法は、基板を準備するステップと、バリア層を堆積するステップと、下部電極を堆積するステップと、PCMO薄膜を堆積するステップと、上部電極を堆積するステップと、ハードマスク層を堆積するステップと、フォトレジストを付与しパターニングするステップと、ハードマスク層をエッチングするステップと、上部電極をドライエッチングするステップと、PCMO層を複数ステップのエッチングプロセスでドライエッチングするステップと、下部電極をドライエッチングするステップと、PCMOベースのデバイスを完成させるステップとを包含する。
【選択図】 図1
Description
PCMO金属酸化物は、ドライエッチングプロセスによってエッチングするにはひどく硬質である。PCMOエッチングは、クロリンおよびアルゴンを使用するが、商業的に利用するにはエッチング速度が過度に遅く、プロセスにおいて用いられるマスクが不安定であり、損傷を免れないことが報告されている。PCMOは、純アルゴンを用いてスパッタリングされているが、マスク材料および下に位置する任意の層と比較すると、PCMO薄膜のエッチングの選択性に乏しいという点で、同じ問題の多くが生じることも報告されている。
Leeら、"Dry Etching to Form Submicron Features in CMR Oxides:PrBaCaMnO3 and LaSrMnO3"、インターネット<URL:mse.ufl.edu/〜spear/recent_papers/cmr_oxides/cmr_oxides.pdf>
PCMOスタックをドライエッチングする方法は、基板を準備するステップと、バリア層を堆積するステップと、下部電極を堆積するステップと、PCMO薄膜を堆積するステップと、上部電極を堆積するステップと、ハードマスク層を堆積するステップと、フォトレジストを付与してパターニングするステップと、ハードマスク層をエッチングするステップと、上部電極をドライエッチングするステップと、複数ステップのエッチングプロセスでPCMO層をドライエッチングするステップと、下部電極をドライエッチングするステップであって、このドライエッチングするステップは、Ar、O2、およびCl含有ガスを含むエッチング化学物質を用いる、ステップと、PCMOベースのデバイスを完成させるステップとを包含する。
本発明の方法は、単一のマスキングステップを用いてPCMOベースのデバイスをドライエッチングする技術を提供する。図1を参照して、本発明の方法は、一般に10で示される。本発明の方法の最初のステップは、適切な基板を準備することであり、この基板は、シリコン、二酸化シリコン、またはポリシリコンであり得、かつ、複数の構造がこの基板に形成され得る(ブロック12)。バリア層がこの基板上に堆積され(ブロック14)、このバリア層材料は、Ta、TaN、Ti、TiN、TiAlN、TiSiN、TaSiNおよびTiAlからなる材料の群より選択される。IrO2、RuO2またはYxBa2Cu3O7−x(YBCO)等のプラチナ、イリジウム、ルテニウム、および、イリジウムおよびルテニウムの酸化物からなる材料の群より選択された材料を用いて、下部電極が約30nm〜500nmの厚さでバリア層上に作製される(ブロック16)。PrxCa1−xMnO3(PCMO)薄膜が約10nm〜500nmの厚さで下部電極上に堆積される(ブロック18)。Pt、Ir、Ru、およびこれらの導電性酸化物からなる材料の群から選択された材料で形成される上部電極がPCMO薄膜上に堆積され(ブロック20)、約10nm〜300nmの範囲の厚さを有する。TiN、TiO2、Ta、TaN、TiAlN、TiSiN、TaSiNまたはTiAl等のハードマスクが上部電極上に堆積される(ブロック22)。ハードマスクの厚さは、約10nm〜300nmである。本発明の方法の改変された実施形態において、上部電極とハードマスクとの間の接着力を強化するために約5nm〜50nmの範囲の厚さを有するTiの薄膜が用いられ得る。その後、フォトレジストがハードマスク上に堆積され、かつ、必要なパターンで現像される(ブロック24)。従来技術を用いてハードマスクがエッチングされた(ブロック26)後、このフォトレジストに縞模様が付けられ、ウェハは、Pt/PCMO/Ptスタックをドライエッチングする準備が整う。
(要約)
本発明によるPCMOスタックをドライエッチングする方法は、基板を準備するステップと、バリア層を堆積するステップと、下部電極を堆積するステップと、PCMO薄膜を堆積するステップと、上部電極を堆積するステップと、ハードマスク層を堆積するステップと、フォトレジストを付与しパターニングするステップと、ハードマスク層をエッチングするステップと、上部電極をドライエッチングするステップと、PCMO層を複数ステップのエッチングプロセスでドライエッチングするステップと、下部電極をドライエッチングするステップと、PCMOベースのデバイスを完成させるステップとを包含する。
Claims (15)
- PCMOスタックをドライエッチングする方法であって、
基板を準備するステップと、
バリア層を堆積するステップと、
下部電極を堆積するステップと、
PCMO薄膜を堆積するステップと、
上部電極を堆積するステップと、
ハードマスク層を堆積するステップと、
フォトレジストを付与し、パターニングするステップと、
該ハードマスク層をエッチングするステップと、
該上部電極をドライエッチングするステップと、
複数ステップのエッチングプロセスで該PCMOをドライエッチングするステップと、
該下部電極をドライエッチングするステップと、
該PCMOベースのデバイスを完成させるステップと
を包含する、方法。 - 前記上部電極をドライエッチングするステップは、Arと、O2と、Cl2、BCl3、CCl4、SiCl4、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いてエッチングするステップを包含し、該酸素のパーセンテージは、約1%〜50%の範囲、好ましくは、約5%〜30%の範囲であり、該Arのパーセンテージは、約5%〜80%の範囲、好ましくは、40%〜80%の範囲であり、残りのガス成分はCl含有ガスからなる、請求項1に記載の方法。
- 前記ドライエッチングするステップは、約1mTorr〜50mTorrの圧力、好ましくは、3mTorr〜10mTorrの圧力で、約400W〜1000Wのマイクロ波電力で、約10W〜1000Wの基板RFバイアス電力で、および約−50℃〜500℃の基板温度で、約20sccm〜100sccmのガス流速、好ましくは、約40sccm〜70sccmのガス流速を提供するステップを包含する、請求項2に記載の方法。
- 前記PCMO層をドライエッチングするステップは、Ar、O2および塩素含有ガスからなるエッチング化学物質を用いる第1のエッチングステップと、ArおよびO2からなるエッチング化学物質を用いる第2のエッチングステップとを包含する、請求項1に記載の方法。
- 前記第1のエッチングステップおよび前記第2のエッチングステップは、前記PCMOがエッチングされるまで交互に適用される、請求項4に記載の方法。
- 前記PCMO層をドライエッチングするステップは、2ステップのエッチングプロセスを包含し、前記第1のエッチングステップは、Arと、O2と、Cl2、BCl3、CCl4、SiCl4、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いて、該PCMO層をエッチングするステップを包含し、該酸素のパーセンテージは約1%〜50%の範囲、好ましくは、約5%〜30%の範囲であり、該Arのパーセンテージは約5%〜80%の範囲、好ましくは、約40%〜80%の範囲であり、残りのガス成分はCl含有ガスからなり、かつ、該PCMO層をドライエッチングするステップは、約1mTorr〜50mTorrの圧力、好ましくは、約3mTorr〜10mTorrの圧力で、約400W〜1000Wのマイクロ波電力で、約10W〜1000Wの基板RFバイアス電力で、および約−50℃〜500℃の基板温度で、約20sccm〜100sccmの範囲、好ましくは、40sccm〜70sccmの範囲のガス流速を提供するステップをさらに包含する、請求項4に記載の方法。
- 前記第2のPCMOエッチングステップは、ArおよびO2からなる混合ガスを用いてPCMO層をエッチングするステップであって、該酸素のパーセンテージは約1%〜50%の範囲、好ましくは、約5%〜30%の範囲であり、該Arのパーセンテージは約5%〜80%の範囲、好ましくは、約40%〜80%の範囲であり、該第2のPCMOエッチングステップは、約1mTorr〜50mTorrの圧力、好ましくは、約3mTorr〜10mTorrの圧力で、約400W〜1000Wのマイクロ波電力で、約10W〜1000Wの基板RFバイアス電力で、および約−50℃〜500℃の基板温度で、約20sccm〜100sccmの範囲、好ましくは、約40sccm〜70sccmの範囲のガス流速を提供するステップをさらに包含する、請求項6に記載の方法。
- 前記下部電極をドライエッチングするステップは、Arと、O2と、Cl2、BCl3、CCl4、SiCl4、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いてエッチングするステップを備え、該酸素のパーセンテージは約1%〜50%の範囲、好ましくは、約5%〜30%の範囲であり、該Arは約5%〜80%の範囲、好ましくは、約40%〜80%の範囲であり、残りのガス成分は、Cl含有ガスからなる、請求項1に記載の方法。
- 前記ドライエッチングするステップは、約1mTorr〜50mTorrの圧力、好ましくは、約3mTorr〜10mTorrの圧力で、約400W〜1000Wのマイクロ波電力で、約10W〜1000Wの基板RFバイアス電力で、および約−50℃〜500℃の基板温度で、約20sccm〜100sccmのガス流速、好ましくは、約40ssc〜70sccmのガス流速を提供するステップを包含する、請求項8に記載の方法。
- 前記上部電極と前記ハードマスクとの間に約5nm〜50nmの範囲の厚さを有するTiの層をさらに堆積して、該ハードマスクの接着力を強化するステップをさらに包含する、請求項1に記載の方法。
- PCMOスタックをドライエッチングする方法であって、
基板を準備するステップと、
バリア層を堆積するステップと、
下部電極を堆積するステップと、
PCMO薄膜を堆積するステップと、
上部電極を堆積するステップと、
ハードマスク層を堆積するステップと、
フォトレジストを付与し、パターニングするステップと、
該ハードマスク層をエッチングするステップと、
該上部電極をドライエッチングするステップと、
複数ステップのエッチングプロセスで該PCMO層をドライエッチングするステップであって、Ar、O2、および塩素含有ガスからなるエッチング化学物質を用いる第1のエッチングステップと、ArおよびO2からなるエッチング化学物質を用いる第2のエッチングステップとを包含する、ドライエッチングするステップと、
該下部電極をドライエッチングするステップと、
該PCMOベースのデバイスを完成させるステップと
を包含し、
該上部電極および該下部電極をドライエッチングする該ステップ、ならびに該第1のPCMOエッチングステップは、Arと、O2と、Cl2、BCl3、CCl4、SiCl4、およびこれらの組み合わせからなるガスの群より選択されたガスとの混合ガスを用いてエッチングするステップを包含し、該酸素のパーセンテージは約1%〜50%の範囲、好ましくは、約5%〜30%の範囲であり、該Arのパーセンテージは約5%〜80%の範囲、好ましくは、約40%から80%の範囲であり、残りのガス成分は、Cl含有ガスからなる、方法。 - 前記上部電極および前記下部電極をドライエッチングするステップ、ならびに前記第1のPCMOエッチングステップは、約1mTorr〜50mTorr、好ましくは、約3mTorr〜10mTorrの圧力で、約400W〜1000Wのマイクロ波電力で、約10W〜1000Wの基板RFバイアス電力で、および約−50℃〜500℃の基板温度で、約20sccm〜100sccmのガス流速、好ましくは、約40sccm〜70sccmのガス流速を提供するステップを包含する、請求項11に記載の方法。
- 前記第2のエッチングステップは、ArおよびO2からなる混合ガスを用いてPCMOをエッチングするステップを包含し、該酸素のパーセンテージは約1%〜5%の範囲、好ましくは、約5%〜30%の範囲であり、該Arのパーセンテージは約5%〜80%の範囲、好ましくは、約40%〜80%の範囲であり、該第2のエッチングステップは、約20sccm〜100sccmのガス流速、好ましくは、約40sccm〜70sccmのガス流速を、約1mTorr〜50mTorrの圧力、好ましくは、約3mTorr〜10mTorrの圧力で、約400W〜1000Wのマイクロ波電力で、約10W〜1000Wである基板RFバイアス電力で、および約−50℃〜500℃の基板温度で、提供するステップをさらに包含する、請求項11に記載の方法。
- 前記第1のエッチングステップおよび前記第2のエッチングステップは、前記PCMOがエッチングされるまで交互に適用される、請求項11に記載の方法。
- 前記上部電極と前記ハードマスクとの間に約5nm〜50nmの範囲の厚さを有するTiの層をさらに堆積して、該ハードマスクの接着力を強化するステップをさらに包含する、請求項11に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/677,008 US6955992B2 (en) | 2003-09-30 | 2003-09-30 | One mask PT/PCMO/PT stack etching process for RRAM applications |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109446A true JP2005109446A (ja) | 2005-04-21 |
JP4674747B2 JP4674747B2 (ja) | 2011-04-20 |
Family
ID=34422126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004247537A Expired - Fee Related JP4674747B2 (ja) | 2003-09-30 | 2004-08-26 | Rramに応用するための単一マスクpt/pcmo/ptスタックのエッチングプロセス |
Country Status (2)
Country | Link |
---|---|
US (1) | US6955992B2 (ja) |
JP (1) | JP4674747B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7981760B2 (en) | 2008-05-08 | 2011-07-19 | Panasonic Corporation | Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device |
JP2015191922A (ja) * | 2014-03-27 | 2015-11-02 | 株式会社東芝 | 半導体装置の製造方法 |
JP7526361B2 (ja) | 2020-09-03 | 2024-07-31 | アプライド マテリアルズ インコーポレイテッド | 選択的異方性金属エッチング |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6962648B2 (en) * | 2003-09-15 | 2005-11-08 | Global Silicon Net Corp. | Back-biased face target sputtering |
JP2005243808A (ja) * | 2004-02-25 | 2005-09-08 | Sharp Corp | 半導体素子の製造方法 |
US7186658B2 (en) * | 2004-05-24 | 2007-03-06 | Winbond Electronics Corporation | Method and resulting structure for PCMO film to obtain etching rate and mask to selectively by inductively coupled plasma |
US7169637B2 (en) * | 2004-07-01 | 2007-01-30 | Sharp Laboratories Of America, Inc. | One mask Pt/PCMO/Pt stack etching process for RRAM applications |
US7425504B2 (en) * | 2004-10-15 | 2008-09-16 | 4D-S Pty Ltd. | Systems and methods for plasma etching |
US20060081467A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | Systems and methods for magnetron deposition |
US20060081466A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | High uniformity 1-D multiple magnet magnetron source |
US7482277B2 (en) * | 2004-11-23 | 2009-01-27 | Massachusetts Institute Of Technology | Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching |
KR100627633B1 (ko) | 2005-06-30 | 2006-09-25 | 한국화학연구원 | 원자층 침착법을 이용한 비휘발성 rram 소자용 니켈산화물 박막의 제조 방법 |
US20070084716A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile data storage |
US20070084717A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile caching data storage |
US20070105390A1 (en) * | 2005-11-09 | 2007-05-10 | Oh Travis B | Oxygen depleted etching process |
US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US8454810B2 (en) | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
US20080011603A1 (en) * | 2006-07-14 | 2008-01-17 | Makoto Nagashima | Ultra high vacuum deposition of PCMO material |
US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
TWI340473B (en) * | 2007-01-12 | 2011-04-11 | Winbond Electronics Corp | Nonvolatile memory and fabrication method thereof |
CN100495683C (zh) * | 2007-06-04 | 2009-06-03 | 中国科学院物理研究所 | 一种制作电阻随机存储单元阵列的方法 |
US7618894B2 (en) * | 2007-07-26 | 2009-11-17 | Unity Semiconductor Corporation | Multi-step selective etching for cross-point memory |
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8034655B2 (en) * | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
US8227783B2 (en) | 2009-07-13 | 2012-07-24 | Seagate Technology Llc | Non-volatile resistive sense memory with praseodymium calcium manganese oxide |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
US8377718B2 (en) | 2010-11-10 | 2013-02-19 | Micron Technology, Inc. | Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8466031B2 (en) | 2011-05-27 | 2013-06-18 | Micron Technology, Inc. | Mixed valent oxide memory and method |
US8592795B2 (en) * | 2011-07-01 | 2013-11-26 | Micron Technology, Inc. | Multilevel mixed valence oxide (MVO) memory |
US10003022B2 (en) | 2014-03-04 | 2018-06-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with conductive etch-stop layer |
CN106381507B (zh) * | 2016-09-09 | 2018-10-09 | 武汉大学 | 一种用于熔融三元碳酸盐电解体系的惰性阳极 |
CN106435634B (zh) * | 2016-09-09 | 2018-10-09 | 武汉大学 | 一种用于熔盐净化烟气体系的惰性阳极 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280524A (ja) * | 2001-03-16 | 2002-09-27 | Nec Corp | 容量素子の形成方法 |
JP2003068983A (ja) * | 2001-06-28 | 2003-03-07 | Sharp Corp | 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ |
JP2003197877A (ja) * | 2001-09-26 | 2003-07-11 | Sharp Corp | 共有ビット線クロスポイントメモリアレイ |
JP2003258201A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2003282839A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6774004B1 (en) * | 2003-03-17 | 2004-08-10 | Sharp Laboratories Of America, Inc. | Nano-scale resistance cross-point memory array |
US6774054B1 (en) * | 2003-08-13 | 2004-08-10 | Sharp Laboratories Of America, Inc. | High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application |
-
2003
- 2003-09-30 US US10/677,008 patent/US6955992B2/en not_active Expired - Lifetime
-
2004
- 2004-08-26 JP JP2004247537A patent/JP4674747B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280524A (ja) * | 2001-03-16 | 2002-09-27 | Nec Corp | 容量素子の形成方法 |
JP2003068983A (ja) * | 2001-06-28 | 2003-03-07 | Sharp Corp | 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ |
JP2003197877A (ja) * | 2001-09-26 | 2003-07-11 | Sharp Corp | 共有ビット線クロスポイントメモリアレイ |
JP2003258201A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2003282839A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7981760B2 (en) | 2008-05-08 | 2011-07-19 | Panasonic Corporation | Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device |
JP2015191922A (ja) * | 2014-03-27 | 2015-11-02 | 株式会社東芝 | 半導体装置の製造方法 |
JP7526361B2 (ja) | 2020-09-03 | 2024-07-31 | アプライド マテリアルズ インコーポレイテッド | 選択的異方性金属エッチング |
Also Published As
Publication number | Publication date |
---|---|
US20050079727A1 (en) | 2005-04-14 |
JP4674747B2 (ja) | 2011-04-20 |
US6955992B2 (en) | 2005-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674747B2 (ja) | Rramに応用するための単一マスクpt/pcmo/ptスタックのエッチングプロセス | |
US7169637B2 (en) | One mask Pt/PCMO/Pt stack etching process for RRAM applications | |
JP3954667B2 (ja) | 強誘電性キャパシタの製造方法 | |
US20070158632A1 (en) | Method for Fabricating a Pillar-Shaped Phase Change Memory Element | |
US10242883B2 (en) | High aspect ratio etch of oxide metal oxide metal stack | |
US20210257375A1 (en) | Methods and apparatus for three dimensional nand structure fabrication | |
KR100271111B1 (ko) | 재피착을사용하여구조를형성하는방법 | |
US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
KR20020093049A (ko) | 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법 | |
US6169009B1 (en) | Methods of etching platinum group metal film and forming lower electrode of capacitor | |
TWI445077B (zh) | 電漿蝕刻過渡金屬氧化物之方法 | |
US7569430B2 (en) | Phase changeable structure and method of forming the same | |
WO2005011011A1 (en) | Etching method for making chalcogenide memory elements | |
JP2006060203A (ja) | FeRAM用途のためのPt/PGOエッチングプロセス | |
JP2023550907A (ja) | ピラーセルPCM用のin-situドリフト緩和ライナ | |
Kim et al. | High-rate Ru electrode etching using O2/Cl2 inductively coupled plasma | |
US20020008079A1 (en) | Dry etching method for iridium electrode | |
CN103262221A (zh) | 介电器件的制造方法和灰化方法 | |
JPH11354505A (ja) | 誘電体薄膜素子の製造方法 | |
JP2004214601A (ja) | 強誘電体メモリ素子のキャパシタ形成方法 | |
WO2005022612A1 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
Kim et al. | Investigation into patterning of a stack-type Ru electrode capacitor | |
JP3039461B2 (ja) | 容量素子の製造方法 | |
Kim et al. | Patterning of Ru electrode in O2/Cl2 gas using reactive ion etcher | |
JP3896123B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |