JP2003258045A

JP2003258045A - プローブテスト方法

Info

Publication number: JP2003258045A
Application number: JP2002053247A
Authority: JP
Inventors: Hiroshi Sato; 弘志佐藤
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】半導体基板上に形成した半導体装置のプローブ
テスト方法に関し、良品と不良品とを正確に選別する。【解決手段】半導体装置１０内のプリテスト対象素子の
パッドＰ１，Ｐ２にプローブ針３２を接触させ、そのプ
リテスト対象素子の、標準動作条件に比較して動作しに
くい所定条件での動作可否を確認するプリテストを行
い、そのプリテストにおいてそのプリテスト対象素子の
動作が確認できなかった場合に、パッドＰ１，Ｐ２とプ
ローブ針３２との間の接触状態改善対策を行ってから、
半導体装置１０のテストを実施する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上に形
成した半導体装置のプローブテスト方法に関する。

【０００２】

【従来の技術】パッケージされた半導体装置は、１枚の
半導体基板上に、所定の回路を有する多数の半導体装置
を形成した後、その半導体基板を１つの半導体装置ごと
に分断し、分断した各半導体装置をパッケージして完成
される。従来より、分断してパッケージする前に、半導
体装置の電気的性能を半導体基板上で検査し、良品と不
良品とを選別することが行われている。この検査では、
プローブ針を用いたプローブテストが行われることが多
い。半導体装置には、回路を構成する素子に接続するた
めのパッドが設けらており、プローブテストでは、この
パッドにプローブ針を接触させ、このプローブ針を通じ
て半導体装置に電気信号を入・出力することで電気的性
能を検査する。そのため、プローブテストにおいて、プ
ローブ針とパッドとの接触状態が悪いと、本来正常に動
作するはずの半導体装置が動作せずに不良品として扱わ
れてしまう。

【０００３】

【発明が解決しようとする課題】プローブ針とパッドと
の接触状態は、プローブ針とパッドとの接触圧の大きさ
によって左右される。すなわち、プローブ針とパッドと
の接触圧が低いと、プローブ針とパッドとの接触抵抗は
高くなり、本来正常に動作するはずの半導体装置が動作
しなくなる。また、パッド表面には、酸化膜が生じてい
ることがあり、プローブテストでは、ある程度高い圧力
でプローブ針とパッドとを接触させ、この酸化膜を突き
破る必要がある。これらのことから、プローブテストで
は、プローブ針とパッドとの接触圧をなるべく高くして
行うことが望まれる。しかしながら、プローブ針とパッ
ドとの接触圧を高めすぎると、プローブ針によってパッ
ドが損傷してしまう恐れがあり、プローブ針とパッドと
の接触圧を無制限に高めることはできない。

【０００４】特に、発振回路を有する半導体装置では、
プローブ針とパッドとの接触圧が少しでも小さいと、接
触抵抗の成分とパッド表面の酸化膜の電気容量の成分が
ともに発振回路の負荷となり、発振回路の、発振不能あ
るいは特性低下が生じやすく、本来良品である半導体装
置が不良品として扱われやすい。

【０００５】本発明は、上記事情に鑑み、良品と不良品
とを正確に選別することができるプローブテスト方法を
提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成する本発
明のプローブテスト方法は、半導体基板上に形成した半
導体装置のプローブテスト方法であって、上記半導体装
置内のプリテスト対象素子のパッドにプローブ針を接触
させ、上記プリテスト対象素子の、標準動作条件に比較
して動作しにくい所定条件での動作可否を確認するプリ
テストを行い、上記プリテストにおいて上記プリテスト
対象素子の動作が確認できなかった場合に、上記パッド
とプローブ針との接触状態改善対策を行ってから、上記
半導体装置のテストを実施することを特徴とする。

【０００７】本発明のプローブテスト方法では、まず、
標準動作条件に比較して動作しにくい所定条件でプリテ
スト対象素子の動作可否を確認し、動作確認が得られな
い場合には接触状態改善対策を行ってから半導体装置の
テスト（本テスト）を実施するため、良品と不良品とを
正確に選別することができる。

【０００８】また、本発明のプローブテスト方法におい
て、上記所定条件は、上記プリテスト対象素子の動作規
格範囲内で最も動作が困難な条件であることが好まし
い。

【０００９】このような所定条件でのプリテストを行
い、動作確認が得れなかった場合には接触状態改善対策
をとることで、動作規格範囲内総てにおける本テスト
で、良品と不良品とを正確に選別することができる。

【００１０】ここで、本発明のプローブテスト方法にお
いて、上記接触状態改善対策が、上記パッドに対する上
記プローブ針の接触圧の増大であってもよいし、上記プ
リテスト対象素子が発振回路を構成する発振回路構成素
子であり、上記パッドが、上記発振回路構成素子を水晶
子に接続する水晶子用パッドを含むことであってもよい
し、あるいは、上記半導体装置のテストは、上記プリテ
スト対象素子のテストであってもよい。

【００１１】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００１２】図１は、本実施形態のプローブテスト方法
を用いて半導体装置のプローブテストを行う際の様子を
模式的に示した図である。

【００１３】本実施形態のプローブテスト方法は、昇降
自在なステージを有するプローブテスト装置を用いて行
われる。図１には、このプローブテスト装置２のうち、
図中の矢印のように昇降自在なステージ２１のみが示さ
れている。また、本実施形態のプローブテスト方法は、
多数の半導体装置（チップ）１０が形成された１枚の半
導体基板（ウェハ）１上で行われる。各半導体装置１０
には、発振回路と、その発振回路を構成する素子に接続
する複数のパッドＰ１，Ｐ２が設けらている。

【００１４】図１に示すように、多数の半導体装置１０
が形成された１枚の半導体基板１は、昇降自在なステー
ジ２１の上に載置される。ステージ２１に載置された半
導体基板１の上方には、半導体装置１０のパット表面と
所定の間隔をあけてプローブカード３が配備されてい
る。このプローブカード３は、水晶子３１と、複数本の
プローブ針３２とを有する。

【００１５】半導体基板１が載置されたステージ２１が
上昇すると、テスト対象の半導体装置１０のパッドＰ
１，Ｐ２に、プローブカードのプローブ針３２が接触す
る。なお、半導体装置１０のパッドＰ１，Ｐ２と、プロ
ーブカードのプローブ針３２との接触は、パッドＰ１，
Ｐ２とプローブ針３２との相対的な移動によって行われ
ればよく、例えば、ステージ２１を固定してプローブカ
ード３を下降させてもよいし、ステージ２１を上昇させ
るとともにプローブカード３を下降させてもよい。

【００１６】図２は、図１に示す半導体装置のパッドに
プローブ針を接触させた状態の半導体装置の回路図であ
る。

【００１７】図２には、半導体装置１０と水晶子３１と
が示されている。この図２に示す半導体装置１０は、プ
ローブテストを受ける半導体装置である。また、この図
２に示す水晶子３１は、複数のプローブ針を有するプロ
ーブカード３に設けられたものである。

【００１８】この半導体装置１０には発振回路が形成さ
れている。発振回路は、ＰＮ接合キャパシタである可変
容量ダイオード１１とＣＭＯＳインバータ１２と、図示
された抵抗およびコンデンサからなるものである。ＣＭ
ＯＳインバータ１２の電源端子には、電源電圧ＶＤＤが
印加される。また、ＣＭＯＳインバータ１２のグラウン
ド端子は、グラウンドＧＮＤに接続されている。さら
に、ＣＭＯＳインバータ１２の入力側にはパッドＰ１が
接続され、ＣＭＯＳインバータ１２の出力側には、抵抗
Ｒｄを介してパッドＰ２が接続されている。パッドＰ２
とグランドＧＮＤとの間には、コンデンサＣｄとコンデ
ンサＣ０が並列に接続されている。また、パッドＰ１と
グランドＧＮＤとの間には、コンデンサＣｐとコンデン
サＣｇが直列に接続されている。コンデンサＣｐとコン
デンサＣｇの接続点と、グランドＧＮＤとの間には可変
容量ダイオード１１が接続されており、この接続点と入
力端子Ｖ_inとの間には抵抗Ｒ１が接続されている。さら
にＣＭＯＳインバータ１２の両端には抵抗Ｒｆが接続さ
れている。

【００１９】また、この図２は、プローブカード３のプ
ローブ針のうちの１本がパッドＰ１に接触され、それと
は異なるもう１本がパッドＰ２に接触された状態を示し
ている。プローブカード３のプローブ針が、このように
半導体装置のパッドＰ１，Ｐ２に接触することで、プロ
ーブカード３の水晶子３１は、パッドＰ１とパッドＰ２
の間に接続された状態になる。

【００２０】半導体装置１０の入力端子Ｖ_inには０Ｖ〜
３．３Ｖの制御電圧Ｖｃが印加される。印加された制御
電圧Ｖｃは抵抗Ｒ１を経由して可変容量ダイオード１１
に逆方向バイアス電圧として印加される。可変容量ダイ
オード１１は、印加された制御電圧Ｖｃの大きさに応じ
てその容量が変化するものである。この可変容量ダイオ
ード１１の容量変化に伴い、出力端子Ｖ_outから出力さ
れる発振信号の周波数は変化する。

【００２１】図２に示す半導体装置の標準動作条件は、
電源電圧ＶＤＤは３．３Ｖである。そして、電源電圧の
動作規格範囲（限界動作電源電圧範囲）は２．５〜５．
０Ｖである。この中で最も低い電圧である２．５Ｖにお
いて、半導体装置は最も動作しにくい。一方、制御電圧
Ｖｃの動作規格範囲は０Ｖ〜３．３Ｖである。しかし、
通常はその中点の１．６５Ｖ付近で使用されるので、本
発明においては１．６５Ｖが制御電圧Ｖｃの標準動作条
件であると考える。そして、やはり最も低い電圧である
０Ｖにおいて最も動作しにくい。

【００２２】図３は、本実施形態のプローブテスト方法
の各工程の流れを示すフローチャートである。

【００２３】本実施形態のプローブテスト方法を実施す
るにあたって作業者は、図１に示すように、プローブテ
スト装置２のステージ２１に、テスト対象の半導体装置
１０が形成された１枚の半導体基板１を載置する。この
段階では、ステージ上の半導体装置のパッドＰ１，Ｐ２
とプローブ針３２との間は離間している。プローブテス
トにおいて、プローブ針とパッドとの接触状態が悪い
と、本実施形態における半導体装置では、発振回路の、
発振不能あるいは特性低下を生じ、本来正常に動作する
はずの半導体装置が動作せずに不良品として扱われてし
まう。プローブ針とパッドとの接触状態は、プローブ針
とパッドとの接触圧の大きさによって左右される。本実
施形態では、後述するように、プローブ針とパッドとの
接触状態を改善するためにステージを上昇させて、プロ
ーブ針とパッドとの接触圧を増大させる。一般的に、プ
ローブ針とパッドとの接触圧が高められると、プローブ
針とパッドとの接触抵抗は低抵抗化する傾向にある。ま
た、プローブ針とパッドとの接触圧が高められると、パ
ッド表面に酸化膜が生じていても、プローブ針によって
この酸化膜を突き破りやすくなる。ところが、ステージ
を上昇させすぎるとプローブ針とパッドとの接触圧が高
くなりすぎ、プローブ針によってパッドが損傷してしま
う恐れがある。そのため、プローブテスト装置には、ス
テージの上昇によってパッドが損傷してしまうことがな
いように、ステージの高さの規定値が記憶されている。

【００２４】本実施形態のプローブテスト方法では、本
テストの前に少なくとも１回のプリテストを行う。本実
施形態においては、プリテスト対象の素子と本テスト対
象の半導体装置は同一であり、いずれも図２に示す発振
回路である。

【００２５】本実施形態における本テストでは、半導体
装置のＣＭＯＳインバータの電源端子に印加する電圧値
を２．５Ｖ〜５．０Ｖの動作規格範囲で変化させなが
ら、入力端子Ｖ_inに０Ｖ〜３．３Ｖの制御電圧Ｖｃを印
加して、出力端子Ｖ_outから出力される発振信号の周波
数が、制御電圧Ｖｃの大きさに応じて適正に変化するか
否かを検査する。すなわち、本実施形態における本テス
トでは、標準動作条件においてのみではなく、電源電圧
ＶＤＤおよび制御電圧Ｖｃの動作規格範囲内の全体にお
いて半導体装置が正常に動作するか否かを検査する。

【００２６】一方、このような本テストの前に行われる
プリテストは、プリテスト対象素子のパッドとプローブ
針との接触状態を確認するためのテストである。

【００２７】まず、作業者は、プローブテスト装置にプ
リテストについての条件設定を行う（ステップＳ１）。
プローブテスト装置は、プリテスト実施中、設定された
条件にしたがって、図１に示すステージを昇降させた
り、そのステージに載置された半導体基板の、プリテス
ト対象素子に電圧を印加したりする。このステップＳ１
における条件設定では、図２に示す半導体装置のＣＭＯ
Ｓインバータの電源端子に印加するプリテスト用の電源
電圧値や、入力端子Ｖ_inに印加するプリテスト用の制御
電圧値等を設定する。本実施形態におけるプリテストで
は、標準動作条件に比較して動作しにくい条件を用いて
テストを行う。ここでは、標準動作条件が３．３Ｖであ
る電源電圧に関しては、プリテスト用の電源電圧値とし
て、テスト対象である半導体装置が最も動作しにくい
２．５Ｖを設定する。また、標準動作条件が０Ｖ〜３．
３Ｖである制御電圧Ｖｃに関しては、プリテスト用の制
御電圧値として、テスト対象である半導体装置が最も動
作しにくい０Ｖを設定する。

【００２８】このように、プリテスト対象素子の動作し
やすさに影響を与える主要な条件の全てについて、許容
される動作規格範囲内で、最も動作しにくい条件を設定
してプリテストを行うことで、半導体装置のパッドとプ
ローブ針との間の接触状態を最も高い感度で評価するこ
とができる。ただし、このように最も動作しにくい条件
をプリテストの条件として設定することは本発明にとっ
て必須ではなく、標準条件に比較して動作しにくく、接
触状態の評価に適する条件を適宜設定すればよい。ま
た、プリテスト対象素子の動作しやすさに影響を与える
主要な条件が複数ある場合に、その全てを標準条件より
も動作しにくい条件に設定することも必須では無い。例
えば、最も大きな影響を与える条件のみを標準条件に比
較して動作しにくい条件に設定し、他の条件について
は、標準条件に設定することも可能である。

【００２９】次に、作業者は、プローブテスト装置のス
テージの高さ設定を行う（ステップＳ２）。このステッ
プＳ２における高さ設定は、１回目のプリテスト開始時
のステージの高さを設定するもので、ステージの昇降を
行うプローブテスト装置に設定する。上述したごとく、
ステージに、テスト対象の半導体装置が形成された１枚
の半導体基板を載置した段階では、ステージ上の半導体
装置のパッドＰ１，Ｐ２とプローブ針３２との間は離間
しているが、ステージの高さを上げるとパッドＰ１，Ｐ
２とプローブ針３２は接触し、さらにステージの高さを
上げていくと、パッドＰ１，Ｐ２とプローブ針３２との
接触圧は徐々に高まっていく。ここでのステージ高さ
は、例えば、プローブカードに設けられたコンタクトセ
ンサ（不図示）がパッドに対するプローブ針の物理的な
接触を検知した位置から、予め定められた量だけさらに
上昇させることによって設定する。このステップＳ２に
おいて設定されたステージの高さは、パッドＰ１，Ｐ２
とプローブ針３２との接触圧を十分に低く抑えた高さで
あって、このステージの高さでは、プローブ針の接触に
よってパッドが損傷する恐れは全くない。

【００３０】これらのステップＳ１およびステップＳ２
における設定が終了すると、作業者の操作を受けて、プ
ローブテスト装置は設定された条件に基づいてプリテス
トを開始する（ステップＳ３）。すなわち、プローブテ
スト装置は、ステップＳ２において設定された高さまで
ステージを上昇させた後、ここでは、プリテスト対象素
子である半導体装置のＣＭＯＳインバータの電源端子に
２．５Ｖの電圧を印加するとともに、入力端子Ｖ_inに０
Ｖの電圧を印加する。

【００３１】プリテストが実行されると、プローブテス
ト装置は、プリテスト対象素子の出力端子Ｖ_outから出
力される発振信号が観察されるか否かによって、ステー
ジ上のプリテスト対象素子が動作するか否かを判定する
（ステップＳ４）。すなわちこの段階では、発振周波数
が規格内であるか否かの確認は行わず、発振が確認され
るか否かによってプリテスト対象素子の動作の確認を行
う。動作していると判定されれば、プローブ針とパッド
との接触状態は良好でありその時点でのステージの高さ
が最適であるとして、その時点でのステージの高さのま
ま、パッドにプローブ針を接触させた状態で本テストを
実行する（ステップＳ５）。このようにして実行される
本テストでは、標準条件に比較して動作しにくい条件で
行うプリテストによってパッドとプローブ針との接触状
態が良好であることが確認してから行われるので、良品
と不良品とを正確に選別することができる。本テストが
終了すると、１つの半導体装置に対する本実施形態のプ
ローブテスト方法の実施は終了になる。そして、同一の
半導体基板１上に形成された次の半導体装置１０のプロ
ーブテストに移る。

【００３２】一方、ステップＳ４で正常に動作していな
いと判定されると、ステップＳ６に進む。このステップ
Ｓ６に進んだ時点では、プリテスト対象素子が正常に動
作しない理由として、パッドとプローブ針との接触状態
が悪いことと、プリテスト対象素子、すなわちこの場合
には、本テスト対象の半導体装置が不良品であることと
の２通りの理由が考えられる。ステップＳ６において、
プローブテスト装置は、プリテストが終了か否かを判定
する。プリテストが終了か否かの判定は、プローブ針と
パッドとの接触圧が高くなりすぎたか否か、すなわち、
ステージの高さが、プローブテスト装置に記憶された規
定値に到達したか否かで判定される。ステージの高さが
規定値に到達していると、テスト対象の半導体装置が不
良品であるとして、本実施形態のプローブテスト方法の
実施を終了する。一方、ステージの高さが規定値に未だ
到達しておらず、プリテストは未了であると判定する
と、パッドとプローブ針との接触状態が悪いと想定し
て、図１に示すステージの高さの再設定を行う（ステッ
プＳ７）。このステップＳ７における再設定では、パッ
ドＰ１，Ｐ２とプローブ針３２との接触圧を大きくする
ため、ステージの高さを上昇させる値がプローブテスト
装置に設定される。プローブテスト装置には、この再設
定時にステージをどれだけ上昇させるかが予め記憶され
ている。ステージは１μｍ〜５μｍの間で上昇させるこ
とが好ましい。ステップＳ７における再設定は、プロー
ブテスト装置自身によって行われる。このようなステッ
プＳ７は、本発明にいう接触状態改善対策に相当する。
ステップＳ７が実行されるとステップＳ３に戻り、ステ
ップＳ３では、ステップＳ７で再設定された高さまでス
テージを上昇させてプリテストが実施される。このた
め、ここで実施されるプリテストでは、前回のプリテス
トよりも、パッドＰ１，Ｐ２とプローブ針３２との接触
圧が高められ、接触抵抗は低くなる傾向にあるとともに
パッド表面に酸化物が生じていてもプローブ針によって
その酸化物を突き破りやすくなる。

【００３３】次に、同じ１枚の半導体基板に形成された
半導体装置を、本実施形態のプローブテスト方法と、本
実施形態のプローブテスト方法を採用しないプローブテ
スト方法それぞれでテストした結果を比較する。プロー
ブテストにおいて、プローブ針とパッドとの接触状態が
最も影響する不良としてＶｍｉｎ不良があげられる。こ
のＶｍｉｎ不良は、半導体装置のＣＭＯＳインバータの
電源端子に、動作規格範囲の最低電圧である２．５Ｖを
印加したときに、本来であれば正常に動作するはずの半
導体装置が正常に動作しないという不良である。本実施
形態のプローブテスト方法を採用せずに行ったテスト結
果では、このようなＶｍｉｎ不良が１９３個にものぼっ
たが、本実施形態のプローブテスト方法によるテスト結
果では、わずか１０個にまで激減した。このことから、
本実施形態のプローブテスト方法を採用せずに行ったプ
ローブテストでは、本来Ｖｍｉｎ不良でない１８３個の
半導体装置をＶｍｉｎ不良として不良品扱いしてしまう
ことになり、本実施形態のプローブテスト方法は、良品
と不良品とを正確に選別することができるプローブテス
ト方法であるといえる。

【００３４】なお、以上説明した本実施形態のプローブ
テスト方法では、ステージを上昇させることで、パッド
表面に生じた酸化物をプローブ針によって突き破りやす
くしたが、本発明はこれに限らず、例えば、プローブ針
に過大電流を流すことによってパッド表面に生じた酸化
物を破壊してもよく、半導体装置１０のパッドＰ１，Ｐ
２とプローブ針３２との接触状態を改善するための対策
は、様々な対策を採ることができる。また、本発明のプ
ローブテスト方法は、図２に示すような発振回路を有す
る半導体装置のプローブテストの他、様々な回路を有す
る半導体装置のプローブテストに適用することができ
る。ただし、プローブ針を介して水晶振動子に接続する
水晶振動子用パッドのように、プローブ針との間の接触
状態に動作状態が敏感に影響されるパッドを有する半導
体装置のプローブテストに特に好適に適用することがで
きる。

【００３５】以上説明した実施形態のプローブテスト方
法では、発振回路を本テストの対象として有する半導体
装置のプローブテストにおいて、同一の発振回路をプリ
テストの対象素子として利用した。しかし、発振回路の
ようにパッドとプローブ針との間の接触状態に動作が敏
感に影響される回路とともに、それ以外の回路も含む、
大規模の半導体装置のプローブテストにおいても、接触
状態に動作が敏感に影響される回路をプリテスト対象素
子とすることにより、好適に適用することができる。

【００３６】また、本テストの対象になる部分にはプリ
テスト対象素子として使用するのに適する回路が存在し
ない場合には、接触状態に敏感に影響される回路をプリ
テスト専用に設けることも可能である。ただしこの場合
にも、プリテストで接触状態が良好であることを確認し
たそのままの状態で本テストを行う必要がある。従っ
て、本テストの対象となる本体部分とプリテスト対象素
子とを組み合わせてそれぞれのチップ内に形成し、半導
体装置とする。そして、本テストのために接触させる必
要のあるパッドとプリテストのために接触させる必要の
あるパッドとの両方に対してプローブ針を接触させた状
態でプリテストを行い、接触状態が良好であることが確
認できれば、そのままの状態で、本テストを行うように
する。

【００３７】

【発明の効果】以上、説明したように、本発明のプロー
ブテスト方法によれば、良品と不良品とを正確に選別す
ることができる。

【図面の簡単な説明】

【図１】本実施形態のプローブテスト方法を用いて半導
体装置のプローブテストを行う際の様子を模式的に示し
た図である。

【図２】図１に示す半導体装置のパッドにプローブ針を
接触させた状態の半導体装置の回路図である。

【図３】本実施形態のプローブテスト方法の各工程の流
れを示すフローチャートである。

【符号の説明】

１半導体基板１０半導体装置１１可変容量ダイオード１２ＣＭＯＳインバータ２プローブテスト装置２１ステージＰ１，Ｐ２パッド３プローブカード３１水晶子３２プローブ針

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成した半導体装置のプ
ローブテスト方法であって、前記半導体装置内のプリテスト対象素子のパッドにプロ
ーブ針を接触させ、前記プリテスト対象素子の、標準動
作条件に比較して動作しにくい所定条件での動作可否を
確認するプリテストを行い、前記プリテストにおいて前記プリテスト対象素子の動作
が確認できなかった場合に、前記パッドとプローブ針と
の間の接触状態改善対策を行ってから、前記半導体装置
のテストを実施することを特徴とするプローブテスト方
法。
【請求項２】前記所定条件は、前記プリテスト対象素
子の動作規格範囲内で最も動作が困難な条件であること
を特徴とする請求項１に記載のプローブテスト方法。
【請求項３】前記接触状態改善対策が、前記パッドに
対する前記プローブ針の接触圧の増大であることを特徴
とする請求項１または２に記載のプローブテスト方法。
【請求項４】前記プリテスト対象素子が発振回路を構
成する発振回路構成素子であり、前記パッドが、前記発
振回路構成素子を水晶子に接続する水晶子用パッドを含
むことを特徴とする請求項１ないし３のいずれかに記載
のプローブテスト方法。
【請求項５】前記半導体装置のテストは、前記プリテ
スト対象素子のテストであることを特徴とする請求項１
ないし４のいずれかに記載のプローブテスト方法。