JP2003249904A - グランド又は電源回路より伝送線をシールドするための装置 - Google Patents
グランド又は電源回路より伝送線をシールドするための装置Info
- Publication number
- JP2003249904A JP2003249904A JP2002323857A JP2002323857A JP2003249904A JP 2003249904 A JP2003249904 A JP 2003249904A JP 2002323857 A JP2002323857 A JP 2002323857A JP 2002323857 A JP2002323857 A JP 2002323857A JP 2003249904 A JP2003249904 A JP 2003249904A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- contact
- contacts
- integrated circuit
- transmission lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Noise Elimination (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
て、コンタクト・セットにより差動伝送線に接続される
集積回路を提供する。 【解決手段】 コンタクト・セットは、第1の電源電圧
を受ける少なくとも一つの第1のコンタクト・ペアと、
第2の電源電圧を受ける第2のコンタクト・ペアと、差
動伝送線に接続される、信号コンタクトとしての第3の
コンタクト・ペアとを備える。電源供給コンタクトはグ
ランドレベル電圧か高又は低電源電圧のいずれかを受け
て二つの正又は負の電源供給構成を形成する。信号コン
タクトは電源供給コンタクトに囲まれるように配されて
正又は負の電源供給構成の影響を受けないシールド効果
を達成する。
Description
関し、特に、集積回路と、この集積回路との間で電気信
号を伝送する少なくとも一組の伝送線に集積回路を接続
するコンタクト・セットを備えた装置であって、このコ
ンタクト・セットは、第1の基準電圧を受ける第1のコ
ンタクト・ペアと、第2の基準電圧を受ける第2のコン
タクト・ペアと、上記一組の伝送線に接続される信号コ
ンタクトとしての第3のコンタクト・ペアとを少なくと
も備える装置に関する。
いて様々に利用でき、特に高速通信に利用できるもので
ある。
mmon Mode Logic)、LVDS(Low VoltageDifferential Sig
naling)、PECL(Positive Emitter Coupled Logic) 等の
集積回路の0.2V程度の低電圧で差動入出力アクセス
を行うコンタクトが必要になることが多い。これらコン
タクトはプリント基板(PCB)上のトラック(配線パタ
ーン)で生成された差動信号を伝送する差動伝送線に接
続されるものである。
回路の動作が阻害される可能性があるので、これらトラ
ックは周辺電磁気による干渉、ノイズ等の障害から適切
に保護する必要がある。米国特許番号6、215,18
4には複数のコンタクトを介してプリント基板上の集積
回路同士を接続する接続トラックが開示されているが、
回路内に生じる干渉、ノイズ等の障害から回路を保護す
ることについては記載も示唆も無い。さらには、所定電
源手段からどのようにして接続手段をシールドするかに
ついての示唆も無い。この特許の回路は正又は負の複数
の異なる構成の電源供給手段の一つから電源電圧の供給
を受けることができる。正の構成の電源手段ではグラン
ドが低電圧に相当する。また負の構成の電源手段ではグ
ランドが高電圧に相当する。シールド手段については、
この特許の可能性として、”適切な”基準即ち非寄生基
準により信号をシールドし、ノイズの影響を最も受けな
い信号に対して電磁気リターン・パスを形成することが
考えられる。ここで、”適切な”基準は通常グランドに
接地される。この特許の正又は負の電源供給手段構成で
は、シールド手段は改良すべきものがあり、各電源供給
手段構成に応じてコンタクトを設ける必要がありコスト
高となる。
もので、所定構成の電源供給手段から影響を受けずに用
いることができるシールド手段を備えた複数のコンタク
トを提供することを目的としている。
回路と、この集積回路との間で電気信号を伝送する少な
くとも一組の伝送線に集積回路を接続するコンタクト・
セットを備えた装置であって、このコンタクト・セット
は、第1の基準電圧を受ける第1のコンタクト・ペア
と、第2の基準電圧を受ける第2のコンタクト・ペア
と、上記一組の伝送線に接続される信号コンタクトとし
ての第3のコンタクト・ペアとを少なくとも備え、信号
コンタクトが第1、第2のコンタクト・ペアにより囲ま
れていることを特徴とする。
る場合伝送される信号は差動信号となる。これらの信号
は相補信号であり、入力信号を見た場合I,IQ成分と
称し、出力信号を見た場合O,OQ成分と称するもので
ある。図1A乃至図2Cに示す各実施形態は入力信号を
見た場合であるが、当然のことながら、この発明は出力
信号を供給する接続手段を備えた回路にも適用できるも
のである。差動信号のI,IQ成分は2本の伝送線で同
時に伝送される。これら二つの信号成分の違いは例え
ば”0”、”1”の組み合わせによる2進デジタルデー
タとして表される。
す。集積回路ICが第1、第2の平行な差動伝送線S
1,S2に接続されている。これに限らずこの発明は一
本の伝送線にも適用できる。図1A乃至図2Cに示す一
本又は2本の伝送線S1,S2とコンタクトにより、こ
の発明の装置により如何にして複数の線が接続されるか
を示している。第1の伝送線S1は第1の分割線S1I
と第2の分割線S1IQを備える。第2の伝送線S2は
第1の分割線S2Iと第2の分割線S2IQを備える。
差動信号の各分割線SI又はSIQは二つの異なるパ
ス、即ち、信号を伝送する第1のパス又は線と基準電圧
(この発明の応用により異なる)を伝送する第2のパス
又は線より成る。
分が伝送される。差動線は導電材料で作られ絶縁材料上
の基板に形成又はプリントされる。ここでの応用での機
能である所定のルーティングに従って、複数の集積回路
(図1A,1Bには一つの集積回路しか示されていない
が)を互いに接続するためのプリント基板(PCB)が
トラックアセンブリにより形成される。これら集積回路
は通常絶縁材料から成るハウジング1に配置される。図
に丸印で示す複数のコンタクトによりプリント配線と集
積回路が接続される。集積回路がBGA(Ball Gate Ar
ray)型ハウジングに形成される場合、コンタクトは球
状に形成されコネクション・ボールと呼ばれる。これら
コンタクトは、信号コンタクトと呼ばれる伝送すべき差
動信号を受けるコンタクトと電源供給コンタクトと呼ば
れる回路の電源供給に用いられるコンタクトより成る。
電源供給は二種類の異なる電源電圧により行われる。一
方の電圧は他方の電圧より高く、通常いずれかがグラン
ドに相当する。電源供給コンタクトは、高基準、低基準
と呼ばれる2種類の異なる基準電圧のいずれかの電圧を
受ける。図では電源供給コンタクトは陰影のある丸印で
示めす。図1A、1Bでは縦に陰影のある丸印が低基準
電圧を受けるコンタクトを示し、斜めに陰影のある丸印
が高基準電圧を受けるコンタクトを示す。
構成が可能である。正の構成と称する第1の構成では低
基準電圧がグランドに相当し、高基準電圧が一定な正の
電圧+Vccに相当する。負の構成と称する第2の構成
では低基準電圧が一定な負の電圧-Vccに相当し、高
基準電圧がグランドに相当する。これら構成のいずれを
採用するかに応じて集積回路に電源電圧が供給される。
これに対して、さらに考えられる応用例としては、例え
ばグランドのみの基準電圧となる。この場合、差動線の
戻り線がグランドに接続される。プリント基板上の電源
供給構成によってはグランドが同じコンタクトに接続さ
れことはない。これは、図1A、1Bに示すように構成
に応じてプリント・トラックのルーティングが異なるこ
とを意味する。
一実施形態を示す。図1Bに図1Aと同じ回路の負の構
成を示す。図1A、1Bに陰影のない丸印で示す信号コ
ンタクトが、ハウジング1の一端において、一定基準電
圧を受ける電源供給コンタクトにより囲まれるように設
けられている。コンタクト・ペアはプリント基板面に垂
直な面そしてさらにコンタクト・ペアに最も近いハウジ
ング端部に垂直な面に対して対称に配される。このコン
タクト配置は2種類の電源供給構成双方に適用できる。
各電源供給構成において、伝送線そしてこれらに接続さ
れる信号コンタクトは、電源供給構成に応じて、グラン
ド又は電源供給線により囲まれる。これにより、高周波
で伝送される信号が電磁気障害から保護される。
ある。第1に信号コンタクトのアクセス性が高い。信号
コンタクトはハウジング1の端部に設けられているので
伝送線に直接アクセスできる。第2に装置の対称性であ
る。コンタクトは集積回路面に垂直な面に対称に設けら
れ、そして伝送線を分ける中点から伝送線に平行に延び
ている。これは信号によりカバーされる距離が伝送線上
の各相補差動成分I、IQによりカバーされる距離と略
同じであり、既知の効果があることを意味する。第3の
効果はシールド性である。各伝送線ペアは、ノイズの影
響を受けない適切な基準線により信号コンタクトまで取
り囲まれており、これは信号伝送には効果がある。
の実施形態を示す。なお、この発明はそれら実施形態に
限定されるものではなく、各種変形例がこの発明の精神
にもとることなく遂行できるものである。これらの図に
おいて図1A,1Bと同様な要素には同じ参照符号を付
与する。
一端に信号コンタクトが千鳥状であるが平行に2列に配
列されており小スペースで済むという効果がある。電源
供給コンタクトが信号コンタクトと同じ2列上に信号コ
ンタクトと交互に配列されている。この実施形態ではコ
ンタクト配列は対称ではなく、また図1A,1Bに示す
実施形態に対して直接的アクセス性に欠ける。
トは千鳥状であるが平行に2列に配列されているのに対
し、電源供給コンタクトは平行な4列に配列されてい
る。さらに、各信号コンタクトは四方を電源供給コンタ
クトに囲まれている。この実施形態でもこれらコンタク
トに必要なスペースは小さくて済むので多くのコンタク
トをハウジング上に配列することが可能となる。さらに
は、コンタクトのさらなる列や層をハウジングの中心に
向かって簡単に追加することができる。なお、この実施
形態もコンタクト配列は対称ではない。
ジングの一端に平行な列において、少なくとも一つの電
源供給コンタクトを挟んで信号コンタクト・ペアが配列
されている。他の電源供給コンタクトは信号コンタクト
・ペアを囲むように信号コンタクト列の両側に配列され
ている。この実施形態のコンタクト配列は対称であり、
伝送線のシールド効果が高い。しかし、上述の各実施形
態に比べて多くのスペースを必要とする。
差動伝送線を含む集積回路について説明したが、この発
明がそれら実施形態に限定されるものではなく、特にハ
ウジング上のコンタクト位置、数については各種変形が
この発明の精神にもとることなく遂行できるものであ
る。
である。
す図である。
る。
図である。
図である。
Claims (9)
- 【請求項1】集積回路と、該集積回路との間で電気信号
を伝送する少なくとも一組の伝送線に前記集積回路を接
続するコンタクト・セットを備えた装置であって、前記
コンタクト・セットは、第1の基準電圧を受ける第1の
コンタクト・ペアと、第2の基準電圧を受ける第2のコ
ンタクト・ペアと、前記一組の伝送線に接続される信号
コンタクトとしての第3のコンタクト・ペアとを少なく
とも備え、前記信号コンタクトが前記第1、第2のコン
タクト・ペアにより囲まれていることを特徴とする装
置。 - 【請求項2】前記一組の伝送線は差動電気信号を同時に
平行に伝送する二つの伝送線を有し、これら伝送線が異
なる所定の信号コンタクトに接続されていることを特徴
とする請求項1記載の装置。 - 【請求項3】前記第1及び第2の基準電圧は前記集積回
路の電源電圧に対応し、該電源電圧の一つは高電圧で他
の電源電圧である低電圧より高く、電源電圧が一つの場
合にはグランドに相当し、グランドが前記高電圧、前記
低電圧のいずれに対応するかにより正又は負の電源供給
手段が形成されることを特徴とする請求項1又は2記載
の装置。 - 【請求項4】前記一組の伝送線は前記伝送線とは逆方向
に前記電気信号を伝送する一組の戻り線と関係し、グラ
ンドに接地されるコンタクト・ペアが前記組の戻り線に
接続されることを特徴とする請求項3記載の装置。 - 【請求項5】前記コンタクト・ペアは前記集積回路面に
垂直な面に対して対称的に配列され、且つ、前記伝送線
を分ける中点から前記伝送線に並行に延びることを特徴
とする請求項1乃至4いずれかに記載の装置。 - 【請求項6】前記集積回路はハウジング内に集積され、
前記伝送線に直ちにアクセスできるように、前記信号コ
ンタクトが前記ハウジングの一端に配列されていること
を特徴とする請求項1乃至4いずれかに記載の装置。 - 【請求項7】前記ハウジングはBGA(Ball Ga
te Array)型であることを特徴とする請求項6
記載の装置。 - 【請求項8】請求項1乃至7いずれかに記載の装置を支
持する絶縁材サポートを有するプリント回路基板であっ
て、前記伝送線及び前記戻り線が該プリント回路基板上
に印刷されていることを特徴とするプリント回路基板。 - 【請求項9】請求項1乃至8いずれかに記載の装置を備
えたことを特徴とする通信装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0114664 | 2001-11-13 | ||
FR0114664 | 2001-11-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249904A true JP2003249904A (ja) | 2003-09-05 |
JP4454926B2 JP4454926B2 (ja) | 2010-04-21 |
Family
ID=8869341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002323857A Expired - Fee Related JP4454926B2 (ja) | 2001-11-13 | 2002-11-07 | グランド又は電源回路より伝送線をシールドするための装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6791165B2 (ja) |
EP (1) | EP1310995A3 (ja) |
JP (1) | JP4454926B2 (ja) |
KR (1) | KR20030040071A (ja) |
CN (1) | CN1331225C (ja) |
TW (1) | TW200408091A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006018939A1 (ja) * | 2004-08-20 | 2008-05-08 | ローム株式会社 | 半導体装置およびそれを用いた電源装置、ならびに電子機器 |
JP2009021511A (ja) * | 2007-07-13 | 2009-01-29 | Ricoh Co Ltd | プリント配線基板および電子装置 |
WO2009157492A1 (en) * | 2008-06-27 | 2009-12-30 | Canon Kabushiki Kaisha | Differential transmission circuit |
JP2010010492A (ja) * | 2008-06-27 | 2010-01-14 | Sony Corp | 半導体装置および半導体集積回路 |
JP2010041623A (ja) * | 2008-08-07 | 2010-02-18 | Canon Inc | 差動伝送回路 |
JP2013051448A (ja) * | 2012-12-11 | 2013-03-14 | Furukawa Electric Co Ltd:The | 並列光伝送装置 |
US8552301B2 (en) | 2010-01-13 | 2013-10-08 | Advantest Corporation | Contact equipment and circuit package |
JP2017034092A (ja) * | 2015-07-31 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2018042518A1 (ja) * | 2016-08-30 | 2018-03-08 | 株式会社日立製作所 | 半導体装置及びプリント基板 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6700181B1 (en) * | 2002-11-19 | 2004-03-02 | Inphi Corporation | Method and system for broadband transition from IC package to motherboard |
US7294976B1 (en) | 2005-09-23 | 2007-11-13 | Advanced Micro Devices, Inc. | Split power supply subsystem with isolated voltage supplies to satisfy a predetermined power limit |
JP4595823B2 (ja) * | 2006-01-24 | 2010-12-08 | 株式会社デンソー | ボールグリッドアレイ |
JP5336700B2 (ja) * | 2006-11-30 | 2013-11-06 | ローム株式会社 | 半導体装置およびそれを用いた電子機器 |
KR100951667B1 (ko) * | 2008-08-19 | 2010-04-07 | 주식회사 하이닉스반도체 | 패드를 포함하는 반도체 메모리 장치 |
TWI407421B (zh) | 2009-02-17 | 2013-09-01 | Au Optronics Corp | 用於驅動一液晶顯示面板之驅動裝置 |
CN101494040B (zh) * | 2009-03-06 | 2013-05-08 | 友达光电股份有限公司 | 用于驱动一液晶显示面板的驱动装置 |
JP2015153808A (ja) * | 2014-02-12 | 2015-08-24 | ソニー株式会社 | 半導体チップ、および、半導体モジュール |
US9775245B2 (en) | 2014-03-24 | 2017-09-26 | Photonics Electronics Technology Research Association | Pad-array structure on substrate for mounting IC chip on substrate, and optical module having said pad-array structure |
US10044155B1 (en) * | 2017-05-10 | 2018-08-07 | Qualcomm Incorporated | Connector for connecting a device to a plurality of pads arranged at different radial distances from the source |
TWI684245B (zh) * | 2018-08-29 | 2020-02-01 | 財團法人工業技術研究院 | 差動訊號傳輸電路板 |
KR20230031532A (ko) | 2021-08-27 | 2023-03-07 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3014503B2 (ja) * | 1991-08-05 | 2000-02-28 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
US5714801A (en) * | 1995-03-31 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor package |
US5796170A (en) * | 1996-02-15 | 1998-08-18 | Northern Telecom Limited | Ball grid array (BGA) integrated circuit packages |
US5686764A (en) * | 1996-03-20 | 1997-11-11 | Lsi Logic Corporation | Flip chip package with reduced number of package layers |
GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
US6215184B1 (en) * | 1998-02-19 | 2001-04-10 | Texas Instruments Incorporated | Optimized circuit design layout for high performance ball grid array packages |
US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
US5994766A (en) * | 1998-09-21 | 1999-11-30 | Vlsi Technology, Inc. | Flip chip circuit arrangement with redistribution layer that minimizes crosstalk |
US6373447B1 (en) * | 1998-12-28 | 2002-04-16 | Kawasaki Steel Corporation | On-chip antenna, and systems utilizing same |
JP2000349192A (ja) * | 1999-06-07 | 2000-12-15 | Canon Inc | 半導体集積回路およびプリント配線板 |
US6329702B1 (en) * | 2000-07-06 | 2001-12-11 | Tyco Electronics Corporation | High frequency carrier |
US6563299B1 (en) * | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer |
US20020113309A1 (en) * | 2001-01-04 | 2002-08-22 | Siamak Fazelpour | Shielding of RF devices |
JP4536942B2 (ja) * | 2001-02-09 | 2010-09-01 | 三菱電機株式会社 | 高周波用集積回路及びこれを用いた高周波回路装置 |
JP4623850B2 (ja) * | 2001-03-27 | 2011-02-02 | 京セラ株式会社 | 高周波半導体素子収納用パッケージおよびその実装構造 |
JP2003068928A (ja) * | 2001-08-28 | 2003-03-07 | Kyocera Corp | 高周波用配線基板の実装構造 |
US6603193B2 (en) * | 2001-09-06 | 2003-08-05 | Silicon Bandwidth Inc. | Semiconductor package |
US6635958B2 (en) * | 2001-12-03 | 2003-10-21 | Dover Capital Formation Group | Surface mount ceramic package |
US20030198032A1 (en) * | 2002-04-23 | 2003-10-23 | Paul Collander | Integrated circuit assembly and method for making same |
-
2002
- 2002-11-01 TW TW091132393A patent/TW200408091A/zh unknown
- 2002-11-06 EP EP02079626A patent/EP1310995A3/fr not_active Withdrawn
- 2002-11-07 JP JP2002323857A patent/JP4454926B2/ja not_active Expired - Fee Related
- 2002-11-08 KR KR1020020069137A patent/KR20030040071A/ko not_active Application Discontinuation
- 2002-11-08 CN CNB021499233A patent/CN1331225C/zh not_active Expired - Fee Related
- 2002-11-08 US US10/291,035 patent/US6791165B2/en not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006018939A1 (ja) * | 2004-08-20 | 2008-05-08 | ローム株式会社 | 半導体装置およびそれを用いた電源装置、ならびに電子機器 |
JP2009021511A (ja) * | 2007-07-13 | 2009-01-29 | Ricoh Co Ltd | プリント配線基板および電子装置 |
US8310276B2 (en) | 2008-06-27 | 2012-11-13 | Canon Kabushiki Kaisha | Differential transmission circuit |
JP2010010492A (ja) * | 2008-06-27 | 2010-01-14 | Sony Corp | 半導体装置および半導体集積回路 |
US8018035B2 (en) | 2008-06-27 | 2011-09-13 | Sony Corporation | Semiconductor device and semiconductor integrated circuit |
WO2009157492A1 (en) * | 2008-06-27 | 2009-12-30 | Canon Kabushiki Kaisha | Differential transmission circuit |
US8803553B2 (en) | 2008-06-27 | 2014-08-12 | Canon Kabushiki Kaisha | Differential transmission circuit |
US9231791B2 (en) | 2008-06-27 | 2016-01-05 | Canon Kabushiki Kaisha | Differential transmission circuit |
JP2010041623A (ja) * | 2008-08-07 | 2010-02-18 | Canon Inc | 差動伝送回路 |
US8552301B2 (en) | 2010-01-13 | 2013-10-08 | Advantest Corporation | Contact equipment and circuit package |
JP2013051448A (ja) * | 2012-12-11 | 2013-03-14 | Furukawa Electric Co Ltd:The | 並列光伝送装置 |
JP2017034092A (ja) * | 2015-07-31 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2018042518A1 (ja) * | 2016-08-30 | 2018-03-08 | 株式会社日立製作所 | 半導体装置及びプリント基板 |
Also Published As
Publication number | Publication date |
---|---|
TW200408091A (en) | 2004-05-16 |
EP1310995A3 (fr) | 2010-10-20 |
US20030102536A1 (en) | 2003-06-05 |
CN1419287A (zh) | 2003-05-21 |
EP1310995A2 (fr) | 2003-05-14 |
US6791165B2 (en) | 2004-09-14 |
KR20030040071A (ko) | 2003-05-22 |
JP4454926B2 (ja) | 2010-04-21 |
CN1331225C (zh) | 2007-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003249904A (ja) | グランド又は電源回路より伝送線をシールドするための装置 | |
US6717825B2 (en) | Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other | |
KR100615606B1 (ko) | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 | |
US6011695A (en) | External bus interface printed circuit board routing for a ball grid array integrated circuit package | |
US6235997B1 (en) | LSI package with equal length transmission Lines | |
JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
US20060180905A1 (en) | IC package with signal land pads | |
KR20020071477A (ko) | 특정 배열의 신호 콘택과 접지 콘택을 구비한 커넥터 | |
US7217889B1 (en) | System and method for reducing crosstalk between vias in a printed circuit board | |
US20110007487A1 (en) | Lsi package, printed board and electronic device | |
JPS6356949A (ja) | 多層配線基板 | |
US5955704A (en) | Optimal PWA high density routing to minimize EMI substrate coupling in a computer system | |
US9231791B2 (en) | Differential transmission circuit | |
US5790383A (en) | Printed circuit board | |
US6384346B1 (en) | Trace layout of a printed circuit board with AGP and PCI slots | |
US6578103B1 (en) | Compact PCI backplane and method of data transfer across the compact PCI backplane | |
JP4621917B2 (ja) | 伝送線路 | |
CN112218425A (zh) | 接点排列、线路板及电子总成 | |
CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
JP3533568B2 (ja) | 差動信号伝送用コネクタ | |
US6495911B1 (en) | Scalable high frequency integrated circuit package | |
CN112218424A (zh) | 接点排列、线路板及电子总成 | |
CA2121772C (en) | Power supply structure for multichip package | |
JP2004304134A (ja) | 配線基板及びその製造方法 | |
TWI842074B (zh) | 線路板、接點排列、及電子總成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051107 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081029 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |