JP2000349192A - 半導体集積回路およびプリント配線板 - Google Patents

半導体集積回路およびプリント配線板

Info

Publication number
JP2000349192A
JP2000349192A JP15944799A JP15944799A JP2000349192A JP 2000349192 A JP2000349192 A JP 2000349192A JP 15944799 A JP15944799 A JP 15944799A JP 15944799 A JP15944799 A JP 15944799A JP 2000349192 A JP2000349192 A JP 2000349192A
Authority
JP
Japan
Prior art keywords
pad
signal
semiconductor integrated
wiring board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15944799A
Other languages
English (en)
Inventor
Toru Aisaka
徹 逢坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP15944799A priority Critical patent/JP2000349192A/ja
Publication of JP2000349192A publication Critical patent/JP2000349192A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡを有する半導体集積回路およびプリン
ト配線板において、シールドによる基板コストの増加を
極力防ぐとともに、各端子間におけるクロストークの発
生を低減する。 【解決手段】 ＢＧＡを有する半導体集積回路におい
て、クロストークが懸念される信号または信号群用の接
続パッドに隣接する接続パッドをグラウンド電位とし、
クロストークが懸念される信号または信号群用の接続パ
ッドを、パッケージの最外周に配置する。またクロスト
ークが懸念される信号または信号群用の接続パッドに隣
接する、グラウンド電位にされた接続パッド同士を、グ
ラウンド電位の配線で接続し、かつシールド配線として
引き出してプリント配線板を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は底面に複数の接続用
パッドを有する半導体集積回路におけるパッドの配置に
関するものである。
【０００２】
【従来の技術】近年、半導体パッケージの小型化によ
り、ＢＧＡ（ボールグリッドアレイ）、ＣＳＰ（チップ
スケールパッケージ）などの、底面に複数の接続用パッ
ドを有する半導体集積回路が多く用いられるようになっ
ている。また、デジタル電子機器の高速化によって、上
記半導体集積回路で使用される信号の高周波化が進んで
きている。そのために高周波信号に起因する放射ノイズ
の発生や、信号のクロストークが問題となっており、そ
れらの対策として従来は、図７に示すように、特開平８
−０６４９８３号公報に開示された技術に代表されるよ
うな、ＢＧＡパッケージの最外周の端子１４を全てＧＮ
Ｄ電位として、シールドするといった方法が提案されて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら前述の、
ＢＧＡパッケージの最外周の端子を全てＧＮＤ電位とし
て、シールドするといった方法では、プリント基板上で
の配線の引き出しに、シールドが必要とされない信号端
子も含めた全ての信号端子を、スルーホールやＩＶＨ
（インナービアホール）で配線しなければならないため
に、スルーホール数の増加による基板コストの増大や、
ＩＶＨの使用による基板コストの増大という問題があっ
た。また、 ＢＧＡパッケージの最外周の全端子を一括
でシールドしているために、各端子間においてクロスト
ークが発生するという問題があった。
【０００４】本発明の目的は、底面に複数の接続用パッ
ドを有する半導体集積回路において、シールドによる基
板コストの増加を極力防ぐとともに、各端子間における
クロストークの発生を低減する事が可能な、半導体集積
回路およびプリント配線板を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本出願に係る半導体集積回路は、底面に複数の接続
用パッドを有する半導体集積回路において、クロストー
クが懸念される信号または信号群用の接続パッドに隣接
する接続パッドを、グラウンド（以下ＧＮＤと称す）電
位とし、さらにクロストークが懸念される信号または信
号群用の接続パッドを、パッケージの最外周に配置して
いる。
【０００６】さらに本出願に係る半導体集積回路を搭載
するプリント配線板は、底面に複数の接続用パッドを有
する半導体集積回路を搭載するプリント配線板におい
て、クロストークが懸念される信号または信号群用の接
続パッドに隣接する、グラウンド電位にされた接続パッ
ド同士を、グラウンド電位の配線で接続し、かつシール
ド配線で引き出して形成する。
【０００７】本出願に係る半導体集積回路およびそれを
搭載するプリント配線板を、上述のように形成すること
によって、コストアップ要因となるスルーホールを使用
せずに、簡便に、シールド配線付きの信号配線引き出し
を可能としたため、クロストークノイズの発生を低減す
る事が出来る。
【０００８】
【発明の実施の形態】第１の実施の形態 図１は本発明の半導体集積回路の第１の実施の形態の模
式図であって、ＢＧＡの各接続パッドの配置を上面側か
ら透して見た平面図である。図１において、ＢＧＡ１は
各パッドの配置を示している。接続パッド２は、クロス
トークおよび放射ノイズの発生が懸念される信号用の接
続パッドであって、本発明によりＢＧＡの最外周に配置
されている。接続パッド３は、接続パッド２に隣接する
接続パッドであって、本発明により、ＧＮＤ電位とされ
ている。
【０００９】図２は、図１に示すパッド配置のＢＧＡを
搭載するプリント配線板の上面の平面図である。プリン
ト配線板上の接続パッド４は、クロストークおよび放射
ノイズの発生が懸念される信号用の接続パッド２と接続
するパッドである。プリント配線板上のパッド６は、本
発明によるパッド３が接続するパッドであって、パッド
６同士を配線で接続することによって、ＧＮＤ電位とさ
れたシールド付きの配線７を引き出すことができるため
に、他の配線にクロストークの影響を与えることなく、
接続パッド４から配線５を引き出すことができる。
【００１０】第２の実施の形態 図３は本発明の半導体集積回路の第２の実施の形態の模
式図であって、 ＢＧＡの各接続パッドの配置を上面側
から透して見た平面図である。図３において、ＢＧＡ１
は各パッドの配置を示している。接続パッド２は、クロ
ストークおよび放射ノイズの発生が懸念される信号用の
接続パッドであって、本発明によりＢＧＡの最外周に配
置されている。接続パッド３は、接続パッド２に隣接す
る接続パッドであって、本発明により、ＧＮＤ電位とさ
れている。第２の実施の形態は、第１の実施の形態に加
えて、ＧＮＤ電位として使用するパッドの数３を増加し
て、接続パッド２と最も近い他の接続パッドとの距離を
離すことで、よりクロストークノイズの低減に効果を持
たせたものである。
【００１１】図４は、図３に示すパッド配置のＢＧＡを
搭載するプリント配線板の上面の平面図である。プリン
ト配線板上の接続パッド４は、クロストークおよび放射
ノイズの発生が懸念される信号用の接続パッド２と接続
するパッドである。プリント配線板上のパッド６は、本
発明によるパッド３が接続するパッドであって、パッド
６同士を配線で接続することによって、ＧＮＤ電位とさ
れたシールド付きの配線７を引き出すことができるため
に、他の配線にクロストークの影響を与えることなく、
接続パッド４から配線５を引き出すことができる。
【００１２】第３の実施の形態 図５は本発明の半導体集積回路の第３の実施の形態の模
式図であって、差動伝送信号のような複数の信号が、セ
ットになって伝送されるものに用いるＢＧＡの、各接続
パッドの配置を上面側から透して見た平面図である。図
５において、ＢＧＡ１は各パッドの配置を示している。
２個の差動伝送信号接続パッド８は、クロストークおよ
び放射ノイズの発生が懸念される信号用の接続パッドで
あって、本発明によりＢＧＡの最外周に配置されてい
る。接続パッド３は、接続パッド８に隣接する接続パッ
ドであって、本発明により、ＧＮＤ電位とされている。
【００１３】図６は、図５に示すパッド配置のＢＧＡを
搭載するプリント配線板の上面の平面図である。プリン
ト配線板上の２個の接続パッド９は、クロストークおよ
び放射ノイズの発生が懸念される信号用の接続パッド８
と接続するパッドである。プリント配線板上のパッド６
は、本発明によるパッド３が接続するパッドであって、
パッド６同士を配線で接続することによって、ＧＮＤ電
位とされたシールド付きの配線７を引き出すことができ
るために、他の配線にクロストークの影響を与えること
なく、また他の配線からのクロストークの影響を受ける
ことなく、接続パッド９から差動伝送信号配線１０を引
き出すことができる。
【００１４】
【発明の効果】以上説明したように本発明によれば、底
面に複数の接続用パッドを有する半導体集積回路におい
て、クロストークノイズおよび放射ノイズの発生が懸念
される信号または差動伝送信号のような信号群の接続パ
ッドを最外周に配置し、それらの信号の接続パッドに隣
接する接続パッドを、グラウンド電位とする事によっ
て、スルーホールを使用せずに、シールド配線付きの信
号配線引き出しを可能としたため、簡便な方法でクロス
トークノイズおよび放射ノイズの発生を低減する事が出
来るという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の第１の実施の形態の
模式図であって、ＢＧＡの各接続パッドの配置を上面側
から透して見た平面図である。
【図２】図１に示すＢＧＡを搭載するプリント配線板の
上面の模式図である。
【図３】本発明の半導体集積回路の第２の実施の形態の
模式図であって、ＢＧＡの各接続パッドの配置を上面側
から透して見た平面図である。
【図４】図３に示すＢＧＡを搭載するプリント配線板の
上面の模式図である。
【図５】本発明の半導体集積回路の第３の実施の形態の
模式図であって、ＢＧＡの各接続パッドの配置を上面側
から透して見た平面図である。
【図６】図５に示すＢＧＡを搭載するプリント配線板の
上面の模式図である。
【図７】従来の技術によるＢＧＡパッケージの略図であ
って、（ａ）は斜視図、（ｂ）は、（ａ）の底面より見
たＢＧＡの配置図である。
【符号の説明】
１ ボールグリッドアレイ ２ クロストークが懸念される信号用の接続パッド ３ ＧＮＤ電位とされた接続パッド ４ 接続パッド２と接続されるプリント配線板上のパ
ッド ５ パッド４から引き出された信号用の配線 ６ 接続パッド３が接続されるＧＮＤ電位のプリント
配線板上のパッド ７ パッド６から引き出されたＧＮＤ電位のシールド
配線 ８ クロストークの影響が懸念される２つの差動伝送
信号の接続パッド ９ 接続パッド８と接続されるプリント配線板上のパ
ッド １０ パッド９から引き出された差動伝送信号の配線 １１ 接続端子 １３ 信号用ＢＧＡ １４ グラウンド用ＢＧＡ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 底面に複数の接続用パッドを有する半導
    体集積回路において、クロストークが懸念される信号ま
    たは信号群用の接続パッドに隣接する接続パッドを、グ
    ラウンド（以下ＧＮＤと称す）電位とする事を特徴とす
    る半導体集積回路。
  2. 【請求項２】 前記クロストークが懸念される信号また
    は信号群用の接続パッドを、パッケージの最外周に配置
    する、請求項１記載の半導体集積回路。
  3. 【請求項３】 底面に複数の接続用パッドを有する半導
    体集積回路を搭載するプリント配線板において、クロス
    トークが懸念される信号または信号群用の接続パッドに
    隣接する、グラウンド電位にされた接続パッド同士を、
    グラウンド電位の配線で接続し、かつシールド配線とし
    て引き出すことを特徴とするプリント配線板。
JP15944799A 1999-06-07 1999-06-07 半導体集積回路およびプリント配線板 Pending JP2000349192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15944799A JP2000349192A (ja) 1999-06-07 1999-06-07 半導体集積回路およびプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15944799A JP2000349192A (ja) 1999-06-07 1999-06-07 半導体集積回路およびプリント配線板

Publications (1)

Publication Number Publication Date
JP2000349192A true JP2000349192A (ja) 2000-12-15

Family

ID=15693964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15944799A Pending JP2000349192A (ja) 1999-06-07 1999-06-07 半導体集積回路およびプリント配線板

Country Status (1)

Country Link
JP (1) JP2000349192A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1310995A2 (fr) * 2001-11-13 2003-05-14 Koninklijke Philips Electronics N.V. Dispositif de blindage des lignes de transmission par la masse ou l'alimentation
WO2006018939A1 (ja) * 2004-08-20 2006-02-23 Rohm Co., Ltd 半導体装置およびそれを用いた電源装置、ならびに電子機器
JP2006093325A (ja) * 2004-09-22 2006-04-06 Kyocera Corp 配線基板
US7277298B2 (en) 2004-09-28 2007-10-02 Canon Kabushiki Kaisha Multi-terminal device and printed wiring board
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP2008140938A (ja) * 2006-11-30 2008-06-19 Rohm Co Ltd 半導体装置およびそれを用いた電子機器
JP2009021511A (ja) * 2007-07-13 2009-01-29 Ricoh Co Ltd プリント配線基板および電子装置
WO2009110355A1 (ja) * 2008-03-05 2009-09-11 日本電気株式会社 実装構造およびその製造方法
KR20100002113A (ko) * 2008-06-27 2010-01-06 소니 가부시끼 가이샤 반도체장치 및 반도체 집적회로
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板
US8319345B2 (en) 2009-09-11 2012-11-27 Hitachi, Ltd. Semiconductor packaging substrate and semiconductor device
JP2013051448A (ja) * 2012-12-11 2013-03-14 Furukawa Electric Co Ltd:The 並列光伝送装置
JP2014086570A (ja) * 2012-10-24 2014-05-12 Renesas Electronics Corp 電子装置及び半導体装置
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
WO2015146738A1 (ja) * 2014-03-24 2015-10-01 技術研究組合光電子融合基盤技術研究所 Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール
JP2015226189A (ja) * 2014-05-28 2015-12-14 株式会社大真空 表面実装型圧電デバイス
JP2017034092A (ja) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2018042518A1 (ja) * 2016-08-30 2018-03-08 株式会社日立製作所 半導体装置及びプリント基板
WO2023243017A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 電子部品パッケージ

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1310995A2 (fr) * 2001-11-13 2003-05-14 Koninklijke Philips Electronics N.V. Dispositif de blindage des lignes de transmission par la masse ou l'alimentation
EP1310995A3 (fr) * 2001-11-13 2010-10-20 Nxp B.V. Dispositif de blindage des lignes de transmission par la masse ou l'alimentation
WO2006018939A1 (ja) * 2004-08-20 2006-02-23 Rohm Co., Ltd 半導体装置およびそれを用いた電源装置、ならびに電子機器
JPWO2006018939A1 (ja) * 2004-08-20 2008-05-08 ローム株式会社 半導体装置およびそれを用いた電源装置、ならびに電子機器
JP2006093325A (ja) * 2004-09-22 2006-04-06 Kyocera Corp 配線基板
JP4601369B2 (ja) * 2004-09-22 2010-12-22 京セラ株式会社 配線基板
US7277298B2 (en) 2004-09-28 2007-10-02 Canon Kabushiki Kaisha Multi-terminal device and printed wiring board
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP2008140938A (ja) * 2006-11-30 2008-06-19 Rohm Co Ltd 半導体装置およびそれを用いた電子機器
US8188953B2 (en) 2006-11-30 2012-05-29 Rohm Co., Ltd. Semiconductor device
JP2009021511A (ja) * 2007-07-13 2009-01-29 Ricoh Co Ltd プリント配線基板および電子装置
WO2009110355A1 (ja) * 2008-03-05 2009-09-11 日本電気株式会社 実装構造およびその製造方法
JPWO2009110355A1 (ja) * 2008-03-05 2011-07-14 日本電気株式会社 実装構造およびその製造方法
US8018035B2 (en) 2008-06-27 2011-09-13 Sony Corporation Semiconductor device and semiconductor integrated circuit
JP2010010492A (ja) * 2008-06-27 2010-01-14 Sony Corp 半導体装置および半導体集積回路
KR101654216B1 (ko) 2008-06-27 2016-09-05 소니 주식회사 반도체장치 및 반도체 집적회로
KR20100002113A (ko) * 2008-06-27 2010-01-06 소니 가부시끼 가이샤 반도체장치 및 반도체 집적회로
US8319345B2 (en) 2009-09-11 2012-11-27 Hitachi, Ltd. Semiconductor packaging substrate and semiconductor device
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP2014086570A (ja) * 2012-10-24 2014-05-12 Renesas Electronics Corp 電子装置及び半導体装置
JP2013051448A (ja) * 2012-12-11 2013-03-14 Furukawa Electric Co Ltd:The 並列光伝送装置
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
WO2015146738A1 (ja) * 2014-03-24 2015-10-01 技術研究組合光電子融合基盤技術研究所 Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール
JPWO2015146738A1 (ja) * 2014-03-24 2017-04-13 技術研究組合光電子融合基盤技術研究所 Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール
US9775245B2 (en) 2014-03-24 2017-09-26 Photonics Electronics Technology Research Association Pad-array structure on substrate for mounting IC chip on substrate, and optical module having said pad-array structure
JP2015226189A (ja) * 2014-05-28 2015-12-14 株式会社大真空 表面実装型圧電デバイス
JP2017034092A (ja) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2018042518A1 (ja) * 2016-08-30 2018-03-08 株式会社日立製作所 半導体装置及びプリント基板
WO2023243017A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 電子部品パッケージ

Similar Documents

Publication Publication Date Title
JP2000349192A (ja) 半導体集積回路およびプリント配線板
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
US7405477B1 (en) Ball grid array package-to-board interconnect co-design apparatus
US5982633A (en) Opposed ball grid array mounting
KR100366383B1 (ko) 반도체 집적 회로 및 그것이 구비된 프린트 배선 기판
JP4746770B2 (ja) 半導体装置
US6734539B2 (en) Stacked module package
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US6538336B1 (en) Wirebond assembly for high-speed integrated circuits
US7372170B2 (en) Flip chip interconnection pad layout
JP4006447B2 (ja) 半導体装置およびプリント回路板
US7378743B2 (en) Circuit board and electronic assembly
US8018035B2 (en) Semiconductor device and semiconductor integrated circuit
EP0913865A2 (en) Low noise ball grid array package
JP2001007249A (ja) パッケージ基板及びこれを備えた半導体装置
US20040061223A1 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
JP3082579B2 (ja) シールドケース
JP2007335618A (ja) プリント回路基板
US6933600B2 (en) Substrate for semiconductor package
US6566167B1 (en) PBGA electrical noise isolation of signal traces
US8803339B1 (en) Bump out for differential signals

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A131 Notification of reasons for refusal

Effective date: 20051116

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A02 Decision of refusal

Effective date: 20070207

Free format text: JAPANESE INTERMEDIATE CODE: A02