JP2003243606A - 半導体チップと積層チップパッケージ及びそれらの製造方法 - Google Patents
半導体チップと積層チップパッケージ及びそれらの製造方法Info
- Publication number
- JP2003243606A JP2003243606A JP2003028447A JP2003028447A JP2003243606A JP 2003243606 A JP2003243606 A JP 2003243606A JP 2003028447 A JP2003028447 A JP 2003028447A JP 2003028447 A JP2003028447 A JP 2003028447A JP 2003243606 A JP2003243606 A JP 2003243606A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- active surface
- pad
- circuit board
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000017525 heat dissipation Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電気的連結及び熱放出が容易で且つ優秀な半
導体チップを提供する。軽薄化及び多機能化が可能な積
層チップパッケージを提供する。 【解決手段】 本発明の半導体チップは、活性面２１２
と、活性面２１２の裏面である非活性面２１３と、活性
面２１２と非活性面２１３との間の側面２１５とを備え
る半導体チップ２１０において、活性面２１２に設けら
れた複数のボンディングパッド２１１と、ボンディング
パッド２１１に対応して非活性面２１３に設けられた複
数のバンプパッド２１６と、非活性面２１３に設けら
れ、バンプパッド２１６から延設し側面２１５に露出し
た複数の接続配線２１７とを含む。さらに、非活性面２
１３に形成された少なくとも１つ以上の熱放出部２１９
を含む。非活性面２１３に設けられた配線溝２１８内に
バンプパッド２１６と接続配線２１７及び熱放出部２１
９が形成されているので、半導体チップを積層する際に
相互連結及び熱放出を容易に具現することができる。
導体チップを提供する。軽薄化及び多機能化が可能な積
層チップパッケージを提供する。 【解決手段】 本発明の半導体チップは、活性面２１２
と、活性面２１２の裏面である非活性面２１３と、活性
面２１２と非活性面２１３との間の側面２１５とを備え
る半導体チップ２１０において、活性面２１２に設けら
れた複数のボンディングパッド２１１と、ボンディング
パッド２１１に対応して非活性面２１３に設けられた複
数のバンプパッド２１６と、非活性面２１３に設けら
れ、バンプパッド２１６から延設し側面２１５に露出し
た複数の接続配線２１７とを含む。さらに、非活性面２
１３に形成された少なくとも１つ以上の熱放出部２１９
を含む。非活性面２１３に設けられた配線溝２１８内に
バンプパッド２１６と接続配線２１７及び熱放出部２１
９が形成されているので、半導体チップを積層する際に
相互連結及び熱放出を容易に具現することができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子に関
し、より詳細には、半導体チップと、これを積層した積
層チップパッケージ及びそれらの製造方法に関する。
し、より詳細には、半導体チップと、これを積層した積
層チップパッケージ及びそれらの製造方法に関する。
【０００２】
【従来の技術】電子機器の機能増大に伴ってその大きさ
を減少させようという努力は、電子機器の部品に用いら
れる半導体チップパッケージの多機能化及び小型化につ
ながる。半導体チップパッケージの大きさを減少させよ
うという試みからフリップチップ技術及びチップスケー
ルパッケージ技術などが既に開示されている。また、多
機能及び大容量の半導体チップパッケージを具現するた
めに、チップ積層技術及びパッケージ積層技術が提案さ
れている。
を減少させようという努力は、電子機器の部品に用いら
れる半導体チップパッケージの多機能化及び小型化につ
ながる。半導体チップパッケージの大きさを減少させよ
うという試みからフリップチップ技術及びチップスケー
ルパッケージ技術などが既に開示されている。また、多
機能及び大容量の半導体チップパッケージを具現するた
めに、チップ積層技術及びパッケージ積層技術が提案さ
れている。
【０００３】パッケージ積層技術は、一連の製造工程が
完了した複数の半導体パッケージを積層する技術であっ
て、信頼性テストを通過した個々の半導体パッケージを
積層することから、信頼性側面において優れているとい
う長所がある。しかしながら、パッケージを積層した積
層パッケージは、個々のパッケージ厚み分だけ積層パッ
ケージ全体の厚みが増加するので、軽薄化が難しいとい
う短所がある。これに対し、チップ積層技術は、１つの
パッケージ内に複数の半導体チップを積層する技術であ
って、前述の積層パッケージに比べてその厚みが一層減
少するので、軽薄化に有利であるという長所がある。し
かし、単一パッケージ内に積層チップを具備した積層チ
ップパッケージであるため、チップから発生する熱が十
分に外部に排出されないという不都合がある。
完了した複数の半導体パッケージを積層する技術であっ
て、信頼性テストを通過した個々の半導体パッケージを
積層することから、信頼性側面において優れているとい
う長所がある。しかしながら、パッケージを積層した積
層パッケージは、個々のパッケージ厚み分だけ積層パッ
ケージ全体の厚みが増加するので、軽薄化が難しいとい
う短所がある。これに対し、チップ積層技術は、１つの
パッケージ内に複数の半導体チップを積層する技術であ
って、前述の積層パッケージに比べてその厚みが一層減
少するので、軽薄化に有利であるという長所がある。し
かし、単一パッケージ内に積層チップを具備した積層チ
ップパッケージであるため、チップから発生する熱が十
分に外部に排出されないという不都合がある。
【０００４】以下、図面を参照して、従来技術による積
層チップパッケージを説明する。
層チップパッケージを説明する。
【０００５】図１は、従来技術による積層チップパッケ
ージの断面図で、米国のＶｅｒｔｉｃａｌ Ｃｉｒｃｕ
ｉｔｓ Ｉｎｃ．の積層チップパッケージを示すもので
ある。
ージの断面図で、米国のＶｅｒｔｉｃａｌ Ｃｉｒｃｕ
ｉｔｓ Ｉｎｃ．の積層チップパッケージを示すもので
ある。
【０００６】図１に示された従来の積層チップパッケー
ジ１００は、複数の半導体チップ１１０を含む。個々の
半導体チップ１１０は、ボンディングパッド１１１が設
けられた活性面１１２と、その裏面である非活性面１１
３とを含む。ボンディングパッド１１１を除いた活性面
１１２と、非活性面１１３及び側面全体には、絶縁層１
１４が形成される。また、下位半導体チップ１１０のボ
ンディングパッド１１１とその上部に配置される上位半
導体チップ１１０の非活性面１１３とは、バンプ１１５
で接合される。
ジ１００は、複数の半導体チップ１１０を含む。個々の
半導体チップ１１０は、ボンディングパッド１１１が設
けられた活性面１１２と、その裏面である非活性面１１
３とを含む。ボンディングパッド１１１を除いた活性面
１１２と、非活性面１１３及び側面全体には、絶縁層１
１４が形成される。また、下位半導体チップ１１０のボ
ンディングパッド１１１とその上部に配置される上位半
導体チップ１１０の非活性面１１３とは、バンプ１１５
で接合される。
【０００７】積層された半導体チップ１１０間には、放
熱板１５０が介設され、熱放出が円滑になされるように
する。積層された半導体チップ１１０のうち最下部に位
置した半導体チップ１１０の下部には、シリコン基板１
２０が取り付けられる。積層された半導体チップ１１０
とシリコン基板１２０とは、導電性接着剤１６０により
電気的に連結される。つまり、導電性接着剤１６０は、
半導体チップ１１０のボンディングパッド１１１に接合
されたバンプ１１５と、それに対応するシリコン基板１
２０の回路層（図示せず）とを互いに連結する。シリコ
ン基板１２０は、さらに、ボンディングワイヤー１４０
によりリードフレーム１３０と連結される。
熱板１５０が介設され、熱放出が円滑になされるように
する。積層された半導体チップ１１０のうち最下部に位
置した半導体チップ１１０の下部には、シリコン基板１
２０が取り付けられる。積層された半導体チップ１１０
とシリコン基板１２０とは、導電性接着剤１６０により
電気的に連結される。つまり、導電性接着剤１６０は、
半導体チップ１１０のボンディングパッド１１１に接合
されたバンプ１１５と、それに対応するシリコン基板１
２０の回路層（図示せず）とを互いに連結する。シリコ
ン基板１２０は、さらに、ボンディングワイヤー１４０
によりリードフレーム１３０と連結される。
【０００８】このような従来の積層チップパッケージ１
００は、半導体チップ１１０間の相互連結及びシリコン
基板１２０との連結が導電性接着剤１６０によって達成
されるので、信号インダクタンス（ｓｉｇｎａｌ ｉｎ
ｄｕｃｔａｎｃｅ）及びパワー／グランドインダクタン
ス（ｐｏｗｅｒ／ｇｒｏｕｎｄ ｉｎｄｕｃｔａｎｃ
ｅ）が減少し、信号伝達速度が増加し、ノイズが減少す
るという長所を有する。しかし、半導体チップ１１０間
に介設された放熱板１５０が積層チップパッケージ１０
０の高さを増加させる問題がある。また、導電性接着剤
１６０を容易に形成するために、同じ半導体チップ１１
０が使われなければならないので、積層チップパッケー
ジ１００の多機能化を実現しがたい。
００は、半導体チップ１１０間の相互連結及びシリコン
基板１２０との連結が導電性接着剤１６０によって達成
されるので、信号インダクタンス（ｓｉｇｎａｌ ｉｎ
ｄｕｃｔａｎｃｅ）及びパワー／グランドインダクタン
ス（ｐｏｗｅｒ／ｇｒｏｕｎｄ ｉｎｄｕｃｔａｎｃ
ｅ）が減少し、信号伝達速度が増加し、ノイズが減少す
るという長所を有する。しかし、半導体チップ１１０間
に介設された放熱板１５０が積層チップパッケージ１０
０の高さを増加させる問題がある。また、導電性接着剤
１６０を容易に形成するために、同じ半導体チップ１１
０が使われなければならないので、積層チップパッケー
ジ１００の多機能化を実現しがたい。
【０００９】特に、上・下部半導体チップ１１０間の狭
い隙間内に導電性接着剤１６０を十分に注入することが
難しいから、導電性接着剤１６０とボンディングパッド
１１１との間に電気的連結不良が発生し得る。したがっ
て、従来のチップ積層パッケージ１００は、ボンディン
グパッド１１１がチップ中央部に位置したセンターパッ
ド型チップ（ｃｅｎｔｅｒ ｐａｄ ｔｙｐｅ ｃｈｉ
ｐ）の使用が困難である。従って、図１に示すように、
ボンディングパッド１１１がチップ周辺部に位置したエ
ッジパッド型チップ（ｅｄｇｅ ｐａｄ ｔｙｐｅ ｃ
ｈｉｐ）を使用せざるを得ない。
い隙間内に導電性接着剤１６０を十分に注入することが
難しいから、導電性接着剤１６０とボンディングパッド
１１１との間に電気的連結不良が発生し得る。したがっ
て、従来のチップ積層パッケージ１００は、ボンディン
グパッド１１１がチップ中央部に位置したセンターパッ
ド型チップ（ｃｅｎｔｅｒ ｐａｄ ｔｙｐｅ ｃｈｉ
ｐ）の使用が困難である。従って、図１に示すように、
ボンディングパッド１１１がチップ周辺部に位置したエ
ッジパッド型チップ（ｅｄｇｅ ｐａｄ ｔｙｐｅ ｃ
ｈｉｐ）を使用せざるを得ない。
【００１０】
【発明が解決しようとする課題】本発明の目的は、電気
的連結及び熱放出が容易で且つ優秀な半導体チップと積
層チップパッケージを提供することにある。
的連結及び熱放出が容易で且つ優秀な半導体チップと積
層チップパッケージを提供することにある。
【００１１】本発明の別の目的は、軽薄化及び多機能化
が可能な積層チップパッケージを具現することにある。
が可能な積層チップパッケージを具現することにある。
【００１２】本発明のさらに別の目的は、センターパッ
ド型半導体チップを用いた積層チップパッケージを具現
することにある。
ド型半導体チップを用いた積層チップパッケージを具現
することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体チップは、活性面と、活性面の裏面
である非活性面と、活性面と非活性面との間の側面とを
具備し、活性面に設けられた複数のボンディングパッド
と、ボンディングパッドに対応して非活性面に設けられ
た複数のバンプパッドと、非活性面に設けられ、バンプ
パッドから延設し側面に露出する複数の接続配線とを含
むことを特徴とする。
に、本発明の半導体チップは、活性面と、活性面の裏面
である非活性面と、活性面と非活性面との間の側面とを
具備し、活性面に設けられた複数のボンディングパッド
と、ボンディングパッドに対応して非活性面に設けられ
た複数のバンプパッドと、非活性面に設けられ、バンプ
パッドから延設し側面に露出する複数の接続配線とを含
むことを特徴とする。
【００１４】本発明による半導体チップは、非活性面に
形成された少なくとも１つ以上の熱放出部をさらに含む
ことが好ましく、非活性面には、複数の溝が設けられ、
この溝内にバンプパッドと接続配線及び熱放出部が形成
されることが好ましい。また、本発明の半導体チップ
は、非活性面全面に形成されるか、溝の表面に形成され
た絶縁層をさらに含むことができる。また、ボンディン
グパッドは、活性面の長手方向に沿って配設されること
が好ましい。
形成された少なくとも１つ以上の熱放出部をさらに含む
ことが好ましく、非活性面には、複数の溝が設けられ、
この溝内にバンプパッドと接続配線及び熱放出部が形成
されることが好ましい。また、本発明の半導体チップ
は、非活性面全面に形成されるか、溝の表面に形成され
た絶縁層をさらに含むことができる。また、ボンディン
グパッドは、活性面の長手方向に沿って配設されること
が好ましい。
【００１５】一方、本発明は、回路基板と、下位半導体
チップと、少なくとも１つ以上の上位半導体チップと、
バンプと、接続手段と、外部接続端子とを含む積層チッ
プパッケージを提供する。本発明による積層チップパッ
ケージにおいて、回路基板は、第１接続パッド及び第２
接続パッドを含み、上位半導体チップ及び下位半導体チ
ップは、活各々性面に設けられたボンディングパッド
と、ボンディングパッドに対応して非活性面に設けられ
たバンプパッドと、非活性面に設けられ、バンプパッド
から延設し側面に露出する接続配線とを含む。上位半導
体チップ及び下位半導体チップは、各々活性面を回路基
板に向けるように、前記回路基板上に積層される。バン
プは、上位半導体チップのボンディングパッドと下位半
導体チップのバンプパッドとを接合させ、且つ、下位半
導体チップのボンディングパッドと回路基板の第２接続
パッドとを接合させる。接続手段は、上位半導体チップ
及び下位半導体チップの側面に提供され、接続配線に電
気的に連結されると共に、回路基板の第１接続パッドに
電気的に連結される。外部接続端子は回路基板と電気的
に連結する。
チップと、少なくとも１つ以上の上位半導体チップと、
バンプと、接続手段と、外部接続端子とを含む積層チッ
プパッケージを提供する。本発明による積層チップパッ
ケージにおいて、回路基板は、第１接続パッド及び第２
接続パッドを含み、上位半導体チップ及び下位半導体チ
ップは、活各々性面に設けられたボンディングパッド
と、ボンディングパッドに対応して非活性面に設けられ
たバンプパッドと、非活性面に設けられ、バンプパッド
から延設し側面に露出する接続配線とを含む。上位半導
体チップ及び下位半導体チップは、各々活性面を回路基
板に向けるように、前記回路基板上に積層される。バン
プは、上位半導体チップのボンディングパッドと下位半
導体チップのバンプパッドとを接合させ、且つ、下位半
導体チップのボンディングパッドと回路基板の第２接続
パッドとを接合させる。接続手段は、上位半導体チップ
及び下位半導体チップの側面に提供され、接続配線に電
気的に連結されると共に、回路基板の第１接続パッドに
電気的に連結される。外部接続端子は回路基板と電気的
に連結する。
【００１６】本発明による積層チップパッケージにおい
て、上位半導体チップ及び下位半導体チップは、各々非
活性面に形成された熱放出部をさらに含むことが好まし
く、非活性面には各々溝が設けられ、この溝内にバンプ
パッドと接続配線及び熱放部が形成されることが好まし
い。また、上位半導体チップ及び下位半導体チップは、
各々非活性面全面に形成されるか、溝の表面に形成され
た絶縁層をさらに含むことができる。また、ボンディン
グパッドは、活性面の長手方向に沿って配設されること
が好ましい。
て、上位半導体チップ及び下位半導体チップは、各々非
活性面に形成された熱放出部をさらに含むことが好まし
く、非活性面には各々溝が設けられ、この溝内にバンプ
パッドと接続配線及び熱放部が形成されることが好まし
い。また、上位半導体チップ及び下位半導体チップは、
各々非活性面全面に形成されるか、溝の表面に形成され
た絶縁層をさらに含むことができる。また、ボンディン
グパッドは、活性面の長手方向に沿って配設されること
が好ましい。
【００１７】本発明の積層チップパッケージにおいて、
接続手段は、導電性接着剤、または絶縁基板に導電性配
線が形成された配線基板を使用することができる。ま
た、外部接続端子は、回路基板の下部面に形成されるソ
ルダボールであるか、ボンディングワイヤーにより回路
基板に電気的に連結されるリードフレームである。
接続手段は、導電性接着剤、または絶縁基板に導電性配
線が形成された配線基板を使用することができる。ま
た、外部接続端子は、回路基板の下部面に形成されるソ
ルダボールであるか、ボンディングワイヤーにより回路
基板に電気的に連結されるリードフレームである。
【００１８】また、本発明は、活性面にボンディングパ
ッドが設けられた複数の半導体チップと、それぞれの半
導体チップ間に形成されたスクライブラインとを含む半
導体ウェーハを用意する段階と；活性面の裏面である非
活性面に溝を設ける段階と；溝に導電性物質を満たし
て、ボンディングパッドに対応するバンプパッドと、バ
ンプパッドから延設しスクライブライン側に露出する接
続配線とを形成する段階と；スクライブラインに沿って
ウェーハを切断して、それぞれの半導体チップに分離す
る段階とを含む半導体チップの製造方法を提供する。
ッドが設けられた複数の半導体チップと、それぞれの半
導体チップ間に形成されたスクライブラインとを含む半
導体ウェーハを用意する段階と；活性面の裏面である非
活性面に溝を設ける段階と；溝に導電性物質を満たし
て、ボンディングパッドに対応するバンプパッドと、バ
ンプパッドから延設しスクライブライン側に露出する接
続配線とを形成する段階と；スクライブラインに沿って
ウェーハを切断して、それぞれの半導体チップに分離す
る段階とを含む半導体チップの製造方法を提供する。
【００１９】また、本発明は、活性面に設けられたボン
ディングパッドと、ボンディングパッドに対応して非活
性面に設けられたバンプパッドと、非活性面に設けら
れ、バンプパッドから延設し側面に露出する接続配線と
を各々含む下位半導体チップ及び少なくとも１つ以上の
上位半導体チップを用意する段階と；第１接続パッド及
び第２接続パッドを含む回路基板を用意する段階と；バ
ンプを用いて上位半導体チップのボンディングパッドと
下位半導体チップのバンプパッドとを接合する段階と；
バンプを用いて下位半導体チップのボンディングパッド
と回路基板の第２接続パッドとを接合する段階と；上位
半導体チップ及び下位半導体チップの側面に接続手段を
提供して接続配線に電気的に連結すると同時に、回路基
板の第１接続パッドに電気的に連結する段階と；回路基
板に外部接続端子を電気的に連結する段階とを含む積層
チップパッケージの製造方法を提供する。
ディングパッドと、ボンディングパッドに対応して非活
性面に設けられたバンプパッドと、非活性面に設けら
れ、バンプパッドから延設し側面に露出する接続配線と
を各々含む下位半導体チップ及び少なくとも１つ以上の
上位半導体チップを用意する段階と；第１接続パッド及
び第２接続パッドを含む回路基板を用意する段階と；バ
ンプを用いて上位半導体チップのボンディングパッドと
下位半導体チップのバンプパッドとを接合する段階と；
バンプを用いて下位半導体チップのボンディングパッド
と回路基板の第２接続パッドとを接合する段階と；上位
半導体チップ及び下位半導体チップの側面に接続手段を
提供して接続配線に電気的に連結すると同時に、回路基
板の第１接続パッドに電気的に連結する段階と；回路基
板に外部接続端子を電気的に連結する段階とを含む積層
チップパッケージの製造方法を提供する。
【００２０】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を詳細に説明する。
の実施例を詳細に説明する。
【００２１】図２は、本発明の一実施例による半導体チ
ップの斜視図で、図３は、図２のＩＩＢ−ＩＩＢ線に沿
って切断した断面図である。
ップの斜視図で、図３は、図２のＩＩＢ−ＩＩＢ線に沿
って切断した断面図である。
【００２２】図２及び図３を参照すれば、半導体チップ
２１０は、複数のボンディングパッド２１１が設けられ
た活性面２１２と、活性面２１２の裏面である非活性面
２１３とを含む。ボンディングパッド２１１は、活性面
２１２の長手方向に沿って２列で配設されている。した
がって、半導体チップ２１０は、センターパッド型チッ
プである。
２１０は、複数のボンディングパッド２１１が設けられ
た活性面２１２と、活性面２１２の裏面である非活性面
２１３とを含む。ボンディングパッド２１１は、活性面
２１２の長手方向に沿って２列で配設されている。した
がって、半導体チップ２１０は、センターパッド型チッ
プである。
【００２３】非活性面２１３には、複数のバンプパッド
２１６及び接続配線２１７が形成される。バンプパッド
２１６は、ボンディングパッド２１１と対応して非活性
面２１３の長手方向に沿って配設される。また、それぞ
れの接続配線２１７は、バンプパッド２１６に連結さ
れ、半導体チップ２１０の側面２１５まで延設してい
る。バンプパッド２１６及び接続配線２１７は、半導体
チップ２１０の非活性面２１３を所定のパターンでエッ
チングして形成された溝２１８内に設けられるが、その
詳細な説明は後述する。
２１６及び接続配線２１７が形成される。バンプパッド
２１６は、ボンディングパッド２１１と対応して非活性
面２１３の長手方向に沿って配設される。また、それぞ
れの接続配線２１７は、バンプパッド２１６に連結さ
れ、半導体チップ２１０の側面２１５まで延設してい
る。バンプパッド２１６及び接続配線２１７は、半導体
チップ２１０の非活性面２１３を所定のパターンでエッ
チングして形成された溝２１８内に設けられるが、その
詳細な説明は後述する。
【００２４】また、非活性面２１３には、１つ以上の熱
放出部２１９が形成される。熱放出部２１９は、熱伝導
性に優れる材質、例えば、銅（Ｃｕ）、金（Ａｕ）、銀
（Ａｇ）、白金（Ｐｔ）、アルミニウム（Ａｌ）などの
金属で形成され、バンプパッド２１６や接続配線２１７
と同様に溝２１８の内部に形成される。バンプパッド２
１６、接続配線２１７及び熱放出部２１９は、同時に形
成されることが好ましい。半導体チップ２１０から生ず
る熱は、熱放出部２１９ばかりでなく、バンプパッド２
１６や接続配線２１７を介して容易に外部に放出され
る。
放出部２１９が形成される。熱放出部２１９は、熱伝導
性に優れる材質、例えば、銅（Ｃｕ）、金（Ａｕ）、銀
（Ａｇ）、白金（Ｐｔ）、アルミニウム（Ａｌ）などの
金属で形成され、バンプパッド２１６や接続配線２１７
と同様に溝２１８の内部に形成される。バンプパッド２
１６、接続配線２１７及び熱放出部２１９は、同時に形
成されることが好ましい。半導体チップ２１０から生ず
る熱は、熱放出部２１９ばかりでなく、バンプパッド２
１６や接続配線２１７を介して容易に外部に放出され
る。
【００２５】また、非活性面２１３には、絶縁層が形成
されることができる。図４及び図５は、各々本発明の他
の実施例による半導体チップ２１０ａ、２１０ｂを示す
断面図で、非活性面２１３の全部（図４）又は一部（図
５）に絶縁層２０１ａ、２０１ｂが形成されている。絶
縁層２０１ａ、２０１ｂは、非活性面２１３と活性面２
１２との間で信号の相互干渉及び漏洩を減少させるため
のものである。
されることができる。図４及び図５は、各々本発明の他
の実施例による半導体チップ２１０ａ、２１０ｂを示す
断面図で、非活性面２１３の全部（図４）又は一部（図
５）に絶縁層２０１ａ、２０１ｂが形成されている。絶
縁層２０１ａ、２０１ｂは、非活性面２１３と活性面２
１２との間で信号の相互干渉及び漏洩を減少させるため
のものである。
【００２６】したがって、導電性物質を加えてバンプパ
ッド２１６、接続配線２１７、熱放出部２１９を形成す
る前に、非活性面２１３の全部、又は溝２１８表面に絶
縁層２０１ａ、２０１ｂを形成する。
ッド２１６、接続配線２１７、熱放出部２１９を形成す
る前に、非活性面２１３の全部、又は溝２１８表面に絶
縁層２０１ａ、２０１ｂを形成する。
【００２７】図６及び図７は、本発明による積層チップ
パッケージの２つの実施例を図示している。
パッケージの２つの実施例を図示している。
【００２８】図６に示された積層チップパッケージ３０
０ａは、複数の、例えば８つの、半導体チップ３０１、
３０２、３０３、３０４、３０５、３０６、３０７、３
０８を備える。それぞれの半導体チップ３０１〜３０８
は、前述した３つ類型の半導体チップ中の１つである。
すべての半導体チップ３０１〜３０８は、活性面２１２
を回路基板３２０ａに向けるように、回路基板３２０の
上部面３２１に積層される。特に、上位半導体チップ
（例えば、３０５）のボンディングパッド２１１とその
下位半導体チップ（例えば、３０４）のバンプパッド２
１６とは、バンプ３６０によって電気的且つ物理的に連
結される。なお、最下位半導体チップ３０１のボンディ
ングパッド２１１は、バンプ３６０によって回路基板３
２０ａの上部面３２１に連結される。
０ａは、複数の、例えば８つの、半導体チップ３０１、
３０２、３０３、３０４、３０５、３０６、３０７、３
０８を備える。それぞれの半導体チップ３０１〜３０８
は、前述した３つ類型の半導体チップ中の１つである。
すべての半導体チップ３０１〜３０８は、活性面２１２
を回路基板３２０ａに向けるように、回路基板３２０の
上部面３２１に積層される。特に、上位半導体チップ
（例えば、３０５）のボンディングパッド２１１とその
下位半導体チップ（例えば、３０４）のバンプパッド２
１６とは、バンプ３６０によって電気的且つ物理的に連
結される。なお、最下位半導体チップ３０１のボンディ
ングパッド２１１は、バンプ３６０によって回路基板３
２０ａの上部面３２１に連結される。
【００２９】積層された半導体チップ３０１〜３０８の
側面には、接続手段３３０が接合され、この接続手段３
３０の下端は、回路基板３２０ａに連結される。したが
って、半導体チップの側面に露出した接続配線（図２の
２１７）は、接続手段３３０に電気的且つ物理的に連結
される。接続手段３３０については後述する。結果的
に、それぞれの半導体チップ（例えば、３０５）は、ボ
ンディングパッド２１１、バンプ３６０、下位半導体チ
ップ（例えば、３０４）のバンプパッド２１６、接続配
線２１７、接続手段３３０を介して回路配線３２０ａに
電気的に連結される。なお、回路基板３２０ａの下部面
３２２には、外部接続端子として複数のソルダボール３
４０ａが形成される。
側面には、接続手段３３０が接合され、この接続手段３
３０の下端は、回路基板３２０ａに連結される。したが
って、半導体チップの側面に露出した接続配線（図２の
２１７）は、接続手段３３０に電気的且つ物理的に連結
される。接続手段３３０については後述する。結果的
に、それぞれの半導体チップ（例えば、３０５）は、ボ
ンディングパッド２１１、バンプ３６０、下位半導体チ
ップ（例えば、３０４）のバンプパッド２１６、接続配
線２１７、接続手段３３０を介して回路配線３２０ａに
電気的に連結される。なお、回路基板３２０ａの下部面
３２２には、外部接続端子として複数のソルダボール３
４０ａが形成される。
【００３０】図７に示された積層チップパッケージ３０
０ｂは、図６の積層チップパッケージ３００ａと異なる
類型の外部接続端子を使用する。
０ｂは、図６の積層チップパッケージ３００ａと異なる
類型の外部接続端子を使用する。
【００３１】図７を参照すれば、外部接続端子としてリ
ードフレーム３４０ｂが用いられ、リードフレーム３４
０ｂは、ボンディングワイヤー３５０により回路基板３
２０ｂの上部面３２１に電気的に連結される。したがっ
て、図７の回路基板３２０ｂは、回路パターン（図示せ
ず）が上部面にのみ形成されている。これと異なって、
前述した図６の回路基板３２０ａは、回路パターン（図
示せず）が上部面及び下部面双方に形成される。リード
フレーム３４０ｂの一部と、ボンディングワイヤー３５
０及び接続手段３３０などは、保護部３７０によって外
部環境から保護される。保護部３７０は、例えば、エポ
キシモルディング樹脂で形成される。
ードフレーム３４０ｂが用いられ、リードフレーム３４
０ｂは、ボンディングワイヤー３５０により回路基板３
２０ｂの上部面３２１に電気的に連結される。したがっ
て、図７の回路基板３２０ｂは、回路パターン（図示せ
ず）が上部面にのみ形成されている。これと異なって、
前述した図６の回路基板３２０ａは、回路パターン（図
示せず）が上部面及び下部面双方に形成される。リード
フレーム３４０ｂの一部と、ボンディングワイヤー３５
０及び接続手段３３０などは、保護部３７０によって外
部環境から保護される。保護部３７０は、例えば、エポ
キシモルディング樹脂で形成される。
【００３２】次いで、図８及び図９を参照して、本発明
の積層チップパッケージに用いられる接続手段の２つの
例を説明する。
の積層チップパッケージに用いられる接続手段の２つの
例を説明する。
【００３３】図８に示す接続手段は、導電性接着剤３３
０ａであり、積層された半導体チップの側面に塗布され
形成される。すなわち、導電性接着剤３３０ａは、半導
体チップ側面に露出した接続配線２１７の垂直列に沿っ
て形成され、回路基板（３２０ａ又は３２０ｂ）の上部
面３２１に形成された接続パッド３２３に連結される。
導電性接着剤３３０ａは、上・下部半導体チップの対応
する接続配線２１７を互いに連結するものであるから、
隣り合う導電性接着剤３３０ａ同士が接触しないように
厚み及び間隔を調節する。
０ａであり、積層された半導体チップの側面に塗布され
形成される。すなわち、導電性接着剤３３０ａは、半導
体チップ側面に露出した接続配線２１７の垂直列に沿っ
て形成され、回路基板（３２０ａ又は３２０ｂ）の上部
面３２１に形成された接続パッド３２３に連結される。
導電性接着剤３３０ａは、上・下部半導体チップの対応
する接続配線２１７を互いに連結するものであるから、
隣り合う導電性接着剤３３０ａ同士が接触しないように
厚み及び間隔を調節する。
【００３４】一方、図９に示すように、配線基板３３０
ｂが接続手段として用いられることもできる。配線基板
３３０ｂは、絶縁基板３３１に導電性配線３３２が形成
されたもので、それぞれの導電性配線３３２は、半導体
チップ側面に露出した接続配線２１７に接合されると同
時に、回路基板（３２０ａまたは３２０ｂ）上部面の第
１接続パッド３２３に連結される。なお、最下位半導体
チップは、前述したバンプ（図６または図７の３６０）
によって回路基板（３２０ａまたは３２０ｂ）の第２接
続パッド３２４に連結される。
ｂが接続手段として用いられることもできる。配線基板
３３０ｂは、絶縁基板３３１に導電性配線３３２が形成
されたもので、それぞれの導電性配線３３２は、半導体
チップ側面に露出した接続配線２１７に接合されると同
時に、回路基板（３２０ａまたは３２０ｂ）上部面の第
１接続パッド３２３に連結される。なお、最下位半導体
チップは、前述したバンプ（図６または図７の３６０）
によって回路基板（３２０ａまたは３２０ｂ）の第２接
続パッド３２４に連結される。
【００３５】次いで、本発明による半導体チップの製造
方法を説明する。
方法を説明する。
【００３６】図１０に示すように、半導体ウェーハ２０
０に複数の半導体チップ２１０を形成する。活性面２１
２には、ボンディングパッド２１１を形成し、活性面２
１２の裏面である非活性面２１３は、チップ２１０の厚
みを減少させるために研磨する。非活性面２１３には、
図１１に示すように、所定のパターンで溝２１８を形成
する。溝２１８は、プラズマエッチングまたは化学的エ
ッチングのようなエッチング方法によって形成すること
ができる。
０に複数の半導体チップ２１０を形成する。活性面２１
２には、ボンディングパッド２１１を形成し、活性面２
１２の裏面である非活性面２１３は、チップ２１０の厚
みを減少させるために研磨する。非活性面２１３には、
図１１に示すように、所定のパターンで溝２１８を形成
する。溝２１８は、プラズマエッチングまたは化学的エ
ッチングのようなエッチング方法によって形成すること
ができる。
【００３７】溝２１８の形成後、非活性面２１３の全
部、又は溝２１８の表面には、絶縁層（図４の２０１ａ
または図５の２０１ｂ）を形成することもできる。この
絶縁層は、シリコン酸化物またはシリコン窒化物であ
り、スパッタリング、化学気相蒸着、熱酸化などの方法
によって形成することができる。それぞれの半導体チッ
プ２１０間には、切断領域であるスクライブライン２８
０を形成する。スクライブライン２８０の深さ及び幅
は、溝２１８の深さより深く、切断ツールの幅とほぼ同
じことが好ましい。
部、又は溝２１８の表面には、絶縁層（図４の２０１ａ
または図５の２０１ｂ）を形成することもできる。この
絶縁層は、シリコン酸化物またはシリコン窒化物であ
り、スパッタリング、化学気相蒸着、熱酸化などの方法
によって形成することができる。それぞれの半導体チッ
プ２１０間には、切断領域であるスクライブライン２８
０を形成する。スクライブライン２８０の深さ及び幅
は、溝２１８の深さより深く、切断ツールの幅とほぼ同
じことが好ましい。
【００３８】次いで、図１２に示すように、それぞれの
溝に導電性物質を満たして、バンプパッド２１６、接続
配線２１７及び熱放出部２１９を形成する。特に、接続
配線２１７は、半導体チップ２１０の側面２１５まで延
設しスクライブライン２８０側に露出する。導電性物質
は、メッキまたはスパッタリングのような方法によって
溝２１８内に提供する。以後、図１３に示すように、ス
クライブライン２８０に沿ってウェーハ２００を切断し
て、それぞれの個別半導体チップ２１０に分離する。こ
の際、高速回転する切断刃またはレーザーなどの切断ツ
ール２９０を使用する。
溝に導電性物質を満たして、バンプパッド２１６、接続
配線２１７及び熱放出部２１９を形成する。特に、接続
配線２１７は、半導体チップ２１０の側面２１５まで延
設しスクライブライン２８０側に露出する。導電性物質
は、メッキまたはスパッタリングのような方法によって
溝２１８内に提供する。以後、図１３に示すように、ス
クライブライン２８０に沿ってウェーハ２００を切断し
て、それぞれの個別半導体チップ２１０に分離する。こ
の際、高速回転する切断刃またはレーザーなどの切断ツ
ール２９０を使用する。
【００３９】このような方法で製造した半導体チップを
使用して次のような方法で積層チップパッケージを製造
する。例えば、図６を参照すれば、２つの半導体チップ
（例えば、３０４と３０５）を積層して互いに接合させ
る。２つの半導体チップ間の接合は、バンプ３６０によ
って行われる。バンプ３６０は、上位半導体チップ３０
５のボンディングパッド２１１及び／または下位半導体
チップ３０４のバンプパッド２１６に形成する。最下位
半導体チップ３０１のボンディングパッド２１１は、バ
ンプ３６０を介して回路基板３２０ａに接合させる。
使用して次のような方法で積層チップパッケージを製造
する。例えば、図６を参照すれば、２つの半導体チップ
（例えば、３０４と３０５）を積層して互いに接合させ
る。２つの半導体チップ間の接合は、バンプ３６０によ
って行われる。バンプ３６０は、上位半導体チップ３０
５のボンディングパッド２１１及び／または下位半導体
チップ３０４のバンプパッド２１６に形成する。最下位
半導体チップ３０１のボンディングパッド２１１は、バ
ンプ３６０を介して回路基板３２０ａに接合させる。
【００４０】次いで、積層されたチップの側面に接続手
段３３０を接合させる。接続手段として図８の導電性接
着剤３３０ａを使用する場合、半導体チップ側面に露出
した対応する接続配線２１７に沿って導電性接着剤３３
０ａを塗布する。一方、接続手段として図９の配線基板
３３０ｂを使用する場合、導電性配線３３２が接続配線
２１７に連結されるように、半導体チップ側面に配線基
板３３０ｂを接合させる。その後、図６に示すように、
リフロー工程により回路基板３２０ａにソルダボール３
４０ａを形成する。一方、外部接続端子として図７のリ
ードフレーム３４０ｂを使用する場合、ボンディングワ
イヤー３５０により回路基板３２０ｂとリードフレーム
３４０ｂとを連結し保護部３７０を形成する。
段３３０を接合させる。接続手段として図８の導電性接
着剤３３０ａを使用する場合、半導体チップ側面に露出
した対応する接続配線２１７に沿って導電性接着剤３３
０ａを塗布する。一方、接続手段として図９の配線基板
３３０ｂを使用する場合、導電性配線３３２が接続配線
２１７に連結されるように、半導体チップ側面に配線基
板３３０ｂを接合させる。その後、図６に示すように、
リフロー工程により回路基板３２０ａにソルダボール３
４０ａを形成する。一方、外部接続端子として図７のリ
ードフレーム３４０ｂを使用する場合、ボンディングワ
イヤー３５０により回路基板３２０ｂとリードフレーム
３４０ｂとを連結し保護部３７０を形成する。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
ボンディングパッドに対応するバンプパッドと、チップ
側面に延設する接続配線とが、半導体チップの非活性面
に形成され、接続配線、及びチップ側面に接合される接
続手段を介して積層チップの電気的連結を具現するた
め、エッジパッド型チップばかりでなくセンターパッド
型チップをも容易に積層チップパッケージに適用するこ
とができ、相異なった類型の半導体チップを積層して積
層チップパッケージの多機能化を具現することができ
る。
ボンディングパッドに対応するバンプパッドと、チップ
側面に延設する接続配線とが、半導体チップの非活性面
に形成され、接続配線、及びチップ側面に接合される接
続手段を介して積層チップの電気的連結を具現するた
め、エッジパッド型チップばかりでなくセンターパッド
型チップをも容易に積層チップパッケージに適用するこ
とができ、相異なった類型の半導体チップを積層して積
層チップパッケージの多機能化を具現することができ
る。
【００４２】また、熱放出部が、上・下部半導体チップ
間の空間でなく、半導体チップの非活性面に形成される
ので、上・下部半導体チップ間の物理的及び電気的連結
を媒介するバンプの厚みを低減することができ、窮極的
に積層チップパッケージ全体の厚みを減少させることが
できる。
間の空間でなく、半導体チップの非活性面に形成される
ので、上・下部半導体チップ間の物理的及び電気的連結
を媒介するバンプの厚みを低減することができ、窮極的
に積層チップパッケージ全体の厚みを減少させることが
できる。
【図１】 従来技術による積層チップパッケージの断面
図。
図。
【図２】 本発明の一実施例による半導体チップの斜視
図。
図。
【図３】 図２のＩＩＢ−ＩＩＢ線に沿う断面図。
【図４】 本発明の別の実施例による半導体チップの断
面図。
面図。
【図５】 本発明のさらに別の実施例による半導体チッ
プの断面図。
プの断面図。
【図６】 本発明の一実施例による積層チップパッケー
ジの断面図。
ジの断面図。
【図７】 本発明の他の実施例による積層チップパッケ
ージの断面図。
ージの断面図。
【図８】 本発明の積層チップパッケージに用いられる
接続手段の例を示す斜視図。
接続手段の例を示す斜視図。
【図９】 本発明の積層チップパッケージに用いられる
接続手段の他の例を示す斜視図。
接続手段の他の例を示す斜視図。
【図１０】 本発明の実施例による半導体チップの製造
工程を示す図。
工程を示す図。
【図１１】 本発明の実施例による半導体チップの製造
工程を示す図。
工程を示す図。
【図１２】 本発明の実施例による半導体チップの製造
工程を示す図。
工程を示す図。
【図１３】 本発明の実施例による半導体チップの製造
工程を示す図。
工程を示す図。
２００…ウェーハ、
２１０、２１０ａ、２１０ｂ、３０１〜３０８…半導体
チップ、 ２１１…ボンディングパッド、 ２１２…活性面、 ２１３…非活性面、 ２１０…側面、 ２０１ａ、２０１ｂ…絶縁層、 ２１６…バンプパッド、 ２１７…接続配線、 ２１８…溝、 ２１９…熱放出部、 ３００ａ、３００ｂ…積層チップパッケージ、 ３２０ａ、３２０ｂ…回路基板、 ３２１…上部面、 ３２２…下部面、 ３２３、３３４…接続パッド、 ３３０、３３０ａ、３３０ｂ…接続手段、 ３４０ａ、３４０ｂ…外部接続端子、 ３５０…ボンディングワイヤー、 ３６０…バンプ、 ３７０…保護部。
チップ、 ２１１…ボンディングパッド、 ２１２…活性面、 ２１３…非活性面、 ２１０…側面、 ２０１ａ、２０１ｂ…絶縁層、 ２１６…バンプパッド、 ２１７…接続配線、 ２１８…溝、 ２１９…熱放出部、 ３００ａ、３００ｂ…積層チップパッケージ、 ３２０ａ、３２０ｂ…回路基板、 ３２１…上部面、 ３２２…下部面、 ３２３、３３４…接続パッド、 ３３０、３３０ａ、３３０ｂ…接続手段、 ３４０ａ、３４０ｂ…外部接続端子、 ３５０…ボンディングワイヤー、 ３６０…バンプ、 ３７０…保護部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 孫 敏 榮
大韓民国京畿道水原市八達区靈通洞970−
３番地 住公アパート908棟1302号
Claims (27)
- 【請求項１】 活性面と、前記活性面の裏面である非活
性面と、前記活性面と前記非活性面との間の側面とを備
える半導体チップにおいて、 前記活性面に設けられた複数のボンディングパッドと、
前記ボンディングパッドに対応して前記非活性面に設け
られた複数のバンプパッドと、前記非活性面に設けら
れ、前記バンプパッドから延設し前記側面に露出した複
数の接続配線とを含むことを特徴とする半導体チップ。 - 【請求項２】 前記非活性面に形成された少なくとも１
つ以上の熱放出部をさらに含むことを特徴とする請求項
１に記載の半導体チップ。 - 【請求項３】 前記非活性面には、複数の溝が設けら
れ、前記バンプパッド及び前記接続配線が前記溝内に形
成されることを特徴とする請求項１に記載の半導体チッ
プ。 - 【請求項４】 前記非活性面には、少なくとも１つ以上
の溝が設けられ、前記熱放出部が前記溝内に形成される
ことを特徴とする請求項２に記載の半導体チップ。 - 【請求項５】 前記非活性面全面に形成された絶縁層を
さらに含むことを特徴とする請求項１乃至４のいずれか
に記載の半導体チップ。 - 【請求項６】 前記溝の表面に形成された絶縁層をさら
に含むことを特徴とする請求項３又は４に記載の半導体
チップ。 - 【請求項７】 前記ボンディングパッドは、前記活性面
の長手方向に沿って配設されることを特徴とする請求項
１に記載の半導体チップ。 - 【請求項８】 第１接続パッド及び第２接続パッドを含
む回路基板と；活性面と、前記活性面の裏面である非活
性面と、前記活性面と前記非活性面との間の側面と、前
記活性面に設けられたボンディングパッドと、前記ボン
ディングパッドに対応して前記非活性面に設けられたバ
ンプパッドと、前記非活性面に設けられ、前記バンプパ
ッドから延設し前記側面に露出した接続配線とを含み、
前記活性面を前記回路基板に向けるように前記回路基板
上に接合される下位半導体チップと；活性面と、前記活
性面の裏面である非活性面と、前記活性面と前記非活性
面との間の側面と、前記活性面に設けられた複数のボン
ディングパッドと、前記ボンディングパッドに対応して
前記非活性面に設けられた複数のバンプパッドと、前記
非活性面に設けられ、前記バンプパッドから延設し前記
側面に露出した複数の接続配線とを含み、前記活性面を
前記回路基板に向けるように、前記下位半導体チップの
上部に積層される少なくとも１つ以上の上位半導体チッ
プと；前記上位半導体チップのボンディングパッドと前
記下位半導体チップのバンプパッドとを接合させ、且
つ、前記下位半導体チップのボンディングパッドと前記
回路基板の第２接続パッドとを接合させるバンプと；前
記上位半導体チップ及び前記下位半導体チップの側面に
提供され、前記接続配線に電気的に連結されると共に、
前記回路基板の第１接続パッドに電気的に連結される接
続手段と；前記回路基板に電気的に連結される外部接続
端子とを含むことを特徴とする積層チップパッケージ。 - 【請求項９】 前記上位半導体チップ及び前記下位半導
体チップは、各々前記非活性面に形成された熱放出部を
さらに含むことを特徴とする請求項８に記載の積層チッ
プパッケージ。 - 【請求項１０】 前記上位半導体チップ及び前記下位半
導体チップの非活性面には、各々溝が設けられ、前記バ
ンプパッド及び前記接続配線が前記溝内に形成されるこ
とを特徴とする請求項８に記載の積層チップパッケー
ジ。 - 【請求項１１】 前記上位半導体チップ及び前記下位半
導体チップの非活性面には、溝が設けられ、前記熱放出
部が前記溝内に形成されることを特徴とする請求項９に
記載の積層チップパッケージ。 - 【請求項１２】 前記上位半導体チップ及び前記下位半
導体チップは、各々前記非活性面全面に形成された絶縁
層をさらに含むことを特徴とする請求項８乃至１１のい
ずれかに記載の積層チップパッケージ。 - 【請求項１３】 前記上位半導体チップ及び前記下位半
導体チップは、各々前記溝の表面に形成された絶縁層を
さらに含むことを特徴とする請求項１０又は１１に記載
の積層チップパッケージ。 - 【請求項１４】 前記上位半導体チップ及び前記下位半
導体チップのボンディングパッドは、各々前記活性面の
長手方向に沿って配設されることを特徴とする請求項８
に記載の積層チップパッケージ。 - 【請求項１５】 前記接続手段は、導電性接着剤である
ことを特徴とする請求項８に記載の積層チップパッケー
ジ。 - 【請求項１６】 前記接続手段は、絶縁基板に導電性配
線が形成された配線基板であることを特徴とする請求項
８に記載の積層チップパッケージ。 - 【請求項１７】 前記外部接続端子は、前記回路基板の
下部面に形成されるソルダボールであることを特徴とす
る請求項８に記載の積層チップパッケージ。 - 【請求項１８】 前記外部接続端子は、ボンディングワ
イヤーにより前記回路基板と電気的に連結されるリード
フレームであることを特徴とする請求項８に記載の積層
チップパッケージ。 - 【請求項１９】 （ａ）活性面にボンディングパッドが
設けられた複数の半導体チップと、前記それぞれの半導
体チップ間に形成されたスクライブラインとを含む半導
体ウェーハを用意する段階と；（ｂ）前記活性面の裏面
である非活性面に溝を設ける段階と；（ｃ）前記溝に導
電性物質を満たして、前記ボンディングパッドに対応す
るバンプパッドと、前記バンプパッドから延設し前記ス
クライブライン側に露出する接続配線とを形成する段階
と；（ｄ）前記スクライブラインに沿って前記ウェーハ
を切断して、前記それぞれの半導体チップに分離する段
階とを含むことを特徴とする半導体チップの製造方法。 - 【請求項２０】 前記（ｃ）段階は、熱放出部を形成す
る段階を含むことを特徴とする請求項１９に記載の半導
体チップの製造方法。 - 【請求項２１】 前記（ｂ）段階後、前記非活性面全面
に絶縁層を形成する段階をさらに含むことを特徴とする
請求項１９に記載の半導体チップの製造方法。 - 【請求項２２】 前記（ｂ）段階後、前記溝に絶縁層を
形成する段階をさらに含むことを特徴とする請求項１９
に記載の半導体チップの製造方法。 - 【請求項２３】 （ａ）活性面に設けられたボンディン
グパッドと、前記ボンディングパッドに対応して非活性
面に設けられたバンプパッドと、前記非活性面に設けら
れ、前記バンプパッドから延設し側面に露出する接続配
線とを各々含む下位半導体チップ及び少なくとも１つ以
上の上位半導体チップを用意する段階と；（ｂ）第１接
続パッド及び第２接続パッドを含む回路基板を用意する
段階と；（ｃ）バンプを用いて前記上位半導体チップの
ボンディングパッドと前記下位半導体チップのバンプパ
ッドとを接合する段階と；（ｄ）前記バンプを用いて前
記下位半導体チップのボンディングパッドと前記回路基
板の第２接続パッドとを接合する段階と；（ｅ）前記上
位半導体チップ及び前記下位半導体チップの側面に接続
手段を提供して、前記接続配線に電気的に連結すると同
時に、前記回路基板の第１接続パッドに電気的に連結す
る段階と；（ｆ）前記回路基板に外部接続端子を電気的
に連結する段階とを含むことを特徴とする積層チップパ
ッケージの製造方法。 - 【請求項２４】 前記（ｅ）段階は、前記上位半導体チ
ップ及び前記下位半導体チップの側面に露出した前記接
続配線に沿って導電性接着剤を塗布することにより行わ
れることを特徴とする請求項２３に記載の積層チップパ
ッケージの製造方法。 - 【請求項２５】 前記（ｅ）段階は、前記上位半導体チ
ップ及び前記下位半導体チップの側面に配線基板を接合
して、前記側面に露出した前記接続配線と前記配線基板
の導電性配線とを電気的に連結することにより行われる
ことを特徴とする請求項２３に記載の積層チップパッケ
ージの製造方法。 - 【請求項２６】 前記（ｆ）段階は、リフロー工程によ
り前記回路基板にソルダボールを形成することにより行
われることを特徴とする請求項２３に記載の積層チップ
パッケージの製造方法。 - 【請求項２７】 前記（ｆ）段階は、ボンディングワイ
ヤーを用いて前記回路基板とリードフレームとを連結す
ることにより行われることを特徴とする請求項２３に記
載の積層チップパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2002-006765 | 2002-02-06 | ||
| KR20020006765 | 2002-02-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243606A true JP2003243606A (ja) | 2003-08-29 |
Family
ID=27656395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028447A Pending JP2003243606A (ja) | 2002-02-06 | 2003-02-05 | 半導体チップと積層チップパッケージ及びそれらの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6849802B2 (ja) |
| JP (1) | JP2003243606A (ja) |
| KR (1) | KR100486832B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188234A (ja) * | 2008-02-07 | 2009-08-20 | Minami Kk | 半導体のスタック方法及びその方法によりスタックした半導体を用いる半導体パッケージ |
| US8883562B2 (en) | 2007-07-27 | 2014-11-11 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| US8999810B2 (en) | 2006-10-10 | 2015-04-07 | Tessera, Inc. | Method of making a stacked microelectronic package |
| US9048234B2 (en) | 2006-10-10 | 2015-06-02 | Tessera, Inc. | Off-chip vias in stacked chips |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG111069A1 (en) * | 2002-06-18 | 2005-05-30 | Micron Technology Inc | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
| SG107595A1 (en) * | 2002-06-18 | 2004-12-29 | Micron Technology Inc | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods |
| SG120123A1 (en) | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
| US7602618B2 (en) * | 2004-08-25 | 2009-10-13 | Micron Technology, Inc. | Methods and apparatuses for transferring heat from stacked microfeature devices |
| TWI287805B (en) * | 2005-11-11 | 2007-10-01 | Ind Tech Res Inst | Composite conductive film and semiconductor package using such film |
| US20060175688A1 (en) * | 2005-02-04 | 2006-08-10 | Stats Chippac Ltd. | Stacked integrated circuit package system |
| US7196427B2 (en) * | 2005-04-18 | 2007-03-27 | Freescale Semiconductor, Inc. | Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element |
| US7098073B1 (en) | 2005-04-18 | 2006-08-29 | Freescale Semiconductor, Inc. | Method for stacking an integrated circuit on another integrated circuit |
| US7309911B2 (en) * | 2005-05-26 | 2007-12-18 | International Business Machines Corporation | Method and stacked memory structure for implementing enhanced cooling of memory devices |
| KR100652440B1 (ko) * | 2005-10-27 | 2006-12-01 | 삼성전자주식회사 | 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법 |
| JP4934053B2 (ja) * | 2005-12-09 | 2012-05-16 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| US7701045B2 (en) * | 2006-04-11 | 2010-04-20 | Rambus Inc. | Point-to-point connection topology for stacked devices |
| KR100800473B1 (ko) * | 2006-06-30 | 2008-02-04 | 삼성전자주식회사 | 재배선 칩 패드를 갖는 적층 칩 및 이를 이용한 적층 칩패키지 |
| SG139573A1 (en) | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
| KR100777926B1 (ko) * | 2006-08-29 | 2007-11-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
| US20080157324A1 (en) * | 2006-12-28 | 2008-07-03 | Jia Miao Tang | Stacked die package with die interconnects |
| US8723332B2 (en) | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
| SG149726A1 (en) | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods |
| US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
| US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
| SG150396A1 (en) | 2007-08-16 | 2009-03-30 | Micron Technology Inc | Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods |
| KR100881399B1 (ko) * | 2007-08-31 | 2009-02-02 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 |
| KR101361828B1 (ko) | 2007-09-03 | 2014-02-12 | 삼성전자주식회사 | 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법 |
| US7676912B2 (en) * | 2007-09-05 | 2010-03-16 | Headway Technologies, Inc. | Method of manufacturing electronic component package |
| WO2009035849A2 (en) | 2007-09-10 | 2009-03-19 | Vertical Circuits, Inc. | Semiconductor die mount by conformal die coating |
| TW200924148A (en) * | 2007-11-26 | 2009-06-01 | Ind Tech Res Inst | Structure of three-dimensional stacked dies with vertical electrical self-interconnections and method for manufacturing the same |
| US7791175B2 (en) * | 2007-12-20 | 2010-09-07 | Mosaid Technologies Incorporated | Method for stacking serially-connected integrated circuits and multi-chip device made from same |
| US8399973B2 (en) | 2007-12-20 | 2013-03-19 | Mosaid Technologies Incorporated | Data storage and stackable configurations |
| KR101554761B1 (ko) | 2008-03-12 | 2015-09-21 | 인벤사스 코포레이션 | 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체 |
| US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| US7863159B2 (en) | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
| KR20090129791A (ko) * | 2008-06-13 | 2009-12-17 | 가부시키가이샤 교토 소프트웨어 리서치 | 다치 플래시 메모리 |
| EP2308087B1 (en) | 2008-06-16 | 2020-08-12 | Tessera, Inc. | Stacking of wafer-level chip scale packages having edge contacts |
| US7846772B2 (en) * | 2008-06-23 | 2010-12-07 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
| US7868442B2 (en) * | 2008-06-30 | 2011-01-11 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
| US20100055840A1 (en) * | 2008-08-29 | 2010-03-04 | Huang Chung-Er | Electronic packaging structure and a manufacturing method thereof |
| US20100140750A1 (en) * | 2008-12-10 | 2010-06-10 | Qualcomm Incorporated | Parallel Plane Memory and Processor Coupling in a 3-D Micro-Architectural System |
| WO2010104610A2 (en) | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
| KR101715426B1 (ko) | 2009-06-26 | 2017-03-10 | 인벤사스 코포레이션 | 지그재그 구조로 적층된 다이용 전기 인터커넥트 |
| US8328218B2 (en) * | 2009-07-13 | 2012-12-11 | Columbia Cycle Works, LLC | Commuter vehicle |
| US8183678B2 (en) * | 2009-08-04 | 2012-05-22 | Amkor Technology Korea, Inc. | Semiconductor device having an interposer |
| US8664748B2 (en) * | 2009-08-17 | 2014-03-04 | Mosaid Technologies Incorporated | Package-level integrated circuit connection without top metal pads or bonding wire |
| CN102598255A (zh) | 2009-10-23 | 2012-07-18 | 拉姆伯斯公司 | 层叠的半导体器件 |
| WO2011056668A2 (en) | 2009-10-27 | 2011-05-12 | Vertical Circuits, Inc. | Selective die electrical insulation additive process |
| TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
| US8847376B2 (en) | 2010-07-23 | 2014-09-30 | Tessera, Inc. | Microelectronic elements with post-assembly planarization |
| US8541887B2 (en) | 2010-09-03 | 2013-09-24 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
| US8441112B2 (en) * | 2010-10-01 | 2013-05-14 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
| US8618646B2 (en) | 2010-10-12 | 2013-12-31 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
| US8653639B2 (en) * | 2011-06-09 | 2014-02-18 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
| US20130154106A1 (en) * | 2011-12-14 | 2013-06-20 | Broadcom Corporation | Stacked Packaging Using Reconstituted Wafers |
| US9768137B2 (en) | 2012-04-30 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stud bump structure for semiconductor package assemblies |
| KR101959395B1 (ko) | 2012-07-06 | 2019-03-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9721920B2 (en) * | 2012-10-19 | 2017-08-01 | Infineon Technologies Ag | Embedded chip packages and methods for manufacturing an embedded chip package |
| CN103855040B (zh) * | 2012-12-04 | 2016-12-21 | 讯忆科技股份有限公司 | 半导体芯片封装的导接线路的形成方法 |
| CN103887262A (zh) * | 2012-12-19 | 2014-06-25 | 日月光半导体制造股份有限公司 | 堆叠式封装件与其制造方法 |
| AT515101B1 (de) * | 2013-12-12 | 2015-06-15 | Austria Tech & System Tech | Verfahren zum Einbetten einer Komponente in eine Leiterplatte |
| TWI550823B (zh) * | 2014-04-10 | 2016-09-21 | 南茂科技股份有限公司 | 晶片封裝結構 |
| KR102237978B1 (ko) * | 2014-09-11 | 2021-04-09 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
| CN109755215B (zh) * | 2017-11-02 | 2021-07-27 | 长鑫存储技术有限公司 | 半导体封装件及其制造方法 |
| KR102653893B1 (ko) * | 2018-03-22 | 2024-04-02 | 삼성전자주식회사 | 반도체 패키지 |
| JP7202785B2 (ja) * | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| GB2575038B (en) * | 2018-06-25 | 2023-04-19 | Lumentum Tech Uk Limited | A Semiconductor Separation Device |
| CN113113367A (zh) * | 2020-01-13 | 2021-07-13 | 华为技术有限公司 | 芯片、芯片的制造方法和电子设备 |
| CN113097245A (zh) * | 2021-03-11 | 2021-07-09 | 长江先进存储产业创新中心有限责任公司 | 一种半导体芯片的形成方法及半导体芯片 |
| CN117690898A (zh) * | 2022-09-02 | 2024-03-12 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制造方法 |
| CN116093044B (zh) * | 2023-04-10 | 2023-09-01 | 北京华封集芯电子有限公司 | 多芯片集成方法及结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3105089B2 (ja) * | 1992-09-11 | 2000-10-30 | 株式会社東芝 | 半導体装置 |
| JP2944449B2 (ja) * | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
| US6322903B1 (en) * | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| US6531784B1 (en) * | 2000-06-02 | 2003-03-11 | Amkor Technology, Inc. | Semiconductor package with spacer strips |
| US6910268B2 (en) * | 2001-03-27 | 2005-06-28 | Formfactor, Inc. | Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via |
| US7115986B2 (en) * | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
-
2003
- 2003-01-29 KR KR10-2003-0005866A patent/KR100486832B1/ko not_active IP Right Cessation
- 2003-02-04 US US10/357,376 patent/US6849802B2/en not_active Expired - Lifetime
- 2003-02-05 JP JP2003028447A patent/JP2003243606A/ja active Pending
-
2004
- 2004-12-22 US US11/017,805 patent/US7208343B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8999810B2 (en) | 2006-10-10 | 2015-04-07 | Tessera, Inc. | Method of making a stacked microelectronic package |
| US9048234B2 (en) | 2006-10-10 | 2015-06-02 | Tessera, Inc. | Off-chip vias in stacked chips |
| US9378967B2 (en) | 2006-10-10 | 2016-06-28 | Tessera, Inc. | Method of making a stacked microelectronic package |
| US8883562B2 (en) | 2007-07-27 | 2014-11-11 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| JP2009188234A (ja) * | 2008-02-07 | 2009-08-20 | Minami Kk | 半導体のスタック方法及びその方法によりスタックした半導体を用いる半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030067501A (ko) | 2003-08-14 |
| KR100486832B1 (ko) | 2005-05-03 |
| US20050101056A1 (en) | 2005-05-12 |
| US20030146012A1 (en) | 2003-08-07 |
| US7208343B2 (en) | 2007-04-24 |
| US6849802B2 (en) | 2005-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100486832B1 (ko) | 반도체 칩과 적층 칩 패키지 및 그 제조 방법 | |
| US20240071884A1 (en) | Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages | |
| JP4934053B2 (ja) | 半導体装置およびその製造方法 | |
| US8786070B2 (en) | Microelectronic package with stacked microelectronic elements and method for manufacture thereof | |
| US8119446B2 (en) | Integrated chip package structure using metal substrate and method of manufacturing the same | |
| US7282431B2 (en) | Single chip and stack-type chip semiconductor package and method of manufacturing the same | |
| KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| US7948089B2 (en) | Chip stack package and method of fabricating the same | |
| KR20010094894A (ko) | 반도체패키지 및 그 제조방법 | |
| JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
| KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JPH11177020A (ja) | 半導体実装構造およびその実装方法 | |
| US8470640B2 (en) | Method of fabricating stacked semiconductor package with localized cavities for wire bonding | |
| US20100136747A1 (en) | Method for manufacturing semiconductor package | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| KR20210072181A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| KR20200022214A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| TWI274373B (en) | Stacked wafer structure and forming method thereof | |
| JP2004031649A (ja) | 半導体装置およびその製造方法 | |
| JP2004207757A (ja) | 半導体装置及びその製造方法 | |
| KR20210069166A (ko) | 반도체 패키지 | |
| KR20240076355A (ko) | 반도체 패키지 제조 방법 및 반도체 패키지 | |
| KR100633884B1 (ko) | 반도체패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080409 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080519 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080606 |