JP2003186758A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置

Info

Publication number
JP2003186758A
JP2003186758A JP2001388327A JP2001388327A JP2003186758A JP 2003186758 A JP2003186758 A JP 2003186758A JP 2001388327 A JP2001388327 A JP 2001388327A JP 2001388327 A JP2001388327 A JP 2001388327A JP 2003186758 A JP2003186758 A JP 2003186758A
Authority
JP
Japan
Prior art keywords
page
data
error
chip
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001388327A
Other languages
English (en)
Other versions
JP3802411B2 (ja
Inventor
Takehiro Hasegawa
武裕 長谷川
Hiroshi Sukegawa
博 助川
Tamio Nishiomote
民男 西面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2001388327A priority Critical patent/JP3802411B2/ja
Priority to US10/322,321 priority patent/US6868007B2/en
Priority to KR10-2002-0081351A priority patent/KR100521826B1/ko
Priority to TW091136838A priority patent/TW583674B/zh
Publication of JP2003186758A publication Critical patent/JP2003186758A/ja
Priority to US11/047,863 priority patent/US20050132130A1/en
Application granted granted Critical
Publication of JP3802411B2 publication Critical patent/JP3802411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】エラーを低減するとともに、コピー時間を短縮
できる不揮発性半導体記憶装置を提供することを目的と
している。 【解決手段】チップ内でページデータのコピーを行う時
に、コピーデータの中のビットがエラーを検出すること
を特徴としている。コピー時のプログラム動作期間中
に、コピーデータを読み出して、誤りデータの検出を行
う。あるいはコピー時のプログラム動作前にページデー
タを読み出し、データの誤り検出を行う。プログラム期
間中にページデータを読み出すことが出来るので、読み
出し時間を削減できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、チップ内にデー
タコピー機能を有する不揮発性半導体記憶装置に関す
る。
【０００２】
【従来の技術】不揮発性半導体記憶装置の一種として、
ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ
型フラッシュメモリでは、メモリセルを縦続接続し、選
択ゲートやビット線のコンタクトの数を削減することに
より、ＮＯＲ型に比べてチップサイズを小さくできる。
しかしながら、ページ単位でのデータ消去が出来なくな
り、ブロック単位（選択ゲートで挟まれたページ分の単
位）のデータ消去を行わなければならない。このため、
チップサイズが小さく出来る反面、使用者に複雑さを与
えている。
【０００３】ページ単位で消去が出来る場合は、ページ
データを書き換える時、元のページを消去し、そこに書
き換えたページデータをプログラムすることが出来る。
これに対し、消去をブロック単位で行わなければならな
い場合には、同一ブロック内の他のページデータ領域を
消去する必要があるため、最初に書き込まれていた物理
的なページ領域に書き込むためには、同一ブロック内の
他のデータを読み出して退避し、そのブロックを消去し
た後、退避したデータを再度プログラムする必要があ
る。このような書き換え動作は、非常に複雑になり時間
を要する。このため、ページデータの書き換えを行う場
合、物理的に他の消去された空ブロックに書き換えたペ
ージデータをプログラムする方法がとられている。この
場合、物理的に変わってしまったデータのアドレスは、
外部から見たアドレスと対応させる処理が必要になり、
通常、この処理はコントローラで行っている。
【０００４】このような、外部から見たアドレスと内部
の物理的アドレスの対応は、１ページ毎に変換表をつく
ると変換表のデータサイズが大きくなるため、複数ペー
ジを一つの単位として対応付けを行っている。上記のよ
うな制御構成の装置で、ページ単位のデータの書き換え
を行おうとした場合、同じ変換単位の中にある他のペー
ジは、その移動先のブロックへコピーを行う必要があ
る。
【０００５】次に、ページデータを他のページへコピー
する従来の方法を図１０及び図１１のフローチャートに
より説明する。まず、図１０に示すように、ページデー
タを一旦チップ内のバッファへ読み出し（ＳＴＥＰ
１）、次にコピー先のページのアドレスを入力し（ＳＴ
ＥＰ２）、プログラムコマンドを入力して（ＳＴＥＰ
３）ステータスの読み出し（ＳＴＥＰ４）を行う方法が
ある。この場合、ページバッファへの読み出し時に、デ
ータの一部にエラーが起こっていた場合、エラーのデー
タがそのまま別のページにプログラムされてしまう。も
し、次にそのページに対して同様のページコピーを行い
新たなエラーが発生すると、以前のエラーと新しく発生
したエラーをプログラムする事になる。このように、従
来のページコピー操作では、読み出し時にエラーが起こ
っても、それを検知できず、コピーを何回も続けた場
合、エラーが蓄積されて行く可能性があった。
【０００６】また、ページデータを別のページにコピー
する他の方法としては、図１１に示すように、通常の読
み出し、書き込み動作を行う方法がある。この方法は、
ページデータをチップの外部に読み出し（ＳＴＥＰ１，
２）、次にコピー先のアドレスを入力（ＳＴＥＰ３）し
て読み出したデータを入力し（ＳＴＥＰ４）、プログラ
ムコマンドを入力して（ＳＴＥＰ５）ステータスの読み
出し（ＳＴＥＰ６）を行う方法である。この場合、ペー
ジデータを一旦チップの外に読み出すため、ページデー
タの一部にエラーがあった場合コントローラで検知、修
正を行う事が可能になる。しかしながら、コピー毎にペ
ージデータをチップ外部へ読み出し、且つそのデータを
再度コピー先アドレスへ入力するため、コピー操作に時
間がかかるという問題がある。
【０００７】
【発明が解決しようとする課題】上記のように従来の不
揮発性半導体記憶装置は、コピーを続けた場合にエラー
が蓄積されて行ったり、コピー操作に時間がかかるとい
う問題があった。
【０００８】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、エラーを低減す
るとともに、コピー時間を短縮できる不揮発性半導体記
憶装置を提供することにある。
【０００９】
【課題を解決するための手段】この発明の不揮発性半導
体記憶装置は、データのプログラムを行っている期間中
にページデータの出力を行う手段を有することを特徴と
している。
【００１０】また、この発明の不揮発性半導体記憶装置
は、不揮発性のメモリと前記不揮発性のメモリを制御す
るコントローラとを備え、チップ内のページデータを他
のページに移動させる時に、前記他のページでのプログ
ラム期間中に、前記ページデータのエラーを確認するた
めに、前記コントローラにより、前記ページデータの読
み出しの制御を行うことを特徴としている。
【００１１】上記構成において、前記プログラム実行よ
り前に、前記ページデータの管理データの入力を行うこ
とを特徴とする。
【００１２】更に、この発明の不揮発性半導体記憶装置
は、不揮発性のメモリと前記不揮発性のメモリを制御す
るコントローラとを備え、チップ内のページデータを他
のページに移動させる時に、前記他のページへのプログ
ラム開始前に、前記コントローラにより、前記ページデ
ータをチップ内のバッファに読み出し、前記ページデー
タをチップ外部に読み出してエラーの確認を行い、且つ
前記ページバッファにあるデータを前記他のページへプ
ログラムする制御を行うことを特徴としている。
【００１３】上記構成において、前記プログラム実行よ
り前に、前記ページデータの管理データの入力を行うこ
とを特徴とする。
【００１４】この発明の不揮発性半導体記憶装置は、不
揮発性のメモリと前記不揮発性のメモリを制御するコン
トローラとを備え、チップ内のページデータを他のペー
ジに移動させる時に、前記コントローラにより、前記他
のページへのプログラム開始前に前記ページデータをチ
ップ内のバッファに読み出し、前記ページデータをチッ
プ外部に読み出してエラーの確認を行い、エラーが確認
された場合、前記ページバッファにあるデータのうち、
エラーである部分を修正する書き込み、あるいはページ
全体の書き込みを行い、且つ前記他のページへプログラ
ムする制御を行うことを特徴としている。
【００１５】上記のような構成によれば、プログラム期
間中にページデータを読み出すことが出来るので、読み
出し時間を削減できる。
【００１６】また、ページデータのチップ内の移動を行
う時に、エラー確認のための余分な時間を見かけ上なく
す事ができる。
【００１７】更に、ページデータのチップ内の移動を行
う時に、管理データを追加して入力することができる。
【００１８】ページデータのチップ内の移動を行う時
に、少ない時間で確実にページデータのエラー確認を行
える。
【００１９】また、ページデータのチップ内の移動を行
う時に、管理データを追加して入力することができる。
【００２０】更に、ページデータのチップ内の移動を行
う時に、少ない時間で確実にページデータのエラー確認
を行え、且つエラーが検出され修正が可能となったとき
に、エラー部分のデータを書き込み、移動先にプログラ
ムを行う事ができる。よって、エラー修正による時間の
ロスを少なく出来る。
【００２１】従って、エラーを低減するとともに、コピ
ー時間を短縮できる不揮発性半導体記憶装置を提供でき
る。
【００２２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 ［第１の実施の形態］図１は、この発明の第１の実施の
形態に係る不揮発性半導体記憶装置について説明するた
めのもので、コントローラのメモリに対する動作順序を
示すフローチャートである。まず、チップ内でページデ
ータをチップ内のページバッファに読み出し（ＳＴＥＰ
１）、コピー先のアドレスを入力した後（ＳＴＥＰ
２）、プログラムコマンドを入力して（ＳＴＥＰ３）ペ
ージデータのコピー先のセルへのプログラムを開始す
る。プログラムを開始した後、プログラムしているペー
ジデータとステータスの外部への読み出し動作を行う
（ＳＴＥＰ４，５）。プログラムするページデータを外
部に読み出すことで、プログラムを行っているデータに
エラーが存在するか否かを外部のコントローラで確認す
ることができる。
【００２３】当該不揮発性半導体記憶装置のチップに
は、従来から存在するコピーシーケンスに対し、プログ
ラム期間中に外部にページデータを読み出す機能を備え
ている。この例の場合、プログラム期間中にページデー
タをチップの外部に読み出す事ができる機能があるた
め、プログラム期間中にエラー確認が出来る。このため
エラーの確認のための時間を見かけ上隠してエラー確認
が出来る。このような制御を行うには、メモリにプログ
ラム期間中にデータを外部に読み出すコマンドが備えら
れていること、並びにこれを制御するコントローラが必
要である。
【００２４】図２は、上記図１に示した動作を実現する
不揮発性半導体記憶装置の概略構成を示すブロック図で
ある。メモリ部１１には、メモリセルアレイ１２、セン
スアンプ１３及びページバッファ１４が含まれている。
このメモリ部１１は、コントローラ１５で制御される。
メモリセルアレイ１２から読み出したページデータは、
センスアンプ１３でラッチされ、ページバッファ１４に
転送される。センスアンプ１３のデータをコピー先のペ
ージにプログラムを行っている間に、センスアンプ１３
とページバッファ１４の間の接続を切り離し、ページバ
ッファ１４のデータを外部に読み出す。これにより、プ
ログラム動作に影響を与えずにページデータを読み出す
事は可能となる。ここで、ページデータをチップの外部
に読み出す時に発生する出力バッファのノイズがプログ
ラム動作に影響を与えない様にするために、出力バッフ
ァ用の接地電位とチップ内部の接地電位を分ける事が望
ましい。
【００２５】図３は、上述した第１の実施の形態に係る
不揮発性半導体記憶装置の変形例について説明するため
のもので、コントローラのメモリに対する動作順序を示
すフローチャートである。基本的な動作は第１の実施の
形態と同じであるが、データをベーバッファに読み出し
（ＳＴＥＰ１）、コピー先アドレスを入力した後（ＳＴ
ＥＰ２）、プログラム実行前に、そのページの冗長領域
にデータの管理データ（フラグデータ）を書き込む（Ｓ
ＴＥＰ３）例である。例えば、そのページがコピー動作
を受けたことを記すためのデータを記憶させたりでき
る。この例では、フラグデータであるが、例えば前もっ
て読み出したデータに誤りがあることがわかっていて、
訂正の必要がある場合に限り、このフラグデータを書き
込む時にページデータのエラーした部分の修正の書き込
みを行ってプログラムを実行することも可能である。コ
ピー全体の時間は、プログラム実行前にフラグデータを
書き込むことで長くなるが、書き込む管理データは通常
数ビットなので、全体としての時間の増大は大きくな
い。また、このフラグデータを書き込む時に、一部のペ
ージデータを書き込む事も可能である。なお、これらの
データの書き込みは必ずしも必要ではなく、コントロー
ラの制御方法に依存する。しかしながら、チップの動作
としては、このような機能を準備しておくことは有効で
ある。
【００２６】なお、本第２の実施の形態を用いた場合
は、コピーするデータの中にエラーが存在していて、修
正が可能な場合は、これまで続けてきた一連のコピー動
作を中止し、再度別の消去済みブロックにデータを書き
直す必要がある。
【００２７】図４に８ページ単位でアドレス変換表を用
いて管理し、アドレスＡのページ４のデータを書き換え
る時にページ７のデータにエラーが検出された場合の制
御方法の例を示す。ページ０からページ３までは第１の
実施の形態の図１に示したような方法でアドレスＡのペ
ージ０から３のそれぞれのページデータが消去済みのア
ドレスＢにコピーされる。ページ４は、書き換えのデー
タなので、外部から入力されたページデータがアドレス
Ｂに書き込まれる。アドレスＡのページ５から７はアド
レスＢのページ５から７に図１に示したような方法でそ
れぞれコピーされる。ページ７のコピーのプログラム期
間中にデータのエラーが検出された。このとき、コント
ローラはページ７のプログラムの終了後に、再度消去済
みの別の場所に（アドレスＣ）に同じような動作を行
う。ページ０からページ３までは図１に示したような方
法でアドレスＡのページ０から３のそれぞれのページデ
ータが消去済みのアドレスＣにコピーされる。ページ４
は、書き換えのデータなので、外部から入力されたペー
ジデータがアドレスＣに書き込まれる。アドレスＡのペ
ージ５と６はアドレスＣのページ５と６に図１に示した
ような方法でそれぞれコピーされる。ページ７は、既に
エラーが存在することがわかっているので、通常のペー
ジ読み出しを行い、コントローラ内部に読み出し、デー
タの修正をかける。その後、修正したページデータをチ
ップに書き込み、アドレスＣのページ７にプログラムを
行う。このようにすることによって、エラーが検出され
た場合の処理が可能になる。
【００２８】上記図４に示した例は、最初のエラー発見
時にコントローラの内部で修正したデータを保持できな
い場合の例である。コントローラ内部でエラーを検出す
ると同時に修正し、エラーの起こったアドレスとビット
と修復データを保持できるようなメモリを持っている場
合の制御の例を図５に示す。
【００２９】まず、ページ０からページ３までは第１の
実施の形態の図１に示したような方法でアドレスＡのペ
ージ０から３のそれぞれのページデータが消去済みのア
ドレスＢにコピーされる。ページ４は、書き換えのデー
タなので、外部から入力されたページデータがアドレス
Ｂに書き込まれる。アドレスＡのページ５から７はアド
レスＢのページ５から７に図１に示したような方法でそ
れぞれコピーされる。ページ７のコピーのプログラム期
間中にデータのエラーが検出された。このとき、コント
ローラはこのエラーの修正作業を行い、エラーの出たア
ドレスとビットと修正データを記憶しておく。また、コ
ントローラはページ７のプログラムの終了後に、再度消
去済みの別の場所に（アドレスＣ）に同じような動作を
行う。ページ０からページ３までは図１に示したような
方法でアドレスＡのページ０から３のそれぞれのページ
データが消去済みのアドレスＣにコピーされる。ページ
４は、書き換えのデータなので、外部から入力されたペ
ージデータがアドレスＣに書き込まれる。アドレスＡの
ページ５と６はアドレスＣのページ５と６に図１に示し
たような方法でそれぞれコピーされる。ページ７は、既
にエラーが存在することがわかっている。図３に示した
ようなコピー動作を行う。既にエラーの起こしているビ
ットが記憶されているので、プログラム動作の前に、エ
ラーの起こしているビットに対して修正の書き込みを行
う。その後、アドレスＣのページ７にプログラムを行
う。このようにすることによって、エラーが検出された
場合の処理が可能になる。この場合は、ページデータの
すべてを書き込む必要が無いので、修正時間を短縮でき
る。本例の場合、エラーが検出されると、同じ管理アド
レスを持つページデータもすべて別の消去済みブロック
に書き直す必要がある（本例では、ページ０からページ
６のデータを意味する）。従って、エラーが検出された
場合の処理時間は大きい。しかしながら、エラーが起こ
る確率は、通常非常に少ないため、全体の性能の劣化に
はそれほど影響はしない。
【００３０】［第２の実施の形態］図６は、この発明の
第２の実施の形態に係る不揮発性半導体記憶装置の動作
順序を示すフローチャートである。まず、チップ内でペ
ージデータをチップ内のページバッファに読み出し（Ｓ
ＴＥＰ１）、外部に読み出す（ＳＴＥＰ２）。次にコピ
ー先ページアドレスを入力し（ＳＴＥＰ３）、プログラ
ムを実行する（プログラムコマンドを入力して（ＳＴＥ
Ｐ４）ステータスを読み出す（ＳＴＥＰ５））。このよ
うにすることにより、ページデータのコピー時に存在す
るかもしれないエラーを確認できる。従来のコピー動作
よりも、ページデータを外部へ読み出す時間が必要とな
るが、確実にエラーの存在有無の確認ができる。また、
従来ページデータをチップ外部に読み出し、再度コピー
先アドレスを入力して、ページデータの入力を行う方法
より、ページデータの入力する必要が無いので、時間が
短くなる。コントローラがこれを利用することにより、
ページデータをチップ内の別の位置へコピーすることが
可能となる。また、第１の実施の形態で述べた出力ノイ
ズの影響をプログラム動作に与えないため、安定したプ
ログラム動作が可能になる。図７は、本第２の実施の形
態に係る不揮発性半導体記憶装置の構成及びチップ内部
動作を示すブロック図である。メモリ部２１には、メモ
リセルアレイ２２、センスアンプ２３及びページバッフ
ァ２４が含まれている。このメモリ部２１は、コントロ
ーラ２５で制御される。メモリセルアレイ２２から読み
出したページデータは、センスアンプ２３でラッチさ
れ、ページバッファ２４に転送される。ページバッファ
２４より外部に読み出す。その後、プログラムを実行す
る。
【００３１】図８は、上記第２の実施の形態に係る不揮
発性半導体記憶装置の変形例である。基本的な動作は第
１の実施の形態と同じであるが、データをページバッフ
ァ２３から外部に読み出した後（ＳＴＥＰ１）、コピー
先アドレスを入力し、更にページデータの管理データ
（フラグデータ）の入力を行う場合である。この例で
は、フラグデータであるが、例えば読み出したデータに
誤りがあり、訂正の必要がある場合に限り、このフラグ
データを書き込む時にページデータのエラーした部分の
修正の書き込みを行ってプログラムを実行することも可
能である。
【００３２】図９は、８ページ単位でにアドレス変換表
を用いて管理し、アドレスＡのページ４のデータを書き
換える時にページ７のデータにエラーが検出された場合
の図８の手順を用いた制御方法の例を示す。ページ０か
らページ３までは第２の実施の形態の図８に示したよう
な方法でアドレスＡのページ０から３のそれぞれのペー
ジデータが消去済みのアドレスＢにコピーされる。ペー
ジ４は、書き換えのデータなので、外部から入力された
ページデータがアドレスＢに書き込まれる。アドレスＡ
のページ５から７はアドレスＢのページ５から７に図８
に示したような方法でそれぞれコピーされる。ページ７
の読み出し後にデータのエラーが検出された。このと
き、コントローラはこのエラーの修正作業をおこない、
エラーの出たビットに対し修正したデータを書き込む。
その後、アドレスＢのページ７にプログラムを行う。こ
のように制御を行った場合、エラーが検出された時に、
修正して書き込みプログラムを行う事で、すべての修正
作業が終わる。図４及び図５に示した例のように再度他
の消去済みブロックに書き直す必要がない。よって、エ
ラー後の処理の時間は少なくて済むというメリットがあ
る。
【００３３】なお、本第１，第２の実施の形態では、デ
ータと言っているが、これはエラー検出と修正のための
冗長データやその他データの管理等に必要なデータも含
んでいる。
【００３４】また、この発明においては、ページ長の限
定は無いが、ページデータの読み出しや書き込み時間を
実効的に削減する事がこの発明の目的であるので、ペー
ジの長い場合の方がより効果が大きい。また、エラーの
起こったアドレスをページ７で示したが、これはどこの
ページでも適応可能である。
【００３５】上述したように、ページデータを同一チッ
プ内で移動させるとき、従来のものより高速且つエラー
を確認しながら行う事が可能となる。この発明はＮＡＮ
Ｄ型フラッシュメモリのようなブロック単位で消去を行
うメモリに対して特に効果が大きいが、この発明の格子
は、別にそれに限ったものではなく、コピー機能を持っ
た不揮発半導体記憶装置とその制御装置にも有効であ
る。
【００３６】以上第１及び第２の実施の形態を用いてこ
の発明の説明を行ったが、この発明は上記各実施の形態
に限定されるものではなく、実施段階ではその要旨を逸
脱しない範囲で種々に変形することが可能である。ま
た、上記各実施の形態には種々の段階の発明が含まれて
おり、開示される複数の構成要件の適宜な組み合わせに
より種々の発明が抽出され得る。例えば各実施の形態に
示される全構成要件からいくつかの構成要件が削除され
ても、発明が解決しようとする課題の欄で述べた課題の
少なくとも１つが解決でき、発明の効果の欄で述べられ
ている効果の少なくとも１つが得られる場合には、この
構成要件が削除された構成が発明として抽出され得る。
【００３７】
【発明の効果】以上説明したように、この発明によれ
ば、エラーを低減するとともに、コピー時間を短縮でき
る不揮発性半導体記憶装置が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る不揮発性半
導体記憶装置について説明するためのもので、コントロ
ーラのメモリに対する動作順序を示すフローチャート。
【図２】図１に示した動作を実現する不揮発性半導体記
憶装置の概略構成を示すブロック図。
【図３】第１の実施の形態に係る不揮発性半導体記憶装
置の変形例について説明するためのもので、コントロー
ラのメモリに対する動作順序を示すフローチャート。
【図４】第１の実施の形態に係る不揮発性半導体記憶装
置を用いてエラーが検出された場合の制御方法の例を示
す模式図。
【図５】第１の実施の形態に係る不揮発性半導体記憶装
置の変更動作を用いてエラーが検出された場合の制御方
法の例を示す模式図。
【図６】この発明の第２の実施の形態に係る不揮発性半
導体記憶装置の動作順序を示すフローチャート。
【図７】この発明の第２の実施の形態に係る不揮発性半
導体記憶装置の構成及びチップ内部動作を示すブロック
図。
【図８】この発明の第２の実施の形態に係る不揮発性半
導体記憶装置の変形例を示すフローチャート。
【図９】この発明の第２の実施の形態に係る不揮発性半
導体記憶装置の変更動作を用いてエラーが検出された場
合の制御方法の例を示す模式図。
【図１０】従来の不揮発性半導体記憶装置において、ペ
ージデータを他のページへコピーする方法を示すフロー
チャート。
【図１１】従来の不揮発性半導体記憶装置において、ペ
ージデータを他のページへコピーする別の方法を示すフ
ローチャート。
【符号の説明】
１１，２１…メモリ部 １２，２２…メモリセルアレイ １３，２３…センスアンプ １４，２４…ページバッファ １５，２５…コントローラ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 17/00 ６３９Ｃ (72)発明者 助川 博 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 西面 民男 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 5B018 GA01 GA04 HA35 KA12 KA15 KA22 NA06 QA15 RA11 5B025 AC01 AD04 AD05 AE08

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 データのプログラムを行っている期間中
    にページデータの出力を行う手段を有することを特徴と
    する不揮発性半導体記憶装置。
  2. 【請求項２】 不揮発性のメモリと前記不揮発性のメモ
    リを制御するコントローラとを備え、 チップ内のページデータを他のページに移動させる時
    に、前記他のページでのプログラム期間中に、前記ペー
    ジデータのエラーを確認するために、前記コントローラ
    により、前記ページデータの読み出しの制御を行うこと
    を特徴とする不揮発性半導体記憶装置。
  3. 【請求項３】 前記プログラム実行より前に、前記ペー
    ジデータの管理データの入力を行うことを特徴とする請
    求項２に記載の不揮発性半導体記憶装置。
  4. 【請求項４】 不揮発性のメモリと前記不揮発性のメモ
    リを制御するコントローラとを備え、 チップ内のページデータを他のページに移動させる時
    に、前記他のページへのプログラム開始前に、前記コン
    トローラにより、前記ページデータをチップ内のバッフ
    ァに読み出し、前記ページデータをチップ外部に読み出
    してエラーの確認を行い、且つ前記ページバッファにあ
    るデータを前記他のページへプログラムする制御を行う
    ことを特徴とする不揮発性半導体記憶装置。
  5. 【請求項５】 前記プログラム実行より前に、前記ペー
    ジデータの管理データの入力を行うことを特徴とする請
    求項４に記載の不揮発性半導体記憶装置。
  6. 【請求項６】 不揮発性のメモリと前記不揮発性のメモ
    リを制御するコントローラとを備え、 チップ内のページデータを他のページに移動させる時
    に、前記コントローラにより、前記他のページへのプロ
    グラム開始前に前記ページデータをチップ内のバッファ
    に読み出し、前記ページデータをチップ外部に読み出し
    てエラーの確認を行い、エラーが確認された場合、前記
    ページバッファにあるデータのうち、エラーである部分
    を修正する書き込み、あるいはページ全体の書き込みを
    行い、且つ前記他のページへプログラムする制御を行う
    ことを特徴とする不揮発性半導体記憶装置。
JP2001388327A 2001-12-20 2001-12-20 不揮発性半導体記憶装置のデータコピー方法 Expired - Fee Related JP3802411B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001388327A JP3802411B2 (ja) 2001-12-20 2001-12-20 不揮発性半導体記憶装置のデータコピー方法
US10/322,321 US6868007B2 (en) 2001-12-20 2002-12-17 Semiconductor memory system with a data copying function and a data copy method for the same
KR10-2002-0081351A KR100521826B1 (ko) 2001-12-20 2002-12-18 데이터 복사 기능을 갖는 반도체 기억 시스템 및 그데이터 복사 방법
TW091136838A TW583674B (en) 2001-12-20 2002-12-20 Semiconductor memory system with data copy function and the data copy method thereof
US11/047,863 US20050132130A1 (en) 2001-12-20 2005-01-31 Semiconductor memory system with a data copying function and a data copy method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001388327A JP3802411B2 (ja) 2001-12-20 2001-12-20 不揮発性半導体記憶装置のデータコピー方法

Publications (2)

Publication Number Publication Date
JP2003186758A true JP2003186758A (ja) 2003-07-04
JP3802411B2 JP3802411B2 (ja) 2006-07-26

Family

ID=19188139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001388327A Expired - Fee Related JP3802411B2 (ja) 2001-12-20 2001-12-20 不揮発性半導体記憶装置のデータコピー方法

Country Status (4)

Country Link
US (2) US6868007B2 (ja)
JP (1) JP3802411B2 (ja)
KR (1) KR100521826B1 (ja)
TW (1) TW583674B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005109446A1 (ja) * 2004-05-06 2005-11-17 Matsushita Electric Industrial Co., Ltd. 半導体メモリ装置
KR100551646B1 (ko) * 2001-07-17 2006-02-14 가부시끼가이샤 도시바 페이지 복사 기능을 갖는 반도체 기억 장치
JP2006073141A (ja) * 2004-09-03 2006-03-16 Toshiba Corp 記憶システム及びそのデータコピー方法
JP2006079811A (ja) * 2004-09-06 2006-03-23 Samsung Electronics Co Ltd エラー検出用パリティー発生器を備えた半導体メモリ装置
JP2006079808A (ja) * 2004-09-09 2006-03-23 Samsung Electronics Co Ltd Ｎａｎｄフラッシュメモリ装置及びそれのコピーバックプログラム方法
JP2007305105A (ja) * 2006-04-10 2007-11-22 Toshiba Corp メモリコントローラ
JP2008009614A (ja) * 2006-06-28 2008-01-17 Tdk Corp メモリコントローラ、メモリシステム及びメモリ制御方法
JP2008059743A (ja) * 2006-08-28 2008-03-13 Samsung Electronics Co Ltd マルチ−ページコピーバック機能を有するフラッシュメモリー装置及びそのブロック置換方法
JP2008524750A (ja) * 2004-12-21 2008-07-10 サンディスク コーポレイション 再プログラム可能な不揮発性メモリにおいてデータをコピーする方法
JP2012008739A (ja) * 2010-06-23 2012-01-12 Toshiba Corp データ記憶装置及びデータ書き込み方法
JP2014106870A (ja) * 2012-11-29 2014-06-09 Tokai Rika Co Ltd 登録装置
US8760921B2 (en) 2012-08-28 2014-06-24 Kabushiki Kaisha Toshiba Storage device and control method of nonvolatile memory

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928724B2 (ja) * 2003-02-20 2007-06-13 ソニー株式会社 記録媒体の記録制御方法および記録媒体の記録制御装置
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
JP4656862B2 (ja) * 2004-05-28 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
US7523381B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Non-volatile memory with error detection
KR20070076849A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 메모리 카드의 카피백 동작을 수행하는 장치 및 방법
US7996598B2 (en) * 2006-03-14 2011-08-09 Stmicroelectronics Pvt. Ltd. Memory management module
KR100837274B1 (ko) 2006-08-28 2008-06-11 삼성전자주식회사 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법
KR100877609B1 (ko) 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
KR100813630B1 (ko) * 2007-02-07 2008-03-14 삼성전자주식회사 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법
WO2009052525A1 (en) 2007-10-19 2009-04-23 Virident Systems, Inc. Managing memory systems containing components with asymmetric characteristics
KR101436505B1 (ko) 2008-01-03 2014-09-02 삼성전자주식회사 메모리 장치
JP4693859B2 (ja) * 2008-03-21 2011-06-01 株式会社東芝 不揮発性半導体記憶装置及びその制御方法
US8447918B2 (en) * 2009-04-08 2013-05-21 Google Inc. Garbage collection for failure prediction and repartitioning
US8566508B2 (en) * 2009-04-08 2013-10-22 Google Inc. RAID configuration in a flash memory data storage device
US20100262979A1 (en) * 2009-04-08 2010-10-14 Google Inc. Circular command queues for communication between a host and a data storage device
JP5668279B2 (ja) * 2009-08-06 2015-02-12 ソニー株式会社 不揮発性ランダムアクセスメモリおよび不揮発性メモリシステム
CN102541677A (zh) * 2011-12-29 2012-07-04 苏州国芯科技有限公司 提高nandflash存储设备对照表加载速度的实现方法
CN103853669A (zh) * 2014-03-21 2014-06-11 北京国芯威电子科技股份有限公司上海分公司 一种基于NOR Flash的存储管理方法
KR20180100984A (ko) * 2017-03-03 2018-09-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10678633B2 (en) * 2017-11-30 2020-06-09 SK Hynix Inc. Memory system and operating method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244961A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp フラッシュａｔａ−ｐｃカード
US5754567A (en) * 1996-10-15 1998-05-19 Micron Quantum Devices, Inc. Write reduction in flash memory systems through ECC usage
US5928370A (en) * 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
JP3233079B2 (ja) * 1997-09-30 2001-11-26 ソニー株式会社 データ処理システム及びデータ処理方法
JP3611280B2 (ja) * 1997-09-30 2005-01-19 シャープ株式会社 不揮発性半導体記憶装置
WO2000030116A1 (en) * 1998-11-17 2000-05-25 Lexar Media, Inc. Method and apparatus for memory control circuit
US6145069A (en) * 1999-01-29 2000-11-07 Interactive Silicon, Inc. Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices
US6157570A (en) * 1999-02-04 2000-12-05 Tower Semiconductor Ltd. Program/erase endurance of EEPROM memory cells
JP4105819B2 (ja) * 1999-04-26 2008-06-25 株式会社ルネサステクノロジ 記憶装置およびメモリカード
US6266273B1 (en) * 2000-08-21 2001-07-24 Sandisk Corporation Method and structure for reliable data copy operation for non-volatile memories
US6349056B1 (en) * 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551646B1 (ko) * 2001-07-17 2006-02-14 가부시끼가이샤 도시바 페이지 복사 기능을 갖는 반도체 기억 장치
US7793192B2 (en) 2004-05-06 2010-09-07 Panasonic Corporation Semiconductor memory device
WO2005109446A1 (ja) * 2004-05-06 2005-11-17 Matsushita Electric Industrial Co., Ltd. 半導体メモリ装置
KR101115843B1 (ko) 2004-05-06 2012-03-09 파나소닉 주식회사 반도체 메모리장치
JP4791356B2 (ja) * 2004-05-06 2011-10-12 パナソニック株式会社 半導体メモリ装置
JPWO2005109446A1 (ja) * 2004-05-06 2008-03-21 松下電器産業株式会社 半導体メモリ装置
CN100576360C (zh) * 2004-05-06 2009-12-30 松下电器产业株式会社 半导体存储器装置
JP2006073141A (ja) * 2004-09-03 2006-03-16 Toshiba Corp 記憶システム及びそのデータコピー方法
JP4504138B2 (ja) * 2004-09-03 2010-07-14 株式会社東芝 記憶システム及びそのデータコピー方法
JP2006079811A (ja) * 2004-09-06 2006-03-23 Samsung Electronics Co Ltd エラー検出用パリティー発生器を備えた半導体メモリ装置
JP2006079808A (ja) * 2004-09-09 2006-03-23 Samsung Electronics Co Ltd Ｎａｎｄフラッシュメモリ装置及びそれのコピーバックプログラム方法
JP2008524750A (ja) * 2004-12-21 2008-07-10 サンディスク コーポレイション 再プログラム可能な不揮発性メモリにおいてデータをコピーする方法
JP2007305105A (ja) * 2006-04-10 2007-11-22 Toshiba Corp メモリコントローラ
JP4513786B2 (ja) * 2006-06-28 2010-07-28 Ｔｄｋ株式会社 メモリコントローラ、メモリシステム及びメモリ制御方法
JP2008009614A (ja) * 2006-06-28 2008-01-17 Tdk Corp メモリコントローラ、メモリシステム及びメモリ制御方法
JP2008059743A (ja) * 2006-08-28 2008-03-13 Samsung Electronics Co Ltd マルチ−ページコピーバック機能を有するフラッシュメモリー装置及びそのブロック置換方法
JP2012008739A (ja) * 2010-06-23 2012-01-12 Toshiba Corp データ記憶装置及びデータ書き込み方法
US8583968B2 (en) 2010-06-23 2013-11-12 Kabushiki Kaisha Toshiba Data storage apparatus and method for writing data
US8760921B2 (en) 2012-08-28 2014-06-24 Kabushiki Kaisha Toshiba Storage device and control method of nonvolatile memory
JP2014106870A (ja) * 2012-11-29 2014-06-09 Tokai Rika Co Ltd 登録装置
US9663066B2 (en) 2012-11-29 2017-05-30 Kabushiki Kaisha Tokai Rika Denki Seisakusho Registration device

Also Published As

Publication number Publication date
TW583674B (en) 2004-04-11
KR100521826B1 (ko) 2005-10-17
KR20030053028A (ko) 2003-06-27
TW200303550A (en) 2003-09-01
US20050132130A1 (en) 2005-06-16
US6868007B2 (en) 2005-03-15
JP3802411B2 (ja) 2006-07-26
US20030117846A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
JP3802411B2 (ja) 不揮発性半導体記憶装置のデータコピー方法
US7130217B2 (en) Semiconductor storage device having page copying function
KR101579555B1 (ko) 데이터를 메모리 디바이스로 재-입력하지 않고 페이지들을 재프로그램하기 위한 페이지 버퍼 프로그램 명령 및 방법
KR100926475B1 (ko) 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
JP2007257831A (ja) 不揮発性メモリの効率的なデータ検証動作を行うための新規の方法および構造
JP2004507007A (ja) 不揮発性メモリに対する信頼性の高いデータコピー処理を行うための新規の方法および構造
JP2006085895A (ja) 高い信頼度を有する不揮発性メモリ装置のプログラム方法
JP2006048777A (ja) Ｎａｎｄフラッシュメモリおよびデータ書き込み方法
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
JP4177360B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP5731622B2 (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
JP4544167B2 (ja) メモリコントローラおよびフラッシュメモリシステム
KR100634432B1 (ko) 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법
JP2004030849A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
JP2005316793A (ja) フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2005292925A (ja) メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP4304167B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP3267320B2 (ja) 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法
TW201419283A (zh) 半導體裝置及用於該半導體裝置之控制方法
JP4282410B2 (ja) フラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステム
JP2005293177A (ja) メモリコントローラ及びフラッシュメモリシステム
JP2006004478A (ja) 不揮発性半導体記憶装置
JP2008103076A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
JP2011248682A (ja) メモリデバイス
JP2007094638A (ja) メモリコントローラ及びフラッシュメモリシステム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees