JP2003179057A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP2003179057A JP2003179057A JP2001378387A JP2001378387A JP2003179057A JP 2003179057 A JP2003179057 A JP 2003179057A JP 2001378387 A JP2001378387 A JP 2001378387A JP 2001378387 A JP2001378387 A JP 2001378387A JP 2003179057 A JP2003179057 A JP 2003179057A
- Authority
- JP
- Japan
- Prior art keywords
- barrier film
- semiconductor device
- film
- wiring
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、銅を含む金属配線
を有する半導体装置に関するものであり、さらには、そ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a metal wiring containing copper, and further to a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、半導体ウエーハ上に形成する高密
度集積回路（以下、半導体装置と称する。）の微細な配
線の材料として、アルミニウム系合金が用いられてい
る。しかしながら、半導体装置の高速化をさらに高める
ためには、配線用材料として、より比抵抗の低い銅や銀
等を用いる必要がある。特に、銅は、比抵抗が１．８μ
Ωｃｍと低く、半導体装置の高速化に有利な上に、エレ
クトロマイグレーション耐性がアルミニウム系合金に比
べて一桁ほど高いため、次世代の材料として期待されて
いる。2. Description of the Related Art Conventionally, an aluminum alloy has been used as a material for fine wiring of a high density integrated circuit (hereinafter referred to as a semiconductor device) formed on a semiconductor wafer. However, in order to further increase the speed of the semiconductor device, it is necessary to use copper or silver having a lower specific resistance as a wiring material. In particular, copper has a specific resistance of 1.8μ.
Since it is as low as Ωcm, which is advantageous for increasing the speed of a semiconductor device, and has an electromigration resistance higher than that of aluminum-based alloys by an order of magnitude, it is expected as a next-generation material.
【０００３】ただし、このように配線材料がアルミニウ
ムから銅に置き換わるのに伴い、配線構造を見直す必要
が生じている。例えば、ボンディングパッドが銅のまま
では密着性に問題があり、ボンディングが難しいという
問題がある。そこで、銅配線上に拡散防止膜としてＴ
ｉ，Ｔａ等の層を設け、さらにその上にＡｌＳｉ層、あ
るいはＡｌＣｕ層等を形成し、ボンディングを行うよう
にしている。However, as the wiring material is changed from aluminum to copper, it is necessary to reexamine the wiring structure. For example, if the bonding pad is made of copper, there is a problem in adhesion and bonding is difficult. Therefore, as a diffusion prevention film, T is formed on the copper wiring.
A layer of i, Ta, or the like is provided, and an AlSi layer, an AlCu layer, or the like is further formed thereon, and bonding is performed.
【０００４】その工程について簡単に説明すると、先
ず、銅配線上にＳｉＮ膜及びテトラエトキシシラン（Ｔ
ＥＯＳ）を用いてＳｉＯ２膜を成膜する。次いで、この
上にレジスト層を形成し、所定の形状にパターニングし
た後、これをマスクとしてＳｉＯ２膜をエッチングす
る。次に、アッシングによりレジスト層を除去し、Ｓｉ
Ｏ ２膜をマスクとして底部に露呈するＳｉＮ膜をエッチ
ングにより除去する。その後、Ｔｉ等からなる拡散防止
膜とＡｌＣｕ等からなるボンディングパッド膜を続けて
成膜する。さらに、ボンディングパッド部上のみにレジ
ストが残るようにパターニングする。最後に、ボンディ
ングパッド膜及び拡散防止膜をエッチングし、レジスト
を除去してボンディングパッド部を完成する。The process will be briefly described below.
First, a SiN film and tetraethoxysilane (T
EOS) using SiOTwoForm a film. Then this
Form a resist layer on top and pattern it into the desired shape
After that, using this as a mask, SiOTwoEtch the film
It Next, the resist layer is removed by ashing, and Si
O TwoEtch the SiN film exposed at the bottom using the film as a mask
To remove. After that, diffusion prevention consisting of Ti etc.
Film and bonding pad film made of AlCu etc.
Form a film. Furthermore, register only on the bonding pad.
Pattern so that the strike remains. Finally, Bondi
The etching pad film and diffusion prevention film by etching
Is removed to complete the bonding pad section.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記の
ような工程を経て半導体装置を作製した場合、銅が露出
した状態でＴｉやＴａ等の拡散防止膜を形成しなければ
ならず、ＴｉやＴａを成膜するＰＶＤ装置が銅で汚染さ
れる虞れがある。したがって、いわゆるコンタミネーシ
ョンの問題が発生し、作製される半導体装置の特性を劣
化する要因となる。これを回避するには、新たに高価な
真空成膜装置を用意する必要があり、製造コストの増大
を招くという新たな問題が発生する。However, when a semiconductor device is manufactured through the above steps, it is necessary to form a diffusion preventive film of Ti, Ta or the like in a state where copper is exposed. There is a risk that the PVD device for forming the film will be contaminated with copper. Therefore, a so-called contamination problem occurs, which causes deterioration of the characteristics of the manufactured semiconductor device. In order to avoid this, it is necessary to newly prepare an expensive vacuum film forming apparatus, which causes a new problem of increasing the manufacturing cost.
【０００６】本発明は、かかる従来技術の有する不都合
を解消することを目的に提案されたものである。すなわ
ち、本発明は、装置の汚染等の問題が生ずることなく、
銅拡散防止膜及び密着性の良好なボンディングパッド部
を形成することが可能な半導体装置及びその製造方法を
提供することを目的とする。また、本発明は、製造コス
トの増大を招くことがなく、しかも工程を簡略化するこ
とが可能な半導体装置及びその製造方法を提供すること
を目的とする。The present invention has been proposed for the purpose of eliminating the disadvantages of the prior art. That is, the present invention, without causing problems such as contamination of the device,
An object of the present invention is to provide a semiconductor device capable of forming a copper diffusion preventive film and a bonding pad portion having good adhesiveness, and a manufacturing method thereof. It is another object of the present invention to provide a semiconductor device and a method of manufacturing the same, which does not increase the manufacturing cost and can simplify the process.
【０００７】[0007]
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の半導体装置は、銅を含む金属配線上に、
無電解メッキ法により銅拡散防止機能を有するバリア膜
が形成され、その上にボンディングパッド部が形成され
ていることを特徴とするものである。また、本発明の半
導体装置の製造方法は、銅を含む金属配線上に、無電解
メッキ法により銅拡散防止機能を有するバリア膜を形成
し、その上にボンディングパッド部を形成することを特
徴とするものである。In order to achieve the above object, a semiconductor device of the present invention comprises a metal wiring containing copper,
A barrier film having a copper diffusion preventing function is formed by an electroless plating method, and a bonding pad portion is formed on the barrier film. Further, the semiconductor device manufacturing method of the present invention is characterized in that a barrier film having a copper diffusion preventing function is formed on a metal wiring containing copper by an electroless plating method, and a bonding pad portion is formed thereon. To do.
【０００８】本発明では、銅拡散防止機能を有するバリ
ア膜を、ウエット処理である無電解メッキ法により形成
している。したがって、ＴｉやＴａを拡散防止膜として
形成する場合に用いるような高価な真空成膜装置は必要
なく、当然のことながら真空成膜装置が銅による汚染の
危険に曝されることもない。さらに、無電解メッキ法を
採用した場合、銅拡散防止膜は金属配線上にのみ選択的
に形成されるため、これをエッチングする工程を省略す
ることができる。In the present invention, the barrier film having the copper diffusion preventing function is formed by the electroless plating method which is a wet process. Therefore, there is no need for an expensive vacuum film forming apparatus used when forming Ti or Ta as the diffusion prevention film, and naturally, the vacuum film forming apparatus is not exposed to the risk of copper contamination. Further, when the electroless plating method is adopted, the copper diffusion prevention film is selectively formed only on the metal wiring, so that the step of etching this can be omitted.
【０００９】[0009]
【発明の実施の形態】以下、本発明を適用した半導体装
置及びその製造方法について、図面を参照しながら詳細
に説明する。DETAILED DESCRIPTION OF THE INVENTION A semiconductor device and a method of manufacturing the same according to the present invention will be described in detail below with reference to the drawings.
【００１０】本発明の半導体装置は、銅を含む金属配線
を有するものであり、この金属配線上に銅拡散防止機能
を有するバリア膜及びボンディングパッド部が形成され
ている。ここで、バリア膜としては、Ｔｉ，Ｔａ等に代
わり、コバルト合金やニッケル合金を用い、これを無電
解メッキ法により形成する。ここで、コバルト合金とし
ては、ＣｏＰ、ＣｏＢ、ＣｏＷ、ＣｏＭｏ、ＣｏＷＰ、
ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏＢ等を挙げることがで
きる。また、ニッケル合金としては、ＮｉＷＰ、ＮｉＷ
Ｂ、ＮｉＭｏＰ、ＮｉＭｏＢ等を挙げることができる。
さらに、ＣｏとＮｉの両方が合金化されたもの、ＷとＭ
ｏの両方が合金化された組み合わせ等も挙げることがで
きる。タングステンやモリブデンをコバルトやニッケル
に添加することで、銅拡散防止効果が増大する。また、
無電解メッキで副次的に混入されることになるリンやホ
ウ素も、成膜されたコバルトやニッケルを微細な結晶構
造とし、銅拡散防止効果に寄与する。A semiconductor device of the present invention has a metal wiring containing copper, and a barrier film having a copper diffusion preventing function and a bonding pad portion are formed on the metal wiring. Here, as the barrier film, a cobalt alloy or a nickel alloy is used instead of Ti, Ta or the like, and this is formed by an electroless plating method. Here, as the cobalt alloy, CoP, CoB, CoW, CoMo, CoWP,
CoWB, CoMoP, CoMoB, etc. can be mentioned. Further, as the nickel alloy, NiWP, NiW
B, NiMoP, NiMoB, etc. can be mentioned.
In addition, Co and Ni alloyed, W and M
A combination in which both o are alloyed can also be mentioned. By adding tungsten or molybdenum to cobalt or nickel, the effect of preventing copper diffusion is increased. Also,
Phosphorus and boron, which are secondarily mixed in by electroless plating, also form the deposited cobalt and nickel into a fine crystal structure and contribute to the copper diffusion preventing effect.
【００１１】無電解メッキ法により上記銅拡散防止機能
を有するバリア膜を形成することで、金属配線上にのみ
選択的に形成することができ、バリア膜をエッチングす
る工程を省略することができる。銅を含む金属配線上に
無電解メッキ法によりバリア膜を形成するには、金属配
線層表面に触媒性の高い金属であるＰｄ等を用いて触媒
活性化処理を施さなければならない。その前処理方法は
以下に示す通りである。By forming the barrier film having the copper diffusion preventing function by the electroless plating method, the barrier film can be selectively formed only on the metal wiring, and the step of etching the barrier film can be omitted. In order to form a barrier film on a metal wiring containing copper by electroless plating, the surface of the metal wiring layer must be subjected to a catalyst activation treatment using Pd or the like, which is a metal having a high catalytic property. The pretreatment method is as follows.
【００１２】脱脂処理：アルカリ脱脂により、表面の
ぬれ性を向上させる。
酸処理：２〜３％の塩酸等で中和すると同時に、表面
の酸化しているＣｕを除去する。
Ｐｄ置換処理：ＰｄＣｌ２の塩酸溶液を用い、金属配
線の最表面をＰｄで置換し、触媒活性層を形成する。こ
れは、置換メッキで、異種金属のイオン化傾向の相違を
利用するものである。ＣｕはＰｄに比べ電気化学的に卑
な金属であるから、溶液中での溶解に伴って放出される
電子が、溶液中の貴金属であるＰｄに転移し、卑金属の
Ｃｕ表面上にＰｄが形成される。したがって、酸化膜、
例えばＴＥＯＳ上はＰｄで置換されない。当該処理の具
体例として、例えば、３０〜５０℃、ｐＨ１程度のＰｄ
Ｃｌ２の塩酸溶液中で置換メッキ処理を行った。置換す
る金属としては、白金、金、ロジウム等でもよい。
純水リンスDegreasing treatment: Improving the wettability of the surface by alkali degreasing. Acid treatment: Neutralize with 2-3% hydrochloric acid, etc., and at the same time, remove Cu that is oxidized on the surface. Pd substitution treatment: Using a hydrochloric acid solution of PdCl 2 , the outermost surface of the metal wiring is substituted with Pd to form a catalytically active layer. This is the use of displacement plating, which utilizes the difference in ionization tendency of dissimilar metals. Since Cu is a metal that is electrochemically base compared to Pd, the electrons emitted by dissolution in the solution are transferred to Pd, which is the noble metal in the solution, and Pd is formed on the Cu surface of the base metal. To be done. Therefore, the oxide film,
For example, Pd is not replaced on TEOS. As a specific example of the treatment, for example, Pd having a pH of about 1 at 30 to 50 ° C.
The displacement plating treatment was performed in a hydrochloric acid solution of Cl 2 . The metal to be replaced may be platinum, gold, rhodium or the like. Pure water rinse
【００１３】上記前処理において、脱脂処理及び酸
処理は、必要に応じて行えばよい。また、上記脱脂処
理、酸処理、及びＰｄ置換処理における処理方法と
しては、スピンコータを用いてのスピン処理、あるいは
パドル処理、さらにはディッピング処理等を挙げること
ができる。In the above pretreatment, the degreasing treatment and the acid treatment may be carried out as necessary. Further, examples of the processing method in the above-mentioned degreasing treatment, acid treatment, and Pd substitution treatment include spin treatment using a spin coater, paddle treatment, and dipping treatment.
【００１４】次に、前記Ｐｄにより触媒活性された被メ
ッキ表面に、無電解メッキによりＣｏ合金膜あるいはＮ
ｉ合金膜等をバリア膜として成膜する。前記の通り、触
媒活性化層のＰｄはＣｕの表面だけに置換され、無電解
メッキはＰｄの存在するところにのみ成膜される。した
がって、Ｃｕ（金属配線）上のみに選択的なバリア膜成
膜が可能となる。なお、無電解メッキ液の組成、条件例
は下記の通りである。Next, a Co alloy film or N is electrolessly plated on the surface to be plated which is catalytically activated by the Pd.
An i alloy film or the like is formed as a barrier film. As described above, Pd of the catalyst activation layer is replaced only on the surface of Cu, and electroless plating is formed only where Pd exists. Therefore, it is possible to selectively form a barrier film only on Cu (metal wiring). The composition of the electroless plating solution and examples of conditions are as follows.
【００１５】＜ＣｏＰの場合＞
組成
塩化コバルト：１０〜１００ｇ／ｌ（硫酸コバルト等）
グリシン：２〜５０ｇ／ｌ（コハク酸、りんご酸、クエ
ン酸、マロン酸、ギ酸等のアンモニウム塩、またはそれ
らの混合物等）
次亜燐酸アンモニウム：２〜２００ｇ／ｌ（ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等）
水酸化アンモニウム（ＴＭＡＨ、ＴＭＡＣ、ＫＯＨ等）
条件
５０〜９５℃、ｐＨ７〜１２<In the case of CoP> Composition Cobalt chloride: 10 to 100 g / l (cobalt sulfate, etc.) Glycine: 2 to 50 g / l (ammonium salts such as succinic acid, malic acid, citric acid, malonic acid, formic acid, or the like) Ammonium hypophosphite: 2-200 g / l (formalin, glyoxylic acid, hydrazine, ammonium borohydride, etc.) Ammonium hydroxide (TMAH, TMAC, KOH, etc.) Conditions 50-95 ° C., pH 7-12
【００１６】上記無電解メッキ液組成中、次亜燐酸アン
モニウムの代わりにホルマリン、グリオキシル酸、ヒド
ラジン等を用いた場合には、バリア膜はリン（Ｐ）を含
まない膜となる。また、水素化ホウ素アンモニウム等を
用いれば、リン（Ｐ）の代わりにホウ素（Ｂ）を含む膜
となる。これは、以下の無電解メッキ液組成においても
同様である。When formalin, glyoxylic acid, hydrazine or the like is used in place of ammonium hypophosphite in the above electroless plating solution composition, the barrier film is a film containing no phosphorus (P). When ammonium borohydride or the like is used, a film containing boron (B) instead of phosphorus (P) is obtained. This also applies to the following electroless plating solution compositions.
【００１７】＜ＣｏＷＰ，ＣｏＭｏＰ，ＮｉＷＰ，Ｎｉ
ＭｏＰの場合＞
組成
塩化コバルトあるいは塩化ニッケル：１０〜１００ｇ／
ｌ（硫酸コバルト、硫酸ニッケル等）
グリシン：２〜５０ｇ／ｌ（コハク酸、りんご酸、クエ
ン酸、マロン酸、ギ酸等のアンモニウム塩、またはそれ
らの混合物等）
タングステン酸アンモニウム：３〜３０ｇ／ｌ（モリブ
デン酸アンモニウム）
次亜燐酸アンモニウム：２〜２００ｇ／ｌ（ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等）
水酸化アンモニウム（ＴＭＡＨ、ＴＭＡＣ、ＫＯＨ等）
条件
５０〜９５℃、ｐＨ８〜１２<CoWP, CoMoP, NiWP, Ni
MoP> Composition cobalt chloride or nickel chloride: 10-100 g /
l (Cobalt sulfate, nickel sulfate, etc.) Glycine: 2 to 50 g / l (ammonium salt such as succinic acid, malic acid, citric acid, malonic acid, formic acid, or a mixture thereof) Ammonium tungstate: 3 to 30 g / l (Ammonium molybdate) Ammonium hypophosphite: 2-200 g / l (formalin, glyoxylic acid, hydrazine, ammonium borohydride, etc.) Ammonium hydroxide (TMAH, TMAC, KOH, etc.) Conditions 50-95 ° C., pH 8-12
【００１８】上記無電解メッキについても、Ｐｄ置換処
理同様、スピンコータを用いてのスピン処理、あるいは
パドル処理、さらにはディッピング処理等により成膜す
ることが可能である。続いて、アルミニウム又はアルミ
ニウム合金（例えばＡｌＣｕ等）を成膜し、フォトリソ
グラフィー工程を経て所定の形状にパターニングしてボ
ンディングパッド部を形成する。Also for the above electroless plating, it is possible to form a film by a spin process using a spin coater, a puddle process, or a dipping process as in the Pd substitution process. Then, a film of aluminum or an aluminum alloy (eg, AlCu) is formed, and a bonding pad portion is formed by patterning into a predetermined shape through a photolithography process.
【００１９】以上がバリア膜及びボンディングパッド部
の基本的な形成プロセスであるが、次に、これを応用し
た具体的な配線形成例について説明する。The above is the basic formation process of the barrier film and the bonding pad portion. Next, a concrete example of wiring formation to which this is applied will be described.
【００２０】銅を含む金属配線を半導体ウエハ上に形成
された絶縁膜上に形成する場合、銅の拡散を抑えるため
に、予め絶縁膜上にバリアメタルを形成しておく必要が
ある。そして、半導体ウエハの絶縁膜上に無電解メッキ
法によりバリアメタルを形成するためには、被メッキ表
面上に触媒性の高い金属、例えばパラジウム（Ｐｄ）等
を用いて触媒化処理を施さなければならない。絶縁膜に
は、従来使用されているＳｉＯ２、ＳｉＮのような無機
膜と、低誘電率絶縁膜材料として期待されている有機膜
があるが、有機材料による絶縁膜は、微細化するデバイ
スの配線遅延を小さくし高速化するために、配線抵抗の
小さいＣｕ（銅）を使用するのと同時に、配線容量を小
さくする目的で実用化されつつあるものである。ここで
は、それぞれの絶縁膜上への触媒化処理例について説明
する。When metal wiring containing copper is formed on an insulating film formed on a semiconductor wafer, it is necessary to previously form a barrier metal on the insulating film in order to suppress diffusion of copper. In order to form a barrier metal on the insulating film of the semiconductor wafer by electroless plating, a metal having a high catalytic property, such as palladium (Pd), should be used for catalyzing the surface to be plated. I won't. Insulating films include inorganic films such as SiO 2 and SiN that have been conventionally used, and organic films expected as low-dielectric-constant insulating film materials. In order to reduce the wiring delay and increase the speed, Cu (copper) having a small wiring resistance is used, and at the same time, it is being put to practical use for the purpose of reducing the wiring capacitance. Here, an example of the catalysis treatment on each insulating film will be described.
【００２１】無機材料による絶縁膜面への触媒化処理と
しては、以下のような処理を行うことができる。先ず、
図１（ａ）に示すように、ウエハ上のＳｉＯ２又はＳｉ
Ｎからなる絶縁層１の表面に配線溝２をフォトリソグラ
フィ技術により形成し、この無機物からなる絶縁層１の
表面１ａを水中で酸化することにより親水化し、表面に
−ＯＨ基を形成する。処理方法としては、オゾン水処
理、硫酸過水処理、次亜塩素酸処理、アンモニア過水処
理、過マンガン酸アンモニウム処理等、親水化処理がで
きる方法であればよい。親水化処理後は純水で洗浄す
る。As the catalytic treatment for the insulating film surface with the inorganic material, the following treatment can be carried out. First,
As shown in FIG. 1A, SiO 2 or Si on the wafer
The wiring groove 2 is formed on the surface of the insulating layer 1 made of N by a photolithography technique, and the surface 1a of the insulating layer 1 made of this inorganic material is oxidized in water to be made hydrophilic and an -OH group is formed on the surface. As a treatment method, any method capable of hydrophilic treatment such as ozone water treatment, sulfuric acid / hydrogen peroxide treatment, hypochlorous acid treatment, ammonia / hydrogen peroxide treatment, ammonium permanganate treatment, or the like may be used. After the hydrophilic treatment, it is washed with pure water.
【００２２】次いで、前記水酸化処理によって形成され
た−ＯＨ基とカップリング剤を反応させて化学結合させ
る処理を行うが、カップリング剤としては、例えばシラ
ンカップリング剤又はチタンカップリング剤等を用い
る。シランカップリング剤又はチタンカップリング剤
は、分子鎖中又は末端に−ＯＨ基、−ＣＯＯＲ基、−Ｏ
Ｒ基等（Ｒはアルキル基）を含むものである。シランカ
ップリング又はチタンカップリング処理された表面は同
分子の大きさの分だけ凹凸ができ、粗面化される。この
処理をされた表面に次プロセスの触媒金属のコロイドが
吸着される程度の親水性を保つことができれば十分であ
る。Next, a treatment for reacting the --OH group formed by the above-mentioned hydroxylation treatment with the coupling agent to chemically bond is performed. As the coupling agent, for example, a silane coupling agent or a titanium coupling agent is used. To use. The silane coupling agent or the titanium coupling agent is a -OH group, -COOR group, -O in the molecular chain or at the terminal.
It includes an R group and the like (R is an alkyl group). The surface treated with silane coupling or titanium coupling is roughened by forming irregularities by the size of the same molecule. It is sufficient that the surface thus treated can be kept hydrophilic enough to adsorb the colloid of the catalytic metal in the next process.
【００２３】次に、塩化第一スズで保護したＰｄコロイ
ド溶液を上記したカップリング処理後のウエハに作用さ
せ、触媒処理を行う。この場合、使用するＰｄコロイド
溶液としては、シップレー社製，商品名キャタリスト９
ＦのようなＰｄコロイド触媒であれば何でもよいが、半
導体プロセスに使用するので、Ｐｄコロイドを保護して
いる保護剤が塩化第一スズであるＰｄコロイド触媒が好
ましい。ウエハ上のシランカップリング剤又はチタンカ
ップリング剤のアミノ基又はチオール基にＰｄコロイド
のスズ原子を配位結合させることによって、Ｐｄコロイ
ドを強固に結合させることができる。触媒処理後は純水
でリンスする。Next, the Pd colloidal solution protected with stannous chloride is allowed to act on the wafer after the above coupling treatment to carry out a catalytic treatment. In this case, the Pd colloidal solution used is manufactured by Shipley, trade name Catalyst 9
Any Pd colloid catalyst such as F may be used, but a Pd colloid catalyst in which the protective agent protecting the Pd colloid is stannous chloride is preferable because it is used in the semiconductor process. By coordinating the tin atom of the Pd colloid to the amino group or thiol group of the silane coupling agent or the titanium coupling agent on the wafer, the Pd colloid can be firmly bound. After the catalyst treatment, rinse with pure water.
【００２４】さらに、例えばシップレー社製，商品名Ac
celerator19 、Accelerator240等を用い、触媒処理で定
着させたＰｄコロイドの表面を活性化し、Ｐｄの表面を
露出させる。この露出したＰｄは図１（ｂ）において触
媒層３として示すが、この触媒層３上に還元された銅が
後述の無電解メッキにより析出することができる。そし
て、ＨＢＦ４（フッ化ホウ素酸）やＨ２ＳＯ４（硫酸）
などの水溶液により、ウエハの表面に配位結合していな
い余剰の塩化第一スズを洗い流して除去し、Ｐｄを露出
させる。Further, for example, manufactured by Shipley Co., trade name Ac
The surface of the Pd colloid fixed by the catalyst treatment is activated using celerator19, Accelerator240, etc. to expose the surface of Pd. The exposed Pd is shown as the catalyst layer 3 in FIG. 1B, but reduced copper can be deposited on the catalyst layer 3 by electroless plating described later. And HBF 4 (fluoroboric acid) and H 2 SO 4 (sulfuric acid)
Excess stannous chloride that is not coordinate-bonded to the surface of the wafer is washed away with an aqueous solution such as to remove Pd.
【００２５】絶縁層１が有機材料である場合にも同様に
絶縁膜面の触媒化処理を行えばよいが、この場合、上記
した無機材料の場合における親水化処理工程は必要でな
くなる。有機材料の絶縁層には直接シランカップリング
剤が化学結合するため、強固な密着を得ることができ
る。また、触媒層のためのＰｄイオンに対する結合は、
前記したと同様にＮの非共有電子対の供与を受けて触媒
のＰｄ2+と配位結合となる。Even when the insulating layer 1 is made of an organic material, the insulating film surface may be similarly catalyzed, but in this case, the hydrophilic treatment step in the case of the above-mentioned inorganic material is not necessary. Since the silane coupling agent is directly chemically bonded to the insulating layer made of an organic material, strong adhesion can be obtained. Also, the binding to Pd ions for the catalyst layer is
As described above, it receives a donation of an unshared electron pair of N to form a coordinate bond with Pd 2+ of the catalyst.
【００２６】上記の触媒処理を行った後に、無電解メッ
キで、銅配線を保護するＣｏＰ、ＣｏＷＰ、ＣｏＭｏ
Ｐ、ＮｉＷＰ又はＮｉＭｏＰをバリアメタルとして成膜
するが、そのまま成膜するとウエハ全面にバリアメタル
膜が均一に形成されてしまうことになる。従って、無電
解メッキを行う前に、図１（ｃ）のように、ウエハ表面
の触媒層３を機械的にスクラバーを用いて除去する。After the above catalyst treatment, electroless plating is used to protect the copper wiring from CoP, CoWP, and CoMo.
A film of P, NiWP or NiMoP is formed as a barrier metal, but if the film is formed as it is, a barrier metal film will be uniformly formed on the entire surface of the wafer. Therefore, before performing electroless plating, the catalyst layer 3 on the wafer surface is mechanically removed using a scrubber, as shown in FIG.
【００２７】次いで、図１（ｄ）に示すように、無電解
メッキにより、ＣｏＰあるいはＣｏＷＰ、ＣｏＭｏＰ、
ＮｉＷＰ、ＮｉＭｏＰ等をバリアメタル４として配線溝
２内のみに残留している触媒層３上に成膜する。無電解
メッキも、前処理と同様に、スピンコートタイプあるい
はディッピング槽タイプの装置を用いて行うことができ
る。ＣｏＰ、ＣｏＷＰ、ＣｏＭｏＰ等の無電解メッキ
は、先に説明した無電解メッキと同様のメッキ液組成及
び条件で行うことができる。このように無電解メッキ法
で形成されたバリアメタル４は、金属配線（銅）の側面
を保護するものであって、触媒層３によってコンフォー
マルなつきまわりが可能であるため、半導体ウエハの微
細配線溝内のカバレッジが極めて良いという利点を持っ
ている。Then, as shown in FIG. 1D, electroless plating is performed to form CoP, CoWP, CoMoP,
A film of NiWP, NiMoP or the like is formed as a barrier metal 4 on the catalyst layer 3 remaining only in the wiring groove 2. The electroless plating can also be performed using a spin coat type or dipping bath type device, as in the pretreatment. The electroless plating of CoP, CoWP, CoMoP or the like can be performed with the same plating solution composition and conditions as the electroless plating described above. The barrier metal 4 thus formed by the electroless plating method protects the side surface of the metal wiring (copper), and the catalyst layer 3 enables conformal covering, so that the fine wiring of the semiconductor wafer can be obtained. It has the advantage that the coverage in the groove is extremely good.
【００２８】さらに、図１（ｅ）に示すように、バリア
メタル４として選択的に成膜されたＣｏＰ、ＣｏＷＰ、
ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰ層を触媒活性層と
して利用し、無電解メッキにより、配線溝２内に銅を埋
め込み配線層５を形成する。ＣｏはＣｕに比べて触媒活
性度が高いため、表面に何も処理を施す必要がなく、無
電解メッキで銅を析出させることができる。このよう
に、バリアメタル４上に配線材料としての銅を直接成膜
できるため、金属結合で強固な密着性を得ることができ
る。Further, as shown in FIG. 1 (e), CoP, CoWP selectively deposited as the barrier metal 4,
The CoMoP, NiWP or NiMoP layer is used as a catalytically active layer, and the wiring layer 5 is formed by burying copper in the wiring groove 2 by electroless plating. Since Co has a higher catalytic activity than Cu, it is not necessary to perform any treatment on the surface, and copper can be deposited by electroless plating. As described above, since the copper as the wiring material can be directly formed on the barrier metal 4, it is possible to obtain strong adhesion by metal bonding.
【００２９】上記配線層５形成後、形成された配線層５
上に選択的に再度バリアメタルを形成して配線層５を保
護する。ただし、Ｃｕは前記したようにＣｏに対して触
媒活性度が低いので、そのままＣｏＰ、ＣｏＷＰ、Ｃｏ
ＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰ等の無電解メッキ液に
より処理しても何も析出しない。そこで、先に述べたよ
うに、先ずＰｄＣｌ２の塩酸溶液を用い、Ｃｕの最表面
をＰｄで置換させ、図１（ｆ）に示すように触媒活性層
６を形成させる。これは、置換メッキで、異種金属のイ
オン化傾向の相違を利用するものである。After the wiring layer 5 is formed, the formed wiring layer 5
A barrier metal is selectively formed again on the wiring layer 5 to protect it. However, since Cu has a low catalytic activity with respect to Co, as described above, CoP, CoWP, Co
Nothing deposits even when treated with an electroless plating solution such as MoP, NiWP or NiMoP. Therefore, as described above, first, the hydrochloric acid solution of PdCl 2 is used to replace the outermost surface of Cu with Pd to form the catalytically active layer 6 as shown in FIG. This is the use of displacement plating, which utilizes the difference in ionization tendency of dissimilar metals.
【００３０】その後、先の無電解メッキと同様のプロセ
スで、ＣｏＰあるいはＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷ
Ｐ、ＮｉＭｏＰ等を選択的に無電解メッキで形成し、図
１（ｇ）に示すように、配線層５を上面から保護するバ
リアメタル７を形成する。After that, CoP, CoWP, CoMoP, and NiW are processed by the same process as the above electroless plating.
P, NiMoP, etc. are selectively formed by electroless plating, and a barrier metal 7 for protecting the wiring layer 5 from the upper surface is formed as shown in FIG.
【００３１】最後に、アルミニウム又はアルミニウム合
金（例えばＡｌＣｕ等）を成膜し、フォトリソグラフィ
ー工程を経て所定の形状にパターニングして、図１
（ｈ）に示すように、ボンディングパッド部８を形成す
る。Finally, aluminum or an aluminum alloy (eg, AlCu) is formed into a film, and is patterned into a predetermined shape through a photolithography process.
As shown in (h), the bonding pad portion 8 is formed.
【００３２】以上、配線形成の一例について説明した
が、本発明は、これ以外にも種々の配線構造に適用する
ことが可能である。そこで次に、本発明を適用した配線
構造及び配線形成方法の変形例について説明する。Although one example of the wiring formation has been described above, the present invention can be applied to various wiring structures other than this. Therefore, next, a modification of the wiring structure and the wiring forming method to which the present invention is applied will be described.
【００３３】本例では、図２（ａ）に示すように、ウエ
ハ上に積層したＳｉＯ２等からなる絶縁層１１ａにエッ
チング法等によって第１配線層１２ａ（その壁面にはバ
リア膜１３ａが設けられている。）を形成し、この上に
ＳｉＮからなるバリア膜１４ａ、１４ｂや、ＳｉＯ２か
らなる絶縁層１１ｂ、１１ｃ等の絶縁層を順次に積層
後、更にエッチング等により接続孔及び配線溝が形成さ
れている。そして、接続孔及び配線溝を含む表面にバリ
ア膜１３ｂが形成され、この上に、めっきの核となるシ
ード層を形成後に、銅の電気めっき層を形成し、これを
研磨することにより、接続孔及び配線溝以外のシード層
及びバリア膜１３ｂが選択的に研磨され、接続孔に接続
配線１２ｂ、配線溝に第２配線層１２ｃが同時に形成さ
れ、更にこの上にＳｉＮからなるバリア膜１４ｃが被覆
されている。In this example, as shown in FIG. 2A, the first wiring layer 12a (the barrier film 13a is provided on the wall surface of the first wiring layer 12a is formed on the insulating layer 11a made of SiO 2 or the like laminated on the wafer by an etching method or the like. Is formed, and barrier layers 14a and 14b made of SiN and insulating layers 11b and 11c made of SiO 2 and the like are sequentially laminated thereon, and then the connection holes and the wiring trenches are further formed by etching or the like. Are formed. Then, a barrier film 13b is formed on the surface including the connection hole and the wiring groove, and a seed layer serving as a nucleus of plating is formed on the barrier film 13b, and then a copper electroplating layer is formed and polished to form a connection layer. The seed layer and the barrier film 13b other than the holes and the wiring grooves are selectively polished, the connection wiring 12b is formed in the connection hole and the second wiring layer 12c is formed in the wiring groove at the same time, and the barrier film 14c made of SiN is further formed thereon. It is covered.
【００３４】このような配線構造において、ボンディン
グパッド部を形成するには、第２配線層１２ｃ上の絶縁
層１５に接続用の開口部を設け、図２（ｂ）に示すよう
に、その底部に露呈するバリア膜１４ｃをエッチングに
より除去する。次いで、図２（ｃ）に示すように、露出
した第２配線層１２ｃの表面の触媒層１６を形成し、無
電解メッキにより選択的にＣｏＷＰ等からなるバリア膜
１７を形成する。これら触媒層１６やバリア膜１７の形
成方法は、先に述べた通りである。最後に、図２（ｄ）
に示すように、Ａｌ合金（例えばＡｌＣｕ）等からなる
ボンディングパッド部１８を形成する。In the wiring structure as described above, in order to form the bonding pad portion, an opening for connection is provided in the insulating layer 15 on the second wiring layer 12c, and the bottom portion thereof is formed as shown in FIG. 2 (b). The barrier film 14c exposed to the above is removed by etching. Next, as shown in FIG. 2C, the catalyst layer 16 on the exposed surface of the second wiring layer 12c is formed, and the barrier film 17 made of CoWP or the like is selectively formed by electroless plating. The method for forming the catalyst layer 16 and the barrier film 17 is as described above. Finally, FIG. 2 (d)
As shown in, the bonding pad portion 18 made of an Al alloy (for example, AlCu) or the like is formed.
【００３５】なお、上記の例では、銅拡散防止として、
ＳｉＮからなるバリア膜１４ａ，１４ｂ，１４ｃで銅配
線を覆っているが、全ての層の銅配線をＣｏＷＰ等の無
電解メッキ膜で被覆し、これらバリア膜１４ａ，１４
ｂ，１４ｃを省略することもできる。図３は、かかる配
線構造例を示すものであり、本例ではバリア膜１３ａ，
１３ｂ，１３ｃが省略されており、第１配線層１２ａ、
接続配線１２ｂ及び第２配線層１２は、ＣｏＷＰ等の無
電解メッキ膜からなるバリア膜２１ａ、２１ｂで覆われ
ている。In the above example, to prevent copper diffusion,
Although the copper wirings are covered with the barrier films 14a, 14b, 14c made of SiN, the copper wirings of all the layers are covered with an electroless plating film such as CoWP to form the barrier films 14a, 14c.
b and 14c can be omitted. FIG. 3 shows an example of such a wiring structure. In this example, the barrier film 13a,
13b and 13c are omitted, and the first wiring layer 12a,
The connection wiring 12b and the second wiring layer 12 are covered with barrier films 21a and 21b made of an electroless plating film such as CoWP.
【００３６】そして、第１配線層１２ａの表面及び第２
配線層１２ｃの表面は、触媒層２２ａ、２２ｂを介して
ＣｏＷＰ等からなるバリア膜２３ａ、２３ｂが形成され
ており、第２配線層１２ｃ上に、上記バリア膜２３ｂを
介してボンディングパッド部１８を形成する。この場
合、パッド部形成工程としては、ＳｉＮ成膜及びそのエ
ッチング工程を省略すること以外は、図２に示すプロセ
スとほぼ同じである。The surface of the first wiring layer 12a and the second wiring layer 12a
Barrier films 23a and 23b made of CoWP or the like are formed on the surface of the wiring layer 12c via the catalyst layers 22a and 22b, and the bonding pad portion 18 is formed on the second wiring layer 12c via the barrier film 23b. Form. In this case, the pad portion forming process is almost the same as the process shown in FIG. 2 except that the SiN film formation and the etching process are omitted.
【００３７】[0037]
【発明の効果】以上の説明からも明らかなように、本発
明によれば、いわゆるウエット処理である無電解メッキ
法によりボンディングパッド部に銅拡散機能を有するバ
リア膜を形成することができる。したがって、Ｔｉある
いはＴａ成膜用の高価な真空成膜装置を必要とせず、ま
た、真空成膜装置をＣｕ汚染の危険に曝すこともない。
さらに、無電解メッキ法を用いるために、金属配線上に
のみ選択的にバリア膜を形成することができ、エッチン
グ工程を省略することができる。これらのことから、本
発明によれば、装置の汚染等の問題が生ずることなく、
銅拡散防止膜及び密着性の良好なボンディングパッド部
を形成することが可能であり、製造コストの増大を招く
ことがなく、しかも工程を簡略化することが可能であ
る。As is apparent from the above description, according to the present invention, a barrier film having a copper diffusion function can be formed on a bonding pad portion by an electroless plating method which is a so-called wet treatment. Therefore, an expensive vacuum film forming apparatus for Ti or Ta film formation is not required, and the vacuum film forming apparatus is not exposed to the risk of Cu contamination.
Further, since the electroless plating method is used, the barrier film can be selectively formed only on the metal wiring, and the etching process can be omitted. From these things, according to the present invention, problems such as contamination of the device do not occur,
It is possible to form the copper diffusion prevention film and the bonding pad portion having good adhesiveness, so that the manufacturing cost is not increased and the process can be simplified.
【図１】半導体装置における配線形成プロセスの一例を
示すものであり、（ａ）は絶縁層への配線溝形成工程を
示す概略断面図、（ｂ）は触媒層形成工程を示す概略断
面図、（ｃ）は触媒層除去工程を示す概略断面図、
（ｄ）は無電解メッキによるバリア膜形成工程を示す概
略断面図、（ｅ）は配線形成工程を示す概略断面図、
（ｆ）は配線上への触媒層形成工程を示す概略断面図、
（ｇ）は配線層上へのバリア膜形成工程を示す概略断面
図、（ｈ）はボンディングパッド部形成工程を示す概略
断面図である。1A and 1B show an example of a wiring forming process in a semiconductor device, wherein FIG. 1A is a schematic sectional view showing a wiring groove forming step in an insulating layer, and FIG. 1B is a schematic sectional view showing a catalyst layer forming step. (C) is a schematic sectional view showing a catalyst layer removing step,
(D) is a schematic sectional view showing a barrier film forming step by electroless plating, (e) is a schematic sectional view showing a wiring forming step,
(F) is a schematic cross-sectional view showing a step of forming a catalyst layer on a wiring,
(G) is a schematic sectional view showing a barrier film forming step on the wiring layer, and (h) is a schematic sectional view showing a bonding pad portion forming step.
【図２】配線形成プロセスの他の例を示すものであり、
（ａ）は絶縁層への開口形成工程を示す概略断面図、
（ｂ）はＳｉＮバリア膜のエッチング工程を示す概略断
面図、（ｃ）は触媒層及びバリア膜形成工程を示す概略
断面図、（ｄ）はボンディングパッド部形成工程を示す
概略断面図である。FIG. 2 shows another example of a wiring forming process,
(A) is a schematic sectional view showing a step of forming an opening in an insulating layer,
(B) is a schematic sectional view showing an etching process of the SiN barrier film, (c) is a schematic sectional view showing a catalyst layer and barrier film forming process, and (d) is a schematic sectional view showing a bonding pad portion forming process.
【図３】ＳｉＮバリア膜を省略した場合の配線構造の一
例を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of a wiring structure when a SiN barrier film is omitted.
５ 配線層、６ 触媒活性層、７ バリアメタル、８
ボンディングパッド部、１２ａ 第１配線層、１２ｂ
接続配線、１２ｃ 第２配線層、１６，２２ａ，２２ｂ
触媒層、１７，２３ａ，２３ｂ バリア膜、１８ ボ
ンディングパッド部5 wiring layers, 6 catalytically active layers, 7 barrier metals, 8
Bonding pad portion, 12a First wiring layer, 12b
Connection wiring, 12c second wiring layer, 16, 22a, 22b
Catalyst layer, 17, 23a, 23b Barrier film, 18 Bonding pad section
───────────────────────────────────────────────────── フロントページの続き (72)発明者 駒井 尚紀 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 高橋 新吾 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 金村 龍一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4K022 AA05 AA41 BA02 BA04 BA06 BA12 BA14 BA16 BA24 CA06 CA28 DA01 DA03 4M104 BB04 BB05 BB36 CC01 DD16 DD17 DD22 DD52 DD53 DD75 FF17 FF18 FF22 HH05 HH08 5F033 HH07 HH08 HH09 HH11 HH15 HH19 HH20 JJ01 JJ11 KK11 MM08 MM11 MM12 MM13 NN06 NN07 PP27 PP28 PP33 PP35 QQ08 QQ09 QQ46 QQ92 QQ96 RR04 RR06 RR21 SS04 VV07 XX03 XX13 XX27 XX28 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Naoki Komai 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni -Inside the corporation (72) Inventor Shingo Takahashi 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni -Inside the corporation (72) Inventor Ryuichi Kanamura 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni -Inside the corporation F-term (reference) 4K022 AA05 AA41 BA02 BA04 BA06 BA12 BA14 BA16 BA24 CA06 CA28 DA01 DA03 4M104 BB04 BB05 BB36 CC01 DD16 DD17 DD22 DD52 DD53 DD75 FF17 FF18 FF22 HH05 HH08 5F033 HH07 HH08 HH09 HH11 HH15 HH19 HH20 JJ01 JJ11 KK11 MM08 MM11 MM12 MM13 NN06 NN07 PP27 PP28 PP33 PP35 QQ08 QQ09 QQ46 QQ92 QQ96 RR04 RR06 RR21 SS04 VV07 XX03 XX13 XX27 XX28
Claims (10)
により銅拡散防止機能を有するバリア膜が形成され、そ
の上にボンディングパッド部が形成されていることを特
徴とする半導体装置。1. A semiconductor device comprising a metal wiring containing copper, a barrier film having a copper diffusion preventing function formed by electroless plating, and a bonding pad portion formed on the barrier film.
ル合金から選ばれる少なくとも１種からなることを特徴
とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the barrier film is made of at least one selected from a cobalt alloy and a nickel alloy.
タングステン、モリブデン、リン、ホウ素から選ばれる
少なくとも１種を含むことを特徴とする請求項２記載の
半導体装置。3. The cobalt alloy or the nickel alloy,
The semiconductor device according to claim 2, comprising at least one selected from tungsten, molybdenum, phosphorus, and boron.
ム又はアルミニウム合金からなることを特徴とする請求
項１記載の半導体装置。4. The semiconductor device according to claim 1, wherein the bonding pad is made of aluminum or an aluminum alloy.
により銅拡散防止機能を有するバリア膜を形成し、その
上にボンディングパッド部を形成することを特徴とする
半導体装置の製造方法。5. A method of manufacturing a semiconductor device, comprising: forming a barrier film having a copper diffusion preventing function on a metal wiring containing copper by an electroless plating method, and forming a bonding pad portion on the barrier film.
ル合金から選ばれる少なくとも１種により形成すること
を特徴とする請求項５記載の半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 5, wherein the barrier film is formed of at least one selected from a cobalt alloy and a nickel alloy.
タングステン、モリブデン、リン、ホウ素から選ばれる
少なくとも１種を含むことを特徴とする請求項６記載の
半導体装置の製造方法。7. The cobalt alloy or nickel alloy,
7. The method for manufacturing a semiconductor device according to claim 6, further comprising at least one selected from tungsten, molybdenum, phosphorus and boron.
後、無電解メッキ法によりバリア膜を形成することを特
徴とする請求項５記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 5, wherein a catalyst layer is formed on the metal wiring, and then a barrier film is formed by an electroless plating method.
の相違を利用して上記金属配線上に選択的に形成するこ
とを特徴とする請求項８記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8, wherein the catalyst layer is selectively formed on the metal wiring by utilizing a difference in ionization tendency of different metals.
ウム又はアルミニウム合金により形成することを特徴と
する請求項５記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 5, wherein the bonding pad is formed of aluminum or an aluminum alloy.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378387A JP2003179057A (en) | 2001-12-12 | 2001-12-12 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378387A JP2003179057A (en) | 2001-12-12 | 2001-12-12 | Semiconductor device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179057A true JP2003179057A (en) | 2003-06-27 |
Family
ID=19186124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378387A Pending JP2003179057A (en) | 2001-12-12 | 2001-12-12 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179057A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179000A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
| KR20040039591A (en) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | Method for forming a copper anti-diffusion film and Method for manufacturing a copper metal line using the same |
| JP2007530781A (en) * | 2004-03-24 | 2007-11-01 | アルキミア | Method for selectively coating composite surfaces, fabrication of microelectronic wiring using said method, and integrated circuit |
| CN102171797A (en) * | 2008-12-10 | 2011-08-31 | 英特尔公司 | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
| JP2014011350A (en) * | 2012-06-29 | 2014-01-20 | Sumitomo Electric Device Innovations Inc | Method of manufacturing semiconductor device |
| US9196526B2 (en) | 2013-03-18 | 2015-11-24 | Fujitsu Limited | Semiconductor device and manufacturing method having copper interconnects with metal film, barrier metal, and metal caps |
-
2001
- 2001-12-12 JP JP2001378387A patent/JP2003179057A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179000A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
| KR20040039591A (en) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | Method for forming a copper anti-diffusion film and Method for manufacturing a copper metal line using the same |
| JP2007530781A (en) * | 2004-03-24 | 2007-11-01 | アルキミア | Method for selectively coating composite surfaces, fabrication of microelectronic wiring using said method, and integrated circuit |
| JP4659022B2 (en) * | 2004-03-24 | 2011-03-30 | アルキミア | Method for selectively coating composite surfaces, fabrication of microelectronic wiring using said method, and integrated circuit |
| KR101180638B1 (en) | 2004-03-24 | 2012-09-06 | 알쉬메 | Method for Selective Coating of a Composite Surface, Production of Microelectronic Interconnections Using Said Method and Integrated Circuits |
| CN102171797A (en) * | 2008-12-10 | 2011-08-31 | 英特尔公司 | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
| JP2012505554A (en) * | 2008-12-10 | 2012-03-01 | インテル コーポレイション | Dual metal interconnect to improve gap fill reliability and reduce capacity |
| JP2014011350A (en) * | 2012-06-29 | 2014-01-20 | Sumitomo Electric Device Innovations Inc | Method of manufacturing semiconductor device |
| US9412829B2 (en) | 2012-06-29 | 2016-08-09 | Sumitomo Electric Device Innovations, Inc. | Method for fabricating semiconductor device and semiconductor device |
| US9653592B2 (en) | 2012-06-29 | 2017-05-16 | Sumitomo Electric Device Innovations, Inc. | Method for fabricating semiconductor device and semiconductor device |
| US9196526B2 (en) | 2013-03-18 | 2015-11-24 | Fujitsu Limited | Semiconductor device and manufacturing method having copper interconnects with metal film, barrier metal, and metal caps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050014359A1 (en) | Semiconductor device manufacturing method | |
| US7393781B2 (en) | Capping of metal interconnects in integrated circuit electronic devices | |
| JP4055319B2 (en) | Manufacturing method of semiconductor device | |
| US5169680A (en) | Electroless deposition for IC fabrication | |
| US5380560A (en) | Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition | |
| US6605874B2 (en) | Method of making semiconductor device using an interconnect | |
| US7294565B2 (en) | Method of fabricating a wire bond pad with Ni/Au metallization | |
| JP2004031586A5 (en) | Semiconductor device manufacturing method and semiconductor device | |
| TWI290736B (en) | Semiconductor device and method for production thereof | |
| JP2002093747A (en) | Method for forming conductor structure and the conductor structure, and method of manufacturing semiconductor device and semiconductor device | |
| JP2001267356A (en) | Method for preparing electrically connecting conductive pad and formed conductive pad | |
| US9263326B2 (en) | Interconnection structure and method of forming the same | |
| JP2001020077A (en) | Electroless plating method and electroless plating liquid | |
| JP3820975B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001323381A (en) | Plating method and plated structure | |
| JP5982092B2 (en) | Activation solution for electroless plating of dielectric layers | |
| JP2001164375A (en) | Electroless plating bath and method for depositing electrically conductive film | |
| JP2003179057A (en) | Semiconductor device and method of manufacturing the same | |
| JP2003179058A (en) | Method of manufacturing semiconductor device | |
| JP2004200273A (en) | Process for fabricating semiconductor device | |
| JP2003247077A (en) | Electroless plating method, and electroless plating device | |
| JP2007027177A (en) | Method of manufacturing semiconductor device | |
| JP4343366B2 (en) | Copper deposition on substrate active surface | |
| JP2008263003A (en) | Substrate treatment method | |
| CN104716089A (en) | Method for conducting non-electric metal deposition on metal layer and application |