JP2003179000A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP2003179000A JP2003179000A JP2001378427A JP2001378427A JP2003179000A JP 2003179000 A JP2003179000 A JP 2003179000A JP 2001378427 A JP2001378427 A JP 2001378427A JP 2001378427 A JP2001378427 A JP 2001378427A JP 2003179000 A JP2003179000 A JP 2003179000A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- electroless plating
- barrier film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、銅を含む金属配線
を有する半導体装置に関するものであり、さらには、そ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a metal wiring containing copper, and further to a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、半導体ウエーハ上に形成する高密
度集積回路（以下、半導体装置と称する。）の微細な配
線の材料として、アルミニウム系合金が用いられてい
る。しかしながら、半導体装置の高速化をさらに高める
ためには、配線用材料として、より比抵抗の低い銅や銀
等を用いる必要がある。特に、銅は、比抵抗が１．８μ
Ωｃｍと低く、半導体装置の高速化に有利な上に、エレ
クトロマイグレーション耐性がアルミニウム系合金に比
べて一桁ほど高いため、次世代の材料として期待されて
いる。2. Description of the Related Art Conventionally, an aluminum alloy has been used as a material for fine wiring of a high density integrated circuit (hereinafter referred to as a semiconductor device) formed on a semiconductor wafer. However, in order to further increase the speed of the semiconductor device, it is necessary to use copper or silver having a lower specific resistance as a wiring material. In particular, copper has a specific resistance of 1.8μ.
Since it is as low as Ωcm, which is advantageous for increasing the speed of a semiconductor device, and has an electromigration resistance higher than that of aluminum-based alloys by an order of magnitude, it is expected as a next-generation material.
【０００３】銅を用いた配線形成では、一般に銅のドラ
イエッチングが容易でないために、いわゆるダマシン法
が用いられている。これは、例えば酸化シリコンからな
る層間絶縁膜に予め所定の溝を形成し、その溝に配線材
料（銅）を埋め込んだ後、余剰の配線材料を化学機械研
磨（Chemical Mechanical Polising：以下、ＣＭＰと称
する。）により除去し、配線を形成する方法である。さ
らに、接続孔（Via）と配線溝（Trench）を形成した
後、一括して配線材料を埋め込み、余剰配線材料をＣＭ
Ｐにより除去するデュアルダマシン法も知られている。In the wiring formation using copper, so-called damascene method is used because it is generally not easy to dry-etch copper. This is because, for example, a predetermined groove is formed in advance in an interlayer insulating film made of silicon oxide, a wiring material (copper) is embedded in the groove, and excess wiring material is chemically mechanically polished (hereinafter referred to as CMP). This is a method of forming a wiring by removing it. Further, after forming the connection hole (Via) and the wiring groove (Trench), the wiring material is embedded at once and the surplus wiring material is CMed.
A dual damascene method of removing by P is also known.
【０００４】[0004]
【発明が解決しようとする課題】ところで、銅配線は、
一般的に多層化されて用いられる。その際、絶縁膜への
銅の拡散を防止する目的で、上層配線を形成する前に、
窒化シリコン、炭化シリコン等からなるバリア膜が形成
されている。ただし、窒化シリコンや炭化シリコンは、
酸化シリコンよりも比誘電率が大きいため、ＣＭＰ後の
銅表面については、選択的にバリアメタルで被覆する方
法が有利であると考えられる。By the way, the copper wiring is
Generally, they are used in a multilayer form. At that time, in order to prevent the diffusion of copper into the insulating film, before forming the upper wiring,
A barrier film made of silicon nitride, silicon carbide or the like is formed. However, silicon nitride and silicon carbide are
Since the relative dielectric constant is larger than that of silicon oxide, it is considered that the method of selectively covering the copper surface after CMP with the barrier metal is advantageous.
【０００５】バリアメタル層としては、ＣｏＷＰ等の合
金を無電解メッキ法により銅配線層上のみに選択的に形
成する方法が提唱されており、これにより、高誘電率の
窒化シリコン、炭化シリコンの膜が必要なくなり、抵抗
と容量による配線のＲＣ遅延が改善されるものと期待さ
れる。As a barrier metal layer, a method has been proposed in which an alloy such as CoWP is selectively formed only on a copper wiring layer by an electroless plating method, whereby a high dielectric constant silicon nitride or silicon carbide layer is formed. It is expected that the film will not be required and the RC delay of the wiring due to resistance and capacitance will be improved.
【０００６】しかしながら、ＣｏＷＰ等からなるバリア
膜は、耐酸化性に乏しいという問題がある。したがっ
て、例えば次工程で熱処理により空気等の雰囲気に曝さ
れると、バリア膜が酸化され、上層の配線との密着性が
弱くなる可能性が大きい。このような密着性の低下は、
半導体装置の信頼性を大きく損なう結果になる。However, the barrier film made of CoWP or the like has a problem of poor oxidation resistance. Therefore, for example, when exposed to an atmosphere such as air by heat treatment in the next step, the barrier film is likely to be oxidized and the adhesiveness to the upper wiring may be weakened. Such a decrease in adhesion is
As a result, the reliability of the semiconductor device is greatly impaired.
【０００７】本発明は、かかる従来技術の有する不都合
を解消することを目的に提案されたものである。すなわ
ち、本発明は、バリア膜の酸化を確実に防止し、信頼性
の高い半導体装置及びその製造方法を提供することを目
的とする。また、本発明は、製造プロセスを大きく変更
する必要がなく、工程を簡略化することが可能な半導体
装置及びその製造方法を提供することを目的とする。The present invention has been proposed for the purpose of eliminating the disadvantages of the prior art. That is, it is an object of the present invention to provide a highly reliable semiconductor device that reliably prevents oxidation of a barrier film and a manufacturing method thereof. It is another object of the present invention to provide a semiconductor device and a method for manufacturing the same, which can simplify the process without requiring a large change in the manufacturing process.
【０００８】[0008]
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の半導体装置は、銅を含む金属配線上に、
無電解メッキ法により銅拡散防止機能を有するバリア膜
が形成され、その上に前記バリア膜の酸化防止膜が形成
されていることを特徴とするものである。また、本発明
の半導体装置の製造方法は、銅を含む金属配線上に、無
電解メッキ法により銅拡散防止機能を有するバリア膜を
形成し、その上に連続して無電解メッキ法により前記バ
リア膜の酸化防止膜を形成することを特徴とするもので
ある。In order to achieve the above object, a semiconductor device of the present invention comprises a metal wiring containing copper,
A barrier film having a copper diffusion preventing function is formed by an electroless plating method, and an antioxidant film of the barrier film is formed on the barrier film. Further, the method for manufacturing a semiconductor device of the present invention is such that a barrier film having a copper diffusion preventing function is formed on a metal wiring containing copper by an electroless plating method, and the barrier film is continuously formed on the barrier film by an electroless plating method. It is characterized in that an antioxidant film of the film is formed.
【０００９】バリア膜上に酸化防止膜を形成すること
で、バリア膜の酸化が確実に防止され、上層配線との密
着性低下の問題が解消される。また、酸化防止膜は、バ
リア膜と同様、無電解メッキで形成されるため、連続的
に、しかも選択的に形成が可能であり、同じ装置内での
処理が可能である。したがって、プロセス上の大きな変
更は必要としない。またバリア層の自己触媒能力を利用
すれば、酸化防止膜を無電解メッキするための前処理も
不要である。By forming the anti-oxidation film on the barrier film, the oxidation of the barrier film is surely prevented, and the problem of lowering the adhesion to the upper wiring is solved. Moreover, since the antioxidant film is formed by electroless plating, like the barrier film, it can be formed continuously and selectively and can be processed in the same apparatus. Therefore, no major process changes are required. Further, if the self-catalytic ability of the barrier layer is used, pretreatment for electroless plating of the antioxidant film is unnecessary.
【００１０】[0010]
【発明の実施の形態】以下、本発明を適用した半導体装
置及びその製造方法について、図面を参照しながら詳細
に説明する。DETAILED DESCRIPTION OF THE INVENTION A semiconductor device and a method of manufacturing the same according to the present invention will be described in detail below with reference to the drawings.
【００１１】本発明の半導体装置は、銅を含む金属配線
を有するものであり、この金属配線上に銅拡散防止機能
を有するバリア膜及び酸化防止膜が形成されている。こ
こで、バリア膜としては、コバルト合金やニッケル合金
を用い、これを無電解メッキ法により形成する。ここ
で、コバルト合金としては、ＣｏＰ、ＣｏＢ、ＣｏＷ、
ＣｏＭｏ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＭｏＰ、ＣｏＭｏ
Ｂ等を挙げることができる。また、ニッケル合金として
は、ＮｉＷＰ、ＮｉＷＢ、ＮｉＭｏＰ、ＮｉＭｏＢ等を
挙げることができる。さらに、ＣｏとＮｉの両方が合金
化されたもの、ＷとＭｏの両方が合金化された組み合わ
せ等も挙げることができる。タングステンやモリブデン
をコバルトやニッケルに添加することで、銅拡散防止効
果が増大する。また、無電解メッキで副次的に混入され
ることになるリンやホウ素も、成膜されたコバルトやニ
ッケルを微細な結晶構造とし、銅拡散防止効果に寄与す
る。The semiconductor device of the present invention has a metal wiring containing copper, and a barrier film and an anti-oxidation film having a copper diffusion preventing function are formed on the metal wiring. Here, a cobalt alloy or a nickel alloy is used as the barrier film, and this is formed by an electroless plating method. Here, as the cobalt alloy, CoP, CoB, CoW,
CoMo, CoWP, CoWB, CoMoP, CoMo
B etc. can be mentioned. Examples of nickel alloys include NiWP, NiWB, NiMoP, NiMoB and the like. Further, a combination in which both Co and Ni are alloyed, a combination in which both W and Mo are alloyed, and the like can be mentioned. By adding tungsten or molybdenum to cobalt or nickel, the effect of preventing copper diffusion is increased. Further, phosphorus and boron, which are secondarily mixed in by electroless plating, also form the deposited cobalt and nickel into a fine crystal structure and contribute to the copper diffusion preventing effect.
【００１２】無電解メッキ法により上記銅拡散防止機能
を有するバリア膜を形成することで、金属配線上にのみ
選択的に形成することができ、バリア膜をエッチングす
る工程を省略することができる。ここで、銅を含む金属
配線上に無電解メッキ法によりバリア膜を形成するに
は、金属配線層表面に触媒性の高い金属であるＰｄ等を
用いて触媒活性化処理を施さなければならない。その前
処理方法は以下に示す通りである。By forming the barrier film having the copper diffusion preventing function by the electroless plating method, the barrier film can be selectively formed only on the metal wiring, and the step of etching the barrier film can be omitted. Here, in order to form the barrier film on the metal wiring containing copper by the electroless plating method, the surface of the metal wiring layer must be subjected to a catalyst activation treatment using Pd or the like, which is a metal having a high catalytic property. The pretreatment method is as follows.
【００１３】脱脂処理：アルカリ脱脂により、表面の
ぬれ性を向上させる。
酸処理：２〜３％の塩酸等で中和すると同時に、表面
の酸化しているＣｕを除去する。
Ｐｄ置換処理：ＰｄＣｌ２の塩酸溶液を用い、金属配
線の最表面をＰｄで置換し、触媒活性層を形成する。こ
れは、置換メッキで、異種金属のイオン化傾向の相違を
利用するものである。ＣｕはＰｄに比べ電気化学的に卑
な金属であるから、溶液中での溶解に伴って放出される
電子が、溶液中の貴金属であるＰｄに転移し、卑金属の
Ｃｕ表面上にＰｄが形成される。したがって、酸化膜、
例えばＴＥＯＳ上はＰｄで置換されない。当該処理の具
体例として、例えば、３０〜５０℃、ｐＨ１程度のＰｄ
Ｃｌ２の塩酸溶液中で置換メッキ処理を行った。置換す
る金属としては、白金、金、ロジウム等でもよい。
純水リンスDegreasing treatment: Alkali degreasing improves the wettability of the surface. Acid treatment: Neutralize with 2-3% hydrochloric acid, etc., and at the same time, remove Cu that is oxidized on the surface. Pd substitution treatment: Using a hydrochloric acid solution of PdCl 2 , the outermost surface of the metal wiring is substituted with Pd to form a catalytically active layer. This is the use of displacement plating, which utilizes the difference in ionization tendency of dissimilar metals. Since Cu is a metal that is electrochemically base compared to Pd, the electrons emitted by dissolution in the solution are transferred to Pd, which is the noble metal in the solution, and Pd is formed on the Cu surface of the base metal. To be done. Therefore, the oxide film,
For example, Pd is not replaced on TEOS. As a specific example of the treatment, for example, Pd having a pH of about 1 at 30 to 50 ° C.
The displacement plating treatment was performed in a hydrochloric acid solution of Cl 2 . The metal to be replaced may be platinum, gold, rhodium or the like. Pure water rinse
【００１４】上記前処理において、脱脂処理及び酸
処理は、必要に応じて行えばよい。また、上記脱脂処
理、酸処理、及びＰｄ置換処理における処理方法と
しては、スピンコータを用いてのスピン処理、あるいは
パドル処理、さらにはディッピング処理等を挙げること
ができる。In the above pretreatment, the degreasing treatment and the acid treatment may be carried out as necessary. Further, examples of the processing method in the above-mentioned degreasing treatment, acid treatment, and Pd substitution treatment include spin treatment using a spin coater, paddle treatment, and dipping treatment.
【００１５】次に、前記Ｐｄにより触媒活性された被メ
ッキ表面に、無電解メッキによりＣｏ合金膜あるいはＮ
ｉ合金膜等をバリア膜として成膜する。前記の通り、触
媒活性化層のＰｄはＣｕの表面だけに置換され、無電解
メッキはＰｄの存在するところにのみ成膜される。した
がって、Ｃｕ（金属配線）上のみに選択的なバリア膜成
膜が可能となる。なお、無電解メッキ液の組成、条件例
は下記の通りである。Next, a Co alloy film or N is electrolessly plated on the surface to be plated which is catalytically activated by the Pd.
An i alloy film or the like is formed as a barrier film. As described above, Pd of the catalyst activation layer is replaced only on the surface of Cu, and electroless plating is formed only where Pd exists. Therefore, it is possible to selectively form a barrier film only on Cu (metal wiring). The composition of the electroless plating solution and examples of conditions are as follows.
【００１６】＜ＣｏＰの場合＞
組成
塩化コバルト：１０〜１００ｇ／ｌ（硫酸コバルト等）
グリシン：２〜５０ｇ／ｌ（コハク酸、りんご酸、クエ
ン酸、マロン酸、ギ酸等のアンモニウム塩、またはそれ
らの混合物等）
次亜燐酸アンモニウム：２〜２００ｇ／ｌ（ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等）
水酸化アンモニウム（ＴＭＡＨ、ＴＭＡＣ、ＫＯＨ等）
条件
５０〜９５℃、ｐＨ７〜１２<In the case of CoP> Composition Cobalt chloride: 10 to 100 g / l (cobalt sulfate, etc.) Glycine: 2 to 50 g / l (ammonium salts such as succinic acid, malic acid, citric acid, malonic acid, formic acid, or the like) Ammonium hypophosphite: 2-200 g / l (formalin, glyoxylic acid, hydrazine, ammonium borohydride, etc.) Ammonium hydroxide (TMAH, TMAC, KOH, etc.) Conditions 50-95 ° C., pH 7-12
【００１７】上記無電解メッキ液組成中、次亜燐酸アン
モニウムの代わりにホルマリン、グリオキシル酸、ヒド
ラジン等を用いた場合には、バリア膜はリン（Ｐ）を含
まない膜となる。また、水素化ホウ素アンモニウム等を
用いれば、リン（Ｐ）の代わりにホウ素（Ｂ）を含む膜
となる。これは、以下の無電解メッキ液組成においても
同様である。When formalin, glyoxylic acid, hydrazine or the like is used in place of ammonium hypophosphite in the above electroless plating solution composition, the barrier film becomes a film containing no phosphorus (P). When ammonium borohydride or the like is used, a film containing boron (B) instead of phosphorus (P) is obtained. This also applies to the following electroless plating solution compositions.
【００１８】＜ＣｏＷＰ，ＣｏＭｏＰ，ＮｉＷＰ，Ｎｉ
ＭｏＰの場合＞
組成
塩化コバルトあるいは塩化ニッケル：１０〜１００ｇ／
ｌ（硫酸コバルト、硫酸ニッケル等）
グリシン：２〜５０ｇ／ｌ（コハク酸、りんご酸、クエ
ン酸、マロン酸、ギ酸等のアンモニウム塩、またはそれ
らの混合物等）
タングステン酸アンモニウム：３〜３０ｇ／ｌ（モリブ
デン酸アンモニウム）
次亜燐酸アンモニウム：２〜２００ｇ／ｌ（ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等）
水酸化アンモニウム（ＴＭＡＨ、ＴＭＡＣ、ＫＯＨ等）
条件
５０〜９５℃、ｐＨ８〜１２<CoWP, CoMoP, NiWP, Ni
MoP> Composition cobalt chloride or nickel chloride: 10-100 g /
l (Cobalt sulfate, nickel sulfate, etc.) Glycine: 2 to 50 g / l (ammonium salt such as succinic acid, malic acid, citric acid, malonic acid, formic acid, or a mixture thereof) Ammonium tungstate: 3 to 30 g / l (Ammonium molybdate) Ammonium hypophosphite: 2-200 g / l (formalin, glyoxylic acid, hydrazine, ammonium borohydride, etc.) Ammonium hydroxide (TMAH, TMAC, KOH, etc.) Conditions 50-95 ° C., pH 8-12
【００１９】上記無電解メッキについても、Ｐｄ置換処
理同様、スピンコータを用いてのスピン処理、あるいは
パドル処理、さらにはディッピング処理等により成膜す
ることが可能である。Also for the above electroless plating, it is possible to form a film by a spin process using a spin coater, a puddle process, or a dipping process as in the Pd substitution process.
【００２０】続いて、上記バリア膜の耐酸化性を高める
酸化防止膜を形成するが、この酸化防止膜も無電解メッ
キにより形成する。酸化防止膜としては、コバルト、コ
バルト合金、ニッケル、ニッケル合金をシリサイド化し
たものを挙げることができ、具体的には、ＣｏＳｉ、Ｃ
ｏＳｉＰ、ＣｏＳｉＢ、ＮｉＳｉ、ＮｉＳｉＰ、ＮｉＳ
ｉＢ等を例示することができる。Subsequently, an antioxidant film for enhancing the oxidation resistance of the barrier film is formed. This antioxidant film is also formed by electroless plating. Examples of the antioxidant film include cobalt, cobalt alloys, nickel, and silicides of nickel alloys. Specifically, CoSi, C
oSiP, CoSiB, NiSi, NiSiP, NiS
iB etc. can be illustrated.
【００２１】酸化防止膜は、無電解メッキ法により上記
ＣｏＳｉＰやＮｉＳｉＰ等を成膜する。このとき、Ｃ
ｏ、あるいはＮｉが自己触媒能力を有するために、無電
解メッキ液中では自己成長していく。したがって、Ｃｏ
ＷＰ等からなるバリア膜を成膜した後に、連続的にＣｏ
ＳｉＰやＮｉＳｉＰ等を無電解メッキにより成膜するこ
とが可能である。ここで、触媒活性の無い酸化膜（絶縁
膜）上にはＣｏＳｉＰやＮｉＳｉＰ等は成膜されず、選
択メッキが可能である。この酸化防止膜を成膜するため
の無電解メッキ液の組成と条件は下記の通りである。As the antioxidant film, the above CoSiP, NiSiP or the like is formed by an electroless plating method. At this time, C
Since o or Ni has an autocatalytic ability, it self-grows in the electroless plating solution. Therefore, Co
After forming a barrier film made of WP or the like, Co is continuously formed.
It is possible to deposit SiP, NiSiP, or the like by electroless plating. Here, selective plating is possible without depositing CoSiP, NiSiP, or the like on the oxide film (insulating film) having no catalytic activity. The composition and conditions of the electroless plating solution for forming this antioxidant film are as follows.
【００２２】＜ＣｏＳｉＰ，ＮｉＳｉＰの場合＞
組成
塩化コバルトあるいは塩化ニッケル：１０〜１００ｇ／
ｌ（硫酸コバルト、硫酸ニッケル等）
グリシン：２〜５０ｇ／ｌ（コハク酸、りんご酸、クエ
ン酸、マロン酸、ギ酸等のアンモニウム塩、またはそれ
らの混合物等）
Ｓｉ混合物：０．００１〜０．０１重量％
タングステン酸アンモニウム：３〜３０ｇ／ｌ（モリブ
デン酸アンモニウム）
次亜燐酸アンモニウム：２〜２００ｇ／ｌ（ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等）
水酸化アンモニウム（ＴＭＡＨ、ＴＭＡＣ、ＫＯＨ等）
条件
５０〜９５℃、ｐＨ８〜１２<In the case of CoSiP and NiSiP> Composition cobalt chloride or nickel chloride: 10 to 100 g /
1 (cobalt sulfate, nickel sulfate, etc.) Glycine: 2-50 g / l (ammonium salt such as succinic acid, malic acid, citric acid, malonic acid, formic acid, or a mixture thereof) Si mixture: 0.001-0. 01 wt% Ammonium tungstate: 3 to 30 g / l (ammonium molybdate) Ammonium hypophosphite: 2 to 200 g / l (formalin, glyoxylic acid, hydrazine, ammonium borohydride, etc.) Ammonium hydroxide (TMAH, TMAC, KOH Etc.) Conditions 50 to 95 ° C., pH 8 to 12
【００２３】Ｓｉの混合方法としては、例えばサブミク
ロンよりも小さな粒径のＳｉ粒子を混合する方法を挙げ
ることができる。または、シラン（silane）、ジシラン
（disilane）、テトラメチルシラン（tetramethylsilan
e）、トリメチルエチルシラン（trimethylethylsilan
e）、テトラエチルシラン（tetraethylsilane）、テト
ラフェニルシラン（tetraphenylsilane）、ジメチルジ
クロロシラン（dimethyldichrorosilane）等を、例えば
アルカリ溶液あるいは有機溶剤に溶解させた後、添加す
る方法も採用可能である。例えば、シランは、ＫＯＨに
溶解可能であり、ジシランはエタノール等に溶解可能で
ある。さらには、誘電率が高く極性の強いエタノール等
に可溶なメチル−、エチル−、ビニル−、フェニル−、
クロロ−、ブロモ−、メトキシ−、ヒドロキシ−等の置
換基で置換された低分子量のポリシロキサン［Polysilo
xane：Ｈ３ＳｉＯ−（Ｈ２ＳｉＯ）ｎ−ＳｉＨ３］を用
いることも可能である。As a method of mixing Si, for example, a method of mixing Si particles having a particle size smaller than submicron can be mentioned. Or silane, disilane, tetramethylsilan
e), trimethylethylsilane
It is also possible to adopt a method in which e), tetraethylsilane, tetraphenylsilane, dimethyldichrorosilane, etc. are dissolved in, for example, an alkaline solution or an organic solvent and then added. For example, silane can be dissolved in KOH and disilane can be dissolved in ethanol or the like. Furthermore, methyl-, ethyl-, vinyl-, phenyl-, which has a high dielectric constant and is highly polar and soluble in ethanol and the like,
Low molecular weight polysiloxane substituted with substituents such as chloro-, bromo-, methoxy-, and hydroxy- [Polysilo
Xane: It is also possible to use H 3 SiO- (H 2 SiO) n -SiH 3].
【００２４】これらＳｉ混合物は、無電解メッキ液中で
Ｃｏのようにキレートを形成して還元剤により還元され
て析出するものではなく、Ｃｏ等が析出するときの泳動
に伴い共析するものである。したがって、酸化防止膜
は、ＣｏＳｉＰあるいはＮｉＳｉＰを上記によって成膜
した後、例えばＮ２等、酸素に曝されない雰囲気中で４
００〜５００℃でアニールし、シリサイド化することが
望ましい。また、シリサイド化の方法としては、アルゴ
ンイオンビームを照射することでＣｏあるいはＮｉをシ
リサイド化する方法を使用することも可能である。These Si mixtures do not form a chelate like Co in the electroless plating solution and are reduced by a reducing agent to be deposited, but are co-deposited with the migration of Co and the like. is there. Therefore, the anti-oxidation film is formed in a non-exposed atmosphere such as N 2 after forming CoSiP or NiSiP by the above method.
It is desirable to anneal at 00 to 500 ° C. to form a silicide. As a silicidation method, it is also possible to use a method of silicidizing Co or Ni by irradiating an argon ion beam.
【００２５】以上がバリア膜及び酸化防止膜の基本的な
形成プロセスであるが、次に、これを応用した具体的な
配線形成例について説明する。The above is the basic formation process of the barrier film and the anti-oxidation film. Next, a specific wiring formation example to which this is applied will be described.
【００２６】銅を含む金属配線を半導体ウエハ上に形成
された絶縁膜上に形成する場合、銅の拡散を抑えるため
に、予め絶縁膜上にバリアメタルを形成しておく必要が
ある。そして、半導体ウエハの絶縁膜上に無電解メッキ
法によりバリアメタルを形成するためには、被メッキ表
面上に触媒性の高い金属、例えばパラジウム（Ｐｄ）等
を用いて触媒化処理を施さなければならない。絶縁膜に
は、従来使用されているＳｉＯ２、ＳｉＮのような無機
膜と、低誘電率絶縁膜材料として期待されている有機膜
があるが、有機材料による絶縁膜は、微細化するデバイ
スの配線遅延を小さくし高速化するために、配線抵抗の
小さいＣｕ（銅）を使用するのと同時に、配線容量を小
さくする目的で実用化されつつあるものである。ここで
は、それぞれの絶縁膜上への触媒化処理例について説明
する。When metal wiring containing copper is formed on an insulating film formed on a semiconductor wafer, it is necessary to previously form a barrier metal on the insulating film in order to suppress diffusion of copper. In order to form a barrier metal on the insulating film of the semiconductor wafer by electroless plating, a metal having a high catalytic property, such as palladium (Pd), should be used for catalyzing the surface to be plated. I won't. Insulating films include inorganic films such as SiO 2 and SiN that have been conventionally used, and organic films expected as low-dielectric-constant insulating film materials. In order to reduce the wiring delay and increase the speed, Cu (copper) having a small wiring resistance is used, and at the same time, it is being put to practical use for the purpose of reducing the wiring capacitance. Here, an example of the catalysis treatment on each insulating film will be described.
【００２７】無機材料による絶縁膜面への触媒化処理と
しては、以下のような処理を行うことができる。先ず、
図１（ａ）に示すように、ウエハ上のＳｉＯ２又はＳｉ
Ｎからなる絶縁層１の表面に配線溝２をフォトリソグラ
フィ技術により形成し、この無機物からなる絶縁層１の
表面１ａを水中で酸化することにより親水化し、表面に
−ＯＨ基を形成する。処理方法としては、オゾン水処
理、硫酸過水処理、次亜塩素酸処理、アンモニア過水処
理、過マンガン酸アンモニウム処理等、親水化処理がで
きる方法であればよい。親水化処理後は純水で洗浄す
る。As the catalytic treatment on the surface of the insulating film with the inorganic material, the following treatment can be carried out. First,
As shown in FIG. 1A, SiO 2 or Si on the wafer
The wiring groove 2 is formed on the surface of the insulating layer 1 made of N by a photolithography technique, and the surface 1a of the insulating layer 1 made of this inorganic material is oxidized in water to be made hydrophilic and an -OH group is formed on the surface. As a treatment method, any method capable of hydrophilic treatment such as ozone water treatment, sulfuric acid / hydrogen peroxide treatment, hypochlorous acid treatment, ammonia / hydrogen peroxide treatment, ammonium permanganate treatment, or the like may be used. After the hydrophilic treatment, it is washed with pure water.
【００２８】次いで、前記水酸化処理によって形成され
た−ＯＨ基とカップリング剤を反応させて化学結合させ
る処理を行うが、カップリング剤としては、例えばシラ
ンカップリング剤又はチタンカップリング剤等を用い
る。シランカップリング剤又はチタンカップリング剤
は、分子鎖中又は末端に−ＯＨ基、−ＣＯＯＲ基、−Ｏ
Ｒ基等（Ｒはアルキル基）を含むものである。シランカ
ップリング又はチタンカップリング処理された表面は同
分子の大きさの分だけ凹凸ができ、粗面化される。この
処理をされた表面に次プロセスの触媒金属のコロイドが
吸着される程度の親水性を保つことができれば十分であ
る。Next, a treatment for reacting the -OH group formed by the above-mentioned hydroxylation treatment with the coupling agent to chemically bond is carried out. As the coupling agent, for example, a silane coupling agent or a titanium coupling agent is used. To use. The silane coupling agent or the titanium coupling agent is a -OH group, -COOR group, -O in the molecular chain or at the terminal.
It includes an R group and the like (R is an alkyl group). The surface treated with silane coupling or titanium coupling is roughened by forming irregularities by the size of the same molecule. It is sufficient that the surface thus treated can be kept hydrophilic enough to adsorb the colloid of the catalytic metal in the next process.
【００２９】次に、塩化第一スズで保護したＰｄコロイ
ド溶液を上記したカップリング処理後のウエハに作用さ
せ、触媒処理を行う。この場合、使用するＰｄコロイド
溶液としては、シップレー社製，商品名キャタリスト９
ＦのようなＰｄコロイド触媒であれば何でもよいが、半
導体プロセスに使用するので、Ｐｄコロイドを保護して
いる保護剤が塩化第一スズであるＰｄコロイド触媒が好
ましい。ウエハ上のシランカップリング剤又はチタンカ
ップリング剤のアミノ基又はチオール基にＰｄコロイド
のスズ原子を配位結合させることによって、Ｐｄコロイ
ドを強固に結合させることができる。触媒処理後は純水
でリンスする。Next, the Pd colloidal solution protected with stannous chloride is allowed to act on the wafer after the above coupling treatment to carry out a catalytic treatment. In this case, the Pd colloidal solution used is manufactured by Shipley, trade name Catalyst 9
Any Pd colloid catalyst such as F may be used, but a Pd colloid catalyst in which the protective agent protecting the Pd colloid is stannous chloride is preferable because it is used in the semiconductor process. By coordinating the tin atom of the Pd colloid to the amino group or thiol group of the silane coupling agent or the titanium coupling agent on the wafer, the Pd colloid can be firmly bound. After the catalyst treatment, rinse with pure water.
【００３０】さらに、例えばシップレー社製，商品名Ac
celerator19 、Accelerator240等を用い、触媒処理で定
着させたＰｄコロイドの表面を活性化し、Ｐｄの表面を
露出させる。この露出したＰｄは図１（ｂ）において触
媒層３として示すが、この触媒層３上に還元された銅が
後述の無電解メッキにより析出することができる。そし
て、ＨＢＦ４（フッ化ホウ素酸）やＨ２ＳＯ４（硫酸）
などの水溶液により、ウエハの表面に配位結合していな
い余剰の塩化第一スズを洗い流して除去し、Ｐｄを露出
させる。Further, for example, Shipley, trade name Ac
The surface of the Pd colloid fixed by the catalyst treatment is activated using celerator19, Accelerator240, etc. to expose the surface of Pd. The exposed Pd is shown as the catalyst layer 3 in FIG. 1B, but reduced copper can be deposited on the catalyst layer 3 by electroless plating described later. And HBF 4 (fluoroboric acid) and H 2 SO 4 (sulfuric acid)
Excess stannous chloride that is not coordinate-bonded to the surface of the wafer is washed away with an aqueous solution such as to remove Pd.
【００３１】絶縁層１が有機材料である場合にも同様に
絶縁膜面の触媒化処理を行えばよいが、この場合、上記
した無機材料の場合における親水化処理工程は必要でな
くなる。有機材料の絶縁層には直接シランカップリング
剤が化学結合するため、強固な密着を得ることができ
る。また、触媒層のためのＰｄイオンに対する結合は、
前記したと同様にＮの非共有電子対の供与を受けて触媒
のＰｄ2+と配位結合となる。Even if the insulating layer 1 is made of an organic material, the catalytic treatment of the surface of the insulating film may be carried out in the same manner, but in this case, the hydrophilic treatment step in the case of the above-mentioned inorganic material is not necessary. Since the silane coupling agent is directly chemically bonded to the insulating layer made of an organic material, strong adhesion can be obtained. Also, the binding to Pd ions for the catalyst layer is
As described above, it receives a donation of an unshared electron pair of N to form a coordinate bond with Pd 2+ of the catalyst.
【００３２】上記の触媒処理を行った後に、無電解メッ
キで、銅配線を保護するＣｏＰ、ＣｏＷＰ、ＣｏＭｏ
Ｐ、ＮｉＷＰ又はＮｉＭｏＰをバリアメタルとして成膜
するが、そのまま成膜するとウエハ全面にバリアメタル
膜が均一に形成されてしまうことになる。従って、無電
解メッキを行う前に、図１（ｃ）のように、ウエハ表面
の触媒層３を機械的にスクラバーを用いて除去する。After performing the above-mentioned catalytic treatment, electroless plating is used to protect the copper wiring from CoP, CoWP, and CoMo.
A film of P, NiWP or NiMoP is formed as a barrier metal, but if the film is formed as it is, a barrier metal film will be uniformly formed on the entire surface of the wafer. Therefore, before performing electroless plating, the catalyst layer 3 on the wafer surface is mechanically removed using a scrubber, as shown in FIG.
【００３３】次いで、図１（ｄ）に示すように、無電解
メッキにより、ＣｏＰあるいはＣｏＷＰ、ＣｏＭｏＰ、
ＮｉＷＰ、ＮｉＭｏＰ等をバリアメタル４として配線溝
２内のみに残留している触媒層３上に成膜する。無電解
メッキも、前処理と同様に、スピンコートタイプあるい
はディッピング槽タイプの装置を用いて行うことができ
る。ＣｏＰ、ＣｏＷＰ、ＣｏＭｏＰ等の無電解メッキ
は、先に説明した無電解メッキと同様のメッキ液組成及
び条件で行うことができる。このように無電解メッキ法
で形成されたバリアメタル４は、金属配線（銅）の側面
を保護するものであって、触媒層３によってコンフォー
マルなつきまわりが可能であるため、半導体ウエハの微
細配線溝内のカバレッジが極めて良いという利点を持っ
ている。Then, as shown in FIG. 1D, electroless plating is performed to form CoP, CoWP, CoMoP,
A film of NiWP, NiMoP or the like is formed as a barrier metal 4 on the catalyst layer 3 remaining only in the wiring groove 2. The electroless plating can also be performed using a spin coat type or dipping bath type device, as in the pretreatment. The electroless plating of CoP, CoWP, CoMoP or the like can be performed with the same plating solution composition and conditions as the electroless plating described above. The barrier metal 4 thus formed by the electroless plating method protects the side surface of the metal wiring (copper), and the catalyst layer 3 enables conformal covering, so that the fine wiring of the semiconductor wafer can be obtained. It has the advantage that the coverage in the groove is extremely good.
【００３４】さらに、図１（ｅ）に示すように、バリア
メタル４として選択的に成膜されたＣｏＰ、ＣｏＷＰ、
ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰ層を触媒活性層と
して利用し、無電解メッキにより、配線溝２内に銅を埋
め込み配線層５を形成する。ＣｏはＣｕに比べて触媒活
性度が高いため、表面に何も処理を施す必要がなく、無
電解メッキで銅を析出させることができる。このよう
に、バリアメタル４上に配線材料としての銅を直接成膜
できるため、金属結合で強固な密着性を得ることができ
る。Further, as shown in FIG. 1 (e), CoP, CoWP selectively deposited as the barrier metal 4,
The CoMoP, NiWP or NiMoP layer is used as a catalytically active layer, and the wiring layer 5 is formed by burying copper in the wiring groove 2 by electroless plating. Since Co has a higher catalytic activity than Cu, it is not necessary to perform any treatment on the surface, and copper can be deposited by electroless plating. As described above, since the copper as the wiring material can be directly formed on the barrier metal 4, it is possible to obtain strong adhesion by metal bonding.
【００３５】上記配線層５形成後、形成された配線層５
上に選択的に再度バリアメタルを形成して配線層５を保
護する。ただし、Ｃｕは前記したようにＣｏに対して触
媒活性度が低いので、そのままＣｏＰ、ＣｏＷＰ、Ｃｏ
ＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰ等の無電解メッキ液に
より処理しても何も析出しない。そこで、先に述べたよ
うに、先ずＰｄＣｌ２の塩酸溶液を用い、Ｃｕの最表面
をＰｄで置換させ、図１（ｆ）に示すように触媒活性層
６を形成させる。これは、置換メッキで、異種金属のイ
オン化傾向の相違を利用するものである。After the wiring layer 5 is formed, the formed wiring layer 5
A barrier metal is selectively formed again on the wiring layer 5 to protect it. However, since Cu has a low catalytic activity with respect to Co, as described above, CoP, CoWP, Co
Nothing deposits even when treated with an electroless plating solution such as MoP, NiWP or NiMoP. Therefore, as described above, first, the hydrochloric acid solution of PdCl 2 is used to replace the outermost surface of Cu with Pd to form the catalytically active layer 6 as shown in FIG. This is the use of displacement plating, which utilizes the difference in ionization tendency of dissimilar metals.
【００３６】その後、先の無電解メッキと同様のプロセ
スで、ＣｏＰあるいはＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷ
Ｐ、ＮｉＭｏＰ等を選択的に無電解メッキで形成し、図
１（ｇ）に示すように、配線層５を上面から保護するバ
リアメタル７を形成する。バリアメタル７の厚さは、例
えば３０ｎｍ程度である。After that, CoP, CoWP, CoMoP, and NiW are processed by the same process as the above electroless plating.
P, NiMoP, etc. are selectively formed by electroless plating, and a barrier metal 7 for protecting the wiring layer 5 from the upper surface is formed as shown in FIG. The thickness of the barrier metal 7 is, for example, about 30 nm.
【００３７】最後に、上記バリアメタル７の無電解メッ
キと連続的に、ＣｏＳｉＰやＮｉＳｉＰ等を無電解メッ
キにより成膜し、これをシリサイド化して図１（ｈ）に
示すような酸化防止膜８を形成する。酸化防止膜８の厚
さは、例えば１〜１０ｎｍ程度である。Finally, a film of CoSiP, NiSiP or the like is formed by electroless plating continuously with the electroless plating of the barrier metal 7, and the film is silicidized to form an antioxidant film 8 as shown in FIG. 1 (h). To form. The thickness of the antioxidant film 8 is, for example, about 1 to 10 nm.
【００３８】以上、配線形成の一例について説明した
が、本発明は、これ以外にも種々の配線構造に適用する
ことが可能である。そこで次に、本発明を適用した配線
構造及び配線形成方法の変形例について説明する。Although an example of wiring formation has been described above, the present invention can be applied to various wiring structures other than this. Therefore, next, a modification of the wiring structure and the wiring forming method to which the present invention is applied will be described.
【００３９】本例では、図２に示すように、ウエハ上に
積層したＳｉＯ２等からなる絶縁層１１ａにエッチング
法等によって第１配線層１２ａ（その壁面にはバリア膜
１３ａが設けられている。）を形成し、この上にＳｉＮ
からなるバリア膜１４ａ、１４ｂや、ＳｉＯ２からなる
絶縁層１１ｂ、１１ｃ等の絶縁層を順次に積層後、更に
エッチング等により接続孔及び配線溝が形成されてい
る。そして、接続孔及び配線溝を含む表面にバリア膜１
３ｂが形成され、この上に、メッキの核となるシード層
を形成後に、銅の電気メッキ層を形成し、これを研磨す
ることにより、接続孔及び配線溝以外のシード層及びバ
リア膜１３ｂが選択的に研磨され、接続孔に接続配線１
２ｂ、配線溝に第２配線層１２ｃが同時に形成されてい
る。In this example, as shown in FIG. 2, the first wiring layer 12a (the barrier film 13a is provided on the wall surface of the first wiring layer 12a is formed on the insulating layer 11a made of SiO 2 or the like laminated on the wafer by an etching method or the like. .) Is formed, and SiN is formed on this.
After sequentially laminating the barrier films 14a and 14b made of SiO 2 and the insulating layers 11b and 11c made of SiO 2 , etc., the connection holes and the wiring grooves are formed by etching or the like. Then, the barrier film 1 is formed on the surface including the connection hole and the wiring groove.
3b is formed, and after forming a seed layer serving as a plating nucleus, a copper electroplating layer is formed, and by polishing this, the seed layer other than the connection hole and the wiring groove and the barrier film 13b are formed. Selectively polished and connecting wiring 1 in the connection hole
2b, the second wiring layer 12c is simultaneously formed in the wiring groove.
【００４０】このような配線構造において、第２配線層
１２ｃの表面の触媒層１５を形成し、無電解メッキによ
り選択的にＣｏＷＰ等からなるバリア膜１６及びＣｏＳ
ｉＰやＮｉＳｉＰ等からなる酸化防止膜１７を連続的に
形成する。これら触媒層１５やバリア膜１６、酸化防止
膜１７の形成方法は、先に述べた通りである。In such a wiring structure, the catalyst layer 15 on the surface of the second wiring layer 12c is formed, and the barrier film 16 and CoS made of CoWP or the like are selectively formed by electroless plating.
The antioxidant film 17 made of iP, NiSiP, or the like is continuously formed. The method for forming the catalyst layer 15, the barrier film 16, and the antioxidant film 17 is as described above.
【００４１】なお、上記の例では、銅拡散防止として、
ＳｉＮからなるバリア膜１４ａ，１４ｂ，１４ｃで銅配
線を覆っているが、全ての層の銅配線をＣｏＷＰ等の無
電解メッキ膜で被覆し、これらバリア膜１４ａ，１４
ｂ，１４ｃを省略することもできる。図３は、かかる配
線構造例を示すものであり、本例ではバリア膜１３ａ，
１３ｂ，１３ｃが省略されており、第１配線層１２ａ、
接続配線１２ｂ及び第２配線層１２は、ＣｏＷＰ等の無
電解メッキ膜からなるバリア膜２１ａ、２１ｂで覆われ
ている。In the above example, to prevent copper diffusion,
Although the copper wirings are covered with the barrier films 14a, 14b, 14c made of SiN, the copper wirings of all the layers are covered with an electroless plating film such as CoWP to form the barrier films 14a, 14c.
b and 14c can be omitted. FIG. 3 shows an example of such a wiring structure. In this example, the barrier film 13a,
13b and 13c are omitted, and the first wiring layer 12a,
The connection wiring 12b and the second wiring layer 12 are covered with barrier films 21a and 21b made of an electroless plating film such as CoWP.
【００４２】そして、第１配線層１２ａの表面及び第２
配線層１２ｃの表面は、触媒層２２ａ、２２ｂを介して
ＣｏＷＰ等からなるバリア膜２３ａ、２３ｂが形成され
ており、各バリア膜２３ａ、２３ｂ上には酸化防止膜２
４ａ、２４ｂが形成されている。The surface of the first wiring layer 12a and the second
Barrier films 23a and 23b made of CoWP or the like are formed on the surface of the wiring layer 12c via the catalyst layers 22a and 22b, and the antioxidant film 2 is formed on each of the barrier films 23a and 23b.
4a and 24b are formed.
【００４３】[0043]
【発明の効果】以上の説明からも明らかなように、本発
明によれば、バリア膜上にシリサイド膜を酸化防止膜と
して形成しているので、バリア膜の酸化を確実に防止す
ることができ、半導体装置の信頼性を大幅に向上するこ
とが可能である。また、上記酸化防止膜は、無電解メッ
キによりバリア膜成膜後、連続的に、しかも選択的に形
成することができ、酸化防止膜無電解メッキのための前
処理も必要ない。さらに、バリア膜と酸化防止膜は、無
電解メッキによる連続成膜により形成することができ、
同じ装置内での処理が可能である。あるいは、同じ装置
を並べることで処理が可能である。したがって、プロセ
スに大きな変更を必要とせず、半導体装置製造上、極め
て有利である。As is apparent from the above description, according to the present invention, since the silicide film is formed on the barrier film as the antioxidant film, it is possible to reliably prevent the barrier film from being oxidized. Therefore, the reliability of the semiconductor device can be significantly improved. Further, the above-mentioned antioxidant film can be formed continuously and selectively after the barrier film is formed by electroless plating, and no pretreatment for the antioxidant film electroless plating is required. Further, the barrier film and the antioxidant film can be formed by continuous film formation by electroless plating,
Processing within the same device is possible. Alternatively, processing can be performed by arranging the same devices. Therefore, it does not require a large change in the process, and is extremely advantageous in manufacturing a semiconductor device.
【図１】半導体装置における配線形成プロセスの一例を
示すものであり、（ａ）は絶縁層への配線溝形成工程を
示す概略断面図、（ｂ）は触媒層形成工程を示す概略断
面図、（ｃ）は触媒層除去工程を示す概略断面図、
（ｄ）は無電解メッキによるバリア膜形成工程を示す概
略断面図、（ｅ）は配線形成工程を示す概略断面図、
（ｆ）は配線上への触媒層形成工程を示す概略断面図、
（ｇ）は配線層上へのバリア膜形成工程を示す概略断面
図、（ｈ）は酸化防止膜形成工程を示す概略断面図であ
る。1A and 1B show an example of a wiring forming process in a semiconductor device, wherein FIG. 1A is a schematic sectional view showing a wiring groove forming step in an insulating layer, and FIG. 1B is a schematic sectional view showing a catalyst layer forming step. (C) is a schematic sectional view showing a catalyst layer removing step,
(D) is a schematic sectional view showing a barrier film forming step by electroless plating, (e) is a schematic sectional view showing a wiring forming step,
(F) is a schematic cross-sectional view showing a step of forming a catalyst layer on a wiring,
(G) is a schematic sectional view showing a barrier film forming step on the wiring layer, and (h) is a schematic sectional view showing an antioxidant film forming step.
【図２】本発明を適用した他の配線構造例を示す概略断
面図である。FIG. 2 is a schematic cross-sectional view showing another wiring structure example to which the present invention is applied.
【図３】ＳｉＮバリア膜を省略した場合の配線構造の一
例を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of a wiring structure when a SiN barrier film is omitted.
５ 配線層、６ 触媒活性層、７ バリアメタル、８
酸化防止膜、１２ａ 第１配線層、１２ｂ 接続配線、
１２ｃ 第２配線層、１５，２２ａ，２２ｂ 触媒層、
１６，２３ａ，２３ｂ バリア膜、１７，２４ａ，２４
ｂ 酸化防止膜5 wiring layers, 6 catalytically active layers, 7 barrier metals, 8
Antioxidation film, 12a first wiring layer, 12b connection wiring,
12c Second wiring layer, 15, 22a, 22b Catalyst layer,
16, 23a, 23b Barrier film, 17, 24a, 24
b Antioxidant film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 Ｈ０１Ｌ 21/28 ３０１Ｚ 21/3205 21/88 Ｒ (72)発明者 駒井 尚紀 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 堀越 浩 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大岡 豊 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 由尾 啓 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4K022 AA02 AA05 BA06 BA12 BA14 BA16 BA24 CA07 CA26 DA03 DB02 DB06 4M104 BB04 BB07 BB36 CC01 DD16 DD17 DD22 DD52 DD53 DD75 DD78 DD81 DD84 EE08 EE14 EE17 EE18 FF18 FF21 HH08 HH14 HH20 5F033 HH07 HH11 HH15 HH25 JJ01 JJ07 JJ11 JJ15 KK07 KK11 KK15 KK25 LL06 MM02 MM08 MM12 MM13 NN06 NN07 PP27 PP28 PP33 QQ09 QQ37 QQ46 QQ53 QQ70 QQ73 QQ94 QQ96 RR04 RR06 RR21 XX02 XX03 XX20 XX24 XX27 XX28 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/28 H01L 21/28 301Z 21/3205 21/88 R (72) Inventor Naoki Komai Shinagawa-ku, Tokyo Kita-Shinagawa 6-35 Soni Co., Ltd. (72) Inventor Hiroshi Horikoshi 6-7-35 Kita-Shinagawa, Tokyo Shinagawa-ku Kita-Shinagawa (72) Inventor Yutaka Ooka Kita-Shinagawa, Shinagawa-ku, Tokyo 6-735 Sony Corporation (72) Inventor Kei Yuo 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 4K022 AA02 AA05 BA06 BA12 BA14 BA16 BA24 CA07 CA26 DA03 DB02 DB06 4M104 BB04 BB07 BB36 CC01 DD16 DD17 DD22 DD52 DD53 DD75 DD78 DD81 DD84 EE08 EE14 EE17 EE18 FF18 FF21 HH08 HH14 HH20 5F033 HH07 HH11 HH15 HKK25 JJ01 JJ07 JJ11 KK11 KK15 KK15 KK11 KK11 MM08 MM12 MM13 NN06 NN07 PP27 PP28 PP33 QQ09 QQ37 QQ46 QQ53 QQ70 QQ73 QQ94 QQ96 RR04 RR06 RR21 XX02 XX03 XX20 XX24 XX27 XX28
Claims (11)
により銅拡散防止機能を有するバリア膜が形成され、そ
の上に前記バリア膜の酸化防止膜が形成されていること
を特徴とする半導体装置。1. A barrier film having a copper diffusion preventing function is formed on a metal wiring containing copper by an electroless plating method, and an antioxidant film of the barrier film is formed thereon. Semiconductor device.
ル合金から選ばれる少なくとも１種からなることを特徴
とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the barrier film is made of at least one selected from a cobalt alloy and a nickel alloy.
タングステン、モリブデン、リン、ホウ素から選ばれる
少なくとも１種を含むことを特徴とする請求項２記載の
半導体装置。3. The cobalt alloy or the nickel alloy,
The semiconductor device according to claim 2, comprising at least one selected from tungsten, molybdenum, phosphorus, and boron.
合金、ニッケル、ニッケル合金から選ばれる少なくとも
１種がシリサイド化された膜であることを特徴とする請
求項１記載の半導体装置。4. The semiconductor device according to claim 1, wherein the antioxidant film is a film in which at least one selected from cobalt, cobalt alloy, nickel, and nickel alloy is silicided.
により銅拡散防止機能を有するバリア膜を形成し、その
上に連続して無電解メッキ法により前記バリア膜の酸化
防止膜を形成することを特徴とする半導体装置の製造方
法。5. A barrier film having a copper diffusion preventing function is formed on a metal wiring containing copper by an electroless plating method, and an antioxidant film of the barrier film is continuously formed thereon by an electroless plating method. A method of manufacturing a semiconductor device, comprising:
ル合金から選ばれる少なくとも１種により形成すること
を特徴とする請求項５記載の半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 5, wherein the barrier film is formed of at least one selected from a cobalt alloy and a nickel alloy.
タングステン、モリブデン、リン、ホウ素から選ばれる
少なくとも１種を含むことを特徴とする請求項６記載の
半導体装置の製造方法。7. The cobalt alloy or nickel alloy,
7. The method for manufacturing a semiconductor device according to claim 6, further comprising at least one selected from tungsten, molybdenum, phosphorus and boron.
後、無電解メッキ法によりバリア膜を形成することを特
徴とする請求項５記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 5, wherein a catalyst layer is formed on the metal wiring, and then a barrier film is formed by an electroless plating method.
の相違を利用して上記金属配線上に選択的に形成するこ
とを特徴とする請求項８記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8, wherein the catalyst layer is selectively formed on the metal wiring by utilizing a difference in ionization tendency of different metals.
酸化防止膜は、酸素を含まない雰囲気中で熱処理を施し
シリサイド化することを特徴とする請求項５記載の半導
体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 5, wherein the antioxidation film formed by the electroless plating method is subjected to heat treatment in an atmosphere containing no oxygen to be silicidized.
酸化防止膜は、アルゴンイオン照射によりシリサイド化
することを特徴とする請求項５記載の半導体装置の製造
方法。11. The method of manufacturing a semiconductor device according to claim 5, wherein the antioxidation film formed by the electroless plating method is silicidized by argon ion irradiation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378427A JP3820975B2 (en) | 2001-12-12 | 2001-12-12 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378427A JP3820975B2 (en) | 2001-12-12 | 2001-12-12 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179000A true JP2003179000A (en) | 2003-06-27 |
| JP3820975B2 JP3820975B2 (en) | 2006-09-13 |
Family
ID=19186150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378427A Expired - Fee Related JP3820975B2 (en) | 2001-12-12 | 2001-12-12 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3820975B2 (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040039591A (en) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | Method for forming a copper anti-diffusion film and Method for manufacturing a copper metal line using the same |
| US6969911B2 (en) | 2003-10-24 | 2005-11-29 | Oki Electric Industry Co., Ltd. | Wiring structure of semiconductor device and production method of the device |
| WO2006028260A1 (en) * | 2004-09-08 | 2006-03-16 | Ebara Corporation | Method and apparatus for forming metal film |
| WO2006134899A1 (en) * | 2005-06-13 | 2006-12-21 | Tohoku University | Thin film transistor, wiring board and electronic device manufacturing method |
| JP2008517154A (en) * | 2004-10-18 | 2008-05-22 | エントン インコーポレイテッド | Electroless plating of cobalt and nickel in microelectronics |
| JP2009501274A (en) * | 2005-07-13 | 2009-01-15 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Electroless NiWP adhesion and capping layer for TFT copper gate process |
| JP2010050190A (en) * | 2008-08-20 | 2010-03-04 | Renesas Technology Corp | Method of manufacturing semiconductor device, and semiconductor device |
| US7910476B2 (en) | 2005-10-28 | 2011-03-22 | Applied Materials, Inc. | Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop |
| JP2012031501A (en) * | 2010-06-30 | 2012-02-16 | Fujifilm Corp | Method and liquid for preventing oxidation on metallic film surface |
| JP2012129521A (en) * | 2010-12-16 | 2012-07-05 | Soytec | Method of coupling semiconductor structures directly to each other, and coupled semiconductor structure formed by using that method |
| US8778773B2 (en) | 2010-12-16 | 2014-07-15 | Soitec | Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods |
| JP2014145110A (en) * | 2013-01-29 | 2014-08-14 | Koa Corp | Electroless plating bath, method of producing molybdenum trioxide film and chemical sensor |
| JP2017071121A (en) * | 2015-10-07 | 2017-04-13 | エスアイアイ・プリンテック株式会社 | Method for manufacturing liquid ejecting head |
| KR101866254B1 (en) * | 2010-06-30 | 2018-06-11 | 후지필름 가부시키가이샤 | Method of preventing oxidation of metal film surface and solution of preventing oxidation |
Citations (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245964A (en) * | 1987-03-31 | 1988-10-13 | Kanegafuchi Chem Ind Co Ltd | Laminated solar cell |
| JPH0199239A (en) * | 1987-10-13 | 1989-04-18 | Hitachi Ltd | Semiconductor device |
| JPH02125447A (en) * | 1988-06-22 | 1990-05-14 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPH04232923A (en) * | 1990-12-28 | 1992-08-21 | Sanyo Electric Co Ltd | Production of electrode substrate for display device |
| JPH04282836A (en) * | 1990-10-22 | 1992-10-07 | Internatl Business Mach Corp <Ibm> | Improvement of barrier in thin film laminate |
| JPH066012A (en) * | 1992-06-16 | 1994-01-14 | Ebara Corp | Coating structure for electric circuit |
| JPH0864799A (en) * | 1994-08-18 | 1996-03-08 | Toshiba Corp | Semiconductor chip, semiconductor device using it and manufacture thereof |
| US5674787A (en) * | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
| JPH10229084A (en) * | 1997-02-14 | 1998-08-25 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure of semiconductor device and manufacture thereof |
| JPH11312682A (en) * | 1998-01-28 | 1999-11-09 | Interuniv Micro Electronica Centrum Vzw | Metallic wiring structure using fluorine-containing dielectric and manufacture thereof |
| JP2000252279A (en) * | 1999-02-25 | 2000-09-14 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure and its manufacture |
| JP2000306914A (en) * | 1999-04-05 | 2000-11-02 | Motorola Inc | Semiconductor device and manufacture of the same |
| US6144099A (en) * | 1999-03-30 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor metalization barrier |
| JP2001015549A (en) * | 1999-06-30 | 2001-01-19 | Nec Corp | Semiconductor device and its manufacture |
| JP2001230220A (en) * | 2000-02-18 | 2001-08-24 | Sony Corp | Method of manufacturing semiconductor device |
| JP2001267357A (en) * | 2000-02-18 | 2001-09-28 | Texas Instr Inc <Ti> | Structure of bonding pad of copper metallized integrated circuit and manufacturing method for the same |
| JP2001284453A (en) * | 2000-02-22 | 2001-10-12 | Internatl Business Mach Corp <Ibm> | Method for forming double layer low dielectric barrier for interconnection and device wherein the barrier is formed |
| JP2001323381A (en) * | 2000-05-16 | 2001-11-22 | Sony Corp | Plating method and plated structure |
| JP2001338927A (en) * | 2000-05-29 | 2001-12-07 | Sony Corp | Method of manufacturing semiconductor device |
| JP2002043315A (en) * | 2000-07-26 | 2002-02-08 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP2002118111A (en) * | 2000-10-12 | 2002-04-19 | Sony Corp | Semiconductor device and its manufacturing method |
| JP2002367998A (en) * | 2001-06-11 | 2002-12-20 | Ebara Corp | Semiconductor device and manufacturing method therefor |
| JP2003045877A (en) * | 2001-08-01 | 2003-02-14 | Sharp Corp | Semiconductor device and its manufacturing method |
| JP2003051538A (en) * | 2001-05-28 | 2003-02-21 | Univ Waseda | V lsi wiring board and production method therefor |
| JP2003124217A (en) * | 2001-10-17 | 2003-04-25 | Ebara Corp | Semiconductor device and its manufacturing method |
| JP2003179057A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
-
2001
- 2001-12-12 JP JP2001378427A patent/JP3820975B2/en not_active Expired - Fee Related
Patent Citations (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245964A (en) * | 1987-03-31 | 1988-10-13 | Kanegafuchi Chem Ind Co Ltd | Laminated solar cell |
| JPH0199239A (en) * | 1987-10-13 | 1989-04-18 | Hitachi Ltd | Semiconductor device |
| JPH02125447A (en) * | 1988-06-22 | 1990-05-14 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPH04282836A (en) * | 1990-10-22 | 1992-10-07 | Internatl Business Mach Corp <Ibm> | Improvement of barrier in thin film laminate |
| JPH04232923A (en) * | 1990-12-28 | 1992-08-21 | Sanyo Electric Co Ltd | Production of electrode substrate for display device |
| JPH066012A (en) * | 1992-06-16 | 1994-01-14 | Ebara Corp | Coating structure for electric circuit |
| JPH0864799A (en) * | 1994-08-18 | 1996-03-08 | Toshiba Corp | Semiconductor chip, semiconductor device using it and manufacture thereof |
| US5674787A (en) * | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
| JPH10229084A (en) * | 1997-02-14 | 1998-08-25 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure of semiconductor device and manufacture thereof |
| JPH11312682A (en) * | 1998-01-28 | 1999-11-09 | Interuniv Micro Electronica Centrum Vzw | Metallic wiring structure using fluorine-containing dielectric and manufacture thereof |
| JP2000252279A (en) * | 1999-02-25 | 2000-09-14 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure and its manufacture |
| US6144099A (en) * | 1999-03-30 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor metalization barrier |
| JP2000306914A (en) * | 1999-04-05 | 2000-11-02 | Motorola Inc | Semiconductor device and manufacture of the same |
| JP2001015549A (en) * | 1999-06-30 | 2001-01-19 | Nec Corp | Semiconductor device and its manufacture |
| JP2001230220A (en) * | 2000-02-18 | 2001-08-24 | Sony Corp | Method of manufacturing semiconductor device |
| JP2001267357A (en) * | 2000-02-18 | 2001-09-28 | Texas Instr Inc <Ti> | Structure of bonding pad of copper metallized integrated circuit and manufacturing method for the same |
| JP2001284453A (en) * | 2000-02-22 | 2001-10-12 | Internatl Business Mach Corp <Ibm> | Method for forming double layer low dielectric barrier for interconnection and device wherein the barrier is formed |
| JP2001323381A (en) * | 2000-05-16 | 2001-11-22 | Sony Corp | Plating method and plated structure |
| JP2001338927A (en) * | 2000-05-29 | 2001-12-07 | Sony Corp | Method of manufacturing semiconductor device |
| JP2002043315A (en) * | 2000-07-26 | 2002-02-08 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP2002118111A (en) * | 2000-10-12 | 2002-04-19 | Sony Corp | Semiconductor device and its manufacturing method |
| JP2003051538A (en) * | 2001-05-28 | 2003-02-21 | Univ Waseda | V lsi wiring board and production method therefor |
| JP2002367998A (en) * | 2001-06-11 | 2002-12-20 | Ebara Corp | Semiconductor device and manufacturing method therefor |
| JP2003045877A (en) * | 2001-08-01 | 2003-02-14 | Sharp Corp | Semiconductor device and its manufacturing method |
| JP2003124217A (en) * | 2001-10-17 | 2003-04-25 | Ebara Corp | Semiconductor device and its manufacturing method |
| JP2003179057A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040039591A (en) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | Method for forming a copper anti-diffusion film and Method for manufacturing a copper metal line using the same |
| US6969911B2 (en) | 2003-10-24 | 2005-11-29 | Oki Electric Industry Co., Ltd. | Wiring structure of semiconductor device and production method of the device |
| US7211505B2 (en) | 2003-10-24 | 2007-05-01 | Oki Electric Industry Co., Ltd. | Production method for wiring structure of semiconductor device |
| US7498261B2 (en) | 2004-09-08 | 2009-03-03 | Ebara Corporation | Method and apparatus for forming metal film |
| WO2006028260A1 (en) * | 2004-09-08 | 2006-03-16 | Ebara Corporation | Method and apparatus for forming metal film |
| JP2006077275A (en) * | 2004-09-08 | 2006-03-23 | Ebara Corp | Method and device for depositing metal film |
| JP4503401B2 (en) * | 2004-09-08 | 2010-07-14 | 株式会社荏原製作所 | Method for forming metal film and method for forming wiring |
| JP2008517154A (en) * | 2004-10-18 | 2008-05-22 | エントン インコーポレイテッド | Electroless plating of cobalt and nickel in microelectronics |
| WO2006134899A1 (en) * | 2005-06-13 | 2006-12-21 | Tohoku University | Thin film transistor, wiring board and electronic device manufacturing method |
| JP2009501274A (en) * | 2005-07-13 | 2009-01-15 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Electroless NiWP adhesion and capping layer for TFT copper gate process |
| JP4659882B2 (en) * | 2005-07-13 | 2011-03-30 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Electroless NiWP adhesion and capping layer for TFT copper gate process |
| US7910476B2 (en) | 2005-10-28 | 2011-03-22 | Applied Materials, Inc. | Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop |
| JP2010050190A (en) * | 2008-08-20 | 2010-03-04 | Renesas Technology Corp | Method of manufacturing semiconductor device, and semiconductor device |
| JP2012031501A (en) * | 2010-06-30 | 2012-02-16 | Fujifilm Corp | Method and liquid for preventing oxidation on metallic film surface |
| KR101866254B1 (en) * | 2010-06-30 | 2018-06-11 | 후지필름 가부시키가이샤 | Method of preventing oxidation of metal film surface and solution of preventing oxidation |
| JP2012129521A (en) * | 2010-12-16 | 2012-07-05 | Soytec | Method of coupling semiconductor structures directly to each other, and coupled semiconductor structure formed by using that method |
| US8778773B2 (en) | 2010-12-16 | 2014-07-15 | Soitec | Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods |
| JP2014145110A (en) * | 2013-01-29 | 2014-08-14 | Koa Corp | Electroless plating bath, method of producing molybdenum trioxide film and chemical sensor |
| JP2017071121A (en) * | 2015-10-07 | 2017-04-13 | エスアイアイ・プリンテック株式会社 | Method for manufacturing liquid ejecting head |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3820975B2 (en) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4055319B2 (en) | Manufacturing method of semiconductor device | |
| EP1346408B1 (en) | Method of electroless introduction of interconnect structures | |
| US20050014359A1 (en) | Semiconductor device manufacturing method | |
| JP2004031586A5 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US7320935B2 (en) | Semiconductor device using an interconnect | |
| US7514353B2 (en) | Contact metallization scheme using a barrier layer over a silicide layer | |
| TWI290736B (en) | Semiconductor device and method for production thereof | |
| JP3820975B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW200422440A (en) | Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby | |
| JP2002093747A (en) | Method for forming conductor structure and the conductor structure, and method of manufacturing semiconductor device and semiconductor device | |
| US7988774B2 (en) | Electroless deposition of cobalt alloys | |
| US6534117B1 (en) | Electroless plating method and electroless plating solution | |
| JP2001323381A (en) | Plating method and plated structure | |
| US7064065B2 (en) | Silver under-layers for electroless cobalt alloys | |
| JP2003179057A (en) | Semiconductor device and method of manufacturing the same | |
| US6875260B2 (en) | Copper activator solution and method for semiconductor seed layer enhancement | |
| JP2002053971A (en) | Plating method, plating structure, method for producing semiconductor device, and semiconductor device | |
| JP2003179058A (en) | Method of manufacturing semiconductor device | |
| JP2004200273A (en) | Process for fabricating semiconductor device | |
| JP2003243499A (en) | Semiconductor device and its manufacturing method | |
| JP2003247077A (en) | Electroless plating method, and electroless plating device | |
| JP2007027177A (en) | Method of manufacturing semiconductor device | |
| JP2005536628A (en) | Electroless deposition method | |
| JP2003243389A (en) | Semiconductor device and its fabricating method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050517 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |