JP2001323381A - Plating method and plated structure - Google Patents
Plating method and plated structureInfo
- Publication number
- JP2001323381A JP2001323381A JP2000143620A JP2000143620A JP2001323381A JP 2001323381 A JP2001323381 A JP 2001323381A JP 2000143620 A JP2000143620 A JP 2000143620A JP 2000143620 A JP2000143620 A JP 2000143620A JP 2001323381 A JP2001323381 A JP 2001323381A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- wiring
- coupling agent
- plating method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、めっき方法及びめ
っき構造に関し、例えば半導体集積回路装置において、
接続孔又は配線溝への銅めっきによる銅配線を行うのに
好適なめっき方法及びめっき構造に関するものである。The present invention relates to a plating method and a plating structure, for example, in a semiconductor integrated circuit device.
The present invention relates to a plating method and a plating structure suitable for performing copper wiring by copper plating on connection holes or wiring grooves.
【０００２】[0002]
【従来の技術】従来、半導体ウエーハ上に形成する高密
度集積回路（以下、半導体装置と称する。）の微細な配
線の材料として、アルミニウム系合金が用いられてい
る。しかし、半導体装置の高速化をさらに高めるために
は、配線用材料として、より比抵抗の低い銅や銀等を用
いる必要がある。2. Description of the Related Art Conventionally, an aluminum alloy has been used as a material for fine wiring of a high-density integrated circuit (hereinafter, referred to as a semiconductor device) formed on a semiconductor wafer. However, in order to further increase the speed of the semiconductor device, it is necessary to use copper, silver, or the like having a lower specific resistance as a wiring material.
【０００３】特に、銅は、比抵抗が１．８μΩ−ｃｍと
低く、半導体装置の高速化に有利な上に、エレクトロマ
イグレーション耐性がアルミニウム系合金に比べて一桁
程高いため、次世代の材料として期待されている。In particular, copper has a low specific resistance of 1.8 μΩ-cm, which is advantageous for increasing the speed of a semiconductor device, and has an electromigration resistance that is about an order of magnitude higher than that of an aluminum alloy. It is expected as.
【０００４】ところで、半導体装置には、素子間を接続
するトレンチや多層配線間を電気的に接続するコンタク
トホール或いはビアホール（以下、トレンチ、コンタク
トホール或いはビアホールを接続孔と記す。）が多数形
成されている。通常、接続孔は、層間絶縁層に開口部を
形成し、そこに導電材料を埋め込むことにより形成され
る。In a semiconductor device, a large number of trenches for connecting elements and contact holes or via holes for electrically connecting multilayer wirings (hereinafter, trenches, contact holes or via holes are referred to as connection holes) are formed. ing. Usually, the connection hole is formed by forming an opening in the interlayer insulating layer and burying a conductive material therein.
【０００５】近年、その層間絶縁層に溝部を形成し、銅
で溝部を埋め込むことで溝配線を形成するシングルダマ
シン法、或いは、銅で溝部及び溝部の底部に設けられた
開口部を埋め込むことで、トレンチとビアホールを一体
に形成するデュアルダマシン法が実用化されつつある。In recent years, a groove is formed in the interlayer insulating layer, and a groove is formed by filling the groove with copper. A single damascene method, or a groove and an opening provided at the bottom of the groove are buried with copper. A dual damascene method for integrally forming a trench and a via hole is being put to practical use.
【０００６】図９〜図１２にデュアルダマシン法による
銅配線プロセスの一例の概略を示す。FIGS. 9 to 12 schematically show an example of a copper wiring process by a dual damascene method.
【０００７】まず、図９に示すように、ウエーハ１上に
積層したＳｉＮ３ａ及びＳｉＯ2 ２ａからなる絶縁層に
エッチング法等によって銅配線４ａ、４ｂ（その壁面に
はバリア層５ａが設けられている。）を形成し、この上
にＳｉＮ３ｂ、３ｃ、ＳｉＯ2 ２ｂ、２ｃなどの絶縁層
を順次に積層後、更にエッチング等により接続孔７ａ及
び配線溝７ｂが形成される。First, as shown in FIG. 9, copper wirings 4a and 4b (barrier layers 5a are provided on the wall surfaces) of an insulating layer made of SiN 3a and SiO 2 2a laminated on the wafer 1 by an etching method or the like. ) Is formed thereon, and insulating layers such as SiN 3b, 3c and SiO2 2b, 2c are sequentially laminated thereon, and then connection holes 7a and wiring grooves 7b are formed by etching or the like.
【０００８】次いで、図１０に示すように、接続孔７ａ
及び配線溝７ｂを含む表面にバリア層５ｂが形成され、
この上に、めっきの核となるシード層６を形成後に、図
１１に示すように銅の電気めっき層８を形成し、これを
研磨することにより、接続孔７ａ及び配線溝７ｂ以外の
シード層６及びバリア層５ｂが選択的に研磨され、図１
２に示すように、接続孔に銅配線８ａ、配線溝に銅配線
８ｂが同時に形成され、更にこの上にＳｉＮ３ｄが被覆
される。[0008] Then, as shown in FIG.
And a barrier layer 5b is formed on the surface including the wiring groove 7b,
After forming a seed layer 6 serving as a plating core thereon, a copper electroplating layer 8 is formed as shown in FIG. 11 and polished to form a seed layer other than the connection holes 7a and the wiring grooves 7b. 6 and the barrier layer 5b are selectively polished, and FIG.
As shown in FIG. 2, a copper wiring 8a is formed in the connection hole and a copper wiring 8b is formed in the wiring groove at the same time, and further covered with SiN 3d.
【０００９】接続孔に銅を精度良く埋め込む方法として
は、電解めっき法が近年注目されている。電解めっき法
によって形成した銅膜は、膜中の不純物濃度が低く、電
気抵抗も低いため、半導体集積回路の高速化に有利であ
る。しかし、銅の接続孔への埋め込み性は、電解めっき
法によって銅層を形成する際に、必要とされる下地層
（シード層）のステップカバレッジ（段差被覆性）に大
きく依存する。即ち、電解めっき法によって接続孔を埋
め込む際には、シード層のステップカバレッジが十分に
良好であることが要求される。As a method for accurately embedding copper in a connection hole, an electrolytic plating method has recently attracted attention. The copper film formed by the electrolytic plating method has a low impurity concentration in the film and a low electric resistance, which is advantageous in increasing the speed of a semiconductor integrated circuit. However, the embedding property of the copper into the connection hole largely depends on the required step coverage (step coverage) of the underlying layer (seed layer) when forming the copper layer by the electrolytic plating method. That is, when filling the connection holes by the electrolytic plating method, it is required that the step coverage of the seed layer is sufficiently good.
【００１０】[0010]
【発明が解決しようとする課題】シード層としては、Ｐ
ＶＤ（物理蒸着法）或いはＣＶＤ（化学蒸着法）により
形成された厚さ１００ｎｍ程度の銅層が用いられている
が、配線ルール０．１３μｍ以下で１：５以上の高アス
ペクト比の接続孔になるとＰＶＤ法では、カバレッジが
悪くなり、接続孔の側壁まで均一に成膜することが非常
に難しいという問題がある。The seed layer is made of P
A copper layer having a thickness of about 100 nm formed by VD (physical vapor deposition) or CVD (chemical vapor deposition) is used. In this case, the PVD method has a problem that coverage is deteriorated and it is very difficult to form a film uniformly to the side wall of the connection hole.
【００１１】また、ＣＶＤ法では、原材料費が大変高価
で、未だ実用向きではない。そこで、銅の無電解めっき
（化学還元めっき）によりシード層を形成し、ステップ
カバレッジを改善する試みもなされているが、無電解め
っきによって形成された銅の膜は、次工程でＣＭＰ（ケ
ミカルメカニカルポリッシュ）が行われ、接続孔部以外
にめっきされている余分な銅が除去されるが、その際、
次の〜に示すような問題が発生し易い。[0011] In addition, the raw material cost is very high in the CVD method, and it is not yet suitable for practical use. Attempts have been made to improve the step coverage by forming a seed layer by electroless plating of copper (chemical reduction plating). However, a copper film formed by electroless plating is not subjected to CMP (chemical mechanical plating) in the next step. Polishing) is performed to remove the excess copper that has been plated except for the connection holes.
The following problems are likely to occur.
【００１２】 ディッシング、つまり、広い部分のメ
タルの中央部が取れ過ぎて凹んでしまい、配線メタルの
断面積が不足する現象が発生することがある。[0012] Dishing, that is, a phenomenon in which a central portion of a wide portion of a metal is excessively removed and dented, resulting in an insufficient cross-sectional area of a wiring metal, may occur.
【００１３】即ち、図１３に示すように、ウエーハ１上
に形成された銅配線４とＳｉＯ2 層２の表面に形成され
た配線溝３７とを、接続孔３８を介して接続するように
配線溝３７にめっきにより埋め込まれた銅配線８Ａの表
面が凹み、ディッシング部９が発生する。その領域Ａは
１００μｍの広さに凹みの深さＢは８００Åに達するこ
とがある。That is, as shown in FIG. 13, a wiring groove is formed so that the copper wiring 4 formed on the wafer 1 and the wiring groove 37 formed on the surface of the SiO 2 layer 2 are connected via the connection hole 38. The surface of the copper wiring 8A embedded by plating in 37 is dented, and the dishing portion 9 is generated. The area A may have a width of 100 μm and the depth B of the depression may reach 800 °.
【００１４】 エロージョン（シンニング）、つま
り、パターン密度の高い部分が取れ過ぎて凹んでしま
い、配線メタルの断面積が不足する現象が発生すること
がある。[0014] Erosion (thinning), that is, a phenomenon in which a portion having a high pattern density is excessively removed and dented, resulting in an insufficient cross-sectional area of a wiring metal, may occur.
【００１５】即ち、図１４に示すように、ウエーハ１上
に形成された銅配線４とＳｉＯ2 層２の表面に形成され
た配線溝３９とを、接続孔４０を介して接続するように
配線溝３９にめっきにより埋め込まれた銅配線８Ｂ群の
領域Ｃが、全体的に凹んでエロージョン部１０が発生
し、例えば最も厳しい配線密度として、領域Ｃの３００
０μｍ内に約８９％（例えばＣｕ８μｍ、ＳｉＯ2 等１
μｍの繰返しパターンのときのＣｕが占める割合）以
上、Ｃｕが占める場合で深さＤは８００Åに達すること
がある。That is, as shown in FIG. 14, a wiring groove is formed so that the copper wiring 4 formed on the wafer 1 and the wiring groove 39 formed on the surface of the SiO 2 layer 2 are connected via the connection hole 40. The region C of the group of copper wirings 8B embedded by plating in the region 39 is entirely recessed, and the erosion portion 10 is generated.
Approximately 89% within 0 μm (for example, Cu 8 μm, SiO2
(the ratio occupied by Cu in the repetition pattern of μm) or more, and the depth D may reach 800 ° when occupied by Cu.
【００１６】 リセス、つまり、絶縁膜とメタルの境
界でメタル側が低くなる段差ができてしまう現象が発生
することがある。A phenomenon may occur in which a recess, that is, a step where the metal side is lowered at the boundary between the insulating film and the metal, is formed.
【００１７】即ち、図１５に示すように、上記したに
おける銅配線８Ｂ群の領域が全体的に凹むのとは異な
り、配線溝３９にめっきにより埋め込まれた銅配線８Ｂ
の表面が周囲のＳｉＯ2 層２の表面より凹み１１で形成
されることがある。That is, as shown in FIG. 15, the copper wiring 8B group embedded in the wiring groove 39 by plating is different from the above-mentioned region of the group of copper wirings 8B which is entirely recessed.
May be formed as a recess 11 from the surface of the surrounding SiO2 layer 2.
【００１８】 スクラッチ、ケミカルダメージ、つま
り、オープン、ショートや配線の抵抗値不良などを引き
起こすような現象を発生することがある。In some cases, a phenomenon that causes scratches, chemical damage, that is, open, short circuit, or defective wiring resistance may occur.
【００１９】即ち、図１６に示すように、上記したや
の如き凹みも発生せず平坦に仕上げられても、ＣＭＰ
による研磨の際に生じる銅くず等によるショート部１２
の発生や腐蝕部等２９が発生することがある。That is, as shown in FIG. 16, even if the surface is finished flat without forming the dents as described above, the CMP
Portion 12 caused by copper chips generated during polishing
Or a corroded portion 29 may occur.
【００２０】また、バリアメタルも同様に、ＣＭＰによ
り除去される場合があるが、この場合も上記のスクラ
ッチ、ケミカルダメージなどの問題点が発生するという
問題がある。Similarly, the barrier metal may be similarly removed by CMP, but also in this case, there is a problem that the above-mentioned problems such as scratches and chemical damage occur.
【００２１】また、バリアメタルは通常、銅配線とその
下地との間に、不所望な原子の拡散を防ぐために設ける
ものであるが、従来はこのバリアメタルを所望のパター
ンに選択的に形成する方法が存在しない。A barrier metal is usually provided between a copper wiring and its base to prevent undesired diffusion of atoms. Conventionally, this barrier metal is selectively formed in a desired pattern. There is no way.
【００２２】そこで本発明の目的は、孔及び溝状の被め
っき部に主としてバリアメタルを被着性良く、良好に形
成することのできる、優れためっき方法及びめっき構造
を提供することにある。It is therefore an object of the present invention to provide an excellent plating method and an excellent plating structure capable of forming a barrier metal mainly in a hole and a groove-shaped portion to be plated with good adherence and good formation.
【００２３】[0023]
【課題を解決するための手段】即ち、本発明は、絶縁層
の凹部にめっきを施すに際し、前記凹部を含む面上に触
媒層を形成する工程と、前記触媒層のうち前記凹部以外
の触媒層部分を除去し、前記凹部に前記触媒層を選択的
に残す工程と、この残された触媒層上において無電解め
っきによりバリア層を形成する工程とを有するめっき方
法（以下、本発明のめっき方法と称する。）に係るもの
である。That is, according to the present invention, there is provided a process for forming a catalyst layer on a surface including the concave portion when plating the concave portion of the insulating layer; A plating method comprising a step of removing a layer portion and selectively leaving the catalyst layer in the concave portion, and a step of forming a barrier layer on the remaining catalyst layer by electroless plating (hereinafter referred to as a plating method of the present invention). Method).
【００２４】本発明のめっき方法によれば、凹部に残さ
れた触媒層上に無電解めっきによりバリア層を選択的に
形成するので、触媒層が除去された凹部以外の部分には
バリア層は形成されず、触媒層が残された凹部のみにバ
リア層を選択的に形成することができる。従って、この
バリア層によって不所望な原子の拡散が確実に防止さ
れ、かつ、このバリア層上に形成される配線層の被着強
度が高められ、微細加工プロセスに有利な配線層を形成
できると共に、不要なめっきを除去するためのＣＭＰ工
程を省くことができるめっき方法を提供することができ
る。According to the plating method of the present invention, since the barrier layer is selectively formed by electroless plating on the catalyst layer left in the concave portion, the barrier layer is formed in a portion other than the concave portion where the catalyst layer has been removed. The barrier layer can be selectively formed only in the concave portion where the catalyst layer remains without being formed. Therefore, the diffusion of the undesired atoms is reliably prevented by the barrier layer, the adhesion strength of the wiring layer formed on the barrier layer is increased, and the wiring layer advantageous for the fine processing process can be formed. Also, it is possible to provide a plating method that can omit a CMP process for removing unnecessary plating.
【００２５】また、本発明は絶縁層の凹部にめっきが施
されているめっき構造であって、前記凹部に触媒層が選
択的に形成され、この触媒層上に無電解めっきによりバ
リア層が形成されているめっき構造（以下、本発明のめ
っき構造と称する。）に係るものである。Further, the present invention is a plating structure in which a concave portion of an insulating layer is plated, wherein a catalyst layer is selectively formed in the concave portion, and a barrier layer is formed on the catalyst layer by electroless plating. (Hereinafter, referred to as the plating structure of the present invention).
【００２６】本発明のめっき構造によれば、上記した本
発明のめっき方法に基づくめっきであるので、本発明の
めっき方法と同様な効果が奏せられるめっき構造を提供
することができる。According to the plating structure of the present invention, since the plating is based on the plating method of the present invention described above, it is possible to provide a plating structure having the same effect as the plating method of the present invention.
【００２７】[0027]
【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面参照下に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.
【００２８】上記した本発明のめっき方法及びめっき構
造においては、例えば図１（ｂ）に示すように、前記絶
縁層を有機材料又は無機材料で構成し、この絶縁層上に
カップリング剤を用いて前記触媒層を形成することが望
ましい。In the above-described plating method and plating structure of the present invention, for example, as shown in FIG. 1B, the insulating layer is made of an organic material or an inorganic material, and a coupling agent is formed on the insulating layer. It is preferable to form the catalyst layer by using the above method.
【００２９】そしてこの場合、カップリング剤としてシ
ランカップリング剤又はチタンカップリング剤を用いる
方がよい。In this case, it is preferable to use a silane coupling agent or a titanium coupling agent as the coupling agent.
【００３０】また、前記バリア層として、コバルト又は
コバルト化合物、或いはニッケル化合物からなるバリア
層を形成することが望ましい。It is desirable to form a barrier layer made of cobalt, a cobalt compound, or a nickel compound as the barrier layer.
【００３１】更に、前記バリア層上に配線層を連続的か
つ選択的に形成し、前記配線層の一部として、前記触媒
層上に前記バリア層を選択的に形成することが望まし
い。Furthermore, it is preferable that a wiring layer is continuously and selectively formed on the barrier layer, and the barrier layer is selectively formed on the catalyst layer as a part of the wiring layer.
【００３２】この場合、前記バリア層をＣｏ、ＣｏＰ、
ＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰで形成
することが望ましい。In this case, the barrier layer is made of Co, CoP,
It is desirable to form with CoWP, CoMoP, NiWP or NiMoP.
【００３３】また、前記配線層上に第２のバリア層を連
続的かつ選択的に形成してもよい。Further, a second barrier layer may be formed continuously and selectively on the wiring layer.
【００３４】この場合、前記配線層を形成後に、この配
線層上に触媒めっき、更にこのめっき面上に第２のバリ
ア層を連続的かつ選択的に形成することが望ましい。こ
の第２のバリア層も前記バリア層と同様に、コバルト又
はコバルト化合物、或いはニッケル化合物、例えばＣ
ｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷＰ又はＮｉ
ＭｏＰで形成することが望ましい。In this case, after forming the wiring layer, it is desirable to form a catalytic plating on the wiring layer and to form a second barrier layer continuously and selectively on the plated surface. This second barrier layer is made of cobalt or a cobalt compound or a nickel compound such as C
o, CoP, CoWP, CoMoP, NiWP or Ni
It is desirable to form with MoP.
【００３５】そして、前記配線層を銅で形成することが
望ましい。Preferably, the wiring layer is formed of copper.
【００３６】そして、前記触媒層をＳｉＯ2又はＳｉＮ
からなる無機材料で構成し、この絶縁層上に親水化処理
を施した後、前記カップリング剤を用いて前記触媒層を
形成することが望ましい。The catalyst layer is made of SiO 2 or SiN.
It is desirable that the catalyst layer is formed using an inorganic material made of the following, and after performing a hydrophilic treatment on the insulating layer, using the coupling agent.
【００３７】また、前記絶縁層をポリイミド系、ポリア
リーレンエーテル又はパーフロロ炭化水素系の有機材料
で構成し、この絶縁層上に前記カップリング剤を用いて
前記触媒層を形成することが望ましい。Preferably, the insulating layer is made of a polyimide-based, polyarylene ether or perfluorohydrocarbon-based organic material, and the catalyst layer is formed on the insulating layer using the coupling agent.
【００３８】また、例えば図５に示すように、前記凹部
以外の前記触媒層部分を機械的スクラビングによって除
去することが望ましい。Further, as shown in FIG. 5, for example, it is desirable to remove the catalyst layer portion other than the concave portion by mechanical scrubbing.
【００３９】この場合、図５に示すように前記スクラビ
ング時に、硫酸又はほうふっ化水素酸等を含む活性化液
を供給することが望ましい。In this case, as shown in FIG. 5, it is desirable to supply an activating liquid containing sulfuric acid or hydrofluoric acid during the scrubbing.
【００４０】更に、図５に示すように、前記スクラビン
グを被めっき物の被めっき面と共に他の面に対しても行
うことが望ましい。Further, as shown in FIG. 5, it is desirable that the scrubbing be performed not only on the surface of the object to be plated but also on the other surface.
【００４１】また、スクラビング時以外の待機時等に
は、前記スクラビングに用いるスクラバーを刷子、純水
及び塩酸等を用いて洗浄することが望ましい。Further, at the time of standby other than at the time of scrubbing, it is desirable to wash the scrubber used for the scrubbing with a brush, pure water, hydrochloric acid or the like.
【００４２】上記の如く構成することにより、前記配線
層を半導体装置の配線又はその下地として形成すること
ができる。With the above configuration, the wiring layer can be formed as a wiring of a semiconductor device or a base thereof.
【００４３】以下、本発明の実施の形態を更に具体的に
説明する。Hereinafter, embodiments of the present invention will be described more specifically.
【００４４】半導体ウエーハの絶縁膜上に無電解めっき
法によりバリアメタルを形成するためには、被めっき表
面上に触媒性の高い金属、例えばパラジウム（以下、Ｐ
ｄと称することがある。）等を用いて触媒化処理を施さ
なければならない。絶縁膜には、従来使用されているＳ
ｉＯ2、ＳｉＮのような無機膜と、低誘電率絶縁膜材料
として期待されている有機膜がある。In order to form a barrier metal on an insulating film of a semiconductor wafer by an electroless plating method, a metal having a high catalytic property, for example, palladium (hereinafter referred to as P) is formed on a surface to be plated.
It may be referred to as d. ) Must be used for the catalyzing treatment. For the insulating film, the conventionally used S
There are inorganic films such as iO 2 and SiN, and organic films expected as low dielectric constant insulating film materials.
【００４５】有機材料による絶縁膜は、微細化するデバ
イスの配線遅延を小さくし高速化するために、配線抵抗
の小さいＣｕ（銅）を使用するのと同時に、配線容量を
小さくする目的で実用化されつつあるものである。本実
施の形態では、それぞれの絶縁膜上への触媒化処理例に
ついて説明する。An insulating film made of an organic material is practically used for the purpose of reducing the wiring capacitance while using Cu (copper) having a low wiring resistance in order to reduce the wiring delay and increase the speed of the device to be miniaturized. Is being done. In this embodiment, an example of catalyzing treatment on each insulating film will be described.
【００４６】まず、無機材料による絶縁膜面への触媒化
処理としては、以下のような処理を行うことができる。First, the following treatment can be performed as a catalyst treatment for the insulating film surface with an inorganic material.
【００４７】＜触媒化処理＞ （親水化処理） まず、図１（ａ）に示すように、ウエーハ上のＳｉＯ2
又はＳｉＮからなる絶縁層２の表面に接続孔又は配線溝
（ここでは接続孔７）をフォトリソグラフィ技術により
形成し、この無機物の表面２７を水中で酸化することに
より親水化し、表面に−ＯＨ基を形成する。処理方法と
しては、オゾン水処理、硫酸過水処理、次亜塩素酸処
理、アンモニア過水処理、過マンガン酸アンモニウム処
理等、親水化処理ができる方法であればよい。[0047] <catalyzing treatment> (hydrophilic treatment) First, as shown in FIG. 1 (a), SiO on the wafer 2
Alternatively, a connection hole or a wiring groove (here, connection hole 7) is formed on the surface of the insulating layer 2 made of SiN by photolithography, and the surface 27 of the inorganic substance is oxidized in water to make it hydrophilic, so that the surface has an -OH group. To form As a treatment method, any method capable of performing a hydrophilic treatment such as an ozone water treatment, a sulfuric acid / hydrogen peroxide treatment, a hypochlorous acid treatment, an ammonia / hydrogen peroxide treatment, and an ammonium permanganate treatment may be used.
【００４８】（純水リンス） 親水化処理後は純水で洗浄する。(Rinse with pure water) After the hydrophilic treatment, the substrate is washed with pure water.
【００４９】（カップリング処理） 前記水酸化処理によって形成された−ＯＨ基とカップリ
ング剤を反応させて化学結合させる処理は、シランカッ
プリング剤又はチタンカップリング剤等を用いてよい
が、これは、炭化水素の分子鎖中又は／及びそのＳｉ又
はＴｉ原子と反対側の末端にアミノ基やチオール基な
ど、次プロセス中で使用されるパラジウムコロイド触媒
を保護しているスズと配位結合する能力を持つために最
も望ましい。(Coupling Treatment) The treatment for reacting the —OH group formed by the hydroxylation treatment with the coupling agent to form a chemical bond may use a silane coupling agent or a titanium coupling agent. Is coordinated with tin, which protects the palladium colloid catalyst used in the next process, such as an amino group or a thiol group in the hydrocarbon molecular chain and / or at the terminal opposite to the Si or Ti atom. Most desirable to have the ability.
【００５０】また、シランカップリング又はチタンカッ
プリング処理された表面は同分子の大きさの分だけ凹凸
ができ、粗面化される。従って、この処理をされた表面
に次プロセスの触媒金属のコロイドが吸着される程度の
親水性を保つことができれば十分である。このようなシ
ランカップリング剤又はチタンカップリング剤は、分子
鎖中又は末端に−ＯＨ基、−ＣＯＯＲ基、−ＯＲ基等
（Ｒはアルキル基）を含むものに代表される。Further, the surface subjected to the silane coupling or titanium coupling treatment has irregularities corresponding to the size of the same molecule, and is roughened. Therefore, it is sufficient that the treated surface can be kept hydrophilic enough to adsorb the colloid of the catalytic metal of the next process. Such a silane coupling agent or a titanium coupling agent is typified by one containing an —OH group, a —COOR group, an —OR group, or the like (R is an alkyl group) in the molecular chain or at the terminal.
【００５１】塩化第一スズで保護した触媒金属、例えば
パラジウムのコロイド溶液での処理によって、前記シラ
ンカップリング剤又は前記チタンカップリング剤中のア
ミノ基又はチオール基に前記パラジウムコロイドの保護
剤である塩化第一スズのスズ原子を配位結合させ、前記
パラジウムコロイドを結合させることができる。By treating with a colloidal solution of a catalytic metal, such as palladium, protected with stannous chloride, the amino group or thiol group in the silane coupling agent or the titanium coupling agent is a protective agent for the palladium colloid. The tin atom of stannous chloride can be coordinated to bind the palladium colloid.
【００５２】即ち、塩化第一スズで保護したＰｄコロイ
ド溶液を上記したカップリング処理後のウエーハに作用
させ、ウエーハ上のシランカップリング剤又はチタンカ
ップリング剤のアミノ基又はチオール基にＰｄコロイド
のスズ原子を配位結合させることによって、Ｐｄコロイ
ドを強固に結合させることができる。That is, the Pd colloid solution protected by stannous chloride is allowed to act on the wafer after the above-mentioned coupling treatment, and the Pd colloid is added to the amino group or thiol group of the silane coupling agent or titanium coupling agent on the wafer. By coordinating the tin atom, the Pd colloid can be firmly bonded.
【００５３】（純水リンス） カップリング処理後は純水でリンスする。(Rinse with pure water) After the coupling treatment, rinse with pure water.
【００５４】（触媒処理） シップレー社製のCatalyst9F、Enthone ＯＭＩ社製のEn
plate Activator444等を用い、被めっき表面にＰｄ等の
触媒作用の強い金属のコロイドを定着させる。(Catalyst Treatment) Catalyst 9F manufactured by Shipley, Enthone manufactured by Enthone OMI
Using a plate activator 444 or the like, a metal colloid having a strong catalytic action such as Pd is fixed on the surface to be plated.
【００５５】この場合、シップレー社製のキャタリスト
９ＦのようなＰｄコロイド触媒であれば何でもよいが、
半導体プロセスに使用するので、Ｐｄコロイドを保護し
ている保護剤が塩化第一スズであるＰｄコロイド触媒が
好ましい。In this case, any Pd colloid catalyst such as Catalyst 9F manufactured by Shipley may be used.
Pd colloid catalysts in which the protective agent protecting the Pd colloid is stannous chloride for use in semiconductor processes are preferred.
【００５６】（純水リンス） 触媒処理後は純水でリンスする。(Rinse with pure water) After the catalyst treatment, rinse with pure water.
【００５７】（活性化処理） シップレー社製のAccelerator19 、Accelerator240等を
用い、触媒処理で定着させたＰｄコロイドの表面を活性
化し、Ｐｄの表面を露出させる。この露出したＰｄは図
１（ｂ）において触媒層３０ａとして示すが、このＰｄ
上に還元された銅が後述の無電解めっきにより析出する
ことができる。(Activation Treatment) The surface of the Pd colloid fixed by the catalyst treatment is activated by using Accelerator 19, Accelerator 240 or the like manufactured by Shipley Co. to expose the Pd surface. This exposed Pd is shown as a catalyst layer 30a in FIG.
The copper reduced above can be deposited by electroless plating described below.
【００５８】そして、ＨＢＦ4 （フッ化ホウ素酸）やＨ
2 ＳＯ4 （硫酸）などの水溶液により、ウエーハの表面
に配位結合していない余剰の塩化第一スズを洗い流して
除去し、Ｐｄを露出させる。Then, HBF4 (fluoroboronic acid) or H
Excess stannous chloride not coordinated to the wafer surface is washed away with an aqueous solution such as 2SO4 (sulfuric acid) to expose Pd.
【００５９】この洗浄除去には、シップレー社製のアク
セレレータ１９のようなＨＢＦ4 を含む活性化剤が、品
質、性能上は最も好ましい。一方、同様にアクセレレー
タ２４０のような硫酸系の活性化剤は、品質、性能上は
やや難点があるものの環境上はより好ましい。For the cleaning and removal, an activator containing HBF4, such as Accelerator 19 manufactured by Shipley, is most preferable in terms of quality and performance. On the other hand, a sulfuric acid-based activator such as the accelerator 240 also has some difficulties in quality and performance, but is more environmentally preferable.
【００６０】上記のように−ＮＨ2 基や−ＳＨ基をを含
むシランカップリング剤又はチタンカップリング剤で予
め処理し、その後Ｐｄコロイドを配位結合させた場合
は、Ｐｄが表面に化学結合しているため強固に付着して
おり、超音波をかけながら活性化処理してもよい。この
場合、アスペクト比が１：４以上と高く、直径がφ０．
３μｍ以下の小さいブラインドホールでも、十分効果的
に処理され、φ０．１８μｍ、アスペクト比１：１０の
ホール内でも均一にめっきすることができる。As described above, when pretreatment with a silane coupling agent or a titanium coupling agent containing a -NH2 group or -SH group, and then coordination bonding of a Pd colloid, Pd is chemically bonded to the surface. Therefore, it is strongly adhered, and the activation treatment may be performed while applying ultrasonic waves. In this case, the aspect ratio is as high as 1: 4 or more and the diameter is φ0.
Even a small blind hole having a size of 3 μm or less can be sufficiently effectively treated, and can be uniformly plated even in a hole having a diameter of 0.18 μm and an aspect ratio of 1:10.
【００６１】この絶縁膜上へのシランカップリング剤に
よるＰｄイオン結合のメカニズムを図３に示す。FIG. 3 shows the mechanism of Pd ion binding to the insulating film by the silane coupling agent.
【００６２】例えば化学構造がＨ2Ｎ（ＣＨ2）3Ｓｉ
（ＯＣ2Ｈ5）3となっているシランカップリング剤の場
合、無機物あるいはシランカップリング剤同士と化学結
合を形成する加水分解基−Ｃ2Ｈ5と、無機物と化学結合
するアミノ基−ＮＨ2を有する。For example, the chemical structure is H 2 N (CH 2 ) 3 Si
In the case of a silane coupling agent having (OC 2 H 5 ) 3 , a hydrolyzing group —C 2 H 5 that forms a chemical bond with an inorganic substance or silane coupling agents, and an amino group —NH that chemically bonds with the inorganic substance With 2 .
【００６３】まず、加水分解基は水の存在下で分解さ
れ、図３（ａ）のように、アルコキシル基からシラノー
ルに変わり、分解生成物としてアルコールが発生する。First, the hydrolyzable group is decomposed in the presence of water, and as shown in FIG. 3A, the alkoxyl group is changed to silanol, and an alcohol is generated as a decomposition product.
【００６４】そして、図３（ｂ）のように、上記した親
水化処理で形成された酸化物あるいはメタル表面の−Ｏ
Ｈ基と反応し、無機表面と共有結合することになる。Then, as shown in FIG. 3B, the surface of the oxide or metal formed by the above-mentioned hydrophilic treatment is
It reacts with H groups and becomes covalently bonded to the inorganic surface.
【００６５】次に、アミノ基は図３（ｃ）に示すよう
に、Ｎの非共有電子対の供与を受けて触媒のＰｄ2+と配
位結合する。このようにして、化学結合により無機物同
士の強固な密着力を得ることができる。Next, as shown in FIG. 3 (c), the amino group is coordinated with Pd 2+ of the catalyst by receiving a lone pair of N. In this way, a strong adhesion between inorganic substances can be obtained by chemical bonding.
【００６６】次に、有機材料による絶縁膜面の触媒化処
理について説明する。Next, the process of catalyzing the insulating film surface with an organic material will be described.
【００６７】この場合、上記した無機材料の場合におけ
る親水化処理工程は必要でなくなる。元々、シランカッ
プリング剤は有機物と無機物の接着に利用されるもので
ある。従って、被めっき表面に−ＯＨ基を形成する必要
はなく、シランカップリング剤は有機ポリマーと直接化
学結合することになる。In this case, the hydrophilic treatment step in the case of the above-mentioned inorganic material is not required. Originally, a silane coupling agent is used for bonding an organic substance and an inorganic substance. Therefore, it is not necessary to form an -OH group on the surface to be plated, and the silane coupling agent is directly chemically bonded to the organic polymer.
【００６８】今後期待される有機材料としては、ポリイ
ミド系、ポリアリーレンエーテル、パーフロロ炭化水素
系などがある。例えば、ポリイミド系などは、側鎖とし
てアミノ基を持つ場合があり、その時のシランカップリ
ング剤との結合例を図４に示す。この場合、構造がＯ＝
Ｃ＝ＮＣ3Ｈ6Ｓｉ（ＯＣ2Ｈ5）3のシランカップリング
剤を利用することが適している。The organic materials expected in the future include polyimides, polyarylene ethers and perfluorohydrocarbons. For example, a polyimide or the like sometimes has an amino group as a side chain, and an example of bonding with a silane coupling agent at that time is shown in FIG. In this case, the structure is O =
It is suitable to use a silane coupling agent of C = NC 3 H 6 Si (OC 2 H 5 ) 3 .
【００６９】シランカップリング剤としては、各種の種
類があり、絶縁膜の有機材料により使い分けることがで
きる。その反応としては、 図４で示したようなポリマーの側鎖及び末端の官能基
と反応する。 ポリマー主鎖にグラフト反応する。 各種有機ポリマーとビニル（付加）共重合或いは縮合
重合する。 などが挙げられる。There are various types of silane coupling agents, which can be used depending on the organic material of the insulating film. As the reaction, it reacts with the side chain and terminal functional groups of the polymer as shown in FIG. Grafting reaction to polymer main chain. Vinyl (addition) copolymerization or condensation polymerization with various organic polymers. And the like.
【００７０】このように有機材料の絶縁層には直接シラ
ンカップリング剤が化学結合するため、強固な密着性を
得ることができる。また、触媒層のためのＰｄイオンに
対する結合は、前記したと同様にＮの非共有電子対の供
与を受けて触媒のＰｄ2+と配位結合となる。As described above, since the silane coupling agent is chemically bonded directly to the insulating layer of the organic material, strong adhesion can be obtained. In addition, the bond to the Pd ion for the catalyst layer is coordinated with Pd 2+ of the catalyst by receiving the lone pair of N as described above.
【００７１】＜選択無電解めっき方法＞工程１：不要部触媒層の除去 上記の触媒処理を行った後に、無電解めっきで、銅配線
を保護するバリアメタル５ａとしてＣｏＰ、ＣｏＷＰ、
ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰを成膜するが、そ
のままだとウエーハ全面にバリアメタル膜が均一に形成
されてしまうことになる。従って、無電解めっきを行う
前に、図１（ｃ）のように、ウエーハ表面の触媒層を機
械的にスクラバーを用いて除去する。<Selective Electroless Plating Method> Step 1: Removal of Unwanted Catalyst Layer After performing the above-mentioned catalytic treatment, CoP, CoWP, as a barrier metal 5a for protecting copper wiring by electroless plating.
CoMoP, NiWP or NiMoP is deposited, but if left as it is, a barrier metal film will be formed uniformly over the entire surface of the wafer. Therefore, before performing the electroless plating, as shown in FIG. 1C, the catalyst layer on the wafer surface is mechanically removed using a scrubber.
【００７２】図５は、そのスクラビング状態を示す概略
斜視図であるが、ノズル３４から薬液等３５を滴下しな
がら、ウエーハ４１を挟んで上下に配されたスクラバー
３３によるウエーハ４１の両面の研磨状態を示す。FIG. 5 is a schematic perspective view showing the scrubbing state. While a chemical solution 35 is dropped from a nozzle 34, both sides of the wafer 41 are polished by scrubbers 33 arranged vertically with the wafer 41 interposed therebetween. Is shown.
【００７３】このスクラビングには、例えば、ポリビニ
ールアルコールとポリアセタールとの混合物からなるロ
ーラーのようなスクラバー３３を用いると、寸法がミク
ロンよりも小さいトレンチやビアホールの溝やホール内
の触媒層は物理的に除去することは不可能であるため、
結果的に配線に必要な部分以外の触媒層だけを選択的に
除去することができる。For this scrubbing, for example, when a scrubber 33 such as a roller made of a mixture of polyvinyl alcohol and polyacetal is used, the catalyst layer in trenches and via holes having dimensions smaller than a micron and via holes is physically separated. Because it is impossible to remove
As a result, it is possible to selectively remove only the catalyst layer other than the portion necessary for the wiring.
【００７４】その後に無電解めっきを行うと、触媒層３
０ａのあるトレンチやビアホール内だけにバリアメタル
の膜が形成される。また、図５に示すように、機械的ス
クラビングをウエーハの裏面にも施しておけば、ウエー
ハの裏面に不必要なメタルの析出を防ぐこともできる。Thereafter, when electroless plating is performed, the catalyst layer 3
A barrier metal film is formed only in a trench or via hole having 0a. Also, as shown in FIG. 5, if mechanical scrubbing is applied to the back surface of the wafer, unnecessary metal deposition on the back surface of the wafer can also be prevented.
【００７５】スクラビング工程以外の触媒処理プロセス
については、スピンコータタイプあるいはディッピング
層タイプの装置を用いて行うことができる。The catalyst treatment process other than the scrubbing step can be carried out using a spin coater type or dipping layer type device.
【００７６】スクラビングのタイミングは次の及び
のように行うことができる。The timing of scrubbing can be performed as follows.
【００７７】、上記した触媒化処理で示した触媒処理
工程の後に、スクラバー３３に純水、或いは、ほうふつ
化水素酸や硫酸を含む活性化液３５を滴下しながらウエ
ットな状態でスクラビングを行い、機械的に或いは化学
的に触媒層（Ｐｄコロイド或いはＰｄ粒子）を除去す
る。After the catalyzing step shown in the above-mentioned catalyzing treatment, scrubbing is performed in a wet state while dropping pure water or an activating liquid 35 containing hydrofluoric acid or sulfuric acid into the scrubber 33. The catalyst layer (Pd colloid or Pd particles) is mechanically or chemically removed.
【００７８】、上記した触媒化処理で示した活性化処
理工程の後に、スクラバー３３に純水、或いは、ほうふ
っ化水素酸や硫酸を含む活性化液３５を滴下しながらウ
エットな状態でスクラビングを行い、機械的に或いは化
学的に触媒層（Ｐｄコロイド或いはＰｄ粒子）を除去す
る。After the activation treatment step shown in the above-mentioned catalysis treatment, pure water or an activation liquid 35 containing hydrofluoric acid or sulfuric acid is dropped into the scrubber 33, and scrubbing is performed in a wet state. Then, the catalyst layer (Pd colloid or Pd particles) is mechanically or chemically removed.
【００７９】いずれの場合もスクラバー３３はＰｄで汚
染されることになるので、使用していない待機時に、別
の刷子等と純水又は塩酸などＰｄを溶解除去できる薬品
とを使用して、スクラバー３３自体の自動洗浄を行うこ
とができる。In any case, the scrubber 33 is contaminated with Pd. Therefore, when the scrubber 33 is not in use, a scrubber using another brush or the like and a chemical such as pure water or hydrochloric acid capable of dissolving and removing Pd is used. Automatic cleaning of 33 itself can be performed.
【００８０】以上の如く、不要な触媒層を除去したウエ
ーハ表面の状態を図１（ｃ）は示している。FIG. 1C shows the state of the wafer surface from which the unnecessary catalyst layer has been removed as described above.
【００８１】工程２：バリアメタル層形成 図１（ｄ）のように無電解めっきにより、ＣｏＰあるい
はＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷＰ、ＮｉＭｏＰをバリ
アメタル５ａとして、接続孔７内のみに残留している触
媒層３０ａ上に成膜する。無電解めっきも前処理と同様
に、スピンコートタイプあるいはディッピング槽タイプ
の装置を用いて行うことができる。 Step 2: Formation of Barrier Metal Layer As shown in FIG. 1D, the catalyst layer remaining only in the connection hole 7 by using CoP or CoWP, CoMoP, NiWP, NiMoP as the barrier metal 5a by electroless plating. A film is formed on 30a. Electroless plating can be performed using a spin-coating type or dipping tank type apparatus as in the pretreatment.
【００８２】ＣｏＰ、ＣｏＷＰ、ＣｏＭｏＰの無電解め
っきは、以下のめっき液組成および条件で行うことがで
きる。 １．ＣｏＰの場合 組成 塩化コバルト：１０〜１００ｇ／ｌ グリシン：２〜５０ｇ／ｌ コハク酸アンモニウム：２〜５０ｇ／ｌ（りんご酸、ク
エン酸、マロン酸、ギ酸等のアンモニウム塩等） 次亜燐酸アンモニウム：２〜２００ｇ／ｌ（ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等） 水素化アンモニウム（ＴＭＡＨ等） 条件：５０〜９５℃、ｐＨ７〜１２Electroless plating of CoP, CoWP, and CoMoP can be performed under the following plating solution composition and conditions. 1. In the case of CoP Composition: Cobalt chloride: 10 to 100 g / l Glycine: 2 to 50 g / l Ammonium succinate: 2 to 50 g / l (ammonic acid, citric acid, malonic acid, formic acid, etc. ammonium salt) Ammonium hypophosphite: 2-200 g / l (formalin, glyoxylic acid, hydrazine, ammonium borohydride, etc.) Ammonium hydride (TMAH, etc.) Conditions: 50-95 ° C., pH 7-12
【００８３】２．ＣｏＷＰあるいはＣｏＭｏＰの場合 組成 塩化コバルト：１０〜１００ｇ／ｌ グリシン：２〜５０ｇ／ｌ コハク酸アンモニウム：２〜５０ｇ／ｌ（りんご酸、ク
エン酸、マロン酸、ギ酸等のアンモニウム塩等） タングステン酸アンモニウム：３〜３０ｇ／ｌ（モリブ
デン酸アンモニウム） 次亜燐酸アンモニウム：２〜２００ｇ／ｌ（ホルマリ
ン、グリオキシル酸、ヒドラジン、水素化ホウ素アンモ
ニウム等）、水素化アンモニウム（ＴＭＡＨ等） 条件：５０〜９５℃、ｐＨ８〜１２2. In the case of CoWP or CoMoP Composition Cobalt chloride: 10 to 100 g / l Glycine: 2 to 50 g / l Ammonium succinate: 2 to 50 g / l (ammonium salts such as malic acid, citric acid, malonic acid and formic acid) Ammonium tungstate : 3 to 30 g / l (ammonium molybdate) Ammonium hypophosphite: 2 to 200 g / l (formalin, glyoxylic acid, hydrazine, ammonium borohydride, etc.), ammonium hydride (TMAH, etc.) Conditions: 50 to 95 ° C. pH 8-12
【００８４】このように無電解めっき法で形成されたバ
リアメタル５ａは、銅配線（銅）８の側面を保護するも
のであって、触媒層３０ａによってコンフォーマルなつ
きまわりが可能であるため、半導体ウエーハの微細配線
接続孔内のカバレッジが極めて良いという利点を持って
いる。例えば、アスペクト比が１：５以上の接続孔内に
も均一なバリアメタルの形成が可能である。The barrier metal 5a formed by the electroless plating method as described above protects the side surface of the copper wiring (copper) 8, and since the catalyst layer 30a can provide a conformal covering, the This has the advantage that the coverage in the fine wiring connection hole of the wafer is extremely good. For example, a uniform barrier metal can be formed even in a connection hole having an aspect ratio of 1: 5 or more.
【００８５】工程３：配線層の形成 図１（ｅ）に示すように、バリアメタル５ａとして選択
的に成膜されたＣｏＰ、ＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷ
Ｐ又はＮｉＭｏＰ層を触媒活性層として、無電解めっき
により、接続孔７内に銅８を埋め込み配線層３１を形成
する。ＣｏはＣｕに比べて触媒活性度が高いため、表面
に何も処理を施す必要がなく、無電解めっきで銅を析出
させることができる。 Step 3: Formation of Wiring Layer As shown in FIG. 1E, CoP, CoWP, CoMoP, NiW selectively formed as a barrier metal 5a.
Using the P or NiMoP layer as a catalyst active layer, copper 8 is embedded in the connection hole 7 by electroless plating to form a wiring layer 31. Since Co has a higher catalytic activity than Cu, it is not necessary to perform any treatment on the surface, and copper can be deposited by electroless plating.
【００８６】無電解めっき浴および条件は、例えば、以
下を使用することができる。 組成 塩化銅：５〜５０ｇ／ｌ（硫酸銅、硝酸銅、スルファミ
ン酸銅でもよい） エチレンジアミン（キレート剤）：２０〜４０ｇ／ｌ
（ＥＤＴＡ（エチレンジアミン四酢酸）でもよい） 硝酸コバルト（還元剤）：２５〜２５０ｇ／ｌ 条件 めっき温度：２０〜６０℃、ｐＨ：７〜１２As the electroless plating bath and conditions, for example, the following can be used. Composition Copper chloride: 5 to 50 g / l (copper sulfate, copper nitrate, copper sulfamate may be used) Ethylenediamine (chelating agent): 20 to 40 g / l
(EDTA (ethylenediaminetetraacetic acid) may be used) Cobalt nitrate (reducing agent): 25 to 250 g / l Conditions Plating temperature: 20 to 60 ° C, pH: 7 to 12
【００８７】または以下のような組成も使用可能であ
る。 塩化銅：１０〜１００ｇ／ｌ（硫酸銅、硝酸銅、スルフ
ァミン酸銅等） グリシン：２〜５０ｇ／ｌ（他のアミノ酸等両性イオン
タイプのキレート剤） コハク酸アンモニウム：２〜５０ｇ／ｌ（リンゴ酸、ク
エン酸、マロン酸、ギ酸等のアンモニウム塩等） 次亜燐酸アンモニウム：２〜５０ｇ／ｌ（ホルマリン、
グリオキシル酸、ヒドラジン、水素化硼素アンモニウム
等） アンモニア水：５〜２００ｍｌ／ｌ（ｐＨを８〜１２の
範囲で必要な値に合わせる。） ラウリル硫酸アンモニウム：０．１〜２０ｍｇ／ｌ（ｐ
Ｈが酸性ではカチオン、アルカリ性ではアニオン活性
剤、または双方で非イオン活性剤が使用できる。）Alternatively, the following composition can be used. Copper chloride: 10 to 100 g / l (copper sulfate, copper nitrate, copper sulfamate, etc.) Glycine: 2 to 50 g / l (a chelating agent of zwitterion type such as other amino acids) Ammonium succinate: 2 to 50 g / l (apple) Acid, citric acid, malonic acid, ammonium salt such as formic acid, etc.) ammonium hypophosphite: 2 to 50 g / l (formalin,
Glyoxylic acid, hydrazine, ammonium borohydride, etc.) Aqueous ammonia: 5 to 200 ml / l (Adjust the pH to the required value in the range of 8 to 12.) Ammonium lauryl sulfate: 0.1 to 20 mg / l (p
If H is acidic, it can be a cationic, if alkaline, an anionic activator, or both can be a nonionic activator. )
【００８８】このように、バリアメタル５ａ上に配線材
料としての銅８を直接成膜できるため、金属結合で強固
な密着性を得ることができる。As described above, since the copper 8 as the wiring material can be formed directly on the barrier metal 5a, strong adhesion can be obtained by metal bonding.
【００８９】工程４：配線用Ｃｕ上へのバリアメタル形
成 図２（ｇ）に示すように、形成された銅配線８上に選択
的に再度バリアメタル５ｂを形成して銅配線８を保護す
る。しかし、Ｃｕは前記したようにＣｏに対して触媒活
性度が低いので、そのままＣｏＰ、ＣｏＷＰ、ＣｏＭｏ
Ｐ、ＮｉＷＰ又はＮｉＭｏＰの無電解めっき液により処
理しても何も析出しない。 Step 4: Barrier metal type on Cu for wiring
As shown in FIG. 2G, the barrier metal 5b is selectively formed again on the formed copper wiring 8 to protect the copper wiring 8. However, since Cu has low catalytic activity with respect to Co as described above, CoP, CoWP, CoMo
Nothing precipitates when treated with an electroless plating solution of P, NiWP or NiMoP.
【００９０】そこで、まずＰｄＣｌ2の塩酸溶液を用
い、Ｃｕの最表面をＰｄで置換させ、図２（ｆ）に示す
ように触媒活性層３０ｂを形成させる。これは、置換め
っきで、異種金属のイオン化傾向の相違を利用するもの
である。Therefore, first, the outermost surface of Cu is replaced with Pd using a hydrochloric acid solution of PdCl 2 to form a catalytically active layer 30b as shown in FIG. 2 (f). This utilizes the difference in ionization tendency between different metals in displacement plating.
【００９１】即ち、ＣｕはＰｄに比べ電気化学的に卑な
金属であるから、溶液中での溶解に伴って放出される電
子が、溶液中の貴金属であるＰｄイオンに転移し、卑金
属のＣｕ表面上にＰｄが形成される。必然的に金属では
ない絶縁膜２の表面にはＰｄの置換は起こらないため、
バリア層３０ｂは銅配線８上のみに形成される。また、
電気めっきにより銅配線８上に直接バリア層３０ｂを形
成することもできる。That is, since Cu is a metal that is electrochemically lower than Pd, electrons emitted upon dissolution in a solution are transferred to Pd ions, which are noble metals in the solution, and Cu is a base metal. Pd is formed on the surface. Since Pd substitution does not necessarily occur on the surface of the insulating film 2 which is not a metal,
The barrier layer 30b is formed only on the copper wiring 8. Also,
The barrier layer 30b can be formed directly on the copper wiring 8 by electroplating.
【００９２】本実施の形態では、３０〜５０℃、ｐＨ１
〜２のＰｄＣｌ2の塩酸溶液中で置換めっき処理を行っ
た。その後、工程２と同様のプロセスでバリアメタル５
ｂとして、銅配線８を上面から保護する（バリアメタル
５ａと共に銅配線８を全面から保護する）ＣｏＰあるい
はＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷＰ、ＮｉＭｏＰを選択
的に無電解めっきで形成することができる。しかし、上
記した工程３〜４に用いるバリア層の材料はＣｏＰ、Ｃ
ｏＷＰ、ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰに限ら
ず、また、配線の材料もＣｕに限らない。In the present embodiment, at 30 to 50 ° C., pH 1
2 was performed in a hydrochloric acid solution of PdCl 2 . Then, the barrier metal 5 is formed in the same process as in the step 2.
As b, CoP that protects the copper wiring 8 from the upper surface (protects the copper wiring 8 from the entire surface together with the barrier metal 5a) or CoWP, CoMoP, NiWP, NiMoP can be selectively formed by electroless plating. However, the material of the barrier layer used in the above steps 3 and 4 is CoP, C
The material is not limited to oWP, CoMoP, NiWP or NiMoP, and the material of the wiring is not limited to Cu.
【００９３】無電解めっきの一連の工程は、例えば図６
及び図７に示すスピンコートタイプ或いは図８に示すデ
ィッピング槽タイプの装置を用いて行うことができる。A series of steps of the electroless plating is described in, for example, FIG.
And a spin-coating type apparatus shown in FIG. 7 or a dipping tank type apparatus shown in FIG.
【００９４】図６及び図７は同一の装置の概略図であ
り、カップ１３内にはシャフト１４に支持されヒーター
２０を埋設したターンデーブル１５が設けられ、この上
に保持されるウエハー（図６〜図８においては集積回路
を形成段階のウエーハを指す。）４１は上方に配置され
たノズル１８（例えば１８ａはＯ3 と切換え可能な水洗
ノズル、１８ｂは水酸化処理ノズル、１８ｃはカップリ
ングノズル、１８ｄはＰｄコロイド触媒ノズル、１８ｅ
は活性化液ノズル）から所定の液体が供給され、また下
方に配置された裏面水洗ノズル１９からは洗浄水が供給
される。そして、ターンテーブル１５の回転に伴う気圧
は排気口１７から排出され、供給された洗浄水等は下方
の排水口１６から配出される。FIGS. 6 and 7 are schematic views of the same apparatus, in which a turntable 15 supported by a shaft 14 and having a heater 20 embedded therein is provided in a cup 13 and a wafer (FIG. 6) held thereon. 8 indicates a wafer at the stage of forming an integrated circuit. 41 is a nozzle 18 disposed above (for example, 18a is a washing nozzle switchable to O3, 18b is a hydroxylation nozzle, 18c is a coupling nozzle, 18d is a Pd colloid catalyst nozzle, 18e
A predetermined liquid is supplied from an activating liquid nozzle), and washing water is supplied from a back surface washing nozzle 19 disposed below. The air pressure accompanying the rotation of the turntable 15 is exhausted from an exhaust port 17, and the supplied washing water and the like are distributed from a drain port 16 below.
【００９５】図６は前処理工程を示し、各ノズル１８ａ
〜１８ｅ下の矢印は前記した各工程においてそれぞれ供
給される処理液の供給を示す。図７は無電解めっき工程
を示し、例えばこの工程における１８ａは温純水ノズ
ル、１８ｂは無電解めっき液ノズルであり、下の矢印は
この工程において供給される処理液の供給を示してい
る。そしてターンテーブル１５に埋設したヒーター２０
を２０（室温）〜９０℃にコントロールし、加温しため
っき液をかければ効果的であり無電解めっきを行うこと
ができる。FIG. 6 shows a pretreatment step, in which each nozzle 18a
Arrows below 18e indicate the supply of the processing liquid supplied in each of the above-described steps. FIG. 7 shows an electroless plating step. For example, in this step, 18a is a hot pure water nozzle, 18b is an electroless plating solution nozzle, and the lower arrow indicates the supply of the processing solution supplied in this step. And the heater 20 embedded in the turntable 15
Is controlled to 20 (room temperature) to 90 ° C., and a heated plating solution is applied, so that electroless plating can be performed.
【００９６】また、図８はディッピング槽タイプの概略
図であり、底部に超音波発振子２３を設置したディッピ
ング槽２１に配管２２から処理液２８が供給される。オ
ーバーフローする処理液２８は矢印で示すように一旦受
皿２４に落ちて排水口２５から排出される。ウエーハ４
１は直角回転機構２６のウエーハ保持部２７に保持され
て処理液２８に浸漬され、前記各工程に応じて所定の処
理液２８が供給されてそれぞれ所定の処理がなされる。FIG. 8 is a schematic view of a dipping tank type, in which a processing liquid 28 is supplied from a pipe 22 to a dipping tank 21 having an ultrasonic oscillator 23 installed at the bottom. The overflowing processing liquid 28 once drops into the receiving tray 24 as shown by the arrow and is discharged from the drain port 25. Wafer 4
1 is held in a wafer holding portion 27 of a right-angle rotation mechanism 26 and immersed in a processing liquid 28, and a predetermined processing liquid 28 is supplied according to each of the above-described steps, and a predetermined processing is performed.
【００９７】これらの装置はいずれもｐＨにより常温か
ら９０℃までの温度範囲で幅広く使用できる。しかも全
温度範囲で液は極めて安定であり分解しない。そして処
理液で汚染させないために、シールが可能なスピンカッ
プを用いるのがより望ましい。しかし、上面にフィルム
等を貼って予めシールしておけばディッピング槽も使用
できる。またいずれも超音波を利用するのがより望まし
く、その波長は任意でよいが、ブラインドホールの径が
１μｍ以下と小さいので、１ＭＨｚ以上の高周波数であ
る方が望ましい。Each of these devices can be widely used in a temperature range from normal temperature to 90 ° C. depending on pH. Moreover, the liquid is extremely stable over the entire temperature range and does not decompose. It is more desirable to use a spin cup that can be sealed so as not to contaminate the processing liquid. However, if a film or the like is pasted on the upper surface and sealed in advance, a dipping tank can be used. In addition, it is more preferable to use ultrasonic waves, and any wavelength may be used. However, since the diameter of the blind hole is as small as 1 μm or less, a high frequency of 1 MHz or more is preferable.
【００９８】この場合、前記各プロセス後の洗浄に、溶
存酸素が１％以下である洗浄水又は液建水を用いること
が望ましい。即ち、洗浄水及び液建て水として、溶存酸
素を１％以下に低下させて用いることにより、めっき膜
の酸化を防ぎ、電導率を高くすることができる。In this case, it is desirable to use cleaning water or liquid building water having a dissolved oxygen of 1% or less for cleaning after each of the above processes. That is, by using the dissolved oxygen as the washing water and the liquid-forming water with the dissolved oxygen reduced to 1% or less, the oxidation of the plating film can be prevented and the conductivity can be increased.
【００９９】以上のようにして、無電解めっきにより選
択的に接続孔内にだけバリアメタル層と銅配線を形成す
ることができる。従って、バリアメタル及び銅配線のＣ
ＭＰ工程を省くことができるようになる。As described above, the barrier metal layer and the copper wiring can be selectively formed only in the connection holes by electroless plating. Therefore, C of barrier metal and copper wiring
The MP step can be omitted.
【０１００】本実施の形態によれば、被めっき面である
凹部を含む面上に触媒層３０ａを形成後、スクラビング
処理によって凹部以外の面の触媒層３０ａを除去するの
で、残された凹部の触媒層３０ａ上のみに無電解めっき
により、配線層の一部としてのバリア層５ａを選択的に
形成することができ、従ってこの上に銅配線８を高い被
着強度で形成することができるため、微細加工プロセス
が有利になる。またこれにより、不要なめっき除去等の
ＣＭＰ工程を省くことができる。その結果、従来のＣＭ
Ｐにおける問題点である、ディッシング、エロージョン
（シンニング）、リセス、スクラッチ、ケミカルダメー
ジ等の懸念が解消される。According to the present embodiment, after the catalyst layer 30a is formed on the surface including the concave portion, which is the surface to be plated, the catalyst layer 30a on the surface other than the concave portion is removed by scrubbing treatment. The barrier layer 5a as a part of the wiring layer can be selectively formed only on the catalyst layer 30a by electroless plating, so that the copper wiring 8 can be formed thereon with high adhesion strength. , The fine processing process becomes advantageous. In addition, it is possible to omit a CMP process such as unnecessary plating removal. As a result, conventional CM
The problems in P such as dishing, erosion (thinning), recess, scratch, and chemical damage are solved.
【０１０１】また、無機系の絶縁層の親水化表面、更に
は今後期待される有機材料による絶縁層に対して、シラ
ンカップリング剤は強固な化学結合を得ることができる
ため、バリアメタル５ａ、銅配線８、バリアメタル５ｂ
と連続的に成膜でき、そして、これらは金属結合するこ
とから、トータルで見ても密着性の良好な配線層をウエ
ーハ上に形成することができる。Also, since the silane coupling agent can obtain a strong chemical bond with the hydrophilic surface of the inorganic insulating layer and the insulating layer made of an organic material expected in the future, the barrier metal 5a, Copper wiring 8, barrier metal 5b
Can be formed continuously, and since these are metal-bonded, a wiring layer having good adhesion can be formed on the wafer even when viewed as a whole.
【０１０２】上記した本発明の実施の形態は、本発明の
技術的思想に基づいて種々変形が可能である。The above embodiment of the present invention can be variously modified based on the technical idea of the present invention.
【０１０３】例えば、無電解めっきにより接続孔に形成
する配線層は銅に限るものではなく、金、銀等でもよ
く、またこれら金属でバリアメタル等を形成することも
できる。For example, the wiring layer formed in the connection hole by electroless plating is not limited to copper, but may be gold, silver, or the like, and a barrier metal or the like may be formed with these metals.
【０１０４】また、上記した酸化剤や還元剤その他の処
理液等は、上記に限らず同等の能力を有するものを用い
ることができると共に、スクラビングの方法及び装置も
上記に限らず適宜に行うことができる。The above-mentioned oxidizing agent, reducing agent and other treatment liquids are not limited to those described above, and those having the same ability can be used. Can be.
【０１０５】また、上記しためっき方法及びめっき構造
は、銅めっきやウエーハ（半導体装置）用に限るもので
はなく、他のメタルのめっき及びプリント基板等のめっ
きに利用することもできる。The above-described plating method and plating structure are not limited to copper plating and wafers (semiconductor devices), but can also be used for plating other metals and plating printed boards.
【０１０６】[0106]
【発明の作用効果】上述した如く、本発明のめっき方法
及びめっき構造は、絶縁層の凹部にめっきを施すに際
し、前記凹部を含む面上に触媒層を形成する工程と、前
記触媒層のうち前記凹部以外の触媒層部分を除去し、前
記凹部に前記触媒層を選択的に残す工程と、この残され
た触媒層上において無電解めっきによりバリア層を形成
する工程とを有し、凹部に残された触媒層上に無電解め
っきによりバリア層を選択的に形成するので、触媒層が
除去された凹部以外の部分にはバリア層は形成されず、
触媒層が残されて凹部のみにバリア層を選択的に形成す
ることができる。従って、このバリア層によって不所望
な原子の拡散が確実に防止され、かつ、このバリア層上
に形成される配線層の被着強度が高められ、微細加工プ
ロセスに有利な配線層を形成できると共に、不要なめっ
きを除去するためのＣＭＰプロセスを省くことができる
めっき方法及びめっき構造が実現できる。As described above, according to the plating method and the plating structure of the present invention, when plating a concave portion of an insulating layer, a catalyst layer is formed on a surface including the concave portion, Removing the catalyst layer portion other than the recess, selectively leaving the catalyst layer in the recess, and forming a barrier layer by electroless plating on the remaining catalyst layer, Since the barrier layer is selectively formed on the remaining catalyst layer by electroless plating, the barrier layer is not formed in a portion other than the concave portion where the catalyst layer has been removed,
The barrier layer can be selectively formed only in the concave portions while leaving the catalyst layer. Therefore, the diffusion of the undesired atoms is reliably prevented by the barrier layer, the adhesion strength of the wiring layer formed on the barrier layer is increased, and the wiring layer advantageous for the fine processing process can be formed. Further, a plating method and a plating structure that can omit a CMP process for removing unnecessary plating can be realized.
【図１】本発明の実施の形態によるめっき方法を示す概
略プロセス図である。FIG. 1 is a schematic process diagram showing a plating method according to an embodiment of the present invention.
【図２】同、実施の形態の他のプロセスを示す概略図で
ある。FIG. 2 is a schematic view showing another process of the embodiment.
【図３】同、実施の形態によるシランカップリング剤に
よるＰｄイオン結合のメカニズムを示す図である。FIG. 3 is a view showing a mechanism of Pd ion binding by a silane coupling agent according to the embodiment.
【図４】同、実施の形態による絶縁層が有機材料の場合
のシランカップリング剤の構造の一例を示す図である。FIG. 4 is a diagram showing an example of the structure of a silane coupling agent when the insulating layer is an organic material according to the embodiment.
【図５】同、実施の形態によるスクラビング状態を示す
概略斜視図である。FIG. 5 is a schematic perspective view showing a scrubbing state according to the embodiment.
【図６】同、実施の形態による無電解めっき装置（スピ
ンコータータイプ）における処理の一例を示す概略断面
図である。FIG. 6 is a schematic sectional view showing an example of a process in the electroless plating apparatus (spin coater type) according to the embodiment.
【図７】同、無電解めっき装置における処理の他の一例
を示す概略断面図である。FIG. 7 is a schematic sectional view showing another example of the processing in the electroless plating apparatus.
【図８】同、実施の形態による無電解めっき装置（ディ
ッピング槽タイプ）の一例を示す概略断面図である。FIG. 8 is a schematic sectional view showing an example of an electroless plating apparatus (dipping tank type) according to the embodiment.
【図９】従来例によるデュアルダマシン法による銅配線
工程の一例を示す概略断面図である。FIG. 9 is a schematic cross-sectional view showing an example of a conventional copper wiring process by a dual damascene method.
【図１０】従来例によるデュアルダマシン法による銅配
線工程の他の工程を示す概略断面図である。FIG. 10 is a schematic cross-sectional view showing another step of a conventional copper wiring step by a dual damascene method.
【図１１】従来例によるデュアルダマシン法による銅配
線工程の他の工程を示す概略断面図である。FIG. 11 is a schematic cross-sectional view showing another step of a conventional copper wiring step by a dual damascene method.
【図１２】従来例によるデュアルダマシン法による銅配
線工程の他の工程を示す概略断面図である。FIG. 12 is a schematic cross-sectional view showing another step of the conventional copper wiring process by the dual damascene method.
【図１３】従来例においてめっき後にＣＭＰを施した場
合のディッシング現象を示す模式図である。FIG. 13 is a schematic diagram showing a dishing phenomenon when CMP is performed after plating in a conventional example.
【図１４】従来例においてめっき後にＣＭＰを施した場
合のエロージョン現象を示す模式図である。FIG. 14 is a schematic view showing an erosion phenomenon when CMP is performed after plating in a conventional example.
【図１５】従来例においてめっき後にＣＭＰを施した場
合のリセス現象を示す模式図である。FIG. 15 is a schematic diagram showing a recess phenomenon when CMP is performed after plating in a conventional example.
【図１６】従来例においてめっき後にＣＭＰを施した場
合のスクラッチ、ケミカルダメージ及びショート等の現
象を示す模式図である。FIG. 16 is a schematic diagram showing phenomena such as scratching, chemical damage, and short-circuit when CMP is performed after plating in a conventional example.
２…絶縁層、５ａ、５ｂ…バリア層、７…接続孔、８…
銅配線（銅）、１３…カップ、１４…シャフト、１５…
ターンテーブル、１７…排気口、１８、１９、３４…ノ
ズル、２０…ヒータ、２７…表面、３０ａ、３０ｂ…触
媒層、３１…配線層、３３…スクラバー、３５…純水又
は薬液、４１…ウエーハ2 ... insulating layer, 5a, 5b ... barrier layer, 7 ... connection hole, 8 ...
Copper wiring (copper), 13 ... cup, 14 ... shaft, 15 ...
Turntable, 17: exhaust port, 18, 19, 34: nozzle, 20: heater, 27: surface, 30a, 30b: catalyst layer, 31: wiring layer, 33: scrubber, 35: pure water or chemical liquid, 41: wafer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K022 AA05 AA15 AA17 AA37 BA06 BA08 BA12 BA16 BA24 BA32 BA35 CA06 CA11 CA22 DA01 DB11 DB15 4M104 BB04 BB05 CC01 DD16 DD17 DD22 DD53 EE15 EE17 EE18 FF17 FF22 HH09 HH14 5F033 HH07 HH11 HH13 HH14 HH15 MM01 MM12 MM13 PP28 QQ47 QQ48 RR04 RR06 RR21 RR22 XX03 ──────────────────────────────────────────────────続 き Continued from the front page F term (reference) 4K022 AA05 AA15 AA17 AA37 BA06 BA08 BA12 BA16 BA24 BA32 BA35 CA06 CA11 CA22 DA01 DB11 DB15 4M104 BB04 BB05 CC01 DD16 DD17 DD22 DD53 EE15 EE17 EE18 FF17 FF22 HH09 HH13H14 H03HH HH15 MM01 MM12 MM13 PP28 QQ47 QQ48 RR04 RR06 RR21 RR22 XX03
Claims (32)
前記凹部に前記触媒層を選択的に残す工程と、 この残された触媒層上において無電解めっきによりバリ
ア層を形成する工程とを有するめっき方法。A step of forming a catalyst layer on a surface including the concave portion when plating the concave portion of the insulating layer; removing a catalyst layer portion other than the concave portion of the catalyst layer;
A plating method comprising: a step of selectively leaving the catalyst layer in the concave portion; and a step of forming a barrier layer by electroless plating on the remaining catalyst layer.
成し、この絶縁層上にカップリング剤を用いて前記触媒
層を形成する、請求項１に記載しためっき方法。2. The plating method according to claim 1, wherein the insulating layer is made of an organic material or an inorganic material, and the catalyst layer is formed on the insulating layer using a coupling agent.
グ剤又はチタンカップリング剤を用いる、請求項２に記
載しためっき方法。3. The plating method according to claim 2, wherein a silane coupling agent or a titanium coupling agent is used as the coupling agent.
ルト化合物、或いはニッケル化合物を用いる、請求項１
に記載しためっき方法。4. The method according to claim 1, wherein the barrier layer is made of cobalt, a cobalt compound, or a nickel compound.
Plating method described in 1.
択的に形成する、請求項１に記載しためっき方法。5. The plating method according to claim 1, wherein a wiring layer is continuously and selectively formed on the barrier layer.
に前記バリア層を選択的に形成する、請求項５に記載し
ためっき方法。6. The plating method according to claim 5, wherein the barrier layer is selectively formed on the catalyst layer as a part of the wiring layer.
Ｐ、ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰで形成する、
請求項６に記載しためっき方法。7. The barrier layer is made of Co, CoP, CoW.
Formed of P, CoMoP, NiWP or NiMoP,
The plating method according to claim 6.
かつ選択的に形成する、請求項５に記載しためっき方
法。8. The plating method according to claim 5, wherein a second barrier layer is continuously and selectively formed on the wiring layer.
触媒めっき、更にこのめっき面上に第２のバリア層を連
続的かつ選択的に形成する、請求項５に記載しためっき
方法。9. The plating method according to claim 5, wherein after forming the wiring layer, catalytic plating is performed on the wiring layer, and a second barrier layer is continuously and selectively formed on the plating surface.
ＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰで形成
する、請求項８又は９に記載しためっき方法。10. The second barrier layer is made of Co, CoP,
The plating method according to claim 8, wherein the plating method is formed of CoWP, CoMoP, NiWP, or NiMoP.
に記載しためっき方法。11. The wiring layer is formed of copper.
Plating method described in 1.
なる無機材料で構成し、この絶縁層上に親水化処理を施
した後、前記カップリング剤を用いて前記触媒層を形成
する、請求項２に記載しためっき方法。12. The method according to claim 1, wherein the insulating layer is made of an inorganic material such as SiO 2 or SiN, and the insulating layer is subjected to a hydrophilic treatment, and then the catalyst layer is formed using the coupling agent. 2. The plating method described in 2.
ーレンエーテル又はパーフロロ炭化水素系の有機材料で
構成し、この絶縁層上に前記カップリング剤を用いて前
記触媒層を形成する、請求項２に記載しためっき方法。13. The method according to claim 2, wherein the insulating layer is made of a polyimide, polyarylene ether or perfluorohydrocarbon organic material, and the catalyst layer is formed on the insulating layer using the coupling agent. The plating method described.
的スクラビングによって除去する、請求項１に記載した
めっき方法。14. The plating method according to claim 1, wherein the portion of the catalyst layer other than the concave portion is removed by mechanical scrubbing.
ふっ化水素酸等を含む活性化液を供給する、請求項１４
に記載しためっき方法。15. An activating solution containing sulfuric acid or hydrofluoric acid during the scrubbing.
Plating method described in 1.
っき面と共に他の面に対しても行う、請求項１４に記載
しためっき方法。16. The plating method according to claim 14, wherein the scrubbing is performed not only on the surface of the object to be plated but also on another surface.
を刷子、純水及び塩酸等を用いて洗浄する、請求項１４
に記載しためっき方法。17. The scrubber used for the scrubbing is washed using a brush, pure water, hydrochloric acid or the like.
Plating method described in 1.
の下地として形成する、請求項１に記載しためっき方
法。18. The plating method according to claim 1, wherein the wiring layer is formed as a wiring of a semiconductor device or a base thereof.
めっき構造であって、前記凹部に触媒層が選択的に形成
され、この触媒層上に無電解めっきによりバリア層が形
成されているめっき構造。19. A plating structure in which a concave portion of an insulating layer is plated with a catalyst layer selectively formed in the concave portion, and a barrier layer is formed on the catalyst layer by electroless plating. Plating structure.
構成され、この絶縁層上にカップリング剤を用いて前記
触媒層が形成されている、請求項１９に記載しためっき
構造。20. The plating structure according to claim 19, wherein the insulating layer is made of an organic material or an inorganic material, and the catalyst layer is formed on the insulating layer using a coupling agent.
ング剤又はチタンカップリング剤が用いられている、請
求項２０に記載しためっき構造。21. The plating structure according to claim 20, wherein a silane coupling agent or a titanium coupling agent is used as the coupling agent.
バルト化合物、或いはニッケル化合物が用いられてい
る、請求項１９に記載しためっき構造。22. The plating structure according to claim 19, wherein the barrier layer is made of cobalt, a cobalt compound, or a nickel compound.
選択的に形成されている、請求項１９に記載しためっき
構造。23. The plating structure according to claim 19, wherein a wiring layer is continuously and selectively formed on the barrier layer.
上に前記バリア層が選択的に形成されている、請求項２
３に記載しためっき構造。24. The barrier layer according to claim 2, wherein the barrier layer is selectively formed on the catalyst layer as a part of the wiring layer.
3. The plating structure described in 3.
Ｐ、ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰで形成されて
いる、請求項２４に記載しためっき構造。25. The device according to claim 25, wherein the barrier layer is made of Co, CoP, CoW.
The plating structure according to claim 24, wherein the plating structure is made of P, CoMoP, NiWP, or NiMoP.
的かつ選択的に形成されている、請求項２３に記載した
めっき構造。26. The plating structure according to claim 23, wherein a second barrier layer is continuously and selectively formed on the wiring layer.
めっき面上に第２のバリア層が連続的かつ選択的に形成
されている、請求項２３に記載しためっき構造。27. The plating structure according to claim 23, wherein a catalyst plating is formed on the wiring layer, and a second barrier layer is continuously and selectively formed on the plating surface.
ＣｏＷＰ、ＣｏＭｏＰ、ＮｉＷＰ又はＮｉＭｏＰで形成
されている、請求項２６又は２７に記載しためっき構
造。28. The method according to claim 28, wherein the second barrier layer comprises Co, CoP,
28. The plating structure according to claim 26, wherein the plating structure is made of CoWP, CoMoP, NiWP, or NiMoP.
求項２３に記載しためっき構造。29. The plating structure according to claim 23, wherein said wiring layer is formed of copper.
なる無機材料で構成され、この絶縁層上に前記カップリ
ング剤を用いて前記触媒層が形成されている、請求項２
０に記載しためっき構造。30. The insulating layer is made of an inorganic material made of SiO 2 or SiN, and the catalyst layer is formed on the insulating layer by using the coupling agent.
The plating structure described in 0.
ーレンエーテル又はパーフロロ炭化水素系の有機材料で
構成され、この絶縁層上に前記カップリング剤を用いて
前記触媒層が形成されている、請求項２０に記載しため
っき構造。31. The insulating layer is made of a polyimide, polyarylene ether or perfluorohydrocarbon organic material, and the catalyst layer is formed on the insulating layer using the coupling agent. 20. The plating structure described in 20.
の下地として形成されている、請求項１９に記載しため
っき構造。32. The plating structure according to claim 19, wherein said wiring layer is formed as a wiring of a semiconductor device or a base thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143620A JP2001323381A (en) | 2000-05-16 | 2000-05-16 | Plating method and plated structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143620A JP2001323381A (en) | 2000-05-16 | 2000-05-16 | Plating method and plated structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001323381A true JP2001323381A (en) | 2001-11-22 |
Family
ID=18650413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000143620A Pending JP2001323381A (en) | 2000-05-16 | 2000-05-16 | Plating method and plated structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001323381A (en) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003179000A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
| KR20040039591A (en) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | Method for forming a copper anti-diffusion film and Method for manufacturing a copper metal line using the same |
| WO2004079725A1 (en) | 2003-03-05 | 2004-09-16 | Tdk Corporation | Production method for magnetic recording medium and production device therefor |
| JP2005142534A (en) * | 2003-10-17 | 2005-06-02 | Univ Waseda | Semiconductor multilalyer wiring board and its forming method |
| US7017265B2 (en) | 2002-02-07 | 2006-03-28 | Fujitsu Limited | Method for manufacturing multilayer wiring board, and multilayer wiring board manufactured thereby |
| US7179741B2 (en) | 2002-04-23 | 2007-02-20 | Nikko Materials Co., Ltd. | Electroless plating method and semiconductor wafer on which metal plating layer is formed |
| US7238615B2 (en) | 2003-01-15 | 2007-07-03 | Seiko Epson Corporation | Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment |
| JP2008004660A (en) * | 2006-06-21 | 2008-01-10 | Tanaka Kikinzoku Kogyo Kk | Cut wiring board with blind hole, and its manufacturing method |
| DE102009055433A1 (en) * | 2009-12-31 | 2011-07-07 | GLOBALFOUNDRIES Dresden Module One Limited Liability Company & Co. KG, 01109 | Contact elements of semiconductor devices fabricated based on a partially applied activation layer |
| KR101131891B1 (en) | 2010-07-30 | 2012-04-03 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device with buried gate |
| JP2013168679A (en) * | 2013-05-27 | 2013-08-29 | Ebara Corp | Conductive material structure formation method |
| US8784931B2 (en) | 2001-05-28 | 2014-07-22 | Waseda University | ULSI wiring and method of manufacturing the same |
| KR20150059118A (en) * | 2013-11-21 | 2015-05-29 | 도쿄엘렉트론가부시키가이샤 | Pre-treatment method for plating and storage medium |
| JP2015161020A (en) * | 2014-02-28 | 2015-09-07 | 東京エレクトロン株式会社 | Pretreatment method of plating, storage medium and plating processing system |
| KR20160124011A (en) * | 2015-04-16 | 2016-10-26 | 도쿄엘렉트론가부시키가이샤 | Plating method, recording medium and plating system |
| KR101681116B1 (en) * | 2016-05-26 | 2016-12-09 | (주)오알켐 | Method for electroless copper plating through-hole of printed circuit board and method for preparing a catalytic solution used in method thereof |
| JP2016222837A (en) * | 2015-06-02 | 2016-12-28 | 日立化成株式会社 | Thermosetting resin composition, prepreg, laminate and printed wiring board |
| JP2019029452A (en) * | 2017-07-27 | 2019-02-21 | 日立化成株式会社 | Method of manufacturing semiconductor device manufacturing member |
| WO2019151078A1 (en) * | 2018-02-01 | 2019-08-08 | 東京エレクトロン株式会社 | Method for forming multilayer wiring, and storage medium |
| WO2020085137A1 (en) * | 2018-10-22 | 2020-04-30 | Dic株式会社 | Layered body, and layered body manufacturing method |
| WO2020241295A1 (en) * | 2019-05-29 | 2020-12-03 | 東京エレクトロン株式会社 | Substrate processing method and substrate processing apparatus |
-
2000
- 2000-05-16 JP JP2000143620A patent/JP2001323381A/en active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8784931B2 (en) | 2001-05-28 | 2014-07-22 | Waseda University | ULSI wiring and method of manufacturing the same |
| JP2003179000A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
| US7017265B2 (en) | 2002-02-07 | 2006-03-28 | Fujitsu Limited | Method for manufacturing multilayer wiring board, and multilayer wiring board manufactured thereby |
| US7179741B2 (en) | 2002-04-23 | 2007-02-20 | Nikko Materials Co., Ltd. | Electroless plating method and semiconductor wafer on which metal plating layer is formed |
| KR20040039591A (en) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | Method for forming a copper anti-diffusion film and Method for manufacturing a copper metal line using the same |
| US7238615B2 (en) | 2003-01-15 | 2007-07-03 | Seiko Epson Corporation | Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment |
| WO2004079725A1 (en) | 2003-03-05 | 2004-09-16 | Tdk Corporation | Production method for magnetic recording medium and production device therefor |
| US7166318B2 (en) | 2003-03-05 | 2007-01-23 | Tdk Corporation | Production method and production apparatus for magnetic recording medium |
| JP2005142534A (en) * | 2003-10-17 | 2005-06-02 | Univ Waseda | Semiconductor multilalyer wiring board and its forming method |
| JP2008004660A (en) * | 2006-06-21 | 2008-01-10 | Tanaka Kikinzoku Kogyo Kk | Cut wiring board with blind hole, and its manufacturing method |
| US8389401B2 (en) | 2009-12-31 | 2013-03-05 | Globalfoundries Inc. | Contact elements of semiconductor devices formed on the basis of a partially applied activation layer |
| DE102009055433B4 (en) * | 2009-12-31 | 2012-02-09 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Contact elements of semiconductor devices, which are made on the basis of a partially applied activation layer, and corresponding manufacturing methods |
| DE102009055433A1 (en) * | 2009-12-31 | 2011-07-07 | GLOBALFOUNDRIES Dresden Module One Limited Liability Company & Co. KG, 01109 | Contact elements of semiconductor devices fabricated based on a partially applied activation layer |
| KR101131891B1 (en) | 2010-07-30 | 2012-04-03 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device with buried gate |
| JP2013168679A (en) * | 2013-05-27 | 2013-08-29 | Ebara Corp | Conductive material structure formation method |
| TWI574746B (en) * | 2013-11-21 | 2017-03-21 | Tokyo Electron Ltd | Pretreatment methods and memory media |
| KR20150059118A (en) * | 2013-11-21 | 2015-05-29 | 도쿄엘렉트론가부시키가이샤 | Pre-treatment method for plating and storage medium |
| KR102309928B1 (en) * | 2013-11-21 | 2021-10-07 | 도쿄엘렉트론가부시키가이샤 | Pre-treatment method for plating and storage medium |
| JP2015161020A (en) * | 2014-02-28 | 2015-09-07 | 東京エレクトロン株式会社 | Pretreatment method of plating, storage medium and plating processing system |
| JP2016207720A (en) * | 2015-04-16 | 2016-12-08 | 東京エレクトロン株式会社 | Plating treatment method, storage medium and plating treatment method |
| KR20160124011A (en) * | 2015-04-16 | 2016-10-26 | 도쿄엘렉트론가부시키가이샤 | Plating method, recording medium and plating system |
| KR102586753B1 (en) * | 2015-04-16 | 2023-10-10 | 도쿄엘렉트론가부시키가이샤 | Plating method, recording medium and plating system |
| JP2016222837A (en) * | 2015-06-02 | 2016-12-28 | 日立化成株式会社 | Thermosetting resin composition, prepreg, laminate and printed wiring board |
| KR101681116B1 (en) * | 2016-05-26 | 2016-12-09 | (주)오알켐 | Method for electroless copper plating through-hole of printed circuit board and method for preparing a catalytic solution used in method thereof |
| JP6184578B1 (en) * | 2016-05-26 | 2017-08-23 | オーケム・カンパニー・リミテッドＯｒｃｈｅｍ Ｃｏ．， Ｌｔｄ． | Method for electroless copper plating and method for producing catalyst solution for electroless copper plating |
| JP2017210679A (en) * | 2016-05-26 | 2017-11-30 | オーケム・カンパニー・リミテッドＯｒｃｈｅｍ Ｃｏ．， Ｌｔｄ． | Electroless copper plating method, and method for manufacturing catalyst solution for electroless copper plating |
| JP2019029452A (en) * | 2017-07-27 | 2019-02-21 | 日立化成株式会社 | Method of manufacturing semiconductor device manufacturing member |
| WO2019151078A1 (en) * | 2018-02-01 | 2019-08-08 | 東京エレクトロン株式会社 | Method for forming multilayer wiring, and storage medium |
| JPWO2019151078A1 (en) * | 2018-02-01 | 2021-01-14 | 東京エレクトロン株式会社 | Multi-layer wiring formation method and storage medium |
| WO2020085137A1 (en) * | 2018-10-22 | 2020-04-30 | Dic株式会社 | Layered body, and layered body manufacturing method |
| WO2020241295A1 (en) * | 2019-05-29 | 2020-12-03 | 東京エレクトロン株式会社 | Substrate processing method and substrate processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001323381A (en) | Plating method and plated structure | |
| US6555158B1 (en) | Method and apparatus for plating, and plating structure | |
| JP4055319B2 (en) | Manufacturing method of semiconductor device | |
| EP0866735B1 (en) | Process for the fabrication of a silicon/integrated circuit wafer | |
| JP2002093747A (en) | Method for forming conductor structure and the conductor structure, and method of manufacturing semiconductor device and semiconductor device | |
| US6821902B2 (en) | Electroless plating liquid and semiconductor device | |
| US6899816B2 (en) | Electroless deposition method | |
| US6534117B1 (en) | Electroless plating method and electroless plating solution | |
| US20050014359A1 (en) | Semiconductor device manufacturing method | |
| US7476974B2 (en) | Method to fabricate interconnect structures | |
| US6905622B2 (en) | Electroless deposition method | |
| US20030190426A1 (en) | Electroless deposition method | |
| JP3654354B2 (en) | VLSI wiring board and manufacturing method thereof | |
| TW200302295A (en) | Electroless deposition apparatus | |
| JP2004031586A5 (en) | Semiconductor device manufacturing method and semiconductor device | |
| WO2006033465A1 (en) | Semiconductor device and method for manufacturing the same, and treatment liquid | |
| JP2001073157A (en) | Electroless plating method and device therefor | |
| JP3820975B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001181851A (en) | Plating method and plated structure | |
| WO2002099164A2 (en) | Electroless-plating solution and semiconductor device | |
| US6875260B2 (en) | Copper activator solution and method for semiconductor seed layer enhancement | |
| JP2003179058A (en) | Method of manufacturing semiconductor device | |
| JP2003179057A (en) | Semiconductor device and method of manufacturing the same | |
| JP2005002443A (en) | Plating method and apparatus | |
| JP2006120664A (en) | Method for manufacturing semiconductor device |