JP2003142792A - 電子回路ユニット - Google Patents
電子回路ユニットInfo
- Publication number
- JP2003142792A JP2003142792A JP2001339609A JP2001339609A JP2003142792A JP 2003142792 A JP2003142792 A JP 2003142792A JP 2001339609 A JP2001339609 A JP 2001339609A JP 2001339609 A JP2001339609 A JP 2001339609A JP 2003142792 A JP2003142792 A JP 2003142792A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- circuit unit
- wiring pattern
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 チップ部品の実装密度を高めて小型化に好適
な電子回路ユニットを提供すること。 【解決手段】 硬質絶縁材料からなるリジッド基板１の
表面にランド部４ａを有する第１の配線パターン４を形
成し、このリジッド基板１にフレキシブル基板２の一端
部を固定する。フレキシブル基板２の片面にランド部５
ａを有する第２の配線パターン５を形成し、この第２の
配線パターン５とリジッド基板１の第１の配線パターン
４を半田６して導通させる。そして、チップ部品３をリ
ジッド基板１とフレキシブル基板２との間に起立状態で
配置し、このチップ部品３の両電極３ａ，３ｂを第１お
よび第２の配線パターン４，５のランド部４ａ，５ａに
それぞれ半田付けする。これにより、リジッド基板１の
上方空間が部品実装エリアとして立体的に有効利用され
るため、その分、チップ部品３の実装密度が著しく高め
られて電子回路ユニットの小型化を促進することができ
る。
な電子回路ユニットを提供すること。 【解決手段】 硬質絶縁材料からなるリジッド基板１の
表面にランド部４ａを有する第１の配線パターン４を形
成し、このリジッド基板１にフレキシブル基板２の一端
部を固定する。フレキシブル基板２の片面にランド部５
ａを有する第２の配線パターン５を形成し、この第２の
配線パターン５とリジッド基板１の第１の配線パターン
４を半田６して導通させる。そして、チップ部品３をリ
ジッド基板１とフレキシブル基板２との間に起立状態で
配置し、このチップ部品３の両電極３ａ，３ｂを第１お
よび第２の配線パターン４，５のランド部４ａ，５ａに
それぞれ半田付けする。これにより、リジッド基板１の
上方空間が部品実装エリアとして立体的に有効利用され
るため、その分、チップ部品３の実装密度が著しく高め
られて電子回路ユニットの小型化を促進することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に複数のチ
ップ部品を実装した電子回路ユニットに関する。
ップ部品を実装した電子回路ユニットに関する。
【０００２】
【従来の技術】一般的に、この種の電子回路ユニット
は、基板上にチップ抵抗やチップコンデンサ等の複数の
チップ部品を実装することによって構成されており、必
要に応じて基板の部品実装面をシールドカバーで覆うよ
うに構成されたものも知られている。ここで、チップ部
品は両端部に一対の電極を有しており、これら両電極を
基板上に設けられた配線パターンのランド部に半田付け
することにより、チップ部品は基板上に平行状態で配置
されている。
は、基板上にチップ抵抗やチップコンデンサ等の複数の
チップ部品を実装することによって構成されており、必
要に応じて基板の部品実装面をシールドカバーで覆うよ
うに構成されたものも知られている。ここで、チップ部
品は両端部に一対の電極を有しており、これら両電極を
基板上に設けられた配線パターンのランド部に半田付け
することにより、チップ部品は基板上に平行状態で配置
されている。
【０００３】
【発明が解決しようとする課題】ところで近年、チップ
部品を小型化する技術は著しく進歩しており、例えば外
形寸法が0.6×0.9mm程度の超小型のチップ抵抗やチップ
コンデンサも実用化されている。したがって、前述した
従来の電子回路ユニットにおいても、このような超小型
のチップ部品を使用し、これらチップ部品をその部品間
ピッチを狭めた状態で基板上に実装すれば、電子回路ユ
ニットをある程度まで小型化することは可能となる。し
かしながら、チップ部品の小型化には限界があり、しか
も、複数のチップ部品を基板上に実装する際に、各チッ
プ部品の半田付け部分が短絡しないようにしなければな
らないため、これらのことが電子回路ユニットの更なる
小型化を妨げる要因となっていた。
部品を小型化する技術は著しく進歩しており、例えば外
形寸法が0.6×0.9mm程度の超小型のチップ抵抗やチップ
コンデンサも実用化されている。したがって、前述した
従来の電子回路ユニットにおいても、このような超小型
のチップ部品を使用し、これらチップ部品をその部品間
ピッチを狭めた状態で基板上に実装すれば、電子回路ユ
ニットをある程度まで小型化することは可能となる。し
かしながら、チップ部品の小型化には限界があり、しか
も、複数のチップ部品を基板上に実装する際に、各チッ
プ部品の半田付け部分が短絡しないようにしなければな
らないため、これらのことが電子回路ユニットの更なる
小型化を妨げる要因となっていた。
【０００４】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、チップ部品の実装密
度を高めて小型化に好適な電子回路ユニットを提供する
ことにある。
みてなされたもので、その目的は、チップ部品の実装密
度を高めて小型化に好適な電子回路ユニットを提供する
ことにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子回路ユニットは、第１の配線パターン
が形成されたリジッド基板と、第２の配線パターンが形
成されたフレキシブル基板と、両端に電極を有する複数
のチップ部品とを備え、前記チップ部品を前記リジッド
基板上に起立させると共に、前記リジッド基板に固定し
た前記フレキシブル基板を該リジッド基板の上方に延出
させ、前記チップ部品の両電極を前記第１および第２の
配線パターンのランド部にそれぞれ接続した。
に、本発明の電子回路ユニットは、第１の配線パターン
が形成されたリジッド基板と、第２の配線パターンが形
成されたフレキシブル基板と、両端に電極を有する複数
のチップ部品とを備え、前記チップ部品を前記リジッド
基板上に起立させると共に、前記リジッド基板に固定し
た前記フレキシブル基板を該リジッド基板の上方に延出
させ、前記チップ部品の両電極を前記第１および第２の
配線パターンのランド部にそれぞれ接続した。
【０００６】このように構成すると、複数のチップ部品
をリジッド基板とフレキシブル基板との間に起立状態で
配置することにより、リジッド基板の上方空間を部品実
装エリアとして立体的に有効利用することができるた
め、チップ部品の実装密度が著しく高められて電子回路
ユニットを小型化することができる。その際、基板上に
平行状態で配置された他のチップ部品を実装しても良
く、このように構成すると、同一基板上に実装される複
数のチップ部品のうち、起立状態に配置したチップ部品
はリジッド基板とフレキシブル基板の各配線パターンに
接続され、平行状態に配置チップ部品は基板上の配線パ
ターンに接続されるため、回路設計上の自由度を高める
ことができる。
をリジッド基板とフレキシブル基板との間に起立状態で
配置することにより、リジッド基板の上方空間を部品実
装エリアとして立体的に有効利用することができるた
め、チップ部品の実装密度が著しく高められて電子回路
ユニットを小型化することができる。その際、基板上に
平行状態で配置された他のチップ部品を実装しても良
く、このように構成すると、同一基板上に実装される複
数のチップ部品のうち、起立状態に配置したチップ部品
はリジッド基板とフレキシブル基板の各配線パターンに
接続され、平行状態に配置チップ部品は基板上の配線パ
ターンに接続されるため、回路設計上の自由度を高める
ことができる。
【０００７】また、上記目的を達成するために、本発明
の電子回路ユニットは、配線パターンが形成された基板
と、両端に電極を有するチップ部品と、前記基板の部品
実装面を覆うシールドカバーとを備え、前記チップ部品
を前記基板とシールドカバーとの間に起立状態で配置す
ると共に、該チップ部品の両電極を前記配線パターンの
ランド部と前記シールドカバーにそれぞれ接続した。
の電子回路ユニットは、配線パターンが形成された基板
と、両端に電極を有するチップ部品と、前記基板の部品
実装面を覆うシールドカバーとを備え、前記チップ部品
を前記基板とシールドカバーとの間に起立状態で配置す
ると共に、該チップ部品の両電極を前記配線パターンの
ランド部と前記シールドカバーにそれぞれ接続した。
【０００８】このように構成すると、チップ部品を基板
とシールドカバーとの間に起立状態で配置することによ
り、基板の上方空間を部品実装エリアとして立体的に有
効利用することができるため、チップ部品の実装密度が
著しく高められて電子回路ユニットを小型化することが
できる。その際、基板上に平行状態で配置された他のチ
ップ部品を実装することが好ましく、このように構成す
ると、同一基板上に実装される複数のチップ部品のう
ち、起立状態に配置したチップ部品はシールドカバーを
介してアース接続され、平行状態に配置チップ部品は基
板上の配線パターンに接続されるため、回路設計上の自
由度を高めることができる。
とシールドカバーとの間に起立状態で配置することによ
り、基板の上方空間を部品実装エリアとして立体的に有
効利用することができるため、チップ部品の実装密度が
著しく高められて電子回路ユニットを小型化することが
できる。その際、基板上に平行状態で配置された他のチ
ップ部品を実装することが好ましく、このように構成す
ると、同一基板上に実装される複数のチップ部品のう
ち、起立状態に配置したチップ部品はシールドカバーを
介してアース接続され、平行状態に配置チップ部品は基
板上の配線パターンに接続されるため、回路設計上の自
由度を高めることができる。
【０００９】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図１は第１実施形態例に係
る電子回路ユニットの斜視図、図２は該電子回路ユニッ
トの断面図である。
図面を参照して説明すると、図１は第１実施形態例に係
る電子回路ユニットの斜視図、図２は該電子回路ユニッ
トの断面図である。
【００１０】これらの図に示すように、本実施形態例に
係る電子回路ユニットは、アルミナやガラスエポキシ樹
脂等の硬質絶縁材料からなるリジッド基板１と、ＰＥＴ
（ポリエチレンテレフタレート）やポリイミド等の可撓
性絶縁フィルムからなるフレキシブル基板２と、チップ
抵抗やチップコンデンサ等からなる複数のチップ部品３
とで構成されている。
係る電子回路ユニットは、アルミナやガラスエポキシ樹
脂等の硬質絶縁材料からなるリジッド基板１と、ＰＥＴ
（ポリエチレンテレフタレート）やポリイミド等の可撓
性絶縁フィルムからなるフレキシブル基板２と、チップ
抵抗やチップコンデンサ等からなる複数のチップ部品３
とで構成されている。
【００１１】リジッド基板１の表面にはランド部４ａを
有する第１の配線パターン４が形成されており、この第
１の配線パターン４の一部はリジッド基板１の端面に延
出して端面電極４ｂとなっている。フレキシブル基板２
の片面にはランド部５ａを有する第２の配線パターン５
が形成されており、必要に応じてフレキシブル基板２の
反対面にグランドパターン（図示せず）を形成しても良
い。このフレキシブル基板２の一端部は接着剤等により
リジッド基板１の表面に固定されており、この固定箇所
において、第１の配線パターン４と第２の配線パターン
５は半田６または導電性接着剤を用いて導通されてい
る。
有する第１の配線パターン４が形成されており、この第
１の配線パターン４の一部はリジッド基板１の端面に延
出して端面電極４ｂとなっている。フレキシブル基板２
の片面にはランド部５ａを有する第２の配線パターン５
が形成されており、必要に応じてフレキシブル基板２の
反対面にグランドパターン（図示せず）を形成しても良
い。このフレキシブル基板２の一端部は接着剤等により
リジッド基板１の表面に固定されており、この固定箇所
において、第１の配線パターン４と第２の配線パターン
５は半田６または導電性接着剤を用いて導通されてい
る。
【００１２】チップ部品３は直方体形状をなし、その長
軸方向に沿う両端に一対の電極３ａ，３ｂが形成されて
いる。チップ部品３は一方の電極３ａを第１の配線パタ
ーン４のランド部４ａに半田７付けすることにより、そ
の長軸がリジッド基板１と直交する配置されている。そ
して、フレキシブル基板２をリジッド基板１の上方に延
出するように撓め、チップ部品３の上端側に位置する他
方の電極３ｂを第２の配線パターン５のランド部５ａに
半田８付けすることにより、チップ部品３はリジッド基
板１とフレキシブル基板２との間に起立状態に実装され
る。なお、説明を簡略化するために図１，２には２個の
チップ部品３しか示されていないが、回路設計に応じて
３個以上のチップ部品３を実装する場合も、全てのチッ
プ部品３をリジッド基板１とフレキシブル基板２との間
に起立状態に実装すれば良い。
軸方向に沿う両端に一対の電極３ａ，３ｂが形成されて
いる。チップ部品３は一方の電極３ａを第１の配線パタ
ーン４のランド部４ａに半田７付けすることにより、そ
の長軸がリジッド基板１と直交する配置されている。そ
して、フレキシブル基板２をリジッド基板１の上方に延
出するように撓め、チップ部品３の上端側に位置する他
方の電極３ｂを第２の配線パターン５のランド部５ａに
半田８付けすることにより、チップ部品３はリジッド基
板１とフレキシブル基板２との間に起立状態に実装され
る。なお、説明を簡略化するために図１，２には２個の
チップ部品３しか示されていないが、回路設計に応じて
３個以上のチップ部品３を実装する場合も、全てのチッ
プ部品３をリジッド基板１とフレキシブル基板２との間
に起立状態に実装すれば良い。
【００１３】上記した第１実施形態例に係る電子回路ユ
ニットでは、チップ部品３をリジッド基板１とフレキシ
ブル基板２との間に起立状態で配置し、このチップ部品
３の両電極３ａ，３ｂを第１および第２の配線パターン
４，５のランド部４ａ，５ａにそれぞれ半田付けしたの
で、リジッド基板１の上方空間を部品実装エリアとして
立体的に有効利用することができ、その分、チップ部品
３の実装密度が著しく高められて電子回路ユニットの小
型化を促進することができる。また、フレキシブル基板
２の表面全体にグランドパターンを形成すると、このフ
レキシブル基板２にシールド機能を持たせられるという
付加的な効果がある。
ニットでは、チップ部品３をリジッド基板１とフレキシ
ブル基板２との間に起立状態で配置し、このチップ部品
３の両電極３ａ，３ｂを第１および第２の配線パターン
４，５のランド部４ａ，５ａにそれぞれ半田付けしたの
で、リジッド基板１の上方空間を部品実装エリアとして
立体的に有効利用することができ、その分、チップ部品
３の実装密度が著しく高められて電子回路ユニットの小
型化を促進することができる。また、フレキシブル基板
２の表面全体にグランドパターンを形成すると、このフ
レキシブル基板２にシールド機能を持たせられるという
付加的な効果がある。
【００１４】図３は第２実施形態例に係る電子回路ユニ
ットの断面図であり、図１，２に対応する部分には同一
符号を付してある。
ットの断面図であり、図１，２に対応する部分には同一
符号を付してある。
【００１５】本実施形態例に係る電子回路ユニットが前
述した第１実施形態例と相違する点は、フレキシブル基
板２を省略する代わりにリジッド基板１の部品実装面を
シールドカバー９で覆い、起立状態に配置したチップ部
品３の上端側の電極３ｂをシールドカバー９に半田８付
けしたことと、チップ部品３をリジッド基板１上に起立
状態と平行状態に実装したことにある。
述した第１実施形態例と相違する点は、フレキシブル基
板２を省略する代わりにリジッド基板１の部品実装面を
シールドカバー９で覆い、起立状態に配置したチップ部
品３の上端側の電極３ｂをシールドカバー９に半田８付
けしたことと、チップ部品３をリジッド基板１上に起立
状態と平行状態に実装したことにある。
【００１６】すなわち、リジッド基板１上に実装される
複数のチップ部品３のうち、１または２以上のチップ部
品３の下端側電極３ａを第１の配線パターン４のランド
部４ａに半田７付けし、上端側電極３ｂをシールドカバ
ー９に半田８付けすることにより、このチップ部品３は
リジッド基板１とシールドカバー９との間に起立状態に
実装されている。また、残りの１または２以上のチップ
部品３の両電極３ａ，電極３ｂを第１の配線パターン４
のランド部４ａに半田７付けすることにより、このチッ
プ部品３はリジッド基板１上に平行状態に実装されてい
る。ここで、シールドカバー９は導電性の金属板を枠状
に形成したものであり、その下端部はリジッド基板１に
形成されたアースパターン（図示せず）に接続されてい
る。したがって、起立状態に配置されたチップ部品３は
シールドカバー９を介してアース接続されることにな
り、例えばバイパスコンデンサを含む回路構成の場合、
そのバイパスコンデンサ用のチップ部品３を起立状態に
実装すれば良い。
複数のチップ部品３のうち、１または２以上のチップ部
品３の下端側電極３ａを第１の配線パターン４のランド
部４ａに半田７付けし、上端側電極３ｂをシールドカバ
ー９に半田８付けすることにより、このチップ部品３は
リジッド基板１とシールドカバー９との間に起立状態に
実装されている。また、残りの１または２以上のチップ
部品３の両電極３ａ，電極３ｂを第１の配線パターン４
のランド部４ａに半田７付けすることにより、このチッ
プ部品３はリジッド基板１上に平行状態に実装されてい
る。ここで、シールドカバー９は導電性の金属板を枠状
に形成したものであり、その下端部はリジッド基板１に
形成されたアースパターン（図示せず）に接続されてい
る。したがって、起立状態に配置されたチップ部品３は
シールドカバー９を介してアース接続されることにな
り、例えばバイパスコンデンサを含む回路構成の場合、
そのバイパスコンデンサ用のチップ部品３を起立状態に
実装すれば良い。
【００１７】このように構成された第２実施形態例にお
いては、電子回路ユニットに必要とされる回路構成部品
のうち、アース接続される一部のチップ部品３をリジッ
ド基板１とシールドカバー９との間に起立状態で配置
し、このチップ部品３の両電極３ａ，電極３ｂを第１の
配線パターン４のランド部４ａとシールドカバー９にそ
れぞれ半田付けしたので、全てのチップ部品３をリジッ
ド基板１に平行状態で実装していた従来技術に比べる
と、チップ部品３を起立状態に実装した分だけ実装密度
が高められて電子回路ユニットの小型化を促進すること
ができる。
いては、電子回路ユニットに必要とされる回路構成部品
のうち、アース接続される一部のチップ部品３をリジッ
ド基板１とシールドカバー９との間に起立状態で配置
し、このチップ部品３の両電極３ａ，電極３ｂを第１の
配線パターン４のランド部４ａとシールドカバー９にそ
れぞれ半田付けしたので、全てのチップ部品３をリジッ
ド基板１に平行状態で実装していた従来技術に比べる
と、チップ部品３を起立状態に実装した分だけ実装密度
が高められて電子回路ユニットの小型化を促進すること
ができる。
【００１８】なお、上記第１実施形態例に係る電子回路
ユニットでは、全てのチップ部品３をリジッド基板１と
フレキシブル基板２との間に起立状態に実装した場合に
ついて説明したが、第２実施形態例と同様に、複数のチ
ップ部品３をリジッド基板１上に起立状態と平行状態に
実装しても良い。この場合、リジッド基板１上に実装さ
れる複数のチップ部品３のうち、１または２以上のチッ
プ部品３をリジッド基板１とフレキシブル基板２との間
に起立状態で配置し、このチップ部品３の両電極３ａ，
３ｂを第１および第２の配線パターン４，５のランド部
４ａ，５ａにそれぞれ半田付けすると共に、残りの１ま
たは２以上のチップ部品３の両電極３ａ，電極３ｂを第
１の配線パターン４のランド部４ａに半田７付けするこ
とにより、このチップ部品３をリジッド基板１上に平行
状態に実装すれば良い。
ユニットでは、全てのチップ部品３をリジッド基板１と
フレキシブル基板２との間に起立状態に実装した場合に
ついて説明したが、第２実施形態例と同様に、複数のチ
ップ部品３をリジッド基板１上に起立状態と平行状態に
実装しても良い。この場合、リジッド基板１上に実装さ
れる複数のチップ部品３のうち、１または２以上のチッ
プ部品３をリジッド基板１とフレキシブル基板２との間
に起立状態で配置し、このチップ部品３の両電極３ａ，
３ｂを第１および第２の配線パターン４，５のランド部
４ａ，５ａにそれぞれ半田付けすると共に、残りの１ま
たは２以上のチップ部品３の両電極３ａ，電極３ｂを第
１の配線パターン４のランド部４ａに半田７付けするこ
とにより、このチップ部品３をリジッド基板１上に平行
状態に実装すれば良い。
【００１９】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【００２０】チップ部品をリジッド基板とフレキシブル
基板またはシールドカバーとの間に起立状態で配置する
ことにより、リジッド基板の上方空間を部品実装エリア
として立体的に有効利用することができるため、チップ
部品の実装密度が著しく高められて電子回路ユニットを
小型化することができる。
基板またはシールドカバーとの間に起立状態で配置する
ことにより、リジッド基板の上方空間を部品実装エリア
として立体的に有効利用することができるため、チップ
部品の実装密度が著しく高められて電子回路ユニットを
小型化することができる。
【図１】本発明の第１実施形態例に係る電子回路ユニッ
トの斜視図である。
トの斜視図である。
【図２】該電子回路ユニットの断面図である。
【図３】本発明の第２実施形態例に係る電子回路ユニッ
トの断面図である。
トの断面図である。
１ リジッド基板
２ フレキシブル基板
３ チップ部品
３ａ，３ｂ 電極
４ 第１の配線パターン
４ａ ランド部
４ｂ 端面電極
５ 第２の配線パターン
５ａ ランド部
６，７，８ 半田
９ シールドカバー
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 横山 加奈子
東京都大田区雪谷大塚町１番７号 アルプ
ス電気株式会社内
Ｆターム(参考） 5E321 AA02 CC12 GG05
5E336 AA04 AA11 AA16 BB05 BB12
BC21 CC31 CC32 CC42 CC43
CC51 EE01 EE17 GG05 GG30
5E344 AA01 AA10 AA26 BB02 BB04
CD21 CD23 DD02 EE13 EE23
EE26
Claims (3)
- 【請求項１】 第１の配線パターンが形成されたリジッ
ド基板と、第２の配線パターンが形成されたフレキシブ
ル基板と、両端に電極を有する複数のチップ部品とを備
え、前記チップ部品を前記リジッド基板上に起立させる
と共に、前記リジッド基板に固定した前記フレキシブル
基板を該リジッド基板の上方に延出させ、前記チップ部
品の両電極を前記第１および第２の配線パターンのラン
ド部にそれぞれ接続したことを特徴とする電子回路ユニ
ット。 - 【請求項２】 配線パターンが形成された基板と、両端
に電極を有するチップ部品と、前記基板の部品実装面を
覆うシールドカバーとを備え、前記チップ部品を前記基
板とシールドカバーとの間に起立状態で配置すると共
に、該チップ部品の両電極を前記配線パターンのランド
部と前記シールドカバーにそれぞれ接続したことを特徴
とする電子回路ユニット。 - 【請求項３】 請求項１または２の記載において、前記
基板上に平行状態で配置された他のチップ部品が実装さ
れていることを特徴とする電子回路ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001339609A JP2003142792A (ja) | 2001-11-05 | 2001-11-05 | 電子回路ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001339609A JP2003142792A (ja) | 2001-11-05 | 2001-11-05 | 電子回路ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142792A true JP2003142792A (ja) | 2003-05-16 |
| JP2003142792A5 JP2003142792A5 (ja) | 2005-04-07 |
Family
ID=19153935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001339609A Withdrawn JP2003142792A (ja) | 2001-11-05 | 2001-11-05 | 電子回路ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142792A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913722B1 (ko) * | 2008-02-13 | 2009-08-24 | 전자부품연구원 | 멀티 칩 패키지 및 그 제조방법 |
| JP2012142470A (ja) * | 2011-01-04 | 2012-07-26 | Fujitsu Component Ltd | 電子部品モジュール |
| JP2013175727A (ja) * | 2012-02-23 | 2013-09-05 | Semikron Elektronik Gmbh & Co Kg | 半導体モジュール |
-
2001
- 2001-11-05 JP JP2001339609A patent/JP2003142792A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913722B1 (ko) * | 2008-02-13 | 2009-08-24 | 전자부품연구원 | 멀티 칩 패키지 및 그 제조방법 |
| JP2012142470A (ja) * | 2011-01-04 | 2012-07-26 | Fujitsu Component Ltd | 電子部品モジュール |
| JP2013175727A (ja) * | 2012-02-23 | 2013-09-05 | Semikron Elektronik Gmbh & Co Kg | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6213518B2 (ja) | 電子機器 | |
| US9277647B2 (en) | Capacitor element mounting structure and capacitor element mounting method | |
| EP1694104B1 (en) | Surface-mounting type electronic circuit unit | |
| JP2000114686A (ja) | 表面実装部品 | |
| US7276840B2 (en) | Structure with a plurality of substrates, its manufacturing method and crystal oscillator with the structure | |
| US6246013B1 (en) | Surface mounting structure and surface mount type electronic component included therein | |
| JP2003142792A (ja) | 電子回路ユニット | |
| JP4338545B2 (ja) | コンデンサシート | |
| JP2701563B2 (ja) | 表示素子の外部リード接続基板実装構造 | |
| JP2007129046A (ja) | コンデンサアレイの実装構造 | |
| JP2004172593A (ja) | 誘電体構成要素アレイ | |
| JP3439160B2 (ja) | プリント基板装置及びその製造方法 | |
| JPH07254760A (ja) | 基板とｉｃユニットとの接続構造 | |
| JP2003142792A5 (ja) | ||
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JP3164182B2 (ja) | 複合電子部品 | |
| JP2003309354A (ja) | プリント配線基板の接続方法及びプリント配線基板 | |
| JP2001155952A (ja) | 三次元搭載用三端子積層セラミックコンデンサ | |
| JP2001339137A (ja) | 面実装型電子回路ユニット | |
| JP3099492B2 (ja) | 複合電子部品 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
| JP2001085815A (ja) | 表面実装型モジュール部品 | |
| JP2910685B2 (ja) | 誘電体共振器及びそれを用いた電子機器 | |
| JP2960690B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061220 |