JP4338545B2 - コンデンサシート - Google Patents

コンデンサシート Download PDF

Info

Publication number
JP4338545B2
JP4338545B2 JP2004042877A JP2004042877A JP4338545B2 JP 4338545 B2 JP4338545 B2 JP 4338545B2 JP 2004042877 A JP2004042877 A JP 2004042877A JP 2004042877 A JP2004042877 A JP 2004042877A JP 4338545 B2 JP4338545 B2 JP 4338545B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode
block
ground
capacitor block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004042877A
Other languages
English (en)
Other versions
JP2005236008A (ja
Inventor
克己 金崎
博文 今林
雄英 宮崎
晃 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004042877A priority Critical patent/JP4338545B2/ja
Priority to US10/878,919 priority patent/US6859352B1/en
Publication of JP2005236008A publication Critical patent/JP2005236008A/ja
Application granted granted Critical
Publication of JP4338545B2 publication Critical patent/JP4338545B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明はコンデンサシートに関し、特に通信機等の一般電子機器において回路基板におけるLSI等のノイズを除去するためのコンデンサシートに関するものである。
回路基板上に実装されるIC, LSI等の電子部品は、回路基板から放射されるノイズを抑制し、且つ信号波形を安定化させるため、IC,LSI等の電源ピン-アース間近傍にコンデンサを実装して給電を行っている。
図12(1)〜(3)はこのような従来のコンデンサ実装技術を示している。
まず、同図(1)に示す従来例においては、IC, LSI等の電子部品は高密度実装を実現するため、回路基板としてのボール・グリッド・アレイ（BallGrid Array:以下、BGAと略称する。）21を用いており、このBGA21上には、アース用バンプ（電極）211及び信号・電源用バンプ212が設けられており、これらと、やはり回路基板としてのプリント配線板22上に設けられているパターン配線23とを経由して、信号及び電源をプリント配線板22に供給している。
そして、電子部品によるノイズを除去するため、プリント配線板22中にスルーホール（バイアホール）電極24を設けると共に、プリント配線板22のBGA21とは反対側に設けたパターン配線25を介してノイズ除去用のコンデンサ26を接続している。
同図(2)は、アース用バンプ211と信号・電源用バンプ212の位置が右側にずれている場合の構成を示したものである。
また、同図(3)においては、プリント配線板22の両面にBGA21_１及び21_2が設けられており、この場合、プリント配線板22の中に内層ベタ（SG）27を設け、この内装ベタ27によってプリント配線板22中に設けた複数のスルーホール電極24を相互接続すると共に、例えばこの図示の例では、プリント配線板22の右端及び左端に設けたスルーホール電極24と、信号・電源用バンプ212との間に設けたパターン配線23,25を経由してコンデンサ26を接続している。
しかしながら、図12に示すような従来例では、いずれも、BGA21とコンデンサ26との間に電源供給用のパターン配線23,25が存在するため、波長が短い高周波回路をBGA21が搭載している場合には、このようなパターン配線23, 25も無視できなくなり、これらのパターン配線によるインダクタンス成分が、電源供給経路におけるスイッチングノイズを効果的に抑制することを妨げてしまい、不安定動作の要因となっていた。
そこで、パターン配線によるインダクタンス成分を除去する方法として、図13に示すように、BGA21とプリント配線板22との間に高誘電率材料から成るコンデンサシート28を挟み込む従来技術が既に提案されている。なお、BGA21はアース用バンプ211及び信号・電源用バンプ212を介してコンデンサシート28と接続され、コンデンサシート28はアース用フットプリント221及び信号・電源用フットプリント222を介してプリント配線板22に接続されている。
このような従来技術としては、BGAパッケージが高誘電率材料シートを間に挟んでプリント基板に実装され、高誘電率材料がBGAパッケージのBGAベース基板の裏面に設けられた基板装着用電極の内、電源電極及び接地電極が形成された領域とほぼ等しい大きさであり、また、電源電極及び接地電極に対応する部分にはプリント基板のBGA実装パッドとの電気的接続を妨げないように開口が形成されるバイパスコンデンサ及びその形成方法がある（例えば特許文献1参照。）。
さらに、別の従来技術としては、集積回路チップが配線基板にフリップチップ実装された集積回路装置において前記集積回路チップと前記配線基板との間にコンデンサが実装され、前記コンデンサは、当該コンデンサの一方の電極に接続された一対の第1の電極パッドと、他方の電極に接続された一対の第2の電極パッドを有し、前記第1の電極パッドの一方は前記集積回路チップの電源電極に、前記第1の電極パッドの他方は前記配線基板の電源端子にそれぞれ接続されていると共に、前記第2の電極パッドの一方は前記集積回路チップの接地端子に、前記第2の電極パッドの他方は前記配線基板の接地端子にそれぞれ接続されているように構成した集積回路装置及び集積回路用コンデンサがある（例えば特許文献2参照。）。
特開平9-102432号公報 特開2003-124430号公報
上記の特許文献1の場合には、BGAパッケージによる電源ポイントが決まっており、キャパシタンスを与える電極位置が固定してしまうという問題がある。
また、上記の特許文献2の場合には、第1電極と第2電極との間でコンデンサを形成するには、IC,LSIの電源端子と接地端子が隣同士か又は近接位置に配置されていなければならず、IC, LSIのピン配置によってはコンデンサを形成できない可能性がある。
すなわち、このような従来のコンデンサ形成技術では、隣同士の2ピンに電源，アースを割り振って横方向でキャパシタンスを与える手法を採用している為、コンデンサ積層が1種類しか形成されず、BGAの単一電源給電のみの場合にしかコンデンサ機能を果たさない。従って、BGAに複数電源が存在する場合（例えば3.3Vや1.8V等を使用していた場合）に対応するには、複数個の誘電体層とこれら各誘電体層を挟む複数個の電源層を積層して形成しなければならず、複数電源の種類に応じてカスタム品で提供する必要があり、フレキシブル性に欠けるという問題があった。
従って本発明は、複数電源が存在していても、フレキシブルにキャパシタンスを与えることができるコンデンサシートを提供することを目的とする。
上記の目的を達成するため、本発明に係るコンデンサシートは、スルーホール電極を内包する誘電体を挟んで該スルーホール電極から離れた位置に設けたアース電極を有する第1のコンデンサブロックと、スルーホール電極を内包する誘電体を挟んで該スルーホール電極から離れた位置に設けたアース電極を備え、該両電極間を電気的に接続した第2のコンデンサブロックとを有し、該第1のコンデンサブロックのアース電極と該第2のコンデンサブロックのアース電極とが電気的に接続されたことを特徴としている。
すなわち、本発明に係るコンデンサシートは、図13に示した従来例と同様に2枚の回路基板の間に挿入されるものであるが、このコンデンサシートは、例えば複数個の第1のコンデンサブロックと、例えば複数個の第2のコンデンサブロックとで構成されている。そして、第1のコンデンサブロックは、スルーホール電極を介して、例えば2枚の回路基板の信号・電源用電極同士を接続するものであり、この第1のコンデンサブロックが複数個あるので、スルーホール電極も複数個存在し、従ってこのコンデンサシートは複数の信号・電源用電極に接続することが可能となる。そして、このスルーホール電極とこの周囲に設けたアース電極との間には誘電体によるキャパシタンスが形成されるので、複数の信号・電源用電極に対応してフレキシブルにキャパシタンスを得ることが可能となる。
また、第2のコンデンサブロックにおいては、そのスルーホール電極が、例えば2枚の回路基板のアース電極同士を接続すると共に、このスルーホール電極は、例えばパターン配線を介してスルーホール電極の周囲に誘電体を挟んで設けられたアース電極に接続されているので、この第2のコンデンサにおけるスルーホール電極及びアース電極は2枚の回路基板のアース電極の電位を有することになる。
そして、第1及び第2のコンデンサブロックのアース電極同士が電気的に接続されるように各コンデンサブロックが配置されて一体結合されているので、第1のコンデンサブロックにおけるアース電極も第2のコンデンサブロックのアース電極に接続されることになる。従って第1のコンデンサシートにおける全てのアース電極が2枚の回路基板のアース電極に接続されることになり、以って全ての第1のコンデンサブロックはスルーホール電極とアース電極との間でキャパシタンスを形成することができる。
このように本発明によるコンデンサシートは回路基板の1電極毎にコンデンサをブロック構成し、ブロック内のスルーホール電極とアース電極間で縦方向にキャパシタンス容量を与えるので、(1)回路基板に複数電源が存在する場合でも、同一ブロックで電源種別に応じてキャパシタンスを与えることが可能となり、(2)コンデンサブロックの配置を自由に入替えるだけで、回路基板の電源配置に合わせてキャパシタンスをフレキシブルに形成することが可能となる。
上記の各コンデンサブロックは立方体又は直方体でもよく、該スルーホール電極が該立方体又は直方体の2面のほぼ中央部を貫通するように設けられ、該スルーホール電極とは交差しない該立方体又は直方体の対向する2面に該アース電極を設けることができる。
すなわち、本発明のコンデンサシートは、立方体又は直方体のコンデンサブロックを一体に結合することによって直方体形状を有するものとなる。
また、隣接するコンデンサブロック同士を、互いに同じ方向で結合しても、それぞれのコンデンサブロックのアース電極が電気的に接続されるようアース電極をコンデンサブロックに設けることができる。
すなわち、立方体又は直方体の各コンデンサブロックを一体結合するとき、アース電極を一定方向に揃えた形で接続することができ、各列の中に少なくとも1つの第2のコンデンサブロックがあれば、その列の上下のアース電極は同じアース電極となる。
また、各コンデンサブロックが立方体の場合、隣接するコンデンサブロック同士を、互いに90°回転させて結合してもそれぞれのコンデンサブロックのアース電極が電気的に接続されるようアース電極をコンデンサブロックに設けることができる。
すなわち、この場合には各コンデンサブロックは立方体であるので、各コンデンサブロックを互いに90°回転させても依然として隣のコンデンサブロックのアース電極同士は接触できることになり、各第1のコンデンサブロックはアース電極に完全に囲まれた形でキャパシタンスを形成することになるので安定したアース電位が得られる。
また、上記のスルーホール電極は、該アース電極と共に形成されるキャパシタンスが所望の値になるような直径及び長さを有する円筒形状とすることができる。
すなわち、各第1のコンデンサブロックについて所望のキャパシタンスを得るには、スルーホール電極の直径及び長さを調整すればよい。
また上記の直径が異なるスルーホール電極を有する複数個のコンデンサブロックを、所望のキャパシタンスに合わせて配置してもよい。
すなわち、上記のように調整した種々のスルーホール電極を用いれば、回路基板に対して所望のキャパシタンスを与えることができる。より具体的には、電源ピン以外の信号ピンには、キャパシタンス容量が見えてくると波形なまりが発生する為、信号ピンに配置するブロックはスル−ホール電極径を絞って電極間距離を長くすることで、キャパシタンス容量を小さくしたブロックを割り当てる。このブロックを割当てることで、信号ピンに対するキャパシタンスによる影響を回避することができる。
該コンデンサブロックが所望のキャパシタンスに合わせたサイズの立方体又は直方体形状を有するものであればよい。
すなわち、各コンデンサブロックの立方体形状又は直方体形状を変えることによっても所望のキャパシタンスを得ることができる。
また、第1のコンデンサブロックのスルーホール電極の直径を調整すれば、所望の特性インピーダンスを与えることができる。
すなわち、信号・電源用コンデンサブロックにおいてスルーホール径を調整することで、インピーダンス調整が可能となり、インピーダンスミスマッチによる信号反射等を抑止にも対応することが可能となる。
また、全てのアース電極同士、又は一部のアース電極同士が電気的に接続されるように各コンデンサブロックを配置してもよい。
すなわち、上記の結果、全てのアース電極又は一部のアース電極同士を電気的に接続でき、同じアース電位にすることができる。
また、上記の該回路基板の内の一枚をBGAとし、もう一枚をプリント配線板とすることができ、該スルーホール電極の一端を、その上に設けたフットプリントを介して該BGAに接続すると共に、該スルーホール電極の他端を、その上に設けたバンプを介して該プリント配線板に接続することができる。
本発明に係るコンデンサシートによれば、BGAやプリント配線板等の回路基板の間に誘電体から成るコンデンサシートを挟んで各コンデンサブロックにおけるスルーホール電極とアース電極との間にキャパシタンスを与える構造としているので、コンデンサから素子電極までのパターン配線を排除することができ、以ってそのインダクタンス成分を減少させることが可能となる。
この場合、素子の電極に対してピンポンイントにコンデンサを搭載することができ、複数の信号・電源電極に対してフレキシブルにインダクタンスを削減することが可能となり、プリント基板から放射されるスイッチングノイズを抑制し、且つ信号波形を安定化させることに寄与することができる。
更に、従来技術で示したBGA両面実装に活用することにより、素子電極の直近にキャパシタンスを与えることができ且つ高密度実装化を実現することができる。
図1は、本発明に係るコンデンサシートに用いる信号・電源用のコンデンサブロックの実施例[1]を示したものである。同図(1)は外観図を示し、同図(2)は等価回路図を示している。
同図(1)において、信号・電源用コンデンサブロック10は、立方体又は直方体の誘電体ブロック1のほぼ中央にスルーホール電極2を形成し、誘電体ブロック1のスルーホール電極2が露出していない2つの側面にアース電極3をメッキ等で施したものである。なお、スルーホール電極2はPbメッキ等で誘電体ブロック1中に埋め込んであるものとする。
このようなコンデンサブロック10は、同図(2)の等価回路図に示すように、スルーホール電極2とアース電極3との間にキャパシタンスCが形成される。このキャパシタンスCは、スルーホール電極2が図面の上下に伸びる方向、すなわち縦方向に形成される。
この場合のキャパシタンスは概略的には以下の式に基づいて求めることができる。
Ｃ＝εｏ×εｒ×Ｓ／ｄ ・・・ 式(1)
εｏ=8.854×10-12 （真空中の比誘電率）
εｒ=材料の比誘電率
ｄ=電極間距離
Ｓ=電極間の面積
すなわち、キャパシタンスCは、誘電体ブロック1の比誘電率εrと真空中の誘電率εｏと電極間距離ｄと電極間面積Sとで決まることが示されている。従って電極間距離dを短くすればするほどキャパシタンスCは増大することが分かる。また、キャパシタンスCは、誘電体ブロック1の材料として高い比誘電率のものを用いても同様に大きくすることが可能である。
図2は本発明に係るコンデンサシートに用いられるアース用コンデンサブロック11の実施例を示したものである。この実施例では、図1(1)に示した信号・電源用ブロックコンデンサ10に対して、誘電体ブロック1の両側面に設けたアース電極3の間を、スルーホール電極2を経由するように接続したパターン配線4を設けることによって、アース用コンデンサブロック11を実現している。これにより、このアース用コンデンサブロック11はスルーホール電極2、パターン配線4、及びアース電極3のいずれにおいても同電位（アース電位）に置かれることになる。
なお、コンデンサブロック10及び11は、立方体や直方体だけでなく、スルーホール電極と同心円状の円筒形でもよい。
図3は、本発明に係るコンデンサシートの実施例[1]を示したものである。この実施例では同図(1)に示すように、図(1)に示した信号・電源用コンデンサブロック10と、図2に示したアース用コンデンサブロック11とをそれぞれ複数個用いて配置したものである。この例では、アース用コンデンサブロック11を4角に配置すると共に一方の対角線上にもこのアース用コンデンサブロック11を配置し、その他のコンデンサブロックには信号・電源用コンデンサブロック10を配置している。なお、この場合の各コンデンサブロックは、立方体及び直方体のいずれでもよい。
そして、同図(2)に示すように、これらのコンデンサブロック10及び11を一体化して結合することによりコンデンサシート12が得られる。これにより、各コンデンサブロック10及び11のアース電極3は共通してアース電位に接続されることになる。ただし、必ずしも全アース電極がアース電位に接続されなくてもよく、信号・電源用コンデンサブロック10のアース電極3が何らかの形でアース用コンデンサブロック11のアース電極3に接続されていればよい。
なお、アース電極3は互いに良好な接触抵抗になるような厚さを有している。
図4には図3(2)のように得られたコンデンサシート12の使用形態例が示されている。この例では図3(2)のコンデンサシート12そのものを示したものではないが、左端と左から4番目のブロックにアース用コンデンサブロック11を配置し、それ以外のブロックに信号・電源用コンデンサブロック10を配置したコンデンサシート12を、BGA21とプリント配線板22との間に接続するものである。
このため、コンデンサシート12は、アース用コンデンサブロック11のスルーホール電極2の上部にアース用フットプリント131を載置し、その他の信号・電源用コンデンサブロック10のスルーホール電極2の上部に信号・電源用フットプリント132を載置している。そして、アース用フットプリント131はBGA21のアース用バンプ211に接続されると共に、信号・電源用フットプリント132は、BGA21の各信号・電源用バンプ212に接続される。
コンデンサシート12の下部においては、フットプリント131,132と同様にアース用コンデンサブロック11のスルーホール電極2に対してアース用バンプ141を設け、その他の信号・電源用コンデンサブロック10のスルーホール電極2に対して信号・電源用バンプ142を設ける。これにより、アース用バンプ141をプリント配線板22のアース用フットプリント221に接続し、その他の信号・電源用バンプ142を、プリント配線板22の信号・電源用フットプリント222に接続する。
このようにしてBGA21とコンデンサシート12とプリント配線板22とを接続したものが図5(1)に示されている。さらに、このようにしてBGA21とプリント配線板22との間に接続されたコンデンサシート12を、信号・電源用コンデンサブロック10に着目して部分的に拡大した図が同図(2)に示されている。すなわち、信号・電源用コンデンサブロック10のスルーホール電極2とその周囲のアース電極3との間に、図1(2)の場合と同様に、キャパシタンスCが縦方向に形成される。
このように配置したコンデンサシート12を、BGA21を除いて上面から見た場合、同図(3)に示すように等価回路としてキャパシタンスCが形成されたコンデンサシート12が実現される。すなわち、アース用コンデンサブロック11及び信号・電源用コンデンサブロック10のそれぞれのアース電極3は共通に接続されることになり、信号・電源用コンデンサブロック10においてのみ図示のようなキャパシタンスCがそれぞれ形成されることが分かる。
このようにして、スルーホール電極2とアース電極3との間にコンデンサを形成することが可能となり、BGA21及びプリント配線板22の各電極ピンに対して均一にキャパシタンスCを与えることが可能となる。
図6は、本発明に係るコンデンサシートの実施例[2]を示したもので、この実施例では、同図(1)に示すようなBGA21のFPGAピン配列に合わせて、同図(2)に示すようにコンデンサブロックを配列している。
すなわち、FPGAで使用されるBGA21においては、I/O電源31とコア電源32に対して供給電圧値が異なる複数電源を供給するような場合、本発明に係るコンデンサシート12は、同図(1)に網掛丸印で示すI/O電源31に対しては、同図(2)で同じく網掛丸印で示す位置において信号・電源用コンデンサブロック10のスルーホール電極2を配置すると共に、同図(1)において黒丸で示したコア電源32に対しては、やはり同図(2)に黒丸で示した位置に信号・電源用コア用コンデンサブロック10を配置して、それぞれ対応して接続するようにしたものである。
このようにすることにより、BGA21の1電極ピン毎に均一なキャパシタンスを与えることができる。従って、同図(2)に示すように、BGA21に対して電極31及び32から複数電源を供給する場合でも、キャパシタンスを1電極ピン毎に均一に与えることが可能になり、同一形状のコンデンサブロックを利用して容易にコンデンサシート12を形成することができる。このコンデンサシート12により、複数電源に対してもパターン配線が無くなることで効果的にスイッチングノイズを減らすことが可能となる。
図7は、本発明に係るコンデンサシートの実施例[3]を示したものである。この実施例では図3に示した実施例[1]において、コンデンサブロックの配置を隣同士で90°回転させて一体化することで一つのコンデンサブロック12を形成したものである。ただし、この場合のコンデンサブロックは立方体の形状である。
この実施例の場合には、隣り同士で90°回転させることにより、図3(2)と同様に、図示の矢印Aの方向に平行な列のいずれかのコンデンサブロックがアース用コンデンサブロック11を形成していれば、全てのコンデンサブロックにおけるアース電極3がアース接続されることになるが、図示の例では少なくとも2つのコンデンサブロックがアース用コンデンサブロック11を形成していればよいことを示している。従って、隣り同士のコンデンサブロックを90°回転させる方向によっては、別のコンデンサブロックもアース用のコンデンサブロックにする必要が生ずることになる。
この実施例では、一つのコンデンサブロックに対してスルーホール電極の四方をアース電極で囲むことができ、アース電位をより安定化することができる。なお、アース電極3は90°回転しても良好な電気的接触抵抗になる厚さを有している。
図8は、本発明に係るコンデンサシートに用いる信号・電源用コンデンサブロックの実施例[2]を示したものである。まず、同図(1)はスルーホール電極2が、3つの態様として、スルーホール電極2_1〜2_3に変化した場合を想定した図を示しており、これに対応して、同図(2)においてもスルーホール電極2が3つのパターンを有する場合を正面の斜視図として示している。
すなわち、上記の式(1)に示したように、電極間距離dをd1〜d3に変化させた場合、電極間距離d3の場合が最もキャパシタンスCが大きくなるので、この電極間距離、又はスルーホール電極2の直径に応じて種々のコンデンサブロック10を選択できることが分かる。これは、スルーホール電極2の長さ、すなわち、コンデンサブロック10の厚さについても式(1)に従い、同様に種々のコンデンサブロック10を選択できる。また、コンデンサブロック10のサイズ（スルーホール電極2が露出している面のタテ×ヨコの面積）を変えても同様に種々のコンデンサブロック10を選択できる。
図9においては、図8に示した種々のコンデンサブロックを用途別に示したものであり、同図(1)のコンデンサブロック10はスルーホール2の直径を大きく取ることにより電極間距離dを短くし、以って電源電極用のコンデンサブロックに使用するものである。また、同図(2)の場合には同図(1)の電源電極用コンデンサブロック10においてパターン配線4をアース電極3とスルーホール電極2との間に接続させることにより接続抵抗が小さいアース電極用のコンデンサブロック11に使用するものである。さらには、同図(3)に示すように、スルーホール電極2の直径を小さくすることにより、電極間距離dを大きくし、以ってキャパシタンスを小さくして信号電極用コンデンサブロック10に使用するものである。
すなわち、信号電極用コンデンサブロック10においては、キャパシタンスCが見えてくると波形なまり等が発生するため、できるだけキャパシタンスを与えないようにするため、スルーホール電極2の直径を小さくし電極間距離dを長くしている。
なお、上述の式(1)に示す如く、誘電体材料を変更したりコンデンサブロックの外形サイズを変更することによってもキャパシタンスを調整することができることは言うまでもない。
図10には、図9に示した種々のコンデンサブロックを用いたコンデンサシートの実施例[4]が示されている。
すなわち、図9(1)に示した電源電極用コンデンサブロック101と、同図(2)に示したアース電極用コンデンサブロック110と、同図(3)に示した信号電極用コンデンサブロック102を図10(1)に示すようにそれぞれ複数個配置し、これを同図(2)に示すように一体化してシート状に結合することで、信号電極用コンデンサブロック102においては大きなキャパシタンスを与えずに、電源電極用コンデンサブロック101のみに大きなキャパシタンスを与えることができ、電極ピン毎に効果的にノイズを抑制することができる。
図11には、本発明に係るコンデンサシートに用いる信号・電源用コンデンサブロックの実施例[3]が示されている。この実施例では、アース電極3を接地することで、ストリップライン構成が実現できることに着目し、これを応用して、スルーホール電極2とアース電極3との距離h1,h2、スルーホール電極2の直径dを調整することにより、スルーホール電極2に対してインピーダンス制御が可能となり、所望の特性インピーダンスを得ることができる。
（付記１）
スルーホール電極を内包する誘電体を挟んで該スルーホール電極から離れた位置に設けたアース電極を有する第1のコンデンサブロックと、
スルーホール電極を内包する誘電体を挟んで該スルーホール電極から離れた位置に設けたアース電極を備え、該両電極間を電気的に接続した第2のコンデンサブロックとを有し、
該第1のコンデンサブロックのアース電極と該第2のコンデンサブロックのアース電極とが電気的に接続されたことを特徴とするコンデンサシート。
（付記２）付記１において、
各コンデンサブロックが立方体又は直方体であり、該スルーホール電極が該立方体又は直方体の2面のほぼ中央部を貫通するように設けられ、該スルーホール電極とは交差しない該立方体又は直方体の対向する2面に該アース電極が設けられていることを特徴としたコンデンサシート。
（付記３）付記２において、
隣接するコンデンサブロック同士を、互いに同じ方向で結合しても、それぞれのコンデンサブロックのアース電極が電気的に接続されるように該アース電極がコンデンサブロックに設けられていることを特徴としたコンデンサシート。
（付記４）付記２おいて、
各コンデンサブロックが立方体の場合、隣接するコンデンサブロック同士を、互いに90°回転させて結合してもそれぞれのコンデンサブロックのアース電極が電気的に接続されるように該アース電極がコンデンサブロックに設けられていることを特徴としたコンデンサシート。
（付記５）付記1おいて、
該第1コンデンサブロックのスルーホール電極は、該アース電極と共に形成されるキャパシタンスが所望の値になるような直径及び長さを有する円筒形を有していることを特徴としたコンデンサシート。
（付記６）付記５おいて、
該直径が異なるスルーホール電極を有する複数個のコンデンサブロックを、所望のキャパシタンスに合わせて配置したことを特徴としたコンデンサシート。
（付記７）付記５おいて、
該第1のコンデンサブロックが、所望のキャパシタンスに合わせたサイズの立方体又は直方体であることを特徴としたコンデンサシート。
（付記８）付記１おいて、
該第1のコンデンサブロックが、所望の特性インピーダンスを与える直径のスルーホール電極を有していることを特徴としたコンデンサシート。
（付記９）付記１おいて、
全てのアース電極同士、又は一部のアース電極同士が電気的に接続されるように各コンデンサブロックが配置されていることを特徴としたコンデンサシート。
（付記１０）付記1おいて、
該回路基板の内の一枚がBGAで、もう一枚がプリント配線板であり、該スルーホール電極の一端を、その上に設けたフットプリントを介して該BGAに接続すると共に、該スルーホール電極の他端を、その上に設けたバンプを介して該プリント配線板に接続することを特徴としたコンデンサシート。
本発明に係るコンデンサシートに用いられる信号・電源用コンデンサブロックの実施例[1]を示した図である。 本発明に係るコンデンサシートに用いられるアース用コンデンサブロックの実施例を示した外観斜視図である。 本発明に係るコンデンサシートの実施例[1]を示した外観斜視図である。 本発明に係るコンデンサシートの使用形態例を示した一部断面側面図である。 図4に示したコンデンサシートの使用形態をさらに説明するための図である。 本発明に係るコンデンサシートの実施例[2]を示した図である。 本発明に係るコンデンサシートの実施例[3]を示した斜視図である。 本発明に係るコンデンサシートに用いられる信号・電源用コンデンサブロックの実施例[2]を示した図である。 図8に示したコンデンサブロックの実施例[2]に対応して種々の用途を示した図である。 本発明に係るコンデンサシートの実施例[4]を示した図である。 本発明に係るコンデンサシートに用いられる信号・電源用コンデンサブロックの実施例[3]を示した図である。 従来例を示した側面図である。 図12に示した従来例を改良した従来のコンデンサシートの概略図である。
符号の説明
1 誘電体ブロック
2, 2_1〜2_3 スルーホール電極
3 アース電極
4 パターン配線
10 信号・電源用コンデンサブロック
11 アース用コンデンサブロック
12 コンデンサシート
21 BGA（ボール・グリッド・アレイ）
141, 212 アース用バンプ（電極）
142, 212 信号・電源用バンプ
131, 221 アース用フットプリント
132, 222 信号・電源用フットプリント
31 I/O電源用電極
32 コア用電極
41 I/O電源用スルーホール電極
42 コア用スルーホール電極
101 電源電極用コンデンサブロック
102 信号電極用コンデンサブロック
110 アース電極用コンデンサブロック
図中、同一符号は同一又は相当部分を示す。

Claims (5)

  1. スルーホール電極を内包する誘電体を挟んで該スルーホール電極から離れた位置に設けたアース電極を有する第1のコンデンサブロックと、
    スルーホール電極を内包する誘電体を挟んで該スルーホール電極から離れた位置に設けたアース電極を備え、該両電極間を電気的に接続した第2のコンデンサブロックとを有し、
    該第1のコンデンサブロックのアース電極と該第2のコンデンサブロックのアース電極とが電気的に接続されたことを特徴とするコンデンサシート。
  2. 請求項１において、
    各コンデンサブロックが立方体又は直方体であり、該スルーホール電極が該立方体又は直方体の2面のほぼ中央部を貫通するように設けられ、該スルーホール電極とは交差しない該立方体又は直方体の対向する2面に該アース電極が設けられていることを特徴としたコンデンサシート。
  3. 請求項２において、
    隣接するコンデンサブロック同士を、互いに同じ方向で結合しても、それぞれのコンデンサブロックのアース電極が電気的に接続されるように該アース電極がコンデンサブロックに設けられていることを特徴としたコンデンサシート。
  4. 請求項２おいて、
    各コンデンサブロックが立方体の場合、隣接するコンデンサブロック同士を、互いに90°回転させて結合してもそれぞれのコンデンサブロックのアース電極が電気的に接続されるように該アース電極がコンデンサブロックに設けられていることを特徴としたコンデンサシート。
  5. 請求項1おいて、
    該第1コンデンサブロックのスルーホール電極は、該アース電極と共に形成されるキャパシタンスが所望の値になるような直径及び長さを有する円筒形を有していることを特徴としたコンデンサシート。
JP2004042877A 2004-02-19 2004-02-19 コンデンサシート Expired - Fee Related JP4338545B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004042877A JP4338545B2 (ja) 2004-02-19 2004-02-19 コンデンサシート
US10/878,919 US6859352B1 (en) 2004-02-19 2004-06-28 Capacitor sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004042877A JP4338545B2 (ja) 2004-02-19 2004-02-19 コンデンサシート

Publications (2)

Publication Number Publication Date
JP2005236008A JP2005236008A (ja) 2005-09-02
JP4338545B2 true JP4338545B2 (ja) 2009-10-07

Family

ID=34132081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004042877A Expired - Fee Related JP4338545B2 (ja) 2004-02-19 2004-02-19 コンデンサシート

Country Status (2)

Country Link
US (1) US6859352B1 (ja)
JP (1) JP4338545B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829875B2 (en) * 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
JP4283834B2 (ja) * 2006-09-06 2009-06-24 Ｔｄｋ株式会社 積層コンデンサ
JP5133813B2 (ja) * 2008-08-11 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板
JP2010258301A (ja) * 2009-04-27 2010-11-11 Shinko Electric Ind Co Ltd インターポーザ及び半導体装置
US8633398B2 (en) 2011-10-25 2014-01-21 Hewlett-Packard Development Company, L.P. Circuit board contact pads
JP6323672B2 (ja) * 2014-07-25 2018-05-16 株式会社ソシオネクスト 半導体装置及びその製造方法
US10141277B2 (en) * 2017-03-31 2018-11-27 International Business Machines Corporation Monolithic decoupling capacitor between solder bumps

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428499A (en) * 1993-01-28 1995-06-27 Storage Technology Corporation Printed circuit board having integrated decoupling capacitive core with discrete elements
JPH07321585A (ja) 1994-05-30 1995-12-08 Witco Of Jupiter Dentsu Kk ノイズフィルタ
JPH08181445A (ja) 1994-12-22 1996-07-12 Sumitomo Metal Ind Ltd セラミックス多層基板
JP3475581B2 (ja) 1995-06-27 2003-12-08 松下電工株式会社 電動歯ブラシ
JPH09102432A (ja) 1995-10-05 1997-04-15 Canon Inc バイパスコンデンサ及びその形成方法
JP3696341B2 (ja) * 1996-08-30 2005-09-14 ローム株式会社 アレイ型固体電解コンデンサの構造及びその製造方法
JPH10322022A (ja) 1997-05-19 1998-12-04 Nec Corp 多層プリント基板
JPH11307389A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp パターンコンデンサ
US6625006B1 (en) * 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
JP2003124430A (ja) 2001-10-16 2003-04-25 Nec Corp 集積回路装置および集積回路用コンデンサ
US6614645B1 (en) * 2002-11-12 2003-09-02 National Semiconductor Corporation Matched capacitor array

Also Published As

Publication number Publication date
JP2005236008A (ja) 2005-09-02
US6859352B1 (en) 2005-02-22

Similar Documents

Publication Publication Date Title
KR100364967B1 (ko) 적층 커패시터, 배선 기판, 및 고주파 회로
KR100363652B1 (ko) 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로
KR100240525B1 (ko) 반도체장치 및 그것을 사용한 전자장치
KR100364009B1 (ko) 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로
US6384476B2 (en) Semiconductor integrated circuit and printed wiring substrate provided with the same
US6327134B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US6907658B2 (en) Manufacturing methods for an electronic assembly with vertically connected capacitors
US20020060366A1 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US7271348B1 (en) Providing decoupling capacitors in a circuit board
KR20010066819A (ko) 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판
US6999299B2 (en) Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board
US7791896B1 (en) Providing an embedded capacitor in a circuit board
JP4338545B2 (ja) コンデンサシート
JP2007250928A (ja) 多層プリント配線板
US6683781B2 (en) Packaging structure with low switching noises
WO2022071235A1 (ja) 回路モジュール
JP4280179B2 (ja) 積層型半導体装置
JP2007129046A (ja) コンデンサアレイの実装構造
JP4243621B2 (ja) 半導体パッケージ
JP7405460B1 (ja) 回路基板および電子部品の製造方法
JP2005203420A (ja) 電子回路基板
JP2003068968A (ja) 半導体集積回路装置
JP6136061B2 (ja) 半導体装置
US20090001548A1 (en) Semiconductor package
JP2013030718A (ja) 積層セラミックコンデンサおよびこれを用いたジャンパ実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090630

R150 Certificate of patent or registration of utility model

Ref document number: 4338545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees