JP2023122184A - 電子制御装置 - Google Patents

Abstract

【課題】マイクロコンピュータの動作を監視する回路が２つある構成でも、リセット信号線の診断を適切に行うことができる電子制御装置を提供する。【解決手段】メインマイコン２は、車両のイグニッションスイッチがＯＦＦ状態になったことをトリガとして、第１リセット信号線７の診断を行う。監視ＩＣ４及びサブマイコン３は、メインマイコン２に異常が発生するとそれぞれ第１及び第２ローレベル駆動回路１５及び３２により第１リセット信号線７を互いに異なる第１及び第２ローレベルに駆動する。メインマイコン２は、第１リセット信号線７の診断期間に異常の発生を監視ＩＣ４に認識させ、自身のリセット状態が解除された際に、第１記憶部１８に保持されているローレベル値に応じて第１リセット信号線７の診断を行う。【選択図】図１

Description

本発明は、マイクロコンピュータと第１及び第２監視回路とを備え、マイクロコンピュータに接続されているリセット信号線の診断を行う電子制御装置に関する。

例えば車両制御を行うＥＣＵ（Electronic Control Unit）のような電子制御装置において、当該装置内部のマイクロコンピュータ；マイコンに接続されているリセット信号線の診断を行う一例が、特許文献１に開示されている。この特許文献１では、通常動作時、マイコンが出力するパルス信号が所定周期から外れた場合にウォッチドックタイマ；ＷＤＴが出力する異常検出信号に基づいて、監視ＩＣがマイコン側のリセット信号入力端子にリセット信号を入力する。そして、故障診断時には、マイコンから監視ＩＣに疑似異常信号を出力し、マイコンがリセットしないレベルにリセット信号を駆動して、リセット信号線の動作を診断する。

特開２００３－１４０７７９号公報

ここで、メインマイコンとサブマイコンに加えて監視ＩＣがある構成において、メインマイコンをサブマイコン及び監視ＩＣで共に監視している状態で、リセット信号線を診断することを想定する。すると、監視ＩＣがマイコンのリセット信号線を診断する際に、リセット信号を発行したいタイミングで、サブマイコンが何らかの不具合を検出してセット信号を発行することも想定される。この場合、監視ＩＣのリセット出力が故障しているためリセット信号が発行できなくても、サブマイコンが発行したリセット信号がメインマイコンに入力されるので、メインマイコン側からは正しく動作しているように見えてしまう。したがって、監視ＩＣ側のリセット出力機能が故障していることが分からないという問題がある。特許文献１は、マイコンを監視するＩＣが１つであることを前提としているため、上記のように想定した構成に適用すると同様の問題が発生する。

上記問題の対策として、意図的にサブマイコンによるリセット信号の発行を停止させて、監視ＩＣからリセット信号を発行して診断する手法が考えられる。しかしながら、車両に搭載される電子制御装置では、走行中の車両ノイズ等の影響で非診断時にリセット信号の発行を停止させると、その間サブマイコンはメインマイコンをリセットできなくなる。

また、特許文献１の場合、診断時はリセットがかからない制御をするため、途中にスイッチのような回路を実装してリセット信号線と切り離しながら診断するが、そのような構成では、そのスイッチ自体が故障していないかを別途確認する必要があるため、診断を追加する必要がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、マイクロコンピュータの動作を監視する回路が２つある構成でも、リセット信号線の診断を適切に行うことができる電子制御装置を提供することにある。

請求項１記載の電子制御装置によれば、第１監視回路はマイクロコンピュータの動作を監視し、第２監視回路は、マイクロコンピュータとの間で互いの動作を相互に監視する。リセット信号線は、マイクロコンピュータ及び第１監視回路のリセット端子に共通に接続され、プルアップ素子によりプルアップされる。

第１及び第２監視回路は、マイクロコンピュータに異常が発生すると、それぞれ第１及び第２ローレベル駆動回路により、リセット信号線を互いに異なる第１及び第２ローレベルに駆動する。マイクロコンピュータは、リセット信号線の診断期間において、異常の発生を第１監視回路に認識させ、自身のリセット状態が解除された際に、レベル保持回路に保持されているローレベル値に応じてリセット信号線の診断を行う。尚、第１及び第２ローレベルは、何れもマイクロコンピュータがリセット状態になる閾値以下のレベルである。

このように構成すれば、マイクロコンピュータ；マイコンが診断期間に、意図的に発生させた異常を第１監視回路が適切に認識すれば、マイコンをリセットさせるため、リセット信号線を第１ローレベルに駆動する。これにより、レベル保持回路には第１ローレベル値が保持される。そして、第１監視回路がリセットをかけたタイミングで、第２監視回路からもマイコンにリセットがかかれば、レベル保持回路には、第１及び第２ローレベルを合成した値が保持される。これにより、マイコンは、第１監視回路が適切に動作しているか否かを確認できる。

請求項２記載の電子制御装置によれば、第１及び第２ローレベル駆動回路は、それぞれリセット信号線とグランドとの間に接続されるスイッチ回路及び抵抗素子の直列回路を備え、それらの抵抗素子の抵抗値が互いに異なる値に設定されている。このように構成すれば、第１及び第２ローレベルを抵抗値の選択により簡単に設定できる。

第１実施形態であり、電子制御装置の構成を示す機能ブロック図 メインマイコンを中心とする処理内容を示すフローチャート 監視ＩＣの機能が正常であり、サブマイコンから同じタイミングでリセットがかかる場合、かからない場合を示すタイミングチャート 監視ＩＣの機能が異常であり、監視ＩＣがリセットをかけたいタイミングでサブマイコンからリセットがかかる場合を示すタイミングチャート 監視ＩＣの機能が異常であり、監視ICがリセットをかけたいタイミングでサブマイコンからリセットがかからない場合を示すタイミングチャート 第２実施形態であり、電子制御装置の構成を示す機能ブロック図 メインマイコンを中心とする処理内容を示すフローチャート 監視ＩＣ及びサブマイコンの機能が共に正常である場合を示すタイミングチャート 監視ＩＣの機能が正常であり、サブマイコンが機能が異常である場合を示すタイミングチャート 監視ＩＣの機能が異常であり、サブマイコンが機能が正常である場合を示すタイミングチャート 監視ＩＣ及びサブマイコンの機能が共に異常である場合を示すタイミングチャート

（第１実施形態）
図１に示すように、車両に搭載されている電子制御装置１は、メインマイコン２、サブマイコン３及び監視ＩＣ４を備えている。尚、これらの構成については、本実施形態の要旨に係る部分のみを示している。メインマイコン２とサブマイコン３及び監視ＩＣ４とは、それぞれＳＰＩ（Serial Peripheral Interface）通信を行う。メインマイコン２のリセット入力端子５と監視ＩＣ４のリセット入出力端子６とは第１リセット信号線７により接続されており、その第１リセット信号線７は、抵抗素子８により電源ＶＤＤにプルアップされている。

監視ＩＣ４は、ウォッチドッグタイマであるＷＤパルス検出＆判定部９を備え、メインマイコン２はＷＤパルス出力部１０を備えている。ＷＤパルス出力部１０は、監視ＩＣ４に対して、ＷＤパルス検出＆判定部９のタイマをクリアするクリア信号をＷＤパルスとして周期的に出力する。ＷＤパルス検出＆判定部９は、上記のＷＤパルスの入力が停止されてタイマがカウントアップするとメインマイコン２の異常を判定し、異常判定信号をＭＯＳ制御部１１に出力する。

監視ＩＣ４の内部において、電源ＶＤＤとグランドとの間には、抵抗素子１２、ＮチャネルＭＯＳＦＥＴ１３及び抵抗値Ｒａである抵抗素子１４の直列回路が接続されている。スイッチ回路の一例であるＦＥＴ１３のドレインは、リセット入出力端子６に接続されている。ＭＯＳ制御部１１の出力端子はＦＥＴ１３のゲートに接続されており、ＭＯＳ制御部１１は、異常判定信号が入力されると上記のゲートをハイレベルに駆動する。ＭＯＳ制御部１１～抵抗素子１４は、第１ローレベル駆動回路１５を構成している。

監視ＩＣ４の電圧モニタ端子１６は、第１リセット信号線７及び内部の電圧モニタ部１７に接続されている。電圧モニタ部１７は、Ａ／Ｄコンバータ又は複数のコンパレータの組み合わせで構成されており、第１リセット信号線７の電位がローレベルに変化した際の電圧を検出する。検出された電圧値は、レベル保持回路に相当する第１記憶部１８に記憶される。

メインマイコン２において、異常判定部２１は、ＳＰＩ通信により監視ＩＣ４の第１記憶部１８の内容を読み出すことができる。 ＷＤパルス停止指示部２２は、ＷＤパルス出力部１０に対して「ＷＤパルス停止指示」を出力する。図示しないが、ＷＤパルス出力部１０は、例えばＡＮＤゲートを介してＷＤパルスを出力しており、「ＷＤパルス停止指示」がローレベルの場合に出力可能とする。「ＷＤパルス停止指示」が有効レベルであるハイレベルに変化すると、ＷＤパルスの出力は停止する。

「ＷＤパルス停止指示」が出力されたという事象は、第２記憶部２３により記憶される。第２記憶部２３は、例えばフリップフロップで構成される１ビットの記憶素子であり、「ＷＤパルス停止指示」の立ち上がりエッジでトリガされる。異常判定部２１は、第２記憶部２３の内容を読み出す。

メインマイコン２のリセット出力端子２４と、サブマイコン３のリセット入力端子２５とは、第２リセット信号線２６により接続されており、メインマイコン２はサブマイコン３にリセット信号を出力する。サブマイコン３のリセット制御端子２７は、抵抗素子２８を介してスイッチ回路の一例であるＮＰＮトランジスタ２９のベースに接続されている。トランジスタ２９のコレクタは、第１リセット信号線７に接続されており、エミッタは、抵抗値Ｒｂの抵抗素子３０を介してグランドに接続されている。また、ベースとエミッタとの間には、抵抗素子３１が接続されている。抵抗素子２８～抵抗素子３１は、第２ローレベル駆動回路３２を構成している。

サブマイコン３は、メインマイコン２との間で行うＳＰＩ通信の内容によりメインマイコン２の動作を監視しており、その動作が異常であると判定すると、リセット制御端子２７をハイレベルにしてトランジスタ２９をＯＮにする。これにより、メインマイコン２をリセットする。また、図示しないが、メインマイコン２も、サブマイコン３の動作を監視するウォッチドッグタイマを内蔵しており、サブマイコン３は、そのウォッチドッグタイマをクリアするＷＤパルスをメインマイコン２に出力する。ウォッチドッグタイマがオーバーフローすると、メインマイコン２は、リセット出力端子２４をローレベルに駆動してサブマイン３をリセットする。

ここで、プルアップ抵抗素子８及び１２の抵抗値が等しいとすると、監視ＩＣ４のＭＯＳ制御部１１がＦＥＴ１３をＯＮにした際の第１リセット信号線７の電位は、抵抗値Ｒａに応じた値ＶＲａとなる。電位ＶＲａは、第１ローレベルに相当する。また、サブマイコン３がトランジスタ２９をＯＮにした際の第１リセット信号線７の電位は、抵抗値Ｒｂに応じた値ＶＲｂとなる。電位ＶＲｂは、第２ローレベルに相当する。第１及び第２ローレベルは、メインマイコン２のローアクティブであるリセットを有効にするレベル以下に設定されている。

次に、本実施形態の作用について説明する。図３～図５に示すように、メインマイコン２の状態は、車両のイグニッションスイッチ；ＩＧ－ＳＷがＯＮしている期間は通常動作モードであり、ＩＧ－ＳＷがＯＦＦすると、診断モードに移行する。図３は監視ＩＣ４が正常の場合、図４及び図５は監視ＩＣ４が異常の場合でサブマイコン３の挙動が異なる場合に対応している。

図２に示すように、ＩＧ－ＳＷがＯＦＦになると（Ｓ１）、メインマイコン２のＷＤパルス停止指示部２２が「ＷＤパルス停止指示」を出力する。この動作を、図３及び図４では「異常注入」としている。すると、ＷＤパルスの出力が停止し、上記の出力情報が第２記憶部２３に記憶される（Ｓ２）。これに伴い、ＷＤパルス検出＆判定部９のタイマがオーバーフローすると、ＭＯＳ制御部１１がＦＥＴ１３を一定時間ＯＮするので第１リセット信号線７の電位はＶＲａになり、メインマイコン２はリセットされる。この時、第１記憶部１８に電圧モニタ部１７のモニタ結果が記憶される（Ｓ３）。必要であれば、第１記憶部１８は異常判定信号をトリガとして記憶すれば良い。

上記の監視ＩＣ４の作用により、メインマイコン２がリセットされれば（Ｓ４；Ｎｏ）、リセットが解除されてメインマイコン２が復帰する（Ｓ５）。すると、メインマイコン２は、第１、第２記憶部１８，２３に記憶されている内容を確認する（Ｓ６）。その結果、第２記憶部２３が「ＷＤパルス停止指示」を記憶しており、且つ第１記憶部１８が電位ＶＲａを記憶していれば（Ｓ７；Ｎｏ）、第１リセット信号線７に係る部分の機能は正常と判断される（Ｓ８）。その後、車両のメインリレーがＯＦＦになり、電子制御装置１への電源供給が遮断されると、診断モードは解除となり動作は終了する（Ｓ１０）。

ここで、図３に示すように、サブマイコン３が監視ＩＣ４と同じタイミングでメインマイコン２をリセットさせるため、トランジスタ２９をＯＮにした場合、第１リセット信号線７の電位は、抵抗値Ｒａ及びＲｂの並列抵抗値に応じた電位ＶＲａｂになる。この電位ＶＲａｂも、メインマイコン２のリセットを有効にするローレベルに設定される。この場合もステップＳ７で「Ｎｏ」と判断される。

図４に示すように、メインマイコン２がＷＤパルスの出力を停止させても、監視ＩＣ４がＦＥＴ１３をＯＮにせず、サブマイコン３がトランジスタ２９をＯＮにすれば、第１記憶部１８には電位ＶＲｂが記憶されるので（Ｓ７；Ｙｅｓ）、第１リセット信号線７に係る部分の機能は異常と判断される（Ｓ９）。また、図５に示すように、サブマイコン３がトランジスタ２９をＯＮにしなければ、メインマイコン２はリセットされないので（Ｓ４；Ｙｅｓ）でステップＳ９に移行する。

以上のように本実施形態によれば、電子制御装置１において、監視ＩＣ４はメインマイコン２の動作を監視し、サブマイコン３は、メインマイコン２との間で互いの動作を相互に監視する。第１リセット信号線７は、メインマイコン２及び監視ＩＣ４のリセット端子５及び６に共通に接続され、電源ＶＤＤにプルアップされる。メインマイコン２は、車両のイグニッションスイッチがＯＦＦ状態になったことをトリガとして、第１リセット信号線７の診断を行う。

監視ＩＣ４及びサブマイコン３は、メインマイコン２に異常が発生すると、それぞれ第１及び第２ローレベル駆動回路１５及び３２により、第１リセット信号線７を互いに異なる第１及び第２ローレベルに駆動する。メインマイコン２は、第１リセット信号線７の診断期間に異常の発生を監視ＩＣ４に認識させ、自身のリセット状態が解除された際に、第１記憶部１８に保持されているローレベル値に応じて第１リセット信号線７の診断を行う。

このように構成すれば、メインマイコン２が診断期間に、意図的に発生させた異常を監視ＩＣ４が適切に認識すれば、メインマイコン２をリセットさせるため、第１リセット信号線７を電位ＶＲａに駆動する。これにより、第１記憶部１８には電位ＶＲａが保持される。そして、監視ＩＣ４がリセットをかけたタイミングでサブマイコン３も同時にリセットをかければ、第１記憶部１８には電位ＶＲａｂが保持される。これにより、メインマイコン２は、監視ＩＣ４が適切に動作しているか否かを確認できる。

そして、第１及び第２ローレベル駆動回路１５，３２は、それぞれ第１リセット信号線７とグランドとの間に接続されるＦＥＴ１３、トランジスタ２９及び抵抗素子１４，３０の直列回路を備え、抵抗素子１４，３０の抵抗値を互いに異なる値に設定する。これにより、監視ＩＣ４、サブマイコン３が第１リセット信号線７をローレベルに駆動した際の第１及び第２ローレベルを、抵抗値の選択により簡単に設定できる。

また、監視ＩＣ４は、ＷＤパルス検出＆判定部９を備え、メインマイコン２は、ＷＤパルス検出＆判定部９にＷＤパルスを周期的に出力し、ＷＤパルス検出＆判定部９のタイマがオーバーフローすると、第１ローレベル駆動回路１５により第１リセット信号線７を第１ローレベルに駆動する。したがって、ＷＤパルス検出＆判定部９を用いてメインマイコン２の動作を監視できる。

また、メインマイコン２は、第１リセット信号線７の診断期間に、ＷＤパルス停止指示部２２がＷＤパルスの出力停止を指示すると、第２記憶部２３によってその指示が発行されたことを記憶できる。そして、メインマイコン２は、リセットが解除された際に、第２記憶部２３に記憶されている動作情報にも応じて第１リセット信号線７の診断を行う。

また、メインマイコン２にウォッチドッグタイマを備え、サブマイコン３は、ウォッチドッグタイマのクリア信号であるＷＤパルスを周期的に出力する。メインマイコン２は、ウォッチドッグタイマがオーバーフローするとサブマイコン３にリセット信号を発行する。これにより、メインマイコン２はサブマイコン３の動作を監視できる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図６に示すように、第２実施形態の電子制御装置４１は、メインマイコン４２及びサブマイコン４３を備えている。メインマイコン４２は、異常信号発行部４４を備えており、異常信号発行部４４は、ＷＤパルス停止指示部２２が「ＷＤパルス停止指示」を出力するタイミングに同期して、ＳＰＩ通信によりサブマイコン４３に異常信号を発行する。異常信号発行部４４が異常信号を発行した情報は、発行情報記憶部である第２記憶部２３Ａに記憶される。これにより、第２実施形態では、メインマイコン４２は、サブマイコン４３による第１リセット信号線７のリセット制御機能についても診断する。

サブマイコン４３は、上記の異常信号を異常判定部４５で受信する。異常判定部４５は、異常信号を受信するとＴＲ制御部４６にトランジスタ駆動指令を出力する。ＴＲ制御部４６は、上記の駆動指令が入力されるとリセット制御端子２７をハイレベルにしてトランジスタ２９をＯＮにして、第１リセット信号線７を第２ローレベルにする。

次に、第２実施形態の作用について説明する。図７に示すように、第２実施形態では、ステップＳ２に替えてステップＳ１１を実行し、ステップＳ６とＳ１０との間は、ステップＳ７～Ｓ９に替えてステップＳ１２～Ｓ１７を実行する。ステップＳ１１では、ＷＤパルス停止指示部２２が「ＷＤパルス停止指示」を出力すると共に、異常信号発行部４４が異常信号を発行する。

ステップＳ１２では、第２記憶部２３が「ＷＤパルス停止指示」及び「異常信号発行」を記憶しており、且つ第１記憶部１８が電位ＶＲａｂ又は電位ＶＲａを記憶しているか否かを判断する。ここで「Ｙｅｓ」と判断するとステップＳ１３に移行し、第１記憶部１８が記憶している電位がＶＲａｂか否かを判断する。ここで「Ｙｅｓ」と判断すると、メインマイコン４２の処理に対応して、監視ＩＣ４及びサブマイコン３が所期通りに動作したことを示すので、第１リセット信号線７に係る部分の機能、及びメインマイコン２－サブマイコン３間のリセット機能は何れも正常と判断される（Ｓ１６）。これは、図８に示すケースに対応する。

ステップＳ１３で「Ｎｏ」と判断すると、第１記憶部１８が記憶している電位はＶＲａであるから、監視ＩＣ４だけが第１リセット信号線７を駆動したことを示す。したがって、第１リセット信号線７に係る部分の機能は正常だが、メインマイコン２－サブマイコン３間のリセット機能は異常と判断される（Ｓ１５）。これは、図９に示すケースに対応する。

ステップＳ１２で「Ｎｏ」と判断すると、第１記憶部１８が記憶している電位はＶＲｂであるから、サブマイコン３だけが第１リセット信号線７を駆動したことを示す。したがって、第１リセット信号線７に係る部分の機能は異常だが、メインマイコン２－サブマイコン３間のリセット機能は正常と判断される（Ｓ１４）。これは、図１０に示すケースに対応する。

ステップＳ４で「Ｙｅｓ」と判断すると、監視ＩＣ４及びサブマイコン３が何れも所期通りに動作しなかったことを示すので、第１リセット信号線７に係る部分の機能、及びメインマイコン２－サブマイコン３間のリセット機能は何れも異常と判断される（Ｓ１７）。これは、図１１に示すケースに対応する。

以上のように第２実施形態によれば、電子制御装置４１において、メインマイコン４２の異常信号発行部４４は、サブマイコン４３に対して異常信号を発行し、サブマイコン４３の異常判定部４５は、異常信号が発行されたことを判定すると、第２ローレベル駆動回路３２によって第１リセット信号線７を第２ローレベルに駆動する。そして、メインマイコン４２は、異常信号を発行したことを第２記憶部２３Ａに記憶し、その記憶内容にもとづいて第１リセット信号線７の診断を行う。これにより、監視ＩＣ４と同時にサブマイコン３によるリセット制御機能についても診断できる。

（その他の実施形態）
第２監視回路は、サブマイコンに限らない。
ウォッチドッグタイマ以外の機構により、異常を検出しても良い。
スイッチ回路については、ＮチャネルＭＯＳＦＥＴやＮＰＮトランジスタに限らない。
第１、第２ローレベル駆動回路の構成は、図示ししたものに限らない。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１は電子制御装置、２はメインマイコン、３はサブマイコン、４は監視ＩＣ、９はＷＤパルス検出＆判定部、１０はＷＤパルス出力部、１５は第１ローレベル駆動回路、１８は第１記憶部、２１は異常判定部、２２はＷＤパルス停止指示部、２３は第２記憶部、３２は第２ローレベル駆動回路を示す。

Claims (10)

1. マイクロコンピュータ（２、４２）と、
   このマイクロコンピュータの動作を監視する第１監視回路（４）と、
   前記マイクロコンピュータとの間で互いの動作を相互に監視する第２監視回路（３、４３）と、
   前記マイクロコンピュータ及び前記第１監視回路のリセット端子に共通に接続されるローアクティブのリセット信号線（７）と、
   このリセット信号線をプルアップするプルアップ素子（８）と、
   前記リセット信号線がローレベルに駆動された際に、そのローレベル値を保持するレベル保持回路（１８）と、を備え、
   前記第１及び第２監視回路は、前記マイクロコンピュータに異常が発生すると、前記リセット信号線を互いに異なる第１及び第２ローレベルに駆動する第１及び第２ローレベル駆動回路（１５，３２）をそれぞれ有し、
   前記マイクロコンピュータは、前記リセット信号線の診断期間において、異常の発生を前記第１監視回路に認識させ、自身のリセット状態が解除された際に、前記レベル保持回路に保持されているローレベル値に応じて、前記リセット信号線の診断を行う電子制御装置。
2. 前記第１及び第２ローレベル駆動回路は、それぞれ前記リセット信号線とグランドとの間に接続されるスイッチ回路（１３，３２）及び抵抗素子（１４，３０）の直列回路を備え、
   前記抵抗素子の抵抗値が互いに異なる値に設定されている請求項１記載の電子制御装置。
3. 前記第１監視回路は、ウォッチドッグタイマ（９）を備え、
   前記マイクロコンピュータは、前記ウォッチドッグタイマのクリア信号を周期的に出力し、
   前記ウォッチドッグタイマがオーバーフローすると、前記第１ローレベル駆動回路によって前記リセット信号線を第１ローレベルに駆動する請求項１又は２記載の電子制御装置。
4. 前記マイクロコンピュータは、前記リセット信号線の診断期間に、前記クリア信号の出力停止を指示する停止指示部（２２）と、
   この停止指示部より、前記出力停止の指示が発行されたことを記憶する情報記憶部（２３）とを備える請求項３記載の電子制御装置。
5. 前記マイクロコンピュータは、前記診断期間において前記クリア信号の出力を停止させ、自身のリセット状態が解除された際に、前記情報記憶部に記憶されている動作情報にも応じて、前記リセット信号線の診断を行う請求項４記載の電子制御装置。
6. 前記マイクロコンピュータ（４２）は、前記第２監視回路に対して異常信号を発行する異常信号発行部（４４）を備え、
   前記第２監視回路（４３）は、前記異常信号が発行されたか否かを判定する異常判定部（４５）を備え、
   前記異常信号が発行されたと判定すると、前記第２ローレベル駆動回路によって前記リセット信号線を第２ローレベルに駆動する請求項１から５の何れか一項に記載の電子制御装置。
7. 前記マイクロコンピュータは、前記異常信号を発行したことを記憶する発行情報記憶部（２３Ａ）を備える請求項６記載の電子制御装置。
8. 前記マイクロコンピュータは、前記発行情報記憶部に記憶した内容にも基づいて、前記リセット信号線の診断を行う請求項７記載の電子制御装置。
9. 前記マイクロコンピュータは、ウォッチドッグタイマを備え、
   前記第２監視回路は、前記ウォッチドッグタイマのクリア信号を周期的に出力し、
   前記マイクロコンピュータは、前記ウォッチドッグタイマがオーバーフローすると、前記第２監視回路にリセット信号を発行する請求項１から８の何れか一項に記載の電子制御装置。
10. 車両に搭載された際に、
    前記マイクロコンピュータは、前記車両のイグニッションスイッチがＯＦＦ状態になったことをトリガとして、前記リセット信号線の診断を行う請求項１から９の何れか一項に記載の電子制御装置。

Images