JP2003122263A - 表示ユニット及び撮像装置 - Google Patents
表示ユニット及び撮像装置Info
- Publication number
- JP2003122263A JP2003122263A JP2001317710A JP2001317710A JP2003122263A JP 2003122263 A JP2003122263 A JP 2003122263A JP 2001317710 A JP2001317710 A JP 2001317710A JP 2001317710 A JP2001317710 A JP 2001317710A JP 2003122263 A JP2003122263 A JP 2003122263A
- Authority
- JP
- Japan
- Prior art keywords
- display unit
- drive circuit
- converter
- unit
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Studio Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】表示画面の画素数に画像信号の画素数を変換す
る表示ユニットを提供する。 【解決手段】複数の表示画素を有する表示ユニット10
0であって、複数の画素信号によって構成される画像信
号を入力する入力部122と、入力部122が入力した
画像信号に含まれる画素信号の数を減じる画素数変換部
124と、画素数変換部124が画素信号の数を減じた
画像信号に従って画像を表示する表示部134とを備
え、画素数変換部124は、入力部122近傍に設けら
れている。
る表示ユニットを提供する。 【解決手段】複数の表示画素を有する表示ユニット10
0であって、複数の画素信号によって構成される画像信
号を入力する入力部122と、入力部122が入力した
画像信号に含まれる画素信号の数を減じる画素数変換部
124と、画素数変換部124が画素信号の数を減じた
画像信号に従って画像を表示する表示部134とを備
え、画素数変換部124は、入力部122近傍に設けら
れている。
Description
【0001】
【発明の属する技術分野】本発明は、表示ユニット及び
撮像装置に関する。特に本発明は、複数の表示画素を有
する表示ユニットに関する。
撮像装置に関する。特に本発明は、複数の表示画素を有
する表示ユニットに関する。
【0002】
【従来の技術】従来、表示装置は、表示装置に適した画
素数の画像信号が入力されていた。また撮像装置は、こ
のような表示装置を搭載していた。
素数の画像信号が入力されていた。また撮像装置は、こ
のような表示装置を搭載していた。
【0003】
【発明が解決しようとする課題】この場合、表示装置に
適した画像信号を生成する回路を表示装置とは別に実装
しなければならないので、表示画面の大きさと比較し
て、部品の数が多くなり機器が大型化してしまってい
た。
適した画像信号を生成する回路を表示装置とは別に実装
しなければならないので、表示画面の大きさと比較し
て、部品の数が多くなり機器が大型化してしまってい
た。
【0004】そこで本発明は、上記の課題を解決するこ
とのできる表示ユニット及び撮像装置を提供することを
目的とする。この目的は特許請求の範囲における独立項
に記載の特徴の組み合わせにより達成される。また従属
項は本発明の更なる有利な具体例を規定する。
とのできる表示ユニット及び撮像装置を提供することを
目的とする。この目的は特許請求の範囲における独立項
に記載の特徴の組み合わせにより達成される。また従属
項は本発明の更なる有利な具体例を規定する。
【0005】
【課題を解決するための手段】即ち、本発明の第1の形
態によると、複数の表示画素を有する表示ユニットであ
って、複数の画素信号によって構成される画像信号を入
力する入力部と、入力部が入力した画像信号に含まれる
画素信号の数を減じる画素数変換部と、画素数変換部が
画素信号の数を減じた画像信号に従って画像を表示する
表示部とを備え、画素数変換部は、入力部近傍に設けら
れている。
態によると、複数の表示画素を有する表示ユニットであ
って、複数の画素信号によって構成される画像信号を入
力する入力部と、入力部が入力した画像信号に含まれる
画素信号の数を減じる画素数変換部と、画素数変換部が
画素信号の数を減じた画像信号に従って画像を表示する
表示部とを備え、画素数変換部は、入力部近傍に設けら
れている。
【0006】画素数変換部が画素信号の数を減じた画像
信号に基づいて、表示部における電極に電圧を印加する
駆動回路をさらに備え、画素数変換部は、駆動回路より
入力部に近い位置に設けられていてもよい。
信号に基づいて、表示部における電極に電圧を印加する
駆動回路をさらに備え、画素数変換部は、駆動回路より
入力部に近い位置に設けられていてもよい。
【0007】入力部は、画像信号をデジタルデータで入
力し、画素数変換部が画素信号の数を減じた画像信号を
アナログ信号に変換して、駆動回路に出力するD/Aコ
ンバータをさらに備え、D/Aコンバータは、駆動回路
より画素数変換部から離れた位置に設けられていてもよ
い。
力し、画素数変換部が画素信号の数を減じた画像信号を
アナログ信号に変換して、駆動回路に出力するD/Aコ
ンバータをさらに備え、D/Aコンバータは、駆動回路
より画素数変換部から離れた位置に設けられていてもよ
い。
【0008】入力部は、画像信号をデジタルデータで入
力し、画素数変換部は、画素信号の数を減じた画像信号
を表示部に表示させるタイミングを示すクロック信号を
生成し、画素数変換部が画素信号の数を減じた画像信号
をアナログ信号に変換して、駆動回路に出力するD/A
コンバータをさらに備え、駆動回路は、クロック信号に
基づいて、複数の表示画素のいずれかを駆動する第1の
駆動回路と、D/Aコンバータがアナログ信号に変換し
た画像信号の信号レベルを増幅する第2の駆動回路とを
有し、D/Aコンバータは、第2の駆動回路より画素数
変換部から離れた位置に設けられていてもよい。
力し、画素数変換部は、画素信号の数を減じた画像信号
を表示部に表示させるタイミングを示すクロック信号を
生成し、画素数変換部が画素信号の数を減じた画像信号
をアナログ信号に変換して、駆動回路に出力するD/A
コンバータをさらに備え、駆動回路は、クロック信号に
基づいて、複数の表示画素のいずれかを駆動する第1の
駆動回路と、D/Aコンバータがアナログ信号に変換し
た画像信号の信号レベルを増幅する第2の駆動回路とを
有し、D/Aコンバータは、第2の駆動回路より画素数
変換部から離れた位置に設けられていてもよい。
【0009】D/Aコンバータは、第2の駆動回路と同
一の半導体デバイス上に一体に形成されていてもよい。
D/Aコンバータは、半導体デバイスの端部のうち、第
1の駆動回路から最も離れた端部またはその近傍に設け
られていてもよい。
一の半導体デバイス上に一体に形成されていてもよい。
D/Aコンバータは、半導体デバイスの端部のうち、第
1の駆動回路から最も離れた端部またはその近傍に設け
られていてもよい。
【0010】入力部は、画像信号をデジタルデータで入
力し、画素数変換部は、画素信号の数を減じた画像信号
を表示部に表示させるタイミングを示すクロック信号を
生成し、画素数変換部が画素信号の数を減じた画像信号
をアナログ信号に変換して、駆動回路に出力するD/A
コンバータをさらに備え、駆動回路は、クロック信号に
基づいて、複数の表示画素のいずれかを駆動する第1の
駆動回路と、D/Aコンバータがアナログ信号に変換し
た画像信号の信号レベルを増幅する第2の駆動回路とを
有し、第2の駆動回路に供給する電圧を生成するDC/
DCコンバータをさらに備え、DC/DCコンバータ
は、第2の駆動回路より第1の駆動回路に近い位置に設
けられていてもよい。
力し、画素数変換部は、画素信号の数を減じた画像信号
を表示部に表示させるタイミングを示すクロック信号を
生成し、画素数変換部が画素信号の数を減じた画像信号
をアナログ信号に変換して、駆動回路に出力するD/A
コンバータをさらに備え、駆動回路は、クロック信号に
基づいて、複数の表示画素のいずれかを駆動する第1の
駆動回路と、D/Aコンバータがアナログ信号に変換し
た画像信号の信号レベルを増幅する第2の駆動回路とを
有し、第2の駆動回路に供給する電圧を生成するDC/
DCコンバータをさらに備え、DC/DCコンバータ
は、第2の駆動回路より第1の駆動回路に近い位置に設
けられていてもよい。
【0011】DC/DCコンバータは、第1の駆動回路
と同一の半導体デバイス上に一体に形成されていてもよ
い。DC/DCコンバータは、半導体デバイス上におい
て、第2の駆動回路から最も離れた端部の近傍に設けら
れていてもよい。
と同一の半導体デバイス上に一体に形成されていてもよ
い。DC/DCコンバータは、半導体デバイス上におい
て、第2の駆動回路から最も離れた端部の近傍に設けら
れていてもよい。
【0012】表示部は、略矩形の形状を有し、画素数変
換部が画素信号の数を減じた画像信号をアナログ信号に
変換して、駆動回路に出力するD/Aコンバータをさら
に備え、画素数変換部は、表示部の1辺上に設けられて
おり、D/Aコンバータは、表示部において、1辺と異
なる辺上に設けられていてもよい。
換部が画素信号の数を減じた画像信号をアナログ信号に
変換して、駆動回路に出力するD/Aコンバータをさら
に備え、画素数変換部は、表示部の1辺上に設けられて
おり、D/Aコンバータは、表示部において、1辺と異
なる辺上に設けられていてもよい。
【0013】表示部は、略矩形の形状を有し、画素数変
換部が画素信号の数を減じた画像信号をアナログ信号に
変換して、駆動回路に出力するD/Aコンバータをさら
に備え、画素数変換部は、表示部の角の近傍に設けられ
ていてもよい。
換部が画素信号の数を減じた画像信号をアナログ信号に
変換して、駆動回路に出力するD/Aコンバータをさら
に備え、画素数変換部は、表示部の角の近傍に設けられ
ていてもよい。
【0014】D/Aコンバータは、画素数変換部が設け
られている角と異なる角の近傍に設けられていてもよ
い。
られている角と異なる角の近傍に設けられていてもよ
い。
【0015】本発明の第2の形態によると、複数の表示
画素を有する表示ユニットを備える撮像装置であって、
画像を撮像する撮像部と、撮像部が撮像した画像を格納
する格納部と、格納部に格納された画像を表示する表示
ユニットとを備え、表示ユニットは、画像信号を入力す
る入力部と、入力部が入力した画像信号に含まれる画素
信号の数を減じる画素数変換部と、画素数変換部が画素
信号の数を減じた画像信号を表示する表示部とを有し、
画素数変換部は、入力部近傍に設けられている。
画素を有する表示ユニットを備える撮像装置であって、
画像を撮像する撮像部と、撮像部が撮像した画像を格納
する格納部と、格納部に格納された画像を表示する表示
ユニットとを備え、表示ユニットは、画像信号を入力す
る入力部と、入力部が入力した画像信号に含まれる画素
信号の数を減じる画素数変換部と、画素数変換部が画素
信号の数を減じた画像信号を表示する表示部とを有し、
画素数変換部は、入力部近傍に設けられている。
【0016】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
【0017】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【0018】図1は、本実施の形態に係る撮像装置の一
例としてのデジタルカメラ10において、特徴的な機能
構成を示すブロック図である。デジタルカメラ10は、
撮像部20と、格納部120と、表示ユニット100と
を備える。撮像部20は、画像を撮像し、撮像した画像
を格納部120に格納する。表示ユニット100は、格
納部120に格納されている画像信号に従って画像を表
示する。
例としてのデジタルカメラ10において、特徴的な機能
構成を示すブロック図である。デジタルカメラ10は、
撮像部20と、格納部120と、表示ユニット100と
を備える。撮像部20は、画像を撮像し、撮像した画像
を格納部120に格納する。表示ユニット100は、格
納部120に格納されている画像信号に従って画像を表
示する。
【0019】表示ユニット100は、入力部122と、
画素数変換部124と、第1の駆動回路126と、D/
Aコンバータ128と、第2の駆動回路130と、DC
/DCコンバータ132と、表示部134とを有する。
画素数変換部124と、第1の駆動回路126と、D/
Aコンバータ128と、第2の駆動回路130と、DC
/DCコンバータ132と、表示部134とを有する。
【0020】表示部134は、フルカラー画像を表示す
る。表示部134は、例えば液晶表示素子が用いられ
る。液晶表示素子としては、例えばコレステリック液晶
が用いられる。コレステリック液晶は、ガラス基板のよ
うな透明基板間に挟持される。透明基板の表裏面には、
複数の透明電極がマトリックス状に形成されている。電
極が交差する部分に電圧が印加され、1画素を構成す
る。液晶表示素子は、電圧が印加されると選択反射状態
になり、特定の波長の光線のみを強く反射する。液晶表
示素子は、赤色の選択反射状態と透明状態との切り替え
により赤色を表示する赤色層と、緑色の選択反射状態と
透明状態との切り替えにより緑色を表示する緑色層と、
青色の選択反射状態と透明状態との切り替えにより青色
を表示する青色層とを積層したものである。
る。表示部134は、例えば液晶表示素子が用いられ
る。液晶表示素子としては、例えばコレステリック液晶
が用いられる。コレステリック液晶は、ガラス基板のよ
うな透明基板間に挟持される。透明基板の表裏面には、
複数の透明電極がマトリックス状に形成されている。電
極が交差する部分に電圧が印加され、1画素を構成す
る。液晶表示素子は、電圧が印加されると選択反射状態
になり、特定の波長の光線のみを強く反射する。液晶表
示素子は、赤色の選択反射状態と透明状態との切り替え
により赤色を表示する赤色層と、緑色の選択反射状態と
透明状態との切り替えにより緑色を表示する緑色層と、
青色の選択反射状態と透明状態との切り替えにより青色
を表示する青色層とを積層したものである。
【0021】表示部134は、例えばアクティブマトリ
ックス駆動法により駆動する。表示部134には、画素
毎にスイッチング素子が設けられる。スイッチング素子
は、例えば薄膜トランジスタまたは薄膜ダイオードから
構成される。スイッチング素子は、表示部134の液晶
表示素子に駆動電圧を印加する。第1の駆動回路126
は、表示部134のスイッチング素子をオン状態または
オフ状態にする。第2の駆動回路130は、第1の駆動
回路126に同期してスイッチング素子に画像信号に基
づいた電圧を印加する。
ックス駆動法により駆動する。表示部134には、画素
毎にスイッチング素子が設けられる。スイッチング素子
は、例えば薄膜トランジスタまたは薄膜ダイオードから
構成される。スイッチング素子は、表示部134の液晶
表示素子に駆動電圧を印加する。第1の駆動回路126
は、表示部134のスイッチング素子をオン状態または
オフ状態にする。第2の駆動回路130は、第1の駆動
回路126に同期してスイッチング素子に画像信号に基
づいた電圧を印加する。
【0022】入力部122は、複数の画素信号によって
構成される画像信号を格納部120から入力し、画素数
変換部124に送る。DC/DCコンバータ132は、
直流電圧を入力し、入力した直流電圧を昇圧し、第2の
駆動回路130に出力する。DC/DCコンバータ13
2は、例えば5Vの電圧を12Vに昇圧する。
構成される画像信号を格納部120から入力し、画素数
変換部124に送る。DC/DCコンバータ132は、
直流電圧を入力し、入力した直流電圧を昇圧し、第2の
駆動回路130に出力する。DC/DCコンバータ13
2は、例えば5Vの電圧を12Vに昇圧する。
【0023】画素数変換部124は、受け取った画像信
号に含まれる画素信号の数を減じる。撮像部20が撮像
した画像信号に含まれる画素信号の数は、表示部134
が表示する画素信号の数より多い。そこで画素数変換部
124は、撮像部20が撮像した画像信号に含まれる画
素信号の数を、表示部134に表示させる画素信号の数
に減じる。画素数変換部124は、画素信号の数を減じ
た画像信号をD/Aコンバータ128に送る。また画素
数変換部124は、入力部122から受け取った画像信
号を表示部134に表示させるタイミングを示すクロッ
ク信号を生成する。画素数変換部124は、生成したク
ロック信号を、画像信号をD/Aコンバータ128に送
るタイミングと同期させて第1の駆動回路126に送
る。
号に含まれる画素信号の数を減じる。撮像部20が撮像
した画像信号に含まれる画素信号の数は、表示部134
が表示する画素信号の数より多い。そこで画素数変換部
124は、撮像部20が撮像した画像信号に含まれる画
素信号の数を、表示部134に表示させる画素信号の数
に減じる。画素数変換部124は、画素信号の数を減じ
た画像信号をD/Aコンバータ128に送る。また画素
数変換部124は、入力部122から受け取った画像信
号を表示部134に表示させるタイミングを示すクロッ
ク信号を生成する。画素数変換部124は、生成したク
ロック信号を、画像信号をD/Aコンバータ128に送
るタイミングと同期させて第1の駆動回路126に送
る。
【0024】D/Aコンバータ128は、画素数変換部
124から受け取った画像信号を、デジタル信号からア
ナログ信号に変換して、第2の駆動回路130に送る。
第2の駆動回路130は、D/Aコンバータ128から
受け取ったアナログ信号の画像信号を、DC/DCコン
バータ132から受け取った12Vの電圧電源によって
増幅する。第2の駆動回路130は、増幅したアナログ
信号の画像信号に基づいて表示部134の水平方向のス
イッチング素子に電圧を印加する。
124から受け取った画像信号を、デジタル信号からア
ナログ信号に変換して、第2の駆動回路130に送る。
第2の駆動回路130は、D/Aコンバータ128から
受け取ったアナログ信号の画像信号を、DC/DCコン
バータ132から受け取った12Vの電圧電源によって
増幅する。第2の駆動回路130は、増幅したアナログ
信号の画像信号に基づいて表示部134の水平方向のス
イッチング素子に電圧を印加する。
【0025】第1の駆動回路126は、画像信号を表示
部134に表示させるクロック信号を画素数変換部12
4から受け取り、受け取ったクロック信号に基づいて、
表示部134の垂直方向のスイッチング素子をオン状態
またはオフ状態にする。
部134に表示させるクロック信号を画素数変換部12
4から受け取り、受け取ったクロック信号に基づいて、
表示部134の垂直方向のスイッチング素子をオン状態
またはオフ状態にする。
【0026】図2は、第1の実施の形態に係る表示ユニ
ット100の構成を示す。表示ユニット100のガラス
基板144上に、入力部122と、画素数変換部124
と、第1の駆動回路126と、DC/DCコンバータ1
32と、第2の駆動回路130と、D/Aコンバータ1
28とが設けられている。D/Aコンバータ128は、
第2の駆動回路130と、同一の第2の半導体デバイス
142上に一体に形成されている。DC/DCコンバー
タ132は、第1の駆動回路126と同一の第1の半導
体デバイス140上に一体に形成されている。
ット100の構成を示す。表示ユニット100のガラス
基板144上に、入力部122と、画素数変換部124
と、第1の駆動回路126と、DC/DCコンバータ1
32と、第2の駆動回路130と、D/Aコンバータ1
28とが設けられている。D/Aコンバータ128は、
第2の駆動回路130と、同一の第2の半導体デバイス
142上に一体に形成されている。DC/DCコンバー
タ132は、第1の駆動回路126と同一の第1の半導
体デバイス140上に一体に形成されている。
【0027】このようにD/Aコンバータ128を、第
2の半導体デバイス142上に第2の駆動回路130と
一体に形成し、またDC/DCコンバータ132を、第
1の半導体デバイス140上に第1の駆動回路126と
一体に形成することにより、表示ユニット100を小型
化することができる。また回路の設計を簡易化すること
ができる。
2の半導体デバイス142上に第2の駆動回路130と
一体に形成し、またDC/DCコンバータ132を、第
1の半導体デバイス140上に第1の駆動回路126と
一体に形成することにより、表示ユニット100を小型
化することができる。また回路の設計を簡易化すること
ができる。
【0028】画素数変換部124は、ガラス基板144
上の入力部122の近傍に設けられている。本実施の形
態では、さらに画素数変換部124は、第1の駆動回路
126、第2の駆動回路130、及びD/Aコンバータ
128より入力部122に近い位置に設けられている。
表示部134は、略矩形、例えば長方形の形状を有して
おり、画素数変換部124は、表示部134の角の近傍
に設けられ、D/Aコンバータ128は、画素数変換部
124と異なる角の近傍に設けられている。
上の入力部122の近傍に設けられている。本実施の形
態では、さらに画素数変換部124は、第1の駆動回路
126、第2の駆動回路130、及びD/Aコンバータ
128より入力部122に近い位置に設けられている。
表示部134は、略矩形、例えば長方形の形状を有して
おり、画素数変換部124は、表示部134の角の近傍
に設けられ、D/Aコンバータ128は、画素数変換部
124と異なる角の近傍に設けられている。
【0029】通常、表示ユニット100に入力される画
素信号の数は、表示部134に表示する画素信号の数よ
り多いので、画素数変換部124は、画像信号に含まれ
る画素信号の数を減じる。従って画素数変換部124
は、高い周波数のデジタルデータを入力部122から受
け取るので、他の回路等に対し、ノイズを混入させる可
能性がある。そこで、本実施の形態に係る画素数変換部
124を入力部122近傍、かつ表示部134の角の近
傍に設けることによって、他の回路等に対し、ノイズを
混入させる可能性を低くすることができる。特に画素数
変換部124は、D/Aコンバータ128と隣接するこ
とにより、D/Aコンバータ128が出力するアナログ
データに対してノイズを混入させる可能性が高い。そこ
で、画素数変換部124とD/Aコンバータ128の間
に、第1の駆動回路126と第2の駆動回路130を設
けることにより、D/Aコンバータ128に対し、ノイ
ズを混入させる可能性を低くすることができる。
素信号の数は、表示部134に表示する画素信号の数よ
り多いので、画素数変換部124は、画像信号に含まれ
る画素信号の数を減じる。従って画素数変換部124
は、高い周波数のデジタルデータを入力部122から受
け取るので、他の回路等に対し、ノイズを混入させる可
能性がある。そこで、本実施の形態に係る画素数変換部
124を入力部122近傍、かつ表示部134の角の近
傍に設けることによって、他の回路等に対し、ノイズを
混入させる可能性を低くすることができる。特に画素数
変換部124は、D/Aコンバータ128と隣接するこ
とにより、D/Aコンバータ128が出力するアナログ
データに対してノイズを混入させる可能性が高い。そこ
で、画素数変換部124とD/Aコンバータ128の間
に、第1の駆動回路126と第2の駆動回路130を設
けることにより、D/Aコンバータ128に対し、ノイ
ズを混入させる可能性を低くすることができる。
【0030】第2の駆動回路130は、D/Aコンバー
タ128からアナログデータの画素信号を受け取るの
で、DC/DCコンバータ132と隣接して設けられて
いると、アナログデータにノイズを混入させられ、デー
タが狂ってしまう可能性が高い。一方、第1の駆動回路
126は、画像信号を表示部134に表示させるタイミ
ングを示すクロック信号を処理するだけなので、ノイズ
が混入してもデータが狂わされる可能性が低い。そこで
DC/DCコンバータ132が、第2の駆動回路130
より第1の駆動回路126に近い位置に設けられている
ことにより、第2の駆動回路130が処理するアナログ
データにノイズを混入させる可能性を低くすることがで
きる。
タ128からアナログデータの画素信号を受け取るの
で、DC/DCコンバータ132と隣接して設けられて
いると、アナログデータにノイズを混入させられ、デー
タが狂ってしまう可能性が高い。一方、第1の駆動回路
126は、画像信号を表示部134に表示させるタイミ
ングを示すクロック信号を処理するだけなので、ノイズ
が混入してもデータが狂わされる可能性が低い。そこで
DC/DCコンバータ132が、第2の駆動回路130
より第1の駆動回路126に近い位置に設けられている
ことにより、第2の駆動回路130が処理するアナログ
データにノイズを混入させる可能性を低くすることがで
きる。
【0031】D/Aコンバータ128は、第2の半導体
デバイス142の端部のうち、第1の駆動回路126か
ら最も離れた端部に設けられている。またD/Aコンバ
ータ128は、第2の半導体デバイス142の端部のう
ち、第1の駆動回路126から最も離れた端部の近傍に
設けられていてもよい。
デバイス142の端部のうち、第1の駆動回路126か
ら最も離れた端部に設けられている。またD/Aコンバ
ータ128は、第2の半導体デバイス142の端部のう
ち、第1の駆動回路126から最も離れた端部の近傍に
設けられていてもよい。
【0032】DC/DCコンバータ132は、第1の半
導体デバイス140上において、第2の駆動回路130
から最も離れた端部の近傍に設けられている。またDC
/DCコンバータ132は、第1の半導体デバイス14
0上において、第2の駆動回路130から最も離れた端
部に設けられていてもよい。
導体デバイス140上において、第2の駆動回路130
から最も離れた端部の近傍に設けられている。またDC
/DCコンバータ132は、第1の半導体デバイス14
0上において、第2の駆動回路130から最も離れた端
部に設けられていてもよい。
【0033】このようにD/Aコンバータ128を、第
2の半導体デバイス142の端部のうち、第1の駆動回
路126から最も離れた端部に設け、DC/DCコンバ
ータ132を第1の半導体デバイス140上において、
第2の駆動回路130から最も離れた端部の近傍に設け
ることにより、DC/DCコンバータ132を、D/A
コンバータ128からより離れた位置に設けることがで
きる。
2の半導体デバイス142の端部のうち、第1の駆動回
路126から最も離れた端部に設け、DC/DCコンバ
ータ132を第1の半導体デバイス140上において、
第2の駆動回路130から最も離れた端部の近傍に設け
ることにより、DC/DCコンバータ132を、D/A
コンバータ128からより離れた位置に設けることがで
きる。
【0034】図3は、第2の実施の形態に係る表示ユニ
ット100の構成を示す。第2の実施の形態に係る表示
ユニット100は、第1の駆動回路126が第1の半導
体デバイス140上にDC/DCコンバータ132と一
体に形成されていない点、第2の駆動回路130が第2
の半導体デバイス142上にD/Aコンバータ128と
一体に形成されていない点、及びDC/DCコンバータ
132と、D/Aコンバータ128とが設けられている
ガラス基板144における位置において第1の実施の形
態に係る表示ユニット100と異なる。
ット100の構成を示す。第2の実施の形態に係る表示
ユニット100は、第1の駆動回路126が第1の半導
体デバイス140上にDC/DCコンバータ132と一
体に形成されていない点、第2の駆動回路130が第2
の半導体デバイス142上にD/Aコンバータ128と
一体に形成されていない点、及びDC/DCコンバータ
132と、D/Aコンバータ128とが設けられている
ガラス基板144における位置において第1の実施の形
態に係る表示ユニット100と異なる。
【0035】第2の実施の形態に係るD/Aコンバータ
128は、ガラス基板144上において、画素数変換部
124と表示部134の同一辺上の異なる端部に設けら
れている。これにより、画素数変換部124からD/A
コンバータ128に画像信号を送る配線パターンを、よ
り短く設計することができる。第2の実施の形態に係る
DC/DCコンバータ132は、第1の駆動回路126
及び第2の駆動回路130と離れた端部に設けられてい
る。これにより、第1の駆動回路126及び第2の駆動
回路130が処理する画像信号にノイズを混入させる可
能性を低くすることができる。
128は、ガラス基板144上において、画素数変換部
124と表示部134の同一辺上の異なる端部に設けら
れている。これにより、画素数変換部124からD/A
コンバータ128に画像信号を送る配線パターンを、よ
り短く設計することができる。第2の実施の形態に係る
DC/DCコンバータ132は、第1の駆動回路126
及び第2の駆動回路130と離れた端部に設けられてい
る。これにより、第1の駆動回路126及び第2の駆動
回路130が処理する画像信号にノイズを混入させる可
能性を低くすることができる。
【0036】これ以外の第2の実施の形態に係る表示ユ
ニット100の構成は、第1の実施の形態に係る表示ユ
ニット100と同様であるので、説明を省略する。
ニット100の構成は、第1の実施の形態に係る表示ユ
ニット100と同様であるので、説明を省略する。
【0037】図4は、第3の実施の形態に係る表示ユニ
ット100の構成を示す。第2の実施の形態に係る表示
ユニット100は、第1の駆動回路126が第1の半導
体デバイス140上にDC/DCコンバータ132と一
体に形成されていない点、及び第2の駆動回路130が
第2の半導体デバイス142上にD/Aコンバータ12
8と一体に形成されていない点において第1の実施の形
態に係る表示ユニット100と異なる。
ット100の構成を示す。第2の実施の形態に係る表示
ユニット100は、第1の駆動回路126が第1の半導
体デバイス140上にDC/DCコンバータ132と一
体に形成されていない点、及び第2の駆動回路130が
第2の半導体デバイス142上にD/Aコンバータ12
8と一体に形成されていない点において第1の実施の形
態に係る表示ユニット100と異なる。
【0038】図5は、撮像装置の一例としてのデジタル
カメラ10の構成を示す。デジタルカメラ10は、撮像
部20、撮像制御部40、システム制御部60、表示ユ
ニット100、操作部110、格納部120、画像処理
部160、及び外部接続部150を備える。図1の撮像
部20は、一例として図5の撮像部20に、図1の格納
部120は、一例として図5の格納部120またはオプ
ション装置76に、図1の表示ユニット100は、一例
として図5の表示ユニット100に相当する。
カメラ10の構成を示す。デジタルカメラ10は、撮像
部20、撮像制御部40、システム制御部60、表示ユ
ニット100、操作部110、格納部120、画像処理
部160、及び外部接続部150を備える。図1の撮像
部20は、一例として図5の撮像部20に、図1の格納
部120は、一例として図5の格納部120またはオプ
ション装置76に、図1の表示ユニット100は、一例
として図5の表示ユニット100に相当する。
【0039】撮像部20は、撮影レンズ部22、絞り2
4、シャッタ26、光学LPF28、CCD30、撮像
信号処理部32、ファインダ34、及びストロボ36を
有する。
4、シャッタ26、光学LPF28、CCD30、撮像
信号処理部32、ファインダ34、及びストロボ36を
有する。
【0040】撮影レンズ部22は、被写体像を取り込ん
で処理を施す。撮影レンズ部22は、フォーカスレンズ
やズームレンズ等を含み、被写体像をCCD30の受光
面上に結像する。絞り24は、撮影レンズ部22を通過
した光を絞り、光学LPF28は、絞り24を通過した
光に含まれる所定の波長より長い波長成分を通過させ
る。CCD30の各センサエレメントは、結像した被写
体像の光量に応じ、電荷を蓄積する(以下その電荷を
「蓄積電荷」という)。
で処理を施す。撮影レンズ部22は、フォーカスレンズ
やズームレンズ等を含み、被写体像をCCD30の受光
面上に結像する。絞り24は、撮影レンズ部22を通過
した光を絞り、光学LPF28は、絞り24を通過した
光に含まれる所定の波長より長い波長成分を通過させ
る。CCD30の各センサエレメントは、結像した被写
体像の光量に応じ、電荷を蓄積する(以下その電荷を
「蓄積電荷」という)。
【0041】シャッタ26は、機械式シャッタであり、
撮影レンズ部22を通過した光をCCD30に露光する
か否かを制御する。また、デジタルカメラ10は、シャ
ッタ26に代えて電子シャッタ機能を有してもよい。電
子シャッタ機能を実現するために、CCD30のセンサ
エレメントは、シャッタゲート及びシャッタドレインを
有する。シャッタゲートを駆動することにより、蓄積電
荷がシャッタドレインに掃き出される。シャッタゲート
の制御により、各センサエレメントに電荷を蓄積する時
間、即ちシャッタスピードを制御できる。CCD30に
おいて、蓄積電荷は、リードゲートパルスによってシフ
トレジスタに読み出され、レジスタ転送パルスによって
電圧信号として順次読み出される。
撮影レンズ部22を通過した光をCCD30に露光する
か否かを制御する。また、デジタルカメラ10は、シャ
ッタ26に代えて電子シャッタ機能を有してもよい。電
子シャッタ機能を実現するために、CCD30のセンサ
エレメントは、シャッタゲート及びシャッタドレインを
有する。シャッタゲートを駆動することにより、蓄積電
荷がシャッタドレインに掃き出される。シャッタゲート
の制御により、各センサエレメントに電荷を蓄積する時
間、即ちシャッタスピードを制御できる。CCD30に
おいて、蓄積電荷は、リードゲートパルスによってシフ
トレジスタに読み出され、レジスタ転送パルスによって
電圧信号として順次読み出される。
【0042】撮像信号処理部32は、CCD30から出
力される被写体像を示す電圧信号、即ちアナログ信号を
R、G、B成分に色分解する。そして、撮像信号処理部
32は、R、G、B成分を調整することにより、被写体
像のホワイトバランスを調整する。撮像信号処理部32
は、被写体像のガンマ補正を行う。そして、撮像信号処
理部32は、R、G、B成分に分解されたアナログ信号
をA/D変換し、その結果得られた被写体像のデジタル
の画像データ(以下「デジタル画像データ」という)を
システム制御部60へ出力する。図1の画像出力装置2
00の動作は、一例として撮像信号処理部32が行って
もよい。
力される被写体像を示す電圧信号、即ちアナログ信号を
R、G、B成分に色分解する。そして、撮像信号処理部
32は、R、G、B成分を調整することにより、被写体
像のホワイトバランスを調整する。撮像信号処理部32
は、被写体像のガンマ補正を行う。そして、撮像信号処
理部32は、R、G、B成分に分解されたアナログ信号
をA/D変換し、その結果得られた被写体像のデジタル
の画像データ(以下「デジタル画像データ」という)を
システム制御部60へ出力する。図1の画像出力装置2
00の動作は、一例として撮像信号処理部32が行って
もよい。
【0043】ファインダ34は、表示手段を有してもよ
く、後述のメインCPU62等からの各種情報をファイ
ンダ34内に表示してもよい。ストロボ36は、コンデ
ンサに蓄えられたエネルギを放電する放電管37を有
し、放電管37にエネルギが供給されたとき放電管37
が発光することで機能する。
く、後述のメインCPU62等からの各種情報をファイ
ンダ34内に表示してもよい。ストロボ36は、コンデ
ンサに蓄えられたエネルギを放電する放電管37を有
し、放電管37にエネルギが供給されたとき放電管37
が発光することで機能する。
【0044】撮像制御部40は、レンズ駆動部42、フ
ォーカス駆動部44、絞り駆動部46、シャッタ駆動部
48、それらを制御する撮像系CPU50、測距センサ
52、及び測光センサ54を有する。レンズ駆動部4
2、フォーカス駆動部44、絞り駆動部46、及びシャ
ッタ駆動部48は、それぞれステッピングモータ等の駆
動手段を有し、撮像部20に含まれる機構部材を駆動す
る。後述のレリーズスイッチ114の押下に応じ、測距
センサ52は被写体までの距離を測定し、測光センサ5
4は被写体輝度を測定する。そして、測距センサ52及
び測光センサ54は、測定された被写体までの距離のデ
ータ(以下単に「測距データ」という)及び被写体輝度
のデータ(以下単に「測光データ」という)を、それぞ
れ撮像系CPU50に供給する。
ォーカス駆動部44、絞り駆動部46、シャッタ駆動部
48、それらを制御する撮像系CPU50、測距センサ
52、及び測光センサ54を有する。レンズ駆動部4
2、フォーカス駆動部44、絞り駆動部46、及びシャ
ッタ駆動部48は、それぞれステッピングモータ等の駆
動手段を有し、撮像部20に含まれる機構部材を駆動す
る。後述のレリーズスイッチ114の押下に応じ、測距
センサ52は被写体までの距離を測定し、測光センサ5
4は被写体輝度を測定する。そして、測距センサ52及
び測光センサ54は、測定された被写体までの距離のデ
ータ(以下単に「測距データ」という)及び被写体輝度
のデータ(以下単に「測光データ」という)を、それぞ
れ撮像系CPU50に供給する。
【0045】撮像系CPU50は、ユーザから指示され
たズーム倍率等の撮影情報に基づき、レンズ駆動部42
及びフォーカス駆動部44を制御して撮影レンズ22の
ズーム倍率とピントの調整を行う。また、撮像系CPU
50は、測距センサ52から受け取った測距データに基
づいて、レンズ駆動部42及びフォーカス駆動部44を
制御してズーム倍率及びピントの調整を行ってもよい。
たズーム倍率等の撮影情報に基づき、レンズ駆動部42
及びフォーカス駆動部44を制御して撮影レンズ22の
ズーム倍率とピントの調整を行う。また、撮像系CPU
50は、測距センサ52から受け取った測距データに基
づいて、レンズ駆動部42及びフォーカス駆動部44を
制御してズーム倍率及びピントの調整を行ってもよい。
【0046】撮像系CPU50は、測光センサ54から
受け取った測光データに基づいて、絞り値及びシャッタ
スピードを決定する。決定された値に従い、絞り駆動部
46及びシャッタ駆動部48は、絞り24の絞り量及び
シャッタ26の開閉をそれぞれ制御する。
受け取った測光データに基づいて、絞り値及びシャッタ
スピードを決定する。決定された値に従い、絞り駆動部
46及びシャッタ駆動部48は、絞り24の絞り量及び
シャッタ26の開閉をそれぞれ制御する。
【0047】また、撮像系CPU50は、測光センサ5
4から受け取った測光データに基づいて、ストロボ36
の発光を制御し、同時に絞り24の絞り量を調整する。
ユーザが映像の取込を指示したとき、CCD30は電荷
蓄積を開始し、測光データから計算されたシャッタ時間
の経過後、蓄積電荷を撮像信号処理部32へ出力する。
4から受け取った測光データに基づいて、ストロボ36
の発光を制御し、同時に絞り24の絞り量を調整する。
ユーザが映像の取込を指示したとき、CCD30は電荷
蓄積を開始し、測光データから計算されたシャッタ時間
の経過後、蓄積電荷を撮像信号処理部32へ出力する。
【0048】システム制御部60は、メインCPU6
2、キャラクタ生成部84、タイマ86、及びクロック
発生部88を有する。メインCPU62は、デジタルカ
メラ10全体、特にシステム制御部60を制御する。メ
インCPU62は、シリアル通信等により、撮像系CP
U50との間で必要な情報の受け渡しをする。
2、キャラクタ生成部84、タイマ86、及びクロック
発生部88を有する。メインCPU62は、デジタルカ
メラ10全体、特にシステム制御部60を制御する。メ
インCPU62は、シリアル通信等により、撮像系CP
U50との間で必要な情報の受け渡しをする。
【0049】クロック発生部88は、メインCPU62
の動作クロックを発生し、メインCPU62に供給す
る。また、クロック発生部88は、撮像系CPU50及
び表示ユニット100の動作クロックを発生する。クロ
ック発生部88は、メインCPU62、撮像系CPU5
0、及び表示ユニット100に対してそれぞれ異なる周
波数の動作クロックを供給してもよい。
の動作クロックを発生し、メインCPU62に供給す
る。また、クロック発生部88は、撮像系CPU50及
び表示ユニット100の動作クロックを発生する。クロ
ック発生部88は、メインCPU62、撮像系CPU5
0、及び表示ユニット100に対してそれぞれ異なる周
波数の動作クロックを供給してもよい。
【0050】キャラクタ生成部84は、撮影日時、タイ
トル等の撮影画像に合成する文字情報や、図形情報を生
成する。タイマ86は、例えば電池等でバックアップさ
れ、常に時間をカウントし、当該カウント値に基づいて
撮影画像の撮影日時に関する情報等の時刻情報をメイン
CPU62に供給する。タイマ86は、蓄電池から供給
された電力により、デジタルカメラ本体の電源がオフで
ある場合にも時間をカウントするのが望ましい。また、
キャラクタ生成部84及びタイマ86は、メインCPU
62に併設されることが好ましい。
トル等の撮影画像に合成する文字情報や、図形情報を生
成する。タイマ86は、例えば電池等でバックアップさ
れ、常に時間をカウントし、当該カウント値に基づいて
撮影画像の撮影日時に関する情報等の時刻情報をメイン
CPU62に供給する。タイマ86は、蓄電池から供給
された電力により、デジタルカメラ本体の電源がオフで
ある場合にも時間をカウントするのが望ましい。また、
キャラクタ生成部84及びタイマ86は、メインCPU
62に併設されることが好ましい。
【0051】格納部120は、メモリ制御部64、不揮
発性メモリ66、及びメインメモリ68を有する。メモ
リ制御部64は、不揮発性メモリ66とメインメモリ6
8とを制御する。不揮発性メモリ66は、EEPROM
(電気的消去及びプログラム可能なROM)やFLAS
Hメモリ等で構成され、ユーザによる設定情報や出荷時
の調整値等、デジタルカメラ10の電源がオフの間も保
持すべきデータを格納する。不揮発性メモリ66は、メ
インCPU62のブートプログラムやシステムプログラ
ム等を格納してもよい。
発性メモリ66、及びメインメモリ68を有する。メモ
リ制御部64は、不揮発性メモリ66とメインメモリ6
8とを制御する。不揮発性メモリ66は、EEPROM
(電気的消去及びプログラム可能なROM)やFLAS
Hメモリ等で構成され、ユーザによる設定情報や出荷時
の調整値等、デジタルカメラ10の電源がオフの間も保
持すべきデータを格納する。不揮発性メモリ66は、メ
インCPU62のブートプログラムやシステムプログラ
ム等を格納してもよい。
【0052】メインメモリ68は、DRAMのように比
較的安価で容量の大きなメモリで構成されることが好ま
しい。メインメモリ68は、撮像部20から出力された
データを格納するフレームメモリとしての機能、各種プ
ログラムをロードするシステムメモリとしての機能、そ
の他ワークエリアとしての機能を有する。不揮発性メモ
リ66及びメインメモリ68は、システム制御部60内
外の各部とバス82を介してデータのやりとりを行う。
不揮発性メモリ66は、デジタル画像データを更に格納
してもよい。
較的安価で容量の大きなメモリで構成されることが好ま
しい。メインメモリ68は、撮像部20から出力された
データを格納するフレームメモリとしての機能、各種プ
ログラムをロードするシステムメモリとしての機能、そ
の他ワークエリアとしての機能を有する。不揮発性メモ
リ66及びメインメモリ68は、システム制御部60内
外の各部とバス82を介してデータのやりとりを行う。
不揮発性メモリ66は、デジタル画像データを更に格納
してもよい。
【0053】画像処理部160は、YC処理部70、エ
ンコーダ72、及び圧縮伸張処理部78を有する。ま
た、外部接続部150は、オプション装置制御部74、
及び通信I/F部80を有する。
ンコーダ72、及び圧縮伸張処理部78を有する。ま
た、外部接続部150は、オプション装置制御部74、
及び通信I/F部80を有する。
【0054】YC処理部70は、デジタル画像データに
YC変換を施し、輝度信号Y、並びに色差(クロマ)信
号B−Y及びR−Yを生成する。メインメモリ68は、
メモリ制御部64の制御に基づいて、輝度信号及び色差
信号を格納する。
YC変換を施し、輝度信号Y、並びに色差(クロマ)信
号B−Y及びR−Yを生成する。メインメモリ68は、
メモリ制御部64の制御に基づいて、輝度信号及び色差
信号を格納する。
【0055】圧縮伸張処理部78は、メインメモリ68
から順次輝度信号と色差信号を読み出して圧縮する。そ
して、オプション装置制御部74は、圧縮されたデジタ
ル画像データ(以下単に「圧縮データ」という)をオプ
ション装置76の一例であるメモリカードへ書き込む。
オプション装置76は、図1の画像出力装置200の動
作を行ってもよい。
から順次輝度信号と色差信号を読み出して圧縮する。そ
して、オプション装置制御部74は、圧縮されたデジタ
ル画像データ(以下単に「圧縮データ」という)をオプ
ション装置76の一例であるメモリカードへ書き込む。
オプション装置76は、図1の画像出力装置200の動
作を行ってもよい。
【0056】エンコーダ72は、輝度信号と色差信号
を、ビデオ信号(NTSCやPAL信号)に変換して端
子90から出力する。オプション装置76に記録された
圧縮データからビデオ信号を生成する場合、圧縮データ
は、まずオプション装置制御部74を介して圧縮伸張処
理部78へ与えられる。続いて、圧縮伸張処理部78で
必要な伸張処理が施されたデータはエンコーダ72によ
ってビデオ信号へ変換される。
を、ビデオ信号(NTSCやPAL信号)に変換して端
子90から出力する。オプション装置76に記録された
圧縮データからビデオ信号を生成する場合、圧縮データ
は、まずオプション装置制御部74を介して圧縮伸張処
理部78へ与えられる。続いて、圧縮伸張処理部78で
必要な伸張処理が施されたデータはエンコーダ72によ
ってビデオ信号へ変換される。
【0057】オプション装置制御部74は、オプション
装置76が許容する信号仕様及びバス82のバス仕様に
従い、バス82とオプション装置76との間で必要な信
号の生成、論理変換、及び/又は電圧変換等を行う。デ
ジタルカメラ10は、オプション装置76として前述の
メモリカードの他に、例えばPCMCIA準拠の標準的
なI/Oカードをサポートしてもよい。その場合、オプ
ション装置制御部74は、PCMCIA用バス制御LS
I等で構成してもよい。
装置76が許容する信号仕様及びバス82のバス仕様に
従い、バス82とオプション装置76との間で必要な信
号の生成、論理変換、及び/又は電圧変換等を行う。デ
ジタルカメラ10は、オプション装置76として前述の
メモリカードの他に、例えばPCMCIA準拠の標準的
なI/Oカードをサポートしてもよい。その場合、オプ
ション装置制御部74は、PCMCIA用バス制御LS
I等で構成してもよい。
【0058】通信I/F部80は、デジタルカメラ10
がサポートする通信仕様、たとえばUSB、RS−23
2C、イーサネット等の仕様に応じたプロトコル変換等
の制御を行う。通信I/F部80は、圧縮データ又はデ
ジタル画像データを、端子92を介してネットワークを
含む外部機器に出力してよい。通信I/F部80は、必
要に応じてドライバICを含み、外部機器と端子92を
介して通信する。通信I/F部80は、例えばプリン
タ、カラオケ機、ゲーム機等の外部機器との間で独自の
インターフェースによるデータ授受を行う構成としても
よい。
がサポートする通信仕様、たとえばUSB、RS−23
2C、イーサネット等の仕様に応じたプロトコル変換等
の制御を行う。通信I/F部80は、圧縮データ又はデ
ジタル画像データを、端子92を介してネットワークを
含む外部機器に出力してよい。通信I/F部80は、必
要に応じてドライバICを含み、外部機器と端子92を
介して通信する。通信I/F部80は、例えばプリン
タ、カラオケ機、ゲーム機等の外部機器との間で独自の
インターフェースによるデータ授受を行う構成としても
よい。
【0059】表示ユニット100は、LCDモニタ10
2、LCDパネル104、モニタドライバ106、及び
パネルドライバ108を有する。モニタドライバ106
は、LCDモニタ102を制御する。また、パネルドラ
イバ108は、LCDパネル104を制御する。LCD
モニタ102は、例えば2インチ程度の大きさでカメラ
背面に設けられ、現在の撮影や再生のモード、撮影や再
生のズーム倍率、電池残量、日時、モード設定のための
画面、被写体画像等を表示する。LCDパネル104は
例えば小さな白黒LCDでカメラ上面に設けられ、画質
(FINE/NORMAL/BASIC等)、ストロボ
発光/発光禁止、標準撮影可能枚数、画素数、電池容量
/残量等の情報を表示する。
2、LCDパネル104、モニタドライバ106、及び
パネルドライバ108を有する。モニタドライバ106
は、LCDモニタ102を制御する。また、パネルドラ
イバ108は、LCDパネル104を制御する。LCD
モニタ102は、例えば2インチ程度の大きさでカメラ
背面に設けられ、現在の撮影や再生のモード、撮影や再
生のズーム倍率、電池残量、日時、モード設定のための
画面、被写体画像等を表示する。LCDパネル104は
例えば小さな白黒LCDでカメラ上面に設けられ、画質
(FINE/NORMAL/BASIC等)、ストロボ
発光/発光禁止、標準撮影可能枚数、画素数、電池容量
/残量等の情報を表示する。
【0060】操作部110は、パワースイッチ112、
レリーズスイッチ114、機能設定部116、及びズー
ムスイッチ118を有する。パワースイッチ112は、
ユーザの指示に基づいてデジタルカメラ10の電源をオ
ン/オフする。レリーズスイッチ114は、半押しと全
押しの二段階押し込み構造を有する。一例として、レリ
ーズスイッチ114が半押しされることにより、撮像制
御部40は、自動焦点調整及び自動露出調整を行い、全
押しされることにより、撮像部20は、被写体像を取り
込む。
レリーズスイッチ114、機能設定部116、及びズー
ムスイッチ118を有する。パワースイッチ112は、
ユーザの指示に基づいてデジタルカメラ10の電源をオ
ン/オフする。レリーズスイッチ114は、半押しと全
押しの二段階押し込み構造を有する。一例として、レリ
ーズスイッチ114が半押しされることにより、撮像制
御部40は、自動焦点調整及び自動露出調整を行い、全
押しされることにより、撮像部20は、被写体像を取り
込む。
【0061】機能設定部116は、例えば回転式のモー
ドダイヤルや十字キー等であって、「ファイルフォーマ
ット」、「特殊効果」、「印画」、「決定/保存」、
「表示切換」等の設定を受け付ける。ズームスイッチ1
18は、撮像部20が取得する被写体像のズーム倍率の
設定を受け付ける。
ドダイヤルや十字キー等であって、「ファイルフォーマ
ット」、「特殊効果」、「印画」、「決定/保存」、
「表示切換」等の設定を受け付ける。ズームスイッチ1
18は、撮像部20が取得する被写体像のズーム倍率の
設定を受け付ける。
【0062】以上の構成による主な動作は以下のとおり
である。まずパワースイッチ112が押下され、デジタ
ルカメラ10の各部に電力が供給される。メインCPU
62は、機能設定部116の状態を読み込むことで、デ
ジタルカメラ10が撮影モードにあるか再生モードにあ
るかを判断する。
である。まずパワースイッチ112が押下され、デジタ
ルカメラ10の各部に電力が供給される。メインCPU
62は、機能設定部116の状態を読み込むことで、デ
ジタルカメラ10が撮影モードにあるか再生モードにあ
るかを判断する。
【0063】デジタルカメラ10が撮影モードの場合、
メインCPU62はレリーズスイッチ114の半押し状
態を監視する。レリーズスイッチ114の半押し状態が
検出されたとき、撮像系CPU50は測光センサ54及
び測距センサ52からそれぞれ測光データと測距データ
を得る。撮像制御部40は、撮像系CPU50が得た測
光データ及び測距データに基づいて、撮像部20のピン
ト、絞り等を調整する。調整が完了すると、LCDモニ
タは、「スタンバイ」等の文字を表示してユーザにその
旨を伝える。
メインCPU62はレリーズスイッチ114の半押し状
態を監視する。レリーズスイッチ114の半押し状態が
検出されたとき、撮像系CPU50は測光センサ54及
び測距センサ52からそれぞれ測光データと測距データ
を得る。撮像制御部40は、撮像系CPU50が得た測
光データ及び測距データに基づいて、撮像部20のピン
ト、絞り等を調整する。調整が完了すると、LCDモニ
タは、「スタンバイ」等の文字を表示してユーザにその
旨を伝える。
【0064】続いて、メインCPU62は、レリーズス
イッチ114の全押し状態を監視する。レリーズスイッ
チ114の全押し状態が検出されたとき、所定のシャッ
タ時間をおいてシャッタ26が閉じられ、CCD30の
蓄積電荷が撮像信号処理部32へ掃き出される。撮像信
号処理部32による処理の結果生成されたデジタル画像
データはバス82へ出力される。デジタル画像データは
一旦メインメモリ68へ格納され、この後YC処理部7
0と圧縮伸張処理部78で処理され、オプション装置制
御部74を経由してオプション装置76へ記録される。
記録されたデジタル画像データに基づく撮影画像は、フ
リーズされた状態でしばらくLCDモニタ102に表示
され、ユーザは撮影画像を確認することができる。以上
で一連の撮影動作が完了する。
イッチ114の全押し状態を監視する。レリーズスイッ
チ114の全押し状態が検出されたとき、所定のシャッ
タ時間をおいてシャッタ26が閉じられ、CCD30の
蓄積電荷が撮像信号処理部32へ掃き出される。撮像信
号処理部32による処理の結果生成されたデジタル画像
データはバス82へ出力される。デジタル画像データは
一旦メインメモリ68へ格納され、この後YC処理部7
0と圧縮伸張処理部78で処理され、オプション装置制
御部74を経由してオプション装置76へ記録される。
記録されたデジタル画像データに基づく撮影画像は、フ
リーズされた状態でしばらくLCDモニタ102に表示
され、ユーザは撮影画像を確認することができる。以上
で一連の撮影動作が完了する。
【0065】一方、デジタルカメラ10が再生モードの
場合、メインCPU62は、メインメモリ68、不揮発
性メモリ66、及び/又はオプション装置76から撮影
した撮影画像を読み出し、これを表示ユニット100の
LCDモニタ102へ表示する。
場合、メインCPU62は、メインメモリ68、不揮発
性メモリ66、及び/又はオプション装置76から撮影
した撮影画像を読み出し、これを表示ユニット100の
LCDモニタ102へ表示する。
【0066】この状態でユーザが機能設定部116にて
「順送り」、「逆送り」を指示すると、メインCPU6
2は、メインメモリ68、不揮発性メモリ66、及び/
又はオプション装置76が格納した他の撮影画像を読み
出し、これを表示ユニット100のLCDモニタ102
へ表示する。
「順送り」、「逆送り」を指示すると、メインCPU6
2は、メインメモリ68、不揮発性メモリ66、及び/
又はオプション装置76が格納した他の撮影画像を読み
出し、これを表示ユニット100のLCDモニタ102
へ表示する。
【0067】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができる。その様な変更又は改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができる。その様な変更又は改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
【0068】
【発明の効果】上記説明から明らかなように、本発明に
よれば表示画面の画素数に画像信号の画素数を変換する
表示ユニットを提供することができる。
よれば表示画面の画素数に画像信号の画素数を変換する
表示ユニットを提供することができる。
【図1】本実施の形態に係る撮像装置の一例としてのデ
ジタルカメラ10において、特徴的な機能構成を示すブ
ロック図である。
ジタルカメラ10において、特徴的な機能構成を示すブ
ロック図である。
【図2】第1の実施の形態に係る表示ユニット100の
構成を示す図である。
構成を示す図である。
【図3】第2の実施の形態に係る表示ユニット100の
構成を示す図である。
構成を示す図である。
【図4】第3の実施の形態に係る表示ユニット100の
構成を示す図である。
構成を示す図である。
【図5】撮像装置の一例としてのデジタルカメラ10の
構成を示す図である。
構成を示す図である。
20 撮像部
120 格納部
122 入力部
124 画素数変換部
126 第1の駆動回路
128 D/Aコンバータ
130 第2の駆動回路
132 DC/DCコンバータ
134 表示部
140 第1の半導体デバイス
142 第2の半導体デバイス
144 ガラス基板
Claims (13)
- 【請求項1】 複数の表示画素を有する表示ユニットで
あって、 複数の画素信号によって構成される画像信号を入力する
入力部と、 前記入力部が入力した前記画像信号に含まれる前記画素
信号の数を減じる画素数変換部と、 前記画素数変換部が前記画素信号の数を減じた前記画像
信号に従って画像を表示する表示部とを備え、 前記画素数変換部は、前記入力部近傍に設けられている
ことを特徴とする表示ユニット。 - 【請求項2】 前記画素数変換部が前記画素信号の数を
減じた画像信号に基づいて、表示部における電極に電圧
を印加する駆動回路をさらに備え、 前記画素数変換部は、前記駆動回路より前記入力部に近
い位置に設けられていることを特徴とする請求項1に記
載の表示ユニット。 - 【請求項3】 前記入力部は、前記画像信号をデジタル
データで入力し、 前記画素数変換部が前記画素信号の数を減じた前記画像
信号をアナログ信号に変換して、前記駆動回路に出力す
るD/Aコンバータをさらに備え、 前記D/Aコンバータは、前記駆動回路より前記画素数
変換部から離れた位置に設けられていることを特徴とす
る請求項2に記載の表示ユニット。 - 【請求項4】 前記入力部は、前記画像信号をデジタル
データで入力し、 前記画素数変換部は、前記画素信号の数を減じた前記画
像信号を前記表示部に表示させるタイミングを示すクロ
ック信号を生成し、 前記画素数変換部が前記画素信号の数を減じた前記画像
信号をアナログ信号に変換して、前記駆動回路に出力す
るD/Aコンバータをさらに備え、 前記駆動回路は、 前記クロック信号に基づいて、前記複数の表示画素のい
ずれかを駆動する第1の駆動回路と、 前記D/Aコンバータがアナログ信号に変換した前記画
像信号の信号レベルを増幅する第2の駆動回路とを有
し、 前記D/Aコンバータは、前記第2の駆動回路より前記
画素数変換部から離れた位置に設けられていることを特
徴とする請求項2に記載の表示ユニット。 - 【請求項5】 前記D/Aコンバータは、前記第2の駆
動回路と同一の半導体デバイス上に一体に形成されてい
ることを特徴とする請求項4に記載の表示ユニット。 - 【請求項6】 前記D/Aコンバータは、前記半導体デ
バイスの端部のうち、前記第1の駆動回路から最も離れ
た端部またはその近傍に設けられていることを特徴とす
る請求項5に記載の表示ユニット。 - 【請求項7】 前記入力部は、前記画像信号をデジタル
データで入力し、 前記画素数変換部は、前記画素信号の数を減じた前記画
像信号を前記表示部に表示させるタイミングを示すクロ
ック信号を生成し、 前記画素数変換部が前記画素信号の数を減じた前記画像
信号をアナログ信号に変換して、前記駆動回路に出力す
るD/Aコンバータをさらに備え、 前記駆動回路は、 前記クロック信号に基づいて、前記複数の表示画素のい
ずれかを駆動する第1の駆動回路と、 前記D/Aコンバータがアナログ信号に変換した前記画
像信号の信号レベルを増幅する第2の駆動回路とを有
し、 前記第2の駆動回路に供給する電圧を生成するDC/D
Cコンバータをさらに備え、 前記DC/DCコンバータは、前記第2の駆動回路より
前記第1の駆動回路に近い位置に設けられていることを
特徴とする請求項1に記載の表示ユニット。 - 【請求項8】 前記DC/DCコンバータは、前記第1
の駆動回路と同一の半導体デバイス上に一体に形成され
ていることを特徴とする請求項7に記載の表示ユニッ
ト。 - 【請求項9】 前記DC/DCコンバータは、前記半導
体デバイス上において、前記第2の駆動回路から最も離
れた端部の近傍に設けられていることを特徴とする請求
項8に記載の表示ユニット。 - 【請求項10】 前記表示部は、略矩形の形状を有し、 前記画素数変換部が前記画素信号の数を減じた前記画像
信号をアナログ信号に変換して、前記駆動回路に出力す
るD/Aコンバータをさらに備え、 前記画素数変換部は、前記表示部の1辺上に設けられて
おり、 前記D/Aコンバータは、前記表示部において、前記1
辺と異なる辺上に設けられていることを特徴とする請求
項1に記載の表示ユニット。 - 【請求項11】 前記表示部は、略矩形の形状を有し、 前記画素数変換部が前記画素信号の数を減じた前記画像
信号をアナログ信号に変換して、前記駆動回路に出力す
るD/Aコンバータをさらに備え、 前記画素数変換部は、前記表示部の角の近傍に設けられ
ていることを特徴とする請求項1に記載の表示ユニッ
ト。 - 【請求項12】 前記D/Aコンバータは、前記画素数
変換部が設けられている前記角と異なる角の近傍に設け
られていることを特徴とする請求項11に記載の表示ユ
ニット。 - 【請求項13】 複数の表示画素を有する表示ユニット
を備える撮像装置であって、 画像を撮像する撮像部と、 前記撮像部が撮像した前記画像を格納する格納部と、 前記格納部に格納された前記画像を表示する表示ユニッ
トとを備え、 前記表示ユニットは、 画像信号を入力する入力部と、 前記入力部が入力した前記画像信号に含まれる画素信号
の数を減じる画素数変換部と、 前記画素数変換部が前記画素信号の数を減じた前記画像
信号を表示する表示部とを有し、 前記画素数変換部は、前記入力部近傍に設けられている
ことを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001317710A JP2003122263A (ja) | 2001-10-16 | 2001-10-16 | 表示ユニット及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001317710A JP2003122263A (ja) | 2001-10-16 | 2001-10-16 | 表示ユニット及び撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003122263A true JP2003122263A (ja) | 2003-04-25 |
Family
ID=19135541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001317710A Pending JP2003122263A (ja) | 2001-10-16 | 2001-10-16 | 表示ユニット及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003122263A (ja) |
-
2001
- 2001-10-16 JP JP2001317710A patent/JP2003122263A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4343468B2 (ja) | 画像処理システム、撮像装置、画像処理装置、画像処理方法、及びプログラム | |
JP4275326B2 (ja) | 撮像装置および位置情報検出システム | |
US7433099B2 (en) | Image sensing apparatus, image sensing method, program, and storage medium | |
JP4034029B2 (ja) | デジタルカメラ | |
JP2003209737A (ja) | 撮像装置 | |
JP4275335B2 (ja) | 表示ユニット及び撮像装置 | |
JP2003207712A (ja) | 合焦装置 | |
JP2003242504A (ja) | 画像処理装置 | |
JP2004096328A (ja) | 電子カメラ | |
JP2003043558A (ja) | 撮像装置 | |
JP2003122263A (ja) | 表示ユニット及び撮像装置 | |
JP2002344724A (ja) | 撮像装置、画像処理装置、画像処理方法、及びプログラム | |
JP3949888B2 (ja) | 撮像装置 | |
JP2001268508A (ja) | 画像撮像装置、そのデータ記録方法およびコンピュータ読取可能な記録媒体 | |
JP2004023452A (ja) | 電子カメラ | |
JP3837000B2 (ja) | 電源供給回路装置 | |
JP2002359771A (ja) | 撮像装置、画像処理装置、画像処理方法、及びプログラム | |
JP4421788B2 (ja) | 撮像装置、画像処理装置、画像処理方法、及びプログラム | |
JP2001128071A (ja) | デジタルカメラ | |
JP2006343770A (ja) | 表示ユニット及び撮像装置 | |
JP4180234B2 (ja) | 撮影装置 | |
JP2003122315A (ja) | 表示パネル基板、画像処理装置、及び撮像装置 | |
JP2003125243A (ja) | 撮像装置 | |
JP2008278510A (ja) | 表示装置、撮像装置、画像検索装置、及びプログラム | |
JP3844698B2 (ja) | 表示装置 |