JP2003098999A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003098999A JP2003098999A JP2001290643A JP2001290643A JP2003098999A JP 2003098999 A JP2003098999 A JP 2003098999A JP 2001290643 A JP2001290643 A JP 2001290643A JP 2001290643 A JP2001290643 A JP 2001290643A JP 2003098999 A JP2003098999 A JP 2003098999A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display device
- digital video
- transistor
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】画素部の周辺回路の構成を簡単にし、その分パ
ネルの額縁面積を低減する。 【解決手段】画素電極８０と、デジタル映像信号Ｄ0〜
Ｄ2を供給する複数のドレイン信号線６１と、デジタル
映像信号Ｄ0〜Ｄ2のビットに対応して容量値の重み付け
がなされた複数の容量素子Ｃ0〜Ｃ2と、画素電極８０の
電圧を電圧Ｖscに初期化するためのリフレッシュトラン
ジスタＲＴと、容量素子Ｃ0〜Ｃ2に蓄積された電荷を画
素電極８０に供給する電荷転送トランジスタＴＴ0〜Ｔ
Ｔ2と、を備え、デジタル映像信号Ｄ0〜Ｄ2に応じたア
ナログ映像信号を画素電極８０に供給することにより表
示を行う。
ネルの額縁面積を低減する。 【解決手段】画素電極８０と、デジタル映像信号Ｄ0〜
Ｄ2を供給する複数のドレイン信号線６１と、デジタル
映像信号Ｄ0〜Ｄ2のビットに対応して容量値の重み付け
がなされた複数の容量素子Ｃ0〜Ｃ2と、画素電極８０の
電圧を電圧Ｖscに初期化するためのリフレッシュトラン
ジスタＲＴと、容量素子Ｃ0〜Ｃ2に蓄積された電荷を画
素電極８０に供給する電荷転送トランジスタＴＴ0〜Ｔ
Ｔ2と、を備え、デジタル映像信号Ｄ0〜Ｄ2に応じたア
ナログ映像信号を画素電極８０に供給することにより表
示を行う。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置に関し、特
にデジタル映像信号をアナログ映像信号に変換するＤＡ
変換機能を備えた表示装置に関する。
にデジタル映像信号をアナログ映像信号に変換するＤＡ
変換機能を備えた表示装置に関する。
【０００２】
【従来の技術】近年、携帯可能な表示装置、例えば携帯
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、省
消費電力化に対応すべく研究開発が盛んに行われてい
る。
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、省
消費電力化に対応すべく研究開発が盛んに行われてい
る。
【０００３】図１５に従来例に係る液晶表示装置の一表
示画素の回路構成図を示す。実際の液晶表示装置では、
この表示画素が、行及び列にマトリックス状に複数配置
され、表示パネルの画素領域を構成している。
示画素の回路構成図を示す。実際の液晶表示装置では、
この表示画素が、行及び列にマトリックス状に複数配置
され、表示パネルの画素領域を構成している。
【０００４】絶縁性基板（不図示）上に、ゲート信号線
５１、ドレイン信号線６１とが交差して形成されてお
り、その交差部近傍に両信号線５１、６１に接続された
画素選択薄膜トランジスタ７２が設けられている。以
下、薄膜トランジスタをＴＦＴと略す。画素選択ＴＦＴ
７２のソース１１ｓは液晶２１の画素電極８０に接続さ
れている。
５１、ドレイン信号線６１とが交差して形成されてお
り、その交差部近傍に両信号線５１、６１に接続された
画素選択薄膜トランジスタ７２が設けられている。以
下、薄膜トランジスタをＴＦＴと略す。画素選択ＴＦＴ
７２のソース１１ｓは液晶２１の画素電極８０に接続さ
れている。
【０００５】また、画素電極８０の電圧を１フィールド
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６は画素選択ＴＦＴ７
２のソース１１ｓに接続され、他方の電極８７には各表
示画素に共通の電位が印加されている。
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６は画素選択ＴＦＴ７
２のソース１１ｓに接続され、他方の電極８７には各表
示画素に共通の電位が印加されている。
【０００６】ここで、ゲート信号線５１に走査信号（Ｈ
レベル）が印加されると、画素選択ＴＦＴ７２はオン状
態となり、ドレイン信号線６１からアナログ映像信号が
画素電極８０に伝達されると共に、補助容量８５に保持
される。画素電極８０に印加された映像信号電圧が液晶
２１に印加され、その電圧に応じて液晶２１が配向する
ことにより液晶表示を得ることができる。したがって、
動画像、静止画像に関係なく液晶表示を行うことができ
る。
レベル）が印加されると、画素選択ＴＦＴ７２はオン状
態となり、ドレイン信号線６１からアナログ映像信号が
画素電極８０に伝達されると共に、補助容量８５に保持
される。画素電極８０に印加された映像信号電圧が液晶
２１に印加され、その電圧に応じて液晶２１が配向する
ことにより液晶表示を得ることができる。したがって、
動画像、静止画像に関係なく液晶表示を行うことができ
る。
【０００７】ところで、ドレイン信号線６１に入力され
るアナログ映像信号は、入力デジタル映像信号をＤＡ変
換器によりデジタル・アナログ変換して得られる。従
来、表示パネル内部にＤＡ変換器を内蔵する液晶表示装
置においては、画素周辺部のドライバ回路にＤＡ変換器
を配置していた。
るアナログ映像信号は、入力デジタル映像信号をＤＡ変
換器によりデジタル・アナログ変換して得られる。従
来、表示パネル内部にＤＡ変換器を内蔵する液晶表示装
置においては、画素周辺部のドライバ回路にＤＡ変換器
を配置していた。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示装置では、表示パネルの額縁に配置されるドラ
イバ回路内にＤＡ変換器が配置されていたため、画素部
の周辺回路が複雑になるとともに、表示パネルの額縁面
積が増加するという問題があった。特に、階調電圧を外
部から入力する場合、階調電圧信号の配線数が階調数の
２乗に比例して増加してしまう。
液晶表示装置では、表示パネルの額縁に配置されるドラ
イバ回路内にＤＡ変換器が配置されていたため、画素部
の周辺回路が複雑になるとともに、表示パネルの額縁面
積が増加するという問題があった。特に、階調電圧を外
部から入力する場合、階調電圧信号の配線数が階調数の
２乗に比例して増加してしまう。
【０００９】また、画素の各列に対応してＤＡ変換器を
配置する都合上、ＤＡ変換器の配置可能な幅には制限が
ある。その幅に配置できるＤＡ変換器は４ビットが限界
である。したがって、従来の液晶表示装置では階調の数
にも限界を生じていた。
配置する都合上、ＤＡ変換器の配置可能な幅には制限が
ある。その幅に配置できるＤＡ変換器は４ビットが限界
である。したがって、従来の液晶表示装置では階調の数
にも限界を生じていた。
【００１０】
【課題を解決するための手段】本発明の表示装置は上述
した課題に鑑みて為されたものであり、複数の画素を有
する表示装置において、前記画素毎に、画素電極と、デ
ジタル映像信号の各ビットに応じた電荷を蓄積する複数
の容量素子と、該複数の容量素子によって蓄積された電
荷をタイミング信号に応じて前記画素電極に供給する電
荷転送トランジスタと、を備えることを特徴とするもの
である。
した課題に鑑みて為されたものであり、複数の画素を有
する表示装置において、前記画素毎に、画素電極と、デ
ジタル映像信号の各ビットに応じた電荷を蓄積する複数
の容量素子と、該複数の容量素子によって蓄積された電
荷をタイミング信号に応じて前記画素電極に供給する電
荷転送トランジスタと、を備えることを特徴とするもの
である。
【００１１】かかる構成によれば、画素部においてデジ
タル映像信号をデジタル・アナログ変換して、表示を行
うことが可能となるので、画素部の周辺回路が簡単にな
るとともに、表示パネルの額縁面積を小さくすることが
可能になる。
タル映像信号をデジタル・アナログ変換して、表示を行
うことが可能となるので、画素部の周辺回路が簡単にな
るとともに、表示パネルの額縁面積を小さくすることが
可能になる。
【００１２】
【発明の実施の形態】次に、本発明の第１の実施形態に
係る表示装置について図面を参照しながら説明する。図
１は、第１の実施形態に係る表示装置の回路図である。
図において、簡単のため一つの画素部のみを示している
が、実際の表示装置ではこの画素部が行及び列に、マト
リックス状に複数個配置されている。
係る表示装置について図面を参照しながら説明する。図
１は、第１の実施形態に係る表示装置の回路図である。
図において、簡単のため一つの画素部のみを示している
が、実際の表示装置ではこの画素部が行及び列に、マト
リックス状に複数個配置されている。
【００１３】絶縁性基板（不図示）上の一方向にゲート
信号線５１が配設されている。ゲート信号線５１にはゲ
ートドライバ（不図示）から走査信号Ｇ１が供給され
る。ゲート信号線Ｇ１と交差する方向に３本のドレイン
信号線６１が配設されている。ドレイン信号線６１に
は、デジタル映像信号の各ビットに対応するデータが外
部から入力される。ドレイン信号線Ｄ0に最下位ビッ
ト、ドレイン信号線Ｄ2に最上位ビットが出力される。
本実施形態ではデジタル映像信号のビット数は３ビット
であるが、このデジタル映像信号のビット数を増加させ
ることにより、さらに多階調の表示が可能である。反対
に、デジタル映像信号のビット数を減少させることによ
り、低階調の表示として、画素内に配置される回路を簡
略化することが可能である。
信号線５１が配設されている。ゲート信号線５１にはゲ
ートドライバ（不図示）から走査信号Ｇ１が供給され
る。ゲート信号線Ｇ１と交差する方向に３本のドレイン
信号線６１が配設されている。ドレイン信号線６１に
は、デジタル映像信号の各ビットに対応するデータが外
部から入力される。ドレイン信号線Ｄ0に最下位ビッ
ト、ドレイン信号線Ｄ2に最上位ビットが出力される。
本実施形態ではデジタル映像信号のビット数は３ビット
であるが、このデジタル映像信号のビット数を増加させ
ることにより、さらに多階調の表示が可能である。反対
に、デジタル映像信号のビット数を減少させることによ
り、低階調の表示として、画素内に配置される回路を簡
略化することが可能である。
【００１４】画素選択トランジスタＧＴ0〜ＧＴ2は、各
ドレイン信号線６１に対応して接続されている。画素選
択トランジスタＧＴ0〜ＧＴ2はいずれもＮチャネル型の
ＴＦＴ（Thin Film Transistor）で構成されている。画
素選択トランジスタＧＴ0〜ＧＴ2の各ゲートにはゲート
走査信号Ｇ１が共通に供給されており、その各ソースに
は画素選択トランジスタＧＴ0〜ＧＴ2を通して書き込ま
れたデジタル映像信号の各ビットに応じた電荷を蓄積す
るための容量素子Ｃ0〜Ｃ2が接続されている。
ドレイン信号線６１に対応して接続されている。画素選
択トランジスタＧＴ0〜ＧＴ2はいずれもＮチャネル型の
ＴＦＴ（Thin Film Transistor）で構成されている。画
素選択トランジスタＧＴ0〜ＧＴ2の各ゲートにはゲート
走査信号Ｇ１が共通に供給されており、その各ソースに
は画素選択トランジスタＧＴ0〜ＧＴ2を通して書き込ま
れたデジタル映像信号の各ビットに応じた電荷を蓄積す
るための容量素子Ｃ0〜Ｃ2が接続されている。
【００１５】容量素子Ｃ0〜Ｃ2の容量値はデジタル映像
信号の各ビットに応じて重み付けがなされている。すな
わち、最下位ビットに対応する容量素子Ｃ0の有する容
量値をＣとすると、次のビットに対応する容量素子Ｃ1
は２Ｃ、最上位ビットに対する容量素子Ｃ2は容量４Ｃ
の容量値をそれぞれ有する。このような容量値の重み付
けをするためには、各容量素子毎に、容量電極の対向面
積を変えるか、容量電極間の距離を変えればよい。
信号の各ビットに応じて重み付けがなされている。すな
わち、最下位ビットに対応する容量素子Ｃ0の有する容
量値をＣとすると、次のビットに対応する容量素子Ｃ1
は２Ｃ、最上位ビットに対する容量素子Ｃ2は容量４Ｃ
の容量値をそれぞれ有する。このような容量値の重み付
けをするためには、各容量素子毎に、容量電極の対向面
積を変えるか、容量電極間の距離を変えればよい。
【００１６】電荷転送トランジスタＴＴ0〜ＴＴ2は、液
晶２１の画素電極８０と画素選択トランジスタＧＴ0〜
ＧＴ2との間に接続されている。すなわち、電荷転送ト
ランジスタＴＴ0〜ＴＴ2のソースは画素電極８０に共通
接続されている。対向電極３０（共通電極ともいう）に
は対極駆動信号COMが印加される。
晶２１の画素電極８０と画素選択トランジスタＧＴ0〜
ＧＴ2との間に接続されている。すなわち、電荷転送ト
ランジスタＴＴ0〜ＴＴ2のソースは画素電極８０に共通
接続されている。対向電極３０（共通電極ともいう）に
は対極駆動信号COMが印加される。
【００１７】電荷転送トランジスタＴＴ0〜ＴＴ2は、い
ずれもＮチャネル型のＴＦＴで構成されている。これら
の電荷転送トランジスタＴＴ0〜ＴＴ2のゲートにはスト
ローブ信号線１１が共通に接続されており、ストローブ
信号ＳＴＢが共通に供給されている。電荷転送トランジ
スタＴＴ0〜ＴＴ2は、ストローブ信号ＳＴＢがハイレベ
ルに立ち上がるのに応じて、上述した容量素子Ｃ0〜Ｃ2
に蓄積された電荷を画素電極８０に供給する。これによ
り、画素電極８０にはデジタル映像信号Ｄ0〜Ｄ2に応じ
た電圧、すなわちデジタル・アナログ変換がなされた電
圧が印加される。
ずれもＮチャネル型のＴＦＴで構成されている。これら
の電荷転送トランジスタＴＴ0〜ＴＴ2のゲートにはスト
ローブ信号線１１が共通に接続されており、ストローブ
信号ＳＴＢが共通に供給されている。電荷転送トランジ
スタＴＴ0〜ＴＴ2は、ストローブ信号ＳＴＢがハイレベ
ルに立ち上がるのに応じて、上述した容量素子Ｃ0〜Ｃ2
に蓄積された電荷を画素電極８０に供給する。これによ
り、画素電極８０にはデジタル映像信号Ｄ0〜Ｄ2に応じ
た電圧、すなわちデジタル・アナログ変換がなされた電
圧が印加される。
【００１８】リフレッシュトランジスタＲＴは画素電極
８０の電圧を所定の電圧Ｖscに初期化するためのトラン
ジスタであり、そのドレインは画素電極８０に、そのソ
ースは電圧Ｖscが供給された初期化電圧線１２に、その
ゲートはリフレッシュ信号ＲＦＨを供給しているリフレ
ッシュ信号線１０に、それぞれ接続されている。すなわ
ち、リフレッシュトランジスタＲＴは、リフレッシュ信
号ＲＦＨがハイレベルへ立ち上がるのに応じてオンし、
画素電極８０の電圧を電圧Ｖscに初期設定する。
８０の電圧を所定の電圧Ｖscに初期化するためのトラン
ジスタであり、そのドレインは画素電極８０に、そのソ
ースは電圧Ｖscが供給された初期化電圧線１２に、その
ゲートはリフレッシュ信号ＲＦＨを供給しているリフレ
ッシュ信号線１０に、それぞれ接続されている。すなわ
ち、リフレッシュトランジスタＲＴは、リフレッシュ信
号ＲＦＨがハイレベルへ立ち上がるのに応じてオンし、
画素電極８０の電圧を電圧Ｖscに初期設定する。
【００１９】ここで、リフレッシュトランジスタＲＴに
よって、画素電極８０の電圧が初期化された後に、電荷
転送トランジスタＴＴ0〜ＴＴ2がオンし、画素電極８０
に容量素子Ｃ0〜Ｃ2に蓄積された電荷が供給される。こ
れにより、画素電極８０にはデジタル映像信号Ｄ0〜Ｄ2
に応じた電圧が常に正確に供給される。
よって、画素電極８０の電圧が初期化された後に、電荷
転送トランジスタＴＴ0〜ＴＴ2がオンし、画素電極８０
に容量素子Ｃ0〜Ｃ2に蓄積された電荷が供給される。こ
れにより、画素電極８０にはデジタル映像信号Ｄ0〜Ｄ2
に応じた電圧が常に正確に供給される。
【００２０】このときの画素電極８０の電圧Ｖpixを求
める。デジタル映像信号Ｄ0〜Ｄ2の振幅電圧をＶD、液
晶２１の容量をＣLCとすると、以下の式が成り立つ。
める。デジタル映像信号Ｄ0〜Ｄ2の振幅電圧をＶD、液
晶２１の容量をＣLCとすると、以下の式が成り立つ。
【００２１】
【数１】
【００２２】この式より、Ｖpixは次式で表される。
【００２３】
【数２】
【００２４】次に、上述した液晶表示装置の全体構成を
図２及び図３を参照しながら説明する。
図２及び図３を参照しながら説明する。
【００２５】一般に、液晶表示装置は点順次型と線順次
型のものがある。点順次型の液晶表示装置はサンプリン
グパルスに応じて各画素に次々と、映像信号を書き込む
ものである。一方、線順次型の液晶表示装置は、サンプ
リングパルスに応じて一水平期間の映像信号を保持し、
その保持された映像信号を転送パルスに応じて各ドレイ
ン信号線に出力するものである。
型のものがある。点順次型の液晶表示装置はサンプリン
グパルスに応じて各画素に次々と、映像信号を書き込む
ものである。一方、線順次型の液晶表示装置は、サンプ
リングパルスに応じて一水平期間の映像信号を保持し、
その保持された映像信号を転送パルスに応じて各ドレイ
ン信号線に出力するものである。
【００２６】図２は、本発明を点順次型の液晶表示装置
に適用した場合の一例を示す回路図である。図１に示し
た画素ＧＳ１１と同様の画素ＧＳ１２，ＧＳ２１，ＧＳ
２２，・・が行及び列に配置されている。そして、１行
目の画素ＧＳ１１、ＧＳ１２，・・には、リフレッシュ
信号ＲＦＨ１、ストローブ信号ＳＴＢ１、走査信号Ｇ
１、初期化用の電圧Ｖscが供給されている。また、２行
目の画素ＧＳ２１、ＧＳ２２，・・には、リフレッシュ
信号ＲＦＨ２、ストローブ信号ＳＴＢ２、走査信号Ｇ
２、初期化用の電圧Ｖscが供給されている。
に適用した場合の一例を示す回路図である。図１に示し
た画素ＧＳ１１と同様の画素ＧＳ１２，ＧＳ２１，ＧＳ
２２，・・が行及び列に配置されている。そして、１行
目の画素ＧＳ１１、ＧＳ１２，・・には、リフレッシュ
信号ＲＦＨ１、ストローブ信号ＳＴＢ１、走査信号Ｇ
１、初期化用の電圧Ｖscが供給されている。また、２行
目の画素ＧＳ２１、ＧＳ２２，・・には、リフレッシュ
信号ＲＦＨ２、ストローブ信号ＳＴＢ２、走査信号Ｇ
２、初期化用の電圧Ｖscが供給されている。
【００２７】デジタル映像信号Ｄ0〜Ｄ2は３本の信号線
６０に供給される。そして各列毎に、信号線６０上のデ
ジタル映像信号Ｄ0〜Ｄ2をサンプリングして、ドレイン
信号線６１に供給するサンプリングトランジスタＳＰＴ
1，ＳＰＴ2・・が設けられている。サンプリングトラン
ジスタＳＰＴ1，ＳＰＴ2・・のゲートには、シフトレジ
スタ２０からのサンプリングパルスが供給されている。
６０に供給される。そして各列毎に、信号線６０上のデ
ジタル映像信号Ｄ0〜Ｄ2をサンプリングして、ドレイン
信号線６１に供給するサンプリングトランジスタＳＰＴ
1，ＳＰＴ2・・が設けられている。サンプリングトラン
ジスタＳＰＴ1，ＳＰＴ2・・のゲートには、シフトレジ
スタ２０からのサンプリングパルスが供給されている。
【００２８】シフトレジスタ２０は水平クロックＣＫＨ
に応じて水平スタート信号ＳＴＨを順次シフトしたサン
プリングパルスを作成する。このサンプリングパルスの
立ち上がりに応じてサンプリングトランジスタＳＰＴ
1，ＳＰＴ2・・が順次にオンし、デジタル映像信号Ｄ0
〜Ｄ2をサンプリングして、ドレイン信号線６１に供給
している。
に応じて水平スタート信号ＳＴＨを順次シフトしたサン
プリングパルスを作成する。このサンプリングパルスの
立ち上がりに応じてサンプリングトランジスタＳＰＴ
1，ＳＰＴ2・・が順次にオンし、デジタル映像信号Ｄ0
〜Ｄ2をサンプリングして、ドレイン信号線６１に供給
している。
【００２９】図３は、本発明を線順次型の液晶表示装置
に適用した場合の一例を示す回路図である。画素領域の
構成については点順次型と全く同じであるので説明を省
略する。デジタル映像信号Ｄ0〜Ｄ2は３本の信号線６０
に順次供給される。そして各列毎に、デジタル映像信号
Ｄ0〜Ｄ2をラッチする第１のラッチ回路２５が設けられ
ている。
に適用した場合の一例を示す回路図である。画素領域の
構成については点順次型と全く同じであるので説明を省
略する。デジタル映像信号Ｄ0〜Ｄ2は３本の信号線６０
に順次供給される。そして各列毎に、デジタル映像信号
Ｄ0〜Ｄ2をラッチする第１のラッチ回路２５が設けられ
ている。
【００３０】このラッチ回路２５は、信号線６０上のデ
ジタル映像信号Ｄ0〜Ｄ2をサンプリングパルスに応じて
サンプリングし、一水平期間だけ保持する。サンプリン
グパルスはシフトレジスタ２０によって作成される。す
なわち、シフトレジスタ２０は水平クロックＣＫＨに応
じて水平スタート信号を順次シフトしたサンプリングパ
ルスを作成する。
ジタル映像信号Ｄ0〜Ｄ2をサンプリングパルスに応じて
サンプリングし、一水平期間だけ保持する。サンプリン
グパルスはシフトレジスタ２０によって作成される。す
なわち、シフトレジスタ２０は水平クロックＣＫＨに応
じて水平スタート信号を順次シフトしたサンプリングパ
ルスを作成する。
【００３１】第１のラッチ回路２５に保持されたデジタ
ル映像信号Ｄ0〜Ｄ2は、一水平期間終了後に発生する転
送パルスＴＰに基づいて、第２のラッチ回路２６にラッ
チされ、ドレイン信号線６１に同時に出力される。
ル映像信号Ｄ0〜Ｄ2は、一水平期間終了後に発生する転
送パルスＴＰに基づいて、第２のラッチ回路２６にラッ
チされ、ドレイン信号線６１に同時に出力される。
【００３２】次に、上述した構成の液晶表示装置の動作
タイミングについて説明する。図４に、液晶表示装置の
タイミング図を示す。図１に示した画素ＧＳ１１につい
て表示を行う場合を考える。まず、走査信号Ｇ１、リフ
レッシュ信号ＲＦＨ１及びストローブ信号ＳＴＢ１はロ
ウであり、画素選択トランジスタＧＴ0〜ＧＴ2、リフレ
ッシュトランジスタＲＴ及び電荷転送トランジスタＴＴ
0〜ＴＴ2は全てオフしている。この状態から走査信号Ｇ
１が一水平期間、ハイに立ち上がる。
タイミングについて説明する。図４に、液晶表示装置の
タイミング図を示す。図１に示した画素ＧＳ１１につい
て表示を行う場合を考える。まず、走査信号Ｇ１、リフ
レッシュ信号ＲＦＨ１及びストローブ信号ＳＴＢ１はロ
ウであり、画素選択トランジスタＧＴ0〜ＧＴ2、リフレ
ッシュトランジスタＲＴ及び電荷転送トランジスタＴＴ
0〜ＴＴ2は全てオフしている。この状態から走査信号Ｇ
１が一水平期間、ハイに立ち上がる。
【００３３】すると、画素選択トランジスタＧＴ0〜Ｇ
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。なお、デ
ジタル映像信号Ｄ0〜Ｄ2が変化するタイミングは上述し
たように、点順次型か線順次型かによって異なる。その
タイミングは点順次型では、サンプリングパルスの発生
するタイミングに同期しているので行方向に配列された
画素毎に順次ずれていく。一方、線順次型では転送パル
スに同期するため、各画素で一定している。
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。なお、デ
ジタル映像信号Ｄ0〜Ｄ2が変化するタイミングは上述し
たように、点順次型か線順次型かによって異なる。その
タイミングは点順次型では、サンプリングパルスの発生
するタイミングに同期しているので行方向に配列された
画素毎に順次ずれていく。一方、線順次型では転送パル
スに同期するため、各画素で一定している。
【００３４】次いで、リフレッシュ信号ＲＦＨ１がハイ
に立ち上がると、リフレッシュトランジスタＲＴがオン
し、以前に画素電極８０に蓄積された電荷が放電され、
その電圧Ｖscに初期化される。
に立ち上がると、リフレッシュトランジスタＲＴがオン
し、以前に画素電極８０に蓄積された電荷が放電され、
その電圧Ｖscに初期化される。
【００３５】次に、走査信号Ｇ１が立ち下がり、画素選
択トランジスタＧＴ0〜ＧＴ2がオフする。これにより、
画素選択トランジスタＧＴ0〜ＧＴ2と電荷転送トランジ
スタＴＴ0〜ＴＴ2の両方がオフするので、容量素子Ｃ0
〜Ｃ2は一時的に電気的に孤立する。次に、リフレッシ
ュ信号ＲＦＨがロウに立ち下がると、リフレッシュトラ
ンジスタＲＴがオフする。これにより、画素電極８０が
電気的に孤立する。
択トランジスタＧＴ0〜ＧＴ2がオフする。これにより、
画素選択トランジスタＧＴ0〜ＧＴ2と電荷転送トランジ
スタＴＴ0〜ＴＴ2の両方がオフするので、容量素子Ｃ0
〜Ｃ2は一時的に電気的に孤立する。次に、リフレッシ
ュ信号ＲＦＨがロウに立ち下がると、リフレッシュトラ
ンジスタＲＴがオフする。これにより、画素電極８０が
電気的に孤立する。
【００３６】その後、ストローブ信号ＳＴＢ１がハイに
立ち上がり、電荷転送トランジスタＴＴ0〜ＴＴ2がオン
する。すると、容量素子Ｃ0〜Ｃ2に蓄積された電荷は、
電荷転送トランジスタＴＴ0〜ＴＴ2を通して画素電極８
０に供給される。これにより、液晶２１の画素電極８０
にはデジタル映像信号Ｄ0〜Ｄ2に応じた電圧、すなわち
デジタル・アナログ変換がなされた電圧Ｖpixが印加さ
れ、デジタル映像信号Ｄ0〜Ｄ2に応じた階調表示を行う
ことができる。
立ち上がり、電荷転送トランジスタＴＴ0〜ＴＴ2がオン
する。すると、容量素子Ｃ0〜Ｃ2に蓄積された電荷は、
電荷転送トランジスタＴＴ0〜ＴＴ2を通して画素電極８
０に供給される。これにより、液晶２１の画素電極８０
にはデジタル映像信号Ｄ0〜Ｄ2に応じた電圧、すなわち
デジタル・アナログ変換がなされた電圧Ｖpixが印加さ
れ、デジタル映像信号Ｄ0〜Ｄ2に応じた階調表示を行う
ことができる。
【００３７】なお、上述した第１の実施形態は、電圧制
御の表示装置である、液晶表示装置に関するものである
が、後述する第５の実施形態のように、エレクトロルミ
ネッセンス表示装置のような電流制御の表示装置に変更
することができる。この場合、液晶２１を、ＥＬ素子及
びＥＬ駆動トランジスタで置き換えることにより、その
ままエレクトロルミネッセンス装置を構成することがで
きる。この点は、以下に説明する第２、第３及び第４の
実施形態についても同様である。
御の表示装置である、液晶表示装置に関するものである
が、後述する第５の実施形態のように、エレクトロルミ
ネッセンス表示装置のような電流制御の表示装置に変更
することができる。この場合、液晶２１を、ＥＬ素子及
びＥＬ駆動トランジスタで置き換えることにより、その
ままエレクトロルミネッセンス装置を構成することがで
きる。この点は、以下に説明する第２、第３及び第４の
実施形態についても同様である。
【００３８】次に、本発明の第２の実施形態に係る表示
装置について図面を参照しながら説明する。図５は、第
２の実施形態に係る液晶表示装置の回路図である。図に
おいて、簡単のため一つの画素部のみを示しているが、
実際の表示装置ではこの画素部が行及び列に、マトリッ
クス状に複数個配置されている。本実施形態では、３本
のドレイン信号線６１にデジタル映像信号Ｄ0〜Ｄ2又は
アナログ映像信号Ａ0の何れかを切り換えて供給する信
号切換スイッチＳＷを設けたものである。以下、信号選
択スイッチＳＷがアナログ映像信号Ａ0を選択している
状態をアナログモード、信号選択スイッチＳＷがデジタ
ル映像信号Ｄ0〜Ｄ2を選択している状態をデジタルモー
ドと呼ぶことにする。その他の回路構成は、図１の表示
装置と同様である。
装置について図面を参照しながら説明する。図５は、第
２の実施形態に係る液晶表示装置の回路図である。図に
おいて、簡単のため一つの画素部のみを示しているが、
実際の表示装置ではこの画素部が行及び列に、マトリッ
クス状に複数個配置されている。本実施形態では、３本
のドレイン信号線６１にデジタル映像信号Ｄ0〜Ｄ2又は
アナログ映像信号Ａ0の何れかを切り換えて供給する信
号切換スイッチＳＷを設けたものである。以下、信号選
択スイッチＳＷがアナログ映像信号Ａ0を選択している
状態をアナログモード、信号選択スイッチＳＷがデジタ
ル映像信号Ｄ0〜Ｄ2を選択している状態をデジタルモー
ドと呼ぶことにする。その他の回路構成は、図１の表示
装置と同様である。
【００３９】次に、上述した構成の液晶表示装置の動作
タイミングについて説明する。デジタルモードでは、第
１の実施形態と同様に、デジタル映像信号Ｄ0〜Ｄ2がド
レイン信号線６１に出力される。その動作は第１の実施
形態のものと全く同じである。そのタイミング図も図４
と同じである。
タイミングについて説明する。デジタルモードでは、第
１の実施形態と同様に、デジタル映像信号Ｄ0〜Ｄ2がド
レイン信号線６１に出力される。その動作は第１の実施
形態のものと全く同じである。そのタイミング図も図４
と同じである。
【００４０】一方、アナログモードでは、信号切換スイ
ッチＳＷの切り換えにより、アナログ映像信号Ａ0が３
本のドレイン信号線６１に共通に出力される。次に、ア
ナログモードの動作について図６のタイミング図を参照
しながら説明する。
ッチＳＷの切り換えにより、アナログ映像信号Ａ0が３
本のドレイン信号線６１に共通に出力される。次に、ア
ナログモードの動作について図６のタイミング図を参照
しながら説明する。
【００４１】この場合、リフレッシュ信号ＲＦＨは常に
ロウ、ストローブ信号は常にハイであり、リフレッシュ
トランジスタＲＴは常にオフ、電荷転送トランジスタＴ
Ｔ0〜ＴＴ2は常にオンしている。走査信号Ｇ１が一水平
期間、ハイに立ち上がると、画素選択トランジスタＧＴ
0〜ＧＴ2がオンし、アナログ映像信号Ａ0に応じた電圧
が液晶２１の画素電極８０に供給される。すなわち、ア
ナログモードにおいては、表示画素は図１５に示した従
来例の表示画素と同様に機能するように変更される。こ
こで、容量素子Ｃ0〜Ｃ2は補助容量８５として働き、画
素選択トランジスタＧＴ0〜ＧＴ2は、トランジスタ７２
として働く。
ロウ、ストローブ信号は常にハイであり、リフレッシュ
トランジスタＲＴは常にオフ、電荷転送トランジスタＴ
Ｔ0〜ＴＴ2は常にオンしている。走査信号Ｇ１が一水平
期間、ハイに立ち上がると、画素選択トランジスタＧＴ
0〜ＧＴ2がオンし、アナログ映像信号Ａ0に応じた電圧
が液晶２１の画素電極８０に供給される。すなわち、ア
ナログモードにおいては、表示画素は図１５に示した従
来例の表示画素と同様に機能するように変更される。こ
こで、容量素子Ｃ0〜Ｃ2は補助容量８５として働き、画
素選択トランジスタＧＴ0〜ＧＴ2は、トランジスタ７２
として働く。
【００４２】次に、本発明の第３の実施形態に係る表示
装置について図面を参照しながら説明する。図７は、第
３の実施形態に係る液晶表示装置の回路図である。図に
おいて、簡単のため２つの画素部のみを示しているが、
実際の表示装置ではこの画素部が行及び列に、マトリッ
クス状に複数個配置されている。
装置について図面を参照しながら説明する。図７は、第
３の実施形態に係る液晶表示装置の回路図である。図に
おいて、簡単のため２つの画素部のみを示しているが、
実際の表示装置ではこの画素部が行及び列に、マトリッ
クス状に複数個配置されている。
【００４３】本実施形態に係る表示装置は、第１の実施
形態に係る表示装置のレイアウトを簡素化したものであ
る。前述の説明のように、電荷転送トランジスタＴＴ0
〜ＴＴ2は画素選択トランジスタＧＴ0〜ＧＴ2がオフし
た後に、一定期間オンすればよい。そこで、電荷転送ト
ランジスタＴＴ0〜ＴＴ2のゲートを次の行のゲート信号
線５２に接続し、走査信号Ｇ２を供給するようにした。
形態に係る表示装置のレイアウトを簡素化したものであ
る。前述の説明のように、電荷転送トランジスタＴＴ0
〜ＴＴ2は画素選択トランジスタＧＴ0〜ＧＴ2がオフし
た後に、一定期間オンすればよい。そこで、電荷転送ト
ランジスタＴＴ0〜ＴＴ2のゲートを次の行のゲート信号
線５２に接続し、走査信号Ｇ２を供給するようにした。
【００４４】これにより、電荷転送トランジスタＴＴ0
〜ＴＴ2を制御するためのストローブ信号１１を削除す
ることができるので、その分画素を微細化することがで
きる。本実施形態では、電荷転送トランジスタＴＴ0〜
ＴＴ2は一水平期間（走査信号Ｇ２がハイの期間）だけ
オンし、その後はオフしてしまうので、容量素子Ｃ0〜
Ｃ2は補助容量としては十分機能しない。そこで、画素
電極８０の電圧を１フィールド期間、安定に保持するた
めに、これに加えて補助容量８５を設けることが必要で
ある。
〜ＴＴ2を制御するためのストローブ信号１１を削除す
ることができるので、その分画素を微細化することがで
きる。本実施形態では、電荷転送トランジスタＴＴ0〜
ＴＴ2は一水平期間（走査信号Ｇ２がハイの期間）だけ
オンし、その後はオフしてしまうので、容量素子Ｃ0〜
Ｃ2は補助容量としては十分機能しない。そこで、画素
電極８０の電圧を１フィールド期間、安定に保持するた
めに、これに加えて補助容量８５を設けることが必要で
ある。
【００４５】次に、上述した構成の液晶表示装置の動作
タイミングについて説明する。図８に、液晶表示装置の
動作タイミング図を示す。まず、走査信号Ｇ１、リフレ
ッシュ信号ＲＦＨ及びストローブ信号はロウであり、画
素選択トランジスタＧＴ0〜ＧＴ2、リフレッシュトラン
ジスタＲＴ及び電荷転送トランジスタＴＴ0〜ＴＴ2は全
てオフしている。この状態から走査信号Ｇ１が一水平期
間、ハイに立ち上がる。
タイミングについて説明する。図８に、液晶表示装置の
動作タイミング図を示す。まず、走査信号Ｇ１、リフレ
ッシュ信号ＲＦＨ及びストローブ信号はロウであり、画
素選択トランジスタＧＴ0〜ＧＴ2、リフレッシュトラン
ジスタＲＴ及び電荷転送トランジスタＴＴ0〜ＴＴ2は全
てオフしている。この状態から走査信号Ｇ１が一水平期
間、ハイに立ち上がる。
【００４６】すると、画素選択トランジスタＧＴ0〜Ｇ
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。次いで、
リフレッシュ信号ＲＦＨがハイに立ち上がると、リフレ
ッシュトランジスタＲＴがオンし、以前に画素電極８０
に蓄積された電荷が放電され、その電圧Ｖscに初期化さ
れる。次に、リフレッシュ信号ＲＦＨがロウに立ち下が
ると、リフレッシュトランジスタＲＴがオフする。そし
て、一水平期間の終了後、水平帰線期間を経て、走査信
号Ｇ２は次の一水平期間、ハイに立ち上がる。すると、
電荷転送トランジスタＴＴ0〜ＴＴ2がオンし容量素子Ｃ
0〜Ｃ2に蓄積された電荷は、電荷転送トランジスタＴＴ
0〜ＴＴ2を通して画素電極８０に供給される。これによ
り、液晶２１の画素電極８０にはデジタル映像信号Ｄ0
〜Ｄ2に応じた電圧、すなわちデジタル・アナログ変換
がなされた電圧Ｖpixが印加され、デジタル映像信号Ｄ0
〜Ｄ2に応じた階調表示を行うことができる。
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。次いで、
リフレッシュ信号ＲＦＨがハイに立ち上がると、リフレ
ッシュトランジスタＲＴがオンし、以前に画素電極８０
に蓄積された電荷が放電され、その電圧Ｖscに初期化さ
れる。次に、リフレッシュ信号ＲＦＨがロウに立ち下が
ると、リフレッシュトランジスタＲＴがオフする。そし
て、一水平期間の終了後、水平帰線期間を経て、走査信
号Ｇ２は次の一水平期間、ハイに立ち上がる。すると、
電荷転送トランジスタＴＴ0〜ＴＴ2がオンし容量素子Ｃ
0〜Ｃ2に蓄積された電荷は、電荷転送トランジスタＴＴ
0〜ＴＴ2を通して画素電極８０に供給される。これによ
り、液晶２１の画素電極８０にはデジタル映像信号Ｄ0
〜Ｄ2に応じた電圧、すなわちデジタル・アナログ変換
がなされた電圧Ｖpixが印加され、デジタル映像信号Ｄ0
〜Ｄ2に応じた階調表示を行うことができる。
【００４７】上記の構成に加えて、３本のドレイン信号
線６１にデジタル映像信号Ｄ0〜Ｄ2又はアナログ映像信
号Ａ0の何れかを切り換えて供給する信号切換スイッチ
ＳＷを設けることもできる。この場合、図９に示すよう
に、アナログモードの場合には、電荷転送トランジスタ
ＴＴ0〜ＴＴ2のゲートをゲート信号線５２から切り離す
ためのトランジスタ４０、電荷転送トランジスタＴＴ0
〜ＴＴ2の切り離されたゲートをゲート信号線５１に接
続するトランジスタ４１を設けてもよい。
線６１にデジタル映像信号Ｄ0〜Ｄ2又はアナログ映像信
号Ａ0の何れかを切り換えて供給する信号切換スイッチ
ＳＷを設けることもできる。この場合、図９に示すよう
に、アナログモードの場合には、電荷転送トランジスタ
ＴＴ0〜ＴＴ2のゲートをゲート信号線５２から切り離す
ためのトランジスタ４０、電荷転送トランジスタＴＴ0
〜ＴＴ2の切り離されたゲートをゲート信号線５１に接
続するトランジスタ４１を設けてもよい。
【００４８】これにより、電荷転送トランジスタＴＴ0
〜ＴＴ2のゲートには、デジタルモード時は次の行の走
査信号Ｇ２が供給され、アナログモード時にはその行の
走査信号Ｇ１が供給される。したがって、デジタルモー
ド時には、上記と同様にしてデジタル映像信号Ｄ0〜Ｄ2
に応じた階調表示を行うことができるとともに、アナロ
グモード時にはアナログ映像信号Ａ0に応じた階調表示
が可能となる。
〜ＴＴ2のゲートには、デジタルモード時は次の行の走
査信号Ｇ２が供給され、アナログモード時にはその行の
走査信号Ｇ１が供給される。したがって、デジタルモー
ド時には、上記と同様にしてデジタル映像信号Ｄ0〜Ｄ2
に応じた階調表示を行うことができるとともに、アナロ
グモード時にはアナログ映像信号Ａ0に応じた階調表示
が可能となる。
【００４９】なお、信号切換スイッチＳＷを設け、デジ
タルモードとアナログモードの切り換えを行う場合であ
っても、上記のトランジスタ４０，４１は必ずしも必要
ではない。例えば、アナログモード時に２行が同時に選
択されるようにした場合、すなわち走査信号Ｇ１，Ｇ２
が２行ずつ同時にハイになるようにゲートドライバを構
成した場合である。
タルモードとアナログモードの切り換えを行う場合であ
っても、上記のトランジスタ４０，４１は必ずしも必要
ではない。例えば、アナログモード時に２行が同時に選
択されるようにした場合、すなわち走査信号Ｇ１，Ｇ２
が２行ずつ同時にハイになるようにゲートドライバを構
成した場合である。
【００５０】次に、本発明の第４の実施形態に係る表示
装置について図面を参照しながら説明する。図１０は、
第４の実施形態に係る液晶表示装置の回路図である。図
において、簡単のため一つの画素部のみを示している
が、実際の表示装置ではこの画素部が行及び列に、マト
リックス状に複数個配置されている。
装置について図面を参照しながら説明する。図１０は、
第４の実施形態に係る液晶表示装置の回路図である。図
において、簡単のため一つの画素部のみを示している
が、実際の表示装置ではこの画素部が行及び列に、マト
リックス状に複数個配置されている。
【００５１】本実施形態に係る表示装置は、第１の実施
形態に係る表示装置のレイアウトを簡素化したものであ
る。リフレッシュトランジスタＲＴは液晶の画素電極８
０を電圧Ｖscに初期化するが、この初期化は電荷転送ト
ランジスタＴＴ0〜ＴＴ2を通して、容量素子Ｃ0〜Ｃ2に
蓄積された電荷が画素電極８０に供給される前に行われ
る。したがって、リフレッシュトランジスタＲＴは、電
荷転送トランジスタＴＴ0〜ＴＴ2がオンする前にオンす
ればよい。そこで、本実施形態では、リフレッシュトラ
ンジスタＲＴのゲートを、その画素ＧＳ１１のゲート信
号線５１に接続した。その他の構成は、第１の実施形態
と同様である。これにより、リフレッシュ信号ＲＦＨを
供給するためのリフレッシュ信号線１０を削除すること
ができるので、その分画素面積を縮小化することができ
る。
形態に係る表示装置のレイアウトを簡素化したものであ
る。リフレッシュトランジスタＲＴは液晶の画素電極８
０を電圧Ｖscに初期化するが、この初期化は電荷転送ト
ランジスタＴＴ0〜ＴＴ2を通して、容量素子Ｃ0〜Ｃ2に
蓄積された電荷が画素電極８０に供給される前に行われ
る。したがって、リフレッシュトランジスタＲＴは、電
荷転送トランジスタＴＴ0〜ＴＴ2がオンする前にオンす
ればよい。そこで、本実施形態では、リフレッシュトラ
ンジスタＲＴのゲートを、その画素ＧＳ１１のゲート信
号線５１に接続した。その他の構成は、第１の実施形態
と同様である。これにより、リフレッシュ信号ＲＦＨを
供給するためのリフレッシュ信号線１０を削除すること
ができるので、その分画素面積を縮小化することができ
る。
【００５２】次に、上述した構成の液晶表示装置の動作
タイミングについて説明する。図１１に、液晶表示装置
のタイミング図を示す。まず、走査信号Ｇ１及びストロ
ーブ信号はロウであり、画素選択トランジスタＧＴ0〜
ＧＴ2、リフレッシュトランジスタＲＴ及び電荷転送ト
ランジスタＴＴ0〜ＴＴ2は全てオフしている。この状態
から走査信号Ｇ１が一水平期間、ハイに立ち上がる。
タイミングについて説明する。図１１に、液晶表示装置
のタイミング図を示す。まず、走査信号Ｇ１及びストロ
ーブ信号はロウであり、画素選択トランジスタＧＴ0〜
ＧＴ2、リフレッシュトランジスタＲＴ及び電荷転送ト
ランジスタＴＴ0〜ＴＴ2は全てオフしている。この状態
から走査信号Ｇ１が一水平期間、ハイに立ち上がる。
【００５３】すると、画素選択トランジスタＧＴ0〜Ｇ
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。同時に、
リフレッシュトランジスタＲＴがオンし、以前に画素電
極８０に蓄積された電荷が放電され、電圧Ｖscに初期化
される。
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。同時に、
リフレッシュトランジスタＲＴがオンし、以前に画素電
極８０に蓄積された電荷が放電され、電圧Ｖscに初期化
される。
【００５４】一水平期間が終了すると、走査信号Ｇ１は
ロウに立下り、画素選択トランジスタＧＴ0〜ＧＴ2及び
リフレッシュトランジスタＲＴはオフする。その後、ス
トローブ信号ＳＴＢが立ち上がると、電荷転送トランジ
スタＴＴ0〜ＴＴ2がオンし容量素子Ｃ0〜Ｃ2に蓄積され
た電荷は、電荷転送トランジスタＴＴ0〜ＴＴ2を通して
画素電極８０に供給される。これにより、液晶２１の画
素電極８０にはデジタル映像信号Ｄ0〜Ｄ2に応じた電
圧、すなわちデジタル・アナログ変換がなされた電圧Ｖ
pixが印加され、デジタル映像信号Ｄ0〜Ｄ2に応じた階
調表示を行うことができる。
ロウに立下り、画素選択トランジスタＧＴ0〜ＧＴ2及び
リフレッシュトランジスタＲＴはオフする。その後、ス
トローブ信号ＳＴＢが立ち上がると、電荷転送トランジ
スタＴＴ0〜ＴＴ2がオンし容量素子Ｃ0〜Ｃ2に蓄積され
た電荷は、電荷転送トランジスタＴＴ0〜ＴＴ2を通して
画素電極８０に供給される。これにより、液晶２１の画
素電極８０にはデジタル映像信号Ｄ0〜Ｄ2に応じた電
圧、すなわちデジタル・アナログ変換がなされた電圧Ｖ
pixが印加され、デジタル映像信号Ｄ0〜Ｄ2に応じた階
調表示を行うことができる。
【００５５】上記第４の実施形態において、第３の実施
形態と同様に、電荷転送トランジスタＴＴ0〜ＴＴ2のゲ
ートを次の行のゲート信号線５２に接続し、走査信号Ｇ
２を供給するようにしてもよい。かかる液晶表示装置の
構成を図１２に示した。これにより、リフレッシュ信号
線１０に加えて、ストローブ信号線１１も削除すること
ができるので、さらに画素面積を微細化することができ
る。
形態と同様に、電荷転送トランジスタＴＴ0〜ＴＴ2のゲ
ートを次の行のゲート信号線５２に接続し、走査信号Ｇ
２を供給するようにしてもよい。かかる液晶表示装置の
構成を図１２に示した。これにより、リフレッシュ信号
線１０に加えて、ストローブ信号線１１も削除すること
ができるので、さらに画素面積を微細化することができ
る。
【００５６】次に、上述した構成の液晶表示装置の動作
タイミングについて説明する。図１３に、液晶表示装置
のタイミング図を示す。まず、走査信号Ｇ１及びストロ
ーブ信号はロウであり、画素選択トランジスタＧＴ0〜
ＧＴ2、リフレッシュトランジスタＲＴ及び電荷転送ト
ランジスタＴＴ0〜ＴＴ2は全てオフしている。この状態
から走査信号Ｇ１が一水平期間、ハイに立ち上がる。
タイミングについて説明する。図１３に、液晶表示装置
のタイミング図を示す。まず、走査信号Ｇ１及びストロ
ーブ信号はロウであり、画素選択トランジスタＧＴ0〜
ＧＴ2、リフレッシュトランジスタＲＴ及び電荷転送ト
ランジスタＴＴ0〜ＴＴ2は全てオフしている。この状態
から走査信号Ｇ１が一水平期間、ハイに立ち上がる。
【００５７】すると、画素選択トランジスタＧＴ0〜Ｇ
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。同時に、
リフレッシュトランジスタＲＴがオンし、以前に画素電
極８０に蓄積された電荷が放電され、電圧Ｖscに初期化
される。
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。同時に、
リフレッシュトランジスタＲＴがオンし、以前に画素電
極８０に蓄積された電荷が放電され、電圧Ｖscに初期化
される。
【００５８】次に、走査信号Ｇ１がロウに立ち下がる
と、画素選択トランジスタＧＴ0〜ＧＴ2及びリフレッシ
ュトランジスタＲＴがオフする。そして、一水平期間の
終了後、水平帰線期間を経て、走査信号Ｇ２は次の一水
平期間、ハイに立ち上がる。すると、電荷転送トランジ
スタＴＴ0〜ＴＴ2がオンし容量素子Ｃ0〜Ｃ2に蓄積され
た電荷は、電荷転送トランジスタＴＴ0〜ＴＴ2を通して
画素電極８０に供給される。これにより、液晶２１の画
素電極８０にはデジタル映像信号Ｄ0〜Ｄ2に応じた電
圧、すなわちデジタル・アナログ変換がなされた電圧Ｖ
pixが印加され、デジタル映像信号Ｄ0〜Ｄ2に応じた階
調表示を行うことができる。
と、画素選択トランジスタＧＴ0〜ＧＴ2及びリフレッシ
ュトランジスタＲＴがオフする。そして、一水平期間の
終了後、水平帰線期間を経て、走査信号Ｇ２は次の一水
平期間、ハイに立ち上がる。すると、電荷転送トランジ
スタＴＴ0〜ＴＴ2がオンし容量素子Ｃ0〜Ｃ2に蓄積され
た電荷は、電荷転送トランジスタＴＴ0〜ＴＴ2を通して
画素電極８０に供給される。これにより、液晶２１の画
素電極８０にはデジタル映像信号Ｄ0〜Ｄ2に応じた電
圧、すなわちデジタル・アナログ変換がなされた電圧Ｖ
pixが印加され、デジタル映像信号Ｄ0〜Ｄ2に応じた階
調表示を行うことができる。
【００５９】次に、本発明の第５の実施形態に係る表示
装置について図面を参照しながら説明する。図１４は、
第５の実施形態に係る表示装置の回路図である。図にお
いて、簡単のため一つの画素部のみを示しているが、実
際の表示装置ではこの画素部が行列上に複数配置されて
いる。また、第１の実施形態を説明した図１と同一の構
成部分については同一符号を付し、その説明を省略す
る。
装置について図面を参照しながら説明する。図１４は、
第５の実施形態に係る表示装置の回路図である。図にお
いて、簡単のため一つの画素部のみを示しているが、実
際の表示装置ではこの画素部が行列上に複数配置されて
いる。また、第１の実施形態を説明した図１と同一の構
成部分については同一符号を付し、その説明を省略す
る。
【００６０】本実施形態は、本発明をエレクトロルミネ
ッセンス表示装置に適用した例である。電荷転送トラン
ジスタＴＴ0〜ＴＴ2の共通接続されたソース４４をＥＬ
駆動トランジスタ４５のゲートに接続されている。ＥＬ
駆動トランジスタ４５はＮチャネル型ＴＦＴである。Ｅ
Ｌ駆動トランジスタ４５のソースには電源電圧ＶDDが供
給され、そのドレインはＥＬ素子４６に接続されてい
る。ＥＬ素子４６は、素子に流れる電流の大きさに応じ
た輝度で発光する発光素子である。
ッセンス表示装置に適用した例である。電荷転送トラン
ジスタＴＴ0〜ＴＴ2の共通接続されたソース４４をＥＬ
駆動トランジスタ４５のゲートに接続されている。ＥＬ
駆動トランジスタ４５はＮチャネル型ＴＦＴである。Ｅ
Ｌ駆動トランジスタ４５のソースには電源電圧ＶDDが供
給され、そのドレインはＥＬ素子４６に接続されてい
る。ＥＬ素子４６は、素子に流れる電流の大きさに応じ
た輝度で発光する発光素子である。
【００６１】ＥＬ駆動トランジスタ４５のゲートには、
ＥＬ駆動トランジスタ４６のゲート電圧を電圧Ｖscに初
期化するためのリフレッシュトランジスタ４７が接続さ
れている。その他の構成については第１の実施形態と同
様である。
ＥＬ駆動トランジスタ４６のゲート電圧を電圧Ｖscに初
期化するためのリフレッシュトランジスタ４７が接続さ
れている。その他の構成については第１の実施形態と同
様である。
【００６２】上述した構成の液晶表示装置の動作タイミ
ングについて、図４を参照しながら説明する。走査信号
Ｇ１、リフレッシュ信号ＲＦＨ１及びストローブ信号Ｓ
ＴＢ１はロウであり、画素選択トランジスタＧＴ0〜Ｇ
Ｔ2、リフレッシュトランジスタＲＴ及び電荷転送トラ
ンジスタＴＴ0〜ＴＴ2は全てオフしている。この状態か
ら走査信号Ｇ１が一水平期間、ハイに立ち上がる。
ングについて、図４を参照しながら説明する。走査信号
Ｇ１、リフレッシュ信号ＲＦＨ１及びストローブ信号Ｓ
ＴＢ１はロウであり、画素選択トランジスタＧＴ0〜Ｇ
Ｔ2、リフレッシュトランジスタＲＴ及び電荷転送トラ
ンジスタＴＴ0〜ＴＴ2は全てオフしている。この状態か
ら走査信号Ｇ１が一水平期間、ハイに立ち上がる。
【００６３】すると、画素選択トランジスタＧＴ0〜Ｇ
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。次いで、
リフレッシュ信号ＲＦＨがハイに立ち上がると、リフレ
ッシュトランジスタＲＴがオンし、以前にＥＬ駆動トラ
ンジスタ４５のゲートに蓄積された電荷が放電され、そ
の電圧Ｖscに初期化される。
Ｔ2がオンし、デジタル映像信号Ｄ0〜Ｄ2の各ビットに
応じた電荷が容量素子Ｃ0〜Ｃ2に蓄積される。次いで、
リフレッシュ信号ＲＦＨがハイに立ち上がると、リフレ
ッシュトランジスタＲＴがオンし、以前にＥＬ駆動トラ
ンジスタ４５のゲートに蓄積された電荷が放電され、そ
の電圧Ｖscに初期化される。
【００６４】次に、リフレッシュ信号ＲＦＨがロウに立
ち下がると、リフレッシュトランジスタＲＴがオフす
る。その後、ストローブ信号ＳＴＢがハイに立ち上が
り、電荷転送トランジスタＴＴ0〜ＴＴ2がオンする。す
ると、容量素子Ｃ0〜Ｃ2に蓄積された電荷は、電荷転送
トランジスタＴＴ0〜ＴＴ2を通して、ＥＬ駆動トランジ
スタ４５のゲートに供給される。
ち下がると、リフレッシュトランジスタＲＴがオフす
る。その後、ストローブ信号ＳＴＢがハイに立ち上が
り、電荷転送トランジスタＴＴ0〜ＴＴ2がオンする。す
ると、容量素子Ｃ0〜Ｃ2に蓄積された電荷は、電荷転送
トランジスタＴＴ0〜ＴＴ2を通して、ＥＬ駆動トランジ
スタ４５のゲートに供給される。
【００６５】これにより、ＥＬ駆動トランジスタ４５の
ゲートには、デジタル映像信号Ｄ0〜Ｄ2に応じた電圧、
すなわちデジタル・アナログ変換がなされた電圧Ｖpix
が印加される。ＥＬ駆動トランジスタ４５の導電率は電
圧Ｖpixに応じて変化するので、ＥＬ駆動トランジスタ
４５に流れる電流は電圧Ｖpixに応じて変化し、ＥＬ素
子４６に流れる電流も同様に変化する。したがって、Ｅ
Ｌ素子４６は、デジタル映像信号Ｄ0〜Ｄ2に応じた輝度
で発光する。つまり、階調表示を行うことができる。
ゲートには、デジタル映像信号Ｄ0〜Ｄ2に応じた電圧、
すなわちデジタル・アナログ変換がなされた電圧Ｖpix
が印加される。ＥＬ駆動トランジスタ４５の導電率は電
圧Ｖpixに応じて変化するので、ＥＬ駆動トランジスタ
４５に流れる電流は電圧Ｖpixに応じて変化し、ＥＬ素
子４６に流れる電流も同様に変化する。したがって、Ｅ
Ｌ素子４６は、デジタル映像信号Ｄ0〜Ｄ2に応じた輝度
で発光する。つまり、階調表示を行うことができる。
【００６６】また、エレクトロルミネッセンス表示装置
については、前述した第２、第３、第４の実施形態の構
成を適用することができる。すなわち、第２の実施形態
のように、３本のドレイン信号線６１にデジタル映像信
号Ｄ0〜Ｄ2又はアナログ映像信号Ａ0の何れかを切り換
えて供給する信号切換スイッチＳＷを設けてもよい。
については、前述した第２、第３、第４の実施形態の構
成を適用することができる。すなわち、第２の実施形態
のように、３本のドレイン信号線６１にデジタル映像信
号Ｄ0〜Ｄ2又はアナログ映像信号Ａ0の何れかを切り換
えて供給する信号切換スイッチＳＷを設けてもよい。
【００６７】また、第３の実施形態のように、レイアウ
トを簡素化して画素面積を縮小するために、電荷転送ト
ランジスタＴＴ0〜ＴＴ2のゲートを次の行のゲート信号
線５２に接続し、走査信号Ｇ２を供給してもよい。ま
た、第４の実施形態のように、レイアウトを簡素化して
画素面積を縮小するために、リフレッシュトランジスタ
ＲＴのゲートを、その画素ＧＳ１１のゲート信号線５１
に接続してもよい。
トを簡素化して画素面積を縮小するために、電荷転送ト
ランジスタＴＴ0〜ＴＴ2のゲートを次の行のゲート信号
線５２に接続し、走査信号Ｇ２を供給してもよい。ま
た、第４の実施形態のように、レイアウトを簡素化して
画素面積を縮小するために、リフレッシュトランジスタ
ＲＴのゲートを、その画素ＧＳ１１のゲート信号線５１
に接続してもよい。
【００６８】なお、上述した実施形態の開示は、本願の
特許請求の範囲とその均等の範囲を限定するものではな
く、本発明の趣旨を逸脱しない範囲で、種々の変更が可
能であり、特許請求の範囲に記載された発明は、かかる
変更の全てを含むものである。
特許請求の範囲とその均等の範囲を限定するものではな
く、本発明の趣旨を逸脱しない範囲で、種々の変更が可
能であり、特許請求の範囲に記載された発明は、かかる
変更の全てを含むものである。
【００６９】例えば、第１の実施形態〜第５の実施形態
では、３ビットのデジタル映像信号Ｄ0〜Ｄ2をデジタル
・アナログ変換しているが、３ビットに限らず、２ビッ
トや３ビット以上のデジタル映像信号Ｄ0〜Ｄ2をデジタ
ル・アナログ変換する構成に変更することも本発明の範
囲である。この場合には、ビット数に応じて、ドレイン
信号線６１の本数、画素選択トランジスタ、電荷転送ト
ランジスタ、容量素子の個数を変更すればよい。
では、３ビットのデジタル映像信号Ｄ0〜Ｄ2をデジタル
・アナログ変換しているが、３ビットに限らず、２ビッ
トや３ビット以上のデジタル映像信号Ｄ0〜Ｄ2をデジタ
ル・アナログ変換する構成に変更することも本発明の範
囲である。この場合には、ビット数に応じて、ドレイン
信号線６１の本数、画素選択トランジスタ、電荷転送ト
ランジスタ、容量素子の個数を変更すればよい。
【００７０】
【発明の効果】本発明の表示装置によれば、画素部にお
いて、デジタル映像信号をアナログ映像信号に変換して
いるので、画素部の周辺回路の構成が簡単になり、その
分額縁の面積を低減することができる。
いて、デジタル映像信号をアナログ映像信号に変換して
いるので、画素部の周辺回路の構成が簡単になり、その
分額縁の面積を低減することができる。
【００７１】また、ドライバ回路内にＤＡ変換器を配置
する場合と異なり、ＤＡ変換器の配置の領域に制限がな
いので、デジタル映像信号のビット数の増加と多階調表
示に対応できる。
する場合と異なり、ＤＡ変換器の配置の領域に制限がな
いので、デジタル映像信号のビット数の増加と多階調表
示に対応できる。
【図１】本発明の第１の実施形態に係る液晶表示装置を
示す回路図である。
示す回路図である。
【図２】本発明の第１の実施形態に係る点順次型の液晶
表示装置を示す回路図である。
表示装置を示す回路図である。
【図３】本発明の第１の実施形態に係る線順次型の液晶
表示装置を示す回路図である。
表示装置を示す回路図である。
【図４】本発明の第１の実施形態に係る液晶表示装置の
動作を示すタイミング図である。
動作を示すタイミング図である。
【図５】本発明の第２の実施形態に係る液晶表示装置の
回路図である。
回路図である。
【図６】本発明の第２の実施形態に係るアナログモード
の動作を示すタイミング図である。
の動作を示すタイミング図である。
【図７】本発明の第３の実施形態に係る液晶表示装置の
回路図である。
回路図である。
【図８】本発明の第３の実施形態に係る液晶表示装置の
動作を示すタイミング図である。
動作を示すタイミング図である。
【図９】本発明の第３の実施形態に係る液晶表示装置の
他の回路図である。
他の回路図である。
【図１０】本発明の第４の実施形態に係る液晶表示装置
の回路図である。
の回路図である。
【図１１】本発明の第４の実施形態に係る液晶表示装置
の動作を示すタイミング図である。
の動作を示すタイミング図である。
【図１２】本発明の第４の実施形態に係る液晶表示装置
の他の回路図である。
の他の回路図である。
【図１３】本発明の第４の実施形態に係る液晶表示装置
の動作を示す他のタイミング図である。
の動作を示す他のタイミング図である。
【図１４】本発明の第５の実施形態に係るエレクトロル
ミネッセンス表示装置の回路図である。
ミネッセンス表示装置の回路図である。
【図１５】従来例に係る液晶表示装置の回路図である。
ＧＴ0〜ＧＴ2 画素選択トランジスタ
ＴＴ0〜ＴＴ2 電荷転送トランジスタ
ＲＴ リフレッシュトランジスタ
Ｃ0〜Ｃ2 容量素子
１０ リフレッシュ信号線
１１ ストローブ信号線
１２ 初期化電圧線１２
２０ シフトレジスタ
２１ 液晶
２５ 第１のラッチ回路
２６ 第２のラッチ回路
３０ 対向電極
５１ ゲート信号線
６１ ドレイン信号線
ＳＷ 信号切換スイッチ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｆ
６２４ ６２４Ｂ
3/36 3/36
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
Ｆターム(参考） 2H092 GA59 JA24 NA25 PA06
3K007 AB17 AB18 EB00 GA04
5C006 AA01 AA16 AF42 AF83 BB16
BC03 BC06 BC12 BC20 BF31
EB05 FA41
5C080 AA06 AA10 BB05 DD03 DD22
EE29 FF11 JJ03 JJ04 KK07
5C094 AA05 AA15 AA22 BA03 BA29
BA43 CA19 DB04 HA10
Claims (13)
- 【請求項１】 複数の画素を有する表示装置において、
前記画素毎に、画素電極と、デジタル映像信号の各ビッ
トに応じた電荷を蓄積する複数の容量素子と、該複数の
容量素子によって蓄積された電荷をタイミング信号に応
じて前記画素電極に供給する電荷転送トランジスタと、
を備えることを特徴とする表示装置。 - 【請求項２】 前記電荷転送トランジスタによって前記
電荷を前記画素電極に供給する前に、前記画素電極の電
圧を初期化するリフレッシュトランジスタを備えること
を特徴とする請求項１記載の表示装置。 - 【請求項３】 走査信号に応じて、デジタル映像信号の
各ビット信号を前記各容量素子に供給する複数の画素選
択トランジスタを備えることを特徴とする請求項１また
は請求項２記載の表示装置。 - 【請求項４】 デジタル映像信号を供給する複数のドレ
イン信号線を備え、前記画素選択トランジスタは、走査
信号に応じて前記ドレイン信号線からの各ビットのデジ
タル映像信号を前記各容量素子に供給することを特徴と
する請求項３記載の表示装置。 - 【請求項５】 前記ドレイン信号線にデジタル映像信号
又はアナログ映像信号の何れかを切り換えて供給する信
号切換スイッチを備えることを特徴とする請求項４記載
の表示装置。 - 【請求項６】 複数の画素を有する表示装置において、
画素電極と、デジタル映像信号を供給する複数のドレイ
ン信号線と、前記デジタル映像信号のビットに対応して
容量値の重み付けがなされた複数の容量素子と、第１の
タイミング信号に応じて前記画素電極の電圧を所定のレ
ベルに初期化するためのリフレッシュトランジスタと、
第２のタイミング信号に応じて前記複数の容量素子に蓄
積された電荷を画素電極に供給する電荷転送トランジス
タと、を備え、前記デジタル映像信号に応じたアナログ
映像信号を前記画素電極に供給することにより表示を行
うことを特徴とする表示装置。 - 【請求項７】 前記リフレッシュトランジスタは、前記
電荷転送トランジスタが第２のタイミング信号に応じて
前記複数の容量素子に蓄積された電荷を前記表示素子に
供給する前に、第１のタイミング信号に応じて前記画素
電極の電圧を所定のレベルに初期化することを特徴とす
る請求項６記載の表示装置。 - 【請求項８】 前記ドレイン信号線にデジタル映像信号
又はアナログ映像信号の何れかを切り換えて供給する信
号切換スイッチを備えることを特徴とする請求項６また
は請求項７記載の表示装置。 - 【請求項９】 複数の画素を有する表示装置において、
前記画素毎に、ＥＬ素子と、ＥＬ素子に流れる電流を制
御するＥＬ駆動トランジスタと、デジタル映像信号の各
ビットに応じた電荷を蓄積する複数の容量素子と、該複
数の容量素子によって蓄積された電荷をタイミング信号
に応じて前記ＥＬ駆動トランジスタの制御ゲートに供給
する電荷転送トランジスタと、を備えることを特徴とす
る表示装置。 - 【請求項１０】 前記電荷転送トランジスタによって前
記電荷を前記ＥＬ駆動トランジスタのゲートに供給する
前に、前記ゲートの電圧を初期化するリフレッシュトラ
ンジスタを備えることを特徴とする請求項９記載の表示
装置。 - 【請求項１１】 走査信号に応じて、デジタル映像信号
の各ビット信号を前記各容量素子に供給する複数の画素
選択トランジスタを備えることを特徴とする請求項１０
に記載の表示装置。 - 【請求項１２】 デジタル映像信号を供給する複数のド
レイン信号線を備え、前記画素選択トランジスタは、走
査信号に応じて前記ドレイン信号線からの各ビット信号
を前記各容量素子に供給することを特徴とする請求項１
１記載の表示装置。 - 【請求項１３】 前記ドレイン信号線にデジタル映像信
号又はアナログ映像信号の何れかを切り換えて供給する
信号切換スイッチを備えることを特徴とする請求項１２
記載の表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290643A JP2003098999A (ja) | 2001-09-25 | 2001-09-25 | 表示装置 |
| TW091120838A TW594150B (en) | 2001-09-25 | 2002-09-12 | Display device |
| KR10-2002-0057762A KR100512504B1 (ko) | 2001-09-25 | 2002-09-24 | 표시 장치 |
| CNB021425558A CN1287193C (zh) | 2001-09-25 | 2002-09-24 | 显示装置 |
| EP02021485A EP1298636A3 (en) | 2001-09-25 | 2002-09-25 | Display device |
| US10/253,884 US7053873B2 (en) | 2001-09-25 | 2002-09-25 | Display device |
| US11/341,527 US20060125739A1 (en) | 2001-09-25 | 2006-01-30 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001290643A JP2003098999A (ja) | 2001-09-25 | 2001-09-25 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003098999A true JP2003098999A (ja) | 2003-04-04 |
Family
ID=19112918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001290643A Withdrawn JP2003098999A (ja) | 2001-09-25 | 2001-09-25 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003098999A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280594A (ja) * | 2002-01-18 | 2003-10-02 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| JP2011081267A (ja) * | 2009-10-08 | 2011-04-21 | Global Oled Technology Llc | 画素回路および表示装置 |
-
2001
- 2001-09-25 JP JP2001290643A patent/JP2003098999A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280594A (ja) * | 2002-01-18 | 2003-10-02 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| JP2011081267A (ja) * | 2009-10-08 | 2011-04-21 | Global Oled Technology Llc | 画素回路および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897843B2 (en) | Active matrix display devices | |
| US20060125739A1 (en) | Display device | |
| JP4285386B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
| US20040155848A1 (en) | Device for driving a display apparatus | |
| JP2002278498A (ja) | 表示装置 | |
| JP5007490B2 (ja) | 画素回路、及びその駆動方法、発光装置、並びに電子機器 | |
| JP2002311902A (ja) | 表示装置 | |
| KR20060048248A (ko) | 표시장치의 제어회로, 그것을 내장한 표시장치와 전자기기및 그 구동방법 | |
| KR101102372B1 (ko) | 반도체장치 및 발광 장치 | |
| JP4536759B2 (ja) | 変換回路 | |
| KR100459624B1 (ko) | 표시 장치 | |
| CN114648957A (zh) | 发光显示装置及其驱动方法 | |
| JP2002372703A (ja) | 表示装置 | |
| JP2003099007A (ja) | 表示装置 | |
| KR100888461B1 (ko) | 능동 매트릭스 디스플레이 디바이스 | |
| JP5023740B2 (ja) | 電気光学装置、データ信号の供給回路、供給方法および電子機器 | |
| JP2003098999A (ja) | 表示装置 | |
| JP2003098996A (ja) | 表示装置 | |
| US11107398B2 (en) | Selective pixel driver and display device including the same | |
| US7948458B2 (en) | Amplifier circuit and display device | |
| JP4397576B2 (ja) | 表示装置の駆動方法 | |
| JP2002311903A (ja) | 表示装置 | |
| JP2002099254A (ja) | 平面表示装置の外部駆動回路 | |
| JP2007279198A (ja) | 電気光学装置および電子機器 | |
| JP2003216115A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090611 |