JP5007490B2

JP5007490B2 - 画素回路、及びその駆動方法、発光装置、並びに電子機器

Info

Publication number: JP5007490B2
Application number: JP2005111689A
Authority: JP
Inventors: 俊之野澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-04-08
Filing date: 2005-04-08
Publication date: 2012-08-22
Anticipated expiration: 2025-04-08
Also published as: JP2006292906A

Description

本発明は、有機発光ダイオード素子のような発光素子を備えた画素回路、及びその駆動
方法、発光装置、並びに電子機器に関する。

近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス
素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting
Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ素
子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要
であるために低消費電力化や薄型化に向いているなど、表示パネル応用に優れた特性を有
している。
ここで、ＯＬＥＤ素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、
発光状態が維持できなくなる電流型の被駆動素子である。このため、ＯＬＥＤ素子をアク
ティブ・マトリクス方式で駆動する場合、書込期間（選択期間）において、画素の階調に
応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量などにより
保持し、当該ゲート電圧に応じた電流を駆動トランジスタがＯＬＥＤ素子に流し続ける事
が一般的となっている。

この構成では、駆動トランジスタの閾値電圧特性がばらつくことによって、画素ごとに
、ＯＬＥＤ素子の明るさが相違して表示品位が低下する、という問題が指摘されている。
特許文献１には、閾値電圧のバラツキを改善するため、図１５に示す画素回路が開示され
ている。この画素回路において、駆動トランジスタＴｒ１の閾値電圧の補償は、容量素子
Ｃ１の左のノードをある基準電圧に固定しつつ、駆動トランジスタＴｒ１をダイオード接
続することで行う。より具体的には、図１６に示すようにリセット期間において、トラン
ジスタＴｒ２及びＴｒ３をオン状態として駆動トランジスタＴｒ１のドレインの電圧を充
分低い電圧に引き下げる。次に、補償期間では、トランジスタＴｒ３をオン状態にして駆
動トランジスタＴｒ１のドレインとゲートを接続し、駆動トランジスタＴｒ３のゲート電
圧がＶdd−|Ｖth|になるようにする。ここで、Ｖthは駆動トランジスタＴｒ１の閾値電圧
である。このとき、容量素子Ｃ１の左のノードには基準電圧が入力されている。書込期間
では、トランジスタＴｒ３をオフにすることで駆動トランジスタＴｒ１のダイオード接続
を解除して、データ線にデータ電圧を入れる。これによって、駆動トランジスタＴｒ１の
ゲート電位が、Ｖdd−|Ｖth|からデータ電圧に応じて引き下げられる。より具体的には、
基準電圧とデータ電圧の差分がカップリング容量Ｃ１と保持容量Ｃ２の容量比で分圧され
、駆動トランジスタＴｒ１のゲートに供給される。発光期間には、トランジスタＴｒ２が
オンしてＯＬＥＤ素子への電流経路が形成されＯＬＥＤ素子が発光する。
米国特許第６２２９５０６号公報（ＦＩＧ．２参照）

ところで、閾値電圧の補償動作は、駆動トランジスタＴｒ１の閾値電圧付近で行われる
ため、一般に長い時間を要する。上述した画素回路では、データ線から基準電圧とデータ
電圧の双方を取り込む。このような構成では、１水平走査期間１Ｈを２分割して、２つの
電圧を交互に入れる必要がある。このため、閾値電圧の補償に充分な時間を確保できない
問題があった。

本発明は、上述した事情に鑑みてなされたものであって、閾値電圧の補償に充分な時間
を確保できる画素回路、及びその駆動方法、発光装置、並びに電子機器を提供することを
解決課題とする。

上記課題を解決するために本発明に係る画素回路は、駆動電流に応じて発光する発光素
子と、前記発光素子に流れる前記駆動電流の電流量を制御する駆動トランジスタと、前記
発光素子に前記駆動電流を供給する経路に設けられた第１スイッチング手段と、前記駆動
トランジスタのゲートとドレインとの間に設けられた第２スイッチング手段と、前記駆動
トランジスタのゲートに一端が接続された第１容量素子と、基準電圧が第１期間に、前記
駆動電流に応じたデータ電圧が第２期間に時分割多重されたデータ信号が供給され、当該
データ信号を前記第１期間の一部又は全部でサンプルホールドすると共に前記第２期間の
一部又は全部でサンプルホールドして前記第１容量素子の他端に供給するサンプルホール
ド回路とを備えることを特徴とする。

この発明によれば、画素回路の内部にサンプルホールド回路を備える。このサンプルホ
ールド回路は、データ信号が基準電圧となる第１期間及びデータ信号がデータ電圧となる
第２期間で、データ信号を取り込んでホールドする。従って、基準電圧を取り込む期間が
短くても第１容量素子の他端に基準電圧を長時間供給することができる。駆動トランジス
タの閾値電圧を補償するためには、第２スイッチング手段をオン状態にすると共に第１容
量素子の他端の電圧を固定する必要がある。従来の画素回路においては、サンプルホール
ド回路が設けられていなかったので、長時間に亘って駆動トランジスタの閾値電圧を補償
することができなかった。これに対して本発明は、サンプルホールド回路によって、デー
タ信号の基準電圧をサンプルしてホールドすることができるので、閾値電圧を補償する期
間を長時間取ることができる。この結果、正確に閾値電圧を補償することが可能となる。

また、駆動電流は、駆動トランジスタのゲート・ソース間電圧によって定まるところ、
本発明の構成によれば、サンプルホールド回路においてデータ電圧が保持されるので駆動
トランジスタのゲートに保持容量を設ける必要がない。このため、従来の画素回路のよう
に保持容量とカップリング容量との容量比に応じて駆動トランジスタのゲートに印加され
る電圧が分圧されることがないので、データ電圧の振幅を小さくすることができる。この
結果、画素回路を小さい消費電力で駆動することが可能となる。

ここで、サンプルホールド回路の具体的な態様としては、出力端子が前記第１容量素子
の他端に接続され、入力インピーダンスがハイインピーダンスで出力インピーダンスがロ
ーインピーダンスとなるインピーダンス変換回路と、前記インピーダンス変換回路の入力
端子と固定電位との間に設けられた第２容量素子と、一端に前記データ信号が供給され、
他端が前記インピーダンス変換回路の入力端子と接続され、前記データ信号をサンプルす
るタイミングでオン状態となる第３スイッチング手段とを備えることが好ましい。この場
合、第３スイッチング手段がオン状態になると、データ信号の電圧が第２容量素子に取り
込まれる。インピーダンス変換回路の入力インピーダンスはハイインピーダンスであるの
で、第３スイッチング手段がオフ状態となっても第２容量素子にサンプルした電圧がホー
ルドされる。

また、前記インピーダンス変換回路は、ソースフォロアで構成することが好ましい。ソ
ースフォロアで構成すると、トランジスタの閾値電圧だけ電圧レベルがシフトされて第１
容量素子に供給されることになる。しかしながら、駆動電流は第１容量素子に供給される
基準電圧とデータ電圧の差分に応じて与えられるので、ソースフォロアの閾値電圧はキャ
ンセルされ、駆動電流の大きさに影響を与えない。

また、前記インピーダンス変換回路は、第１電源と一端が接続された第３容量素子と、
前記第３容量素子の他端と第２電源との間に設けられ、ゲートが当該インピーダンス変換
回路の入力端子に接続されるトランジスタと、前記第３容量素子に蓄積された電荷を放電
させるリセット手段とを備えてもよい。この場合には、ソースフォロアのようにＤＣバイ
アス電流が流れないので、消費電力を削減することができる。
ここで、前記リセット手段は、前記第３容量素子の一端と他端との間に設けられたリセ
ット用のトランジスタと、前記サンプルホールド回路のサンプル動作に同期してリセット
信号を生成し前記トランジスタのゲートに供給するリセットパルス生成回路とを備えるこ
とが好ましい。この場合には、サンプル動作に同期して第３容量素子に蓄積された電荷を
放電することができる。

次に、本発明に係る発光装置は、複数の走査線、複数の第１制御線、複数の第２制御線
、複数のデータ線、及び前記走査線と前記データ線の交差に対応して設けられた複数の画
素回路とを備え、複数の水平走査期間から構成される垂直走査期間を、リセット期間、補
償期間、書込期間、及び発光期間に分けて前記複数の画素回路を駆動するものであって、
前記複数の画素回路の各々は、駆動電流に応じて発光する発光素子と、前記発光素子に流
れる前記駆動電流の電流量を制御する駆動トランジスタと、前記発光素子に前記駆動電流
を供給する経路に設けられ、前記第１制御線を介して供給される第１制御信号に基づいて
オン・オフが制御される第１スイッチング手段と、前記駆動トランジスタのゲートとドレ
インとの間に設けられ、前記第２制御線を介して供給される第２制御信号に基づいてオン
・オフが制御される第２スイッチング手段と、前記駆動トランジスタのゲートに一端が接
続された第１容量素子と、前記走査線を介して供給される走査信号に基づいて、当該走査
信号がアクティブとなる期間に前記データ線を介して供給されるデータ信号をサンプルし
て前記第１容量素子の他端に供給するサンプルホールド回路とを備え、前記リセット期間
において前記第１スイッチング手段をオン状態にし、前記補償期間において前記第１スイ
ッチング手段をオフ状態にし、前記書込期間において前記第１スイッチング手段をオフ状
態にし、前記発光期間において前記第１スイッチング手段をオン状態とする前記第１制御
信号を生成して前記第１制御線に供給する第１駆動手段と、前記リセット期間において前
記第２スイッチング手段をオン状態にし、前記補償期間において前記第２スイッチング手
段をオン状態にし、前記書込期間において前記第２スイッチング手段をオフ状態にし、前
記発光期間において前記第２スイッチング手段をオフ状態にする前記第２制御信号を生成
して前記第２制御線に供給する第２駆動手段と、前記補償期間の開始のサンプル期間にお
いて前記データ信号の前記基準電圧をサンプルして前記補償期間が終了するまで前記基準
電圧をホールドすると共に、前記書込期間において前記データ信号の前記データ電圧をサ
ンプルして前記発光期間が終了するまでホールドするように前記サンプルホールド回路を
制御する前記走査信号を生成して前記走査線に供給する第３駆動手段と、を備えることを
特徴とする。
この発明によれば、画素回路の内部にサンプルホールド回路を備えるから、補償期間を
長く取ることができる。この結果、正確に閾値電圧を補償することが可能となり、輝度ム
ラを大幅に改善することができる。

ここで、１水平走査期間は、前記基準電圧が割り当てられる第１期間と、前記データ電
圧が割り当てられる第２期間とを含み、前記書込期間は所定の水平走査期間のうち前記第
２期間の一部又は全部に設定され、前記サンプル期間は前記所定の水平走査期間に先行す
る水平走査期間の前記第１期間の一部又は全部に設定することが好ましい。この場合には
、複数の水平走査期間に跨って補償期間を設定することができるので、駆動トランジスタ
の閾値電圧を正確に補償することができる。

次に、本発明に係る電子機器は、上述した発光装置を備えたことを特徴とする。電子機
器としては、例えば、携帯電話、パーソナルコンピュータ、ディスプレイ、及びプリンタ
等が該当する。

次に、本発明に係る画素回路の駆動方法は、駆動電流に応じて発光する発光素子と、前
記発光素子に流れる前記駆動電流の電流量を制御する駆動トランジスタと、前記発光素子
に前記駆動電流を供給する経路に設けられた第１スイッチング手段と、前記駆動トランジ
スタのゲートとドレインとの間に設けられた第２スイッチング手段と、前記駆動トランジ
スタのゲートに一端が接続された第１容量素子と、前記駆動電流に応じたデータ電圧と基
準電圧とが時分割多重されたデータ信号がデータ線を介して供給されると、当該データ信
号を所定のタイミングでサンプルホールドして前記第１容量素子の他端に供給するサンプ
ルホールド回路とを備えた画素回路を、リセット期間、補償期間、書込期間、及び発光期
間に分けて駆動する画素回路を駆動する方法であって、前記リセット期間において、前記
第１スイッチング手段及び前記第２スイッチング手段をオン状態にし、前記補償期間の開
始のサンプル期間において前記データ信号の前記基準電圧をサンプルして、前記補償期間
が終了するまで前記基準電圧をホールドするように前記サンプルホールド回路を制御し、
前記補償期間において、前記第１スイッチング手段をオフ状態とし、前記第２スイッチン
グ手段をオン状態にし、前記書込期間において、前記データ信号の前記データ電圧をサン
プルしてホールドするように前記サンプルホールド回路を制御すると共に、前記第１スイ
ッチング手段及び第２スイッチング手段をオフ状態にし、前記発光期間において、前記第
１スイッチング手段をオン状態とすると共に前記第２スイッチング手段をオフ状態にする
、ことを特徴とする。

この発明によれば、画素回路の内部にサンプルホールド回路を用いて基準電圧をサンプ
ルホールドするので、補償期間を長く取ることができる。この結果、駆動トランジスタの
閾値電圧を正確に補償することが可能となり、輝度ムラを大幅に改善することができる。
この駆動方法において、１水平走査期間は、前記基準電圧が割り当てられる第１期間と、
前記データ電圧が割り当てられる第２期間とを含み、前記書込期間を、所定の水平走査期
間のうち前記第２期間の一部又は全部に設定し、前記サンプル期間を、前記所定の水平走
査期間に先行する水平走査期間の前記第１期間の一部又は全部に設定することが好ましい
。この場合には、複数の水平走査期間に跨って補償期間を設定することができるので、駆
動トランジスタの閾値電圧を正確に補償することができる。なお、発光素子は駆動電流の
供給を受けて発光する素子であればどのような素子であってもよく、例えば、有機発光ダ
イオード及び無機発光ダイオードが該当する。

＜発光装置の構成＞
図１は、本発明の実施形態に係る発光装置の構成を示すブロック図であり、図２は、画
素回路の回路図である。図１に示されるように発光装置１０は、複数の画素回路２００が
マトリクス状に配列された表示領域Ｚを備える。表示領域Ｚには、複数本の走査線１０２
が横方向（Ｘ方向）に延設される一方、複数本のデータ線１１２が図において縦方向（Ｙ
方向）に延設されている。そして、これらの走査線１０２とデータ線１１２との交差の各
々に対応するように画素回路２００がそれぞれ設けられている。
説明の便宜上、本実施形態では、各表示パネルＺ１〜Ｚ４の走査線１０２の本数（行数
）を「３６０」とし、データ線の本数（列数）を「４８０」として、画素回路２００が、
縦３６０行×横４８０列のマトリクス状に配列する構成を想定する。ただし、本発明をこ
の配列に限定する趣旨ではない。表示領域Ｚには、図示せぬ電源回路から高位側電圧Ｖdd
及び低位側電圧ＧＮＤが供給される。なお、低位側電圧ＧＮＤは本実施形態において、電
圧を表現する場合の基準となる電位である。画素回路２００には、後述するＯＬＥＤ素子
２３０が含まれ、このＯＬＥＤ素子２３０への電流を画素回路２００毎に制御することに
よって、所定の画像が階調表示される。
また、図１においては、Ｘ方向に延設されるのは走査線１０２のみであるが、本実施形
態では、走査線１０２のほかにも、図２に示されるように、制御線１０４及び１０６がそ
れぞれ行ごとにＸ方向に延設されている。このため、走査線１０２、制御線１０４及び１
０６が１組となって、１行分の画素回路２００に兼用されている。

Ｙドライバ１４は、１水平走査期間ごとに１行ずつ走査線１０２を選択するとともに、
この選択に同期した各種制御信号を、制御線１０４及び１０６に、それぞれ供給する。す
なわち、Ｙドライバ１４は、走査線１０２、制御線１０４及び１０６に対し、行ごとに、
走査信号や制御信号をそれぞれ供給する。説明の便宜上、ｉ行目（ｉは、１≦ｉ≦３６０
を満たす整数であり、行を一般化して説明するためのもの）の走査線１０２に供給される
走査信号をＧＳＥＬ−ｉと表記する。同様に、ｉ行目の制御線１０４及び１０６に供給さ
れる制御信号をＧ１−ｉ及びＧ２−ｉと、それぞれ表記する。

一方、Ｘドライバ１６は、Ｙドライバ１４によって選択された走査線１０２に対応する
１行分の画素回路、すなわち、選択された行に位置する１〜４８０列の画素回路２００の
各々に、当該画素回路２００のＯＬＥＤ素子２３０に流すべき電流（すなわち、画素の階
調）に応じた電圧のデータ信号を、１〜４８０列目のデータ線１１２を介して、それぞれ
供給する。ここで、データ信号（データ電圧）は、電圧が低いほど、画素が明るくなるよ
うに指定し、反対に、電圧が高いほど、画素が暗くなるように指定する。説明の便宜上、
ｊ列目（ｊは、１≦ｊ≦４８０を満たす整数であり、列を一般化して説明するためのもの
）のデータ線１１２に供給されるデータ信号をＸ−ｊと表記する。

すべての画素回路２００には、ＯＬＥＤ素子２３０の電源となる高位側電圧Ｖddが給電
線１１４を介してそれぞれ供給される。また、すべての画素回路２００は、低位側電圧Ｇ
ＮＤに接地されている。なお、画素の最低階調である黒色を指定するデータ信号Ｘ−ｊの
電圧はＶddよりも低く、画素の最高階調である白色を指定するデータ信号Ｘ−ｊの電圧は
ＧＮＤよりも高く設定される。換言すれば、データ信号Ｘ−ｊの電圧範囲は、電源電圧の
内に収まるように設定されている。
制御回路１２は、Ｙドライバ１４及びＸドライバ１６に、それぞれクロック信号（図示
省略）などを供給して両ドライバを制御するとともに、Ｘドライバ１６に、階調を画素ご
とに規定する画像データを供給する。

図２に示されるように、画素回路２００は、サンプルホールド回路３００と、ｐチャネ
ル型の駆動トランジスタ２１０と、スイッチング素子として機能するｐチャネル型のトラ
ンジスタ２１１（第１スイッチング手段）及び２１２（第２スイッチング手段）と、カッ
プリング容量として機能する容量素子２２１と、電気光学素子たるＯＬＥＤ素子２３０と
を有する。
このうち、トランジスタ２１１の一端（ソース）は、駆動トランジスタ２１０のドレイ
ン及びトランジスタ２１２の一端（ソース）に接続される一方、トランジスタ２１１の他
端（ドレイン）は、ＯＬＥＤ素子２３０の陽極に接続される。ＯＬＥＤ素子２３０の陰極
は接地されている。ここで、トランジスタ２１１のゲートは、ｉ行目の制御線１０６に接
続されている。このため、トランジスタ２１１は、制御信号Ｇ_２−ｉがＬレベルであれば
オンし、Ｈレベルであればオフする。ＯＬＥＤ素子２３０は、電源の高位側電圧Ｖdd及び
低位側電圧ＧＮＤの間の経路に、駆動トランジスタ２１０及びトランジスタ２１１ととも
に電気的に介挿された構成となっている。

駆動トランジスタ２１０のゲートは、容量素子２２１の一端、及びトランジスタ２１２
のドレインにそれぞれ接続されている。なお、説明の便宜上、容量素子２２１の一端（駆
動トランジスタ２１０のゲート）をノードＡとする。
トランジスタ２１２は、駆動トランジスタ２１０のドレイン及びゲート間に電気的に介
挿されるとともに、トランジスタ２１２のゲートは、ｉ行目の制御線１０４に接続されて
いる。このため、トランジスタ２１２は、制御信号Ｇ_１−ｉがＬレベルとなったときにオ
ンして、駆動トランジスタ２１０をダイオードとして機能させる。

次に、サンプルホールド回路３００は、ｐチャネル型のトランジスタ３０１、保持容量
として機能する容量素子３０２、及びバッファ３０３を備える。なお、バッファ３０３の
入力インピーダンスは高く、その出力インピーダンスは低い。従って、バッファ３０３は
インピーダンスを変換するインピーダンス変換手段として機能する。
図３にバッファ３０３の具体的な構成例を示す。図３（Ａ）〜（Ｃ）に示されるように
バッファ３０３はソースフォロアで構成することが好ましい。図３（Ａ）は、ｎチャネル
型のトランジスタと抵抗を組み合わせたものであり、同図（Ｂ）はｐチャネル型のトラン
ジスタと抵抗を組み合わせたものである。さらに、同図（Ｃ）は２個のｎチャネル型のト
ランジスタを組み合わせたものであり、低電位側のトランジスタは定電流源を構成しアク
ティブ負荷として機能する。ソースフォロアの出力は、入力よりトランジスタの閾値電圧
Ｖth（ソースフォロアの負荷を電流源にした場合は一定電圧）だけ下がる（ｎチャネル型
の場合）。しかし、ＯＬＥＤ素子２３０の発光輝度は後述するように基準電圧Ｖrefとデ
ータ電圧Ｖdataとの差分で決まるから、ソースフォロアの閾値電圧Ｖthの影響はキャンセ
ルされる。なお、本実施形態では、バッファ３０３としてゲイン１のソースフォロアを例
示したが、ゲインが１を超えるアンプであってもよい。要は、入力がハイインピーダンス
で出力がローインピーダンスであれば回路形式はどのようなものであってもよい。

次に、トランジスタ３０１の一端（ソース）は、データ線１１２に接続される一方、そ
の他端（ドレイン）は、バッファ３０３の入力端子及び容量素子３０２の一端にそれぞれ
接続されている。このトランジスタ３０１のゲートは、ｉ行目の走査線１０２に接続され
ている。このため、トランジスタ３０１は、走査信号Ｇ_{ＳＥＬ−ｉ}がＬレベルとなったと
きにオンしてｊ列目のデータ線１１２に供給されるデータ信号Ｘ−ｊ（の電圧）を容量素
子３０２の一端に印加する。容量素子３０２の他端には給電線１１４を介して高電位側電
圧Ｖddが印加される。なお、容量素子３０２の他端は固定電位であればどこに接続しても
よい。このため、低電位側電圧ＧＮＤに接続してもよい。
また、バッファ３０３の出力端子は容量素子２２１の他端に接続されている。このサン
プルホールド回路３００において、トランジスタ３０１はサンプルスイッチとして機能し
、容量素子３０２はホールドコンデンサとして機能する。バッファ３０３の入力インピー
ダンスは極めて高いので、トランジスタ３０１がオフすると容量素子３０２に蓄積された
電荷が保持され、バッファ３０３の出力信号は一定電位となる。説明の便宜上、容量素子
２２１の他端（バッファ３０３の出力端子）をノードＢとする。

なお、マトリクス型に配列する画素回路２００は、ガラス等の透明基板に、走査線１０
２やデータ線１１２とともに形成されている。このため、駆動トランジスタ２１０や、ト
ランジスタ２１１、２１２、及び３０３は、ポリシリコンプロセスによるＴＦＴ（薄膜ト
ランジスタ）によって構成される。また、ＯＬＥＤ素子２３０は、基板上において、ＩＴ
Ｏ（酸化錫インジウム）などの透明電極膜を陽極（個別電極）とし、アルミニウムやリチ
ウムなどの単体金属膜又はこれらの積層膜を陰極（共通電極）として、発光層を挟持した
構成となっている。

＜発光装置の動作＞
図４に、発光装置１０の動作を説明するためのタイミングチャートを示す。まず、Ｙド
ライバ１４は、図４に示されるように、１垂直走査期間（１Ｆ）の開始時から、１行目、
２行目、３行目、…、３６０行目の走査線１０２を選択する。この例では、Ｙドライバ１
４は、各走査線１０２を１垂直走査期間に２回選択する。選択するタイミングは、１行目
、２行目、…、３６０行目に至るまで１水平走査期間の時間だけ各々ずれていく。
ここで、ｉ行目の走査線１０２に供給される走査信号Ｇ_{ＳＥＬ−ｉ}に着目して、その動
作について、図４とともに、図５〜図９を参照して説明する。

図４に示されるように、データ信号Ｘ−ｊは、１水平走査期間１Ｈの前半の期間Ｔ_Ａに
おいて基準電圧Ｖrefとなり、その後半の期間Ｔ_Ｂにデータ電圧Ｖdataとなる。データ電
圧Ｖdataは各画素が表示すべき階調を指示する電圧である。
この例では、画素回路２００をリセット期間Ｔ_ＲＳＥＴ、補償期間Ｔ_ＳＥＴ、書込期間
Ｔ_ＷＲＴ、及び発光期間Ｔ_ＥＬに分けて駆動する。

時刻ｔ０から時刻ｔ１まではリセット期間Ｔ_ＲＳＥＴである。リセット期間Ｔ_ＲＳＥＴ
において、Ｙドライバ１４は、走査信号ＧＳＥＬ−ｉ、制御信号Ｇ１−ｉ及びＧ２−ｉを
Ｌレベルにする。このため、画素回路２００では、図５に示されるように、Ｌレベルの制
御信号Ｇ_１−ｉによりトランジスタ２１２がオンし、Ｌレベルの制御信号Ｇ２−ｉにより
トランジスタ２１１がオンする。これにより、駆動トランジスタ２１０のドレインの電圧
が充分低下する。このとき、ノードＡも駆動トランジスタ２１０のドレインと共にその電
圧Ｖｇが充分低下する。なお、リセット期間Ｔ_ＲＳＥＴでは、トランジスタ２１１がオン
するためＯＬＥＤ素子２３０が発光するが、当該期間は駆動トランジスタ２１０のドレイ
ンの電圧を所定レベルまで低下させればよいので、後述する発光期間Ｔ_ＥＬと比較すると
極めて短い。従って、ＯＬＥＤ素子２３０の輝度に与える影響は殆どない。

時刻ｔ１から時刻ｔ３までは補償期間Ｔ_ＳＥＴである。時刻ｔ１に至ると、Ｙドライバ
１４は制御信号Ｇ２−ｉをＨレベルにする。このため、図６に示すようにトランジスタ２
１１がオフする。従って、補償期間Ｔ_ＳＥＴではＯＬＥＤ素子２３０は発光しない。また
、走査信号Ｇ_ＳＥＬ−ｉは時刻ｔ０から時刻ｔ２までの期間Ｓ１にＬレベルとなる。期間
Ｓ１は１水平走査期間の前半期間Ｔ_Ａの一部又は全部に設定されている。このとき図６に
示すように基準電圧Ｖrefがデータ信号Ｘ−ｊとして容量素子３０２に取り込まれる。容
量素子３０２の容量値はデータ線１１２の容量値に比較して充分小さい。従って、期間Ｓ
１が１水平走査期間１Ｈに満たない時間であっても容量素子３０２に基準電圧Ｖrefを正
確に取り込むことができる。これにより、時刻ｔ２においてノードＢの電圧Ｖｂは基準電
圧Ｖrefとなる。

また、補償期間Ｔ_ＳＥＴでは、Ｙドライバ１４は、制御信号Ｇ１−ｉをＬレベルにする
ので、図６に示されるようにトランジスタ２１２がオンして駆動トランジスタ２１０がダ
イオードとして機能する。このとき、ノードＡの電圧Ｖｇは上昇し、式（１）で与えられ
る電圧に収束する。
Ｖｇ＝Ｖdd−|Ｖth|……（１）
なお、トランジスタの電圧の記述はソース電位を基準とするのが一般的である。駆動ト
ランジスタ２１０はｐチャネル型であるから、閾値電圧Ｖthは負の値となる。式（１）に
おいて絶対値を用いて電圧Ｖｇを表現したのはこのためである。

閾値電圧Ｖthは、駆動トランジスタ２１０のオン状態・オフ状態の境界にあるから、電
圧ＶｇがＶdd−|Ｖth|に漸近すると駆動トランジスタ２１０に流れる電流が零に漸近する
。このため、電圧Ｖｇの波形は、Ｖdd−|Ｖth|に漸近するにつれて緩やかになる。従って
、補償期間Ｔ_ＳＥＴを長くして電圧ＶｇをＶdd−|Ｖth|に充分漸近させる必要がある。こ
の例では、補償期間Ｔ_ＳＥＴに約２Ｈを割り当てたので、正確に閾値電圧補償を行うこと
が可能となる。なお、時刻ｔ３から時刻ｔ４までの期間において、Ｙドライバ１４は、走
査信号ＧＳＥＬ−ｉ、制御信号Ｇ１−ｉ及びＧ２−ｉをＨレベルにする。このため、画素
回路２００では、図７に示されるように、トランジスタ２１１、２１２、及び３０１、並
びに駆動トランジスタ２１０が全てオフとなり、ノードＢの電圧が基準電圧Ｖrefに維持
される一方、ノードＡの電圧ＶｇがＶdd−|Ｖth|に維持される。

時刻ｔ４から時刻ｔ５までは書込期間Ｔ_ＷＲＴである。書込期間Ｔ_ＷＲＴにおいて、Ｙ
ドライバ１４は、走査信号ＧＳＥＬ−ｉをＬレベルにすると共に制御信号Ｇ１−ｉ及びＧ
２−ｉをＨレベルにする。このため、画素回路２００では図８に示されるように、トラン
ジスタ３０１がオンする一方、トランジスタ２１１及び２１２がオフする。書込期間Ｔ_Ｗ
_ＲＴは１水平走査期間１Ｈの後半期間Ｔ_Ｂの一部又は全部となるように設定されている。
書込期間Ｔ_ＷＲＴにおいて、Ｘドライバ１６は、ｉ行ｊ列の画素の階調に応じたデータ電
圧Ｖdataをデータ信号Ｘ−ｊとしてｊ列目のデータ線１１２に供給する。これにより、容
量素子３０２にデータ電圧Ｖdataが取り込まれる。このとき、ノードＢの電圧Ｖｂは基準
電圧Ｖrefからデータ電圧Ｖdataに変化する。ノードＡに着目するとトランジスタ２１２
はオフしており、また、駆動トランジスタ２１０のゲートの入力インピーダンスは極めて
高い。このため、ノードＢの電圧ＶｂがΔＶだけ変化すると、ノードＡの電圧Ｖｇはノー
ドＢにおける電圧変化分ΔＶを容量素子２２１とその他の寄生容量との容量比で配分した
分だけ変化する。寄生容量は、駆動トランジスタ２１０のゲート入力容量等によって構成
される。詳細には、容量素子２２１の容量値をＣｃとし、寄生容量の容量値をＣｘとした
ときに、ノードＡは、電圧Ｖdd−|Ｖth|から、｛ΔＶ・Ｃｃ／（Ｃｃ＋Ｃｘ）｝だけ変化
するので、結果的に、ノードＡの電圧Ｖｇは、式（２）のように表すことができる。
Ｖｇ＝Ｖdd−|Ｖth|−ｋ（Ｖref−Ｖdata）……（２）
但し、ｋは定数であり、ｋ＝Ｃｃ／（Ｃｃ＋Ｃｘ）

時刻ｔ６以降が発光期間Ｔ_ＥＬである。発光期間Ｔ_ＥＬにおいて、Ｙドライバ１４は、
走査信号ＧＳＥＬ−ｉ及び制御信号Ｇ１−ｉをＨレベルにすると共に制御信号Ｇ２−ｉを
Ｌレベルにする。画素回路２００では、図９に示されるように、トランジスタ３０１及び
２１２がオフするので、容量素子２２１における電圧保持状態は変化しない。このため、
ノードＡの電圧Ｖｇは式（２）で与えられる値に維持される。そして、ＯＬＥＤ素子２３
０には、駆動トランジスタ２１０のゲート・ソース間の電圧に応じた電流Ｉ_ＥＬが、給電
線１１４→駆動トランジスタ２１０→トランジスタ２１１→ＯＬＥＤ素子２３０→グラン
ドＧＮＤといった経路にて流れる。これにより、ＯＬＥＤ素子２３０は、当該電流Ｉ_ＥＬ
に応じた明るさで発光し続ける。

発光期間Ｔ_ＥＬにおいて、ＯＬＥＤ素子２３０に流れる電流Ｉ_ＥＬは、駆動トランジス
タ２１０のゲート・ソース間の電圧Ｖgsによって定まり、次の式（３）で与えられる。
Ｉ_ＥＬ＝（β／２）（Ｖgs−Ｖth）^２
＝（β／２）（Ｖｇ−Ｖdd−Ｖth）^２
＝（β／２）[{Ｖdd＋Ｖth−ｋ(Ｖref−Ｖdata)}−Ｖdd−Ｖth]^２
＝（β／２）[ｋ(Ｖref−Ｖdata)]^２……（３）
ここで、式（１）及び式（２）では、|Ｖth|と表記したが、式（３）では絶対値をはずし
て「＋Ｖth」を用いて駆動電流Ｉ_ＥＬを記述した。トランジスタの電圧の記述では、ソー
ス電位を基準とするのが一般的である。この例では駆動トランジスタ２１０とｐチャネル
型のものを用いるので、その閾値電圧Ｖthは負の値となる。式（３）において「Ｖdd＋Ｖ
th」としたのは「＋Ｖth」が負の値となるからである。式（３）に示されるように、ＯＬ
ＥＤ素子２３０に流れる電流Ｉ_ＥＬは、駆動トランジスタ２１０の閾値電圧Ｖthに依存す
ることなく、データ電圧Ｖdataと基準電圧Ｖrefとの差分のみによって定まる。これによ
り、閾値電圧Ｖthのバラツキに起因する輝度ムラを改善することができる。

以上説明したように画素回路２００の入力側にサンプルホールド回路３００を設けたの
で、データ線１１２から取り込んだ電圧を保持することができる。このため、データ線１
１２に基準電圧Ｖrefとデータ電圧Ｖdataとを１水平走査期間１Ｈで多重したデータ信号
Ｘ−ｊを生成し、これをデータ線１１２に供給した場合でも、補償期間Ｔ_ＳＥＴを任意の
長さに設定することが可能となる。

さらに、書込期間Ｔ_ＷＲＴにおいてノードＡの電圧ＶｇはノードＢにおける電圧変化分
ΔＶを容量素子２２１とその他の寄生容量との容量比で配分した分だけ変化する。その分
配比ｋは「Ｃｃ／（Ｃｃ＋Ｃｘ）」であった。これに対して従来の画素回路では、駆動ト
ランジスタのゲートに保持容量を接続して、この保持容量に差分電圧を保持していた。こ
の場合にも容量比に応じて電圧が分配されるが、保持容量の容量値をＣａとすれば、分配
比ｋは「Ｃｃ／（Ｃａ＋Ｃｃ＋Ｃｘ）」となる。従って、電圧変化分ΔＶを大きくする必
要があった。これに対して、本実施形態では駆動トランジスタ２１０のゲートに保持容量
を接続する必要がないので、分配比ｋを大きくすることができる。この結果、Ｘドライバ
１４の消費電力を削減することができ、且つ、ダイナミックレンジを狭くすることが可能
となる。さらに、本実施形態の容量素子２２１は電圧を保持する機能があるが、その容量
値Ｃｃは従来の画素回路における保持容量の容量値Ｃａと同程度であれば足りる。
なお、以上で説明したように、本発明の画素回路は、基準電圧Ｖrefとデータデータ電
圧Ｖdataとの差によって発光輝度が決まる。従って、基準電圧Ｖrefとデータデータ電圧
Ｖdataの入力順は、上記の説明の逆でも構わない。

＜変形例＞
本発明は上述した実施形態に限定されるものではなく、各種の変形が可能である。以下
、それらの一例を説明する。
（１）上述した実施形態においてはバッファ３０３の一例としてソースフォロアを例示し
たが、図１０に示す回路構成であってもよい。このバッファ３０３に走査信号Ｇ_ＳＥＬ−
_ｉが供給されると、コンデンサ３１４と抵抗３１５で構成されるハイパスフィルタによっ
て走査信号Ｇ_{ＳＥＬ−ｉ}の波形が微分される。そして、負のピークを有するパルスＰによ
ってトランジスタ３１２が瞬間的にオンとなり、容量素子３１２に蓄積された電荷が放電
される。これによって、トランジスタ３１１のソース電位が接地される。この後、トラン
ジスタ３１１のソース電位が上昇し、データ線１１２を介して取り込まれた基準電圧Ｖre
f又はデータ電圧Ｖdataから、トランジスタ３１１の閾値電圧を引いた電圧が出力される
。このような構成において、トランジスタ３１２は容量素子３１２に蓄積された電荷を放
電させる手段として機能し、コンデンサ３１４と抵抗３１５は、サンプルホールド回路３
００のサンプル動作に同期してリセット信号を生成しトランジスタ３１２のゲートに供給
する手段として機能する。上述したソースフォロアではＤＣバイアス電流を流す必要があ
ったが、この回路構成では不要である。従って、消費電力を削減することができる。

（２）上述した実施形態ではトランジスタ２１１、２１２、及び３０１、並びに駆動トラ
ンジスタ２１０はｐチャネル型で構成したが、これらをｎチャネル型で構成してもよい。
図１１に、変形例に係る画素回路２００の構成を示す。この構成例においてトランジスタ
２１１ｎ、２１２ｎ、及び３０１ｎ、並びに駆動トランジスタ２１０ｎは、トランジスタ
２１１、２１２、及び３０１、並びに駆動トランジスタ２１０に各々対応している。なお
、Ｙドライバ１４は、Ｈレベルでアクティブとなる走査信号Ｇ_{ＳＥＬ−１}〜Ｇ_{ＳＥＬ−３}
_６０、制御信号Ｇ_１−１〜Ｇ_{１−３６０}、及び制御信号Ｇ_２−１〜Ｇ_{２−３６０}を生成し
て各画素回路２００に供給する。

＜電子機器＞
次に、上述した実施形態に係る発光装置１０を適用した電子機器について説明する。図
１２に、発光装置１０を適用したモバイル型のパーソナルコンピュータの構成を示す。パ
ーソナルコンピュータ２０００は、表示ユニットとしての発光装置１０と本体部２０１０
を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けら
れている。この発光装置１０はＯＬＥＤ素子２３０を用いるので、視野角が広く見易い画
面を表示できる。
図１３に、発光装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００、複
数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての発
光装置１０を備える。スクロールボタン３００２を操作することによって、発光装置１０
に表示される画面がスクロールされる。
図１４に、発光装置１０を適用した情報携帯端末（ＰＤＡ：Personal Digital Assista
nts）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイ
ッチ４００２、並びに表示ユニットとしての発光装置１０を備える。電源スイッチ４００
２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１０に表示され
る。
なお、発光装置１０が適用される電子機器としては、図１１〜図１４に示すものの他、
デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープ
レコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げら
れる。そして、これらの各種電子機器の表示部として、前述した発光装置１０が適用可能
である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に
光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器
の光ラインヘッドに適用してもよい。更に、バルクシリコン上に形成されたマイクロディ
スプレイであってもよい。この場合には、高精細な画素回路２００をバルクシリコン上に
形成できるので、光学系と組み合わせてビューファインダ等に適用することが可能となる
。

本発明の実施形態に係る発光装置の構成を示すブロック図である。同発光装置の画素回路の構成を示す回路図である。同発光装置のバッファの構成を示す回路図である。同発光装置の動作を示すタイミングチャートである。同画素回路の動作説明図である。同画素回路の動作説明図である。同画素回路の動作説明図である。同画素回路の動作説明図である。同画素回路の動作説明図である。変形例に係るバッファの構成例を示す回路図である。変形例に係る画素回路の構成を示す回路図である。同発光装置を用いたパーソナルコンピュータを示す図である。同発光装置を用いた携帯電話を示す図である。同発光装置を用いた携帯情報端末を示す図である。従来の画素回路の構成を示す回路図である。従来の画素回路の動作を示すタイミングチャートである。

符号の説明

１０…発光装置、１２…制御回路、１４…Ｙドライバ、１６…Ｘドライバ、１０２…走
査線、１０４、１０６…制御線、１１２…データ線、１１４…給電線、２００…画素回路
、２１０…駆動トランジスタ、２１１、２１２、３０１…トランジスタ、２２１、３０２
…容量素子、２３０…ＯＬＥＤ素子、３００…サンプルホールド回路、３０３…バッファ
。

Claims

駆動電流に応じて発光する発光素子と、
前記発光素子に流れる前記駆動電流の電流量を制御する駆動トランジスタと、
前記発光素子に前記駆動電流を供給する経路に設けられた第１スイッチング手段と、
前記駆動トランジスタのゲートとドレインとの間に設けられた第２スイッチング手段と
、
前記駆動トランジスタのゲートに一端が接続された第１容量素子と、
基準電圧が第１期間に、前記駆動電流に応じたデータ電圧が第２期間に時分割多重され
たデータ信号が供給され、当該データ信号を前記第１期間の一部又は全部でサンプルホー
ルドすると共に前記第２期間の一部又は全部でサンプルホールドして前記第１容量素子の
他端に供給するサンプルホールド回路と、
を備えた画素回路。
前記サンプルホールド回路は、
出力端子が前記第１容量素子の他端に接続され、入力インピーダンスがハイインピーダ
ンスで出力インピーダンスがローインピーダンスとなるインピーダンス変換回路と、
前記インピーダンス変換回路の入力端子と固定電位との間に設けられた第２容量素子と
、
一端に前記データ信号が供給され、他端が前記インピーダンス変換回路の入力端子と接
続され、前記データ信号をサンプルするタイミングでオン状態となる第３スイッチング手
段と、
を備えていることを特徴とする請求項１に記載の画素回路。
前記インピーダンス変換回路は、ソースフォロアで構成されることを特徴とする請求項
２に記載の画素回路。
前記インピーダンス変換回路は、
第１電源と一端が接続された第３容量素子と、
前記第３容量素子の他端と第２電源との間に設けられ、ゲートが当該インピーダンス変
換回路の入力端子に接続されるトランジスタと、
前記第３容量素子に蓄積された電荷を放電させるリセット手段と、
を備えたことを特徴とする請求項２に記載の画素回路。
前記リセット手段は、
前記第３容量素子の一端と他端との間に設けられたリセット用のトランジスタと、
前記サンプルホールド回路のサンプル動作に同期してリセット信号を生成し前記トラン
ジスタのゲートに供給するリセットパルス生成回路と、
を備えることを特徴とする請求項４に記載の画素回路。
複数の走査線、複数の第１制御線、複数の第２制御線、複数のデータ線、及び前記走査
線と前記データ線の交差に対応して設けられた複数の画素回路とを備え、複数の水平走査
期間から構成される垂直走査期間を、リセット期間、補償期間、書込期間、及び発光期間
に分けて前記複数の画素回路を駆動する発光装置であって、
前記複数の画素回路の各々は、
駆動電流に応じて発光する発光素子と、
前記発光素子に流れる前記駆動電流の電流量を制御する駆動トランジスタと、
前記発光素子に前記駆動電流を供給する経路に設けられ、前記第１制御線を介して供給
される第１制御信号に基づいてオン・オフが制御される第１スイッチング手段と、
前記駆動トランジスタのゲートとドレインとの間に設けられ、前記第２制御線を介して
供給される第２制御信号に基づいてオン・オフが制御される第２スイッチング手段と、
前記駆動トランジスタのゲートに一端が接続された第１容量素子と、
前記走査線を介して供給される走査信号に基づいて、当該走査信号がアクティブとなる
期間に前記データ線を介して供給されるデータ信号をサンプルして前記第１容量素子の他
端に供給するサンプルホールド回路とを備え、
前記リセット期間において前記第１スイッチング手段をオン状態にし、前記補償期間に
おいて前記第１スイッチング手段をオフ状態にし、前記書込期間において前記第１スイッ
チング手段をオフ状態にし、前記発光期間において前記第１スイッチング手段をオン状態
とする前記第１制御信号を生成して前記第１制御線に供給する第１駆動手段と、
前記リセット期間において前記第２スイッチング手段をオン状態にし、前記補償期間に
おいて前記第２スイッチング手段をオン状態にし、前記書込期間において前記第２スイッ
チング手段をオフ状態にし、前記発光期間において前記第２スイッチング手段をオフ状態
にする前記第２制御信号を生成して前記第２制御線に供給する第２駆動手段と、
前記補償期間の開始のサンプル期間において前記データ信号を構成する基準電圧をサンプルして前記補償期間が終了するまで前記基準電圧をホールドすると共に、前記書込期間において前記データ信号を構成するデータ電圧をサンプルして前記発光期間が終了するまでホールドするように前記サンプルホールド回路を制御する前記走査信号を生成して前記走査線に供給する第３駆動手段と、
を備え、
前記データ信号は、前記基準電圧と前記データ電圧とが時分割で供給されることによって構成された信号であることを特徴とする発光装置。
１水平走査期間は、前記基準電圧が割り当てられる第１期間と、前記データ電圧が割り
当てられる第２期間とを含み、前記書込期間は所定の水平走査期間のうち前記第２期間の
一部又は全部に設定され、前記サンプル期間は前記所定の水平走査期間に先行する水平走
査期間の前記第１期間の一部又は全部に設定されることを特徴とする請求項６に記載の発
光装置。
請求項６又は７に記載した発光装置を備えたことを特徴とする電子機器。
駆動電流に応じて発光する発光素子と、前記発光素子に流れる前記駆動電流の電流量を
制御する駆動トランジスタと、前記発光素子に前記駆動電流を供給する経路に設けられた
第１スイッチング手段と、前記駆動トランジスタのゲートとドレインとの間に設けられた
第２スイッチング手段と、前記駆動トランジスタのゲートに一端が接続された第１容量素
子と、前記駆動電流に応じたデータ電圧と基準電圧とが時分割多重されたデータ信号がデ
ータ線を介して供給されると、当該データ信号を所定のタイミングでサンプルホールドし
て前記第１容量素子の他端に供給するサンプルホールド回路とを備えた画素回路を、リセ
ット期間、補償期間、書込期間、及び発光期間に分けて駆動する画素回路の駆動方法であ
って、
前記リセット期間において、前記第１スイッチング手段及び前記第２スイッチング手段
をオン状態にし、
前記補償期間の開始のサンプル期間において前記データ信号の前記基準電圧をサンプル
して、前記補償期間が終了するまで前記基準電圧をホールドするように前記サンプルホー
ルド回路を制御し、
前記補償期間において、前記第１スイッチング手段をオフ状態とし、前記第２スイッチ
ング手段をオン状態にし、
前記書込期間において、前記データ信号の前記データ電圧をサンプルしてホールドする
ように前記サンプルホールド回路を制御すると共に、前記第１スイッチング手段及び第２
スイッチング手段をオフ状態にし、
前記発光期間において、前記第１スイッチング手段をオン状態とすると共に前記第２ス
イッチング手段をオフ状態にする、
ことを特徴とする画素回路の駆動方法。
１水平走査期間は、前記基準電圧が割り当てられる第１期間と、前記データ電圧が割り
当てられる第２期間とを含み、
前記書込期間を、所定の水平走査期間のうち前記第２期間の一部又は全部に設定し、
前記サンプル期間を、前記所定の水平走査期間に先行する水平走査期間の前記第１期間
の一部又は全部に設定する、
ことを特徴とする請求項９に記載の画素回路の駆動方法。