KR20180108497A - 감시 회로 - Google Patents

감시 회로 Download PDF

Info

Publication number
KR20180108497A
KR20180108497A KR1020180033328A KR20180033328A KR20180108497A KR 20180108497 A KR20180108497 A KR 20180108497A KR 1020180033328 A KR1020180033328 A KR 1020180033328A KR 20180033328 A KR20180033328 A KR 20180033328A KR 20180108497 A KR20180108497 A KR 20180108497A
Authority
KR
South Korea
Prior art keywords
circuit
abnormality detection
output
detection signal
abnormality
Prior art date
Application number
KR1020180033328A
Other languages
English (en)
Inventor
가오루 사카구치
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180108497A publication Critical patent/KR20180108497A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Detection And Correction Of Errors (AREA)
  • Microcomputers (AREA)

Abstract

감시 대상의 반도체 장치의 제1의 이상 상태를 검출하는 제1의 이상 검출 회로와, 감시 대상의 반도체 장치의 제2의 이상 상태를 검출하는 제2의 이상 검출 회로와, 제1의 이상 검출 회로가 출력하는 제1의 이상 검출 신호와 제2의 이상 검출 회로가 출력하는 제2의 이상 검출 신호의 논리합에 의거하는 리셋 신호를 제1의 출력 단자에 출력하는 리셋 회로와, 상기 제1의 이상 검출 신호와 상기 제2의 이상 검출 신호 중 어느 쪽이 출력되었는지를 기억하고 그에 따른 이상 판별 신호를 제2의 출력 단자에 출력하는 출력 유지 회로를 구비한 것을 특징으로 하는 감시 회로를 제공한다.

Description

감시 회로{MONITORING CIRCUIT}
본 발명은, 마이크로프로세서 등의 동작을 감시하는 감시 회로에 관한 것이다.
마이크로프로세서는, 산업용 컴퓨터나 개인용 컴퓨터에 있어서의 연산 처리를 위해서뿐만 아니라, 전자화가 진행되는 가정용 전기 기기나 차량의 ECU 등, 다양한 기기에 탑재되어 있다.
마이크로프로세서의 폭주에 의한 기기의 오동작을 방지하기 위해, 마이크로프로세서의 동작 상황을 감시하는 감시 회로가 이용된다. 감시 회로는, 마이크로프로세서의 폭주의 가능성을 검출하면, 마이크로프로세서를 리셋함으로써 기기의 오동작을 방지한다. 마이크로프로세서와 감시 회로가 동시에 고장나는 것을 피하기 위해, 감시 회로는 마이크로프로세서의 외부에 설치되는 것이 일반적이다.
도 5는, 종래의 감시 회로를 나타내는 블럭도이다.
종래의 감시 회로(30)는, 워치도그 타이머 회로(31)와, 전원 전압 감시 회로(32)와, 리셋 출력 회로(33)를 구비하고 있다.
워치도그 타이머 회로(31)는, 마이크로프로세서(40)가 출력하는 감시 펄스의 시간 간격을 감시하고, 감시 펄스의 시간 간격이 설정 시간 이상이면, 마이크로프로세서(40)가 폭주한 가능성이 있다고 판단하고, 리셋 출력 회로(33)에 타임 아웃 신호를 출력한다. 또, 전원 전압 감시 회로(32)는, 마이크로프로세서(40)를 포함하는 주변 회로의 전원 전압을 감시하고, 전원 전압이 저하하여 설정 전압 이하가 되면, 마이크로프로세서(40)가 폭주한 가능성이 있다고 판단하고, 리셋 출력 회로(33)에 전압 저하 신호를 출력한다.
리셋 출력 회로(33)는, 워치도그 타이머 회로(31)가 출력하는 타임 아웃 신호와 전원 전압 감시 회로(32)가 출력하는 전압 저하 신호의 논리합을 가지고 마이크로프로세서(40)에 리셋 신호를 출력하고, 마이크로프로세서(40)는 리셋된다.
이와 같이, 마이크로프로세서(40)가 폭주한 가능성이 있는 경우, 감시 회로(30)는 마이크로프로세서(40)를 리셋함으로써, 마이크로프로세서를 포함하는 시스템의 동작 이상을 방지할 수 있다(예를 들면, 특허 문헌 1 참조).
일본국 특허공개 평7-234806호 공보
그러나, 종래의 감시 회로에서는, 감시 회로로부터 출력되는 신호는 리셋 신호뿐이며, 마이크로프로세서는 리셋 원인을 구별하는 것이 곤란했다.
본 발명은, 마이크로프로세서 등의 감시 대상의 반도체 장치가 스스로 리셋 원인을 식별하는 것이 가능한 감시 회로를 제공한다.
종래의 과제를 해결하기 위해, 본 발명의 한 실시 형태에 따른 감시 회로는, 감시 대상의 반도체 장치의 제1의 이상 상태를 검출하는 제1의 이상 검출 회로와, 감시 대상의 반도체 장치의 제2의 이상 상태를 검출하는 제2의 이상 검출 회로와, 제1의 이상 검출 회로가 출력하는 제1의 이상 검출 신호와 제2의 이상 검출 회로가 출력하는 제2의 이상 검출 신호의 논리합에 의거하는 리셋 신호를 제1의 출력 단자에 출력하는 리셋 회로와, 상기 제1의 이상 검출 신호와 상기 제2의 이상 검출 신호 중 어느 쪽이 출력되었는지를 기억하고 그에 따른 이상 판별 신호를 제2의 출력 단자에 출력하는 출력 유지 회로를 구비한 것을 특징으로 한다.
본 발명의 감시 회로에 의하면, 마이크로프로세서 등의 감시 대상의 반도체 장치의 리셋 원인을 제2의 출력 단자로부터 출력하므로, 감시 대상의 반도체 장치가 스스로 리셋 원인을 식별하는 것이 가능해진다.
도 1은, 본 실시 형태의 감시 회로를 나타내는 블럭도이다.
도 2는, 본 실시 형태의 감시 회로의 리셋 출력 회로와 출력 유지 회로의 일례를 나타내는 블럭도이다.
도 3은, 본 실시 형태의 감시 회로의 다른 예를 나타내는 블럭도이다.
도 4는, 본 실시 형태의 감시 회로의 다른 예를 나타내는 블럭도이다.
도 5는, 종래의 감시 회로를 나타내는 블럭도이다.
이하, 실시 형태에 있어서는 감시 회로가 이상을 검출하는 감시 대상의 반도체 장치로서 마이크로프로세서를 예로 설명한다.
도 1은, 본 발명의 제1의 실시 형태에 따른 감시 회로를 나타내는 블럭도이다.
본 실시 형태의 감시 회로(100)는, 제1의 이상 검출 회로(110)와, 제2의 이상 검출 회로(111)와, 리셋 출력 회로(112)와, 출력 유지 회로(113)와, 제1의 출력 단자(210)와, 제2의 출력 단자(211)를 구비하고 있다.
제1의 이상 검출 회로(110)의 출력 단자는, 제1의 이상 검출 신호선(DT1)을 통해 리셋 출력 회로(112)와 출력 유지 회로(113)에 각각 접속된다. 제2의 이상 검출 회로(111)의 출력 단자는, 제2의 이상 검출 신호선(DT2)을 통해 리셋 출력 회로(112)와 출력 유지 회로(113)에 각각 접속된다. 리셋 출력 회로(112)의 출력 단자는, 제1의 출력 단자(210)에 접속된다. 출력 유지 회로(113)의 출력 단자는, 제2의 출력 단자(211)에 접속된다.
제1의 이상 검출 회로(110)와 제2의 이상 검출 회로(111)는, 각각 다른 수단으로 마이크로프로세서(101)의 폭주의 가능성을 검출하는 것으로 한다. 예를 들면, 제1의 이상 검출 회로(110)는 워치 도크 타이머이며, 제2의 이상 검출 회로(111)는 전원 전압 검출 회로이다.
제1의 이상 검출 회로(110)는, 마이크로프로세서(101)의 폭주의 가능성을 검출하면, 제1의 이상 검출 신호선(DT1)에 제1의 이상 검출 신호를 출력한다. 제2의 이상 검출 회로(111)는, 마이크로프로세서(101)의 폭주의 가능성을 검출하면, 제2의 이상 검출 신호선(DT2)에 제2의 이상 검출 신호를 출력한다. 여기서, 제1의 이상 검출 회로(110)는 비검출이 되면, 소정의 제1의 지연 시간 후에 제1의 이상 검출 신호의 출력을 정지한다. 제2의 이상 검출 회로(111)는 비검출이 되면, 소정의 제2의 지연 시간 후에 제2의 이상 검출 신호의 출력을 정지한다.
리셋 출력 회로(112)는, 제1의 이상 검출 신호와 제2의 이상 검출 신호의 논리합에 의거하여, 제1의 출력 단자(210)에 리셋 신호를 출력한다. 따라서, 감시 회로(100)는, 제1의 출력 단자(210)에, 제1의 지연 시간, 또는, 제2의 지연 시간 동안, 마이크로프로세서(101)에 대한 리셋 신호를 계속 출력하기 때문에, 마이크로프로세서(101)의 리셋을 확실히 행할 수 있다.
출력 유지 회로(113)는, 제1의 이상 검출 신호선(DT1)으로부터 제1의 이상 검출 신호가 입력되면, 제2의 출력 단자(211)에 제1의 레벨의 이상 판별 신호를 출력하고, 그것을 유지한다. 또, 출력 유지 회로(113)는, 제2의 이상 검출 신호선(DT2)으로부터 제2의 이상 검출 신호가 입력된 경우는, 제2의 레벨의 이상 판별 신호를 출력하고, 그것을 유지한다. 마이크로프로세서(101)는, 리셋 해제 후에 감시 회로(100)의 제2의 출력 단자(211)의 이상 판별 신호를 확인함으로써, 제1의 이상 검출 회로(110)나 제2의 이상 검출 회로(111) 중 어느 쪽이 동작한 것에 의한 것인지 판별할 수 있다.
이상 설명한 바와 같이, 본 실시 형태의 감시 회로(100)를 이용하면, 마이크로프로세서(101)는, 확실히 리셋됨과 더불어, 리셋 해제 후에 제2의 출력 단자(211)의 이상 판별 신호의 레벨을 판독함으로써 리셋 원인을 특정하는 것이 가능해지고, 리셋 원인별로 초기 설정하는 등의 대처를 할 수 있다.
도 2는, 본 발명의 제1의 실시 형태에 따른 감시 회로의 리셋 출력 회로와 출력 유지 회로의 일례를 나타내는 블럭도이다.
리셋 출력 회로(112)는, NOR 회로(120)를 구비하고 있다. 출력 유지 회로(113)는, 플립플롭 회로(121)를 구비하고 있다.
NOR 회로(120)는, 제1의 입력 단자가 제1의 이상 검출 신호선(DT1)에, 제2의 입력 단자가 제2의 이상 검출 신호선(DT2)에, 출력 단자가 제1의 출력 단자(210)에 접속된다. 플립플롭 회로(121)는, 세트 단자(S)가 제1의 이상 검출 신호선(DT1)에, 리셋 입력 단자(R)가 제2의 이상 검출 신호선(DT2)에, 출력 단자(Q)가 제2의 출력 단자(211)에 접속된다.
NOR 회로(120)는, 제1의 이상 검출 신호와 제2의 이상 검출 신호의 논리합의 반전 신호를 제1의 출력 단자(210)에 출력한다. 플립플롭 회로(121)는, 제1의 이상 검출 신호선(DT1)으로부터 제1의 이상 검출 신호가 입력되면 세트되고, 제2의 출력 단자(211)에 제1의 레벨(H레벨)의 이상 판별 신호를 출력한다. 제2의 이상 검출 신호선(DT2)으로부터 제2의 이상 검출 신호가 입력되면 리셋되고, 제2의 출력 단자(211)에 제2의 레벨(L레벨)의 이상 판별 신호를 출력한다.
이와 같이, 리셋 출력 회로(112)를 NOR 회로로 구성함으로써, 간단한 회로에 의해, 제1의 이상 검출 신호와 제2의 이상 검출 신호의 논리합에 의거하는 리셋 신호를 제1의 출력 단자(210)에 출력할 수 있다. 또, 출력 유지 회로(113)를 리셋 단자와 세트 단자를 구비한 플립플롭 회로로 구성함으로써, 간단한 회로에 의해 이상 판별 신호를 제2의 출력 단자(211)에 출력할 수 있다.
도 3은, 본 발명의 제2의 실시 형태에 따른 감시 회로의 예를 나타내는 블럭도이다.
도 3에 있어서, 도 2와 같은 개소는, 같은 부호를 교부하고 설명을 생략한다.
본 실시 형태의 감시 회로(102)는, 입력 검출 회로(114)와, 세트 단자를 두 개 갖는 플립플롭 회로(122)를 구비한 출력 유지 회로(123)를 더 구비하고 있다.
입력 검출 회로(114)는, 제1의 입력 단자가 제1의 입력 단자(212)를 개재하여 마이크로프로세서(101)에 접속되고, 제2의 입력 단자가 제2의 이상 검출 신호선(DT2)에 접속되고, 출력 단자는 입력 검출 신호선(DT3)을 개재하여 플립플롭 회로(122)의 제2의 세트 단자(S2)에 접속된다. 플립플롭 회로(122)는, 제1의 세트 단자(S1)가 제1의 이상 검출 신호선(DT1)에 접속되고, 출력 단자(Q)가 제2의 출력 단자(211)에 접속된다.
제2의 이상 검출 신호선(DT2)에 제2의 이상 검출 신호가 출력되어 있지 않은 경우, 마이크로프로세서로부터 제1의 입력 단자(212)에 입력 신호가 들어가면, 입력 검출 회로(114)는 입력 검출 신호선(DT3)에 입력 검출 신호를 출력한다. 플립플롭 회로(122)는, 입력 검출 신호가 제2의 세트 단자에 입력되면, 플립플롭 회로(122)는 세트되고, 제2의 출력 단자(211)에 제1의 레벨의 이상 판별 신호를 출력한다. 또, 제2의 이상 검출 신호선(DT2)에 제2의 이상 검출 신호가 출력되어 있는 경우, 마이크로프로세서로부터 제1의 입력 단자(212)에 입력 신호가 들어가도, 입력 검출 회로(114)는 입력 검출 신호선(DT3)에 입력 검출 신호를 출력하지 않는다.
도 3의 감시 회로(102)의 응용예에 대해 설명한다.
제2의 이상 검출 회로(111)가 마이크로프로세서(101)의 폭주의 가능성을 검출하면 제2의 이상 검출 신호를 출력하고, 제1의 출력 단자(210)에 리셋 신호가 출력되고, 제2의 출력 단자(211)에 제2의 레벨의 이상 판별 신호가 출력된다. 마이크로프로세서(101)는, 리셋 해제 후에 이상 판별 신호로부터 제2의 이상 검출 회로에 의해 리셋된 것을 검출하면, 폭주의 가능성에 대응하는 소정의 처리를 실행한다. 마이크로프로세서(101)는, 소정의 처리를 완료하면, 감시 회로(102)의 제1의 입력 단자(212)에 이상 확인 신호를 출력한다. 입력 검출 회로(114)는, 제1의 입력 단자에 이상 확인 신호가 입력되면, 입력 검출 신호선(DT3)에 입력 검출 신호를 출력한다. 따라서, 제2의 출력 단자(211)는 제1의 레벨의 이상 판별 신호를 출력하므로, 마이크로프로세서(101)는 이상 판별 신호로부터 소정의 동작이 완료한 것을 검출할 수 있다.
또, 입력 검출 회로(114)는, 제2의 입력 단자에 제2의 이상 검출 신호가 입력되고 있는 동안은, 제1의 입력 단자에 이상 확인 신호가 입력되어도, 입력 검출 신호선(DT3)에는 입력 검출 신호가 출력되지 않는다. 따라서, 제2의 출력 단자(211)에는 제2의 레벨이 유지되기 때문에, 리셋 중에 잘못하여 이상 판별 신호가 변화하는 일이 없다.
이상 설명한 바와 같이, 본 실시 형태의 감시 회로(102)를 이용하면, 리셋 해제 후의 마이크로프로세서(101)의 동작이 리셋 원인별로 적절히 설정된 것도 감시할 수 있다.
도 4는, 본 발명의 제3의 실시 형태의 감시 회로의 예를 나타내는 블럭도이다.
도 4에 있어서, 도 3과 같은 개소는, 같은 부호를 교부하고 설명을 생략한다.
제1의 이상 검출 회로(130)는, 제2의 입력 단자(213)을 개재하여 마이크로프로세서(101)의 전원 전압인 외부 전원에 접속되어 있다. 제2의 이상 검출 회로(131)는, 제３의 입력 단자(214)를 개재하여 마이크로프로세서(101)에 접속된다.
감시 회로(103)는, 제1의 이상 검출 회로(130)를 마이크로프로세서(101)의 전원 전압의 이상을 검출하는 전압 검출 회로로 하고, 제2의 이상 검출 회로를 마이크로프로세서(101)로부터 제３의 입력 단자(214)에 입력되는 감시 펄스의 이상을 검출하는 워치도그 타이머로 한 경우에 유효한 접속예이다.
제1의 이상 검출 회로(130)는, 제2의 입력 단자(213)로부터 입력된 외부 전원의 전압이 저하하면, 마이크로프로세서(101)의 폭주의 가능성이 있다고 판단하고, 제1의 이상 검출 신호선(DT1)에 제1의 이상 검출 신호를 출력한다. 제2의 이상 검출 회로(131)는, 제3의 입력 단자(214)에 입력된 마이크로프로세서로부터의 감시 펄스의 시간 간격을 감시하고, 감시 펄스의 시간 간격이 소정의 감시 시간 이상이면, 마이크로프로세서(101)의 폭주의 가능성이 있다고 판단하고, 제2의 이상 검출 신호선(DT2)에 제2의 이상 검출 신호를 출력한다.
여기서, 제1의 이상 검출 회로(130)는, 마이크로프로세서의 폭주의 가능성이 없어지면, 즉, 외부 전원의 전압의 저하가 해소되면, 소정의 제1의 지연 시간 후에 제1의 이상 검출 신호의 출력을 정지한다. 제2의 이상 검출 회로(131)는, 소정의 제2의 지연 시간 후에 제2의 이상 검출 신호의 출력을 정지한다. 다른 동작, 및, 응용의 예에 대해서는 도 3까지와 같다.
본 발명의 감시 회로는, 실시 형태에서 나타낸 구성으로 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 변경이 가능한 것은 말할 필요도 없다. 예를 들면, 이상 검출 회로는, 마이크로프로세서(101)의 전원 전압의 상승을 검출하는 전압 검출 회로로 해도 되고, 마이크로프로세서(101)가 출력하는 감시 펄스의 시간 간격이 소정의 감시 시간보다 짧은 것으로부터 이상을 검지하는 워치도그 타이머로 해도 된다. 또, 이상 검출 회로는 2개로 한정한 것이 아니라, 3개 이상의 이상 검출 회로를 포함하는 감시 회로에 본 발명의 구성을 적용해도 된다.
또, 제1의 이상 검출 신호와 제2의 이상 검출 신호가 동시에 출력되는 경우는, 제2의 출력 단자(211)의 이상 판별 신호는, 제1의 이상 검출 신호나 제2의 이상 검출 신호 중 어느 쪽을 우선적으로 출력하도록 해도 되고, 제1의 레벨, 제2의 레벨과 다른 제３의 레벨을 출력하도록 구성해도 된다.
100: 감시 회로 101: 마이크로프로세서
110: 제1의 이상 검출 회로 111: 제2의 이상 검출 회로
112: 리셋 출력 회로 113: 출력 유지 회로

Claims (3)

  1. 감시 대상의 반도체 장치의 제1의 이상 상태를 검출하는 제1의 이상 검출 회로와,
    상기 감시 대상의 반도체 장치의 제2의 이상 상태를 검출하는 제2의 이상 검출 회로와,
    상기 제1의 이상 검출 회로가 출력하는 제1의 이상 검출 신호와 상기 제2의 이상 검출 회로가 출력하는 제2의 이상 검출 신호의 논리합에 의거하는 리셋 신호를 제1의 출력 단자에 출력하는 리셋 회로와,
    상기 제1의 이상 검출 신호와 상기 제2의 이상 검출 신호 중 어느 쪽이 출력되었는지를 기억하고, 그에 따른 이상 판별 신호를 제2의 출력 단자에 출력하는 출력 유지 회로를 구비한 것을 특징으로 하는 감시 회로.
  2. 청구항 1에 있어서,
    상기 제1의 이상 검출 회로는, 제1의 지연 시간 후에 상기 제1의 이상 검출 신호의 출력을 정지하고,
    상기 제2의 이상 검출 회로는, 제2의 지연 시간 후에 상기 제2의 이상 검출 신호의 출력을 정지하고,
    상기 출력 유지 회로는, 상기 제1의 이상 검출 신호의 입력이 정지 후에 상기 제2의 출력 단자에 제1의 레벨의 이상 판별 신호를 출력 유지하고, 상기 제2의 이상 검출 신호의 입력이 정지 후에 상기 제2의 출력 단자의 제2의 레벨의 이상 판별 신호를 출력 유지하는 것을 특징으로 하는 감시 회로.
  3. 청구항 2에 있어서,
    상기 감시 회로는, 입력 검출 회로를 더 구비하고,
    상기 입력 검출 회로는, 상기 감시 대상의 반도체 장치로부터 신호가 입력되는 제1의 입력 단자와, 상기 제2의 이상 검출 신호가 입력되는 제2의 입력 단자와, 상기 제1의 입력 단자에 상기 신호가 입력되면 상기 출력 유지 회로에 입력 검출 신호를 출력하는 출력 단자를 구비하고,
    상기 출력 유지 회로는, 상기 입력 검출 신호가 입력되면, 상기 제2의 출력 단자에 제1의 레벨의 이상 판별 신호를 출력 유지하는 것을 특징으로 하는 감시 회로.
KR1020180033328A 2017-03-24 2018-03-22 감시 회로 KR20180108497A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017059972A JP2018163498A (ja) 2017-03-24 2017-03-24 監視回路
JPJP-P-2017-059972 2017-03-24

Publications (1)

Publication Number Publication Date
KR20180108497A true KR20180108497A (ko) 2018-10-04

Family

ID=63582634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180033328A KR20180108497A (ko) 2017-03-24 2018-03-22 감시 회로

Country Status (5)

Country Link
US (1) US10606703B2 (ko)
JP (1) JP2018163498A (ko)
KR (1) KR20180108497A (ko)
CN (1) CN108628285A (ko)
TW (1) TW201837709A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111367185A (zh) * 2018-12-26 2020-07-03 博西华电器（江苏）有限公司 家电控制***、家电控制方法、存储介质及家电
CN112286713B (zh) * 2020-12-29 2021-04-06 北京国科天迅科技有限公司 一种提高整机设备故障定位效率的复位检测电路
JP2022168364A (ja) * 2021-04-26 2022-11-08 富士通株式会社 半導体装置及びクロック制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07234806A (ja) 1994-02-22 1995-09-05 Matsushita Electric Works Ltd リセット回路
JP4699927B2 (ja) * 2006-03-27 2011-06-15 富士通セミコンダクター株式会社 入出力共用端子制御回路
US8334707B2 (en) * 2008-12-29 2012-12-18 Infineon Technologies Ag Storage circuit with fault detection and method for operating the same
US8448029B2 (en) * 2009-03-11 2013-05-21 Lsi Corporation Multiprocessor system having multiple watchdog timers and method of operation
WO2011055611A1 (ja) * 2009-11-05 2011-05-12 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
WO2011091743A1 (en) * 2010-02-01 2011-08-04 Hangzhou H3C Technologies Co., Ltd. Apparatus and method for recording reboot reason of equipment
US8350596B1 (en) * 2010-03-26 2013-01-08 Altera Corporation Clock loss detection circuit for PLL clock switchover
US9747184B2 (en) * 2013-12-16 2017-08-29 Artesyn Embedded Computing, Inc. Operation of I/O in a safe system
JP6736980B2 (ja) * 2016-05-27 2020-08-05 オムロン株式会社 システムおよび半導体装置

Also Published As

Publication number Publication date
US10606703B2 (en) 2020-03-31
CN108628285A (zh) 2018-10-09
US20180276076A1 (en) 2018-09-27
JP2018163498A (ja) 2018-10-18
TW201837709A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP5476238B2 (ja) 半導体装置
JP5739290B2 (ja) 電子制御装置
JP4296811B2 (ja) 物理量センサ装置
KR20180108497A (ko) 감시 회로
WO2013137425A1 (ja) Ｅｃｕの異常を監視する回路
CN109477862B (zh) 车载控制装置
US8392643B2 (en) Data processing device, semiconductor integrated circuit device, and abnormality detection method
US20190289524A1 (en) Circuit for monitoring a data processing system
CN107908132B (zh) 一种用于自诊断传感器与普通传感器信号合并的装置及方法
JP6327099B2 (ja) 半導体装置
JP5451273B2 (ja) 電源監視回路、該電源監視回路に用いられる電源監視方法及び電源監視制御プログラム、並びに電子機器
JP6285123B2 (ja) 電源監視装置、電源装置、情報処理システム及び電源監視方法
JP7063692B2 (ja) ウォッチドッグタイマ監視システム
KR20190070862A (ko) 반도체 장치
JP2010231490A (ja) Ｃｐｕリセットによる故障移信出力制御回路基板
JP2015176349A (ja) 情報処理装置、故障検出方法及びプログラム
JP2000088680A (ja) 衝撃感知機能付き電子機器システム
JP4396572B2 (ja) 信号処理装置のリセット方法
US10528417B2 (en) Clock signal inspection device, plant monitoring controller, and method for diagnosing clock signal inspection device
JP5134926B2 (ja) 監視システム、およびコントローラ
JP6473980B2 (ja) ユニット
JP5246004B2 (ja) 制御電源の監視回路
KR102063110B1 (ko) 인터페이스 제어 장치 및 그에 의한 구동 전압 모니터링 방법
JP2021082079A (ja) 電子制御装置
KR100775328B1 (ko) 마이컴 리셋 장치