JP3901143B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3901143B2 JP3901143B2 JP2003333332A JP2003333332A JP3901143B2 JP 3901143 B2 JP3901143 B2 JP 3901143B2 JP 2003333332 A JP2003333332 A JP 2003333332A JP 2003333332 A JP2003333332 A JP 2003333332A JP 3901143 B2 JP3901143 B2 JP 3901143B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- control signal
- inverter
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
Description
ところで、このようなジャンパーを設けたインバータ装置では、ジャンパーの設定を間違った場合に、ハードウェア構成を誤認識したままインバータの制御信号の出力論理を間違って動作させて、インバータの回路素子を破壊してしまうという問題がある。
2…ドライブ回路、
3…制御部、
3a…入出力回路、
3b…出力論理判別手段、
3c…異常判別手段、
3d…出力設定手段、
4…モータ、
R1…プルアップ抵抗、
R2…プルダウン抵抗。
Claims (4)
- インバータ本体(1)と、
上記インバータ本体(1)を駆動するインバータ駆動部(2)と、
入力状態と出力状態を切り換え可能な入出力ポートを用いて、上記インバータ駆動部(2)に制御信号を出力する制御部(3)とを備え、
上記制御部(3)は、入力状態にした上記入出力ポートから入力された電圧に基づいて上記制御信号の出力論理を判別する出力論理判別手段(3b)を有することを特徴とするインバータ装置。 - 請求項1に記載のインバータ装置において、
上記インバータ駆動部(2)に制御信号を出力する上記入出力ポートが複数であって、
上記制御部(3)は、入力状態にした上記複数の入出力ポートから入力された電圧のレベルが表す論理が一致しないときに異常と判別する異常判別手段(3c)を有することを特徴とするインバータ装置。 - 請求項1または2に記載のインバータ装置において、
上記出力論理判別手段(3b)は、上記入出力ポートから入力された電圧がローレベルであるとき、上記制御信号の出力論理が、ハイレベルで上記インバータ本体(1)のスイッチング素子がオンするアクティブハイであると判別する一方、上記入出力ポートから入力された電圧がハイレベルであるとき、上記制御信号の出力論理が、ローレベルで上記インバータ本体(1)のスイッチング素子がオンするアクティブローであると判別することを特徴とするインバータ装置。 - 請求項3に記載のインバータ装置において、
上記制御部(3)は、上記出力論理判別手段(3b)が上記制御信号の出力論理がアクティブハイであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をローレベルに設定する一方、上記出力論理判別手段(3b)が上記制御信号の出力論理がアクティブローであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をハイレベルに設定する出力設定手段(3d)を有することを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003333332A JP3901143B2 (ja) | 2003-09-25 | 2003-09-25 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003333332A JP3901143B2 (ja) | 2003-09-25 | 2003-09-25 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005102418A JP2005102418A (ja) | 2005-04-14 |
JP3901143B2 true JP3901143B2 (ja) | 2007-04-04 |
Family
ID=34461367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003333332A Expired - Fee Related JP3901143B2 (ja) | 2003-09-25 | 2003-09-25 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3901143B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007028789A (ja) * | 2005-07-15 | 2007-02-01 | Fuji Electric Fa Components & Systems Co Ltd | インバータ装置 |
JP5059539B2 (ja) * | 2007-10-15 | 2012-10-24 | シャープ株式会社 | 直流電源装置 |
CN102111104A (zh) * | 2011-02-21 | 2011-06-29 | 蹇兴亮 | 永磁体电磁驱动装置的控制驱动电路 |
-
2003
- 2003-09-25 JP JP2003333332A patent/JP3901143B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005102418A (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000222073A (ja) | 適応pciスロット | |
JP3901143B2 (ja) | インバータ装置 | |
WO2018096776A1 (ja) | 電源回路 | |
JP4775693B2 (ja) | 2線式伝送器 | |
CN110995070B (zh) | 电动机控制装置和电动机装置 | |
US10790007B1 (en) | Memory device and method for assiting read operation | |
US7360105B2 (en) | Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode | |
JP4049050B2 (ja) | 駆動装置 | |
JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
JP3799471B2 (ja) | マイコンの仕向設定方法およびマイコンの仕向設定システム | |
JP2006209876A (ja) | 電子制御装置 | |
JP2003167649A (ja) | 情報処理装置 | |
JPH08147438A (ja) | Pcカード | |
JP3262386B2 (ja) | 電気部品接続認識装置 | |
KR20170042242A (ko) | 불휘발성 기억 장치 | |
JP2010147606A (ja) | 半導体装置 | |
US7449925B2 (en) | Method for initialization of electronic circuit units, and electric circuit | |
KR0167431B1 (ko) | Dpram을 이용한 리셋 제어장치 | |
KR100264550B1 (ko) | 메모리 구동을 위한 전원 공급 단자 및 전압 레귤레이터 이상 상태 감지 장치 및 그 방법 | |
JP3632108B2 (ja) | 入力状態検出回路 | |
KR100377548B1 (ko) | 플레쉬메모리정상동작체크방법 | |
JP2004192242A (ja) | インタフェース回路 | |
KR100539218B1 (ko) | 스핀들 모터 구동부 시동장치 및 방법 | |
KR960008250Y1 (ko) | 제어기기의 데이타 입력/출력 제어회로 | |
JPH0830754A (ja) | Icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |