JP3901143B2 - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP3901143B2
JP3901143B2 JP2003333332A JP2003333332A JP3901143B2 JP 3901143 B2 JP3901143 B2 JP 3901143B2 JP 2003333332 A JP2003333332 A JP 2003333332A JP 2003333332 A JP2003333332 A JP 2003333332A JP 3901143 B2 JP3901143 B2 JP 3901143B2
Authority
JP
Japan
Prior art keywords
output
input
control signal
inverter
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003333332A
Other languages
English (en)
Other versions
JP2005102418A (ja
Inventor
重浩 沼田
紳一 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2003333332A priority Critical patent/JP3901143B2/ja
Publication of JP2005102418A publication Critical patent/JP2005102418A/ja
Application granted granted Critical
Publication of JP3901143B2 publication Critical patent/JP3901143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Ac Motors In General (AREA)

Description

この発明は、インバータ装置に関し、特に空気調和機等に使用されるインバータ装置に関する。
従来、インバータ装置としては、制御ソフトでハードウェアの構成の違いを認識するためにジャンパーを用いたものがある(例えば、特開2002−115665号公報(特許文献1)参照)
ところで、このようなジャンパーを設けたインバータ装置では、ジャンパーの設定を間違った場合に、ハードウェア構成を誤認識したままインバータの制御信号の出力論理を間違って動作させて、インバータの回路素子を破壊してしまうという問題がある。
特開2002−115665号公報
そこで、この発明の目的は、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別でき、回路素子の破損を確実に防止できるインバータ装置を提供することにある。
上記目的を達成するため、この発明のインバータ装置は、インバータ本体と、上記インバータ本体を駆動するインバータ駆動部と、入力状態と出力状態を切り換え可能な入出力ポートを用いて、上記インバータ駆動部に制御信号を出力する制御部とを備え、上記制御部は、入力状態にした上記入出力ポートから入力された電圧に基づいて上記制御信号の出力論理を判別する出力論理判別手段を有することを特徴とする。
上記構成のインバータ装置によれば、入力状態と出力状態を切り換え可能な入出力ポートを用いて、上記制御部がインバータ駆動部に制御信号を出力して、その制御信号に基づいてインバータ駆動部がインバータ本体を駆動する。上記制御部の入出力ポートからインバータ駆動部に出力される制御信号のラインは、制御信号がアクティブでないときのレベルを安定させる目的などのために、制御信号の出力論理がアクティブローの場合は抵抗(いわゆるプルアップ抵抗)を介して所定電圧が印加される一方、制御信号の出力論理がアクティブハイの場合は抵抗(いわゆるプルダウン抵抗)を介してグランドに接続されている。そして、上記出力論理判別手段は、入力状態にした入出力ポートから入力された電圧に基づいて出力論理を判別する。すなわち、入出力ポートから入力された電圧がローレベルであるときは、制御信号のラインにプルダウン抵抗を介してグランドが接続されているから、出力論理がアクティブハイであると判別し、入出力ポートから入力された電圧がハイレベルであるときは、制御信号のラインにプルアップ抵抗を介して所定電圧が印加されているから、出力論理がアクティブローであると判別するのである。
したがって、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別できる。また、予めインバータ駆動部に対する制御信号の出力論理が分かっている場合、その出力論理と出力論理判別手段の判別結果とが一致しないときは、実装間違いなどの異常であるので、制御信号をアクティブにせず、インバータ駆動部を動作させないことによって、回路素子の破損を確実に防止できる。
また、一実施形態のインバータ装置は、上記インバータ駆動部に制御信号を出力する上記入出力ポートが複数であって、上記制御部は、入力状態にした上記複数の入出力ポートから入力された電圧のレベルが表す論理が一致しないときに異常と判別する異常判別手段を有することを特徴とする。
上記実施形態のインバータ装置によれば、上記複数の入出力ポートから出力される制御信号の出力論理はすべて同じであるから、複数の入出力ポートから入力された電圧のレベルが表す論理が一致しない場合は、実装間違い等の異常であるから、上記異常判別手段は異常を判別することが可能となる。これにより、1つの入出力ポートの電圧レベルだけでは判断できなかった異常を判別することができる。
また、一実施形態のインバータ装置は、上記出力論理判別手段は、上記入出力ポートから入力された電圧がローレベルであるとき、上記制御信号の出力論理が、ハイレベルで上記インバータ本体のスイッチング素子がオンするアクティブハイであると判別する一方、上記入出力ポートから入力された電圧がハイレベルであるとき、上記制御信号の出力論理が、ローレベルで上記インバータ本体のスイッチング素子がオンするアクティブローであると判別することを特徴とする。
上記実施形態のインバータ装置によれば、上記入出力ポートから入力された電圧がローレベルであるとき、出力論理判別手段は、入出力ポートから出力される制御信号の出力論理を、ハイレベルでインバータ本体のスイッチング素子がオンするアクティブハイとする。一方、上記入出力ポートから入力された電圧がハイレベルであるとき、出力論理判別手段は、入出力ポートから出力される制御信号の出力論理を、ローレベルでインバータ本体のスイッチング素子がオンするアクティブローとする。
また、一実施形態のインバータ装置は、上記制御部は、上記出力論理判別手段が上記制御信号の出力論理がアクティブハイであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をローレベルに設定する一方、上記出力論理判別手段が上記制御信号の出力論理がアクティブローであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をハイレベルに設定する出力設定手段を有することを特徴とする。
上記実施形態のインバータ装置によれば、上記出力論理判別手段が入出力ポートから出力される制御信号の出力論理がアクティブハイであると判別すると、上記出力設定手段は、入出力ポートを出力状態にするときに上記制御信号をローレベルに設定する。また、上記出力論理判別手段が入出力ポートから出力される制御信号の出力論理がアクティブローであると判別すると、上記出力設定手段は、入出力ポートを出力状態にするときに上記制御信号をハイレベルに設定する。これにより、上記制御部の入出力ポートを制御信号を出力するために出力状態にしたときに、制御信号がアクティブとならず、インバータ駆動部の誤動作を防いで、回路素子の破損を防止できる。
以上より明らかなように、この発明のインバータ装置によれば、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別することができ、回路素子の破損を確実に防止することができる。
以下、この発明のインバータ装置を図示の実施の形態により詳細に説明する。
図1はこの発明の実施の一形態のインバータ装置を用いた空気調和機の要部の構成図であり、1は直流電源Eからの直流電圧を交流電圧に変換して、その交流電圧をモータ4に出力するインバータ本体、2は上記インバータ本体1を駆動するインバータ駆動部の一例としてのドライブ回路、3は上記ドライブ回路2に制御信号を出力する制御部である。
上記制御部3は、マイクロコンピュータと入出力回路などからなり、6つの入出力ポートを有する入出力回路3aと、上記入出力回路3aの入出力ポートの出力論理を判別する出力論理判別手段3bと、上記出力論理判別手段3bの判別結果に基づいて異常を判別する異常判別手段3cと、上記入出力回路3aの入出力ポートを出力状態にするときの出力レベルを設定する出力設定手段3dとを有している。
上記インバータ装置を用いた空気調和機において、インバータ本体1の仕様によって、ドライブ回路2に入力される制御信号の出力論理が異なる。詳しくは、上記制御部3の入出力回路3aから出力される制御信号ラインに、プルアップ抵抗R1を介して所定電圧を接続するもの(制御信号の出力論理がアクティブロー)と、制御信号ラインにプルダウン抵抗R2を介してグランドに接続するもの(制御信号の出力論理がアクティブハイ)がある。
図2は上記制御部3の動作を説明するためのフローチャートを示している。
以下、図2に従って上記制御部3の電源投入時の処理を説明する。
まず、電源が投入されると、ステップS1で入出力回路3aの入出力ポートを入力状態にする。この場合、制御部3の入出力回路3aは、電源投入時は入出力ポートが入力状態に初期設定されているが、もう一度入力状態に設定している。
次に、ステップS2に進み、入出力ポートから電圧を読み込む。
次に、ステップS3に進み、異常判別手段3cにより入出力ポートの電圧のレベルが一致しているか否かを判別する。すなわち、6つの入出力ポートから入力された電圧のレベルが表す論理(ハイレベルまたはローレベル)がすべてのポートで同一か否かを判別するのである。そして、入出力ポートの電圧のレベルが一致していると判別すると、ステップS4に進む。
次に、ステップS4で出力論理判別手段3bにより入出力ポートの電圧がハイレベルか否かを判別して、入出力ポートの電圧がハイレベルであると判別すると、ステップS5に進み、出力論理判別手段3bにより出力論理をアクティブローとし、出力設定手段3dにより入出力ポートをハイレベルに設定して出力状態にすると、ハイレベルの制御信号が出力され、この処理を終了する。一方、ステップS4で入力ポートの電圧がハイレベルでないと判別すると、ステップS6に進み、出力論理判別手段3bにより出力論理をアクティブハイとし、出力設定手段3dにより入出力ポートをローレベルに設定して出力状態にすると、ローレベルの制御信号が出力され、この処理を終了する。
なお、ステップS3で入出力ポートの電圧のレベルが一致していないと判別すると、ステップS7に進み、異常判別手段3cにより入出力ポートの読み込みから1msec経過したか否かを判別して、入出力ポートの読み込みから1msec経過したと判別すると、ステップS8に進み、異常検出とし、入出力ポートを入力状態のままにして停止する。
一方、ステップS7で入出力ポートの読み込みから1msec経過していないと判別すると、ステップS2に戻り、ステップS3,S7を繰り返す。
そうして、この電源投入時の処理が終了すると、通常の運転処理を行う。
このように、上記制御部3の出力論理判別手段3bによって、入出力ポートから入力された電圧がローレベルであるときは出力論理がアクティブハイであると判別する一方、入出力ポートから入力された電圧がハイレベルであるときは出力論理がアクティブローであると判別するので、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別することができる。また、予めドライブ回路2に対する制御信号の出力論理が分かっている場合、その出力論理と出力論理判別手段3bの判別結果とが一致しないときは、実装間違いなどの異常であるので、制御信号をアクティブにせず、ドライブ回路2を動作させないので、回路素子の破損を確実に防止することができる。
また、上記出力論理判別手段3bの判別結果に基づいて、異常判別手段3cは、入力状態にした複数の入出力ポートから入力された電圧のレベルが表す論理が一致しないときに異常と判別することにより、1つの入出力ポートの電圧レベルだけでは判断できなかった実装間違い等の異常を判別することができる。
また、上記入出力ポートから入力された電圧がローレベルであるとき、出力論理判別手段3bは、制御信号をハイレベルにしたときにインバータ本体1のスイッチング素子がオンするアクティブハイの出力論理であると判別する。一方、上記入出力ポートから入力された電圧がハイレベルであるとき、出力論理判別手段3bは、制御信号をローレベルにしたときにインバータ本体1のスイッチング素子がオンするアクティブローの出力論理であると判別する。
また、上記出力論理判別手段3bにより判別された制御信号の出力論理(アクティブハイまたはアクティブロー)に応じて、出力設定手段3dは、入出力ポートを出力状態にするときに入出力ポートからドライブ回路2に出力される制御信号がアクティブとならないようにローレベルまたはハイレベルにするので、制御部3の入出力ポートを出力状態にしたときにドライブ回路2の誤動作を防ぐことができ、回路素子の破損をより確実に防止することができる。
上記実施の形態では、インバータ装置を用いた空気調和機について説明したが、空気調和機に限らず、他のインバータを用いる装置にこの発明のインバータ装置を適用してもよい。
また、上記実施の形態では、6つの入出力ポートを用いてインバータ駆動部としてのドライブ回路2に制御信号を出力する制御部3を備えたインバータ装置について説明したが、入出力ポートの数はこれに限らず、回路構成に応じて適宜設定すればよい。また、出力論理判別手段により制御信号の出力論理を判別する入出力ポートは、複数の入出力ポートのうちの1つでもよく、2以上であってもよい。
図1はこの発明の実施の一形態のインバータ装置を用いた空気調和機の要部の構成図である。 図2は上記インバータ装置の制御部の動作を説明するためのフローチャートである。
符号の説明
1…インバータ本体、
2…ドライブ回路、
3…制御部、
3a…入出力回路、
3b…出力論理判別手段、
3c…異常判別手段、
3d…出力設定手段、
4…モータ、
R1…プルアップ抵抗、
R2…プルダウン抵抗。

Claims (4)

  1. インバータ本体(1)と、
    上記インバータ本体(1)を駆動するインバータ駆動部(2)と、
    入力状態と出力状態を切り換え可能な入出力ポートを用いて、上記インバータ駆動部(2)に制御信号を出力する制御部(3)とを備え、
    上記制御部(3)は、入力状態にした上記入出力ポートから入力された電圧に基づいて上記制御信号の出力論理を判別する出力論理判別手段(3b)を有することを特徴とするインバータ装置。
  2. 請求項1に記載のインバータ装置において、
    上記インバータ駆動部(2)に制御信号を出力する上記入出力ポートが複数であって、
    上記制御部(3)は、入力状態にした上記複数の入出力ポートから入力された電圧のレベルが表す論理が一致しないときに異常と判別する異常判別手段(3c)を有することを特徴とするインバータ装置。
  3. 請求項1または2に記載のインバータ装置において、
    上記出力論理判別手段(3b)は、上記入出力ポートから入力された電圧がローレベルであるとき、上記制御信号の出力論理が、ハイレベルで上記インバータ本体(1)のスイッチング素子がオンするアクティブハイであると判別する一方、上記入出力ポートから入力された電圧がハイレベルであるとき、上記制御信号の出力論理が、ローレベルで上記インバータ本体(1)のスイッチング素子がオンするアクティブローであると判別することを特徴とするインバータ装置。
  4. 請求項3に記載のインバータ装置において、
    上記制御部(3)は、上記出力論理判別手段(3b)が上記制御信号の出力論理がアクティブハイであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をローレベルに設定する一方、上記出力論理判別手段(3b)が上記制御信号の出力論理がアクティブローであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をハイレベルに設定する出力設定手段(3d)を有することを特徴とするインバータ装置。
JP2003333332A 2003-09-25 2003-09-25 インバータ装置 Expired - Fee Related JP3901143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003333332A JP3901143B2 (ja) 2003-09-25 2003-09-25 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333332A JP3901143B2 (ja) 2003-09-25 2003-09-25 インバータ装置

Publications (2)

Publication Number Publication Date
JP2005102418A JP2005102418A (ja) 2005-04-14
JP3901143B2 true JP3901143B2 (ja) 2007-04-04

Family

ID=34461367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333332A Expired - Fee Related JP3901143B2 (ja) 2003-09-25 2003-09-25 インバータ装置

Country Status (1)

Country Link
JP (1) JP3901143B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028789A (ja) * 2005-07-15 2007-02-01 Fuji Electric Fa Components & Systems Co Ltd インバータ装置
JP5059539B2 (ja) * 2007-10-15 2012-10-24 シャープ株式会社 直流電源装置
CN102111104A (zh) * 2011-02-21 2011-06-29 蹇兴亮 永磁体电磁驱动装置的控制驱动电路

Also Published As

Publication number Publication date
JP2005102418A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP2000222073A (ja) 適応pciスロット
JP3901143B2 (ja) インバータ装置
WO2018096776A1 (ja) 電源回路
JP4775693B2 (ja) 2線式伝送器
CN110995070B (zh) 电动机控制装置和电动机装置
US10790007B1 (en) Memory device and method for assiting read operation
US7360105B2 (en) Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode
JP4049050B2 (ja) 駆動装置
JPH07253830A (ja) リセット信号発生回路およびリセット信号発生方法
JP3799471B2 (ja) マイコンの仕向設定方法およびマイコンの仕向設定システム
JP2006209876A (ja) 電子制御装置
JP2003167649A (ja) 情報処理装置
JPH08147438A (ja) Pcカード
JP3262386B2 (ja) 電気部品接続認識装置
KR20170042242A (ko) 불휘발성 기억 장치
JP2010147606A (ja) 半導体装置
US7449925B2 (en) Method for initialization of electronic circuit units, and electric circuit
KR0167431B1 (ko) Dpram을 이용한 리셋 제어장치
KR100264550B1 (ko) 메모리 구동을 위한 전원 공급 단자 및 전압 레귤레이터 이상 상태 감지 장치 및 그 방법
JP3632108B2 (ja) 入力状態検出回路
KR100377548B1 (ko) 플레쉬메모리정상동작체크방법
JP2004192242A (ja) インタフェース回路
KR100539218B1 (ko) 스핀들 모터 구동부 시동장치 및 방법
KR960008250Y1 (ko) 제어기기의 데이타 입력/출력 제어회로
JPH0830754A (ja) Icカード

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees