JP2003022049A - 回路、駆動回路、有機エレクトロルミネッセンスディスプレイ装置、電気光学装置、電子機器、有機エレクトロルミネッセンス画素への電流供給を制御する方法、及び回路を駆動する方法 - Google Patents
回路、駆動回路、有機エレクトロルミネッセンスディスプレイ装置、電気光学装置、電子機器、有機エレクトロルミネッセンス画素への電流供給を制御する方法、及び回路を駆動する方法Info
- Publication number
- JP2003022049A JP2003022049A JP2001208518A JP2001208518A JP2003022049A JP 2003022049 A JP2003022049 A JP 2003022049A JP 2001208518 A JP2001208518 A JP 2001208518A JP 2001208518 A JP2001208518 A JP 2001208518A JP 2003022049 A JP2003022049 A JP 2003022049A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- switch means
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000005401 electroluminescence Methods 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 5
- 239000011159 matrix material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004297 night vision Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】 （修正有）
【課題】プログラミングステージ及びリプロダクション
ステージを有するステージにおいて動作するＥＬ画素駆
動回路を提供する。 【解決手段】ＥＬ画素駆動回路は、それぞれが駆動回路
を通過する複数の電流経路と、電流駆動素子と、前記素
子に供給される電流の制御用に動作すべく接続されたト
ランジスタと、プログラミングステージ中に前記トラン
ジスタの動作電圧を蓄積するために接続された容量素子
と、前記電流経路を制御するスイッチ手段とを備え、こ
の回路構成は、前記電流経路の１つが前記素子を含まな
いこととする。プログラミングステージ中、前記電流駆
動素子には、電流制御トランジスタから電流が供給され
ない。そのため、全電力消費量は低減される。さらに、
この回路は、高バイアス電圧を必要とせず、通常の供給
電圧で動作可能である。プログラミングステージ中、こ
の回路は電流源よりも電流シンクを使用する。
ステージを有するステージにおいて動作するＥＬ画素駆
動回路を提供する。 【解決手段】ＥＬ画素駆動回路は、それぞれが駆動回路
を通過する複数の電流経路と、電流駆動素子と、前記素
子に供給される電流の制御用に動作すべく接続されたト
ランジスタと、プログラミングステージ中に前記トラン
ジスタの動作電圧を蓄積するために接続された容量素子
と、前記電流経路を制御するスイッチ手段とを備え、こ
の回路構成は、前記電流経路の１つが前記素子を含まな
いこととする。プログラミングステージ中、前記電流駆
動素子には、電流制御トランジスタから電流が供給され
ない。そのため、全電力消費量は低減される。さらに、
この回路は、高バイアス電圧を必要とせず、通常の供給
電圧で動作可能である。プログラミングステージ中、こ
の回路は電流源よりも電流シンクを使用する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に、駆動回路に
関する。この駆動回路の1つの特徴的な用途として、有
機エレクトロルミネッセンス装置の画素を駆動するため
の回路が挙げられる。
関する。この駆動回路の1つの特徴的な用途として、有
機エレクトロルミネッセンス装置の画素を駆動するため
の回路が挙げられる。
【０００２】
【従来の技術】有機エレクトロルミネッセンス（ＯＥ
Ｌ）素子は、アノード層とカソード層に挟まれた発光物
質層を備えている。この素子は、電気的には、ダイオー
ドのように動作する。この素子は、光学的には、順バイ
アス時に発光し、順バイアス電流の増加にともなってそ
の発光強度が増加する。少なくとも１つの透明電極層を
有しつつ透明基板上に作りこまれた有機エレクトロルミ
ネッセンス素子のマトリクスを用いて、ディスプレイパ
ネルを構築することが可能である。低温ポリシリコン薄
膜トランジスタ（薄膜トランジスタ）技術を用いること
により、このパネル上に、駆動回路をも一体的に設ける
ことができる。
Ｌ）素子は、アノード層とカソード層に挟まれた発光物
質層を備えている。この素子は、電気的には、ダイオー
ドのように動作する。この素子は、光学的には、順バイ
アス時に発光し、順バイアス電流の増加にともなってそ
の発光強度が増加する。少なくとも１つの透明電極層を
有しつつ透明基板上に作りこまれた有機エレクトロルミ
ネッセンス素子のマトリクスを用いて、ディスプレイパ
ネルを構築することが可能である。低温ポリシリコン薄
膜トランジスタ（薄膜トランジスタ）技術を用いること
により、このパネル上に、駆動回路をも一体的に設ける
ことができる。
【０００３】アクティブマトリクス型有機エレクトロル
ミネッセンスディスプレイ用の基本的なアナログ駆動方
式では、原理的に、１画素につき少なくとも２つのトラ
ンジスタが必要である（図１）。Ｔ１は画素を選択し、
T２は、データ電圧信号を、有機エレクトロルミネッセ
ンス素子（ＯＥＬＤ）を指定の輝度で発光させるための
駆動電流に変換する。前記データ信号は、画素が選択さ
れていないときには、蓄積容量素子（storage capacito
r）Ｃstorageに保存される。各図には、Ｐチャンネル型
の薄膜トランジスタが示されているが、Ｎチャンネル型
薄膜トランジスタを用いた回路にも同じ原理が適用でき
る。
ミネッセンスディスプレイ用の基本的なアナログ駆動方
式では、原理的に、１画素につき少なくとも２つのトラ
ンジスタが必要である（図１）。Ｔ１は画素を選択し、
T２は、データ電圧信号を、有機エレクトロルミネッセ
ンス素子（ＯＥＬＤ）を指定の輝度で発光させるための
駆動電流に変換する。前記データ信号は、画素が選択さ
れていないときには、蓄積容量素子（storage capacito
r）Ｃstorageに保存される。各図には、Ｐチャンネル型
の薄膜トランジスタが示されているが、Ｎチャンネル型
薄膜トランジスタを用いた回路にも同じ原理が適用でき
る。
【０００４】薄膜トランジスタアナログ回路には問題が
あり、また、有機エレクトロルミネッセンス素子はダイ
オードと全く同じように振る舞う訳ではない。しかし、
発光物質は、比較的均一な特性を有する。薄膜トランジ
スタ製造法に由来して、パネル全体には、薄膜トランジ
スタの特性に関する空間的なばらつきが生ずる。薄膜ト
ランジスタアナログ回路において最も重要な考慮すべき
点の一つは、デバイス間におけるしきい値電圧△Ｖｔの
ばらつきである。完全にダイオード的な振る舞いを示さ
ないことに起因する、このような有機エレクトロルミネ
ッセンスディスプレイのばらつきの結果、ディスプレイ
パネル全体で画素の輝度が不均一になる。これは著しく
画像の品質を損なう。このため、トランジスタ特性のば
らつきを補償するための組み込み回路が必要とされてい
る。
あり、また、有機エレクトロルミネッセンス素子はダイ
オードと全く同じように振る舞う訳ではない。しかし、
発光物質は、比較的均一な特性を有する。薄膜トランジ
スタ製造法に由来して、パネル全体には、薄膜トランジ
スタの特性に関する空間的なばらつきが生ずる。薄膜ト
ランジスタアナログ回路において最も重要な考慮すべき
点の一つは、デバイス間におけるしきい値電圧△Ｖｔの
ばらつきである。完全にダイオード的な振る舞いを示さ
ないことに起因する、このような有機エレクトロルミネ
ッセンスディスプレイのばらつきの結果、ディスプレイ
パネル全体で画素の輝度が不均一になる。これは著しく
画像の品質を損なう。このため、トランジスタ特性のば
らつきを補償するための組み込み回路が必要とされてい
る。
【０００５】図２に示す回路は、トランジスタ特性のば
らつきを補償するための組み込み回路の１つとして挙げ
られる。この回路において、Ｔ１は画素を選択するため
のものである。Ｔ２はアナログ電流制御として機能し、
駆動電流を供給する。Ｔ３は、Ｔ２のドレイン及びゲー
ト間を接続し、Ｔ２を、ダイオード又は飽和の状態に切
り替える。Ｔ４はスイッチとして動作する。Ｔ１とＴ４
は、どの時点においても、どちらか一方のみがオンとな
る。初期状態では、Ｔ１及びＴ３がオフで、Ｔ４がオン
である。Ｔ４をオフにしたとき、Ｔ１及びＴ３がオンと
なり、所定の（known）値の電流がＴ２を介して有機エ
レクトロルミネッセンス素子（ＯＥＬＤ）に流れ込むよ
うにできる。Ｔ２のしきい値電圧がそのＴ２がダイオー
ドとして動作している（Ｔ３がオン）状態で測定され、
このときプログラミング電流がＴ１及びＴ２を介して有
機エレクトロルミネッセンス素子に流れ込むことができ
る。これがプログラミングステージ（programming stag
e）である。Ｔ３は、Ｔ２のドレイン及びゲート間を短
絡し、Ｔ２をダイオードの状態へと切り替える。Ｔ２で
検出されるしきい値電圧は、Ｔ３及びＴ１がオフのと
き、Ｔ２のゲート及びソース端子間に接続された容量素
子Ｃ１に蓄積される。Ｔ４がオンになると、今度はＶDD
により電流が供給される。出力特性の勾配（slope）が
平坦であれば、Ｔ２の検出されるしきい値電圧がどのよ
うな値であっても、リプロダクション電流(reproduced
current)はプログラム電流と等しくなるであろう。Ｔ４
をオンにすることにより、Ｔ２のドレイン−ソース間の
電圧は引き上げられ、その結果、出力特性の平坦性によ
りリプロダクション電流がプログラム電流と等しく保た
れる。図２に示された△ＶT2 は、仮想的であって、現
実のものではない点に注意してほしい。
らつきを補償するための組み込み回路の１つとして挙げ
られる。この回路において、Ｔ１は画素を選択するため
のものである。Ｔ２はアナログ電流制御として機能し、
駆動電流を供給する。Ｔ３は、Ｔ２のドレイン及びゲー
ト間を接続し、Ｔ２を、ダイオード又は飽和の状態に切
り替える。Ｔ４はスイッチとして動作する。Ｔ１とＴ４
は、どの時点においても、どちらか一方のみがオンとな
る。初期状態では、Ｔ１及びＴ３がオフで、Ｔ４がオン
である。Ｔ４をオフにしたとき、Ｔ１及びＴ３がオンと
なり、所定の（known）値の電流がＴ２を介して有機エ
レクトロルミネッセンス素子（ＯＥＬＤ）に流れ込むよ
うにできる。Ｔ２のしきい値電圧がそのＴ２がダイオー
ドとして動作している（Ｔ３がオン）状態で測定され、
このときプログラミング電流がＴ１及びＴ２を介して有
機エレクトロルミネッセンス素子に流れ込むことができ
る。これがプログラミングステージ（programming stag
e）である。Ｔ３は、Ｔ２のドレイン及びゲート間を短
絡し、Ｔ２をダイオードの状態へと切り替える。Ｔ２で
検出されるしきい値電圧は、Ｔ３及びＴ１がオフのと
き、Ｔ２のゲート及びソース端子間に接続された容量素
子Ｃ１に蓄積される。Ｔ４がオンになると、今度はＶDD
により電流が供給される。出力特性の勾配（slope）が
平坦であれば、Ｔ２の検出されるしきい値電圧がどのよ
うな値であっても、リプロダクション電流(reproduced
current)はプログラム電流と等しくなるであろう。Ｔ４
をオンにすることにより、Ｔ２のドレイン−ソース間の
電圧は引き上げられ、その結果、出力特性の平坦性によ
りリプロダクション電流がプログラム電流と等しく保た
れる。図２に示された△ＶT2 は、仮想的であって、現
実のものではない点に注意してほしい。
【０００６】図２のタイミングチャートでｔ２からｔ５
の範囲で示されるアクティブプログラミングステージに
おいては、理論上、一定値の電流が供給される。リプロ
ダクションステージ（reproduction stage）はｔ６にお
いて開始する。
の範囲で示されるアクティブプログラミングステージに
おいては、理論上、一定値の電流が供給される。リプロ
ダクションステージ（reproduction stage）はｔ６にお
いて開始する。
【０００７】
【発明が解決しようとする課題】図２の回路は効果的で
あるが、依然として、電力消費の低減というニーズがあ
る。特に、図２の回路において電流源を提供するには、
供給電圧ＶDDに加えてバイアス電圧ＶBIASが必要であ
る。供給電圧ＶDDを、必要なバイアス電圧ＶBIASの分ま
で大きくすることもできる。そうすれば構成要素の数を
低減させる効果はあるが、いかなる値のデータ電流（Ｉ
DAT）をプログラムする場合でも、システム全体の電力
消費はやはり、増加してしまう。
あるが、依然として、電力消費の低減というニーズがあ
る。特に、図２の回路において電流源を提供するには、
供給電圧ＶDDに加えてバイアス電圧ＶBIASが必要であ
る。供給電圧ＶDDを、必要なバイアス電圧ＶBIASの分ま
で大きくすることもできる。そうすれば構成要素の数を
低減させる効果はあるが、いかなる値のデータ電流（Ｉ
DAT）をプログラムする場合でも、システム全体の電力
消費はやはり、増加してしまう。
【０００８】本発明では、図２の回路を通過する全ての
電流が有機エレクトロルミネッセンス素子を通過すると
いう事実に注目する。このことが本発明にとっていかに
重要であるかは、以下の説明によって明らかになるであ
ろう。
電流が有機エレクトロルミネッセンス素子を通過すると
いう事実に注目する。このことが本発明にとっていかに
重要であるかは、以下の説明によって明らかになるであ
ろう。
【０００９】
【課題を解決するための手段】本発明の第１の様態によ
れば、プログラミングステージ及びリプロダクションス
テージを有するステージにおいて動作する駆動回路であ
って、前記回路は、それぞれが前記回路を通過する複数
の電流経路と、電流駆動素子と、前記素子に供給される
電流の制御用に動作すべく接続されたトランジスタと、
プログラミングステージ中に前記トランジスタの動作電
圧を蓄積するために接続された容量素子と、前記電流経
路を制御するスイッチ手段とを有し、この回路構成（th
e arrangement）では、前記電流経路の１つが前記素子
を含まないこととする駆動回路が提供される。
れば、プログラミングステージ及びリプロダクションス
テージを有するステージにおいて動作する駆動回路であ
って、前記回路は、それぞれが前記回路を通過する複数
の電流経路と、電流駆動素子と、前記素子に供給される
電流の制御用に動作すべく接続されたトランジスタと、
プログラミングステージ中に前記トランジスタの動作電
圧を蓄積するために接続された容量素子と、前記電流経
路を制御するスイッチ手段とを有し、この回路構成（th
e arrangement）では、前記電流経路の１つが前記素子
を含まないこととする駆動回路が提供される。
【００１０】本発明の第２の様態によれば、ＥＬ（エレ
クトロルミネッセンス）装置の画素を駆動するための駆
動回路であって、前記画素はエレクトロルミネッセンス
素子を有し、前記回路は、前記エレクトロルミネッセン
ス素子に供給される電流の制御用に動作すべく接続され
たトランジスタと、プログラミングステージ中に、前記
トランジスタの動作電圧を蓄積するために接続された容
量素子と、前記プログラミングステージ中の動作時に、
前記トランジスタを通過する電流経路を生じさせる第１
のスイッチ手段と、リプロダクションステージ中の動作
時に、前記トランジスタ及び前記エレクトロルミネッセ
ンス素子を通過する電流経路を生じさせる第２のスイッ
チ手段とを有し、前記第１スイッチ手段は、前記プログ
ラミングステージ中の電流経路が前記エレクトロルミネ
ッセンス素子を通過しないように接続されていることと
する駆動回路が提供される。
クトロルミネッセンス）装置の画素を駆動するための駆
動回路であって、前記画素はエレクトロルミネッセンス
素子を有し、前記回路は、前記エレクトロルミネッセン
ス素子に供給される電流の制御用に動作すべく接続され
たトランジスタと、プログラミングステージ中に、前記
トランジスタの動作電圧を蓄積するために接続された容
量素子と、前記プログラミングステージ中の動作時に、
前記トランジスタを通過する電流経路を生じさせる第１
のスイッチ手段と、リプロダクションステージ中の動作
時に、前記トランジスタ及び前記エレクトロルミネッセ
ンス素子を通過する電流経路を生じさせる第２のスイッ
チ手段とを有し、前記第１スイッチ手段は、前記プログ
ラミングステージ中の電流経路が前記エレクトロルミネ
ッセンス素子を通過しないように接続されていることと
する駆動回路が提供される。
【００１１】本発明の第３の様態によれば、エレクトロ
ルミネッセンス装置の画素を駆動するための駆動回路で
あって、前記画素はエレクトロルミネッセンス素子を有
し、前記回路は、前記エレクトロルミネッセンス素子に
供給される電流の制御用に動作すべく接続されたトラン
ジスタと、プログラミングステージ中に、前記トランジ
スタの動作電圧を蓄積するために接続された容量素子
と、前記プログラミングステージ中の動作時に、前記ト
ランジスタを通過する電流経路を生じさせる第１のスイ
ッチ手段と、リプロダクションステージ中の動作時に、
前記トランジスタ及び前記エレクトロルミネッセンス素
子を通過する電流経路を生じさせる第２のスイッチ手段
と、電流シンク（current sink）とを有し、前記第１の
スイッチ手段は、前記プログラミングステージ中の電流
経路が前記トランジスタを介して前期電流シンクへと通
じるように接続されていることを特徴とする駆動回路が
提供される。
ルミネッセンス装置の画素を駆動するための駆動回路で
あって、前記画素はエレクトロルミネッセンス素子を有
し、前記回路は、前記エレクトロルミネッセンス素子に
供給される電流の制御用に動作すべく接続されたトラン
ジスタと、プログラミングステージ中に、前記トランジ
スタの動作電圧を蓄積するために接続された容量素子
と、前記プログラミングステージ中の動作時に、前記ト
ランジスタを通過する電流経路を生じさせる第１のスイ
ッチ手段と、リプロダクションステージ中の動作時に、
前記トランジスタ及び前記エレクトロルミネッセンス素
子を通過する電流経路を生じさせる第２のスイッチ手段
と、電流シンク（current sink）とを有し、前記第１の
スイッチ手段は、前記プログラミングステージ中の電流
経路が前記トランジスタを介して前期電流シンクへと通
じるように接続されていることを特徴とする駆動回路が
提供される。
【００１２】本発明の第４の様態によれば、エレクトロ
ルミネッセンス素子への電流供給を制御する方法であっ
て、プログラミングステージ中に、前記エレクトロルミ
ネッセンス素子を通過しない電流経路を提供するステッ
プと、リプロダクションステージ中に、前記エレクトロ
ルミネッセンス素子を通過する電流経路を提供するステ
ップとを有する方法が提供される。
ルミネッセンス素子への電流供給を制御する方法であっ
て、プログラミングステージ中に、前記エレクトロルミ
ネッセンス素子を通過しない電流経路を提供するステッ
プと、リプロダクションステージ中に、前記エレクトロ
ルミネッセンス素子を通過する電流経路を提供するステ
ップとを有する方法が提供される。
【００１３】本発明の第５の様態によれば、エレクトロ
ルミネッセンス素子への電流供給を制御する方法であっ
て、プログラミングステージ中に、電流シンクへと接続
された電流経路を提供するステップと、リプロダクショ
ンステージ中に、前記エレクトロルミネッセンス素子を
通過する電流経路を提供するステップとを有する方法が
提供される。
ルミネッセンス素子への電流供給を制御する方法であっ
て、プログラミングステージ中に、電流シンクへと接続
された電流経路を提供するステップと、リプロダクショ
ンステージ中に、前記エレクトロルミネッセンス素子を
通過する電流経路を提供するステップとを有する方法が
提供される。
【００１４】本発明の第６の様態によれば、前記本発明
の第１から第３の様態のいずれかに係る駆動回路を１つ
又は２つ以上備えたエレクトロルミネッセンスディスプ
レイ装置が提供される。
の第１から第３の様態のいずれかに係る駆動回路を１つ
又は２つ以上備えたエレクトロルミネッセンスディスプ
レイ装置が提供される。
【００１５】本発明の第７の様態によれば、本発明の前
記第６の様態に係るエレクトロルミネッセンスディスプ
レイ装置を用いた電子機器が提供される。
記第６の様態に係るエレクトロルミネッセンスディスプ
レイ装置を用いた電子機器が提供される。
【００１６】本発明の第８の様態によれば、電流駆動素
子を有する回路であって、この回路は、前記電流駆動素
子を含む第１の電流経路と、前記電流駆動素子を含まな
い第２の電流経路とを有する回路が提供される。
子を有する回路であって、この回路は、前記電流駆動素
子を含む第１の電流経路と、前記電流駆動素子を含まな
い第２の電流経路とを有する回路が提供される。
【００１７】本発明の第９の様態によれば、電流駆動素
子を有する回路であって、この回路は、前記電流駆動素
子を通過する電流を流す第１の電流経路と、前記電流駆
動素子を通過する電流を流さない第２の電流経路とを有
する回路が提供される。本発明の第１０の様態によれ
ば、電流駆動素子と、前記電流駆動素子への電流供給を
制御するトランジスタとを備えた回路を駆動する方法で
あって、所定の電流に基づいて前記トランジスタのゲー
ト電圧を決定するステップを有する方法が提供される。
子を有する回路であって、この回路は、前記電流駆動素
子を通過する電流を流す第１の電流経路と、前記電流駆
動素子を通過する電流を流さない第２の電流経路とを有
する回路が提供される。本発明の第１０の様態によれ
ば、電流駆動素子と、前記電流駆動素子への電流供給を
制御するトランジスタとを備えた回路を駆動する方法で
あって、所定の電流に基づいて前記トランジスタのゲー
ト電圧を決定するステップを有する方法が提供される。
【００１８】本発明によれば、プログラミングステージ
中は、電流制御トランジスタによる、電流駆動素子への
電流供給はないということに気づくであろう。本発明の
エレクトロルミネッセンス装置では、このエレクトロル
ミネッセンス装置によって表示される画像の質を損なう
ことなく、画素駆動回路を実現することができる。本発
明では、プログラミングステージ及びリプロダクション
ステージにおいて、等しい電流が流されて従来技術に比
べ、トータルな電力消費を低減させる効果をも有する。
さらに、従来技術は高バイアスの電圧を必要としたのに
対して、本発明の回路は、通常の供給電圧により動作さ
せることができる。実際、本発明ではプログラミング電
流の経路とリプロダクション電流の経路とを分けること
ができる。これにより、多くの効果が得られる。例え
ば、プログラミングステージにおいて、有機エレクトロ
ルミネッセンス素子を通過する電流が無ければ、プログ
ラミングステージをより高速に動作させることができ
る。なぜならば、このような構成では、有機エレクトロ
ルミネッセンス素子の寄生容量（parasitic capacitanc
e）により引き起こされる低速化を防止することができ
るからである。
中は、電流制御トランジスタによる、電流駆動素子への
電流供給はないということに気づくであろう。本発明の
エレクトロルミネッセンス装置では、このエレクトロル
ミネッセンス装置によって表示される画像の質を損なう
ことなく、画素駆動回路を実現することができる。本発
明では、プログラミングステージ及びリプロダクション
ステージにおいて、等しい電流が流されて従来技術に比
べ、トータルな電力消費を低減させる効果をも有する。
さらに、従来技術は高バイアスの電圧を必要としたのに
対して、本発明の回路は、通常の供給電圧により動作さ
せることができる。実際、本発明ではプログラミング電
流の経路とリプロダクション電流の経路とを分けること
ができる。これにより、多くの効果が得られる。例え
ば、プログラミングステージにおいて、有機エレクトロ
ルミネッセンス素子を通過する電流が無ければ、プログ
ラミングステージをより高速に動作させることができ
る。なぜならば、このような構成では、有機エレクトロ
ルミネッセンス素子の寄生容量（parasitic capacitanc
e）により引き起こされる低速化を防止することができ
るからである。
【００１９】
【発明の実施の形態】本発明の実施形態について、さら
に実例によって、添付の図面を参照しつつ説明する。こ
れらはあくまでも例示に過ぎない。
に実例によって、添付の図面を参照しつつ説明する。こ
れらはあくまでも例示に過ぎない。
【００２０】本発明の第１の実施形態に係る画素駆動回
路を図３に示す。トランジスタＴ２は、有機エレクトロ
ルミネッセンス素子（ＯＥＬＤ）への駆動電流を供給す
るアナログ電流コントローラとして動作する。また、蓄
積容量素子(ストレージキャパシタ)Ｃ１は、トランジス
タＴ２のゲート及びソースの間に接続されている。図２
の回路においては、プログラミングステージ中に、電流
源がトランジスタＴ１を経由してトランジスタＴ２のソ
ースに接続され、そのため、有機エレクトロルミネッセ
ンス素子に電流が供給される。本発明に係る本実施形態
では、トランジスタＴ１は、プログラミングステージ中
にトランジスタＴ２を電流シンクへと接続する。つま
り、本発明では、プログラミングステージ中にＴ２を介
して有機エレクトロルミネッセンス素子に流れる電流は
ゼロである。図３の回路において、トランジスタＴ２の
ドレインは、トランジスタＴ３のソース−ドレイン経路
を介して、トランジスタＴ１のソースに接続されてい
る。トランジスタＴ１のソースはトランジスタＴ２のゲ
ートに接続され、トランジスタＴ１とＴ３のゲートは互
いに接続されている。Ｔ１とＴ３のゲートには、プログ
ラミング電圧Ｖｐが印加される。プログラミングステー
ジ中オフにされるトランジスタＴ４は、Ｔ２のドレイン
とＴ３のソースを有機エレクトロルミネッセンス素子
（ＯＥＬＤ）に接続している。プログラミングステージ
中、トランジスタＴ１は、トランジスタＴ２を、接地も
しくは基準電圧に接続された電流シンクに接続する。
路を図３に示す。トランジスタＴ２は、有機エレクトロ
ルミネッセンス素子（ＯＥＬＤ）への駆動電流を供給す
るアナログ電流コントローラとして動作する。また、蓄
積容量素子(ストレージキャパシタ)Ｃ１は、トランジス
タＴ２のゲート及びソースの間に接続されている。図２
の回路においては、プログラミングステージ中に、電流
源がトランジスタＴ１を経由してトランジスタＴ２のソ
ースに接続され、そのため、有機エレクトロルミネッセ
ンス素子に電流が供給される。本発明に係る本実施形態
では、トランジスタＴ１は、プログラミングステージ中
にトランジスタＴ２を電流シンクへと接続する。つま
り、本発明では、プログラミングステージ中にＴ２を介
して有機エレクトロルミネッセンス素子に流れる電流は
ゼロである。図３の回路において、トランジスタＴ２の
ドレインは、トランジスタＴ３のソース−ドレイン経路
を介して、トランジスタＴ１のソースに接続されてい
る。トランジスタＴ１のソースはトランジスタＴ２のゲ
ートに接続され、トランジスタＴ１とＴ３のゲートは互
いに接続されている。Ｔ１とＴ３のゲートには、プログ
ラミング電圧Ｖｐが印加される。プログラミングステー
ジ中オフにされるトランジスタＴ４は、Ｔ２のドレイン
とＴ３のソースを有機エレクトロルミネッセンス素子
（ＯＥＬＤ）に接続している。プログラミングステージ
中、トランジスタＴ１は、トランジスタＴ２を、接地も
しくは基準電圧に接続された電流シンクに接続する。
【００２１】図３の回路は、プログラミングステージ
中、Ｔ４がオフで、Ｔ１及びＴ３がオンの状態で動作す
る。オンの状態のＴ３は、Ｔ２をダイオードとして動作
させる効果を有する。また、Ｔ１は、このダイオードを
データ電流シンクへと接続する。その結果、容量素子Ｃ
１は蓄電（電荷の蓄積）する（又は、前フレーム中に蓄
積された電圧に依存して放電する）。容量素子Ｃ１は、
トランジスタＴ２のゲート−ソース間電圧に応じて蓄電
し、その結果、リプロダクションステージ中に有機エレ
クトロルミネッセンス素子への電流供給を制御すること
になる電圧（ＶGS2、データ電流IDATに対応）を蓄積す
る。プログラミングステージの終了時に、Ｔ１及びＴ３
はオフとなる。このフレームの残りの期間のために、電
圧ＶGS2がＣ１に蓄積される。回路図及びこの説明から
容易に理解されるように、本発明によれば、電流源を提
供するためのバイアス電圧は特に必要ない。つまり、図
３における供給電圧（ＶDD）は、Ｔ２及び有機エレクト
ロルミネッセンス素子により決定され、電流源の電力用
の高電圧は特に必要ない。この回路に必要となる電圧は
最大でも、明らかに、図２の回路において必要となる大
きさよりも小さい。
中、Ｔ４がオフで、Ｔ１及びＴ３がオンの状態で動作す
る。オンの状態のＴ３は、Ｔ２をダイオードとして動作
させる効果を有する。また、Ｔ１は、このダイオードを
データ電流シンクへと接続する。その結果、容量素子Ｃ
１は蓄電（電荷の蓄積）する（又は、前フレーム中に蓄
積された電圧に依存して放電する）。容量素子Ｃ１は、
トランジスタＴ２のゲート−ソース間電圧に応じて蓄電
し、その結果、リプロダクションステージ中に有機エレ
クトロルミネッセンス素子への電流供給を制御すること
になる電圧（ＶGS2、データ電流IDATに対応）を蓄積す
る。プログラミングステージの終了時に、Ｔ１及びＴ３
はオフとなる。このフレームの残りの期間のために、電
圧ＶGS2がＣ１に蓄積される。回路図及びこの説明から
容易に理解されるように、本発明によれば、電流源を提
供するためのバイアス電圧は特に必要ない。つまり、図
３における供給電圧（ＶDD）は、Ｔ２及び有機エレクト
ロルミネッセンス素子により決定され、電流源の電力用
の高電圧は特に必要ない。この回路に必要となる電圧は
最大でも、明らかに、図２の回路において必要となる大
きさよりも小さい。
【００２２】Ｔ４がオフの状態にあるプログラミングス
テージ開始時には、デバイスを通じて放電される寄生容
量現象を有機エレクトロルミネッセンス素子（ＯＥＬ
Ｄ）が示す。Ｃ１の蓄電速度は、プログラミングステー
ジにかかる時間を決定する。本発明の実施形態の回路に
おいては、Ｃ１の容量は比較的小さくすることができ、
そのため蓄電は非常に高速に行われる。その結果、Ｔ２
から有機エレクトロルミネッセンス素子に電流が全く供
給されない期間は、フレーム全体と較べると非常に短
い。これらのことと人間の眼の残像効果とから、表示さ
れる画像には、認識可能な劣化は生じない。
テージ開始時には、デバイスを通じて放電される寄生容
量現象を有機エレクトロルミネッセンス素子（ＯＥＬ
Ｄ）が示す。Ｃ１の蓄電速度は、プログラミングステー
ジにかかる時間を決定する。本発明の実施形態の回路に
おいては、Ｃ１の容量は比較的小さくすることができ、
そのため蓄電は非常に高速に行われる。その結果、Ｔ２
から有機エレクトロルミネッセンス素子に電流が全く供
給されない期間は、フレーム全体と較べると非常に短
い。これらのことと人間の眼の残像効果とから、表示さ
れる画像には、認識可能な劣化は生じない。
【００２３】Ｃ１が蓄電されてＴ３がオフになった後、
Ｔ３のオフ抵抗は、このフレームの残り期間中、Ｃ１に
印加された電圧に影響を与え得るので、Ｔ３のオフ抵抗
が重要になることがある。そのため、Ｔ３のゲート−ソ
ース間容量は、Ｃ１に比較して小さいことが望ましい。
Ｔ３のオフ抵抗は、このフレームの残り期間中、Ｃ１に
印加された電圧に影響を与え得るので、Ｔ３のオフ抵抗
が重要になることがある。そのため、Ｔ３のゲート−ソ
ース間容量は、Ｃ１に比較して小さいことが望ましい。
【００２４】リプロダクション電圧ＶRは、トランジス
タＴ４のゲートに印加される。図３の回路における、リ
プロダクションステージの開始時には、Ｔ４はオンであ
り、Ｔ１及びＴ３はオフのままである。その結果、Ｔ２
は、Ｃ１によりバイアスされたＶGS2により電流源とし
て動作し、電流を有機エレクトロルミネッセンス素子に
供給する。リプロダクションステージの終了時には、Ｔ
４はオフにされ、Ｔ１及びＴ３はオフのままとどまる。
これにより1つのサイクルが終了する。この駆動波形
は、図３に示されている。
タＴ４のゲートに印加される。図３の回路における、リ
プロダクションステージの開始時には、Ｔ４はオンであ
り、Ｔ１及びＴ３はオフのままである。その結果、Ｔ２
は、Ｃ１によりバイアスされたＶGS2により電流源とし
て動作し、電流を有機エレクトロルミネッセンス素子に
供給する。リプロダクションステージの終了時には、Ｔ
４はオフにされ、Ｔ１及びＴ３はオフのままとどまる。
これにより1つのサイクルが終了する。この駆動波形
は、図３に示されている。
【００２５】図４は、本発明に係る第２の実施形態を示
している。図４の回路は、トランジスタＴ３の接続形態
が図３の回路と異なっている。図４の回路では、Ｔ１は
Ｔ３のドレイン−ソース経路を経由してＣ１に接続され
ている。図４の回路は、プログラミングステージ中にＴ
３が電流経路上に位置していないという点で図３の回路
よりも好ましい。それ以外の動作及び効果の点では、第
２の実施形態は第１の実施形態と同じである。
している。図４の回路は、トランジスタＴ３の接続形態
が図３の回路と異なっている。図４の回路では、Ｔ１は
Ｔ３のドレイン−ソース経路を経由してＣ１に接続され
ている。図４の回路は、プログラミングステージ中にＴ
３が電流経路上に位置していないという点で図３の回路
よりも好ましい。それ以外の動作及び効果の点では、第
２の実施形態は第１の実施形態と同じである。
【００２６】図５は、アクティブマトリックスディスプ
レイにおける多数の画素を示す回路図である。各画素
は、図４に示された回路に合わせて実現されている。図
示を簡単にするために、モノクロのディスプレイ装置が
示されている。この回路はアクティブマトリクス型のも
のなので、同じ行（row）の画素は、同時に選択され
る。トランジスタＴ３が、画素の選択を担っている。そ
のため、Ｔ３のソース端子は画素の列（column）によっ
て共有される電流データ線に接続されている。このた
め、Ｔ３の漏れ電流は最小に抑える必要がある。Ｔ１に
マルチゲートストラクチャ（multi−gate structure）
を使用することにより、確実に漏れ電流を最小化するこ
とができる。マルチゲートストラクチャに加えて、ＬＤ
Ｄ構造を使用することにより、さらに漏れ電流を減少さ
せることができる。
レイにおける多数の画素を示す回路図である。各画素
は、図４に示された回路に合わせて実現されている。図
示を簡単にするために、モノクロのディスプレイ装置が
示されている。この回路はアクティブマトリクス型のも
のなので、同じ行（row）の画素は、同時に選択され
る。トランジスタＴ３が、画素の選択を担っている。そ
のため、Ｔ３のソース端子は画素の列（column）によっ
て共有される電流データ線に接続されている。このた
め、Ｔ３の漏れ電流は最小に抑える必要がある。Ｔ１に
マルチゲートストラクチャ（multi−gate structure）
を使用することにより、確実に漏れ電流を最小化するこ
とができる。マルチゲートストラクチャに加えて、ＬＤ
Ｄ構造を使用することにより、さらに漏れ電流を減少さ
せることができる。
【００２７】図６は、ある有機エレクトロルミネッセン
ス素子装置における画素駆動回路の実装状態を表す模式
的断面図である。図６において、符号１３２は正孔注入
層を示し、符号１３３は有機エレクトロルミネッセンス
層を示し、符号１５１は抵抗もしくは分離体を示す。ス
イッチング薄膜トランジスタ１２１及びｎチャンネル型
の電流薄膜トランジスタ（current thin film transist
or）１２２には、例えば公知の薄膜トランジスタ液晶デ
ィスプレイ装置などにおいて使用されるような、トップ
ゲートストラクチャ（top-gate structure）や最高温度
が摂氏６００度以下の製造方法などの、低温ポリシリコ
ン薄膜トランジスタに通常使用される構造及び方法を採
用する。しかし、その他の構造や方法なども使用可能で
ある。
ス素子装置における画素駆動回路の実装状態を表す模式
的断面図である。図６において、符号１３２は正孔注入
層を示し、符号１３３は有機エレクトロルミネッセンス
層を示し、符号１５１は抵抗もしくは分離体を示す。ス
イッチング薄膜トランジスタ１２１及びｎチャンネル型
の電流薄膜トランジスタ（current thin film transist
or）１２２には、例えば公知の薄膜トランジスタ液晶デ
ィスプレイ装置などにおいて使用されるような、トップ
ゲートストラクチャ（top-gate structure）や最高温度
が摂氏６００度以下の製造方法などの、低温ポリシリコ
ン薄膜トランジスタに通常使用される構造及び方法を採
用する。しかし、その他の構造や方法なども使用可能で
ある。
【００２８】正置（forward oriented）有機エレクトロ
ルミネッセンスディスプレイ素子１３１は、アルミニウ
ム製画素電極１１５、ＩＴＯ製の対向する電極１１６、
正孔注入層１３２、及び有機エレクトロルミネッセンス
層１３３から構成される。正置有機エレクトロルミネッ
センスディスプレイ素子１３１において、有機エレクト
ロルミネッセンスディスプレイ装置の電流の向きは、Ｉ
ＴＯ製の対向する電極１１６からアルミニウム製画素電
極１１５への向きに設定することができる。
ルミネッセンスディスプレイ素子１３１は、アルミニウ
ム製画素電極１１５、ＩＴＯ製の対向する電極１１６、
正孔注入層１３２、及び有機エレクトロルミネッセンス
層１３３から構成される。正置有機エレクトロルミネッ
センスディスプレイ素子１３１において、有機エレクト
ロルミネッセンスディスプレイ装置の電流の向きは、Ｉ
ＴＯ製の対向する電極１１６からアルミニウム製画素電
極１１５への向きに設定することができる。
【００２９】正孔注入層１３２及び有機エレクトロルミ
ネッセンス層は、抵抗１５１を画素間の分離構造体とし
て利用しつつ、インクジェット式印字方法により形成す
ることができる。ＩＴＯ製の対向する電極１１６は、ス
パッタリングにより形成することができる。しかし、こ
れらの構成要素すべてを形成するために、これ以外の方
法を用いることも可能である。
ネッセンス層は、抵抗１５１を画素間の分離構造体とし
て利用しつつ、インクジェット式印字方法により形成す
ることができる。ＩＴＯ製の対向する電極１１６は、ス
パッタリングにより形成することができる。しかし、こ
れらの構成要素すべてを形成するために、これ以外の方
法を用いることも可能である。
【００３０】本発明を用いたディスプレイパネル全体の
典型的なレイアウトを図７に模式的に示す。このパネル
は、アナログ電流プログラム式画素を有するアクティブ
マトリクス型有機エレクトロルミネッセンス素子２０
０、レベルシフタを有する一体化（integrated）薄膜ト
ランジスタ走査ドライバ２１０、フレキシブルＴＡＢテ
ープ２２０、及び一体化ＲＡＭ／コントローラ（integr
ated RAM/controller）付き外部アナログドライバＬＳ
Ｉ２３０から構成される。もちろんこれは、本発明を利
用して実現可能なパネル構成の一例に過ぎない。
典型的なレイアウトを図７に模式的に示す。このパネル
は、アナログ電流プログラム式画素を有するアクティブ
マトリクス型有機エレクトロルミネッセンス素子２０
０、レベルシフタを有する一体化（integrated）薄膜ト
ランジスタ走査ドライバ２１０、フレキシブルＴＡＢテ
ープ２２０、及び一体化ＲＡＭ／コントローラ（integr
ated RAM/controller）付き外部アナログドライバＬＳ
Ｉ２３０から構成される。もちろんこれは、本発明を利
用して実現可能なパネル構成の一例に過ぎない。
【００３１】有機エレクトロルミネッセンスディスプレ
イ装置の構造は、上記のものに限定されるものではな
い。その他の構造も適用可能である。
イ装置の構造は、上記のものに限定されるものではな
い。その他の構造も適用可能である。
【００３２】例えば図３の回路を参照すると、本発明で
はデータ電流源を（この例では有機エレクトロルミネッ
センス素子に）提供していることが解る。この回路は、
容易に、増幅された及び／又は複数レベルの（電流）出
力を提供するように拡張することができる。そのような
回路の原理は、図８を参照しつつ理解することができ
る。図８の回路は、図３の回路に加えて、追加の駆動ト
ランジスタＴ５及び追加のスイッチングトランジスタＴ
６を有する。Ｔ５のソースは、ＶDDに接続されており、
そのゲートには、トランジスタＴ２のゲートと同じ駆動
電圧信号が印加される。トランジスタＴ５のドレインは
トランジスタＴ６のドレインと直列に接続されており、
Ｔ６のソースはトランジスタＴ２、Ｔ３、及びＴ４の共
通接続箇所に接続されている。トランジスタＴ６のゲー
トはトランジスタＴ４のゲートに接続されている。トラ
ンジスタＴ２の特性がＷ／Ｌであり、トランジスタＴ５
の特性が（Ｎ−１）Ｗ／Ｌとなるように選択されると仮
定される場合は、以下のような電流の増幅が得られる。 Ｉout＝Iin×N Iinは電流シンクを流れる電流、すなわち図３及び図４
におけるIDATである。Ioutは有機エレクトロルミネッセ
ンス素子を流れる電流である。そのため、図８の回路を
使用すると、図３及び図４の回路と比較して、有機エレ
クトロルミネッセンス素子を通過する電流は等しく保ち
つつ、ＩDATの値を低減させることができる。ＩDATの値
を低減させることにより、回路の動作速度を増加させる
効果を奏する。また、IDATの値を低減させることによ
り、画素マトリクスを通過する間に発生する伝送損失を
低減させるという効果も奏する。この効果は、大型ディ
スプレイパネルに関しては特に重要である。
はデータ電流源を（この例では有機エレクトロルミネッ
センス素子に）提供していることが解る。この回路は、
容易に、増幅された及び／又は複数レベルの（電流）出
力を提供するように拡張することができる。そのような
回路の原理は、図８を参照しつつ理解することができ
る。図８の回路は、図３の回路に加えて、追加の駆動ト
ランジスタＴ５及び追加のスイッチングトランジスタＴ
６を有する。Ｔ５のソースは、ＶDDに接続されており、
そのゲートには、トランジスタＴ２のゲートと同じ駆動
電圧信号が印加される。トランジスタＴ５のドレインは
トランジスタＴ６のドレインと直列に接続されており、
Ｔ６のソースはトランジスタＴ２、Ｔ３、及びＴ４の共
通接続箇所に接続されている。トランジスタＴ６のゲー
トはトランジスタＴ４のゲートに接続されている。トラ
ンジスタＴ２の特性がＷ／Ｌであり、トランジスタＴ５
の特性が（Ｎ−１）Ｗ／Ｌとなるように選択されると仮
定される場合は、以下のような電流の増幅が得られる。 Ｉout＝Iin×N Iinは電流シンクを流れる電流、すなわち図３及び図４
におけるIDATである。Ioutは有機エレクトロルミネッセ
ンス素子を流れる電流である。そのため、図８の回路を
使用すると、図３及び図４の回路と比較して、有機エレ
クトロルミネッセンス素子を通過する電流は等しく保ち
つつ、ＩDATの値を低減させることができる。ＩDATの値
を低減させることにより、回路の動作速度を増加させる
効果を奏する。また、IDATの値を低減させることによ
り、画素マトリクスを通過する間に発生する伝送損失を
低減させるという効果も奏する。この効果は、大型ディ
スプレイパネルに関しては特に重要である。
【００３３】もちろん、追加のトランジスタＴ５及びＴ
６からなる回路の段をさらに追加することもできる。図
９に（Ａ、Ｂなどで）示すように、直列接続され、それ
ぞれ個別のゲート駆動信号を受信するスイッチングトラ
ンジスタＴ６によって、有機エレクトロルミネッセンス
素子を通過する様々な電流値を選択することができる。
その結果、出力光の輝度を様々に指定することができ
る。
６からなる回路の段をさらに追加することもできる。図
９に（Ａ、Ｂなどで）示すように、直列接続され、それ
ぞれ個別のゲート駆動信号を受信するスイッチングトラ
ンジスタＴ６によって、有機エレクトロルミネッセンス
素子を通過する様々な電流値を選択することができる。
その結果、出力光の輝度を様々に指定することができ
る。
【００３４】図３乃至図９に示した回路は、薄膜トラン
ジスタ（薄膜トランジスタ）技術を用いて実現すること
が好ましく、最も好ましくはポリシリコン薄膜トランジ
スタである。
ジスタ（薄膜トランジスタ）技術を用いて実現すること
が好ましく、最も好ましくはポリシリコン薄膜トランジ
スタである。
【００３５】本発明は、携帯電話、コンピュータ、ＣＤ
プレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子
機器に対して特に有効である。もちろんこれらに限られ
るものではない。
プレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子
機器に対して特に有効である。もちろんこれらに限られ
るものではない。
【００３６】上述の有機エレクトロルミネッセンスディ
スプレイ装置を使用した電子機器について幾つか以下に
説明する。
スプレイ装置を使用した電子機器について幾つか以下に
説明する。
【００３７】＜１：モバイルコンピュータ＞上述の実施
形態のうちの１つによるディスプレイ装置を適用したモ
バイルパーソナルコンピュータの例について次に説明す
る。
形態のうちの１つによるディスプレイ装置を適用したモ
バイルパーソナルコンピュータの例について次に説明す
る。
【００３８】図１０は、このパーソナルコンピュータの
構成を表す等角投影図である。図中、パーソナルコンピ
ュータ１１００は、キーボード１１０２を含む本体１１
０４、及びディスプレイユニット１１０６を備える。こ
のディスプレイユニット１１０６は、本発明により製造
されたディスプレイパネルを用いて上述の様に実現され
ている。
構成を表す等角投影図である。図中、パーソナルコンピ
ュータ１１００は、キーボード１１０２を含む本体１１
０４、及びディスプレイユニット１１０６を備える。こ
のディスプレイユニット１１０６は、本発明により製造
されたディスプレイパネルを用いて上述の様に実現され
ている。
【００３９】＜２：携帯電話＞次に、携帯電話のディス
プレイ部分に本発明のディスプレイ装置を適用した例に
ついて説明する。図１１は、この携帯電話の構成を表す
等角投影図である。図中、携帯電話１２００は、複数の
操作キー１２０２、スピーカ１２０４、マイク１２０
６、及びディスプレイパネル１００を備える。このディ
スプレイパネル１００は、本発明により製造されたディ
スプレイパネルを用いて上述の様に実現されている。
プレイ部分に本発明のディスプレイ装置を適用した例に
ついて説明する。図１１は、この携帯電話の構成を表す
等角投影図である。図中、携帯電話１２００は、複数の
操作キー１２０２、スピーカ１２０４、マイク１２０
６、及びディスプレイパネル１００を備える。このディ
スプレイパネル１００は、本発明により製造されたディ
スプレイパネルを用いて上述の様に実現されている。
【００４０】＜３：デジタルスチルカメラ＞次に、有機
エレクトロルミネッセンスディスプレイ装置をファイン
ダーとして用いたデジタルスチルカメラについて説明す
る。図１２はこのデジタルスチルカメラの構成、及び外
部装置への接続の概要を表す等角投影図である。
エレクトロルミネッセンスディスプレイ装置をファイン
ダーとして用いたデジタルスチルカメラについて説明す
る。図１２はこのデジタルスチルカメラの構成、及び外
部装置への接続の概要を表す等角投影図である。
【００４１】通常のカメラは、被写体の光学画像をフィ
ルムに感光させるが、デジタルスチルカメラ１３００
は、例えば、電荷結合素子（ＣＣＤ）を用いて光電変換
により、被写体の光学画像から画像信号を生成する。こ
のデジタルスチルカメラ１３００は、ケース１３０２の
後面に、ＣＣＤからの画像信号に基づき表示を行う有機
エレクトロルミネッセンス素子１００を備える。そのた
め、このディスプレイパネル１００は、被写体を表示す
るファインダーとして機能する。光学レンズ及びＣＣＤ
を有する受光ユニット（photo acceptance unit）１３
０４が、ケース１３０２の前面（図の後方）に備わって
いる。
ルムに感光させるが、デジタルスチルカメラ１３００
は、例えば、電荷結合素子（ＣＣＤ）を用いて光電変換
により、被写体の光学画像から画像信号を生成する。こ
のデジタルスチルカメラ１３００は、ケース１３０２の
後面に、ＣＣＤからの画像信号に基づき表示を行う有機
エレクトロルミネッセンス素子１００を備える。そのた
め、このディスプレイパネル１００は、被写体を表示す
るファインダーとして機能する。光学レンズ及びＣＣＤ
を有する受光ユニット（photo acceptance unit）１３
０４が、ケース１３０２の前面（図の後方）に備わって
いる。
【００４２】撮影者が有機エレクトロルミネッセンス素
子パネル１００に表示された被写体画像を決定し、シャ
ッターを開放するとＣＣＤからの画像信号が伝送され、
回路基板１３０８内のメモリに保存される。このデジタ
ルスチルカメラ１３００では、ケース１３０２の側面に
ビデオ信号出力端子１３１２及びデータ通信用入出力端
子１３１４が設けられている。図に示されているよう
に、必要に応じて、ＴＶモニタ１４３０及びパーソナル
コンピュータ１４４０を、それぞれ、ビデオ信号端子１
３１２及び入出力端子１３１４に接続する。所定の操作
により、回路基板１３０８のメモリに保存された画像信
号が、ＴＶモニタ１４３０及びパーソナルコンピュータ
１４４０への出力となる。
子パネル１００に表示された被写体画像を決定し、シャ
ッターを開放するとＣＣＤからの画像信号が伝送され、
回路基板１３０８内のメモリに保存される。このデジタ
ルスチルカメラ１３００では、ケース１３０２の側面に
ビデオ信号出力端子１３１２及びデータ通信用入出力端
子１３１４が設けられている。図に示されているよう
に、必要に応じて、ＴＶモニタ１４３０及びパーソナル
コンピュータ１４４０を、それぞれ、ビデオ信号端子１
３１２及び入出力端子１３１４に接続する。所定の操作
により、回路基板１３０８のメモリに保存された画像信
号が、ＴＶモニタ１４３０及びパーソナルコンピュータ
１４４０への出力となる。
【００４３】図１０に示したパーソナルコンピュータ、
図１１の携帯電話、及び図１２のデジタルスチルカメラ
以外の電子機器の例としては、有機エレクトロルミネッ
センス素子ＴＶセット、ビューファインダー式及びモニ
タリング式のビデオテープ録画器、カーナビゲーション
システム、ポケットベル（登録商標）、電子ノート、電
卓、ワードプロセッサ、ワークステーション、ＴＶ電
話、ＰＯＳシステム端末、及びタッチパネル付きデバイ
ス等が挙げられる。無論、上述の有機エレクトロルミネ
ッセンス装置はこれらの電子機器のディスプレイ部分に
適用可能である。
図１１の携帯電話、及び図１２のデジタルスチルカメラ
以外の電子機器の例としては、有機エレクトロルミネッ
センス素子ＴＶセット、ビューファインダー式及びモニ
タリング式のビデオテープ録画器、カーナビゲーション
システム、ポケットベル（登録商標）、電子ノート、電
卓、ワードプロセッサ、ワークステーション、ＴＶ電
話、ＰＯＳシステム端末、及びタッチパネル付きデバイ
ス等が挙げられる。無論、上述の有機エレクトロルミネ
ッセンス装置はこれらの電子機器のディスプレイ部分に
適用可能である。
【００４４】本発明の駆動回路は、ディスプレイユニッ
トの画素内に配置するのみならず、ディスプレイユニッ
ト外に配置することも可能である。
トの画素内に配置するのみならず、ディスプレイユニッ
ト外に配置することも可能である。
【００４５】前述の説明では、本発明の駆動回路は種々
のディスプレイ装置を例として説明した。本発明の駆動
回路の用途は、ディスプレイ装置にとどまらず、例え
ば、磁気抵抗ＲＡＭ、容量センサ（capacitance senso
r）、電荷センサ（charge sensor）、ＤＮＡセンサ、暗
視カメラ、及びその他多くの装置なども含まれる。
のディスプレイ装置を例として説明した。本発明の駆動
回路の用途は、ディスプレイ装置にとどまらず、例え
ば、磁気抵抗ＲＡＭ、容量センサ（capacitance senso
r）、電荷センサ（charge sensor）、ＤＮＡセンサ、暗
視カメラ、及びその他多くの装置なども含まれる。
【００４６】図１３は、本発明の駆動回路の磁気ＲＡＭ
への応用を示している。図１３では、磁気ヘッドを符号
ＭＨで示している。
への応用を示している。図１３では、磁気ヘッドを符号
ＭＨで示している。
【００４７】図１４は、本発明の駆動回路の磁気抵抗素
子への応用を示している。図１４では、磁気ヘッドを符
号ＭＨで、磁気レジスタを符号ＭＲで示している。
子への応用を示している。図１４では、磁気ヘッドを符
号ＭＨで、磁気レジスタを符号ＭＲで示している。
【００４８】図１５は、本発明の駆動回路の容量セン
サ、又は電荷センサへの応用を示している。図１５で
は、センス容量素子（sense capacitor）を符号Ｃsense
で示している。図１５の回路は、指紋センサやＤＮＡな
どこの他の用途にも応用可能である。
サ、又は電荷センサへの応用を示している。図１５で
は、センス容量素子（sense capacitor）を符号Ｃsense
で示している。図１５の回路は、指紋センサやＤＮＡな
どこの他の用途にも応用可能である。
【００４９】図１６は、本発明の駆動回路の暗視カメラ
への応用を示している。図１６では、光伝導体を符号Ｒ
で示している。
への応用を示している。図１６では、光伝導体を符号Ｒ
で示している。
【００５０】上述の特定された説明において示された実
施形態では、各トランジスタはｐチャンネル型トランジ
スタとして示された。このことは本発明の限定的要素で
はない。例えば、図１７は、図４の回路の変形例の簡単
な概要を示したものである。図１７の回路では、駆動ト
ランジスタをｐチャンネル型のままとした以外、ｎチャ
ンネル型のトランジスタを使用している。
施形態では、各トランジスタはｐチャンネル型トランジ
スタとして示された。このことは本発明の限定的要素で
はない。例えば、図１７は、図４の回路の変形例の簡単
な概要を示したものである。図１７の回路では、駆動ト
ランジスタをｐチャンネル型のままとした以外、ｎチャ
ンネル型のトランジスタを使用している。
【００５１】図３から図１６までに関して説明された構
成には、本発明の範囲から逸脱することなく、種々の変
更や改良が可能であることが当業者には明らかであろ
う。
成には、本発明の範囲から逸脱することなく、種々の変
更や改良が可能であることが当業者には明らかであろ
う。
【図１】 ２個のトランジスタを使用した、従来の有機
エレクトロルミネッセンス素子画素駆動回路を示してい
る。
エレクトロルミネッセンス素子画素駆動回路を示してい
る。
【図２】 しきい値電圧補償機能を有する、公知の電流
プログラム式有機エレクトロルミネッセンス素子駆動回
路を示している。
プログラム式有機エレクトロルミネッセンス素子駆動回
路を示している。
【図３】 本発明の第１の実施形態による画素駆動回路
を示している。
を示している。
【図４】 本発明の第２の実施形態による画素駆動回路
を示している。
を示している。
【図５】 マトリックス状ディスプレイにおける複数の
画素を示している。各画素は図４の回路を使用してい
る。
画素を示している。各画素は図４の回路を使用してい
る。
【図６】 本発明の一実施形態による有機エレクトロル
ミネッセンス素子及び画素駆動回路の実装状態を示す模
式的断面図である。
ミネッセンス素子及び画素駆動回路の実装状態を示す模
式的断面図である。
【図７】 本発明による有機エレクトロルミネッセンス
ディスプレイパネルの概略平面図である。
ディスプレイパネルの概略平面図である。
【図８】 本発明による画素駆動回路の別の実施形態を
示している。
示している。
【図９】 本発明による画素駆動回路の別の実施形態を
示している。
示している。
【図１０】 本発明の画素駆動回路を有するディスプレ
イ装置を使用したモバイルパーソナルコンピュータの模
式図である。
イ装置を使用したモバイルパーソナルコンピュータの模
式図である。
【図１１】 本発明の画素駆動回路を有するディスプレ
イ装置を使用した携帯電話の模式図である。
イ装置を使用した携帯電話の模式図である。
【図１２】 本発明の画素駆動回路を有するディスプレ
イ装置を使用したデジタルカメラの模式図である。
イ装置を使用したデジタルカメラの模式図である。
【図１３】 本発明の駆動回路の磁気ＲＡＭへの応用を
示している。
示している。
【図１４】 本発明の駆動回路の磁気抵抗素子への応用
を示している。
を示している。
【図１５】 本発明の駆動回路の容量センサ又は電荷セ
ンサへの応用を示している。
ンサへの応用を示している。
【図１６】 本発明の駆動回路の暗視カメラへの応用を
示している。
示している。
【図１７】 図４の回路の変形例の概要を簡単に示して
いる。
いる。
Ｔ1、Ｔ2、Ｔ3、Ｔ4 トランジスタ
Ｃ1 蓄積容量
ＶP プログラム電圧
ＶDD 供給電圧
ＩDD データ電流
ＶR リプロダクション電圧
１３２ 正孔注入層
１３３ 有機エレクトロルミネッセンス層
１５１ 抵抗
１２１ スイッチング薄膜トランジスタ
１２２ ｎチャンネル型電流薄膜トランジスタ
１３１ 有機エレクトロルミネッセンスディスプレイ
１１５、１１６ 画素電極
２００ アクティブマトリクス型有機エレクトロルミ
ネッセンス素子 ２１０ 薄膜トランジスタスキャンニングドライバ ２２０ フレキシブルＴＡＢテープ ２３０ 外部アナログドライバ １１００ パーソナルコンピュータ １２００ 携帯電話 １３００ デジタルスチルカメラ
ネッセンス素子 ２１０ 薄膜トランジスタスキャンニングドライバ ２２０ フレキシブルＴＡＢテープ ２３０ 外部アナログドライバ １１００ パーソナルコンピュータ １２００ 携帯電話 １３００ デジタルスチルカメラ
Claims (38)
- 【請求項１】 プログラミングステージ（programming
stage）及びリプロダクションステージ（reproduction
stage）を有するステージにおいて動作する駆動回路で
あって、 前記回路は、 それぞれが前記回路を通過する複数の電流経路と、 電流駆動素子と、 前記電流駆動素子に供給される電流の制御用に動作すべ
く接続されたトランジスタと、 プログラミングステージ中に前記トランジスタの動作電
圧を蓄積するために接続された容量素子と、 前記電流経路を制御するスイッチ手段とを備え、 この回路構成（the arrangement）では、前記電流経路
の１つが前記電流駆動素子を含まないことを特徴とする
駆動回路。 - 【請求項２】 ＥＬ（エレクトロルミネッセンス）装置
の画素を駆動するための駆動回路であって、 前記画素はエレクトロルミネッセンス素子を有し、 前記回路は、 前記エレクトロルミネッセンス素子に供給される電流の
制御用に動作すべく接続されたトランジスタと、 プログラミングステージ中に、前記トランジスタの動作
電圧を蓄積するために接続された容量素子と、 前記プログラミングステージ中の動作時に、前記トラン
ジスタを通過する電流経路を生じさせる第１のスイッチ
手段と、 リプロダクションステージ中の動作時に、前記トランジ
スタ及び前記エレクトロルミネッセンス素子を通過する
電流経路を生じさせる第２のスイッチ手段とを有し、 前記第１スイッチ手段は、前記プログラミングステージ
中の前記電流経路が前記エレクトロルミネッセンス素子
を通過しないように接続されていることを特徴とする駆
動回路。 - 【請求項３】 エレクトロルミネッセンス装置の画素を
駆動するための駆動回路であって、前記画素はエレクト
ロルミネッセンス素子を有し、 前記回路は、 前記エレクトロルミネッセンス素子に供給される電流の
制御用に動作すべく接続されたトランジスタと、 プログラミングステージ中に、前記トランジスタの動作
電圧を蓄積するために接続された容量素子と、 前記プログラミングステージ中の動作時に、前記トラン
ジスタを通過する電流経路を生じさせる第１のスイッチ
手段と、 リプロダクションステージ中の動作時に、前記トランジ
スタ及び前記エレクトロルミネッセンス素子を通過する
電流経路を生じさせる第２のスイッチ手段と、 電流シンクとを有し、 前記第１のスイッチ手段は、前記プログラミングステー
ジ中の前記電流経路が前記トランジスタを介して前期電
流シンクへと通じるように接続されていることを特徴と
する駆動回路。 - 【請求項４】 請求項２又は３のいずれかに記載の駆動
回路において、前記第１及び第２のスイッチ手段は、そ
れぞれ互いに独立した制御信号により制御されることを
特徴とする駆動回路。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
の駆動回路であって、さらに、前記プログラミングステ
ージ中に前記トランジスタをダイオードとして動作させ
るべくバイアス(bias)するように接続された第３のスイ
ッチ手段を有する駆動回路。 - 【請求項６】 請求項５に記載の駆動回路において、前
記第３のスイッチ手段は、前記第１のスイッチ手段を前
記トランジスタのソース−ドレイン電流経路に接続する
ことを特徴とする駆動回路。 - 【請求項７】 請求項５に記載の駆動回路において、前
記第３のスイッチ手段は、前記第１のスイッチ手段を前
記トランジスタのゲートに接続することを特徴とする駆
動回路。 - 【請求項８】 請求項２乃至７のいずれかに記載の駆動
回路において、前記トランジスタと並列に追加のトラン
ジスタが接続され、追加スイッチ手段が前記トランジス
タ及び前記追加トランジスタの双方のドレイン間を接続
し、前記追加トランジスタのゲートは前記トランジスタ
のゲートに接続されていることを特徴とする駆動回路。 - 【請求項９】 請求項８に記載の駆動回路において、そ
れぞれ追加スイッチ手段を有する複数の追加のトランジ
スタを有し、各追加トランジスタ及び追加スイッチ手段
は前述の様に（as aforesaid）接続され、前記追加スイ
ッチ手段は互いに直列に接続されていることを特徴とす
る駆動回路。 - 【請求項１０】 先行する各請求項のいずれかに記載の
駆動回路において、前記回路は、ポリシリコン薄膜トラ
ンジスタを用いて実現されていることを特徴とする駆動
回路。 - 【請求項１１】 エレクトロルミネッセンス素子への電
流供給を制御する方法であって、 プログラミングステージ中に、前記エレクトロルミネッ
センス素子を通過しない電流経路を提供するステップ
と、 リプロダクションステージ中に、前記エレクトロルミネ
ッセンス素子を通過する電流経路を提供するステップと
を有する方法。 - 【請求項１２】 エレクトロルミネッセンス素子への電
流供給を制御する方法であって、 プログラミングステージ中に、電流シンクへと接続され
た電流経路を提供するステップと、 リプロダクションステージ中に、前記エレクトロルミネ
ッセンス素子を通過する電流経路を提供するステップと
を有する方法。 - 【請求項１３】 請求項１乃至請求項１０のいずれかに
記載の駆動回路を１つ又は２つ以上備えたエレクトロル
ミネッセンスディスプレイ装置。 - 【請求項１４】 請求項１３に記載のエレクトロルミネ
ッセンスディスプレイ装置を用いた電子機器。 - 【請求項１５】 請求項５に記載の駆動回路において、
前記第３のスイッチ手段は、前記容量素子と前記第１の
スイッチ手段との間に配置されていることを特徴とする
駆動回路。 - 【請求項１６】 請求項１乃至１０のいずれかに記載の
駆動回路において、前記トランジスタは、ｐチャンネル
型の薄膜トランジスタであることを特徴とする駆動回
路。 - 【請求項１７】 請求項５に記載の駆動回路において、
前記第１、第２、及び第３のスイッチ手段は、それぞれ
ｎチャンネル型の薄膜トランジスタであることを特徴と
する駆動回路。 - 【請求項１８】 電流駆動素子を有する回路であって、 この回路は、 前記電流駆動素子を含む第１の電流経路と、 前記電流駆動素子を含まない第２の電流経路とを有する
回路。 - 【請求項１９】 電流駆動素子を有する回路であって、 この回路は、 前記電流駆動素子に電流が流れる第１の電流経路と、 前記電流駆動素子に電流が流れない第２の電流経路とを
有する回路。 - 【請求項２０】 請求項１８又は請求項１９のいずれか
に記載の回路であって、さらに、前記電流駆動素子に供
給される電流を制御するためのトランジスタを有する回
路。 - 【請求項２１】 請求項２０に記載の回路において、前
記第２の電流経路は、この第２の電流経路が電源に接続
可能となるように配置されていることを特徴とする回
路。 - 【請求項２２】 請求項２０に記載の回路において、前
記第２の電流経路は、さらに、第１のスイッチ手段を有
することを特徴とする回路。 - 【請求項２３】 請求項２０に記載の回路において、前
記第２の電流経路は、前記トランジスタ及び、このトラ
ンジスタを通過する電流の流れを決定する別のトランジ
スタのうち少なくとも一つを有することを特徴とする回
路。 - 【請求項２４】 請求項２０に記載の回路であって、さ
らに、前記トランジスタのゲートに接続された容量素子
を有する回路。 - 【請求項２５】 請求項２４に記載の回路であって、さ
らに、前記電流駆動素子と前記トランジスタとの間に配
置された第２のスイッチ手段を有する回路。 - 【請求項２６】 請求項２５に記載の回路であって、さ
らに、前記第１のスイッチ手段と前記容量素子との間に
配置された第３のスイッチ手段を有する回路。 - 【請求項２７】 請求項２５に記載の回路において、前
記第１のスイッチ手段及び第２のスイッチ手段は、それ
ぞれ別個の制御信号によって制御されることを特徴とす
る回路。 - 【請求項２８】 請求項１８又は請求項１９のいずれか
に記載の回路において、前記電流駆動素子は、有機エレ
クトロルミネッセンス素子であることを特徴とする回
路。 - 【請求項２９】 請求項２０に記載の回路において、前
記トランジスタは、ｐチャンネル型の薄膜トランジスタ
であることを特徴とする回路。 - 【請求項３０】 請求項２６に記載の回路において、前
記第１、第２、及び第３のスイッチ手段は、ｎチャンネ
ル型の薄膜トランジスタであることを特徴とする回路。 - 【請求項３１】 請求項２０に記載の回路において、前
記第１の電流経路及び前記第２の電流経路は、前記トラ
ンジスタを含むことを特徴とする回路。 - 【請求項３２】 複数の画素と、 電流駆動素子を有する回路を備えた少なくとも１つの画
素と、 データ信号によって電流を決定する電流決定手段とを有
する電気光学装置であって、 前記回路は、 前記電流駆動素子を含む第１の電流経路と、 前記電流駆動素子を含まない第２の電流経路とを備える
ことを特徴とする電気光学装置。 - 【請求項３３】 請求項３２に記載の電気光学装置を含
む電子機器。 - 【請求項３４】 請求項１８又は請求項１９に記載の回
路において、前記第２の電流経路は、電流シンクに接続
されていることを特徴とする回路。 - 【請求項３５】 請求項２１に記載の回路において、前
記第２の電流経路は電流シンクに接続されていることを
特徴とする回路。 - 【請求項３６】 電流駆動素子と、 前記電流駆動素子への電流供給を制御するトランジスタ
とを備えた回路を駆動する方法であって、 所定の電流に基づいて前記トランジスタのゲート電圧を
決定するステップを有することを特徴とする方法。 - 【請求項３７】 請求項３６に記載の方法であって、さ
らに、前記電流駆動素子への電流を供給するステップを
有する方法。 - 【請求項３８】 請求項３６に記載の方法において、前
記トランジスタのゲート電圧を所定の電流に基づいて決
定するステップ中は、前記電流駆動素子への電流の供給
が無いことを特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208518A JP4556354B2 (ja) | 2001-07-09 | 2001-07-09 | 駆動回路、装置、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208518A JP4556354B2 (ja) | 2001-07-09 | 2001-07-09 | 駆動回路、装置、及び電子機器 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005270474A Division JP4556814B2 (ja) | 2005-09-16 | 2005-09-16 | 装置、装置の駆動方法及び電子機器 |
| JP2005270475A Division JP2006072377A (ja) | 2005-09-16 | 2005-09-16 | 回路、装置、及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003022049A true JP2003022049A (ja) | 2003-01-24 |
| JP2003022049A5 JP2003022049A5 (ja) | 2005-11-04 |
| JP4556354B2 JP4556354B2 (ja) | 2010-10-06 |
Family
ID=19044318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001208518A Expired - Lifetime JP4556354B2 (ja) | 2001-07-09 | 2001-07-09 | 駆動回路、装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4556354B2 (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043995A (ja) * | 2001-07-31 | 2003-02-14 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型ｏｌｅｄ表示装置およびその駆動方法 |
| JP2003076327A (ja) * | 2001-09-05 | 2003-03-14 | Nec Corp | 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置 |
| JP2003195811A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイスとその駆動方法 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004110015A (ja) * | 2002-08-30 | 2004-04-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| JP2004354427A (ja) * | 2003-05-27 | 2004-12-16 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
| JP2005010223A (ja) * | 2003-06-16 | 2005-01-13 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
| JP2005070227A (ja) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JPWO2003091977A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルのドライバ回路 |
| JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
| US7046240B2 (en) | 2001-08-29 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment |
| JP2006162773A (ja) * | 2004-12-03 | 2006-06-22 | Canon Inc | 電流プログラミング装置および電流プログラミング方法 |
| US7405712B2 (en) | 2003-10-28 | 2008-07-29 | Seiko Epson Corporation | Method for driving electro-optical device, electro-optical device and electronic equipment |
| JP2008242496A (ja) * | 2001-08-29 | 2008-10-09 | Nec Corp | 電流負荷デバイス |
| US7446739B2 (en) | 2003-04-25 | 2008-11-04 | Seiko Epson Corporation | Electro-optical device, method to drive the same, and electronic apparatus |
| US7502002B2 (en) | 2003-11-20 | 2009-03-10 | Seiko Epson Corporation | Pixel circuit, electro-optical device, and electronic apparatus |
| KR100893482B1 (ko) | 2007-08-23 | 2009-04-17 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| US7852297B2 (en) | 2002-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7924246B2 (en) | 2004-09-30 | 2011-04-12 | Seiko Epson Corporation | Pixel circuit, method of driving pixel, and electronic apparatus |
| JP2012068657A (ja) * | 2004-11-30 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8242989B2 (en) | 2008-01-18 | 2012-08-14 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and driving method thereof |
| JP2013178578A (ja) * | 2001-09-21 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2015028635A (ja) * | 2005-06-30 | 2015-02-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9013376B2 (en) | 2006-07-03 | 2015-04-21 | Seiko Epson Corporation | Light emitting device, method of driving pixel circuit, and driving circuit |
| US9207504B2 (en) | 2006-04-06 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2017182085A (ja) * | 2001-10-24 | 2017-10-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN111986615A (zh) * | 2020-08-27 | 2020-11-24 | 武汉华星光电技术有限公司 | 像素电路及显示面板 |
| WO2021084683A1 (ja) * | 2019-10-31 | 2021-05-06 | シャープ株式会社 | 表示装置、画素回路、および、その駆動方法 |
| US11238784B1 (en) | 2020-08-27 | 2022-02-01 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Pixel circuit and display panel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| JP2002517806A (ja) * | 1998-06-12 | 2002-06-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス電界発光表示装置 |
| JP2002215095A (ja) * | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | 発光ディスプレイの画素駆動回路 |
-
2001
- 2001-07-09 JP JP2001208518A patent/JP4556354B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| JP2002517806A (ja) * | 1998-06-12 | 2002-06-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス電界発光表示装置 |
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2002215095A (ja) * | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | 発光ディスプレイの画素駆動回路 |
Cited By (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043995A (ja) * | 2001-07-31 | 2003-02-14 | Matsushita Electric Ind Co Ltd | アクティブマトリックス型ｏｌｅｄ表示装置およびその駆動方法 |
| US7046240B2 (en) | 2001-08-29 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment |
| JP2003195811A (ja) * | 2001-08-29 | 2003-07-09 | Nec Corp | 電流負荷デバイスとその駆動方法 |
| US8482491B2 (en) | 2001-08-29 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment |
| JP2008242496A (ja) * | 2001-08-29 | 2008-10-09 | Nec Corp | 電流負荷デバイス |
| US7411586B2 (en) | 2001-08-29 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment |
| JP4603233B2 (ja) * | 2001-08-29 | 2010-12-22 | 日本電気株式会社 | 電流負荷素子の駆動回路 |
| US8704736B2 (en) | 2001-08-29 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment |
| US8982021B2 (en) | 2001-08-29 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment |
| JP2003076327A (ja) * | 2001-09-05 | 2003-03-14 | Nec Corp | 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置 |
| JP4650601B2 (ja) * | 2001-09-05 | 2011-03-16 | 日本電気株式会社 | 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置 |
| US9368527B2 (en) | 2001-09-21 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US8895983B2 (en) | 2001-09-21 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US9165952B2 (en) | 2001-09-21 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US9847381B2 (en) | 2001-09-21 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US9876063B2 (en) | 2001-09-21 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| JP2013178578A (ja) * | 2001-09-21 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US9876062B2 (en) | 2001-09-21 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US10068953B2 (en) | 2001-09-21 | 2018-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method of light emitting device and electronic device |
| US9892679B2 (en) | 2001-10-24 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2017182085A (ja) * | 2001-10-24 | 2017-10-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10679550B2 (en) | 2001-10-24 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JPWO2003091977A1 (ja) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Ｅｌ表示パネルのドライバ回路 |
| JP2004046129A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP4566523B2 (ja) * | 2002-05-17 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7852297B2 (en) | 2002-05-17 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4489373B2 (ja) * | 2002-05-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2004046128A (ja) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004110015A (ja) * | 2002-08-30 | 2004-04-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| US7446739B2 (en) | 2003-04-25 | 2008-11-04 | Seiko Epson Corporation | Electro-optical device, method to drive the same, and electronic apparatus |
| JP4581337B2 (ja) * | 2003-05-27 | 2010-11-17 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
| JP2004354427A (ja) * | 2003-05-27 | 2004-12-16 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
| JP4547873B2 (ja) * | 2003-06-16 | 2010-09-22 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
| JP2005010223A (ja) * | 2003-06-16 | 2005-01-13 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
| JP4595300B2 (ja) * | 2003-08-21 | 2010-12-08 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP2005070227A (ja) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| US7405712B2 (en) | 2003-10-28 | 2008-07-29 | Seiko Epson Corporation | Method for driving electro-optical device, electro-optical device and electronic equipment |
| US7502002B2 (en) | 2003-11-20 | 2009-03-10 | Seiko Epson Corporation | Pixel circuit, electro-optical device, and electronic apparatus |
| JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
| US7924246B2 (en) | 2004-09-30 | 2011-04-12 | Seiko Epson Corporation | Pixel circuit, method of driving pixel, and electronic apparatus |
| JP2012068657A (ja) * | 2004-11-30 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2006162773A (ja) * | 2004-12-03 | 2006-06-22 | Canon Inc | 電流プログラミング装置および電流プログラミング方法 |
| US9640558B2 (en) | 2005-06-30 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| US11444106B2 (en) | 2005-06-30 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| US10903244B2 (en) | 2005-06-30 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| US10224347B2 (en) | 2005-06-30 | 2019-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| JP2015028635A (ja) * | 2005-06-30 | 2015-02-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11442317B2 (en) | 2006-04-06 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9958736B2 (en) | 2006-04-06 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US10684517B2 (en) | 2006-04-06 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9213206B2 (en) | 2006-04-06 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9207504B2 (en) | 2006-04-06 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9013376B2 (en) | 2006-07-03 | 2015-04-21 | Seiko Epson Corporation | Light emitting device, method of driving pixel circuit, and driving circuit |
| KR100893482B1 (ko) | 2007-08-23 | 2009-04-17 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| US8558767B2 (en) | 2007-08-23 | 2013-10-15 | Samsung Display Co., Ltd. | Organic light emitting display and driving method thereof |
| US8242989B2 (en) | 2008-01-18 | 2012-08-14 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and driving method thereof |
| WO2021084683A1 (ja) * | 2019-10-31 | 2021-05-06 | シャープ株式会社 | 表示装置、画素回路、および、その駆動方法 |
| US11854483B2 (en) | 2019-10-31 | 2023-12-26 | Sharp Kabushiki Kaisha | Display device, pixel circuit, and method for driving same |
| CN114586092A (zh) * | 2019-10-31 | 2022-06-03 | 夏普株式会社 | 显示装置、像素电路及其驱动方法 |
| CN111986615A (zh) * | 2020-08-27 | 2020-11-24 | 武汉华星光电技术有限公司 | 像素电路及显示面板 |
| WO2022041329A1 (zh) * | 2020-08-27 | 2022-03-03 | 武汉华星光电技术有限公司 | 像素电路及显示面板 |
| US11238784B1 (en) | 2020-08-27 | 2022-02-01 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Pixel circuit and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4556354B2 (ja) | 2010-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4556354B2 (ja) | 駆動回路、装置、及び電子機器 | |
| KR100603804B1 (ko) | 유기 전계 발광 표시장치용 전류 샘플링 회로 | |
| US7551151B2 (en) | Electronic circuit, electroluminescent display device, electro-optical device, electronic apparatus, method of controlling the current supply to an organic electroluminescent pixel, and method for driving a circuit | |
| EP1170719B1 (en) | Current driven electrooptical device, e.g. organic electroluminescent display, with complementary driving transistors to counteract threshold voltage variations | |
| US9576526B2 (en) | Semiconductor device | |
| KR100493555B1 (ko) | 구동 회로, 구동 방법, 전기 광학 장치 및 전자 장치 | |
| JP2004302211A (ja) | 画素回路、電気光学装置および電子機器 | |
| JP2003323153A (ja) | 発光装置 | |
| JP3849466B2 (ja) | 駆動回路、電気光学装置、駆動回路の駆動方法、有機エレクトロルミネッセンス装置及び電子機器 | |
| JP4556814B2 (ja) | 装置、装置の駆動方法及び電子機器 | |
| JP2003186436A (ja) | 電子回路及びその駆動方法、電気光学装置、及び電子機器 | |
| JP2004219466A (ja) | 電子回路、エレクトロルミネッセンスディスプレイ装置、電気光学装置、電子機器、有機エレクトロルミネッセンス画素への電流供給を制御する方法、及び回路を駆動する方法 | |
| JP2006072377A (ja) | 回路、装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20010731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4556354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |