JP2003186436A - 電子回路及びその駆動方法、電気光学装置、及び電子機器 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】ＥＬ素子等の電流駆動素子に適切な駆動電流を
供給することができる電子回路及びその駆動方法、電気
光学装置、及び電子機器を提供する。 【解決手段】 電流駆動素子と、そのソースおよびドレ
インのうちの一端が電流駆動素子に接続しそのソースお
よびドレインのうち他端が電源線に接続する第１のトラ
ンジスタと、その一端が第１のトランジスタのゲートに
接続しその他端が電源線に接続する容量素子と、そのソ
ースまたはドレインのうち一端が第１のトランジスタの
ゲートに接続しそのソースまたはドレインのうち他端が
データ線に接続しそのゲートが走査線に接続する第２の
トランジスタと、を含んで構成される電子回路におい
て、第２のトランジスタのソースまたはドレインのうち
前記他端に接続する抵抗素子と、そのゲートが抵抗素子
の一端に接続しそのソースとドレインとが抵抗素子と直
列に接続する第３のトランジスタとを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は有機エレクトロル
ミネッセンス素子などの電流駆動素子に用いる電子回路
及びその駆動方法、電気光学装置、及び電子機器に関
し、とくに電流駆動素子に対して適切な駆動電流を供給
するための技術に関する。

【０００２】

【従来の技術】近年、従来のＬＣＤ素子に変わる次世代
の発光デバイスとして、有機エレクトロルミネッセンス
素子が注目されている。有機エレクトロルミネッセンス
素子は、低消費電力であり、視野角依存性が少なく、自
発光型のため、これを表示パネルに応用した場合にはバ
ックライトや反射光が必要ないといった、様々な優れた
特性を有している。

【０００３】ところで、よく知られているように、有機
エレクトロルミネッセンス素子は、いわゆる電流駆動素
子であり、このような電流駆動素子の駆動回路として
は、従来、図１６に示す回路が知られている。この回路
は、第１の電流駆動素子Ｌと、そのソースが第１の電流
駆動素子に接続しそのドレインが電源線Ｖに接続する第
１のトランジスタＴｒ１と、その一端が第１のトランジ
スタＴｒ１のゲートに接続しその他端が電源線Ｖに接続
する容量素子Ｃと、そのドレインが第１のトランジスタ
Ｔｒ１のゲートに接続しそのソースがデータ線に接続し
そのゲートが走査線に接続する第２のトランジスタＴｒ
２と、を備えて構成される。

【０００４】第２のトランジスタＴｒ２は、走査線Ｓか
らゲートに供給される選択電位Ｖ_{se l}によりオン・オフ
制御が行われ、このオン期間中にデータ線Ｄから供給さ
れる電圧信号Ｖsigにより容量素子Ｃに所定の電荷が蓄
電される（プログラミングステージ）。そして、この電
荷により容量素子Ｃの端子間に生じる電圧により、第１
のトランジスタＴｒ１のゲートに所定の電圧が印加さ
れ、この電圧に応じた量の駆動電流Ｉ_Ｌが、電源線Ｖか
ら電流駆動素子Ｌに供給される（表示ステージ）。

【０００５】

【発明が解決しようとする課題】ところで、有機エレク
トロルミネッセンス素子などの電流駆動素子Ｌにおけ
る、例えばその抵抗値などの特性は、初期状態（例え
ば、使用開始時）や累積使用時間、使用環境（温度や湿
度等）等の使用環境の違いなどにより変動することがあ
り、この変動は、例えば、電流駆動素子Ｌが液晶パネル
等に適用された場合には、輝度ムラなどの原因となるこ
とがある。

【０００６】この発明は、このような問題に鑑みてなさ
れたもので、電流駆動素子に適切な駆動電流を供給する
ことができる電子回路及びその駆動方法、電気光学装
置、及び電子機器を提供することを目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
の、本発明の第１の電子回路は、第１の電流駆動素子
と、そのソースおよびドレインのうちの一端が第１の電
流駆動素子に接続しそのソースおよびドレインのうち他
端が電源線に接続する第１のトランジスタと、その一端
が前記第１のトランジスタのゲートに接続しその他端が
前記電源線に接続する容量素子と、そのソースまたはド
レインのうち一端が前記第１のトランジスタのゲートに
接続しそのソースまたはドレインのうち他端がデータ線
に接続しそのゲートが走査線に接続する第２のトランジ
スタと、前記第２のトランジスタのソースまたはドレイ
ンのうち前記他端に接続する抵抗素子と、そのゲートが
前記抵抗素子の一端に接続しそのソースとドレインとが
前記抵抗素子と直列に接続する第３のトランジスタとを
含むこと、を特徴とする。

【０００８】また、本発明の第２の電子回路は、第１の
電流駆動素子と、前記第１の電流駆動素子が接続する第
１のトランジスタと、そのソースまたはドレインのうち
一端が前記第１のトランジスタのソースまたはドレイン
のうちの一端に接続しそのソースまたはドレインのうち
他端が電源線に接続する第２のトランジスタと、その一
端が前記第２のトランジスタのゲートに接続しその他端
が前記電源線に接続する容量素子と、そのソースまたは
ドレインのうち一端が第２のトランジスタのゲートに接
続し、そのゲートが走査線に接続する第３のトランジス
タと、そのソースまたはドレインのうち一端が前記第３
のトランジスタのソースまたはドレインのうちの前記一
端とは異なる他端に接続しそのゲートが走査線に接続す
る第４のトランジスタと、その一端が前記第１のトラン
ジスタのソースまたはドレインのうちの一端に接続しそ
の他端が前記第３のトランジスタのソースまたはドレイ
ンのうちの前記他端に接続する抵抗素子とを含むこと、
を特徴とする。

【０００９】また、本発明の第３の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうち一端
が第１の電流駆動素子に接続しそのソースまたはドレイ
ンのうち他端が電源線に接続する第１のトランジスタ
と、そのソースまたはドレインのうち一端が前記電源線
に接続しそのゲートが前記第１のトランジスタのゲート
に接続する第２のトランジスタと、その一端が前記電源
線に接続しその他端が前記第１のトランジスタおよび前
記第２のトランジスタのゲートに接続する容量素子と、
そのソースまたはドレインのうち一端が前記第１のトラ
ンジスタおよび前記第２のトランジスタのゲートに接続
しそのゲートが第１の走査線に接続する第３のトランジ
スタと、そのソースまたはドレインのうち一端が前記第
３のトランジスタのソースまたはドレインのうちの前記
一端とは異なる他端に接続しそのゲートが第２の走査線
に接続しそのソースまたはドレインのうちの他端がデー
タ線に接続する第４のトランジスタと、前記第２のトラ
ンジスタのソースまたはドレインのうちの前記一端とは
異なる他端と前記第４のトランジスタのソースまたはド
レインのうちの前記一端との間に接続する抵抗素子とを
含むこと、を特徴とする。

【００１０】また、本発明の第４の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうち一端
が第１の電流駆動素子に接続しそのソースまたはドレイ
ンのうち他端が電源線に接続する第１のトランジスタ
と、その一端が第１のトランジスタのゲートに接続しそ
の他端が前記電源線に接続する容量素子と、そのソース
またはドレインのうち一端が前記第１のトランジスタの
ゲートおよび前記容量素子の前記一端および前記電源線
に接続しそのソースまたはドレインのうち他端がデータ
線に接続しそのゲートが走査線に接続する第２のトラン
ジスタと、前記第２のトランジスタのソースまたはドレ
インのうちの前記他端に接続する抵抗素子とを含むこ
と、を特徴とする。

【００１１】また、本発明の第５の電子回路は、第１の
電流駆動素子と、第１の電流駆動素子が接続する第１の
トランジスタと、そのソースまたはドレインのうち一端
が第１のトランジスタのソースまたはドレインのうち一
端に接続しそのソースまたはドレインのうち他端が電源
線に接続する第２のトランジスタと、そのソースまたは
ドレインのうち一端が前記第２のトランジスタのゲート
に接続しそのゲートが走査線に接続する第３のトランジ
スタと、その一端が前記第３のトランジスタの前記一端
とは異なる他端に接続し、その他端が前記電源線に接続
する容量素子と、そのソースまたはドレインのうち一端
が前記第３のトランジスタの前記一端に接続しそのゲー
トが走査線に接続する第４のトランジスタと、その一端
が前記第４のトランジスタのソースまたはドレインのう
ちの前記一端とは異なる他端に接続し、その他端がデー
タ線に接続する抵抗素子とを含むこと、を特徴とする。

【００１２】また、本発明の第６の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうち一端
が第１の電流駆動素子に接続しそのソースまたはドレイ
ンのうち他端が電源線に接続する第１のトランジスタ
と、そのソースまたはドレインのうち一端が電源線に接
続しそのゲートが第１のトランジスタのゲートに接続す
る第２のトランジスタと、その一端が前記電源線に接続
しその他端が前記第１のトランジスタおよび前記第２の
トランジスタのゲートに接続する容量素子と、そのソー
スまたはドレインのうちの一端が第１のトランジスタお
よび第２のトランジスタのゲートに接続しそのゲートが
第１の走査線に接続する第３のトランジスタと、そのソ
ースまたはドレインのうち一端が前記第３のトランジス
タのソースまたはドレインのうち前記一端とは異なる他
端に接続しそのゲートが第２の走査線に接続しそのソー
スまたはドレインのうち他端がデータ線に接続する第４
のトランジスタと、その一端が前記第４のトランジスタ
のソースまたはドレインのうちの前記一端とは異なる他
端に接続しその他端がデータ線に接続する抵抗素子とを
含むこと、を特徴とする電子回路。

【００１３】また、本発明の第７の電子回路は、第１の
電流駆動素子と、そのソースまたはドレインのうちの一
端が第１の電流駆動素子に接続しそのソースまたはドレ
インのうち他端が電源線に接続する第１のトランジスタ
と、その一端が前記第１のトランジスタのゲートに接続
しその他端が前記電源線に接続する容量素子と、そのソ
ースまたはドレインのうち一端が前記第１のトランジス
タのゲートに接続しそのソースまたはドレインのうち他
端がデータ線に接続しそのゲートが走査線に接続する第
２のトランジスタと、を含む単位回路が、前記走査線と
前記データ線との交点に対応させて配置された電子回路
であって、前記データ線の前記各単位回路における前記
第２のトランジスタのソースまたはドレインのうちの前
記他端に共通して接続された抵抗素子とを含むこと、を
特徴とする電子回路。

【００１４】また、本発明の第８の電子回路は、前記電
子回路であって、前記抵抗素子の経時劣化による抵抗値
の変化特性が、前記第１の電流駆動素子と同等であるこ
とを特徴とする。

【００１５】また、本発明の第９の電子回路は、前記電
子回路であって、前記抵抗素子が、第２の電流駆動素子
であることを特徴とする。

【００１６】また、本発明の第１０の電子回路は、デー
タ信号を供給する信号線と、電流駆動素子と、前記電流
駆動素子に供給する電流量を制御する電流制御手段と、
前記電流駆動素子に前記データ信号に対応する電流量を
供給するように前記電流駆動素子及び前記電流制御手段
のうち少なくともいずれか一方の特性または前記特性の
変動を補償する補償手段と、を備えることを特徴とす
る。

【００１７】また、本発明の第１１の電子回路は、前記
電子回路において、前記補償手段は、前記電流供給手段
を介して前記電流駆動素子に供給する電流量を補償する
こと、を特徴とする。

【００１８】また、本発明の第１２の電子回路は、前記
電子回路において、前記電流駆動素子の特性または前記
電流制御手段の特性の変動は温度による変動であるこ
と、を特徴とする。

【００１９】また、本発明の第１３の電子回路は、前記
電子回路において、前記電流制御手段はスイッチング素
子であること、を特徴とする。

【００２０】また、本発明の第１４の電子回路は、前記
電子回路において、前記スイッチング素子はトランジス
タであること、を特徴とする。

【００２１】また、本発明の第１５の電子回路は、デー
タ信号を出力する信号線と、電流駆動素子と、前記電流
駆動素子に供給する電流量をそのソースとドレインとの
間の導通状態によって制御する第１のトランジスタと、
前記第１のトランジスタのゲートに接続された容量素子
と、を備える電子回路であって、前記電子回路の駆動時
に少なくとも前記信号線の一部を含む電流経路が生じ、
前記電流経路上には抵抗素子が配置されていること、を
特徴とする。

【００２２】また、本発明の第１６の電子回路は、前記
電子回路において、前記電流経路に流れる電流量が前記
容量素子に蓄積される電荷量に変換されること、を特徴
とする。

【００２３】また、本発明の第１７の電子回路は、前記
電子回路において、前記データ信号は電流量として前記
信号線に出力されること、を特徴とする。

【００２４】また、本発明の第１８の電子回路は、前記
電子回路において、前記抵抗素子の特性は前記電流駆動
素子の初期特性、経時変化、及び温度依存性のうち少な
くとも１つの指標となること、を特徴とする。

【００２５】ここで指標とは、例えば抵抗値などの前記
電流駆動素子の特性が変化した場合におけるその変化量
を意味し、指標は、例えば、前記電流駆動素子の特性の
変化量に応じてその駆動電流をフィードバック制御する
といった目的などに用いられる。

【００２６】また、本発明の第１９の電子回路は、トラ
ンジスタと、前記トランジスタのゲートに接続された容
量素子と、前記容量素子に蓄積された電荷量に応じて設
定された、前記トランジスタの導通状態によって、供給
される電流量が決定される電流駆動素子と、前記容量素
子と前記駆動トランジスタのソースまたはドレインとの
間に配置された抵抗素子と、を備えることを特徴とす
る。

【００２７】また、本発明の第２０の電子回路は、前記
電子回路において、前記抵抗素子が、ダイオードである
ことを特徴とする。

【００２８】また、本発明の第２１の電子回路は、前記
電子回路において、前記抵抗素子が、電流駆動素子であ
ることを特徴とする。

【００２９】また、本発明の第２２の電子回路は、前記
電子回路において、前記抵抗素子が、前記電流駆動素子
の特性または特性の変動の指標となる素子であることを
特徴とする。

【００３０】また、本発明の第２３の電子回路は、前記
電子回路において、前記電流駆動素子が電気光学素子で
あることを特徴とする。

【００３１】また、本発明の第２４の電子回路は、前記
電子回路において、前記電気光学素子が有機エレクトロ
ルミネッセンス素子であることを特徴とする。

【００３２】また、本発明の第１の電気光学装置は、前
記電子回路を駆動回路として備えることを特徴とする。

【００３３】また、本発明の第１の電子機器は、前記電
気光学装置が実装されてなることを特徴とする。

【００３４】また、本発明の第１の電子回路の駆動方法
は、トランジスタと、前記トランジスタのゲートに接続
された容量素子と、前記容量素子に蓄積された電荷量に
応じて設定された、前記駆動トランジスタの導通状態に
よって、供給される電流量が決定される電流駆動素子
と、を備えた電子回路の駆動方法であって、前記駆動ト
ランジスタと抵抗素子とを含む電流経路を通過する電流
に基づいて、前記容量素子に蓄積される電荷量を設定す
ること、を特徴とする。

【００３５】また、本発明の第２の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースおよびドレイン
のうちの一端が第１の電流駆動素子に接続しそのソース
およびドレインのうち他端が電源線に接続する第１のト
ランジスタと、その一端が前記第１のトランジスタのゲ
ートに接続しその他端が前記電源線に接続する容量素子
と、そのソースまたはドレインのうち一端が前記第１の
トランジスタのゲートに接続しそのソースまたはドレイ
ンのうち他端がデータ線に接続しそのゲートが走査線に
接続する第２のトランジスタと、前記第２のトランジス
タのソースまたはドレインのうち前記他端に接続する抵
抗素子と、そのゲートが前記抵抗素子の一端に接続しそ
のソースとドレインとが前記抵抗素子と直列に接続する
第３のトランジスタとを含んで構成される電子回路の駆
動方法であって、前記第２のトランジスタをオン状態と
し前記データ線を通じて供給される電流信号に対応する
電荷を前記容量素子に蓄電するプログラミングステージ
と、前記第２のトランジスタをオフ状態とし前記容量素
子に蓄電された電荷により生じた電圧を前記第１のトラ
ンジスタのゲートに印加することで前記電流駆動素子に
駆動電流を供給する表示ステージと、を有すること、を
特徴とする。

【００３６】また、本発明の第３の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースまたはドレイン
のうち一端が第１の電流駆動素子に接続しそのソースま
たはドレインのうち他端が電源線に接続する第１のトラ
ンジスタと、その一端が第１のトランジスタのゲートに
接続しその他端が前記電源線に接続する容量素子と、そ
のソースまたはドレインのうち一端が前記第１のトラン
ジスタのゲートおよび前記容量素子の前記一端および前
記電源線に接続しそのソースまたはドレインのうち他端
がデータ線に接続しそのゲートが走査線に接続する第２
のトランジスタと、前記第２のトランジスタのソースま
たはドレインのうちの前記他端に接続する抵抗素子とを
含んで構成される電子回路の駆動方法であって、前記第
２のトランジスタをオン状態としデータ線を通じて供給
される電流信号に対応する電荷を前記容量素子に蓄電す
るプログラミングステージと、前記第２のトランジスタ
をオフ状態とし前記容量素子に蓄電された電荷により生
じた電圧を前記第１のトランジスタのゲート電圧に印加
することで前記電流駆動素子に駆動電流を供給する表示
ステージと、を有すること、を特徴とする。

【００３７】また、本発明の第４の電子回路の駆動方法
は、第１の電流駆動素子と、前記第１の電流駆動素子が
接続する第１のトランジスタと、そのソースまたはドレ
インのうち一端が前記第１のトランジスタのソースまた
はドレインのうちの一端に接続しそのソースまたはドレ
インのうち他端が電源線に接続する第２のトランジスタ
と、その一端が前記第２のトランジスタのゲートに接続
しその他端が前記電源線に接続する容量素子と、そのソ
ースまたはドレインのうち一端が第２のトランジスタの
ゲートに接続し、そのゲートが走査線に接続する第３の
トランジスタと、そのソースまたはドレインのうち一端
が前記第３のトランジスタのソースまたはドレインのう
ちの前記一端とは異なる他端に接続しそのゲートが走査
線に接続する第４のトランジスタと、その一端が前記第
１のトランジスタのソースまたはドレインのうちの一端
に接続しその他端が前記第３のトランジスタのソースま
たはドレインのうちの前記他端に接続する抵抗素子とを
含んで構成される電子回路の駆動方法であって、前記第
１のトランジスタをオフ状態とし、前記第２のトランジ
スタおよび前記第３のトランジスタをオン状態として、
前記データ線を通じて供給される電流信号に対応する電
荷を前記容量素子に蓄電するプログラミングステージ
と、前記第１のトランジスタをオン状態とし、前記第２
のトランジスタおよび前記第３のトランジスタをオフ状
態として、前記容量素子に蓄電された電荷により生じた
電圧を前記第２のトランジスタのゲートに印加すること
により前記電流駆動素子に駆動電流を供給する表示ステ
ージと、を有すること、を特徴とする。

【００３８】また、本発明の第５の電子回路の駆動方法
は、第１の電流駆動素子と、第１の電流駆動素子が接続
する第１のトランジスタと、そのソースまたはドレイン
のうち一端が第１のトランジスタのソースまたはドレイ
ンのうち一端に接続しそのソースまたはドレインのうち
他端が電源線に接続する第２のトランジスタと、そのソ
ースまたはドレインのうち一端が前記第２のトランジス
タのゲートに接続しそのゲートが走査線に接続する第３
のトランジスタと、その一端が前記第３のトランジスタ
の前記一端とは異なる他端に接続し、その他端が前記電
源線に接続する容量素子と、そのソースまたはドレイン
のうち一端が前記第３のトランジスタの前記一端に接続
しそのゲートが走査線に接続する第４のトランジスタ
と、その一端が前記第４のトランジスタのソースまたは
ドレインのうちの前記一端とは異なる他端に接続し、そ
の他端がデータ線に接続する抵抗素子とを含んで構成さ
れる電子回路の駆動方法であって、前記第１のトランジ
スタをオフ状態とし、前記第２のトランジスタおよび前
記第３のトランジスタをオン状態として、前記データ線
を通じて供給される電流信号に対応する電荷を前記容量
素子に蓄電するプログラミングステージと、前記第１の
トランジスタをオン状態とし、前記第２のトランジスタ
および前記第３のトランジスタをオフ状態として、前記
容量素子に蓄電された電荷により生じた電圧を前記第２
のトランジスタのゲートに印加することにより前記電流
駆動素子に駆動電流を供給する表示ステージと、を有す
ること、を特徴とする。

【００３９】また、本発明の第６の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースまたはドレイン
のうち一端が第１の電流駆動素子に接続しそのソースま
たはドレインのうち他端が電源線に接続する第１のトラ
ンジスタと、そのソースまたはドレインのうち一端が前
記電源線に接続しそのゲートが前記第１のトランジスタ
のゲートに接続する第２のトランジスタと、その一端が
前記電源線に接続しその他端が前記第１のトランジスタ
および前記第２のトランジスタのゲートに接続する容量
素子と、そのソースまたはドレインのうち一端が前記第
１のトランジスタおよび前記第２のトランジスタのゲー
トに接続しそのゲートが第１の走査線に接続する第３の
トランジスタと、そのソースまたはドレインのうち一端
が前記第３のトランジスタのソースまたはドレインのう
ちの前記一端とは異なる他端に接続しそのゲートが第２
の走査線に接続しそのソースまたはドレインのうちの他
端がデータ線に接続する第４のトランジスタと、前記第
２のトランジスタのソースまたはドレインのうちの前記
一端とは異なる他端と前記第４のトランジスタのソース
またはドレインのうちの前記一端との間に接続する抵抗
素子とを含んで構成される電子回路の駆動方法であっ
て、前記第３のトランジスタおよび前記第４のトランジ
スタをオン状態として、前記データ線を通じて供給され
る電流信号に対応する電荷を前記容量素子に蓄電し、前
記容量素子に蓄電された電荷により生じた電圧を前記第
２のトランジスタのゲートに印加してこれに対応する電
流を前記第１のトランジスタに供給することで前記電流
駆動素子に電流を供給すること、を特徴とする。

【００４０】また、本発明の第７の電子回路の駆動方法
は、第１の電流駆動素子と、そのソースまたはドレイン
のうち一端が第１の電流駆動素子に接続しそのソースま
たはドレインのうち他端が電源線に接続する第１のトラ
ンジスタと、そのソースまたはドレインのうち一端が電
源線に接続しそのゲートが第１のトランジスタのゲート
に接続する第２のトランジスタと、その一端が前記電源
線に接続しその他端が前記第１のトランジスタおよび前
記第２のトランジスタのゲートに接続する容量素子と、
そのソースまたはドレインのうちの一端が第１のトラン
ジスタおよび第２のトランジスタのゲートに接続しその
ゲートが第１の走査線に接続する第３のトランジスタ
と、そのソースまたはドレインのうち一端が前記第３の
トランジスタのソースまたはドレインのうち前記一端と
は異なる他端に接続しそのゲートが第２の走査線に接続
しそのソースまたはドレインのうち他端がデータ線に接
続する第４のトランジスタと、その一端が前記第４のト
ランジスタのソースまたはドレインのうちの前記一端と
は異なる他端に接続しその他端がデータ線に接続する抵
抗素子とを含んで構成される電子回路の駆動方法であっ
て、前記第３のトランジスタおよび前記第４のトランジ
スタをオン状態として、前記データ線を通じて供給され
る電流信号に対応する電荷を前記容量素子に蓄電し、前
記容量素子に蓄電された電荷により生じた電圧を前記第
２のトランジスタのゲートに印加してこれに対応する電
流を前記第１のトランジスタに通電することで電流駆動
素子に供給すること、を特徴とする。

【００４１】そして、以上の電子回路及びその駆動方
法、電気光学装置、及び電子機器によれば、電流駆動素
子に対して適切な駆動電流を供給することができる。

【００４２】

【発明の実施の形態】＜第一実施例＞図１に本発明の第
一実施例による電子回路を示している。ダイオードとし
て表記している第１の電流駆動素子Ｌは、有機エレクト
ロルミネッセンス素子で構成される。第１の電流駆動素
子Ｌの一端には、図示しない正孔注入用電極を介して第
１のトランジスタＴｒ１のドレインが接続し、第１の電
流駆動素子Ｌの他端は陰極Ｅに接続する。また、第１の
トランジスタのソースは電源線Ｖに接続する。また、こ
の他にこの回路は、その一端が第１のトランジスタＴｒ
１のゲートに接続し他端が電源線Ｖに接続する容量素子
Ｃ、そのドレインが第１のトランジスタＴｒ１のゲート
に接続されそのソースがデータ線Ｄしそのゲートが走査
線Ｓに接続する第２のトランジスタＴｒ２、第２のトラ
ンジスタのソースに接続する抵抗素子Ｒ１、抵抗素子Ｒ
１の一端にそのゲートが接続しそのソースとドレインと
が前記抵抗素子と直列に接続する第３のトランジスタ、
などを備える。なお、抵抗素子Ｒ１としては、製造時の
初期特性、累積使用時間（経時変化）や、使用環境（温
度や湿度等）の違いなどの様々な条件による、その抵抗
値の変化特性が、第１の電流駆動素子Ｌと同等であるも
のが選択されている。

【００４３】第１のトランジスタＴｒ１および第３のト
ランジスタＴｒ３は、それぞれｐチャネル型であり、第
２のトランジスタＴｒ２は、ｎチャネル型である。各ト
ランジスタＴｒ１，Ｔｒ２，Ｔｒ３のそれぞれに、ｐチ
ャネル型もしくはｎチャネル型のいずれのタイプを用い
るかは、ここに示したケースに限られない。

【００４４】つぎに、図１の電子回路の動作について説
明する。この電子回路では、電圧信号Ｖsigに代え、第
１の電流駆動素子Ｌの発光輝度に対応する大きさに制御
された電流信号Ｉdataが、データ線Ｄから供給される。
電流信号Ｉdataは、外部回路などにより一定の大きさに
維持されるように制御される。また、第２のトランジス
タＴｒ２は、走査線Ｓを通じてゲートに印加される選択
電位Ｖ_selによりオン・オフ制御される。ここで第２の
トランジスタＴｒ２はｎチャネル型であるので、選択電
位Ｖ_selがハイレベルのときにオンとなる。

【００４５】図２は、図１の回路を駆動する場合の一例
として説明する入力信号を示すタイミングチャートであ
る。まず、走査線Ｓに供給する選択電位Ｖ_selがハイレ
ベルとなって、第２のトランジスタＴｒ２がオンとな
り、この期間内にデータ線Ｄを介して電流信号Ｉdataが
供給され、この電流信号Ｉdataに対応する電荷が容量素
子Ｃに蓄電されて容量素子Ｃの端子間電圧は変化する。
そして、これにより第１のトランジスタＴｒ１のゲート
電圧が変化し、このゲート電圧に対応する電流Ｉ _Ｌが、
電源線Ｖから供給されて第１の電流駆動素子Ｌが発光す
る。

【００４６】ここでこの回路においては、前述した様々
な要因により第１の電流駆動素子Ｌの抵抗値が変化した
場合でも、つぎの仕組みによりこの抵抗値の変化に起因
する第１の電流駆動素子Ｌの発光輝度の変化が補償され
る。すなわち、抵抗素子Ｒ１としては、累積使用時間等
に起因する抵抗値の変化特性が第１の電流駆動素子Ｌと
同等のものが選択されているため、例えば、第１の電流
駆動素子Ｌの抵抗値が変化した場合には、抵抗素子Ｒ１
の抵抗値も変化し、外部回路等が電流信号Ｉdataを一定
の大きさに維持しようとする結果、ｐチャネル型である
第３のトランジスタＴｒ３のゲート電圧が変化して第３
のトランジスタＴｒ３のドレイン−ソース間電位差を変
化させ、その結果、第２のトランジスタＴｒ２を介して
容量素子Ｃに供給される電荷量が変化し、これにより第
１のトランジスタＴｒ１のゲート電圧が変化して第１の
トランジスタＴｒ１を流れる電流が変化し、その結果、
第１の電流駆動素子Ｌの発光輝度の変化が補償されるこ
とになる。

【００４７】ここで抵抗素子Ｒ１としては、製造時の初
期特性、累積使用時間（経時変化）や、使用環境（温度
や湿度等）の違い等に起因する抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、例えば、第１の
電流駆動素子Ｌが有機エレクトロルミネッセンス素子で
ある場合、これと同等の特性を有する有機エレクトロル
ミネッセンス素子であることが好ましい。また、抵抗素
子Ｒ１と第１の電流駆動素子Ｌの特性をそろえるため、
これらは同一のプロセスにて製造することが好ましい。

【００４８】また、以上に説明した図１の回路は、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
がｐチャネル型であり、第２のトランジスタＴｒ２がｎ
チャネル型である場合であったが、これとは逆に、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
がｎチャネル型であり、第２のトランジスタＴｒ２がｐ
チャネル型である場合においても、図１の回路と同様の
仕組みにより第１の電流駆動素子Ｌの発光輝度の変化を
補償することができる。

【００４９】また、以上では、第１の電流駆動素子Ｌ
が、有機エレクトロルミネッセンス素子である場合につ
いて説明したが、第１の電流駆動素子Ｌは、例えば、ダ
イオード、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動
型メモリ、などであってもよい。

【００５０】＜第二実施例＞ＳＥタイプ図３は本発明の
第二実施例による電子回路である。ダイオードとして表
記している第１の電流駆動素子Ｌは、有機エレクトロル
ミネッセンス素子で構成される。第１の電流駆動素子Ｌ
の一端は、図示しない正孔注入用電極を介して第１のト
ランジスタＴｒ１のソースに接続し、第１の電流駆動素
子Ｌの他端は陰極Ｅに接続する。

【００５１】第１のトランジスタＴｒ１のドレインに
は、第２のトランジスタＴｒ２のドレインが接続し、第
２のトランジスタＴｒ２のソースは、電源線Ｖに接続し
ている。第２のトランジスタＴｒ２のゲートには、容量
素子Ｃの一端が接続しており、容量素子Ｃの他端は電源
線Ｖに接続している。また、第２のトランジスタＴｒ２
のゲートには、第３のトランジスタＴｒ３のドレインが
接続する。

【００５２】第３のトランジスタＴｒ３のゲートは走査
線Ｓに接続しており、第３のトランジスタＴｒ３のソー
スには、第４のトランジスタＴｒ４のドレインが接続
し、第４のトランジスタＴｒ４のゲートは、走査線Ｓに
接続している。また、この回路には、その一端が第１の
トランジスタＴｒ１のドレインに、他端が第４のトラン
ジスタＴｒ４のドレインに接続された抵抗素子Ｒ１が設
けられている。なお、抵抗素子Ｒ１としては、製造時の
初期特性、累積使用時間（経時変化）や、使用環境（温
度や湿度等）の違いなどの様々な条件による、その抵抗
値の変化特性が、第１の電流駆動素子Ｌと同等であるも
のが選択されている。

【００５３】この電子回路において、第２のトランジス
タＴｒ２は、ｐチャネル型のＴＦＴであり、第１のトラ
ンジスタＴｒ１，第３のトランジスタＴｒ３，第４のト
ランジスタＴｒ４は、それぞれｎチャネル型のＴＦＴで
ある。また、各トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，
Ｔｒ４のそれぞれに、ｐチャネル型もしくはｎチャネル
型のいずれのタイプを用いるかは、ここに示したケース
に限られない。

【００５４】つぎに、この電子回路の動作について説明
する。第３のトランジスタＴｒ３および第４のトランジ
スタＴｒ４は、走査線Ｓからそのゲートに印加される選
択電位Ｖ_ｓｅｌによりオン・オフ制御される。ここで第
３のトランジスタＴｒ３および第４のトランジスタＴｒ
４は、それぞれｎチャネル型であるため、選択電位Ｖ
_ｓｅｌがハイレベルのときにオンとなる。なお、この電
子回路では、第１の電流駆動素子Ｌの発光輝度に対応す
る大きさに制御された電流信号Ｉdataが、データ線Ｄか
ら供給される。また、電流信号Ｉdataは、外部回路など
により一定の大きさに維持されるように制御される。

【００５５】図４は、図３の回路を駆動する場合の一例
として説明する入力信号を示すタイミングチャートであ
る。このタイミングチャートに従ってこの回路の動作に
ついて説明する。まず、ｔ_０〜ｔ_１のプログラミングス
テージにおいては、走査線Ｓに供給する選択電位Ｖ
_ｓｅｌがハイレベルとなって、第３のトランジスタＴｒ
３および第４のトランジスタＴｒ４がオンとなる。ここ
でこの期間内においてゲート電圧Ｖ_ｇｐローレベルのま
ま維持される。この状態で電源線Ｖから電流信号Ｉdata
が第２のトランジスタＴｒ２に流れ込み、第２のトラン
ジスタＴｒ２のソース−ゲート間電圧により容量素子Ｃ
に電流信号Ｉdataに応じた量の電荷が蓄積される。

【００５６】つぎに、ｔ_１〜ｔ_２の表示ステージでは、
選択電位Ｖ_ｓｅｌがローレベルとなり、一方、第１のト
ランジスタＴｒ１のゲート電圧Ｖ_ｇｐはハイレベルとな
る。これにより、第２のトランジスタＴｒ２のゲートに
は、容量素子Ｃの端子間電圧に相当するゲート電圧、す
なわち、プログラミングステージにおいて電流信号Ｉda
taの量に応じて蓄電された容量素子Ｃの電荷に応じたゲ
ート電圧が印加され、このゲート電圧に応じた駆動電流
Ｉ_Ｌが、電源線Ｖから第１の電流駆動素子Ｌに流れ込
み、これにより第１の電流駆動素子Ｌが発光する。

【００５７】ここでこの回路においては、前述した様々
な要因により、第１の電流駆動素子Ｌの抵抗値が変化し
た場合でも、つぎの仕組みによりこの抵抗値の変化に起
因する第１の電流駆動素子Ｌの発光輝度の変化が補償さ
れる。すなわち、抵抗素子Ｒ１としては、累積使用時間
等に起因する抵抗値の変化特性が第１の電流駆動素子Ｌ
と同等のものが選択されているため、例えば、第１の電
流駆動素子Ｌとともに抵抗素子Ｒ１の抵抗値が変化した
場合、プログラミングステージにおいては、外部回路等
が電流信号Ｉdataを一定の大きさに維持しようとする結
果、第２のトランジスタＴｒ２のソース−ドレイン間電
位差が変化して第２のトランジスタＴｒ２のゲート電圧
が変化し、これにより容量素子Ｃに供給される電荷量が
変化する。一方、表示ステージにおいては、容量素子Ｃ
の端子間電圧の上昇により第２のトランジスタＴｒ２の
ゲート電圧が変化し、その結果、第１のトランジスタＴ
ｒ１を流れる電流が増大し、第１の電流駆動素子Ｌの発
光輝度の変化が補償されることになる。

【００５８】ここで抵抗素子Ｒ１としては、製造時の初
期特性、累積使用時間（経時変化）や、使用環境（温度
や湿度等）の違い等に起因する抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、例えば、第１の
電流駆動素子Ｌが有機エレクトロルミネッセンス素子で
ある場合、これと同等の特性を有する有機エレクトロル
ミネッセンス素子であることが好ましい。また、抵抗素
子Ｒ１と第１の電流駆動素子Ｌの特性をそろえるため、
これらは同一のプロセスにて製造することが好ましい。

【００５９】また、以上に説明した図３の回路は、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
および第４のトランジスタがｎチャネル型であり、第２
のトランジスタＴｒ２がｐチャネル型である場合であっ
たが、これとは逆に、第１のトランジスタＴｒ１、第３
のトランジスタＴｒ３および第４のトランジスタがｐチ
ャネル型であり、第２のトランジスタＴｒ２がｎチャネ
ル型である場合においても、図３の回路と同様の仕組み
により第１の電流駆動素子Ｌの発光輝度の変化を補償す
ることができる。

【００６０】また、以上では、第１の電流駆動素子Ｌ
が、有機エレクトロルミネッセンス素子である場合につ
いて説明したが、第１の電流駆動素子Ｌは、例えば、ダ
イオード、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動
型メモリ、などであってもよい。

【００６１】＜第三実施例＞図５は本発明の第三実施例
による電子回路である。ダイオードとして表記している
第１の電流駆動素子Ｌは、有機エレクトロルミネッセン
ス素子で構成される。第１の電流駆動素子Ｌの一端は、
図示しない正孔注入用電極を介して第１のトランジスタ
Ｔｒ１のドレインに接続し、第１の電流駆動素子Ｌの他
端は陰極Ｅに接続する。第１のトランジスタＴｒ１のソ
ースは、電源線Ｖに接続する。第１のトランジスタＴｒ
１のゲートには第２のトランジスタＴｒ２のゲートと、
容量素子Ｃの一端と、第３のトランジスタＴｒ３のドレ
インとが接続している。容量素子Ｃの他端は電源線Ｖに
接続している。第３のトランジスタＴｒ３のソースに
は、第４のトランジスタＴｒ４のドレインが接続してい
る。第４のトランジスタＴｒ４のソースは、データ線Ｄ
に接続している。また、第３のトランジスタＴｒ３のゲ
ートには、走査線Ｓａが、第４のトランジスタＴｒ４の
ゲートには走査線Ｓｂが接続している。また、この回路
には、その一端が第２のトランジスタＴｒ２のドレイン
に、他端が第４のトランジスタＴｒ４のドレインに接続
された、抵抗素子Ｒ１が設けられている。なお、抵抗素
子Ｒ１としては、製造時の初期特性、累積使用時間（経
時変化）や、使用環境（温度や湿度等）の違いなどの様
々な条件による、その抵抗値の変化特性が、第１の電流
駆動素子Ｌと同等であるものが選択されている。

【００６２】この電子回路において、第１のトランジス
タＴｒ１および第２のトランジスタＴｒ２は、それぞれ
ｐチャネル型のＴＦＴであり、第３のトランジスタＴｒ
３および第４のトランジスタＴｒ４は、それぞれｎチャ
ネル型のＴＦＴである。また、各トランジスタＴｒ１，
Ｔｒ２，Ｔｒ３，Ｔｒ４のそれぞれに、ｐチャネル型も
しくはｎチャネル型のいずれのタイプを用いるかは、こ
こに示したケースに限られない。

【００６３】つぎに、この電子回路の動作について説明
する。第３のトランジスタＴｒ３および第４のトランジ
スタＴｒ４は、走査線Ｓａ，Ｓｂからそれぞれのゲート
に印加される選択電位Ｖａ_ｓｅｌ，Ｖｂ_ｓｅｌによりオ
ン・オフ制御される。ここで第３のトランジスタＴｒ３
および第４のトランジスタＴｒ４は、ｎチャネル型であ
るため、選択電位Ｖａ_ｓｅｌ，Ｖｂ_ｓｅｌがハイレベル
のときにオンとなる。なお、この電子回路では、第１の
電流駆動素子Ｌの発光輝度に対応する大きさに制御され
た電流信号Ｉdataが、データ線Ｄから供給される。ま
た、電流信号Ｉdataは、外部回路などにより一定の大き
さに維持されるように制御される。

【００６４】図６は、図５の回路を駆動する場合の一例
として説明する入力信号を示すタイミングチャートであ
る。このタイミングチャートに従ってこの回路の動作に
ついて説明する。まず、ｔ_０〜ｔ_１のプログラミングス
テージにおいては、走査線Ｓａ，Ｓｂに供給される選択
電位Ｖａ_ｓｅｌ，Ｖｂ_ｓｅｌがそれぞれハイレベルとな
って、第３のトランジスタＴｒ３および第４のトランジ
スタＴｒ４がオンとなり、これにより電流信号Ｉdata
が、第２のトランジスタＴｒ２を流れ、第２のトランジ
スタＴｒ２のソース−ゲート間電圧により容量素子Ｃに
電流信号Ｉdataに応じた量の電荷が蓄積される。また、
第２のトランジスタＴｒ２と第１のトランジスタＴｒ１
は、いわゆるカレント・ミラー回路の構成となっている
ため、第１のトランジスタＴｒ１にも第２のトランジス
タＴｒ２に応じた電流が流れ込み、従って、このプログ
ラミングステージの期間中においても電流信号Ｉdataに
応じて決定される駆動電流Ｉ_Ｌが、第１の電流駆動素子
Ｌに供給されることになる。

【００６５】つぎに、ｔ_１〜ｔ_２の表示ステージでは、
走査線Ｓａ，Ｓｂに供給される選択電位Ｖａ_ｓｅｌ，Ｖ
ｂ_ｓｅｌがローレベルとなり、容量素子Ｃの端子間電圧
が第１のトランジスタＴｒ１のゲートに印加され、この
ゲート電圧、すなわち、プログラミングステージにおい
て電流信号Ｉdataの量に応じて蓄電された容量素子Ｃの
電荷に応じたゲート電圧が印加され、このゲート電圧に
応じた駆動電流Ｉ_Ｌが電源線Ｖから第１の電流駆動素子
Ｌに流れ込むことになる。

【００６６】ここでこの回路においては、第１の前述し
た様々な要因により、第１の電流駆動素子Ｌの抵抗値が
変化した場合でも、つぎの仕組みによりこの抵抗値の変
化に起因する第１の電流駆動素子Ｌの発光輝度の変化が
補償される。すなわち、前述したように抵抗素子Ｒ１と
しては、累積使用時間等に起因する抵抗値の変化特性が
第１の電流駆動素子Ｌと同等のものが選択されているた
め、例えば、第１の電流駆動素子Ｌの抵抗値が変化した
場合、プログラミングステージにおいては、外部回路等
が電流信号Ｉdataを一定の大きさに維持しようとする結
果、第２のトランジスタＴｒ２のドレイン−ソース間電
位差変化して第２のトランジスタＴｒ２のゲート電圧が
変化し、これにより容量素子Ｃに供給される電荷量が変
化する。一方、表示ステージにおいては、容量素子Ｃの
端子間電圧の上昇により第２のトランジスタＴｒ２のゲ
ート電圧および第１のトランジスタＴｒ１のゲート電圧
が変化し、その結果、第１のトランジスタＴｒ１を流れ
る電流が変化して第１の電流駆動素子Ｌの発光輝度の変
化が補償されることになる。

【００６７】ここで抵抗素子Ｒ１としては、製造時の初
期特性、累積使用時間（経時変化）や、使用環境（温度
や湿度等）の違い等に起因する抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、例えば、第１の
電流駆動素子Ｌが有機エレクトロルミネッセンス素子で
ある場合、これと同等の特性を有する有機エレクトロル
ミネッセンス素子であることが好ましい。また、抵抗素
子Ｒ１と第１の電流駆動素子Ｌの特性をそろえるため、
これらは同一のプロセスにて製造することが好ましい。

【００６８】また、以上に説明した図５の回路は、第１
のトランジスタＴｒ１および第３のトランジスタＴｒ３
および第４のトランジスタがｎチャネル型であり、第２
のトランジスタＴｒ２がｐチャネル型である場合であっ
たが、これとは逆に、第１のトランジスタＴｒ１、第３
のトランジスタＴｒ３および第４のトランジスタがｐチ
ャネル型であり、第２のトランジスタＴｒ２がｎチャネ
ル型である場合においても、図５の回路と同様の仕組み
により第１の電流駆動素子Ｌの発光輝度の変化を補償す
ることができる。

【００６９】また、以上では、第１の電流駆動素子Ｌ
が、有機エレクトロルミネッセンス素子である場合につ
いて説明したが、第１の電流駆動素子Ｌは、例えば、ダ
イオード、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動
型メモリ、などであってもよい。

【００７０】＜他の実施例＞ところで、例えば、図１６
に示すような従来の電子回路を、表示パネルの画素に適
用する場合には、その表示階調の調整時などにおいて、
有機エレクトロルミネッセンス素子の発光輝度が正確に
得られるように、電流信号Ｉdataの大きさを制御する必
要がある。そして、この制御は、通常、プログラミング
ステージで供給する電流信号Ｉdataの大きさを調節する
ことにより行なわれるが、プログラミングステージにお
いては、前述したような初期特性や累積使用時間（経時
変化）や使用環境（温度や湿度等）の違いなどの様々な
条件による第１の電流駆動素子Ｌの抵抗値の変化が考慮
されないため、たとえ電流信号Ｉdataをある値に設定し
たとしても、表示ステージにおいて必ずしも期待する大
きさの駆動電流Ｉ_Ｌが第１の電流駆動素子Ｌに流れるわ
けではない。以下に紹介する電子回路は、このような累
積使用時間等による抵抗値の変化を加味した形で第１の
電流駆動素子Ｌに流れる電流が制御されるようにしたも
のである。

【００７１】まず、図７は、図１６に示す従来の電子回
路を改善した第四実施例の電子回路であり、図１６の電
子回路におけるデータ線Ｄ上に、累積使用時間等に起因
する抵抗値の変化特性が第１の電流駆動素子Ｌと同等で
ある、抵抗素子Ｒ２を設けている。この電子回路では、
そのプログラミングステージにおいて電流信号Ｉdataが
抵抗素子Ｒ２を流れるため、表示ステージの場合と同状
態、すなわち、第１の電流駆動素子Ｌの抵抗値の分が加
味された形で電流信号Ｉdataが設定される。

【００７２】なお、抵抗素子Ｒ２としては、初期特性や
累積使用時間（経時変化）、使用環境（温度や湿度等）
の違いなどの様々な条件による抵抗値の変化特性が第１
の電流駆動素子Ｌに近いものほどよく、その候補として
は、例えば、第１の電流駆動素子Ｌと同等の特性を有す
る有機エレクトロルミネッセンス素子などが考えられ
る。また、電流駆動素子としては、例えば、ダイオー
ド、磁気抵抗ＲＡＭ（ＭＲＡＭ）などの電流駆動型メモ
リ、などであってもよい。

【００７３】なお、例えば、図７の電子回路を単位回路
として表示パネルを構成する場合には、各走査線Ｓおよ
び各データ線Ｄに対応してこの単位回路が複数個配置さ
れることになるが、この場合には、前記各単位回路によ
って共用される抵抗素子Ｒ２をデータ線Ｄ上に設けるよ
うにしてもよい。これにより抵抗素子Ｒ２の数を必要最
小限に抑えることができる。

【００７４】図８および図９に示す電子回路は、それぞ
れ、抵抗素子Ｒ１を除いた第一実施例の電子回路および
第三実施例の電子回路に、データ線Ｄ上に、抵抗素子Ｒ
２を設けたものであり、これらの電子回路における抵抗
素子Ｒ２も、以上に説明した図７の電子回路の場合と同
様の効果を奏する。

【００７５】＜共通構成＞ところで、図１０は、第一乃
至第六実施例において説明した電子回路の適用例として
示した電気光学装置の配線及び画素配置である。複数の
走査線Ｓ（Ｓ１，Ｓ２，・・・・・）および複数のデー
タ線Ｄ（Ｄ１，Ｄ２，・・・・・）によりマトリクス状
に画素が形成され、各走査線Ｓとデータ線Ｄの交点に対
応して複数の画素が形成されている。例えば、Ｓ１とＤ
２の交点に対応して画素１１が設けられている。画素は
本発明の電子回路を含むものが基本的であるが、画素内
に複数の副画素を含むものであってもよい。なお、この
図では電源線Ｖは省略している。各走査線Ｓには走査線
駆動回路１２により所定のタイミングで選択電位Ｖ_{se l}
が印加される。また、各データ線Ｄには、データ線駆動
回路１３により電流信号Ｉdataがデータ信号として供給
される。なお、第三実施例および第四実施例の電子回路
では、走査線Ｓが各電子回路について２本（Ｓａ，Ｓ
ｂ）存在するが、当然のことながらこの場合にはその分
に相当する走査線Ｓが設けられることになる。

【００７６】図１１は、以上の第一乃至第六実施例にお
いて説明した電子回路を適用した電気光学装置の薄膜ト
ランジスタの製造工程を示す図である。まず、ガラス基
板１上に、ＳｉＨ₄を用いたＰＥＣＶＤや、Ｓｉ₂Ｈ₆を
用いたＬＰＣＶＤにより、アモルファスシリコンを形成
する。エキシマレーザー等のレーザー照射や、固相成長
により、アモルファスシリコンを多結晶化させ、多結晶
シリコン層２を形成する（図１１(ａ)）。多結晶シリコ
ン層２をパターニングした後、ゲート絶縁膜３を形成
し、さらにゲート電極４を形成する（図１１(ｂ)）。リ
ンやボロンなどの不純物をゲート電極４を用いて自己整
合的に多結晶シリコン層２に打ち込み、ＭＯＳトランジ
スタ５ａ及び５ｂを形成する。なお、ここでは５ａ及び
５ｂはそれぞれｐ型トランジスタ及びｎ型トランジスタ
である。第１層間絶縁膜６を形成した後、コンタクトホ
ールを開孔し、さらにソース電極およびドレイン電極７
を形成する（図１１（ｃ））。次に、第２層間絶縁膜８
を形成した後、コンタクトホールを開孔し、さらにＩＴ
Ｏから成る画素電極９を形成する（図１１(ｄ)）。

【００７７】また、図１２は本発明の実施例に係る電気
光学装置の画素の製造工程を示す図である。まず、密着
層１０を形成し、発光領域に対応して開口部を形成す
る。層間層１１を形成した後、開口部を形成する（図１
２（ａ））。つぎに、酸素プラズマやＣＦ₄プラズマな
どのプラズマ処理を行うことにより基板表面の濡れ性を
制御する。その後、正孔注入層１２および発光層１３を
スピンコート、スキージ塗り、インクジェットプロセス
などの液相プロセスや、スパッタ、蒸着などの真空プロ
セスにより形成し、さらにアルミニウムなどの金属を含
んだ陰極１４を形成する。最後に封止層１５を形成し、
有機エレクトロルミネッセンス素子を完成させる（図１
２（ｂ））。密着層１０の役割は、基板と層間層１１と
の密着性を向上し、また、正確な発光面積を得ることで
ある。層間層１１の役割は、ゲート電極４やソース電極
およびドレイン電極７から陰極１４を遠ざけて、寄生容
量を低減すること、及び、液相プロセスで正孔輸送層１
２や発光層１３を形成する際に、表面の濡れ性を制御
し、正確なパターニングを行うことである。なお、発光
層１３の上に電子輸送層を設け（図示しない）てもよ
い。

【００７８】ところで、本発明の電子回路は、電流駆動
素子として上述した有機エレクトロルミネッセンス素子
以外の素子、例えば、電流が流れることにより発光する
無機エレクトロルミネッセンス素子、レーザーダイオー
ド、磁気抵抗メモリ素子など他の電流駆動素子を用いた
場合にも適用できる。

【００７９】つぎに、上記の電気光学装置を適用した電
子機器のいくつかの事例について説明する。図１３は前
述の電気光学装置を適用したモバイル型のパーソナルコ
ンピュータの構成を示す斜視図である。この図におい
て、パーソナルコンピュータ１１００は、キーボード１
１０２を備えた本体部１１０４と、表示ユニット１１０
６とにより構成され、この表示ユニット１１０６が前述
の電気光学装置１００を備えている。

【００８０】図１４は前述の電気光学装置１００をその
表示部に適用した携帯電話機の構成を示す斜視図であ
る。この図において、携帯電話機１２００は、複数の操
作ボタン１２０２のほか、受話口１２０４、送話口１２
０６とともに、前述の電気光学装置１００を備えてい
る。

【００８１】図１５は前述の電気光学装置１００を、そ
のファインダに適用したディジタルスチルカメラの構成
を示す斜視図である。なお、この図には外部機器との接
続についても簡易的に示している。ここで通常のカメラ
は、被写体の光像によりフィルムを感光するのに対し、
ディジタルスチルカメラ１３００は、被写体の光像をＣ
ＣＤ（Charge Coupled Device）などの撮像素子により
光電変換して撮像信号を生成する。ディジタルスチルカ
メラ１３００におけるケース１３０２の背面には、前述
の電気光学装置１００が設けられ、ＣＣＤによる撮像信
号に基づいて表示を行う構成になっており、電気光学装
置１００は被写体を表示するファインダとして機能す
る。また、ケース１３０２の観察側（図においては裏面
側）には、光学レンズやＣＣＤなどを含んだ受光ユニッ
ト１３０４が設けられている。

【００８２】撮影者が電気光学装置１００に表示された
被写体像を確認しシャッタボタン１３０６を押下する
と、その時点におけるＣＣＤの撮像信号が、回路基板１
３０８のメモリに転送・格納される。また、このディジ
タルスチルカメラ１３００にあっては、ケース１３０２
の側面に、ビデオ信号出力端子１３１２と、データ通信
用の入出力端子１３１４とが設けられている。そして、
図に示されるように、前者のビデオ信号出力端子１３１
２にはテレビモニタ１４３０が、また、後者のデータ通
信用の入出力端子１３１４にはパーソナルコンピュータ
１４３０が、それぞれ必要に応じて接続される。さら
に、所定の操作により回路基板１３０８のメモリに格納
された撮像信号が、テレビモニタ１４３０や、パーソナ
ルコンピュータ１４４０に出力される構成になってい
る。

【００８３】なお、本発明の電気光学装置１００が適用
される電子機器としては、図１３のパーソナルコンピュ
ータや、図１４の携帯電話、図１５のディジタルスチル
カメラの他にも、液晶テレビや、ビューファインダ型、
モニタ直視型のビデオテープレコーダ、カーナビゲーシ
ョン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、テレビ電話、ＰＯＳ端末、タ
ッチパネルを備えた機器等などが挙げられる。そして、
これらの各種電子機器の表示部として、前述した電気光
学装置１００が適用可能なのは言うまでもない。

【図面の簡単な説明】

【図１】本発明の第一実施例の電子回路を示す図であ
る。

【図２】本発明の第一実施例の電子回路を駆動する入力
信号のタイミングチャートを示す図である。

【図３】本発明の第二実施例の電子回路を示す図であ
る。

【図４】本発明の第二実施例の電子回路を駆動する入力
信号のタイミングチャートを示す図である。

【図５】本発明の第三実施例の電子回路を示す図であ
る。

【図６】本発明の第三実施例の電子回路を駆動する入力
信号のタイミングチャートを示す図である。

【図７】本発明の第四実施例の電子回路を示す図であ
る。

【図８】本発明の第五実施例の電子回路を示す図であ
る。

【図９】本発明の第六実施例の電子回路を示す図であ
る。

【図１０】本発明の一実施例による電気光学装置の配線
及び画素配置を示す図である。

【図１１】（ａ）〜（ｄ）は本発明の実施例に係る電気
光学装置の製造工程の一部を示す図である。

【図１２】（ａ）（ｂ）は本発明の実施例に係る電気光
学装置の画素の製造工程を示す図である。

【図１３】本発明の実施例の電子回路を備える電気光学
装置が実装された、モバイル型のパーソナルコンピュー
タに適用した場合の一例を示す図である。

【図１４】本発明の電子回路を備える電気光学装置をそ
の表示部に適用した携帯電話機の一例を示す図である。

【図１５】本発明の電子回路を備える電気光学装置をフ
ァインダ部分に適用したディジタルスチルカメラの一例
を示す図である。

【図１６】電流駆動素子の駆動に用いられる従来の電子
回路の一例を示す図である。

【符号の説明】

Ｃ キャパシタ Ｌ 第１の電流駆動素子 Ｔｒ１ 第１のトランジスタ Ｔｒ２ 第２のトランジスタ Ｔｒ３ 第３のトランジスタ Ｔｒ４ 第４のトランジスタ Ｖ 電源線 Ｄ データ線 Ｓ 走査線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ａ ６８０ ６８０Ｊ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ

Claims (33)

【特許請求の範囲】
1. 【請求項１】 第１の電流駆動素子と、そのソースおよ
   びドレインのうちの一端が第１の電流駆動素子に接続し
   そのソースおよびドレインのうち他端が電源線に接続す
   る第１のトランジスタと、その一端が前記第１のトラン
   ジスタのゲートに接続しその他端が前記電源線に接続す
   る容量素子と、そのソースまたはドレインのうち一端が
   前記第１のトランジスタのゲートに接続しそのソースま
   たはドレインのうち他端がデータ線に接続しそのゲート
   が走査線に接続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
   前記他端に接続する抵抗素子と、そのゲートが前記抵抗
   素子の一端に接続しそのソースとドレインとが前記抵抗
   素子と直列に接続する第３のトランジスタとを含むこ
   と、 を特徴とする電子回路。
2. 【請求項２】 第１の電流駆動素子と、前記第１の電流
   駆動素子が接続する第１のトランジスタと、そのソース
   またはドレインのうち一端が前記第１のトランジスタの
   ソースまたはドレインのうちの一端に接続しそのソース
   またはドレインのうち他端が電源線に接続する第２のト
   ランジスタと、その一端が前記第２のトランジスタのゲ
   ートに接続しその他端が前記電源線に接続する容量素子
   と、そのソースまたはドレインのうち一端が第２のトラ
   ンジスタのゲートに接続し、そのゲートが走査線に接続
   する第３のトランジスタと、 そのソースまたはドレインのうち一端が前記第３のトラ
   ンジスタのソースまたはドレインのうちの前記一端とは
   異なる他端に接続しそのゲートが走査線に接続する第４
   のトランジスタと、その一端が前記第１のトランジスタ
   のソースまたはドレインのうちの一端に接続しその他端
   が前記第３のトランジスタのソースまたはドレインのう
   ちの前記他端に接続する抵抗素子とを含むこと、 を特徴とする電子回路。
3. 【請求項３】 第１の電流駆動素子と、そのソースまた
   はドレインのうち一端が第１の電流駆動素子に接続しそ
   のソースまたはドレインのうち他端が電源線に接続する
   第１のトランジスタと、そのソースまたはドレインのう
   ち一端が前記電源線に接続しそのゲートが前記第１のト
   ランジスタのゲートに接続する第２のトランジスタと、
   その一端が前記電源線に接続しその他端が前記第１のト
   ランジスタおよび前記第２のトランジスタのゲートに接
   続する容量素子と、そのソースまたはドレインのうち一
   端が前記第１のトランジスタおよび前記第２のトランジ
   スタのゲートに接続しそのゲートが第１の走査線に接続
   する第３のトランジスタと、そのソースまたはドレイン
   のうち一端が前記第３のトランジスタのソースまたはド
   レインのうちの前記一端とは異なる他端に接続しそのゲ
   ートが第２の走査線に接続しそのソースまたはドレイン
   のうちの他端がデータ線に接続する第４のトランジスタ
   と、 前記第２のトランジスタのソースまたはドレインのうち
   の前記一端とは異なる他端と前記第４のトランジスタの
   ソースまたはドレインのうちの前記一端との間に接続す
   る抵抗素子とを含むこと、 を特徴とする電子回路。
4. 【請求項４】 第１の電流駆動素子と、そのソースまた
   はドレインのうち一端が第１の電流駆動素子に接続しそ
   のソースまたはドレインのうち他端が電源線に接続する
   第１のトランジスタと、その一端が第１のトランジスタ
   のゲートに接続しその他端が前記電源線に接続する容量
   素子と、そのソースまたはドレインのうち一端が前記第
   １のトランジスタのゲートおよび前記容量素子の前記一
   端および前記電源線に接続しそのソースまたはドレイン
   のうち他端がデータ線に接続しそのゲートが走査線に接
   続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
   の前記他端に接続する抵抗素子とを含むこと、 を特徴とする電子回路。
5. 【請求項５】 第１の電流駆動素子と、第１の電流駆動
   素子が接続する第１のトランジスタと、そのソースまた
   はドレインのうち一端が第１のトランジスタのソースま
   たはドレインのうち一端に接続しそのソースまたはドレ
   インのうち他端が電源線に接続する第２のトランジスタ
   と、そのソースまたはドレインのうち一端が前記第２の
   トランジスタのゲートに接続しそのゲートが走査線に接
   続する第３のトランジスタと、その一端が前記第３のト
   ランジスタの前記一端とは異なる他端に接続し、その他
   端が前記電源線に接続する容量素子と、そのソースまた
   はドレインのうち一端が前記第３のトランジスタの前記
   一端に接続しそのゲートが走査線に接続する第４のトラ
   ンジスタと、その一端が前記第４のトランジスタのソー
   スまたはドレインのうちの前記一端とは異なる他端に接
   続し、その他端がデータ線に接続する抵抗素子とを含む
   こと、 を特徴とする電子回路。
6. 【請求項６】 第１の電流駆動素子と、そのソースまた
   はドレインのうち一端が第１の電流駆動素子に接続しそ
   のソースまたはドレインのうち他端が電源線に接続する
   第１のトランジスタと、そのソースまたはドレインのう
   ち一端が電源線に接続しそのゲートが第１のトランジス
   タのゲートに接続する第２のトランジスタと、その一端
   が前記電源線に接続しその他端が前記第１のトランジス
   タおよび前記第２のトランジスタのゲートに接続する容
   量素子と、そのソースまたはドレインのうちの一端が第
   １のトランジスタおよび第２のトランジスタのゲートに
   接続しそのゲートが第１の走査線に接続する第３のトラ
   ンジスタと、そのソースまたはドレインのうち一端が前
   記第３のトランジスタのソースまたはドレインのうち前
   記一端とは異なる他端に接続しそのゲートが第２の走査
   線に接続しそのソースまたはドレインのうち他端がデー
   タ線に接続する第４のトランジスタと、その一端が前記
   第４のトランジスタのソースまたはドレインのうちの前
   記一端とは異なる他端に接続しその他端がデータ線に接
   続する抵抗素子とを含むこと、を特徴とする電子回路。
7. 【請求項７】 第１の電流駆動素子と、そのソースまた
   はドレインのうちの一端が第１の電流駆動素子に接続し
   そのソースまたはドレインのうち他端が電源線に接続す
   る第１のトランジスタと、その一端が前記第１のトラン
   ジスタのゲートに接続しその他端が前記電源線に接続す
   る容量素子と、そのソースまたはドレインのうち一端が
   前記第１のトランジスタのゲートに接続しそのソースま
   たはドレインのうち他端がデータ線に接続しそのゲート
   が走査線に接続する第２のトランジスタと、を含む単位
   回路が、前記走査線と前記データ線との交点に対応させ
   て配置された電子回路であって、 前記データ線の前記各単位回路における前記第２のトラ
   ンジスタのソースまたはドレインのうちの前記他端に共
   通して接続された抵抗素子とを含むこと、 を特徴とする電子回路。
8. 【請求項８】 前記抵抗素子の経時劣化による抵抗値の
   変化特性が、前記第１の電流駆動素子と同等であること
   を特徴とする請求項１〜７のいずれかに記載の電子回
   路。
9. 【請求項９】 前記抵抗素子が、第２の電流駆動素子で
   あることを特徴とする請求項１〜８のいずれかに記載の
   電子回路。
10. 【請求項１０】 データ信号を供給する信号線と、電流
    駆動素子と、前記電流駆動素子に供給する電流量を制御
    する電流制御手段と、前記電流駆動素子に前記データ信
    号に対応する電流量を供給するように前記電流駆動素子
    及び前記電流制御手段のうち少なくともいずれか一方の
    特性または前記特性の変動を補償する補償手段と、 を備えた電子回路。
11. 【請求項１１】 請求項１０に記載の電子回路におい
    て、 前記補償手段は、前記電流供給手段を介して前記電流駆
    動素子に供給する電流量を補償すること、 を特徴とする電子回路。
12. 【請求項１２】 請求項１１に記載の電子回路におい
    て、 前記電流駆動素子の特性または前記電流制御手段の特性
    の変動は温度による変動であること、 を特徴とする請求項１１に記載の電子回路。
13. 【請求項１３】 請求項１１または１２に記載の電子回
    路において、 前記電流制御手段はスイッチング素子であること、 を特徴とする請求項１１または１２に記載の電子回路。
14. 【請求項１４】 請求項１３に記載の電子回路において
    前記スイッチング素子はトランジスタであること、 を特徴とする請求項１３に記載の電子回路。
15. 【請求項１５】 データ信号を出力する信号線と、電流
    駆動素子と、前記電流駆動素子に供給する電流量をその
    ソースとドレインとの間の導通状態によって制御する第
    １のトランジスタと、前記第１のトランジスタのゲート
    に接続された容量素子と、を備える電子回路であって、 前記電子回路の駆動時に少なくとも前記信号線の一部を
    含む電流経路が生じ、前記電流経路上には抵抗素子が配
    置されていること、 を特徴とする電子回路。
16. 【請求項１６】 請求項１５に記載の電子回路におい
    て、 前記電流経路に流れる電流量が前記容量素子に蓄積され
    る電荷量に変換されること、 を特徴とする請求項１５に記載の電子回路。
17. 【請求項１７】 請求項１５または１６に記載の電子回
    路において、 前記データ信号は電流量として前記信号線に出力される
    こと、 を特徴とする請求項１５または１６に記載の電子回路。
18. 【請求項１８】 請求項１５〜１７のいずれかに記載の
    電子回路において、 前記抵抗素子の特性は前記電流駆動素子の初期特性、経
    時変化、及び温度依存性のうち少なくとも１つの指標と
    なること、 を特徴とする請求項１５〜１７のいずれかに記載の電子
    回路。
19. 【請求項１９】 トランジスタと、前記トランジスタの
    ゲートに接続された容量素子と、前記容量素子に蓄積さ
    れた電荷量に応じて設定された、前記トランジスタの導
    通状態によって、供給される電流量が決定される電流駆
    動素子と、前記容量素子と前記駆動トランジスタのソー
    スまたはドレインとの間に配置された抵抗素子と、を備
    えることを特徴とする電子回路。
20. 【請求項２０】 前記抵抗素子が、ダイオードであるこ
    とを特徴とする請求項１９に記載の電子回路。
21. 【請求項２１】 前記抵抗素子が、電流駆動素子である
    ことを特徴とする請求項１９に記載の電子回路。
22. 【請求項２２】 前記抵抗素子が、前記電流駆動素子の
    特性または特性の変動の指標となる素子であることを特
    徴とする請求項１９に記載の電子回路。
23. 【請求項２３】 前記電流駆動素子が電気光学素子であ
    ることを特徴とする請求項１〜２２のいずれかに記載の
    電子回路。
24. 【請求項２４】 前記電気光学素子が有機エレクトロル
    ミネッセンス素子であることを特徴とする請求項２３に
    記載の電子回路。
25. 【請求項２５】 請求項２３に記載の電子回路を駆動回
    路として備えることを特徴とする電気光学装置。
26. 【請求項２６】 請求項２５に記載の前記電気光学装置
    が実装されてなる電子機器。
27. 【請求項２７】 トランジスタと、前記トランジスタの
    ゲートに接続された容量素子と、前記容量素子に蓄積さ
    れた電荷量に応じて設定された、前記駆動トランジスタ
    の導通状態によって、供給される電流量が決定される電
    流駆動素子と、を備えた電子回路の駆動方法であって、 前記駆動トランジスタと抵抗素子とを含む電流経路を通
    過する電流に基づいて、前記容量素子に蓄積される電荷
    量を設定すること、 を特徴とする電子回路の駆動方法。
28. 【請求項２８】 第１の電流駆動素子と、そのソースお
    よびドレインのうちの一端が第１の電流駆動素子に接続
    しそのソースおよびドレインのうち他端が電源線に接続
    する第１のトランジスタと、その一端が前記第１のトラ
    ンジスタのゲートに接続しその他端が前記電源線に接続
    する容量素子と、そのソースまたはドレインのうち一端
    が前記第１のトランジスタのゲートに接続しそのソース
    またはドレインのうち他端がデータ線に接続しそのゲー
    トが走査線に接続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
    前記他端に接続する抵抗素子と、そのゲートが前記抵抗
    素子の一端に接続しそのソースとドレインとが前記抵抗
    素子と直列に接続する第３のトランジスタとを含んで構
    成される電子回路の駆動方法であって、 前記第２のトランジスタをオン状態とし前記データ線を
    通じて供給される電流信号に対応する電荷を前記容量素
    子に蓄電するプログラミングステージと、 前記第２のトランジスタをオフ状態とし前記容量素子に
    蓄電された電荷により生じた電圧を前記第１のトランジ
    スタのゲートに印加することで前記電流駆動素子に駆動
    電流を供給する表示ステージと、 を有すること、 を特徴とする電子回路の駆動方法。
29. 【請求項２９】 第１の電流駆動素子と、そのソースま
    たはドレインのうち一端が第１の電流駆動素子に接続し
    そのソースまたはドレインのうち他端が電源線に接続す
    る第１のトランジスタと、その一端が第１のトランジス
    タのゲートに接続しその他端が前記電源線に接続する容
    量素子と、そのソースまたはドレインのうち一端が前記
    第１のトランジスタのゲートおよび前記容量素子の前記
    一端および前記電源線に接続しそのソースまたはドレイ
    ンのうち他端がデータ線に接続しそのゲートが走査線に
    接続する第２のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
    の前記他端に接続する抵抗素子とを含んで構成される電
    子回路の駆動方法であって、 前記第２のトランジスタをオン状態としデータ線を通じ
    て供給される電流信号に対応する電荷を前記容量素子に
    蓄電するプログラミングステージと、 前記第２のトランジスタをオフ状態とし前記容量素子に
    蓄電された電荷により生じた電圧を前記第１のトランジ
    スタのゲート電圧に印加することで前記電流駆動素子に
    駆動電流を供給する表示ステージと、 を有すること、 を特徴とする電子回路の駆動方法。
30. 【請求項３０】 第１の電流駆動素子と、前記第１の電
    流駆動素子が接続する第１のトランジスタと、そのソー
    スまたはドレインのうち一端が前記第１のトランジスタ
    のソースまたはドレインのうちの一端に接続しそのソー
    スまたはドレインのうち他端が電源線に接続する第２の
    トランジスタと、その一端が前記第２のトランジスタの
    ゲートに接続しその他端が前記電源線に接続する容量素
    子と、そのソースまたはドレインのうち一端が第２のト
    ランジスタのゲートに接続し、そのゲートが走査線に接
    続する第３のトランジスタと、 そのソースまたはドレインのうち一端が前記第３のトラ
    ンジスタのソースまたはドレインのうちの前記一端とは
    異なる他端に接続しそのゲートが走査線に接続する第４
    のトランジスタと、その一端が前記第１のトランジスタ
    のソースまたはドレインのうちの一端に接続しその他端
    が前記第３のトランジスタのソースまたはドレインのう
    ちの前記他端に接続する抵抗素子とを含んで構成される
    電子回路の駆動方法であって、 前記第１のトランジスタをオフ状態とし、前記第２のト
    ランジスタおよび前記第３のトランジスタをオン状態と
    して、前記データ線を通じて供給される電流信号に対応
    する電荷を前記容量素子に蓄電するプログラミングステ
    ージと、前記第１のトランジスタをオン状態とし、前記
    第２のトランジスタおよび前記第３のトランジスタをオ
    フ状態として、前記容量素子に蓄電された電荷により生
    じた電圧を前記第２のトランジスタのゲートに印加する
    ことにより前記電流駆動素子に駆動電流を供給する表示
    ステージと、 を有すること、 を特徴とする電子回路の駆動方法。
31. 【請求項３１】 第１の電流駆動素子と、第１の電流駆
    動素子が接続する第１のトランジスタと、そのソースま
    たはドレインのうち一端が第１のトランジスタのソース
    またはドレインのうち一端に接続しそのソースまたはド
    レインのうち他端が電源線に接続する第２のトランジス
    タと、そのソースまたはドレインのうち一端が前記第２
    のトランジスタのゲートに接続しそのゲートが走査線に
    接続する第３のトランジスタと、その一端が前記第３の
    トランジスタの前記一端とは異なる他端に接続し、その
    他端が前記電源線に接続する容量素子と、そのソースま
    たはドレインのうち一端が前記第３のトランジスタの前
    記一端に接続しそのゲートが走査線に接続する第４のト
    ランジスタと、その一端が前記第４のトランジスタのソ
    ースまたはドレインのうちの前記一端とは異なる他端に
    接続し、その他端がデータ線に接続する抵抗素子とを含
    んで構成される電子回路の駆動方法であって、 前記第１のトランジスタをオフ状態とし、前記第２のト
    ランジスタおよび前記第３のトランジスタをオン状態と
    して、前記データ線を通じて供給される電流信号に対応
    する電荷を前記容量素子に蓄電するプログラミングステ
    ージと、 前記第１のトランジスタをオン状態とし、前記第２のト
    ランジスタおよび前記第３のトランジスタをオフ状態と
    して、前記容量素子に蓄電された電荷により生じた電圧
    を前記第２のトランジスタのゲートに印加することによ
    り前記電流駆動素子に駆動電流を供給する表示ステージ
    と、 を有すること、 を特徴とする電子回路の駆動方法。
32. 【請求項３２】 第１の電流駆動素子と、そのソースま
    たはドレインのうち一端が第１の電流駆動素子に接続し
    そのソースまたはドレインのうち他端が電源線に接続す
    る第１のトランジスタと、そのソースまたはドレインの
    うち一端が前記電源線に接続しそのゲートが前記第１の
    トランジスタのゲートに接続する第２のトランジスタ
    と、その一端が前記電源線に接続しその他端が前記第１
    のトランジスタおよび前記第２のトランジスタのゲート
    に接続する容量素子と、そのソースまたはドレインのう
    ち一端が前記第１のトランジスタおよび前記第２のトラ
    ンジスタのゲートに接続しそのゲートが第１の走査線に
    接続する第３のトランジスタと、 そのソースまたはドレインのうち一端が前記第３のトラ
    ンジスタのソースまたはドレインのうちの前記一端とは
    異なる他端に接続しそのゲートが第２の走査線に接続し
    そのソースまたはドレインのうちの他端がデータ線に接
    続する第４のトランジスタと、 前記第２のトランジスタのソースまたはドレインのうち
    の前記一端とは異なる他端と前記第４のトランジスタの
    ソースまたはドレインのうちの前記一端との間に接続す
    る抵抗素子とを含んで構成される電子回路の駆動方法で
    あって、 前記第３のトランジスタおよび前記第４のトランジスタ
    をオン状態として、前記データ線を通じて供給される電
    流信号に対応する電荷を前記容量素子に蓄電し、 前記容量素子に蓄電された電荷により生じた電圧を前記
    第２のトランジスタのゲートに印加してこれに対応する
    電流を前記第１のトランジスタに供給することで前記電
    流駆動素子に電流を供給すること、 を特徴とする電子回路の駆動方法。
33. 【請求項３３】 第１の電流駆動素子と、そのソースま
    たはドレインのうち一端が第１の電流駆動素子に接続し
    そのソースまたはドレインのうち他端が電源線に接続す
    る第１のトランジスタと、そのソースまたはドレインの
    うち一端が電源線に接続しそのゲートが第１のトランジ
    スタのゲートに接続する第２のトランジスタと、その一
    端が前記電源線に接続しその他端が前記第１のトランジ
    スタおよび前記第２のトランジスタのゲートに接続する
    容量素子と、そのソースまたはドレインのうちの一端が
    第１のトランジスタおよび第２のトランジスタのゲート
    に接続しそのゲートが第１の走査線に接続する第３のト
    ランジスタと、そのソースまたはドレインのうち一端が
    前記第３のトランジスタのソースまたはドレインのうち
    前記一端とは異なる他端に接続しそのゲートが第２の走
    査線に接続しそのソースまたはドレインのうち他端がデ
    ータ線に接続する第４のトランジスタと、その一端が前
    記第４のトランジスタのソースまたはドレインのうちの
    前記一端とは異なる他端に接続しその他端がデータ線に
    接続する抵抗素子とを含んで構成される電子回路の駆動
    方法であって、 前記第３のトランジスタおよび前記第４のトランジスタ
    をオン状態として、前記データ線を通じて供給される電
    流信号に対応する電荷を前記容量素子に蓄電し、 前記容量素子に蓄電された電荷により生じた電圧を前記
    第２のトランジスタのゲートに印加してこれに対応する
    電流を前記第１のトランジスタに通電することで電流駆
    動素子に供給すること、 を特徴とする電子回路の駆動方法。