JPH04133346A - 混成集積回路およびその製造方法 - Google Patents
混成集積回路およびその製造方法Info
- Publication number
- JPH04133346A JPH04133346A JP25570790A JP25570790A JPH04133346A JP H04133346 A JPH04133346 A JP H04133346A JP 25570790 A JP25570790 A JP 25570790A JP 25570790 A JP25570790 A JP 25570790A JP H04133346 A JPH04133346 A JP H04133346A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- integrated circuit
- conductive foil
- insulating film
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000011888 foil Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005476 soldering Methods 0.000 claims abstract description 13
- 238000010396 two-hybrid screening Methods 0.000 claims abstract description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 23
- 229910052742 iron Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- 235000000396 iron Nutrition 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は二枚の混成集積回路基板間を電気的に接続する
インナーリードを具備する混成集積回路およびその製造
方法に関する。
インナーリードを具備する混成集積回路およびその製造
方法に関する。
(ロ)従来の技術
混成集積回路では高密度実装を実現するために多層導電
路構造や複数基板構造が提案されている。第3図に示す
構造は複数基板構造に関するものである。(1)(2)
は混成集積回路基板であり、所望の導電路上に回路素子
を付着して所望の回路を形成している。(3)は外部リ
ードであり、外付回路との電気的接続を行う。(4)は
混成集積回路基板(1)(2)間の内部接続を行うイン
ナーリードである。斯る複数基板構造では、インナーリ
ード(4)部分で矢印のように折り曲げることにより高
密度実装を実現している。
路構造や複数基板構造が提案されている。第3図に示す
構造は複数基板構造に関するものである。(1)(2)
は混成集積回路基板であり、所望の導電路上に回路素子
を付着して所望の回路を形成している。(3)は外部リ
ードであり、外付回路との電気的接続を行う。(4)は
混成集積回路基板(1)(2)間の内部接続を行うイン
ナーリードである。斯る複数基板構造では、インナーリ
ード(4)部分で矢印のように折り曲げることにより高
密度実装を実現している。
従来のインナーリードを第4図および第5図を参照して
説明する。第4図に示すインナーリード(4>は、二枚
のフレキシブル絶縁フィルム(5)(6)間に1mm間
隔で40本ぐらいの銅箔なとの導電箔(7)を配列し、
絶縁フィルム(5)(6)は同形状に形成されて絶縁フ
ィルム(5)(6)からは導電箔(7)が3mm幅で両
端に露出されている。
説明する。第4図に示すインナーリード(4>は、二枚
のフレキシブル絶縁フィルム(5)(6)間に1mm間
隔で40本ぐらいの銅箔なとの導電箔(7)を配列し、
絶縁フィルム(5)(6)は同形状に形成されて絶縁フ
ィルム(5)(6)からは導電箔(7)が3mm幅で両
端に露出されている。
しかしながらこのインナーリード(4)では導電箔(7
)が1mm幅で35μ厚で薄いため、極めて変形し易く
、変形を防止するための取り扱いが難しかった。
)が1mm幅で35μ厚で薄いため、極めて変形し易く
、変形を防止するための取り扱いが難しかった。
そこで第5図に示すインナーリード(4)が考えられた
。PCBフレキシブル基板(8)上に導電箔(7)全部
を貼り付け、オーバーフィルムク9)でその先端を3m
m幅で露出されるインナーリード(4)である。このイ
ンナーリード(4)では導電箔(7)がすべてPCBフ
レキシブル基板(8)で支持されているので、変形のお
それは全くなくなる。
。PCBフレキシブル基板(8)上に導電箔(7)全部
を貼り付け、オーバーフィルムク9)でその先端を3m
m幅で露出されるインナーリード(4)である。このイ
ンナーリード(4)では導電箔(7)がすべてPCBフ
レキシブル基板(8)で支持されているので、変形のお
それは全くなくなる。
斯る第5図のインナーリード(4)を利用する場合の混
成集積回路の製造方法を第6図を参照して詳述する。二
枚の混成集積回路基板(1)(2)の対向する辺に設け
た導電路から延長された電極(10)を形成する。イン
ナーリード(4)のPCBフレキシブル基板(8)を上
面にしてオーバーフィルム(9)より露出した導電箔(
7)を電極(10)と当接して配置し、PCBフレキシ
ブル基板(8)上に半田ごて(11)を圧着してインナ
ーリード(4)の導電箔(7)と電極(10)とを半田
付けする。
成集積回路の製造方法を第6図を参照して詳述する。二
枚の混成集積回路基板(1)(2)の対向する辺に設け
た導電路から延長された電極(10)を形成する。イン
ナーリード(4)のPCBフレキシブル基板(8)を上
面にしてオーバーフィルム(9)より露出した導電箔(
7)を電極(10)と当接して配置し、PCBフレキシ
ブル基板(8)上に半田ごて(11)を圧着してインナ
ーリード(4)の導電箔(7)と電極(10)とを半田
付けする。
(ハ)発明が解決しようとする課題
しかしながら第5図に示すインナーリード(4)を有す
る混成集積回路では半田の加熱をPCBフレキシブル基
板(8)を介して行っているので、第7図に示す如く半
田ごて(11)は直ちに180°C以上に上昇するがP
CBフレキシブル基板(8)上の導電箔(7)は約1分
間以上加熱をしないと180℃以上に上昇せず半田付け
を行うことができない問題点を有している。またこのた
めに混成集積回路の製造方法も極めて非効率なものとな
る問題点を有している。
る混成集積回路では半田の加熱をPCBフレキシブル基
板(8)を介して行っているので、第7図に示す如く半
田ごて(11)は直ちに180°C以上に上昇するがP
CBフレキシブル基板(8)上の導電箔(7)は約1分
間以上加熱をしないと180℃以上に上昇せず半田付け
を行うことができない問題点を有している。またこのた
めに混成集積回路の製造方法も極めて非効率なものとな
る問題点を有している。
(ニ)課題を解決するための手段
本発明は斯る問題点に鑑みてなぎれ、二枚の絶縁フィル
ム間に離間して配列した導電箔の絶縁フィルムからの露
出幅を基板の電極に当接する側を大きくしたインナーリ
ードを用いることにより、従来の問題点を解決した混成
集積回路およびその製造方法を提供するものである。
ム間に離間して配列した導電箔の絶縁フィルムからの露
出幅を基板の電極に当接する側を大きくしたインナーリ
ードを用いることにより、従来の問題点を解決した混成
集積回路およびその製造方法を提供するものである。
(ネ)作用
本発明に依れば、インナーリードの基板に当接する側の
絶縁フィルムの切欠部から導電箔を露出させているので
、導電箔の変形を防止できる。また半田ごては直接導電
箔に接触できるので、インナーリードの半田付けを極め
て効率よく行える。
絶縁フィルムの切欠部から導電箔を露出させているので
、導電箔の変形を防止できる。また半田ごては直接導電
箔に接触できるので、インナーリードの半田付けを極め
て効率よく行える。
(へ)実施例
第1図A、B、Cおよび第2図を参照して本発明の一実
施例を詳述する。本発明に用いるインナーリード(4)
を第1図A、B、Cを参照して説明する。このインナー
リード(4)はポリイミド等の二枚のフレキシブル絶縁
フィルム(21)(22)と、このフィルム間(21)
(22)にはさまれて離間して配列した銅箔などの導電
箔(7)で構成されている。
施例を詳述する。本発明に用いるインナーリード(4)
を第1図A、B、Cを参照して説明する。このインナー
リード(4)はポリイミド等の二枚のフレキシブル絶縁
フィルム(21)(22)と、このフィルム間(21)
(22)にはさまれて離間して配列した銅箔などの導電
箔(7)で構成されている。
絶縁フィルム(21>(22)は導′を箔(7)を被覆
する形状を異になる様に形成している。第1図A、E。
する形状を異になる様に形成している。第1図A、E。
Cより明らかな様に、上面の絶縁フィルム(21)は導
電箔(7)の先端部分を例えば3 mtni出する様に
導電箔(7〉を被覆している。下面の絶縁フィルム(2
2)は各導電箔(7)の両端で一部を重畳し、基板の電
極(10)と対向する部分に善導を箔(7)毎にU字状
の切欠部(23)を設けて導電箔(7)を露出している
。従って第1図Cから明らかな様に各導電箔(7)はそ
の周辺で下面の絶縁フィルム(22)で支持きれている
。
電箔(7)の先端部分を例えば3 mtni出する様に
導電箔(7〉を被覆している。下面の絶縁フィルム(2
2)は各導電箔(7)の両端で一部を重畳し、基板の電
極(10)と対向する部分に善導を箔(7)毎にU字状
の切欠部(23)を設けて導電箔(7)を露出している
。従って第1図Cから明らかな様に各導電箔(7)はそ
の周辺で下面の絶縁フィルム(22)で支持きれている
。
斯る構造に依れば、インナーリード(4)の各導電箔(
7)は下面の絶縁フィルム(22)でその先端まで支持
きれており、従来のものに比べて導電箔(7)の変形を
防止できる。
7)は下面の絶縁フィルム(22)でその先端まで支持
きれており、従来のものに比べて導電箔(7)の変形を
防止できる。
次にこのインナーリード(4)を用いた混成集積回路の
製造方法について説明する。
製造方法について説明する。
先ず第3図に示す如く、二枚の混成集積回路基板(1)
(2)を準備する。混成集積回路基板(1)(2)は同
一サイズで、セラミックスあるいはアルミニウム等の表
面を絶縁化した金属基板等を用い、その−面には、銅ペ
ーストのスクリーン印刷あるいは銅箔のエツチングによ
り形成した導電路を形成する。二枚の基板(1)(2,
)の対向する辺には導電路の一部として複数の電極(1
0)を対応して形成されている。
(2)を準備する。混成集積回路基板(1)(2)は同
一サイズで、セラミックスあるいはアルミニウム等の表
面を絶縁化した金属基板等を用い、その−面には、銅ペ
ーストのスクリーン印刷あるいは銅箔のエツチングによ
り形成した導電路を形成する。二枚の基板(1)(2,
)の対向する辺には導電路の一部として複数の電極(1
0)を対応して形成されている。
次に第1図および第2図に示す如く、前述したインナー
リード(4)を準備し、二枚の基板(1)(2)の電極
(10)間の接続を行う。インナーリード(4)の絶縁
フィルム(21)(22)から露出された導電箔(7)
は予め半田メツキしておき、基板(1)(2)の電極(
10)上にも半田デイツプをしておく。続いてインナー
リード(4)の切欠部(23)から露出した導電箔(7
)を電極(10)と当接させ、上面より露出した導電箔
(7)に半田ごて(11)を当接させて半田付けて行う
。この結果、半田ごて(11)の熱は導電箔(7)を介
して直ちに電極(10)に伝達され、すぐに半田を溶か
すことができるので、極めて効率良くインナーリード(
4)で基板(1)(2)間の電極(10)の電気的接続
を行える。
リード(4)を準備し、二枚の基板(1)(2)の電極
(10)間の接続を行う。インナーリード(4)の絶縁
フィルム(21)(22)から露出された導電箔(7)
は予め半田メツキしておき、基板(1)(2)の電極(
10)上にも半田デイツプをしておく。続いてインナー
リード(4)の切欠部(23)から露出した導電箔(7
)を電極(10)と当接させ、上面より露出した導電箔
(7)に半田ごて(11)を当接させて半田付けて行う
。この結果、半田ごて(11)の熱は導電箔(7)を介
して直ちに電極(10)に伝達され、すぐに半田を溶か
すことができるので、極めて効率良くインナーリード(
4)で基板(1)(2)間の電極(10)の電気的接続
を行える。
(ト)発明の効果
本発明に依れば、導電箔(7)の先端まで下面の絶縁フ
ィルム(22)で被覆でき、その先端の変形をIF7止
できる。従ってインナーリード(4)の導電箔(7)の
間隔を大幅に狭くでき、多数本の導電箔(7)をインナ
ーリード(4)に形成できる利点を有する。
ィルム(22)で被覆でき、その先端の変形をIF7止
できる。従ってインナーリード(4)の導電箔(7)の
間隔を大幅に狭くでき、多数本の導電箔(7)をインナ
ーリード(4)に形成できる利点を有する。
また本発明では、半田ごて(11)を直接インナーリー
ド(4)の導電箔(7)に当接できるので、インナーリ
ード〈4)の電極(10)への半田付けも極めて効率良
く行え、更に下面の絶縁フィルム(22)の切欠部(2
3)は各導電箔(7)毎に分離する働きを有し隣接する
電極(10)間の半田ショートを防止できる利点を有す
る。
ド(4)の導電箔(7)に当接できるので、インナーリ
ード〈4)の電極(10)への半田付けも極めて効率良
く行え、更に下面の絶縁フィルム(22)の切欠部(2
3)は各導電箔(7)毎に分離する働きを有し隣接する
電極(10)間の半田ショートを防止できる利点を有す
る。
第1図A、B、Cは本発明に用いるインナーノードの上
面図、断面図および斜視図、第2図は本発明の製造方法
を説明する断面図、第3図は混成集積回路の複数基板構
造を説明する上面図、第4図A、Bおよび第5図A、B
は従来のインナーノードの上面図および断面図、第6図
は従来の製造方法を説明する断面図、第7図は従来の製
造方法における半田ごて加熱温度を説明する特性図であ
る。 (1)(2)は混成集積回路基板、(4)はインナーリ
ード、<21 )(22)は絶縁フィルム、(7)は導
電箔、(10)は電極、(11)は半田ごて、(23)
は切欠部である。 第1図A
面図、断面図および斜視図、第2図は本発明の製造方法
を説明する断面図、第3図は混成集積回路の複数基板構
造を説明する上面図、第4図A、Bおよび第5図A、B
は従来のインナーノードの上面図および断面図、第6図
は従来の製造方法を説明する断面図、第7図は従来の製
造方法における半田ごて加熱温度を説明する特性図であ
る。 (1)(2)は混成集積回路基板、(4)はインナーリ
ード、<21 )(22)は絶縁フィルム、(7)は導
電箔、(10)は電極、(11)は半田ごて、(23)
は切欠部である。 第1図A
Claims (2)
- (1)二枚の混成集積回路基板と、前記基板の導電路間
を接続するインナーリードとを備え、前記インナーリー
ドを二枚の絶縁フィルム間に離間して配列された導電箔
で形成し、前記基板上の電極に当接する側の絶縁フィル
ムに各電極毎に切欠部を設け、反対側の絶縁フィルムは
前記切欠部上の導電箔を露出することを特徴とする混成
集積回路。 - (2)二枚の混成集積回路基板を準備する工程と、 二枚の絶縁フィルム間に離間して配列した導電箔で形成
されたインナーリードを準備し、各導電箔毎に設けた前
記絶縁フィルムの切欠部より露出する導電箔表面を前記
基板の電極と当接させ、反対側の絶縁フィルムより露出
された導電箔面に半田ごてを当接させて前記インナーリ
ードと前記基板の電極の接続を行う工程とを具備するこ
とを特徴とする混成集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25570790A JPH04133346A (ja) | 1990-09-25 | 1990-09-25 | 混成集積回路およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25570790A JPH04133346A (ja) | 1990-09-25 | 1990-09-25 | 混成集積回路およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04133346A true JPH04133346A (ja) | 1992-05-07 |
Family
ID=17282523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25570790A Pending JPH04133346A (ja) | 1990-09-25 | 1990-09-25 | 混成集積回路およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04133346A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003005445A1 (fr) * | 2001-07-04 | 2003-01-16 | Sony Corporation | Dispositif a semiconducteur et module a semiconducteur |
-
1990
- 1990-09-25 JP JP25570790A patent/JPH04133346A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003005445A1 (fr) * | 2001-07-04 | 2003-01-16 | Sony Corporation | Dispositif a semiconducteur et module a semiconducteur |
US6992395B2 (en) | 2001-07-04 | 2006-01-31 | Sony Corporation | Semiconductor device and semiconductor module having external electrodes on an outer periphery |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3786172A (en) | Printed circuit board method and apparatus | |
JPH0888470A (ja) | 電子部品実装用セラミック多層基板及びその製造方法 | |
JPH01319993A (ja) | プリント回路基板の接続方法 | |
JP3198331B2 (ja) | 金属端子片を有する回路基板の製造方法、この製造方法により得られる回路基板、およびこの回路基板に対する導体片の接続方法 | |
JPH04133346A (ja) | 混成集積回路およびその製造方法 | |
JP2973293B2 (ja) | フレキシブルプリント基板の端子構造及び該端子構造の製造方法 | |
US4734672A (en) | Variable resistor circuit module and method of manufacture | |
JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
JPS5930555Y2 (ja) | プリント基板 | |
JPS6229886B2 (ja) | ||
JPH04186694A (ja) | 混成集積回路およびその製造方法 | |
JPH04133388A (ja) | 混成集積回路およびその製造方法 | |
JPH04133387A (ja) | 混成集積回路およびその製造方法 | |
JPH10233485A (ja) | 複合チップ部品 | |
JPH0535589B2 (ja) | ||
JPH08264914A (ja) | 加熱圧着接続型バンプ付きfpc | |
JP2747510B2 (ja) | レーザー溶着によるフイルム状回路体の接続方法 | |
JPS623895Y2 (ja) | ||
JPH03192793A (ja) | 電気回路部品の実装方法 | |
JP2023156805A (ja) | プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体 | |
JPS6347248B2 (ja) | ||
JPS6331367Y2 (ja) | ||
JP2001217279A (ja) | 高密度実装装置 | |
JPH02278786A (ja) | 回路基板 | |
JPH01261892A (ja) | 回路基板の接続方法 |