JP2003008005A - 高誘電率絶縁膜を有する半導体装置 - Google Patents
高誘電率絶縁膜を有する半導体装置Info
- Publication number
- JP2003008005A JP2003008005A JP2002015066A JP2002015066A JP2003008005A JP 2003008005 A JP2003008005 A JP 2003008005A JP 2002015066 A JP2002015066 A JP 2002015066A JP 2002015066 A JP2002015066 A JP 2002015066A JP 2003008005 A JP2003008005 A JP 2003008005A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- eot
- high dielectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 高誘電率絶縁膜（Ｈｉｇｈ−Ｋ）を有する半
導体装置において、薄い換算酸化膜厚（ＥＯＴ）と平滑
な表面のゲート絶縁膜を可能にする事を目的とする。 【解決手段】 Ｈｉｇｈ−Ｋ膜の上界面と下界面どちら
にも拡散防止膜がある場合には、物理膜厚を２．４ｎｍ
以上５．０ｎｍ以下の範囲にする必要がある。上界面も
しくは下界面どちらか一方に拡散防止膜がある場合に
は、物理膜厚を２．８ｎｍ以上５．０ｎｍ以下の範囲に
する必要がある。上界面にも下界面どちらにも拡散防止
膜がない場合には、物理膜厚を３．２ｎｍ以上５．０ｎ
ｍ以下の範囲にする必要がある。また、Ｈｉｇｈ−Ｋ膜
とＳｉ基板界面には拡散防止膜としてのＳｉ窒化膜が存
在し、かつ、Ｈｉｇｈ−Ｋ膜と電極界面には窒素を含む
拡散防止膜が存在する場合には、ＥＯＴが０．７ｎｍ以
上で使用することにより、理想的な安定したＥＯＴと低
いリーク電流特性を実現できる。
導体装置において、薄い換算酸化膜厚（ＥＯＴ）と平滑
な表面のゲート絶縁膜を可能にする事を目的とする。 【解決手段】 Ｈｉｇｈ−Ｋ膜の上界面と下界面どちら
にも拡散防止膜がある場合には、物理膜厚を２．４ｎｍ
以上５．０ｎｍ以下の範囲にする必要がある。上界面も
しくは下界面どちらか一方に拡散防止膜がある場合に
は、物理膜厚を２．８ｎｍ以上５．０ｎｍ以下の範囲に
する必要がある。上界面にも下界面どちらにも拡散防止
膜がない場合には、物理膜厚を３．２ｎｍ以上５．０ｎ
ｍ以下の範囲にする必要がある。また、Ｈｉｇｈ−Ｋ膜
とＳｉ基板界面には拡散防止膜としてのＳｉ窒化膜が存
在し、かつ、Ｈｉｇｈ−Ｋ膜と電極界面には窒素を含む
拡散防止膜が存在する場合には、ＥＯＴが０．７ｎｍ以
上で使用することにより、理想的な安定したＥＯＴと低
いリーク電流特性を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、高誘電体（高誘電
率材料）からなるゲート絶縁膜を有する半導体装置に関
する。
率材料）からなるゲート絶縁膜を有する半導体装置に関
する。
【０００２】
【従来の技術】近年の半導体装置における高集積化及び
高速化に対する技術進展に伴い、ＭＯＳＦＥＴの微細化
が進められている。微細化に伴いゲート絶縁膜の薄膜化
を進めると、トンネル電流によるゲートリーク電流の増
大といった問題が顕在化してくる。この問題を抑制する
ために、ＨｆＯ2、ＺｒＯ2、Ｌａ2Ｏ3、ＴｉＯ2または
Ｔａ2Ｏ5等の高誘電率材料を用いたゲート絶縁膜（以
下、Ｈｉｇｈ−Ｋ膜）により、薄いＳｉＯ2膜と等価な
換算酸化膜厚（以下、ＥＯＴ：Equivalent OxideThick
ness）を実現しながら物理的な膜厚を厚くするという手
法が研究されている。
高速化に対する技術進展に伴い、ＭＯＳＦＥＴの微細化
が進められている。微細化に伴いゲート絶縁膜の薄膜化
を進めると、トンネル電流によるゲートリーク電流の増
大といった問題が顕在化してくる。この問題を抑制する
ために、ＨｆＯ2、ＺｒＯ2、Ｌａ2Ｏ3、ＴｉＯ2または
Ｔａ2Ｏ5等の高誘電率材料を用いたゲート絶縁膜（以
下、Ｈｉｇｈ−Ｋ膜）により、薄いＳｉＯ2膜と等価な
換算酸化膜厚（以下、ＥＯＴ：Equivalent OxideThick
ness）を実現しながら物理的な膜厚を厚くするという手
法が研究されている。
【０００３】また、昨今のシステムＬＳＩにおいては、
演算処理を行う内部回路、入出力を受け持つ周辺回路、
ＤＲＡＭなど、複数の機能を持つ回路を一つのチップに
集積することが一般的となっている。このようなシステ
ムＬＳＩを構成するＭＯＳＦＥＴには、駆動力を維持し
つつリーク電流が小さいことが求められる。
演算処理を行う内部回路、入出力を受け持つ周辺回路、
ＤＲＡＭなど、複数の機能を持つ回路を一つのチップに
集積することが一般的となっている。このようなシステ
ムＬＳＩを構成するＭＯＳＦＥＴには、駆動力を維持し
つつリーク電流が小さいことが求められる。
【０００４】従来のＨｉｇｈ−Ｋ膜の形成方法は特開２
０００−５８８３２号（United States Patent No.
6,013,553）に記載されたものが知られている。図１
は、従来例の高誘電体オキシ窒化ジルコニウムまたは高
誘電体オキシ窒化ハフニウムを有する電界効果型半導体
装置の構造を示す模式図である。図１において、Ｓｉ基
板１１の上にエピタキシャルＳｉ層１２を形成し、デバ
イスは半導体チャネル領域１３の上に形成される。これ
らの構造の基板に対し、１．３３×１０-1Ｐａの酸素雰
囲気内で、６００〜７００℃で約３０秒間加熱すること
によって、好ましくは１ｎｍ未満の酸化物を形成する。
この酸化膜は、厳密にはシリコン酸化膜でないオキシ窒
化シリコン膜の超薄膜を用いることもできる。その後、
この酸化膜はそのまま残されるか、希釈ＨＦにより取り
除かれて水素終端されるか、または超高真空（１．３３
×１０-6Ｐａ）のクラスターツール中で７８０℃程度の
アニールで昇華されて原子的平滑なＳｉ表面を形成する
か、これらのいずれかの方法により処理される。
０００−５８８３２号（United States Patent No.
6,013,553）に記載されたものが知られている。図１
は、従来例の高誘電体オキシ窒化ジルコニウムまたは高
誘電体オキシ窒化ハフニウムを有する電界効果型半導体
装置の構造を示す模式図である。図１において、Ｓｉ基
板１１の上にエピタキシャルＳｉ層１２を形成し、デバ
イスは半導体チャネル領域１３の上に形成される。これ
らの構造の基板に対し、１．３３×１０-1Ｐａの酸素雰
囲気内で、６００〜７００℃で約３０秒間加熱すること
によって、好ましくは１ｎｍ未満の酸化物を形成する。
この酸化膜は、厳密にはシリコン酸化膜でないオキシ窒
化シリコン膜の超薄膜を用いることもできる。その後、
この酸化膜はそのまま残されるか、希釈ＨＦにより取り
除かれて水素終端されるか、または超高真空（１．３３
×１０-6Ｐａ）のクラスターツール中で７８０℃程度の
アニールで昇華されて原子的平滑なＳｉ表面を形成する
か、これらのいずれかの方法により処理される。
【０００５】基板がクリーンなＳｉ表面、酸化物層また
は保護障壁層のいずれかを持つように処理された後、こ
の上にスパッタ、化学気相成長（ＣＶＤ）またはプラズ
マＣＶＤ等により、ジルコニウム金属またはハフニウム
金属を形成する。さらに、ＮＯまたはＮ2Ｏのような酸
素と窒素を含むガスでの酸窒化処理、低温遠隔Ｎ2／Ｏ 2
プラズマ処理、またはＮＨ3遠隔プラズマ窒化とその後
の酸化処理等により、オキシ窒化ジルコニウムまたはオ
キシ窒化ハフニウムからなるゲート誘電体層１４に変換
する。その後、Ａｒ等の不活性雰囲気中または還元性雰
囲気中で、７５０℃、２０秒のアニールにより緻密化す
る。
は保護障壁層のいずれかを持つように処理された後、こ
の上にスパッタ、化学気相成長（ＣＶＤ）またはプラズ
マＣＶＤ等により、ジルコニウム金属またはハフニウム
金属を形成する。さらに、ＮＯまたはＮ2Ｏのような酸
素と窒素を含むガスでの酸窒化処理、低温遠隔Ｎ2／Ｏ 2
プラズマ処理、またはＮＨ3遠隔プラズマ窒化とその後
の酸化処理等により、オキシ窒化ジルコニウムまたはオ
キシ窒化ハフニウムからなるゲート誘電体層１４に変換
する。その後、Ａｒ等の不活性雰囲気中または還元性雰
囲気中で、７５０℃、２０秒のアニールにより緻密化す
る。
【０００６】以上のようにして、オキシ窒化ジルコニウ
ムまたはオキシ窒化ハフニウムの多結晶もしくは非晶質
のゲート誘電体層１４が形成される。その後、ゲート電
極１５が蒸着される。このようなオキシ窒化ジルコニウ
ムまたはオキシ窒化ハフニウムからなるゲート誘電体層
１４は、ＳｉＯ2の比誘電率よりも著しく高い比誘電率
を有する。
ムまたはオキシ窒化ハフニウムの多結晶もしくは非晶質
のゲート誘電体層１４が形成される。その後、ゲート電
極１５が蒸着される。このようなオキシ窒化ジルコニウ
ムまたはオキシ窒化ハフニウムからなるゲート誘電体層
１４は、ＳｉＯ2の比誘電率よりも著しく高い比誘電率
を有する。
【０００７】また、オキシ窒化ジルコニウムまたはオキ
シ窒化ハフニウムからなるゲート誘電体層１４には、半
導体チャネル領域１３の近傍にＳｉＯ2の組成に近いジ
ルコニウムシリケート層またはハフニウムシリケート層
が自然に形成されている。高誘電率材料とシリコンとの
３元系化合物からなるシリケート材料は、一般的に元に
なる高誘電率材料（非シリケート層）より誘電率が低
い。
シ窒化ハフニウムからなるゲート誘電体層１４には、半
導体チャネル領域１３の近傍にＳｉＯ2の組成に近いジ
ルコニウムシリケート層またはハフニウムシリケート層
が自然に形成されている。高誘電率材料とシリコンとの
３元系化合物からなるシリケート材料は、一般的に元に
なる高誘電率材料（非シリケート層）より誘電率が低
い。
【０００８】
【発明が解決しようとする課題】しかしながら、前述し
た従来例には、致命的な課題があることを我々は実験を
通して見出した。この課題とは臨界物理膜厚以下の膜厚
において、突き抜け酸素の影響により最も重要視すべき
パラメーターであるＥＯＴが急激に増加し、安定したＥ
ＯＴを形成できなくなることである。
た従来例には、致命的な課題があることを我々は実験を
通して見出した。この課題とは臨界物理膜厚以下の膜厚
において、突き抜け酸素の影響により最も重要視すべき
パラメーターであるＥＯＴが急激に増加し、安定したＥ
ＯＴを形成できなくなることである。
【０００９】さらにこの課題について分かりやすく説明
する。小さいＥＯＴを得るための主な方法として、ゲー
ト絶縁膜の膜厚を薄くする手法が挙げられる。我々は実
験において、物理膜厚を薄くしていくとＥＯＴが直線的
に減少していく（一般的に予想される傾向）が、ある臨
界物理膜厚を境に逆に急激にＥＯＴが増加していく傾向
（一般的でない異常な傾向）を詳細な実験を行うことに
より新たに見出した。前述のように絶縁膜自体は、相対
的に誘電率の低いシリケート層とＨｉｇｈ−Ｋ層との積
層構造によりゲート絶縁膜が構成される。Ｈｉｇｈ−Ｋ
層ではアニールにより結晶化が進むため、結晶化した粒
界を介した酸素の拡散が起こりやすく、不要なＳｉＯ2
層をＳｉ基板側の界面に形成してしまう。しかし、突き
抜け酸素に起因する不要なＳｉＯ2層は、通常Ｓｉ基板
近傍に自然に形成されるシリケート層に、さらに追加し
て形成されることになる。また、このような突き抜け酸
素は膜内で不均一に起こるため、安定なＥＯＴを実現で
きない。ちなみに、通常Ｓｉ基板近傍に自然に形成され
るシリケート層だけの場合は、その膜厚もほぼ一定して
おり、ＥＯＴも安定している。
する。小さいＥＯＴを得るための主な方法として、ゲー
ト絶縁膜の膜厚を薄くする手法が挙げられる。我々は実
験において、物理膜厚を薄くしていくとＥＯＴが直線的
に減少していく（一般的に予想される傾向）が、ある臨
界物理膜厚を境に逆に急激にＥＯＴが増加していく傾向
（一般的でない異常な傾向）を詳細な実験を行うことに
より新たに見出した。前述のように絶縁膜自体は、相対
的に誘電率の低いシリケート層とＨｉｇｈ−Ｋ層との積
層構造によりゲート絶縁膜が構成される。Ｈｉｇｈ−Ｋ
層ではアニールにより結晶化が進むため、結晶化した粒
界を介した酸素の拡散が起こりやすく、不要なＳｉＯ2
層をＳｉ基板側の界面に形成してしまう。しかし、突き
抜け酸素に起因する不要なＳｉＯ2層は、通常Ｓｉ基板
近傍に自然に形成されるシリケート層に、さらに追加し
て形成されることになる。また、このような突き抜け酸
素は膜内で不均一に起こるため、安定なＥＯＴを実現で
きない。ちなみに、通常Ｓｉ基板近傍に自然に形成され
るシリケート層だけの場合は、その膜厚もほぼ一定して
おり、ＥＯＴも安定している。
【００１０】さらに、突き抜け酸素に起因する不要なＳ
ｉＯ2層に伴い、ゲートのリーク電流（Ｊｇ）もバラツ
キが増加し、ある臨界点を境にして急激に増加するので
理想的なＥＯＴとリーク電流を保持できなくなるという
問題があることを我々は見出した。
ｉＯ2層に伴い、ゲートのリーク電流（Ｊｇ）もバラツ
キが増加し、ある臨界点を境にして急激に増加するので
理想的なＥＯＴとリーク電流を保持できなくなるという
問題があることを我々は見出した。
【００１１】つまり、本発明の第１の実施形態で解決し
ようとする課題に関しては、前述した従来例である臨界
物理膜厚以下の膜厚において突き抜け酸素の影響が顕著
に増加し、最も重要視すべきパラメーターであるＥＯＴ
が急激に増加し、しかもそのＥＯＴおよびリーク電流に
バラツキを生み、安定したＥＯＴやリーク電流を保持で
きなくなるという致命的な問題があった。
ようとする課題に関しては、前述した従来例である臨界
物理膜厚以下の膜厚において突き抜け酸素の影響が顕著
に増加し、最も重要視すべきパラメーターであるＥＯＴ
が急激に増加し、しかもそのＥＯＴおよびリーク電流に
バラツキを生み、安定したＥＯＴやリーク電流を保持で
きなくなるという致命的な問題があった。
【００１２】また、本発明の第２の実施形態で解決しよ
うとする課題に関しては、ある膜厚以上で急激に高誘電
体膜の表面ラフネスが増加するという問題があった。
うとする課題に関しては、ある膜厚以上で急激に高誘電
体膜の表面ラフネスが増加するという問題があった。
【００１３】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る第１の半導体装置は、半導体基板上
に形成された拡散防止機能を有する高誘電体Ａからなる
第１の絶縁膜と、前記第１の絶縁膜上に形成された高誘
電体Ｂからなる第２の絶縁膜と、前記第２の絶縁膜上に
形成された拡散防止機能を有する高誘電体Ｃからなる第
３の絶縁膜と、前記第３の絶縁膜上に形成されたゲート
電極とを備えた半導体装置において、前記第１の絶縁膜
と前記第２の絶縁膜と前記第３の絶縁膜との総和からな
る高誘電率絶縁膜の膜厚が２．４ｎｍ以上であることを
特徴とする。
めに、本発明に係る第１の半導体装置は、半導体基板上
に形成された拡散防止機能を有する高誘電体Ａからなる
第１の絶縁膜と、前記第１の絶縁膜上に形成された高誘
電体Ｂからなる第２の絶縁膜と、前記第２の絶縁膜上に
形成された拡散防止機能を有する高誘電体Ｃからなる第
３の絶縁膜と、前記第３の絶縁膜上に形成されたゲート
電極とを備えた半導体装置において、前記第１の絶縁膜
と前記第２の絶縁膜と前記第３の絶縁膜との総和からな
る高誘電率絶縁膜の膜厚が２．４ｎｍ以上であることを
特徴とする。
【００１４】この構成によって、ＥＯＴを理想的な値に
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
【００１５】上記の半導体装置において、前記ゲート電
極はシリコン以外の金属で形成されて、前記高誘電率絶
縁膜の換算酸化膜厚（ＥＯＴ）が０．７ｎｍ以上である
ことが好ましい。
極はシリコン以外の金属で形成されて、前記高誘電率絶
縁膜の換算酸化膜厚（ＥＯＴ）が０．７ｎｍ以上である
ことが好ましい。
【００１６】また、本発明に係る第２の半導体装置は、
半導体基板上に形成された高誘電体Ｂからなる第１の絶
縁膜と、前記第１の絶縁膜上に形成された拡散防止機能
を有する高誘電体Ｃからなる第２の絶縁膜と、前記第２
の絶縁膜上に形成されたゲート電極とを備えた半導体装
置において、前記第１の絶縁膜と前記第２の絶縁膜との
総和からなる高誘電率絶縁膜の膜厚が２．８ｎｍ以上で
あることを特徴とする。
半導体基板上に形成された高誘電体Ｂからなる第１の絶
縁膜と、前記第１の絶縁膜上に形成された拡散防止機能
を有する高誘電体Ｃからなる第２の絶縁膜と、前記第２
の絶縁膜上に形成されたゲート電極とを備えた半導体装
置において、前記第１の絶縁膜と前記第２の絶縁膜との
総和からなる高誘電率絶縁膜の膜厚が２．８ｎｍ以上で
あることを特徴とする。
【００１７】この構成によって、ＥＯＴを理想的な値に
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
【００１８】上記の半導体装置において、前記ゲート電
極はシリコン以外の金属で形成されて、前記高誘電率絶
縁膜の換算酸化膜厚（ＥＯＴ）が０．８ｎｍ以上である
ことが好ましい。
極はシリコン以外の金属で形成されて、前記高誘電率絶
縁膜の換算酸化膜厚（ＥＯＴ）が０．８ｎｍ以上である
ことが好ましい。
【００１９】また、本発明に係る第３の半導体装置は、
半導体基板上に形成された拡散防止機能を有する高誘電
体Ａからなる第１の絶縁膜と、前記第１の絶縁膜上に形
成された高誘電体Ｂからなる第２の絶縁膜と、前記第２
の絶縁膜上に形成されたゲート電極とを備えた半導体装
置において、前記第１の絶縁膜と前記第２の絶縁膜との
総和からなる高誘電率絶縁膜の膜厚が２．８ｎｍ以上で
あることを特徴とする。
半導体基板上に形成された拡散防止機能を有する高誘電
体Ａからなる第１の絶縁膜と、前記第１の絶縁膜上に形
成された高誘電体Ｂからなる第２の絶縁膜と、前記第２
の絶縁膜上に形成されたゲート電極とを備えた半導体装
置において、前記第１の絶縁膜と前記第２の絶縁膜との
総和からなる高誘電率絶縁膜の膜厚が２．８ｎｍ以上で
あることを特徴とする。
【００２０】この構成によって、ＥＯＴを理想的な値に
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
【００２１】上記の半導体装置において、前記ゲート電
極はシリコンで形成されて、前記高誘電率絶縁膜の換算
酸化膜厚（ＥＯＴ）が１．１ｎｍ以上であることが好ま
しい。
極はシリコンで形成されて、前記高誘電率絶縁膜の換算
酸化膜厚（ＥＯＴ）が１．１ｎｍ以上であることが好ま
しい。
【００２２】また、本発明に係る第４の半導体装置は、
半導体基板上に形成された高誘電体Ｂからなる絶縁膜
と、前記絶縁膜上に形成されたゲート電極とを備えた半
導体装置において、前記絶縁膜だけからなる高誘電率絶
縁膜の膜厚が３．２ｎｍ以上であることを特徴とする。
半導体基板上に形成された高誘電体Ｂからなる絶縁膜
と、前記絶縁膜上に形成されたゲート電極とを備えた半
導体装置において、前記絶縁膜だけからなる高誘電率絶
縁膜の膜厚が３．２ｎｍ以上であることを特徴とする。
【００２３】この構成によって、ＥＯＴを理想的な値に
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
制御でき、安定したＥＯＴと良好なリーク電流特性を実
現できる。
【００２４】上記の半導体装置において、前記ゲート電
極はシリコンで形成されて、前記高誘電率絶縁膜の換算
酸化膜厚（ＥＯＴ）が１．６ｎｍ以上であることが好ま
しい。
極はシリコンで形成されて、前記高誘電率絶縁膜の換算
酸化膜厚（ＥＯＴ）が１．６ｎｍ以上であることが好ま
しい。
【００２５】また、第１，第２，第３または第４の半導
体装置において、前記高誘電率絶縁膜の膜厚が５．０ｎ
ｍ以下であることを特徴とする。
体装置において、前記高誘電率絶縁膜の膜厚が５．０ｎ
ｍ以下であることを特徴とする。
【００２６】この構成によって、平滑な表面を有するゲ
ート絶縁膜を実現できる。
ート絶縁膜を実現できる。
【００２７】さらに、第１，第２，第３または第４の半
導体装置において、高誘電体Ｂがハフニウムまたはジル
コニウムの酸化物であることが好ましい。
導体装置において、高誘電体Ｂがハフニウムまたはジル
コニウムの酸化物であることが好ましい。
【００２８】また、第１または第２の半導体装置におい
て、拡散防止機能を有する高誘電体Ｃがハフニウムまた
はジルコニウムの酸化物に少なくとも窒素またはシリコ
ンを含有することが好ましい。
て、拡散防止機能を有する高誘電体Ｃがハフニウムまた
はジルコニウムの酸化物に少なくとも窒素またはシリコ
ンを含有することが好ましい。
【００２９】また、第１または第３の半導体装置におい
て、拡散防止機能を有する高誘電体Ａがシリコン窒化物
またはシリコン窒化酸化物であることが好ましい。
て、拡散防止機能を有する高誘電体Ａがシリコン窒化物
またはシリコン窒化酸化物であることが好ましい。
【００３０】また、第１または第３の半導体装置におい
て、拡散防止機能を有する高誘電体Ａがハフニウムまた
はジルコニウムの酸化物に少なくとも窒素またはシリコ
ンを含有することが好ましい。
て、拡散防止機能を有する高誘電体Ａがハフニウムまた
はジルコニウムの酸化物に少なくとも窒素またはシリコ
ンを含有することが好ましい。
【００３１】
【発明の実施の形態】（第１の実施形態の１）以下、本
発明の第１の実施形態について、図２〜図４を参照しな
がら説明する。
発明の第１の実施形態について、図２〜図４を参照しな
がら説明する。
【００３２】図２は、本発明の第１の実施形態に関わる
半導体装置の製造方法の工程断面図を示す。まず、（１
００）面を有するＳｉ基板２１上に素子分離用の絶縁膜
２２を形成し、デバイス領域２３を形成する。この後、
標準のＲＣＡ洗浄と希釈ＨＦ洗浄の後に、Ｓｉ基板２１
の表面をＮＨ3ガス中に６００〜７００℃の温度で１０
〜３０秒ほど曝してＳｉ窒化膜２４を形成する。この
後、ＣＶＤソースを使用してＣＶＤ−ＨｆＯ2膜２５を
形成する。また、Ｓｉ基板２１上にＳｉ窒化膜２４を形
成せずに、ＣＶＤ−ＨｆＯ2膜２５を直接形成する場合
も検討した。
半導体装置の製造方法の工程断面図を示す。まず、（１
００）面を有するＳｉ基板２１上に素子分離用の絶縁膜
２２を形成し、デバイス領域２３を形成する。この後、
標準のＲＣＡ洗浄と希釈ＨＦ洗浄の後に、Ｓｉ基板２１
の表面をＮＨ3ガス中に６００〜７００℃の温度で１０
〜３０秒ほど曝してＳｉ窒化膜２４を形成する。この
後、ＣＶＤソースを使用してＣＶＤ−ＨｆＯ2膜２５を
形成する。また、Ｓｉ基板２１上にＳｉ窒化膜２４を形
成せずに、ＣＶＤ−ＨｆＯ2膜２５を直接形成する場合
も検討した。
【００３３】ここで、ＣＶＤ−ＨｆＯ2膜２５はキャリ
ヤガスとしてＮ2を使用し、液体ＨｆソースのＨｆ t-b
utoxide（Ｃ16Ｈ26ＨｆＯ4）を使用し、乾燥Ｏ2と共に
５００℃でＲＴ−ＣＶＤ（Rapid Thermal CVD）処理
を用いて形成する。この原料となる元素としては、Ｈ
ｆ，Ｏ，Ｃ，Ｈが含有される。また、Ｎ2ガスも含むが
５００℃の温度では非常に不活性であるため、Ｎ2の寄
与は非常に小さい。組成分析の結果、ＨｆとＯが主要な
元素であってＨｆＯ2という組成を持ち、その内部に数
％以下の微量なＣとＨを含有する。
ヤガスとしてＮ2を使用し、液体ＨｆソースのＨｆ t-b
utoxide（Ｃ16Ｈ26ＨｆＯ4）を使用し、乾燥Ｏ2と共に
５００℃でＲＴ−ＣＶＤ（Rapid Thermal CVD）処理
を用いて形成する。この原料となる元素としては、Ｈ
ｆ，Ｏ，Ｃ，Ｈが含有される。また、Ｎ2ガスも含むが
５００℃の温度では非常に不活性であるため、Ｎ2の寄
与は非常に小さい。組成分析の結果、ＨｆとＯが主要な
元素であってＨｆＯ2という組成を持ち、その内部に数
％以下の微量なＣとＨを含有する。
【００３４】他方、別のＣＶＤソースを使用した場合に
ついて説明する。ＣＶＤ−ＨｆＯ2膜２５はＡｒをキャ
リヤガスとし、Ｈｆ窒化物からなる固体ソースのＨｆ
nitrato（Ｈｆ（ＮＯ3）4）を使用し、乾燥Ｏ2と共に２
００℃でコールドウォールタイプのＣＶＤ装置を用いて
形成する。この原料となる元素としては、Ｈｆ，Ｏ，Ｎ
が挙げられる。また、Ａｒガスも含むが２００℃の温度
では非常に不活性であるため、Ａｒの寄与は非常に小さ
い。組成分析の結果、ＨｆとＯが主要な元素であってＨ
ｆＯ2という組成を持ち、その内部に数％以下の微量な
Ｎを含有する。
ついて説明する。ＣＶＤ−ＨｆＯ2膜２５はＡｒをキャ
リヤガスとし、Ｈｆ窒化物からなる固体ソースのＨｆ
nitrato（Ｈｆ（ＮＯ3）4）を使用し、乾燥Ｏ2と共に２
００℃でコールドウォールタイプのＣＶＤ装置を用いて
形成する。この原料となる元素としては、Ｈｆ，Ｏ，Ｎ
が挙げられる。また、Ａｒガスも含むが２００℃の温度
では非常に不活性であるため、Ａｒの寄与は非常に小さ
い。組成分析の結果、ＨｆとＯが主要な元素であってＨ
ｆＯ2という組成を持ち、その内部に数％以下の微量な
Ｎを含有する。
【００３５】次に、ＭＯＳＦＥＴ（ここではｎＭＯＳ）
を形成するため、ＣＶＤ−ＨｆＯ2膜２５の上にゲート
電極２６としてＰｏｌｙ−Ｓｉ膜またはＰＶＤ−ＴｉＮ
／Ａｌ膜を形成する実験を行った。
を形成するため、ＣＶＤ−ＨｆＯ2膜２５の上にゲート
電極２６としてＰｏｌｙ−Ｓｉ膜またはＰＶＤ−ＴｉＮ
／Ａｌ膜を形成する実験を行った。
【００３６】Ｐｏｌｙ−Ｓｉ膜の場合の電極形成につい
て説明する。ＣＶＤ−ＨｆＯ2膜２５の堆積後、Ｎ2中で
６００〜８００℃の温度でアニール（以下、ＰＤＡ）を
行った後、ＳｉＨ4を用いたＣＶＤによりＰｏｌｙ−Ｓ
ｉ膜２６を５４０℃の温度で形成した。この後、５×１
０15ｃｍ-2のＰイオン注入した後、ゲート電極のパター
ンニングを行った。活性化のアニールは乾燥Ｎ2中で９
００℃，３０秒のＲＴＰにより行われた。
て説明する。ＣＶＤ−ＨｆＯ2膜２５の堆積後、Ｎ2中で
６００〜８００℃の温度でアニール（以下、ＰＤＡ）を
行った後、ＳｉＨ4を用いたＣＶＤによりＰｏｌｙ−Ｓ
ｉ膜２６を５４０℃の温度で形成した。この後、５×１
０15ｃｍ-2のＰイオン注入した後、ゲート電極のパター
ンニングを行った。活性化のアニールは乾燥Ｎ2中で９
００℃，３０秒のＲＴＰにより行われた。
【００３７】また、メタルゲートの場合の電極形成につ
いて説明する。ＣＶＤ−ＨｆＯ2膜２５の堆積後、Ｎ2中
で６００〜８００℃の温度でＰＤＡを行った後、Ａｒス
パッタによるＰＶＤ法によりバリアメタルと導電体から
なるＴｉＮ／Ａｌ膜２６を形成した。バリアメタルの材
料としてはＴａＮを使用してもよい。このメタルゲート
の場合、バリアメタルに窒素を含有するため、ＣＶＤ−
ＨｆＯ2膜２５の上層部に窒素が導入されて酸素の拡散
防止機能を有した窒素含有層２７を同時に形成できる。
いて説明する。ＣＶＤ−ＨｆＯ2膜２５の堆積後、Ｎ2中
で６００〜８００℃の温度でＰＤＡを行った後、Ａｒス
パッタによるＰＶＤ法によりバリアメタルと導電体から
なるＴｉＮ／Ａｌ膜２６を形成した。バリアメタルの材
料としてはＴａＮを使用してもよい。このメタルゲート
の場合、バリアメタルに窒素を含有するため、ＣＶＤ−
ＨｆＯ2膜２５の上層部に窒素が導入されて酸素の拡散
防止機能を有した窒素含有層２７を同時に形成できる。
【００３８】なお、このように形成されたＣＶＤ−Ｈｆ
Ｏ2膜２５のＥＯＴは、ＬＣＲメーターによりＣＶ測定
され、電極の空乏層や基板側の量子化効果を考慮したシ
ミュレーションプログラムにより算出された。
Ｏ2膜２５のＥＯＴは、ＬＣＲメーターによりＣＶ測定
され、電極の空乏層や基板側の量子化効果を考慮したシ
ミュレーションプログラムにより算出された。
【００３９】次に、上記の実験により作成されたＨｉｇ
ｈ−Ｋ膜を有するゲート構造は３つのタイプがあり、図
３を参照しながら説明する。図３において、タイプ３
１、タイプ３２およびタイプ３３は以下のように構成さ
れている。
ｈ−Ｋ膜を有するゲート構造は３つのタイプがあり、図
３を参照しながら説明する。図３において、タイプ３
１、タイプ３２およびタイプ３３は以下のように構成さ
れている。
【００４０】タイプ３１は、Ｓｉ基板２１上にＳｉ窒化
膜２４を形成し、その上にＣＶＤ−ＨｆＯ2膜２５を形
成し、その上にＴｉＮ／Ａｌ膜２６を形成した場合であ
る。Ｈｉｇｈ−Ｋ膜２５とＳｉ基板２１の界面にはＳｉ
窒化膜２４からなる拡散防止膜が存在し、かつ、Ｈｉｇ
ｈ−Ｋ膜２５とＴｉＮ／Ａｌ膜２６の界面にも窒素を含
有するＣＶＤ−ＨｆＯ2層２７からなる拡散防止膜が存
在する。このタイプ３１は、上界面と下界面どちらにも
拡散防止膜がある場合である。
膜２４を形成し、その上にＣＶＤ−ＨｆＯ2膜２５を形
成し、その上にＴｉＮ／Ａｌ膜２６を形成した場合であ
る。Ｈｉｇｈ−Ｋ膜２５とＳｉ基板２１の界面にはＳｉ
窒化膜２４からなる拡散防止膜が存在し、かつ、Ｈｉｇ
ｈ−Ｋ膜２５とＴｉＮ／Ａｌ膜２６の界面にも窒素を含
有するＣＶＤ−ＨｆＯ2層２７からなる拡散防止膜が存
在する。このタイプ３１は、上界面と下界面どちらにも
拡散防止膜がある場合である。
【００４１】タイプ３２は、Ｓｉ基板２１上にＳｉ窒化
膜２４を形成し、その上にＣＶＤ−ＨｆＯ2膜２５を形
成し、その上にＰｏｌｙ−Ｓｉ膜２６を形成した場合が
１つのケースである。またこれとは別に、Ｓｉ窒化膜２
４を形成せず、Ｓｉ基板２１上に直接ＣＶＤ−ＨｆＯ2
膜２５を形成し、その上にＴｉＮ／Ａｌ膜２６を形成し
た場合がもう１つのケースである。つまり、Ｈｉｇｈ−
Ｋ膜２５とＳｉ基板２１の界面にはＳｉ窒化膜２４から
なる拡散防止膜が存在するか、もしくは、Ｈｉｇｈ−Ｋ
膜２５とＴｉＮ／Ａｌ膜２６の界面には窒素を含有する
ＣＶＤ−ＨｆＯ 2層２７からなる拡散防止膜が存在する
場合に対応する。このタイプ３２は、上界面もしくは下
界面のどちらか一方にのみ拡散防止膜がある場合であ
る。なお、図中の波線は、拡散防止膜がない場合にＳｉ
基板２１またはＰｏｌｙ−Ｓｉ膜２６とＨｉｇｈ−Ｋ膜
２５とが反応した界面を模式的に表示している。
膜２４を形成し、その上にＣＶＤ−ＨｆＯ2膜２５を形
成し、その上にＰｏｌｙ−Ｓｉ膜２６を形成した場合が
１つのケースである。またこれとは別に、Ｓｉ窒化膜２
４を形成せず、Ｓｉ基板２１上に直接ＣＶＤ−ＨｆＯ2
膜２５を形成し、その上にＴｉＮ／Ａｌ膜２６を形成し
た場合がもう１つのケースである。つまり、Ｈｉｇｈ−
Ｋ膜２５とＳｉ基板２１の界面にはＳｉ窒化膜２４から
なる拡散防止膜が存在するか、もしくは、Ｈｉｇｈ−Ｋ
膜２５とＴｉＮ／Ａｌ膜２６の界面には窒素を含有する
ＣＶＤ−ＨｆＯ 2層２７からなる拡散防止膜が存在する
場合に対応する。このタイプ３２は、上界面もしくは下
界面のどちらか一方にのみ拡散防止膜がある場合であ
る。なお、図中の波線は、拡散防止膜がない場合にＳｉ
基板２１またはＰｏｌｙ−Ｓｉ膜２６とＨｉｇｈ−Ｋ膜
２５とが反応した界面を模式的に表示している。
【００４２】タイプ３３は、Ｓｉ窒化膜２４を形成せ
ず、Ｓｉ基板２１上に直接ＣＶＤ−ＨｆＯ2膜２５を形
成し、その上にＰｏｌｙ−Ｓｉ膜２６を形成した場合で
ある。Ｈｉｇｈ−Ｋ膜２５とＳｉ基板２１の界面には拡
散防止膜が存在せず、かつ、Ｈｉｇｈ−Ｋ膜２５とゲー
ト電極２６の界面にも拡散防止膜が存在しない場合に対
応する。このタイプ３３は上界面と下界面どちらにも拡
散防止膜がない場合である。なお、図中の波線はタイプ
３２と同様に、Ｓｉ基板２１またはＰｏｌｙ−Ｓｉ膜２
６とＨｉｇｈ−Ｋ膜２５とが反応した界面を模式的に表
示している。
ず、Ｓｉ基板２１上に直接ＣＶＤ−ＨｆＯ2膜２５を形
成し、その上にＰｏｌｙ−Ｓｉ膜２６を形成した場合で
ある。Ｈｉｇｈ−Ｋ膜２５とＳｉ基板２１の界面には拡
散防止膜が存在せず、かつ、Ｈｉｇｈ−Ｋ膜２５とゲー
ト電極２６の界面にも拡散防止膜が存在しない場合に対
応する。このタイプ３３は上界面と下界面どちらにも拡
散防止膜がない場合である。なお、図中の波線はタイプ
３２と同様に、Ｓｉ基板２１またはＰｏｌｙ−Ｓｉ膜２
６とＨｉｇｈ−Ｋ膜２５とが反応した界面を模式的に表
示している。
【００４３】次に、本発明に至った実験結果について図
４を参照しながら説明する。図４の実験データの傾向に
ついて、図中の（１）〜（６）の番号順に説明する。縦
軸はＥＯＴを示し、横軸は成膜時のエリプソメトリーで
測定した物理膜厚を示す。
４を参照しながら説明する。図４の実験データの傾向に
ついて、図中の（１）〜（６）の番号順に説明する。縦
軸はＥＯＴを示し、横軸は成膜時のエリプソメトリーで
測定した物理膜厚を示す。
【００４４】通常、高誘電率絶縁膜の物理膜厚を薄膜化
させることでＥＯＴを下げる事ができる。（１）比較的
厚い絶縁膜を形成した場合、ＥＯＴも比較的高い値を示
す。（２）順次、薄い物理膜厚の絶縁膜を形成していく
と、直線的にＥＯＴが減少していく。（３）ある臨界の
物理膜厚に到達したとき、最小のＥＯＴを示す。（４）
この臨界物理膜厚よりも薄膜化を進めると、急にＥＯＴ
が増加してしまう。ある臨界膜厚よりも薄い場合、成膜
中または成膜後の処理中に残留酸素が高誘電率絶縁膜を
拡散して、Ｓｉ基板との界面に不要なＳｉＯ2層を形成
してしまう。このため、物理膜厚を薄膜化しても理想的
な場合（（６）へ向かう点線）から大きく外れてしま
う。（５）さらに薄膜化を進めた場合、異常なＥＯＴを
示すこととなる。（６）理想的な場合に、点線が通常考
えられる傾向である。
させることでＥＯＴを下げる事ができる。（１）比較的
厚い絶縁膜を形成した場合、ＥＯＴも比較的高い値を示
す。（２）順次、薄い物理膜厚の絶縁膜を形成していく
と、直線的にＥＯＴが減少していく。（３）ある臨界の
物理膜厚に到達したとき、最小のＥＯＴを示す。（４）
この臨界物理膜厚よりも薄膜化を進めると、急にＥＯＴ
が増加してしまう。ある臨界膜厚よりも薄い場合、成膜
中または成膜後の処理中に残留酸素が高誘電率絶縁膜を
拡散して、Ｓｉ基板との界面に不要なＳｉＯ2層を形成
してしまう。このため、物理膜厚を薄膜化しても理想的
な場合（（６）へ向かう点線）から大きく外れてしま
う。（５）さらに薄膜化を進めた場合、異常なＥＯＴを
示すこととなる。（６）理想的な場合に、点線が通常考
えられる傾向である。
【００４５】しかしながら、いままでＳｉＯ2膜または
ＳｉＯＮ膜で一般的に考えられてきた傾向とは異なり、
我々は詳細な実験を通して、Ｈｉｇｈ−Ｋ膜特有の臨界
物理膜厚が存在する現象を見出した。この現象は、ある
臨界膜厚を境にＥＯＴが理想直線から大きく外れること
である。
ＳｉＯＮ膜で一般的に考えられてきた傾向とは異なり、
我々は詳細な実験を通して、Ｈｉｇｈ−Ｋ膜特有の臨界
物理膜厚が存在する現象を見出した。この現象は、ある
臨界膜厚を境にＥＯＴが理想直線から大きく外れること
である。
【００４６】一方、ＩＴＲＳ（International Technol
ogy Roadmap for Semiconductors，1999 Edition）
の１２４ページの表３４ａに記載されているように、２
００５年の１００ｎｍノードＣＭＯＳにおいて、要求さ
れるＥＯＴは１．０〜１．５ｎｍであり、また要求され
るＥＯＴの均一性は±４％以内である。これらの技術的
スペックを踏まえると、安定でかつ薄いＥＯＴを実現す
るＨｉｇｈ−Ｋ膜を形成することがシリコンＬＳＩプロ
セスに要求されている。この技術動向からも、本発明で
提案する臨界物理膜厚は非常に重要な意味を持つ。つま
り、図４の（３）で示した臨界物理膜厚以上の高誘電率
絶縁膜を形成し、所望のＥＯＴを実現することが必須と
なる。
ogy Roadmap for Semiconductors，1999 Edition）
の１２４ページの表３４ａに記載されているように、２
００５年の１００ｎｍノードＣＭＯＳにおいて、要求さ
れるＥＯＴは１．０〜１．５ｎｍであり、また要求され
るＥＯＴの均一性は±４％以内である。これらの技術的
スペックを踏まえると、安定でかつ薄いＥＯＴを実現す
るＨｉｇｈ−Ｋ膜を形成することがシリコンＬＳＩプロ
セスに要求されている。この技術動向からも、本発明で
提案する臨界物理膜厚は非常に重要な意味を持つ。つま
り、図４の（３）で示した臨界物理膜厚以上の高誘電率
絶縁膜を形成し、所望のＥＯＴを実現することが必須と
なる。
【００４７】次に、本発明に至った実験結果について図
５〜図７を参照しながら詳しく順に説明する。図５にお
いて、丸のデータは図３で示したタイプ３２の結果であ
り、菱形のデータはタイプ３１の結果を示す。物理膜厚
を薄くしていくとＥＯＴが直線的に減少していくが、
２．４ｎｍの臨界物理膜厚を境に、逆にＥＯＴが急激に
増加していく傾向を示す。タイプ３１は上下の界面に拡
散防止膜を形成しているので、タイプ３２と比較して同
じ物理膜厚でもその分布は薄いＥＯＴ側に位置してい
る。つまり、拡散防止機能の効果が確認できる。
５〜図７を参照しながら詳しく順に説明する。図５にお
いて、丸のデータは図３で示したタイプ３２の結果であ
り、菱形のデータはタイプ３１の結果を示す。物理膜厚
を薄くしていくとＥＯＴが直線的に減少していくが、
２．４ｎｍの臨界物理膜厚を境に、逆にＥＯＴが急激に
増加していく傾向を示す。タイプ３１は上下の界面に拡
散防止膜を形成しているので、タイプ３２と比較して同
じ物理膜厚でもその分布は薄いＥＯＴ側に位置してい
る。つまり、拡散防止機能の効果が確認できる。
【００４８】図６において、丸と菱形のデータは図３で
例示したタイプ３２の傾向を示す。上下の内どちらかの
界面に拡散防止膜を形成した場合には、物理膜厚を薄く
していくとＥＯＴが直線的に減少していくが、２．８ｎ
ｍの臨界物理膜厚を境に、逆にＥＯＴが急激に増加して
いく傾向を示す。
例示したタイプ３２の傾向を示す。上下の内どちらかの
界面に拡散防止膜を形成した場合には、物理膜厚を薄く
していくとＥＯＴが直線的に減少していくが、２．８ｎ
ｍの臨界物理膜厚を境に、逆にＥＯＴが急激に増加して
いく傾向を示す。
【００４９】図７において、黒丸のデータは図３で示し
たタイプ３３の結果を示す。上下の界面に拡散防止膜を
形成しない場合には、物理膜厚を薄くしていくとＥＯＴ
が直線的に減少していくが、３．２ｎｍの臨界物理膜厚
を境に、逆にＥＯＴが急激に増加していく傾向を示す。
たタイプ３３の結果を示す。上下の界面に拡散防止膜を
形成しない場合には、物理膜厚を薄くしていくとＥＯＴ
が直線的に減少していくが、３．２ｎｍの臨界物理膜厚
を境に、逆にＥＯＴが急激に増加していく傾向を示す。
【００５０】なお、図５〜図７で示した実験結果におい
て、同じ物理膜厚に対するＥＯＴのバラツキは、ＰＤＡ
の温度および活性化の温度等による影響を示している。
プロセスが最適化できた場合には、同じ物理膜厚に対す
るＥＯＴのバラツキは最も小さい値を示し、図５〜図７
で示した直線のところに位置する。成膜膜厚を臨界物理
膜厚より薄くした場合、酸素が拡散して突き抜けてしま
い、急激にＥＯＴが増加するため、同じチップ内やウエ
ハ内においてもＥＯＴのバラツキが大きくなり制御不能
となる。このため、成膜膜厚を臨界物理膜厚より厚くす
ることは必須となる。
て、同じ物理膜厚に対するＥＯＴのバラツキは、ＰＤＡ
の温度および活性化の温度等による影響を示している。
プロセスが最適化できた場合には、同じ物理膜厚に対す
るＥＯＴのバラツキは最も小さい値を示し、図５〜図７
で示した直線のところに位置する。成膜膜厚を臨界物理
膜厚より薄くした場合、酸素が拡散して突き抜けてしま
い、急激にＥＯＴが増加するため、同じチップ内やウエ
ハ内においてもＥＯＴのバラツキが大きくなり制御不能
となる。このため、成膜膜厚を臨界物理膜厚より厚くす
ることは必須となる。
【００５１】次に、ＣＶＤ−ＨｆＯ2を成膜した後のプ
ロセスについて説明する。ＰＤＡ中の残留酸素、Ｐｏｌ
ｙ−Ｓｉ成膜時の巻き込み酸素、ＰＶＤのメタル蒸着中
の残留酸素およびＰｏｌｙ−Ｓｉ膜を活性化するアニー
ル中の残留酸素等の影響によって、プロセス中の雰囲気
からＨｆＯ2膜に酸素が拡散することを完全に防ぐこと
は非常に難しい。純粋なＮ2を使用してもｐｐｍオーダ
ーの残留酸素があり、プロセスの処理時間を考慮すると
表面に暴露される酸素の量は無視できない。また、Ｐｏ
ｌｙ−Ｓｉの活性化アニールでは９００〜１０００℃の
高温を用いるので、この温度では酸化自体を促進する。
ＰＤＡを行った後、エリプソメトリーで測定した物理膜
厚がある臨界物理膜厚よりも薄いと、その後のゲート電
極形成および活性化のアニール等で表面から微量の酸素
が拡散し、Ｓｉ基板に達した時には結果的に０．数ｎｍ
のＳｉＯ2を形成してしまう。この場合、全体のＥＯＴ
が１．０ｎｍという極薄の膜に対して、０．数ｎｍの値
の増加は、ＥＯＴとして数１０％程度の増加を意味し、
Ｈｉｇｈ−Ｋ膜としては致命的な問題である。このよう
に微量酸素の影響に関して考えると、酸素自体が表面か
ら拡散する機構が主であるため物理膜厚に非常に影響さ
れ、一旦酸素が拡散してしまうと、同じチップ内やウエ
ハ内においてもＥＯＴのバラツキが顕著となる。
ロセスについて説明する。ＰＤＡ中の残留酸素、Ｐｏｌ
ｙ−Ｓｉ成膜時の巻き込み酸素、ＰＶＤのメタル蒸着中
の残留酸素およびＰｏｌｙ−Ｓｉ膜を活性化するアニー
ル中の残留酸素等の影響によって、プロセス中の雰囲気
からＨｆＯ2膜に酸素が拡散することを完全に防ぐこと
は非常に難しい。純粋なＮ2を使用してもｐｐｍオーダ
ーの残留酸素があり、プロセスの処理時間を考慮すると
表面に暴露される酸素の量は無視できない。また、Ｐｏ
ｌｙ−Ｓｉの活性化アニールでは９００〜１０００℃の
高温を用いるので、この温度では酸化自体を促進する。
ＰＤＡを行った後、エリプソメトリーで測定した物理膜
厚がある臨界物理膜厚よりも薄いと、その後のゲート電
極形成および活性化のアニール等で表面から微量の酸素
が拡散し、Ｓｉ基板に達した時には結果的に０．数ｎｍ
のＳｉＯ2を形成してしまう。この場合、全体のＥＯＴ
が１．０ｎｍという極薄の膜に対して、０．数ｎｍの値
の増加は、ＥＯＴとして数１０％程度の増加を意味し、
Ｈｉｇｈ−Ｋ膜としては致命的な問題である。このよう
に微量酸素の影響に関して考えると、酸素自体が表面か
ら拡散する機構が主であるため物理膜厚に非常に影響さ
れ、一旦酸素が拡散してしまうと、同じチップ内やウエ
ハ内においてもＥＯＴのバラツキが顕著となる。
【００５２】したがって、安定してＥＯＴを制御するた
めには、成膜後の物理膜厚に最小臨界膜厚を設ける必要
があることを我々は見出した。この事実は、従来予想さ
れていた延長線上で物理膜厚の薄膜化を進めた場合に、
実際には新しい現象が極薄のＨｉｇｈ−Ｋ膜で観察さ
れ、我々はその実験を通して課題を見出したと共に、そ
の原因を吟味し、解決策を検討した。
めには、成膜後の物理膜厚に最小臨界膜厚を設ける必要
があることを我々は見出した。この事実は、従来予想さ
れていた延長線上で物理膜厚の薄膜化を進めた場合に、
実際には新しい現象が極薄のＨｉｇｈ−Ｋ膜で観察さ
れ、我々はその実験を通して課題を見出したと共に、そ
の原因を吟味し、解決策を検討した。
【００５３】以上の結果から、タイプ３１は上界面と下
界面どちらにも拡散防止膜がある場合であって、物理膜
厚は２．４ｎｍ以上必要である。また、タイプ３２は上
界面もしくは下界面どちらか一方に拡散防止膜がある場
合であって、物理膜厚は２．８ｎｍ以上必要である。ま
た、タイプ３３は上界面と下界面どちらにも拡散防止膜
がない場合であって、物理膜厚は３．２ｎｍ以上必要で
ある。
界面どちらにも拡散防止膜がある場合であって、物理膜
厚は２．４ｎｍ以上必要である。また、タイプ３２は上
界面もしくは下界面どちらか一方に拡散防止膜がある場
合であって、物理膜厚は２．８ｎｍ以上必要である。ま
た、タイプ３３は上界面と下界面どちらにも拡散防止膜
がない場合であって、物理膜厚は３．２ｎｍ以上必要で
ある。
【００５４】（第１の実施形態の２）前述の臨界物理膜
厚の説明に加え、その臨界物理膜厚の前後でのＥＯＴと
リーク電流特性の相関について、図８〜図１２を参照し
ながらさらに説明する。図８〜図１２は、ＥＯＴに対す
るゲート電圧が−１Ｖでのリーク電流を示し、図３に示
すタイプに分けて説明する。
厚の説明に加え、その臨界物理膜厚の前後でのＥＯＴと
リーク電流特性の相関について、図８〜図１２を参照し
ながらさらに説明する。図８〜図１２は、ＥＯＴに対す
るゲート電圧が−１Ｖでのリーク電流を示し、図３に示
すタイプに分けて説明する。
【００５５】タイプ３１は上界面と下界面どちらにも拡
散防止膜がある場合であって、そのリーク電流特性を図
９に示す。Ｈｉｇｈ−Ｋ膜の膜厚が非常に薄い場合は、
プロセス起因の巻き込み酸素によりＳｉ基板側で酸化が
起こり、タイプ３１からタイプ３２に変化するところが
あり、図中の点線で示してある。最小のＥＯＴは約０．
７ｎｍである。したがって、ＥＯＴが０．７ｎｍ以上で
かつリーク電流が１０ -3Ａ／ｃｍ2以下の特性を示すゲ
ート絶縁膜を使用することが、良好なリーク電流特性を
示すので望ましい。これ以外の範囲では、同じＥＯＴに
おいても非常に高いリーク電流を示しゲート絶縁膜とし
ては不適切であり、変曲点を境に同じＥＯＴでみると数
桁以上も高いリーク電流を示す。
散防止膜がある場合であって、そのリーク電流特性を図
９に示す。Ｈｉｇｈ−Ｋ膜の膜厚が非常に薄い場合は、
プロセス起因の巻き込み酸素によりＳｉ基板側で酸化が
起こり、タイプ３１からタイプ３２に変化するところが
あり、図中の点線で示してある。最小のＥＯＴは約０．
７ｎｍである。したがって、ＥＯＴが０．７ｎｍ以上で
かつリーク電流が１０ -3Ａ／ｃｍ2以下の特性を示すゲ
ート絶縁膜を使用することが、良好なリーク電流特性を
示すので望ましい。これ以外の範囲では、同じＥＯＴに
おいても非常に高いリーク電流を示しゲート絶縁膜とし
ては不適切であり、変曲点を境に同じＥＯＴでみると数
桁以上も高いリーク電流を示す。
【００５６】タイプ３２は上界面もしくは下界面どちら
か一方に拡散防止膜がある場合であって、ゲート電極に
ＴｉＮ／Ａｌ膜を使用した場合のリーク電流特性を図１
０に示す。最小のＥＯＴは約０．８ｎｍである。したが
って、ＥＯＴが０．８ｎｍ以上でかつリーク電流が１０
-1Ａ／ｃｍ2以下の特性を示すゲート絶縁膜を使用する
ことが、良好なリーク電流特性を示すので望ましい。こ
れ以外の範囲では、同じＥＯＴにおいても非常に高いリ
ーク電流を示しゲート絶縁膜としては不適切であり、変
曲点を境に同じＥＯＴでみると数桁以上も高いリーク電
流を示す。
か一方に拡散防止膜がある場合であって、ゲート電極に
ＴｉＮ／Ａｌ膜を使用した場合のリーク電流特性を図１
０に示す。最小のＥＯＴは約０．８ｎｍである。したが
って、ＥＯＴが０．８ｎｍ以上でかつリーク電流が１０
-1Ａ／ｃｍ2以下の特性を示すゲート絶縁膜を使用する
ことが、良好なリーク電流特性を示すので望ましい。こ
れ以外の範囲では、同じＥＯＴにおいても非常に高いリ
ーク電流を示しゲート絶縁膜としては不適切であり、変
曲点を境に同じＥＯＴでみると数桁以上も高いリーク電
流を示す。
【００５７】また、タイプ３２でゲート電極にＰｏｌｙ
−Ｓｉ膜を使用した場合のリーク電流特性を図１１に示
す。Ｈｉｇｈ−Ｋ膜の膜厚が非常に薄い場合は、プロセ
ス起因の巻き込み酸素によりＳｉ基板側で酸化が起こ
り、タイプ３２からタイプ３３に変化するところがあ
り、図中の点線で示してある。最小のＥＯＴは約１．１
ｎｍである。したがって、ＥＯＴが１．１ｎｍ以上でか
つリーク電流が５×１０-4Ａ／ｃｍ2以下の特性を示す
ゲート絶縁膜を使用することが、良好なリーク電流特性
を示すので望ましい。これ以外の範囲では、同じＥＯＴ
においても非常に高いリーク電流を示しゲート絶縁膜と
しては不適切であり、変曲点を境に同じＥＯＴでみると
数桁以上も高いリーク電流を示す。
−Ｓｉ膜を使用した場合のリーク電流特性を図１１に示
す。Ｈｉｇｈ−Ｋ膜の膜厚が非常に薄い場合は、プロセ
ス起因の巻き込み酸素によりＳｉ基板側で酸化が起こ
り、タイプ３２からタイプ３３に変化するところがあ
り、図中の点線で示してある。最小のＥＯＴは約１．１
ｎｍである。したがって、ＥＯＴが１．１ｎｍ以上でか
つリーク電流が５×１０-4Ａ／ｃｍ2以下の特性を示す
ゲート絶縁膜を使用することが、良好なリーク電流特性
を示すので望ましい。これ以外の範囲では、同じＥＯＴ
においても非常に高いリーク電流を示しゲート絶縁膜と
しては不適切であり、変曲点を境に同じＥＯＴでみると
数桁以上も高いリーク電流を示す。
【００５８】タイプ３３は上界面と下界面どちらにも拡
散防止膜がない場合であって、そのリーク電流特性を図
１２に示す。最小のＥＯＴは約１．６ｎｍである。した
がって、ＥＯＴが１．６ｎｍ以上でかつリーク電流が１
０-2Ａ／ｃｍ2以下の特性を示すゲート絶縁膜を使用す
ることが、良好なリーク電流特性を示すので望ましい。
これ以外の範囲では、同じＥＯＴにおいても非常に高い
リーク電流を示しゲート絶縁膜としては不適切であり、
変曲点を境に同じＥＯＴでみると数桁以上も高いリーク
電流を示す。
散防止膜がない場合であって、そのリーク電流特性を図
１２に示す。最小のＥＯＴは約１．６ｎｍである。した
がって、ＥＯＴが１．６ｎｍ以上でかつリーク電流が１
０-2Ａ／ｃｍ2以下の特性を示すゲート絶縁膜を使用す
ることが、良好なリーク電流特性を示すので望ましい。
これ以外の範囲では、同じＥＯＴにおいても非常に高い
リーク電流を示しゲート絶縁膜としては不適切であり、
変曲点を境に同じＥＯＴでみると数桁以上も高いリーク
電流を示す。
【００５９】以上の内容をまとめて説明する。図８に示
すように、ＥＯＴに対するリーク電流の特徴を調べた結
果、Ｓｉ基板側にも電極側にも拡散防止膜に用いない場
合のタイプ３３では、同じＥＯＴに対してもっともリー
ク電流が高い。Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面にＳｉ
窒化膜を拡散防止膜に用いた場合、またはＨｉｇｈ−Ｋ
膜とゲート電極の界面に窒素含有層の拡散防止膜を用い
た場合のタイプ３２では、同じＥＯＴに対してリーク電
流を低減できる。さらに、下界面および上界面ともに拡
散防止膜を用いた場合のタイプ３１では、リーク電流を
もっとも低減できる。
すように、ＥＯＴに対するリーク電流の特徴を調べた結
果、Ｓｉ基板側にも電極側にも拡散防止膜に用いない場
合のタイプ３３では、同じＥＯＴに対してもっともリー
ク電流が高い。Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面にＳｉ
窒化膜を拡散防止膜に用いた場合、またはＨｉｇｈ−Ｋ
膜とゲート電極の界面に窒素含有層の拡散防止膜を用い
た場合のタイプ３２では、同じＥＯＴに対してリーク電
流を低減できる。さらに、下界面および上界面ともに拡
散防止膜を用いた場合のタイプ３１では、リーク電流を
もっとも低減できる。
【００６０】つまり、本発明の第１の実施形態におい
て、Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面にＳｉ窒化膜（窒
化絶縁膜）からなる拡散防止膜が存在し、かつＨｉｇｈ
−Ｋ膜とゲート電極（窒素含有バリアメタル）の界面に
窒素を含有するＣＶＤ−ＨｆＯ 2層（窒素含有絶縁層）
からなる拡散防止膜が存在する場合には、ＥＯＴは０．
７ｎｍ以上で、かつ物理膜厚は２．４ｎｍ以上であるＨ
ｉｇｈ−Ｋ膜を用いることにより、安定したＥＯＴと良
好なリーク電流特性を実現できる。
て、Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面にＳｉ窒化膜（窒
化絶縁膜）からなる拡散防止膜が存在し、かつＨｉｇｈ
−Ｋ膜とゲート電極（窒素含有バリアメタル）の界面に
窒素を含有するＣＶＤ−ＨｆＯ 2層（窒素含有絶縁層）
からなる拡散防止膜が存在する場合には、ＥＯＴは０．
７ｎｍ以上で、かつ物理膜厚は２．４ｎｍ以上であるＨ
ｉｇｈ−Ｋ膜を用いることにより、安定したＥＯＴと良
好なリーク電流特性を実現できる。
【００６１】また、Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面に
Ｓｉ窒化膜（窒化絶縁膜）からなる拡散防止膜が存在せ
ず、Ｈｉｇｈ−Ｋ膜とゲート電極の界面に窒素を含有す
るＣＶＤ−ＨｆＯ2層（窒素含有絶縁層）からなる拡散
防止膜が存在する場合には、ＥＯＴが０．８ｎｍ以上
で、かつ物理膜厚が２．８ｎｍ以上であるＨｉｇｈ−Ｋ
膜を用いることにより、安定したＥＯＴと良好なリーク
電流特性を実現できる。
Ｓｉ窒化膜（窒化絶縁膜）からなる拡散防止膜が存在せ
ず、Ｈｉｇｈ−Ｋ膜とゲート電極の界面に窒素を含有す
るＣＶＤ−ＨｆＯ2層（窒素含有絶縁層）からなる拡散
防止膜が存在する場合には、ＥＯＴが０．８ｎｍ以上
で、かつ物理膜厚が２．８ｎｍ以上であるＨｉｇｈ−Ｋ
膜を用いることにより、安定したＥＯＴと良好なリーク
電流特性を実現できる。
【００６２】また、Ｈｉｇｈ−Ｋ膜とゲート電極の界面
に窒素を含有するＣＶＤ−ＨｆＯ2層（窒素含有絶縁
層）からなる拡散防止膜が存在せず、Ｓｉ基板とＨｉｇ
ｈ−Ｋ膜の界面にＳｉ窒化膜（窒化絶縁膜）からなる拡
散防止膜が存在する場合には、ＥＯＴが１．１ｎｍ以上
で、かつ物理膜厚が２．８ｎｍ以上であるＨｉｇｈ−Ｋ
膜を用いることにより、安定したＥＯＴと良好なリーク
電流特性を実現できる。
に窒素を含有するＣＶＤ−ＨｆＯ2層（窒素含有絶縁
層）からなる拡散防止膜が存在せず、Ｓｉ基板とＨｉｇ
ｈ−Ｋ膜の界面にＳｉ窒化膜（窒化絶縁膜）からなる拡
散防止膜が存在する場合には、ＥＯＴが１．１ｎｍ以上
で、かつ物理膜厚が２．８ｎｍ以上であるＨｉｇｈ−Ｋ
膜を用いることにより、安定したＥＯＴと良好なリーク
電流特性を実現できる。
【００６３】また、Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面に
Ｓｉ窒化膜（窒化絶縁膜）からなる拡散防止膜が存在せ
ず、Ｈｉｇｈ−Ｋ膜とゲート電極の界面に窒素を含有す
るＣＶＤ−ＨｆＯ2層（窒素含有絶縁層）からなる拡散
防止膜が存在しない場合に、ＥＯＴが１．６ｎｍ以上
で、かつ物理膜厚が３．２ｎｍ以上であるＨｉｇｈ−Ｋ
膜を用いることにより、安定したＥＯＴと良好なリーク
電流特性を実現できる。
Ｓｉ窒化膜（窒化絶縁膜）からなる拡散防止膜が存在せ
ず、Ｈｉｇｈ−Ｋ膜とゲート電極の界面に窒素を含有す
るＣＶＤ−ＨｆＯ2層（窒素含有絶縁層）からなる拡散
防止膜が存在しない場合に、ＥＯＴが１．６ｎｍ以上
で、かつ物理膜厚が３．２ｎｍ以上であるＨｉｇｈ−Ｋ
膜を用いることにより、安定したＥＯＴと良好なリーク
電流特性を実現できる。
【００６４】以上のように本発明の第１の実施形態にお
いて、所定の臨界物理膜厚以上で、所定のＥＯＴ以上で
ある高誘電率絶縁膜を用いることにより、ＥＯＴを理想
的な値に制御でき、安定したＥＯＴと良好なリーク電流
特性を実現できる。
いて、所定の臨界物理膜厚以上で、所定のＥＯＴ以上で
ある高誘電率絶縁膜を用いることにより、ＥＯＴを理想
的な値に制御でき、安定したＥＯＴと良好なリーク電流
特性を実現できる。
【００６５】（第２の実施形態）以下、本発明の第２の
実施形態について、図１３と図１４を参照しながら説明
する。
実施形態について、図１３と図１４を参照しながら説明
する。
【００６６】図１３において、成膜後の物理膜厚に対す
る原子間力顕微鏡（ＡＦＭ）による表面ラフネス（Surf
ace Roughness）の値（以下、ＲＭＳ）を示した。堆積
前のＳｉ基板のＲＭＳは０．１５ｎｍ程度である。デポ
により物理膜厚を増加させていくと、約３．８ｎｍ以上
からＲＭＳが急激に増加する。この表面ラフネスの結果
は、堆積温度を２００〜５００℃に変えた範囲、および
成膜時の混合酸素分圧比を０〜９０％に変えた範囲内で
も統一的な傾向を示した。
る原子間力顕微鏡（ＡＦＭ）による表面ラフネス（Surf
ace Roughness）の値（以下、ＲＭＳ）を示した。堆積
前のＳｉ基板のＲＭＳは０．１５ｎｍ程度である。デポ
により物理膜厚を増加させていくと、約３．８ｎｍ以上
からＲＭＳが急激に増加する。この表面ラフネスの結果
は、堆積温度を２００〜５００℃に変えた範囲、および
成膜時の混合酸素分圧比を０〜９０％に変えた範囲内で
も統一的な傾向を示した。
【００６７】このような表面ラフネスのある絶縁膜に電
界をかけた時、ゲート絶縁膜の薄い部分では電界集中を
引き起こすため信頼性を悪くする。また面内でのリーク
電流のバラツキも生じる。これらの問題を解決するため
には、表面ラフネスを低減する必要がある。
界をかけた時、ゲート絶縁膜の薄い部分では電界集中を
引き起こすため信頼性を悪くする。また面内でのリーク
電流のバラツキも生じる。これらの問題を解決するため
には、表面ラフネスを低減する必要がある。
【００６８】また、ＩＴＲＳ（International Technol
ogy Roadmap for Semiconductors，1999 Edition）
の１１９ページの表３３ａを参照すると、２００５年の
１００ｎｍＣＭＯＳレベルでは、ゲート絶縁体をＳｉＯ
2として考えた場合に、表面ラフネスは０．１ｎｍ以下
が要求されている（１２１ページの注釈［Ｌ］を参
照）。
ogy Roadmap for Semiconductors，1999 Edition）
の１１９ページの表３３ａを参照すると、２００５年の
１００ｎｍＣＭＯＳレベルでは、ゲート絶縁体をＳｉＯ
2として考えた場合に、表面ラフネスは０．１ｎｍ以下
が要求されている（１２１ページの注釈［Ｌ］を参
照）。
【００６９】本発明で説明した高誘電率材料は比誘電率
が約１３以上を有するため、要求される表面ラフネスを
ＥＯＴを基準に換算すると、ＲＭＳを約０．３ｎｍ以下
にすることが要求される。このため、ＲＭＳを０．３ｎ
ｍ以下に抑えるには、図１３の結果から物理膜厚は少な
くとも約５．０ｎｍ以下にすることが必要である。
が約１３以上を有するため、要求される表面ラフネスを
ＥＯＴを基準に換算すると、ＲＭＳを約０．３ｎｍ以下
にすることが要求される。このため、ＲＭＳを０．３ｎ
ｍ以下に抑えるには、図１３の結果から物理膜厚は少な
くとも約５．０ｎｍ以下にすることが必要である。
【００７０】以上のように、本発明の第２の実施形態に
おいて、物理膜厚は５．０ｎｍ以下である高誘電率絶縁
膜を用いることにより、平滑な表面を有するゲート絶縁
膜が形成できる。
おいて、物理膜厚は５．０ｎｍ以下である高誘電率絶縁
膜を用いることにより、平滑な表面を有するゲート絶縁
膜が形成できる。
【００７１】なお、本発明の第１と第２の実施形態で示
した成膜時の物理膜厚の適応範囲を図１４にまとめた。
図３で示したタイプ３１は上界面と下界面どちらにも拡
散防止膜がある場合であって、物理膜厚が２．４ｎｍ以
上で５．０ｎｍ以下の範囲が必要である。また、タイプ
３２は上界面もしくは下界面どちらか一方に拡散防止膜
がある場合であって、物理膜厚が２．８ｎｍ以上で５．
０ｎｍ以下の範囲が必要である。また、タイプ３３は上
界面と下界面どちらにも拡散防止膜がない場合であっ
て、物理膜厚が３．２ｎｍ以上で５．０ｎｍ以下の範囲
が必要である。
した成膜時の物理膜厚の適応範囲を図１４にまとめた。
図３で示したタイプ３１は上界面と下界面どちらにも拡
散防止膜がある場合であって、物理膜厚が２．４ｎｍ以
上で５．０ｎｍ以下の範囲が必要である。また、タイプ
３２は上界面もしくは下界面どちらか一方に拡散防止膜
がある場合であって、物理膜厚が２．８ｎｍ以上で５．
０ｎｍ以下の範囲が必要である。また、タイプ３３は上
界面と下界面どちらにも拡散防止膜がない場合であっ
て、物理膜厚が３．２ｎｍ以上で５．０ｎｍ以下の範囲
が必要である。
【００７２】なお、本発明の第１と第２の実施形態にお
いて、Ｓｉ基板とＣＶＤ−ＨｆＯ2膜の界面にＳｉ窒化
膜からなる拡散防止膜を形成する方法は、ＮＨ3、ＮＯ
またはＮ2Ｏ等の窒素を含むガス中での熱窒化またはプ
ラズマ窒化等の窒化処理を用いてもよい。
いて、Ｓｉ基板とＣＶＤ−ＨｆＯ2膜の界面にＳｉ窒化
膜からなる拡散防止膜を形成する方法は、ＮＨ3、ＮＯ
またはＮ2Ｏ等の窒素を含むガス中での熱窒化またはプ
ラズマ窒化等の窒化処理を用いてもよい。
【００７３】また、ＣＶＤ−ＨｆＯ2膜とゲート電極の
界面に窒素含有絶縁層からなる拡散防止膜を形成する方
法は、ゲート電極形成前にＣＶＤ−ＨｆＯ2膜自体を窒
素を含むガス中での窒素プラズマ処理を用いてもよい。
または、窒素を含むガスを添加したＡｒスパッタにより
バリアメタル（ＴｉＮまたはＴａＮ等）を蒸着形成する
初期部分に、自動的にＣＶＤ−ＨｆＯ2膜の上層部が窒
素プラズマ処理される方法を用いてもよい。さらに、Ｃ
ＶＤ−ＨｆＯ2膜を堆積する最終部分に窒素を含むガス
を導入して上層部を窒素含有の高誘電率絶縁膜とする方
法を用いてもよい。
界面に窒素含有絶縁層からなる拡散防止膜を形成する方
法は、ゲート電極形成前にＣＶＤ−ＨｆＯ2膜自体を窒
素を含むガス中での窒素プラズマ処理を用いてもよい。
または、窒素を含むガスを添加したＡｒスパッタにより
バリアメタル（ＴｉＮまたはＴａＮ等）を蒸着形成する
初期部分に、自動的にＣＶＤ−ＨｆＯ2膜の上層部が窒
素プラズマ処理される方法を用いてもよい。さらに、Ｃ
ＶＤ−ＨｆＯ2膜を堆積する最終部分に窒素を含むガス
を導入して上層部を窒素含有の高誘電率絶縁膜とする方
法を用いてもよい。
【００７４】また、高誘電率絶縁膜になる金属窒化物
（ＨｆＮまたはＺｒＮ等）を堆積した後、酸化処理をし
て膜中に窒素を含有するゲート絶縁膜を作ることもでき
る。また、ＣＶＤ−ＨｆＯ2膜を堆積形成する初期部分
に窒素を含むガスを導入してＳｉ基板側の下層部を窒素
含有の高誘電体絶縁膜とする工程を設けてもよい。さら
に、下界面の拡散防止機能を有する高誘電率絶縁膜、中
間の高誘電率絶縁膜および上界面の拡散防止機能を有す
る高誘電率絶縁膜のすべてに窒素またはシリコンを含有
してもよい。
（ＨｆＮまたはＺｒＮ等）を堆積した後、酸化処理をし
て膜中に窒素を含有するゲート絶縁膜を作ることもでき
る。また、ＣＶＤ−ＨｆＯ2膜を堆積形成する初期部分
に窒素を含むガスを導入してＳｉ基板側の下層部を窒素
含有の高誘電体絶縁膜とする工程を設けてもよい。さら
に、下界面の拡散防止機能を有する高誘電率絶縁膜、中
間の高誘電率絶縁膜および上界面の拡散防止機能を有す
る高誘電率絶縁膜のすべてに窒素またはシリコンを含有
してもよい。
【００７５】なお、高誘電率絶縁膜はＨｆＯ2を用いて
説明したが、ハフニウムをジルコニウムに代えてＺｒＯ
2を用いても本発明の効果は得られる。
説明したが、ハフニウムをジルコニウムに代えてＺｒＯ
2を用いても本発明の効果は得られる。
【００７６】また、ＨｆＯ2膜の形成には液体のＨｆソ
ース（Ｃ16Ｈ36ＨｆＯ4）を用いたが、以下の材料を用
いることもできる。ＣＶＤ法で堆積する場合には、ＴＤ
ＥＡＨ（Tetrakis diethylamido hafnium、テトラキ
スジエチルアミドハフニウム、Ｃ16Ｈ40Ｎ4Ｈｆ）、Ｔ
ＤＭＡＨ（Tetrakis dimethylamino hafnium、テトラ
キスジメチルアミノハフニウム、Ｃ8Ｈ24Ｎ4Ｈｆ）、お
よびＨｆ（ＭＭＰ）4（Tetrakis 1-Methoxy-2-methyl-
2-propoxy hafnium、テトラキス１メトキシ２メチル２
プロポキシハフニウム、Ｈｆ［ＯＣ（ＣＨ3）2ＣＨ2Ｏ
ＣＨ3］4）を使用することができる。また、固体ソース
（例えばＨｆ（ＮＯ3）4）も使用することができる。さ
らに、ＰＶＤ法で堆積する場合には、ハフニウム（Ｈ
ｆ）ターゲットに酸素およびアルゴンを加えた混合ガス
を用いて形成することもできる。
ース（Ｃ16Ｈ36ＨｆＯ4）を用いたが、以下の材料を用
いることもできる。ＣＶＤ法で堆積する場合には、ＴＤ
ＥＡＨ（Tetrakis diethylamido hafnium、テトラキ
スジエチルアミドハフニウム、Ｃ16Ｈ40Ｎ4Ｈｆ）、Ｔ
ＤＭＡＨ（Tetrakis dimethylamino hafnium、テトラ
キスジメチルアミノハフニウム、Ｃ8Ｈ24Ｎ4Ｈｆ）、お
よびＨｆ（ＭＭＰ）4（Tetrakis 1-Methoxy-2-methyl-
2-propoxy hafnium、テトラキス１メトキシ２メチル２
プロポキシハフニウム、Ｈｆ［ＯＣ（ＣＨ3）2ＣＨ2Ｏ
ＣＨ3］4）を使用することができる。また、固体ソース
（例えばＨｆ（ＮＯ3）4）も使用することができる。さ
らに、ＰＶＤ法で堆積する場合には、ハフニウム（Ｈ
ｆ）ターゲットに酸素およびアルゴンを加えた混合ガス
を用いて形成することもできる。
【００７７】さらに、臨界物理膜厚に関するＥＯＴの挙
動は、Ｈｉｇｈ−Ｋ膜の堆積時の組成または材料に関わ
らない反応として一般化できるため、本発明はＨｆＯ2
とＺｒＯ2以外の、例えばＴｉＯ2、Ｔａ2Ｏ5、Ｌａ
2Ｏ3、ＣｅＯ2、Ａｌ2Ｏ3、ＢＳＴ等またはこれらの３
元系酸化膜（例えば、ＨｆxＡｌyＯ2）、さらにこれら
にＳｉを予め含有するシリケイト膜すべてに適応が可能
である。
動は、Ｈｉｇｈ−Ｋ膜の堆積時の組成または材料に関わ
らない反応として一般化できるため、本発明はＨｆＯ2
とＺｒＯ2以外の、例えばＴｉＯ2、Ｔａ2Ｏ5、Ｌａ
2Ｏ3、ＣｅＯ2、Ａｌ2Ｏ3、ＢＳＴ等またはこれらの３
元系酸化膜（例えば、ＨｆxＡｌyＯ2）、さらにこれら
にＳｉを予め含有するシリケイト膜すべてに適応が可能
である。
【００７８】また、本発明の実施形態において、電極材
料に他の金属を用いてもよい。ＴｉＮに代えて、高誘電
率絶縁膜の表面を窒化処理した後、ＴａＮ、Ａｌ、Ｒ
ｕ、ＲｕＯ2またはこれらの材料にＳｉまたはＧｅを混
ぜた材料でもよい。
料に他の金属を用いてもよい。ＴｉＮに代えて、高誘電
率絶縁膜の表面を窒化処理した後、ＴａＮ、Ａｌ、Ｒ
ｕ、ＲｕＯ2またはこれらの材料にＳｉまたはＧｅを混
ぜた材料でもよい。
【００７９】
【発明の効果】以上説明したように、本発明の第１の実
施形態において、Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面に窒
化絶縁膜からなる拡散防止膜が存在し、かつＨｉｇｈ−
Ｋ膜と電極の界面には窒素含有絶縁層からなる拡散防止
膜が存在する場合に、物理膜厚が２．４ｎｍ以上である
高誘電率絶縁膜を用いることにより、ＥＯＴを理想的な
値に制御でき、安定したＥＯＴと良好なリーク電流特性
を実現できる。
施形態において、Ｓｉ基板とＨｉｇｈ−Ｋ膜の界面に窒
化絶縁膜からなる拡散防止膜が存在し、かつＨｉｇｈ−
Ｋ膜と電極の界面には窒素含有絶縁層からなる拡散防止
膜が存在する場合に、物理膜厚が２．４ｎｍ以上である
高誘電率絶縁膜を用いることにより、ＥＯＴを理想的な
値に制御でき、安定したＥＯＴと良好なリーク電流特性
を実現できる。
【００８０】また、本発明の第２の実施形態において、
物理膜厚が５．０ｎｍ以下である高誘電率絶縁膜を用い
ることにより、平滑な表面を有するゲート絶縁膜を実現
できる。
物理膜厚が５．０ｎｍ以下である高誘電率絶縁膜を用い
ることにより、平滑な表面を有するゲート絶縁膜を実現
できる。
【図１】従来例のＨｉｇｈ−Ｋ膜を有する半導体装置の
構造を示す模式図
構造を示す模式図
【図２】本発明の第１の実施形態に関わる半導体装置の
製造方法を示す工程断面図
製造方法を示す工程断面図
【図３】本発明の第１の実施形態に関わるゲート構造の
３タイプの説明図
３タイプの説明図
【図４】本発明の第１の実施形態に関わる物理膜厚とＥ
ＯＴの説明図
ＯＴの説明図
【図５】本発明の第１の実施形態において拡散防止膜が
上下の界面にある場合での物理膜厚とＥＯＴの相関図
上下の界面にある場合での物理膜厚とＥＯＴの相関図
【図６】本発明の第１の実施形態において拡散防止膜が
片方の界面のみにある場合での物理膜厚とＥＯＴの相関
図
片方の界面のみにある場合での物理膜厚とＥＯＴの相関
図
【図７】本発明の第１の実施形態において拡散防止膜が
上下の界面にない場合での物理膜厚とＥＯＴの相関図
上下の界面にない場合での物理膜厚とＥＯＴの相関図
【図８】本発明の第１の実施形態に関わるＥＯＴに対す
るリーク電流の特性図
るリーク電流の特性図
【図９】本発明の第１の実施形態に関わるタイプ３１の
ＥＯＴに対するリーク電流の特性図
ＥＯＴに対するリーク電流の特性図
【図１０】本発明の第１の実施形態に関わるタイプ３２
においてメタルゲートの場合のＥＯＴに対するリーク電
流の特性図
においてメタルゲートの場合のＥＯＴに対するリーク電
流の特性図
【図１１】本発明の第１の実施形態に関わるタイプ３２
においてＰｏｌｙ−Ｓｉゲートの場合のＥＯＴに対する
リーク電流の特性図
においてＰｏｌｙ−Ｓｉゲートの場合のＥＯＴに対する
リーク電流の特性図
【図１２】本発明の第１の実施形態に関わるタイプ３３
のＥＯＴに対するリーク電流の特性図
のＥＯＴに対するリーク電流の特性図
【図１３】本発明の第２の実施形態に関わる物理膜厚と
表面ラフネスの相関図
表面ラフネスの相関図
【図１４】本発明の第１および第２の実施形態に関わる
物理膜厚のプロセス範囲の説明図
物理膜厚のプロセス範囲の説明図
１１ Ｓｉ基板
１２ エピタキシャルＳｉ層
１３ 半導体チャネル領域
１４ オキシ窒化ジルコニウムまたはオキシ窒化ハフニ
ウムからなるゲート誘電体層 １５ ゲート電極 ２１ Ｓｉ基板 ２２ 素子分離用の絶縁膜 ２３ デバイス領域 ２４ Ｓｉ窒化膜からなる拡散防止膜 ２５ ＣＶＤ−ＨｆＯ2膜からなるＨｉｇｈ−Ｋ膜 ２６ Ｐｏｌｙ−Ｓｉ膜またはＴｉＮ／Ａｌ膜からなる
ゲート電極 ２７ 窒素を含有するＣＶＤ−ＨｆＯ2層からなる拡散
防止膜 ３１ Ｓｉ基板／Ｓｉ窒化膜／Ｈｉｇｈ−Ｋ膜／（Ｔｉ
Ｎ／Ａｌ膜）の構造 ３２ Ｓｉ基板／Ｓｉ窒化膜／Ｈｉｇｈ−Ｋ膜／Ｐｏｌ
ｙ−Ｓｉ膜またはＳｉ基板／Ｈｉｇｈ−Ｋ膜／（ＴｉＮ
／Ａｌ膜）の構造 ３３ Ｓｉ基板／Ｈｉｇｈ−Ｋ膜／Ｐｏｌｙ−Ｓｉ膜電
極の構造
ウムからなるゲート誘電体層 １５ ゲート電極 ２１ Ｓｉ基板 ２２ 素子分離用の絶縁膜 ２３ デバイス領域 ２４ Ｓｉ窒化膜からなる拡散防止膜 ２５ ＣＶＤ−ＨｆＯ2膜からなるＨｉｇｈ−Ｋ膜 ２６ Ｐｏｌｙ−Ｓｉ膜またはＴｉＮ／Ａｌ膜からなる
ゲート電極 ２７ 窒素を含有するＣＶＤ−ＨｆＯ2層からなる拡散
防止膜 ３１ Ｓｉ基板／Ｓｉ窒化膜／Ｈｉｇｈ−Ｋ膜／（Ｔｉ
Ｎ／Ａｌ膜）の構造 ３２ Ｓｉ基板／Ｓｉ窒化膜／Ｈｉｇｈ−Ｋ膜／Ｐｏｌ
ｙ−Ｓｉ膜またはＳｉ基板／Ｈｉｇｈ−Ｋ膜／（ＴｉＮ
／Ａｌ膜）の構造 ３３ Ｓｉ基板／Ｈｉｇｈ−Ｋ膜／Ｐｏｌｙ−Ｓｉ膜電
極の構造
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F140 AA00 AA24 BA01 BD01 BD02
BD05 BD11 BD12 BD13 BD16
BD17 BE02 BE08 BE10 BE16
BF01 BF04 BF10 BF11 BF15
BF40 BG24 BG28 BG30 BG32
BG44 BG56 CB01
Claims (14)
- 【請求項１】 半導体基板上に形成された拡散防止機能
を有する高誘電体Ａからなる第１の絶縁膜と、前記第１
の絶縁膜上に形成された高誘電体Ｂからなる第２の絶縁
膜と、前記第２の絶縁膜上に形成された拡散防止機能を
有する高誘電体Ｃからなる第３の絶縁膜と、前記第３の
絶縁膜上に形成されたゲート電極とを備えた半導体装置
において、 前記第１の絶縁膜と前記第２の絶縁膜と前記第３の絶縁
膜との総和からなる高誘電率絶縁膜の膜厚が２．４ｎｍ
以上であることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記ゲート電極はシリコン以外の金属で形成されて、前
記高誘電率絶縁膜の換算酸化膜厚（ＥＯＴ）が０．７ｎ
ｍ以上であることを特徴とする半導体装置。 - 【請求項３】 半導体基板上に形成された高誘電体Ｂか
らなる第１の絶縁膜と、前記第１の絶縁膜上に形成され
た拡散防止機能を有する高誘電体Ｃからなる第２の絶縁
膜と、前記第２の絶縁膜上に形成されたゲート電極とを
備えた半導体装置において、 前記第１の絶縁膜と前記第２の絶縁膜との総和からなる
高誘電率絶縁膜の膜厚が２．８ｎｍ以上であることを特
徴とする半導体装置。 - 【請求項４】 請求項３に記載の半導体装置において、 前記ゲート電極はシリコン以外の金属で形成されて、前
記高誘電率絶縁膜の換算酸化膜厚（ＥＯＴ）が０．８ｎ
ｍ以上であることを特徴とする半導体装置。 - 【請求項５】 半導体基板上に形成された拡散防止機能
を有する高誘電体Ａからなる第１の絶縁膜と、前記第１
の絶縁膜上に形成された高誘電体Ｂからなる第２の絶縁
膜と、前記第２の絶縁膜上に形成されたゲート電極とを
備えた半導体装置において、 前記第１の絶縁膜と前記第２の絶縁膜との総和からなる
高誘電率絶縁膜の膜厚が２．８ｎｍ以上であることを特
徴とする半導体装置。 - 【請求項６】 請求項５に記載の半導体装置において、 前記ゲート電極はシリコンで形成されて、前記高誘電率
絶縁膜の換算酸化膜厚（ＥＯＴ）が１．１ｎｍ以上であ
ることを特徴とする半導体装置。 - 【請求項７】 半導体基板上に形成された高誘電体Ｂか
らなる絶縁膜と、前記絶縁膜上に形成されたゲート電極
とを備えた半導体装置において、 前記絶縁膜だけからなる高誘電率絶縁膜の膜厚が３．２
ｎｍ以上であることを特徴とする半導体装置。 - 【請求項８】 請求項７に記載の半導体装置において、 前記ゲート電極はシリコンで形成されて、前記高誘電率
絶縁膜の換算酸化膜厚（ＥＯＴ）が１．６ｎｍ以上であ
ることを特徴とする半導体装置。 - 【請求項９】 請求項１〜８のいずれか１項に記載の半
導体装置において、 前記高誘電率絶縁膜の膜厚が５．０ｎｍ以下であること
を特徴とする半導体装置。 - 【請求項１０】 請求項１〜８のいずれか１項に記載の
半導体装置において、 高誘電体Ｂがハフニウムまたはジルコニウムの酸化物で
あることを特徴とする半導体装置。 - 【請求項１１】 請求項１〜４のいずれか１項に記載の
半導体装置において、 拡散防止機能を有する高誘電体Ｃがハフニウムまたはジ
ルコニウムの酸化物に少なくとも窒素またはシリコンを
含有することを特徴とする半導体装置。 - 【請求項１２】 請求項１，２，５または６に記載の半
導体装置において、 拡散防止機能を有する高誘電体Ａがシリコン窒化物また
はシリコン窒化酸化物であることを特徴とする半導体装
置。 - 【請求項１３】 請求項１，２，５または６に記載の半
導体装置において、 拡散防止機能を有する高誘電体Ａがハフニウムまたはジ
ルコニウムの酸化物に少なくとも窒素またはシリコンを
含有することを特徴とする半導体装置。 - 【請求項１４】 請求項１０〜１３のいずれか１項に記
載の半導体装置において、 前記高誘電率絶縁膜の膜厚が５．０ｎｍ以下であること
を特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29947801P | 2001-06-21 | 2001-06-21 | |
| US60/299478 | 2001-06-21 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007271175A Division JP2008078675A (ja) | 2001-06-21 | 2007-10-18 | 高誘電率絶縁膜を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008005A true JP2003008005A (ja) | 2003-01-10 |
| JP4165076B2 JP4165076B2 (ja) | 2008-10-15 |
Family
ID=23154975
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395734A Expired - Lifetime JP3773448B2 (ja) | 2001-06-21 | 2001-12-27 | 半導体装置 |
| JP2002015066A Expired - Lifetime JP4165076B2 (ja) | 2001-06-21 | 2002-01-24 | 高誘電率絶縁膜を有する半導体装置 |
| JP2002163983A Expired - Lifetime JP4047075B2 (ja) | 2001-06-21 | 2002-06-05 | 半導体装置 |
| JP2006001334A Expired - Lifetime JP4712560B2 (ja) | 2001-06-21 | 2006-01-06 | 半導体装置の製造方法 |
| JP2007045149A Expired - Fee Related JP4713518B2 (ja) | 2001-06-21 | 2007-02-26 | 半導体装置 |
| JP2007271175A Pending JP2008078675A (ja) | 2001-06-21 | 2007-10-18 | 高誘電率絶縁膜を有する半導体装置 |
| JP2010198973A Pending JP2011018926A (ja) | 2001-06-21 | 2010-09-06 | 半導体装置の製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395734A Expired - Lifetime JP3773448B2 (ja) | 2001-06-21 | 2001-12-27 | 半導体装置 |
Family Applications After (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002163983A Expired - Lifetime JP4047075B2 (ja) | 2001-06-21 | 2002-06-05 | 半導体装置 |
| JP2006001334A Expired - Lifetime JP4712560B2 (ja) | 2001-06-21 | 2006-01-06 | 半導体装置の製造方法 |
| JP2007045149A Expired - Fee Related JP4713518B2 (ja) | 2001-06-21 | 2007-02-26 | 半導体装置 |
| JP2007271175A Pending JP2008078675A (ja) | 2001-06-21 | 2007-10-18 | 高誘電率絶縁膜を有する半導体装置 |
| JP2010198973A Pending JP2011018926A (ja) | 2001-06-21 | 2010-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (7) | JP3773448B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031760A (ja) * | 2002-06-27 | 2004-01-29 | Nec Corp | 半導体装置およびその製造方法 |
| WO2004073072A1 (ja) * | 2003-02-17 | 2004-08-26 | National Institute Of Advanced Industrial Science And Technology | Mis型半導体装置およびmis型半導体装置の製造方法 |
| WO2004084291A1 (ja) * | 2003-03-17 | 2004-09-30 | Fujitsu Limited | 半導体装置と半導体装置の製造方法 |
| WO2004090966A1 (ja) * | 2003-04-08 | 2004-10-21 | Tokyo Electron Limited | 成膜方法及び成膜装置 |
| JP2004342775A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2005048333A1 (en) * | 2003-11-08 | 2005-05-26 | Advanced Micro Devices, Inc. | Method for integrating a high-k gate dielectric in a transistor fabrication process |
| JP2005191482A (ja) * | 2003-12-26 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| JP2005303306A (ja) * | 2004-04-12 | 2005-10-27 | Samsung Electronics Co Ltd | 窒素を含むシード層を備える金属−絶縁体−金属キャパシタ及びその製造方法 |
| JP2006032948A (ja) * | 2004-07-10 | 2006-02-02 | Samsung Electronics Co Ltd | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 |
| KR100702027B1 (ko) * | 2005-03-21 | 2007-03-30 | 후지쯔 가부시끼가이샤 | 반도체 장치와 반도체 장치의 제조 방법 |
| JP2007514293A (ja) * | 2003-04-21 | 2007-05-31 | アヴィザ テクノロジー インコーポレイテッド | 多成分誘電体膜を形成するためのシステム及び方法 |
| JP2007173796A (ja) * | 2005-12-19 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法 |
| JP2008147636A (ja) * | 2002-02-28 | 2008-06-26 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3773448B2 (ja) * | 2001-06-21 | 2006-05-10 | 松下電器産業株式会社 | 半導体装置 |
| JP3688631B2 (ja) * | 2001-11-22 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
| AU2003281112A1 (en) | 2002-07-16 | 2004-02-02 | Nec Corporation | Semiconductor device, production method and production device thereof |
| WO2004082011A1 (ja) * | 2003-03-13 | 2004-09-23 | Fujitsu Limited | 半導体装置と半導体装置の製造方法 |
| JP4748927B2 (ja) | 2003-03-25 | 2011-08-17 | ローム株式会社 | 半導体装置 |
| JP4140768B2 (ja) * | 2003-04-24 | 2008-08-27 | 株式会社日立国際電気 | 半導体原料 |
| JP4742867B2 (ja) * | 2003-05-29 | 2011-08-10 | 日本電気株式会社 | Ｍｉｓ型電界効果トランジスタを備える半導体装置 |
| JP2005079223A (ja) | 2003-08-29 | 2005-03-24 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| WO2005038929A1 (ja) * | 2003-10-15 | 2005-04-28 | Nec Corporation | 半導体装置の製造方法 |
| TW200526804A (en) | 2003-10-30 | 2005-08-16 | Tokyo Electron Ltd | Method of manufacturing semiconductor device, film-forming apparatus, and storage medium |
| JP4919586B2 (ja) | 2004-06-14 | 2012-04-18 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JPWO2006009025A1 (ja) * | 2004-07-20 | 2008-05-01 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| JPWO2006022175A1 (ja) * | 2004-08-23 | 2008-05-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4966490B2 (ja) * | 2004-11-15 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4185057B2 (ja) | 2005-01-28 | 2008-11-19 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2006269520A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006319091A (ja) * | 2005-05-12 | 2006-11-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100644724B1 (ko) * | 2005-07-26 | 2006-11-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2008010801A (ja) * | 2005-08-17 | 2008-01-17 | Kobe Steel Ltd | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス |
| US7655994B2 (en) * | 2005-10-26 | 2010-02-02 | International Business Machines Corporation | Low threshold voltage semiconductor device with dual threshold voltage control means |
| US8053849B2 (en) * | 2005-11-09 | 2011-11-08 | Advanced Micro Devices, Inc. | Replacement metal gate transistors with reduced gate oxide leakage |
| JP2006140514A (ja) * | 2005-12-19 | 2006-06-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8524617B2 (en) | 2009-02-27 | 2013-09-03 | Canon Anelva Corporation | Methods for manufacturing dielectric films |
| EP2517255B1 (en) | 2009-12-25 | 2019-07-03 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory, display element, image display device, and system |
| JP5149936B2 (ja) * | 2010-04-28 | 2013-02-20 | パナソニック株式会社 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
| US9396946B2 (en) * | 2011-06-27 | 2016-07-19 | Cree, Inc. | Wet chemistry processes for fabricating a semiconductor device with increased channel mobility |
| JP5816539B2 (ja) | 2011-12-05 | 2015-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE102012205977B4 (de) | 2012-04-12 | 2017-08-17 | Globalfoundries Inc. | Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren |
| JP2014053571A (ja) | 2012-09-10 | 2014-03-20 | Toshiba Corp | 強誘電体メモリ及びその製造方法 |
| JP2014187238A (ja) * | 2013-03-25 | 2014-10-02 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JP2015069989A (ja) * | 2013-09-26 | 2015-04-13 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6341077B2 (ja) * | 2014-12-09 | 2018-06-13 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP2017092191A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社デンソー | 炭化珪素半導体装置 |
| KR20220157302A (ko) | 2021-05-20 | 2022-11-29 | 캐논 가부시끼가이샤 | 막, 소자, 및 기기 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286356A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0677402A (ja) * | 1992-07-02 | 1994-03-18 | Natl Semiconductor Corp <Ns> | 半導体デバイス用誘電体構造及びその製造方法 |
| JPH06291041A (ja) * | 1993-03-31 | 1994-10-18 | Toshiba Corp | 薄膜形成方法および薄膜形成装置 |
| JPH07211902A (ja) * | 1994-01-19 | 1995-08-11 | Sony Corp | Ｍｉｓ型トランジスタ及びその作製方法 |
| TW466615B (en) * | 1996-12-23 | 2001-12-01 | Lucent Technologies Inc | A gate structure for integrated circuit fabrication |
| JP4160167B2 (ja) * | 1997-06-30 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
| US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
| JP3523093B2 (ja) * | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3357861B2 (ja) * | 1998-06-04 | 2002-12-16 | 株式会社東芝 | Ｍｉｓ半導体装置及び不揮発性半導体記憶装置 |
| JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 |
| JP2000106432A (ja) * | 1998-09-29 | 2000-04-11 | Nec Corp | ゲート絶縁膜の製造方法及びそれを用いた半導体装置 |
| JP2000208508A (ja) * | 1999-01-13 | 2000-07-28 | Texas Instr Inc <Ti> | 珪酸塩高誘電率材料の真空蒸着 |
| KR100854555B1 (ko) * | 1999-07-08 | 2008-08-26 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US6337289B1 (en) * | 1999-09-24 | 2002-01-08 | Applied Materials. Inc | Method and apparatus for integrating a metal nitride film in a semiconductor device |
| US6291319B1 (en) * | 1999-12-17 | 2001-09-18 | Motorola, Inc. | Method for fabricating a semiconductor structure having a stable crystalline interface with silicon |
| JP2001185548A (ja) * | 1999-12-22 | 2001-07-06 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US6287897B1 (en) * | 2000-02-29 | 2001-09-11 | International Business Machines Corporation | Gate dielectric with self forming diffusion barrier |
| EP1326271A4 (en) * | 2000-09-18 | 2005-08-24 | Tokyo Electron Ltd | METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL |
| JP2002134739A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| JP3773448B2 (ja) * | 2001-06-21 | 2006-05-10 | 松下電器産業株式会社 | 半導体装置 |
-
2001
- 2001-12-27 JP JP2001395734A patent/JP3773448B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-24 JP JP2002015066A patent/JP4165076B2/ja not_active Expired - Lifetime
- 2002-06-05 JP JP2002163983A patent/JP4047075B2/ja not_active Expired - Lifetime
-
2006
- 2006-01-06 JP JP2006001334A patent/JP4712560B2/ja not_active Expired - Lifetime
-
2007
- 2007-02-26 JP JP2007045149A patent/JP4713518B2/ja not_active Expired - Fee Related
- 2007-10-18 JP JP2007271175A patent/JP2008078675A/ja active Pending
-
2010
- 2010-09-06 JP JP2010198973A patent/JP2011018926A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147636A (ja) * | 2002-02-28 | 2008-06-26 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| JP4505494B2 (ja) * | 2002-02-28 | 2010-07-21 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| US8575677B2 (en) | 2002-06-27 | 2013-11-05 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method |
| US8125016B2 (en) | 2002-06-27 | 2012-02-28 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method |
| JP4643884B2 (ja) * | 2002-06-27 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2004031760A (ja) * | 2002-06-27 | 2004-01-29 | Nec Corp | 半導体装置およびその製造方法 |
| WO2004073072A1 (ja) * | 2003-02-17 | 2004-08-26 | National Institute Of Advanced Industrial Science And Technology | Mis型半導体装置およびmis型半導体装置の製造方法 |
| US7410812B2 (en) | 2003-03-17 | 2008-08-12 | Fujitsu Limited | Manufacture of semiconductor device having insulation film of high dielectric constant |
| WO2004084291A1 (ja) * | 2003-03-17 | 2004-09-30 | Fujitsu Limited | 半導体装置と半導体装置の製造方法 |
| CN100352017C (zh) * | 2003-03-17 | 2007-11-28 | 富士通株式会社 | 半导体装置和半导体装置的制造方法 |
| US7605436B2 (en) | 2003-03-17 | 2009-10-20 | Fujitsu Limited | Manufacture of semiconductor device having insulation film of high dielectric constant |
| WO2004090966A1 (ja) * | 2003-04-08 | 2004-10-21 | Tokyo Electron Limited | 成膜方法及び成膜装置 |
| JP2007514293A (ja) * | 2003-04-21 | 2007-05-31 | アヴィザ テクノロジー インコーポレイテッド | 多成分誘電体膜を形成するためのシステム及び方法 |
| JP4499374B2 (ja) * | 2003-05-14 | 2010-07-07 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2004342775A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| GB2423636B (en) * | 2003-11-08 | 2007-05-02 | Advanced Micro Devices Inc | Method for integrating a high-k gate dielectric in a transistor fabrication process |
| JP2007511086A (ja) * | 2003-11-08 | 2007-04-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | トランジスタ製造プロセスにおいて、ｈｉｇｈ−ｋゲート絶縁体を組み入れる方法 |
| GB2423636A (en) * | 2003-11-08 | 2006-08-30 | Advanced Micro Devices Inc | Method for integrating a high-k gate dielectric in a transistor fabrication pr ocess |
| WO2005048333A1 (en) * | 2003-11-08 | 2005-05-26 | Advanced Micro Devices, Inc. | Method for integrating a high-k gate dielectric in a transistor fabrication process |
| JP2005191482A (ja) * | 2003-12-26 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| JP2005303306A (ja) * | 2004-04-12 | 2005-10-27 | Samsung Electronics Co Ltd | 窒素を含むシード層を備える金属−絶縁体−金属キャパシタ及びその製造方法 |
| JP2006032948A (ja) * | 2004-07-10 | 2006-02-02 | Samsung Electronics Co Ltd | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 |
| KR100702027B1 (ko) * | 2005-03-21 | 2007-03-30 | 후지쯔 가부시끼가이샤 | 반도체 장치와 반도체 장치의 제조 방법 |
| JP2007173796A (ja) * | 2005-12-19 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4165076B2 (ja) | 2008-10-15 |
| JP3773448B2 (ja) | 2006-05-10 |
| JP2006165589A (ja) | 2006-06-22 |
| JP2003008011A (ja) | 2003-01-10 |
| JP2003059926A (ja) | 2003-02-28 |
| JP4712560B2 (ja) | 2011-06-29 |
| JP2008078675A (ja) | 2008-04-03 |
| JP2007194652A (ja) | 2007-08-02 |
| JP4713518B2 (ja) | 2011-06-29 |
| JP2011018926A (ja) | 2011-01-27 |
| JP4047075B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4165076B2 (ja) | 高誘電率絶縁膜を有する半導体装置 | |
| US6020024A (en) | Method for forming high dielectric constant metal oxides | |
| US6642131B2 (en) | Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film | |
| US6291867B1 (en) | Zirconium and/or hafnium silicon-oxynitride gate dielectric | |
| US6821873B2 (en) | Anneal sequence for high-κ film property optimization | |
| US6552388B2 (en) | Hafnium nitride gate dielectric | |
| TWI462298B (zh) | A semiconductor device, a semiconductor device manufacturing method, and a substrate processing system | |
| US9070749B2 (en) | Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same | |
| US6809370B1 (en) | High-k gate dielectric with uniform nitrogen profile and methods for making the same | |
| US7135361B2 (en) | Method for fabricating transistor gate structures and gate dielectrics thereof | |
| US20090057787A1 (en) | Semiconductor device | |
| US8198184B2 (en) | Method to maximize nitrogen concentration at the top surface of gate dielectrics | |
| JP2002314067A (ja) | 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法 | |
| JP2003069011A (ja) | 半導体装置とその製造方法 | |
| JPH11135774A (ja) | 高誘電率シリケート・ゲート誘電体 | |
| EP1649501B1 (en) | High-k dielectric film, method of forming the same and related semiconductor device | |
| JP2000058832A (ja) | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 | |
| US7704821B2 (en) | In-situ nitridation of high-k dielectrics | |
| US6884671B2 (en) | Method for fabricating a gate electrode | |
| EP1363333B1 (en) | Semiconductor device | |
| JP2000049349A (ja) | 集積回路に電界効果デバイスを製造する方法 | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| US20060079075A1 (en) | Gate structures with silicide sidewall barriers and methods of manufacturing the same | |
| JPWO2007040057A1 (ja) | 半導体装置 | |
| JP4461839B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4165076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |