JP2000049349A - 集積回路に電界効果デバイスを製造する方法 - Google Patents

集積回路に電界効果デバイスを製造する方法

Info

Publication number
JP2000049349A
JP2000049349A JP11200828A JP20082899A JP2000049349A JP 2000049349 A JP2000049349 A JP 2000049349A JP 11200828 A JP11200828 A JP 11200828A JP 20082899 A JP20082899 A JP 20082899A JP 2000049349 A JP2000049349 A JP 2000049349A
Authority
JP
Japan
Prior art keywords
silicon
layer
substrate
metal
zirconium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11200828A
Other languages
English (en)
Inventor
Robert M Wallace
エム.ウォレス ロバート
Richard A Stoltz
エイ.ストルツ リチャード
Glen D Wilk
ディ.ウィルク グレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/115,859 external-priority patent/US6020243A/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000049349A publication Critical patent/JP2000049349A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ゲート誘電体の厚さの問題を考慮した電界効
果デバイス。 【解決手段】 誘電率の高いオキシ窒化ジルコニウム
(又はハフニウム)シリコン・ゲート誘電体で構成され
る電界効果半導体デバイス並びにそれを形成する方法を
開示した。デバイスは、その中に半導体チャンネル領域
24が形成されているシリコン基板20を有する。この
基板の上にオキシ窒化ジルコニウム・シリコン・ゲート
誘電体層36が形成され、その後導電ゲート38が設け
られる。オキシ窒化ジルコニウム・シリコン・ゲート誘
電体層36は、二酸化シリコンの比誘電率よりもかなり
高い比誘電率を有する。しかし、オキシ窒化ジルコニウ
ム・シリコン・ゲート誘電体は、二酸化シリコンの利
点、例えば高い絶縁降伏特性、低い界面状態密度及び高
い安定性を持つように設計することも出来る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は全般的に半導体デ
バイスの構造とそれを形成する方法、更に特定して言え
ば、集積回路に形成される電界効果デバイスに対するゲ
ート誘電体の構造と方法に関する。
【0002】
【従来の技術及びその課題】電界効果トランジスタのよ
うな半導体デバイスは電子産業で普通のものである。こ
ういうデバイスは、極めて小さい寸法で形成することが
でき、その為単結晶シリコン基板又は「チップ」の上に
こういうデバイスを何千個又は何百万個も形成し、それ
らを相互接続して、マイクロプロセッサのような集積回
路で役に立つ作用を行わせることが出来る。
【0003】トランジスタの設計と製造はかなり複雑な
仕事であるが、トランジスタの全般的な構造と動作は割
合単純である。図1には、単純化した電界効果トランジ
スタの断面図が示されている。電界効果トランジスタで
は、基板(又はエピ層)100の表面近くの一部分が、
処理の間、チャンネル120と選定される。チャンネル
120がソース140及びドレイン160に電気接続さ
れ、ソース140及びドレイン160の間に電圧の差が
存在するとき、電流がチャンネル120に流れる傾向を
持つ。チャンネル120の半導電特性が変化して、チャ
ンネル120に重なる導電層であるゲート190に印加
された電圧により、その比抵抗を制御することが出来
る。即ち、ゲート190の電圧を変えることにより、チ
ャンネル120に流れる電流を増やしたり少なくしたり
することが出来る。ゲート190及びチャンネル120
はゲート誘電体180によって隔てられている。ゲート
誘電体は絶縁性であって、動作中、ゲート190とチャ
ンネル120の間には殆ど或いは全く電流が流れない
(但し薄い誘電体に「トンネル」電流が観測される)。
しかし、ゲート誘電体はゲート電圧がチャンネル120
に電界を誘起することが出来るようにし、それが「電界
効果トランジスタ」という名前の由来である。
【0004】一般的に、集積回路の性能及び密度は「ス
ケーリング」、即ちチップ上にある個別の半導体デバイ
スの寸法を縮小することにより、高めることが出来る。
都合の悪いことに、電界効果半導体デバイスが発生する
出力信号は、チャンネルの長さに比例し、スケーリング
によってその出力が小さくなる。一般的にこの影響は、
ゲート誘電体180の厚さを減らし、こうしてゲートを
チャンネルに一層接近させると共に電界効果を強めるこ
とによって、補償されてきた。
【0005】デバイスのスケーリングによって寸法が段
々小さくなると、ゲート誘電体の厚さが縮み続ける。デ
バイスのそれ以上のスケーリングも依然として可能であ
るが、ゲート誘電体の厚さのスケーリングは、普通のゲ
ート誘電体材料である二酸化シリコンでは、その実用的
な限界に殆ど達している。二酸化シリコン・ゲート誘電
体の厚さのこれ以上のスケーリングは、一連の問題を招
く。極めて薄い層は、酸化物の中での直接的なトンネル
作用による大きな漏れ電流を生ずる。こういう層は文字
通りほんの幾つかの原子層で形成されているので、この
ような層を再現性を持って製造するには、厳しいプロセ
ス制御が必要である。覆う範囲の一様性も、デバイスの
パラメータが誘電体材料の単独の単一層が有るか無いか
によっても大幅に変り得るので、重要なことである。最
後に、このような薄い層は、不純物に対する拡散障壁が
不良である。二酸化シリコンの制約が判って、研究者
は、二酸化シリコンよりも一層厚手の層に形成しても、
同じ電界効果の性能が生ずることが出来るような別の誘
電体材料を探している。この性能は「等価酸化物厚さ」
と言われる場合が多い。別の材料の層が厚手であって
も、それが二酸化シリコン(普通は単に「酸化物」と呼
ばれる)のずっと薄い層と等価の効果を持つ。低い等価
酸化物厚さを達成する見込みの有る多くの材料は、その
大部分でなくても、五酸化タンタル、二酸化チタン及び
チタン酸バリウム・ストロンチウムのような金属酸化物
である。
【0006】このような金属酸化物をゲート誘電体に形
成するのには問題があることが研究者に判った。典型的
な金属酸化物のデポジッション温度では、それらを形成
するのに必要な酸素雰囲気又は酸素含有前駆体が、シリ
コン基板を酸化する傾向を持ち、基板とゲート誘電体と
の間の界面に酸化物層を作る。この面間の酸化物層が存
在すると、実効的な酸化物の厚さが増加し、ゲート誘電
体の代案としての有効性が減ずる。面間の酸化物層が存
在することは、代案の誘電体の電界効果デバイスの性能
に最終的な制約を加えるものとなる。
【0007】
【課題を達成するための手段及び作用】この発明はオキ
シ窒化金属シリコン・ゲート誘電体層を利用した半導体
デバイス構造とその製法を提供する。この方法では、金
属はハフニウム、ジルコニウム及びその混合物から成る
群から選ばれる。この発明では、オキシ窒化ジルコニウ
ム(又はハフニウム)シリコン・ゲート誘電体は、普通
の熱的なプロセスによる二酸化シリコン又は窒化シリコ
ン誘電体の何れの比誘電率(dielectric constant)よ
りもずっと大きい比誘電率を持つように形成することが
出来る。この為、このオキシ窒化金属シリコン誘電体層
は、従来のゲート誘電体よりも実質的に厚手にしても、
等価の電界効果を持つことが出来る。更に、ゲート誘電
体の厚さの少なくとも一部分に、窒素が存在すること
が、硼素でドープされたポリシリコン・ゲート電極から
というような硼素がチャンネル領域へ拡散するのを防止
する助けになる。しかし、この発明は、従来考えられて
いた代案の誘電体で見られる面間の二酸化シリコンの形
成とか高い界面状態密度とかの欠点を大部分避けている
と考えられる。
【0008】この発明は、特にシリコン/誘電体界面
に、有意量のシリコンで構成された酸化された誘電体材
料を用いることにより、他の代案の誘電体の問題を一般
的に避けている。1実施例では、傾斜形(graded)オキ
シ窒化ジルコニウム・シリコン層が形成され、シリコン
界面の近くでは、誘電体層はSiO2成分が大きく、こ
れに対して誘電体層の上側部分ではオキシ窒化ジルコニ
ウム成分が大きい。このような構造は、シリコン界面に
主にSi/SiO2結合を用い、その結果、界面の状態
密度が低い。しかし、誘電体層の中に含まれるジルコニ
ウム並びに/又はハフニウムは、被膜の比誘電率をかな
り増加させることが出来る。この発明は、非晶質ゲート
誘電体をも提供するが、これは稠密な微細構造を持ち、
多結晶誘電体の中の結晶粒境界に伴う多くの問題を避け
ている。
【0009】この発明では、従来の研究者の考えが、ゲ
ート誘電体には窒素を基本とする化合物を避けようとす
るものであったにも拘わらず、この方式を採用した。更
に、集積回路の製造の研究者は、大量生産される集積回
路に、新しい材料、特に種類として新しい材料の種類を
追加することは、研究もしない内から躊躇う傾向があ
る。それにも拘わらず、発明者の研究では、オキシ窒化
ジルコニウム・シリコン及びオキシ窒化ハフニウム・シ
リコン(比較的小さいNレベルを持つ)は、Siに次い
で安定であり、その為、SiO2を形成する反応はない
(誘電体の性質が実質的に悪化しない程度に、酸化シリ
コン反応が少なくとも最小限に抑えられている)という
示唆が得られた。SiO2状の界面の可能性並びに高い
誘電率(permittivity)が達成出来るというこのこと
と、シリコン/オキシ窒化物界面を理解しようとする我
々の研究との組合せにより、オキシ窒化ジルコニウム・
シリコン及びオキシ窒化ハフニウム・シリコン・ゲート
誘電体が利用出来ることを認識することが出来た。
【0010】この発明の一面では、通常は、チャンネル
領域のような構造を含む単結晶シリコン基板を用意し、
この基板の上にオキシ窒化金属シリコン・ゲート誘電体
層を形成し、このゲート誘電体層に重なる導電ゲートを
形成することを含む半導体デバイスを製造する方法を開
示する。この金属はジルコニウム、ハフニウム又はその
両者の混合物であってよい。
【0011】ジルコニウムに基づく1つの方式では、オ
キシ窒化ジルコニウム・シリコン誘電体層の工程は、基
板の上に珪化ジルコニウムを形成し、酸素及び窒素を含
む雰囲気内で形成された金属珪化物をアニールし、こう
して基板の上にオキシ窒化金属シリコン層を形成するこ
とによって達成される。雰囲気がNOを含むことが好ま
しいが、遠隔の窒素/酸素プラズマであってもよい。あ
る実施例では、アニール時間が制限され、オキシ窒化金
属シリコン層の窒素とシリコンの比が、シリコン基板と
の界面の近くでは、導電ゲートとの界面の近くに於ける
よりも、一層低くなるようにする。
【0012】ある実施例では、珪化ジルコニウム工程
は、不活性雰囲気内で基板の上にジルコニウム層をデポ
ジットし、不活性雰囲気内でZr層をアニールして、珪
化ジルコニウム層を形成することによって達成される。
【0013】ジルコニウムを基本とした別の方式では、
オキシ窒化ジルコニウム・シリコン誘電体層が、基板の
上に珪化ジルコニウムを形成し、原始状態の窒素又はN
3のような窒素を含む非酸化雰囲気内で形成された金
属珪化物をアニールし、酸化雰囲気内で窒化金属シリコ
ン層をアニールし、こうして基板の上にオキシ窒化金属
シリコン層を形成することによって作られる。
【0014】オキシ窒化ハフニウム・シリコン誘電体層
を形成する別の方法では、この方法は、酸素及び窒素を
含む雰囲気内で基板の上に珪化ハフニウムをデポジット
し、こうして基板の上にオキシ窒化ハフニウム・シリコ
ン層を形成することを含む。この発明の特長及び利点
は、以下図面について説明するところから最もよく理解
されよう。
【0015】
【実施例】この出願では、オキシ窒化ジルコニウム・シ
リコン誘電体の場合について実施例を説明する。しか
し、化学的な類似性の為、こういう実施例の大部分に於
て、ジルコニウムの代りにハフニウムを使うことが出来
る。更に、何れかの代りに、ハフニウム−ジルコニウム
混合物を使うことが出来る。ある実施例では、こういう
混合物は、実質的に純粋なZr又はHfであり、少量の
Hf又はZrだけが含まれている。全般的に、オキシ窒
化ジルコニウム・シリコンもオキシ窒化ハフニウム・シ
リコンも、高い比誘電率を持ち、良好な化学的な安定性
を持つ。ある実施例では、Zrが、その手に入り易さ並
びに安いコストの為に、好ましいと考えられる。しか
し、オキシ窒化ハフニウム・シリコンは幾分かそれより
高い比誘電率を持ち、オキシ窒化ジルコニウム・シリコ
ンよりも更に安定であることがある。この僅かな性能の
差が、ある用途では、オキシ窒化ハフニウム・シリコン
の方が好ましい結果になることがある。
【0016】この発明の好ましい実施例は、ここで説明
するように、シリコン基板の上に製造することが出来
る。この発明を実施するのに必要ではないが、Si(1
00)基板を使うのが普通である。これらの実施例の説
明は、図2に示すように、基板20の上に随意選択のエ
ピタキシャルSi層22を形成し、エピタキシャル層2
2(又はエピ層を使わない場合は基板20)内に能動チ
ャンネル領域24を打込んだ後から始まる。この説明で
は、関心のある領域内で、保護又は自然の酸化シリコン
領域26(好ましくは1nm未満の酸化物で構成される
ことが好ましい)がチャンネル24に重なっていると仮
定する。このような酸化シリコン層は、〜10-3トルの
酸素雰囲気内で、きれいな基板を600−700℃に約
30秒間加熱することによって形成することが出来る。
製造中にこの工程に達するプロセスは、従来周知であ
り、この発明を用いることが出来る種々の同等な場合も
周知である。
【0017】オキシ窒化ジルコニウム・シリコン・ゲー
ト誘電体を形成する為に用いられる特定の実施例が、酸
化シリコン領域26がその場所に残されて、オキシ窒化
ジルコニウム・シリコン層を形成するのに使われるか、
取除かれて、その下にあるシリコンを誘電体層を形成す
るのに使うことが出来るようにするか、或いは取除い
て、オキシ窒化ジルコニウム・シリコン・デポジッショ
ン・プロセスでの基板の相互作用を抑制するように設計
された不活性化層と置換えるかを決める。
【0018】この後に直ぐ続く説明は、オキシ窒化シリ
コンを形成する材料をデポジットする為の基板の準備に
関係することであり、これはこの後述べる特定の実施例
に用いることが出来る。酸化シリコン領域26を取除く
場合、この発明には2つの好ましい出発面がある。図3
に示すように、領域26を取去って、きれいな裸かの上
面28を残すか、或いは図4に示すように、水素で終端
する面28を残す。酸化物領域26を取除く場合、特定
のプロセス中で、酸素に対する露出を許容し得る点にく
るまで、例えば超高真空(〜10-8トル未満)で処理す
ることにより、反応性の強い裸かのSi面の化学反応を
防止することが出来れば、裸かの面の方が水素で終端す
る面よりも好ましい。そうでない場合、裸かのSi面は
再酸化を抑制する水素のような適当な不活性化剤を用い
て終端すべきであり、それでもプロセス中の適当な点で
容易に取除くことが出来る。
【0019】酸化物を除去する方法は、それに重なるデ
ポジッションが実施されるまで、きれいな酸化物のない
面28を保つことが出来る限り、この発明を実施するの
にどれでなくてはならないものではないと考えられる。
酸化物26の除去を実施する好ましい1つの方法は、湿
ったHFに対する露出によるものであり、例えば、基板
を希釈HFの中に30秒間浸漬し、脱イオン水で洗浄す
ることである。これによって、自然酸化物が除去される
と共に、表面が水素で終端される。別の好ましい方法
は、HF蒸気に対する露出によるものである。これによ
っても同様な結果が得られるが、表面の再酸化又は汚染
を更に防止する為に、例えばクラスタ・ツールに用いる
ことが出来る。この何れかの方式は、この他の適当なス
トリッピング薬品を用いてもよいが、HF又はNH4
溶液が終端する為の最後の工程として好ましい。
【0020】この他の幾つかの方法により、図3に示す
ように、終端していない面28が得られる。クラスタ・
ツール方式に特に用いられるこのような1つの方法は、
Si融剤による脱着である。10-8トルより低く、78
0℃では、好ましくは1.5Å/秒のSi融剤を約60
0秒間用いると、自然酸化物が取除かれるだけでなく、
超薄のゲート誘電体として利点を持ち得る原子として滑
らかな階段面が出来ることが判った。代案は、真空中又
はH2雰囲気内で基板を高い温度に加熱することによる
単純な脱着である。しかし、Si−融剤方法により優れ
た表面構造が得られると考えられる。この何れの方法で
も、それに重なるデポジッションが完了するまで、基板
を超高真空に保たないと、例えばプラズマ又はH2雰囲
気内の高温フィラメントによって発生された原子状態の
水素に対する露出により、面28が水素終端になること
がある。
【0021】面28は、窒化シリコン又は厳密に言えば
シリコンの酸化物ではないオキシ窒化シリコン層のよう
な超薄層を用いて不活性化することも出来る。このよう
な層は拡散障壁として作用し、重なる層を形成する間、
基板に酸化抵抗を持たせる。オキシ窒化物層を使う場
合、オキシ窒化の好ましい方法は、NOに対する露出で
ある。他の方法によって作られたオキシ窒化物は、必要
とされる厚さで、ここで説明するゲート誘電体構造のあ
るものを完成するのに十分な酸化抵抗を持たないと考え
られ、並びに/又は更に高いプロセス温度を必要とし、
その為、好ましくない。例えば、N2Oプロセスでは、
NOプロセスよりも、取込むNがずっと少なくなる。N
3プロセスは予め存在しているSiO2被膜を必要と
し、その為、NH3を用いては、一様なナノメータ未満
のオキシ窒化物被膜を達成するのは困難であると思われ
る。更に、NH3アニールは、被膜構造に望ましくない
水素を取込むと思われる。窒化シリコンは、遠隔窒素プ
ラズマを使って形成することが出来る。
【0022】この発明に用いることが出来る典型的なN
Oプロセスは次の通りである。基板をきれいにして、パ
ッド酸化物を取除く。この清浄化の最後の工程として、
基板を希釈HFに30秒間沈漬し、脱イオン水で洗浄す
る。その後、基板を反応室に入れ、この反応室を3×1
-8トルまで真空に引き、その後基板を500℃に加熱
して、基盤の表面から水素の不活性化の部分を取除く。
基板を700℃に加熱し、4トルのNOを10秒間室に
導入して、オキシ窒化物不活性化層を形成する。図5
は、不活性化層30、例えば、典型的にはオキシ窒化物
を示しているが、場合によっては窒化物不活性化層であ
る可能性もある。
【0023】一旦基板がきれいなSi面、酸化物層又は
上に述べたような保護障壁層の何れかを持つように調製
されたら、幾つかの方法の内の1つの方法により、基板
の上にオキシ窒化ジルコニウム(又はハフニウム)・シ
リコン・ゲート誘電体を形成する。この幾つかの方法を
次に説明する。
【0024】この発明では、シリコンに次ぐその安定性
と高い誘電率とにより、オキシ窒化ジルコニウム・シリ
コン及びオキシ窒化ハフニウム・シリコンを選ぶ。珪酸
塩及び酸化物のデータに基づいて、これらのオキシ窒化
シリコンの形成熱が、二酸化シリコンの形成熱よりも負
であって、その誘電率はSiO2又は窒化シリコンより
高いと考えられる。これは更に安定なゲート構造を形成
して、面間二酸化シリコンの選択的な形成を避けるはず
である。表1は、幾つかの材料の形成熱、誘電率及びバ
ンドギャップのリストであり、比較の為に二酸化シリコ
ンも含めてある。
【0025】
【表1】 表1 材料 バルクの誘電率 バンドギャップ 形成熱(kcal (eV) /g/O原子) Y23 12 −152 CaO 7 −152 MgO 9.6 7.8 −144 La23 30 −143 SrO 5.8 −142 Ca3SiO5 −138 Sc23 −137 Ca2SiO4 −135 HfO2 40 −134 ZrO2 25 7.8 −131 CeO2 26 −129 Al23 10 8.7 −125 Ba2SiO4 −124 CaSiO3 −123 SrSiO3 〜−123 Mg2SiO4 −122 Na2SiO3 −121 BaSiO3 −120 MgSiO3 −119 ZrSiO4 −115 CeSiO4 〜−115 Bi4Si212 35−75 TiO2 30 3−3.5 −110 SiO2 3.9 8.9−9.3 −103 Ta25 26 4.5 −100 ZnO 4.6 3.3 −84 WO3 42 −66.9 CuO −37.6 PdO −21
【0026】オキシ窒化ジルコニウム・シリコンは多結
晶又は非晶質被膜の何れかとして形成することが出来
る。一般的に、多結晶被膜の方が比誘電率が高い。しか
し、一般的に非晶質被膜は、絶縁降伏性能が一層高く、
拡散障壁が一層よく、面間の状態密度が一層少ない。更
に、この発明によるオキシ窒化ジルコニウム・シリコン
誘電体を形成する多くの実施例では、多結晶被膜に要求
される化学量論的な一様性の為に、非晶質被膜を形成す
る方が、多結晶被膜を形成するよりも一層容易であるこ
とがある。
【0027】この発明は、傾斜形誘電体組成を考えてい
る。1つの実施例では、Zrに対するシリコンの比が被
膜中の深さの関数として変化する様な、オキシ窒化ジル
コニウム・シリコン被膜を形成することが出来る。例え
ば、基板界面で主にSiO2である(例えば2−10モ
ル%Zr)傾斜形オキシ窒化ジルコニウム・シリコン被
膜を形成することが出来、この為、純粋なSiO2で得
られるのと同様な品質を持つ界面が得られる。シリコン
対金属の比は、好ましくはゲート誘電体被膜の頂部近く
でオキシ窒化金属の百分率が一層大きくなる傾斜形の輪
郭で減少する。この方式は、ゲート誘電体の上に金属ゲ
ート電極を形成するときに好ましいことがある。
【0028】
【実施例1】この発明による1つの実施例では、きれい
なSi面の上にZr又はHfをデポジットし、この構造
をアニールして金属珪化物を形成し、珪化物層をオキシ
窒化し、この構造をアニールすることにより、オキシ窒
化ジルコニウム又はハフニウム・シリコン・ゲート誘電
体が形成される。この実施例では、図3又は図4に示す
ような基板を使う。面28を図4に示すように不活性化
する場合、基板を真空中又は不活性な雰囲気中で500
℃より高い温度まで短時間加熱して、不活性化部分を取
除くことが出来る。
【0029】図6について説明すると、例えば、スパッ
タリング、蒸着、化学反応気相成長(CVD)又はプラ
ズマCVDにより、基板28の上に直接的に金属層32
(例えばジルコニウム)をデポジットする。図面は、面
28がチャンネル領域24の表面であることを示してい
る。しかし、エピタキシャル層22又は基板20の表面
の上にオキシ窒化金属シリコン層を形成することも、同
じ方法に従う。以下の説明では、文章の前後関係から区
別している場合を別として、層20及び24は互換性を
持って使われる。
【0030】スパッタリングによるデポジッションは、
コリメート式スパッタリング又はロング・スロー・スパ
ッタリングのような、低エネルギのプラズマ装置を用い
て行うことが好ましい。デポジットする合計の厚さが薄
く、一様性が望まれているから、低いデポジッション速
度(例えば毎秒数オングストローム程度)が有益である
ことがある。8’’のウエーハでは、基本圧力が〜10
-8トル、動作圧力が〜10-4トル及びスパッタリング・
ガン及びウエーハの間の隔たりが16吋である装置でデ
ポジションを完了することが出来、一様性を改善する為
に、ウエーハを回転させることが出来る。Arが受容れ
ることの出来るスパッタリング・ガスであり、デポジッ
ションの間、ウエーハは400℃の温度に保つことが出
来る。
【0031】スパッタリングの代りとして、500℃に
ある基板の上に、電子ビーム源からの蒸着により、金属
層32を蒸着によってデポジットすることが出来、正味
のデポジッション速度は毎秒1/10乃至数オングスト
ローム程度にする。一様性を改善する為に、基板を回転
させることが好ましい。
【0032】この他の代りの方法は、四塩化ジルコニウ
ム(又は四塩化ハフニウム)及び水素ガスのような適当
な前駆体を用いたCVD又はプラズマCVDがある。硝
酸Zr(又はHf)のような窒素を担持するジルコニウ
ム(又はハフニウム)前駆体も受容れることが出来る。
この場合も、こういう方法では、低いデポジッション速
度及び温度(600℃並びにそれ以下)が役立つことが
あり、プラズマを基板で発生する反応器よりも下流プラ
ズマ形反応器の方が好ましい。
【0033】図7について説明すると、金属層32を持
つ基板20を不活性雰囲気、還元性雰囲気又は真空中で
アニールすることにより、金属珪化物層34が形成され
る。具体的な数値は、選ばれた金属並びに希望する珪化
物の厚さによって変わるが、真空中で700℃で20秒
のアニールにより、一般的には十分である。大抵の珪化
物プロセスの間、基板20からのシリコンが金属層32
の中に拡散して、金属珪化物層34を形成する。この方
式では、過度に厚手の金属層32がデポジットされて、
アニールの際、層32全体が珪化物に変換されないこと
があることに注意されたい。この場合、珪化物の厚さが
アニール時間によって制御され、過剰の金属は珪化物ア
ニール工程の後に、エッチングによって除かれる。
【0034】図8について説明すると、珪化物層34が
オキシ窒化によってオキシ窒化ジルコニウム(又はハフ
ニウム)シリコン層36に変換される。この工程の間、
オキシ窒化が不足すると、比抵抗及び拡散抵抗が減少
し、オキシ窒化が過剰であると、(その下にあるシリコ
ンの酸化の為に)層36に対する静電容量が減少するの
で、プロセス制御が微妙である。この工程には幾つかの
プロセスを利用することが出来る。珪化物は、NO又は
2Oのような酸素/窒素雰囲気に対する直接的な露出
により、オキシ窒化ジルコニウム(又はハフニウム)シ
リコンに変換することが出来る。この代りに、低温遠隔
2/O2プラズマを使うことが出来る。
【0035】オキシ窒化雰囲気内での直接的な変換に対
する1つの代案は、遠隔窒素プラズマ又はNH3のよう
な窒素雰囲気内での窒化とその後に続く酸化である。紫
外線露出を伴う又は伴わない低温O2アニール、O3のよ
うな活性化酸素アニール、紫外線露出を伴うO3、下流
側O2プラズマ、N2O、又は直流バイアスされた基板に
対する低温O2プラズマのような多数の酸素アニール・
プロセスがこの工程に利用出来る。この最後のプロセス
の一例として、基板に対してHe裏側冷却を80℃で加
えながら、〜60V DC及び13.56 MHz又は
300 kHzRFを基板に印加して、1ミリトルで動
作する下流側1500W ECR源を使うことが出来
る。比抵抗及び比誘電率の両方が受容れることの出来る
範囲内になるように、処理時間を実験的に決定する。
【0036】一般的に、オキシ窒化ジルコニウム(又は
ハフニウム)シリコン層36の高温アニールは、低温オ
キシ窒化の後、被膜を稠密化又は被膜を結晶化させるよ
うに選ばれる。例えば、Ar中で750℃で20秒間ア
ニールすることにより、基板を稠密にすることが出来
る。このアニールは不活性又は還元性雰囲気内で行うこ
とが出来、金属層32がハロゲンを用いたCVDによっ
てデポジットされた場合、還元性雰囲気が特に役立つ。
還元性雰囲気を用いる場合、酸素中の別の低温後アニー
ルを使って、オキシ窒化金属シリコン層36の誘電体特
性を改善することが出来る。
【0037】最後に、図9について説明すると、オキシ
窒化ジルコニウム・シリコン・ゲート誘電体36の上に
導電ゲート38をデポジットする。ゲート38をデポジ
ットするプロセスは周知である。ゲート38は、例え
ば、ドープされたポリシリコン、金属又は導電性金属酸
化物によって形成することが出来る。
【0038】他の方式では、ポリシリコン・ゲートは、
誘電体36の還元並びに界面に於けるゲート38の酸化
を防止する為に、誘電体36とゲート38の間に追加の
不活性化層を必要とする場合が多い。不活性化層は許容
し得るが、このオキシ窒化ジルコニウム(又はハフニウ
ム)・シリコン誘電体方式は、この問題が大幅に少なく
なる。誘電体36とゲート38の界面のSi含有量が誘
電体36と基板20の界面に於ける含有量と大体同じで
あれは、下側の界面で得られる両立性の多くの利点は、
上側の界面でも利用出来る。更に、誘電体36中の窒素
が、ポリシリコン・ゲートがドープされるとき、誘電体
36の中を通って基板20に至る硼素の移動を大幅に少
なくする。
【0039】この実施例の変形として、珪化物が完全に
形成される前に、酸素/窒素雰囲気を導入するか、又は
2つの工程を完全に重ねることの何れかにより、珪化物
及びオキシ窒化の工程を組合わせることが出来る。後の
方の変形では、図2に示すような基板が受容れられる。
これは、酸化シリコン層26がオキシ窒化金属シリコン
層36を形成する為の酸素及びシリコンの両方を供給す
ることが出来るからである。
【0040】この発明では、珪化物を完全に還元しない
場合、オキシ窒化プロセスが簡単になることが判った。
即ち、場合によっては、この発明は、金属層32に対す
る金属源を酸化ジルコニウムのような金属酸化物の源に
置換えることが好ましい。その場合、アニールすると、
層34が酸素の不足する珪酸塩になる。この還元された
珪酸塩が、金属珪化物方式と全体的に同じ方式を用いて
この後処理される。
【0041】
【実施例2】この発明の別の実施例では、きれいなSi
面の上に珪化ジルコニウム又は珪化ハフニウムをデポジ
ットし、珪化物層をオキシ窒化し、この構造をアニール
することにより、オキシ窒化ジルコニウム又はハフニウ
ム・シリコン・ゲート誘電体が形成される。この実施例
では、図3又は図4の何れかに示すような基板を使う。
図4に示すように、面28が不活性化されている場合、
基板を真空中又は不活性雰囲気内で500℃より高い温
度まで短時間加熱して、不活性化部分を取除くことが出
来る。
【0042】図7について説明すると、金属珪化物層3
4(例えば珪化ジルコニウム)が、例えばスパッタリン
グ、蒸着、化学反応気相成長(CVD)又はプラズマC
VDにより、面28の上に直接的にデポジットされる。
【0043】スパッタリングによるデポジッションは、
コリメート式スパッタリング又はロング・スロー・スパ
ッタリングのような低エネルギ・プラズマ装置を用いて
行うことが好ましい。デポジットする合計の厚さが薄
く、一様性が望まれているから、低いデポジッション速
度(例えば、毎秒数オングストローム程度)が役立つこ
とがある。8’’のウエーハでは、〜10-8トルの基本
圧力、〜10-3トルの動作圧力及びスパッタリング・ガ
ンとウエーハの間の隔たりが16吋の装置で、デポジッ
ションを完了することが出来、一様性を改善する為にウ
エーハを回転させることが出来る。Arが受容れ可能な
スパッタリング・ガスであり、デポジッションの間、ウ
エーハは400−600℃の温度に保つことが出来る。
【0044】スパッタリングの代りに、珪化物層32
は、毎秒数十分の1乃至数オングストローム程度の正味
のデポジッション速度で、500−600℃で基板の上
に電子ビーム源から蒸着によってデポジットすることが
出来る。一様性を改善する為に、基板を回転させること
が好ましい。この蒸着方法は、単一の珪化ジルコニウム
蒸着源を使ってもよいし、或いは別々のZr及びSi源
を使うことが出来る。別々の源を使うとき、デポジッシ
ョンの間、Zr/Si比を変えて、傾斜形の層を作ると
共に、Zrの含有量を更に制御することが出来る。
【0045】金属(非ポリシリコン)ゲート導体と共に
使うとき、この傾斜形方式は、オキシ窒化ジルコニウム
・シリコンが最適の界面を形成することが出来るように
する。例えば、誘電体層は基板の近くではシリコン分が
富んでいて、シリコンとの整合が一層よくなるようにす
ることが出来る。逆に、オキシ窒化ジルコニウム・シリ
コンは、ゲート導体の近くではZr分に富んでいて、一
層大きな比誘電率を持つ。このシリコン分の多い界面の
勾配を窒素が不足する勾配と組合わせれば、シリコン/
誘電体界面は、シリコン/二酸化シリコン界面を近似す
ることが出来、従って(H2又はD2中の焼結のような)
普通の方式によって取扱うことが出来る。
【0046】この他の代案の方法は、シラン、ジシラン
又はジクロロシラン及び水素ガスと共にデポジットする
四塩化ジルコニウム(又は四塩化ハフニウム)のような
適当な前駆体を使ったCVD又はプラズマCVDがあ
る。こういう場合も、この方法では、低いデポジッショ
ン速度及び温度(600℃以下)が役立つことがあり、
基板でプラズマが発生される反応器よりも下流プラズマ
形反応器が好ましい。
【0047】図8について説明すると、珪化物層34が
オキシ窒化により、オキシ窒化ジルコニウム(又はハフ
ニウム)シリコン層36に変換される。このオキシ窒化
過程は全般的に最初の実施例で述べたのと同じ方式に従
う。
【0048】前に述べたように、この発明では、珪化物
が完全に還元されない場合、オキシ窒化過程が簡単にな
ることが判った。この為、この発明では、珪化物層34
に対する源を酸素が不足する珪酸ジルコニウムのような
酸素が不足する金属珪酸塩源に置換えることが好ましい
ことがある。
【0049】別個のZr(又はHf)及びSi源を使う
とき、ZrをZrO2に置換えることが出来る。別の蒸
着プロセスでは、(この段階では)酸素含有量を幾分少
なくして、SiをSiO2に置換えることが出来る。こ
のSiO2がSiOとして蒸発し、こうして少量の酸素
を供給する。
【0050】
【実施例3】この発明の第3の実施例では、酸素/窒素
雰囲気内で、基板の上にジルコニウム(又はハフニウ
ム)をデポジットした後、アニールを行うことにより、
オキシ窒化ジルコニウム(又はハフニウム)シリコン・
ゲート誘電体が形成される。この実施例は、図2、3又
は4に対応する方法の内の1つによって調製された基板
を利用することが好ましく、金属は実施例1で説明した
方法の1つによってデポジットすることが出来るが、次
に述べるような違いがある。
【0051】図10について説明すると、前に述べたよ
うに金属をスパッタリングすることにより、きれいなS
i面の上にオキシ窒化ジルコニウム層40をデポジット
することが出来る。しかし、若干量の制御された酸素及
び窒素活動を使って、ジルコニウムが基板に供給される
ときに、層40を少なくとも部分的に酸化−窒化する。
例えば、Arを用いたスパッタリングの際、NO又はN
2Oを基板の近くに導入し、NOの流量をArの流量の
1/10にすることが出来る。毎秒0.1ナノメータの
金属デポジッション速度では、デポジッション・プロセ
スを開始してから0乃至5秒後に、オキシ窒化ガスを導
入することが好ましい。この遅延時間は、面間SiO2
層の形成を妨げる助けになる。
【0052】蒸着方法によってジルコニウムをもたらす
場合、オキシ窒化ガスは基板の近くに添加することが好
ましい。デポジットされた金属の完全に近いオキシ窒化
を達成するには、0.1nm/秒の金属デポジッション
速度に対し、〜5−10トルのNOを使うことが出来
る。CVD方法を使う場合、適当な前駆体によって必要
な酸素(例えば、四塩化ジルコニウムと水)を供給すべ
きであり、窒素を供給することが出来る。窒素を担持し
ない前駆体では、遠隔の窒素プラズマ、NO、N 2O、
又はNH3のような窒素源を用いたデポジッション後の
窒化によって窒素を供給することが出来る。
【0053】図11について説明すると、層40を基板
と反応させて、オキシ窒化ジルコニウム(又はハフニウ
ム)シリコン層36を形成する。これは、前の実施例で
述べたような、高温アニールを伴う低温酸素アニールを
用いて達成することが好ましい。好ましい酸素アニール
の2つの例は、60秒間の間、O3内での400℃のア
ニールと、10秒間又はそれ未満の間の700℃での急
速熱酸化である。
【0054】この実施例は、傾斜形の層を作るように容
易に調整することが出来ることに注意されたい。この方
法の1つの変形が図12に示されており、ここでは、層
40がオキシ窒化シリコン層30の上にデポジットされ
ている。この実施例では、アニールの間の酸素/窒素活
動を減らすことが出来、層30から酸素、窒素及びシリ
コンを「盗む」ことによって、オキシ窒化ジルコニウム
・シリコン層36を形成することが出来る。構造の傾斜
は、層30及び40の相対的な初期の厚さを調節するこ
とによって調節することが出来る。浸透深さを調節する
為に、基板に直流バイアスを用いて、遠隔のプラズマか
らのエネルギを持つイオンの打込みにより、Siを層4
0に供給するのが適切であることがある。例えば、シラ
ンを使ってSiを層40に打込むことが出来る。
【0055】
【実施例4】この発明の第4の実施例では、酸素/窒素
雰囲気内で基板の上に金属及びシリコンの両方をデポジ
ットし、典型的にはその後でアニールを行うことによ
り、オキシ窒化ジルコニウム(又はハフニウム)シリコ
ン・ゲート誘電体が形成される。この実施例では、基板
の調製は、図2乃至5に示す内のどれを選んでもよい。
この方法は一般的に被膜の一成分として、基板からのシ
リコンに頼らないので、図5の拡散障壁面30のよう
な、基板の酸化を制限する面を使うことが出来る。オキ
シ窒化物及び窒化物の両方の拡散障壁は、オキシ窒化ジ
ルコニウム・シリコン誘電体層と両立し得ると思われ
る。金属及びシリコンは実施例2で述べた方法の1つに
よってデポジットすることが出来るが、次に述べるよう
な違いがある。
【0056】図13について説明すると、オキシ窒化金
属層40のデポジッションについて実施例3で述べたよ
うなスパッタリングにより、きれいなSi面の上にオキ
シ窒化Zr及びシリコン層42をデポジットすることが
出来る。ジルコニウム(又はハフニウム)金属とシリコ
ンのデポジッションは、金属ターゲットを適当な珪化物
ターゲットに置換えることによって行われる。この方法
の欠点は、1種類の組成のターゲットからの傾斜形の層
のデポジッションが困難であることである。
【0057】オキシ窒化金属及びシリコン層42が蒸着
方法によって作られる場合、実施例2と同様な方法を選
ぶことが出来る。この場合、別々の金属及びシリコンの
電子ビーム源を使って、金属に対するシリコンの比をデ
ポジッションの間、変えることが出来るようにすること
が好ましい。
【0058】CVD方法を使う場合、適当な前駆体によ
って必要な酸素を供給すべきである。シラン、四塩化ジ
ルコニウム、酸素及びNO、N2O又はNH3の組合せの
ような前駆体のある組合せを使って、化学量論的な一様
性を持つ層を作ることが出来るが、傾斜形の組成の層に
は使うのが困難であることがある。傾斜形の層では、四
塩化シリコン、四塩化ジルコニウム、水及びNO又はN
2Oの組合せのようなCVD前駆体が好ましい。
【0059】このプロセスを用いて高性能のオキシ窒化
ジルコニウム・シリコン層を形成するには、一般的には
これまでの実施例で述べたような低温酸素アニール及び
高温アニールの両方が必要である。図14及び15は、
酸化シリコン層26の上並びに不活性化層30(例えば
オキシ窒化シリコン層)の上にデポジットされた層42
を夫々示している。
【0060】
【実施例5】これまでの実施例の代案として、これまで
述べたあるデポジッション工程を繰返して、オキシ窒化
ハフニウム・シリコン層の構造の組成を調整することが
出来る。例えば、図17及び図18について説明する
と、層46は中間層だけを形成することが出来る。例え
ば、実施例4で説明した電子ビーム蒸着方法を使って、
シリコン、ジルコニウム又はその組合せの1つ又は更に
多くの単一層をデポジットし、その後酸素/窒素雰囲気
内での短いアニールを行って、中間層46を作ることが
出来る。この後に続けて、同様なプロセスにより、第2
の中間層48を、同じ又は異なる組成でデポジットする
ことが出来る。この方法を使うと、最終的なアニールの
前に、オキシ窒化シリコン及びオキシ窒化金属層を交互
にインターリーブにすることが出来る。或いは傾斜形の
組成を直接的にデポジットすることが出来る。
【0061】
【実施例6】この発明の第6の実施例では、幾分異なる
方式により、オキシ窒化ジルコニウム又はハフニウム・
シリコン・ゲート誘電体が形成される。この方式では、
基板の上の二酸化シリコン層が、Zr並びにN2、N
O、N2O形のようなNを担持する種目の遠隔のプラズ
マを使うことにより、オキシ窒化ジルコニウム(又はハ
フニウム)シリコン層に変換される。
【0062】この実施例の説明は図16に示すように、
基板20の上に随意選択のエピタキシャルSi層22を
形成し、エピタキシャル層22(又はエピ層を使わない
場合は基板20)に能動チャンネル領域20を打込んだ
ところから始まり、関心のある領域に熱による又はそれ
程好ましくないが、自然酸化シリコン領域44がチャン
ネル24に重なっていることを前提とする。製造のこの
段階に達するまでのプロセスは、周知であり、この発明
を用いることが出来る種々の均等物も周知である。
【0063】図17について説明すると、酸化物の面を
ジルコニウム(又はハフニウム)及び窒素のプラズマに
露出することにより、酸化物層44がオキシ窒化ジルコ
ニウム(又はハフニウム)シリコン層46に変換され
る。
【0064】例えば、直流バイアスされた基板と共に、
下流側のN2プラズマ並びに下流側のZrプラズマを使
うことが出来る。比抵抗及び比誘電率の両方が許容し得
る範囲内になるように、処理時間を実験的に決定する。
【0065】一般的に、オキシ窒化ジルコニウム・シリ
コン層46の高温アニールは、オキシ窒化の低温酸化の
後に、被膜を稠密にするように選ばれる。例えば、75
0℃で20秒間、Ar中でアニールすることにより、基
板を稠密にすることが出来る。このアニールは不活性雰
囲気又は還元雰囲気内で行うことが出来る。還元雰囲気
を使う場合、酸素中での別の低温後アニールを使って、
オキシ窒化金属シリコン層46の誘電体特性を改善する
ことが出来る。
【0066】以上の開示はゲート誘電体に集中してき
た。しかし、漏れ電流が適当に小さければ、大抵のゲー
ト誘電体はメモリ・セルの記憶誘電体として使うことが
出来る。一般的に、メモリの誘電体はゲート誘電体とし
て使うには適していないことに注意されたい。このよう
に適していないのは、ゲート誘電体が普通必要とする界
面特性にもっと多くの要求があるためである。オキシ窒
化ジルコニウム(又はハフニウム)誘電体では、酸化時
間(即ち、金属オキシ窒化物の酸素含有量)を増加する
ことにより、漏れ電流を許容し得るレベルまで減らすこ
とが出来る。このように酸素含有量を増加すると、全体
的な構造の誘電率が若干低下するが、それでも全体的と
しての比誘電率は依然として現在の技術よりかなり高
い。上に述べた物理的な蒸気デポジッション(PVD)
方法(スパッタリング及び蒸着)が、典型的には高度に
同形の層が得られない。その為、記憶誘電体としての用
途に上に述べたこういうPVD方法の内の1つを使うと
き、ざらざらしたポリシリコンのような表面積が増えた
形状に、これを使うことは、実際的ではないことがあ
る。しかし、オキシ窒化ジルコニウム(又はハフニウ
ム)シリコンの高い誘電率は、表面積を増やす複雑な方
式なしでも、役に立つエネルギ蓄積量の大きいキャパシ
タを当業者が製造することが出来るようにする。
【0067】以上の説明に関し、さらに以下の項目を開
示する。 (1) 集積回路に電界効果デバイスを製造する方法に
於て、単結晶シリコン基板を用意し、前記基板の上にオ
キシ窒化金属シリコン・ゲート誘電体層を形成し、前記
金属はハフニウム、ジルコニウム及びその混合物から成
る群から選ばれており、前記ゲート誘電体層に重なる導
電ゲートを形成する工程を含む方法。 (2) 第1項に記載の方法に於て、オキシ窒化金属シ
リコン誘電体層を形成する工程が、前記基板の上に金属
珪化物を形成し、前記金属珪化物は、珪化ハフニウム、
珪化ジルコニウム及びその混合物から成る群から選ばれ
ており、酸素及び窒素を含む雰囲気内でこうして形成さ
れた金属珪化物をアニールし、こうして前記基板の上に
オキシ窒化金属シリコン層を形成することを含む方法。 (3) 第2項に記載の方法に於て、前記雰囲気が窒素
/酸素プラズマを含み、前記プラズマが前記基板から遠
隔の場所で発生される方法。 (4) 第2項に記載の方法に於て、金属珪化物を形成
する工程が、不活性雰囲気内で基板の上に金属層をデポ
ジットし、前記金属はハフニウム、ジルコニウム及びそ
の混合物から成る群から選ばれており、不活性雰囲気内
で前記基板及び金属層をアニールして、金属珪化物層を
形成することを含む方法。
【0068】(5) 第1項に記載の方法に於て、オキ
シ窒化金属シリコン誘電体層を形成する工程が、前記基
板の上に部分的に還元された金属珪酸塩を形成し、前記
金属珪酸塩は珪酸ハフニウム、珪酸ジルコニウム及びそ
の混合物から成る群から選ばれており、窒素を含む非酸
化雰囲気内でこうして形成された金属珪酸塩をアニール
して、前記基板の上に還元されたオキシ窒化金属シリコ
ン層を形成し、酸化雰囲気内で前記還元されたオキシ窒
化金属シリコン層をアニールして、前記基板の上にオキ
シ窒化金属シリコン層を形成することを含む方法。 (6) 第5項に記載の方法に於て、前記非酸化雰囲気
が遠隔の窒素プラズマである方法。 (7) 第5項に記載の方法に於て、部分的に還元され
た金属珪酸塩を形成する工程が、不活性雰囲気内で基板
の上に金属酸化物層をデポジットし、前記金属酸化物は
酸化ハフニウム、酸化ジルコニウム及びその混合物から
成る群から選ばれており、不活性雰囲気内で前記基板及
び金属酸化物層をアニールして、部分的に還元された金
属珪酸塩層を形成することを含む方法。
【0069】(8) 第1項に記載の方法に於て、オキ
シ窒化金属シリコン誘電体層を形成する工程が、前記基
板の上に金属珪化物を形成し、前記金属珪化物は珪化ハ
フニウム、珪化ジルコニウム及びその混合物から成る群
から選ばれており、窒素を含む非酸化雰囲気内でこうし
て形成された金属珪化物をアニールして、前記基板の上
に窒化金属シリコン層を形成し、酸化雰囲気内で前記窒
化金属シリコン層をアニールして、前記基板の上にオキ
シ窒化金属シリコン層を形成することを含む方法。 (9) 第8項に記載の方法に於て、金属珪化物を形成
する工程が、不活性雰囲気内で基板の上に金属層をデポ
ジットし、前記金属はハフニウム、ジルコニウム及びそ
の混合物から成る群から選ばれており、不活性雰囲気内
で前記基板及び金属層をアニールして、金属珪化物層を
形成することを含む方法。 (10) 第1項に記載の方法に於て、オキシ窒化金属
シリコン誘電体層を形成する工程が、酸素及び窒素を含
む雰囲気内で基板の上に金属珪化物をデポジットし、こ
うして前記基板の上にオキシ窒化金属シリコン層を形成
し、前記金属珪化物は珪化ハフニウム、珪化ジルコニウ
ム及びその混合物から成る群から選ばれる方法。 (11) 第2項又は第10項に記載の方法に於て、前
記雰囲気がNOを含む方法。
【0070】(12) 第10項に記載の方法に於て、
金属珪化物をデポジットすることが、別々の源から第1
の金属及びシリコンを蒸着することを含む方法。 (13) 第12項に記載の方法に於て、前記別々の源
の蒸着速度が、デポジットする工程の間に独立に変えら
れ、こうして第1の金属とシリコンとの比が深さによっ
て変化するオキシ窒化金属シリコン誘電体層を形成する
方法。 (14) 第13項に記載の方法に於て、前記金属とシ
リコンの比が、シリコン基板との界面の近くでは、前記
オキシ窒化金属シリコン層の中心近くよりも一層低い方
法。 (15) 第1項に記載の方法に於て、オキシ窒化金属
シリコン誘電体層を形成する工程が、基板の上に二酸化
シリコン層を形成し、前記二酸化シリコン層を同時に窒
素プラズマ及び金属プラズマに露出することを含み、前
記金属はハフニウム、ジルコニウム及びその混合物から
成る群から選ばれており、前記プラズマは前記基板から
遠隔の場所で発生される方法。
【0071】(16) 電界効果デバイスが製造されて
いる集積回路に於て、前記電界効果デバイスが、単結晶
シリコン半導電チャンネル領域と、前記チャンネル領域
に重なるオキシ窒化金属シリコン・ゲート誘電体と、前
記ゲート誘電体に重なる導電ゲートとを有し、前記金属
がハフニウム、ジルコニウム及びその混合物から成る群
から選ばれている集積回路。 (17) 第1、2、4、5、8、9、10、15又は
16項に記載した方法に於て、前記金属が略純粋なジル
コニウムである方法。 (18) 第16項に記載の集積回路に於て、ゲート誘
電体が多結晶である集積回路。 (19) 第16項に記載の集積回路に於て、ゲート誘
電体が非晶質である集積回路。
【0072】(20) 誘電率の高いオキシ窒化ジルコ
ニウム(又はハフニウム)シリコン・ゲート誘電体で構
成される電界効果半導体デバイス並びにそれを形成する
方法を開示した。デバイスは、その中に半導体チャンネ
ル領域24が形成されているシリコン基板20を有す
る。この基板の上にオキシ窒化ジルコニウム・シリコン
・ゲート誘電体層36が形成され、その後導電ゲート3
8が設けられる。オキシ窒化ジルコニウム・シリコン・
ゲート誘電体層36は、二酸化シリコンの比誘電率より
もかなり高い比誘電率を有する。しかし、オキシ窒化ジ
ルコニウム・シリコン・ゲート誘電体は、二酸化シリコ
ンの利点、例えば高い絶縁降伏特性、低い界面状態密度
及び高い安定性を持つように設計することも出来る。
【図面の簡単な説明】
【図1】従来の典型的な集積回路電界効果トランジスタ
の断面図。
【図2】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な1つの面を示す。
【図3】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な別の面を示す。
【図4】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な別の面を示す。
【図5】半導体デバイスの断面図で、この発明によるオ
キシ窒化ジルコニウム・シリコン・ゲート誘電体をデポ
ジットするのに適切な別の面を示す。
【図6】この発明の1つの実施例による製造中の半導体
デバイスの断面図。
【図7】この発明の別の実施例による製造中の半導体デ
バイスの断面図。
【図8】この発明の別の実施例による製造中の半導体デ
バイスの断面図。
【図9】この発明の別の実施例による製造中の半導体デ
バイスの断面図。
【図10】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図11】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図12】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図13】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図14】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図15】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図16】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図17】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図18】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【図19】この発明の別の実施例による製造中の半導体
デバイスの断面図。
【符号の説明】
20 基板 24 チャンネル 36 オキシ窒化ジルコニウム・シリコン・ゲート誘電
体層 38 導電ゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/792 (72)発明者 グレン ディ.ウィルク アメリカ合衆国 テキサス,ダラス,マー クビル ドライブ 9050,ナンバー821

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 集積回路に電界効果デバイスを製造する
    方法に於て、 単結晶シリコン基板を用意し、 前記基板の上にオキシ窒化金属シリコン・ゲート誘電体
    層を形成し、 前記金属はハフニウム、ジルコニウム及びその混合物か
    ら成る群から選ばれており、 前記ゲート誘電体層に重なる導電ゲートを形成する工程
    を含む方法。
  2. 【請求項2】 電界効果デバイスが製造されている集積
    回路に於て、前記電界効果デバイスが、 単結晶シリコン半導電チャンネル領域と、 前記チャンネル領域に重なるオキシ窒化金属シリコン・
    ゲート誘電体と、 前記ゲート誘電体に重なる導電ゲートとを有し、 前記金属がハフニウム、ジルコニウム及びその混合物か
    ら成る群から選ばれている集積回路。
JP11200828A 1998-07-15 1999-07-14 集積回路に電界効果デバイスを製造する方法 Pending JP2000049349A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115859 1998-07-15
US09/115,859 US6020243A (en) 1997-07-24 1998-07-15 Zirconium and/or hafnium silicon-oxynitride gate dielectric

Publications (1)

Publication Number Publication Date
JP2000049349A true JP2000049349A (ja) 2000-02-18

Family

ID=22363815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11200828A Pending JP2000049349A (ja) 1998-07-15 1999-07-14 集積回路に電界効果デバイスを製造する方法

Country Status (1)

Country Link
JP (1) JP2000049349A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343965A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd Mis型半導体装置及びその製造方法
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
JP2003124460A (ja) * 2001-10-15 2003-04-25 Atsushi Ogura ゲート酸化膜、素子、ゲート酸化膜形成方法、ゲート酸化膜形成材料
JP2003158262A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
JP2004523134A (ja) * 2000-09-19 2004-07-29 マットソン テクノロジイ インコーポレイテッド 誘電体膜の形成方法
JP2005005715A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Sonosメモリ素子およびその製造方法
US6844234B2 (en) 2002-01-08 2005-01-18 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
JP2005166929A (ja) * 2003-12-02 2005-06-23 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7091135B2 (en) 2003-03-13 2006-08-15 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US7141466B2 (en) 2004-04-27 2006-11-28 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device having gate insulating film comprising a silicate nitride film with interface insulating film
US7165560B2 (en) 2003-02-20 2007-01-23 Matsushita Electric Industrial Co., Ltd. Etching method, etching apparatus, and method for manufacturing semiconductor device
CN100356581C (zh) * 2003-02-26 2007-12-19 株式会社东芝 半导体器件

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523134A (ja) * 2000-09-19 2004-07-29 マットソン テクノロジイ インコーポレイテッド 誘電体膜の形成方法
JP2002343965A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd Mis型半導体装置及びその製造方法
JP4639000B2 (ja) * 2001-05-21 2011-02-23 パナソニック株式会社 Mis型半導体装置及びその製造方法
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
JP2003124460A (ja) * 2001-10-15 2003-04-25 Atsushi Ogura ゲート酸化膜、素子、ゲート酸化膜形成方法、ゲート酸化膜形成材料
JP2003158262A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
US6844234B2 (en) 2002-01-08 2005-01-18 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7858536B2 (en) 2002-01-08 2010-12-28 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7101775B2 (en) 2002-01-08 2006-09-05 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7282774B2 (en) 2002-01-08 2007-10-16 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
JP4643884B2 (ja) * 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7165560B2 (en) 2003-02-20 2007-01-23 Matsushita Electric Industrial Co., Ltd. Etching method, etching apparatus, and method for manufacturing semiconductor device
CN100356581C (zh) * 2003-02-26 2007-12-19 株式会社东芝 半导体器件
US7091135B2 (en) 2003-03-13 2006-08-15 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2005005715A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Sonosメモリ素子およびその製造方法
US7501335B2 (en) 2003-12-02 2009-03-10 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP2005166929A (ja) * 2003-12-02 2005-06-23 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7141466B2 (en) 2004-04-27 2006-11-28 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device having gate insulating film comprising a silicate nitride film with interface insulating film

Similar Documents

Publication Publication Date Title
US6020243A (en) Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6552388B2 (en) Hafnium nitride gate dielectric
JP4104834B2 (ja) Mis型電界効果トランジスタの製造方法
US6841439B1 (en) High permittivity silicate gate dielectric
US6821873B2 (en) Anneal sequence for high-κ film property optimization
JP5203133B2 (ja) 半導体デバイスの製造方法
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
KR101052587B1 (ko) 유전체막 및 유전체막을 사용하는 반도체 디바이스
KR19990014155A (ko) 고 유전율 실리케이트 게이트 유전체
US20030111678A1 (en) CVD deposition of M-SION gate dielectrics
JP2003059926A (ja) 半導体装置
JP2004247736A (ja) 高温度における高kゲート誘電体用の界面層成長
JP2000058832A (ja) オキシ窒化ジルコニウム及び/又はハフニウム・ゲ―ト誘電体
KR20020005432A (ko) 도핑된 지르코늄, 또는 지르코늄 유사 유전막 트랜지스터구조물 및 이의 퇴적 방법
JP2003069011A (ja) 半導体装置とその製造方法
JP4489368B2 (ja) 半導体装置およびその製造方法
JP2000049349A (ja) 集積回路に電界効果デバイスを製造する方法
US20070166931A1 (en) Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
US20040048457A1 (en) Method for fabricating a gate electrod
US7115461B2 (en) High permittivity silicate gate dielectric
WO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
US7351626B2 (en) Method for controlling defects in gate dielectrics
US6777296B2 (en) Semiconductor device and manufacturing method thereof
JP2005079563A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714