JP2006269520A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006269520A JP2006269520A JP2005081981A JP2005081981A JP2006269520A JP 2006269520 A JP2006269520 A JP 2006269520A JP 2005081981 A JP2005081981 A JP 2005081981A JP 2005081981 A JP2005081981 A JP 2005081981A JP 2006269520 A JP2006269520 A JP 2006269520A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- semiconductor device
- buffer layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000010936 titanium Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 238000005121 nitriding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 43
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 229910010413 TiO 2 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 半導体装置において、熱処理によってもゲート電極が安定して所望の仕事関数を維持できるようにする。
【解決手段】 半導体装置は、半導体基板６と、この半導体基板６の上側に接して形成されたゲート絶縁膜１と、このゲート絶縁膜１の上側に金属窒化物または金属窒化珪化物で形成されたゲート電極２とを備え、ゲート絶縁膜１とゲート電極２との間には窒素および珪素の拡散を防止するためのバッファ層３が介在する。好ましくは、バッファ層３は厚みが５ｎｍ以下である。ゲート電極２がＴｉ元素を含み、ゲート絶縁膜１がＨｆ元素を含むとするとバッファ層３はチタン膜を含むことが好ましい。
【選択図】 図１０
【解決手段】 半導体装置は、半導体基板６と、この半導体基板６の上側に接して形成されたゲート絶縁膜１と、このゲート絶縁膜１の上側に金属窒化物または金属窒化珪化物で形成されたゲート電極２とを備え、ゲート絶縁膜１とゲート電極２との間には窒素および珪素の拡散を防止するためのバッファ層３が介在する。好ましくは、バッファ層３は厚みが５ｎｍ以下である。ゲート電極２がＴｉ元素を含み、ゲート絶縁膜１がＨｆ元素を含むとするとバッファ層３はチタン膜を含むことが好ましい。
【選択図】 図１０
Description
本発明は、半導体装置およびその製造方法に関するものである。特に低電圧で動作できることが求められるような半導体装置およびその製造方法に関する。
トランジスタにはオン状態とオフ状態とがあるが、オン状態すなわちゲート電極に電圧を印加したときにソース・ドレイン間に流れる電流を「オン電流」というものとする。オン電流の大きさは半導体基板に形成されたチャネル領域に誘起される電荷量Ｑに比例する。この電荷量Ｑは、ゲート絶縁膜の実効的な膜厚ＥＯＴを用いて表現すると、
Ｑ∝Ｃｉｎｖ×（Ｖｇ−Ｖｔ）
となる。ただし、Ｖｇはゲート電極と半導体基板との間の電圧、Ｖｔは閾値電圧であり、Ｃｉｎｖは１／（ＥＯＴ＋ΔＴ）に比例する。ΔＴはゲート電極と半導体基板との間でゲート絶縁膜以外を介して生じる容量である。したがって、
Ｑ∝（Ｖｇ−Ｖｔ）／（ＥＯＴ＋ΔＴ）
と表すことができる。オン電流を大きくするためには電荷量Ｑを大きくすればよく、電荷量Ｑを大きくするためには、ＥＯＴ＋ΔＴを小さくすればよいことがわかる。ＥＯＴは現在の技術では既に２．０ｎｍ以下となっており、現在実用化が検討されているＨｉｇｈ−Ｋゲート絶縁膜においては１．０ｎｍ程度までは実用化の見込みがあるが、それ以上の薄膜化は困難である。一方、ΔＴを小さくする方法としてメタルゲート電極の実用化が求められている。「メタルゲート電極」とは、金属または金属的な導電性を有する化合物を用いたゲート電極である。メタルゲート電極は単に「メタルゲート」と称されることもある。メタルゲート電極においてはポリシリコンからなるゲート電極のような空乏化は起こらないため、ΔＴを量子化効果による極限値である０．４ｎｍまで小さくすることが可能である。
Ｑ∝Ｃｉｎｖ×（Ｖｇ−Ｖｔ）
となる。ただし、Ｖｇはゲート電極と半導体基板との間の電圧、Ｖｔは閾値電圧であり、Ｃｉｎｖは１／（ＥＯＴ＋ΔＴ）に比例する。ΔＴはゲート電極と半導体基板との間でゲート絶縁膜以外を介して生じる容量である。したがって、
Ｑ∝（Ｖｇ−Ｖｔ）／（ＥＯＴ＋ΔＴ）
と表すことができる。オン電流を大きくするためには電荷量Ｑを大きくすればよく、電荷量Ｑを大きくするためには、ＥＯＴ＋ΔＴを小さくすればよいことがわかる。ＥＯＴは現在の技術では既に２．０ｎｍ以下となっており、現在実用化が検討されているＨｉｇｈ−Ｋゲート絶縁膜においては１．０ｎｍ程度までは実用化の見込みがあるが、それ以上の薄膜化は困難である。一方、ΔＴを小さくする方法としてメタルゲート電極の実用化が求められている。「メタルゲート電極」とは、金属または金属的な導電性を有する化合物を用いたゲート電極である。メタルゲート電極は単に「メタルゲート」と称されることもある。メタルゲート電極においてはポリシリコンからなるゲート電極のような空乏化は起こらないため、ΔＴを量子化効果による極限値である０．４ｎｍまで小さくすることが可能である。
たとえば、2003 Edition of ITRS (International Technology Roadmap for Semiconductors)(http://public.itrs.net/Files/2003ITRS/Home2003.htm)（非特許文献１）の中の"Process Integration, Device, and Structures"と題された部分の第１２頁の表４７ｂにはこの先２０１０年から２０１８年に論理素子に要求される仕様の予想が示されている。この表に示される４５ｎｍノード以降のものでは、オン電流を大きくするためにメタルゲート電極の実用化が必要とされている。
メタルゲート電極を実用化する上での大きな障害は閾値電圧の制御が困難なことである。たとえばＣＭＯＳ（Complementary Metal-Oxide Semiconductor：相補性金属酸化膜半導体）構造は、ｎ型トランジスタとｐ型トランジスタとを組み合わせたものであるが、ｎ型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）には仕事関数が小さなゲート電極が必要であり、ｐ型ＭＩＳＦＥＴには仕事関数が大きなゲート電極が必要である。従来のポリシリコンによるゲート電極の場合、イオン注入法を用いることによりｎ型ＭＩＳＦＥＴ、ｐ型ＭＩＳＦＥＴのそれぞれに対応してゲート電極の仕事関数を調製することが容易であった。ｎ型不純物としてたとえばリンを高濃度にドープしたポリシリコンの仕事関数は約４．０ｅＶである。ｐ型不純物としてたとえばボロンを高濃度にドープしたポリシリコンの仕事関数は約５．２ｅＶである。このようにしてｎ型ＭＩＳＦＥＴに対してはｎ型ポリシリコン、ｐ型ＭＩＳＦＥＴに対してはｐ型ポリシリコンを用いれば、基板チャネルと同等の仕事関数を容易に得ることができる。こうして、閾値電圧の低いＭＩＳＦＥＴがｎ型、ｐ型の両方について形成できるため、低電圧動作可能なＣＭＯＳ構造を得ることができる。
これに対して、メタルゲート電極の仕事関数は電極材料に固有の値であってポリシリコンの場合のように簡便に調整することができないため、ｎ型、ｐ型のＭＩＳＦＥＴのそれぞれの電極に適した材料をそれぞれの領域に形成する必要がある。すなわち、同一チップ上に互いに異なる２種類の材料を平面的領域によって区別して作り分ける必要がある。この場合、形成する工程が複雑になってしまう。この実現のためには、たとえば、ゲート絶縁膜上にまず第１の材料の層を形成し、そのうち一部の領域で第１の金属材料を除去した後で第２の材料の層を形成するなどの工程が必要になる。このような製造方法によったのでは、ゲート絶縁膜の劣化が避けられないという問題があった。
この問題を解決するために特開２００１−２０３２７６号公報（特許文献１）では、窒化チタン（ＴｉＮ）をゲート電極として用い、窒化チタンの含有窒素濃度を変えることによって仕事関数を変化させる方法が提案されている。この方法によれば、従来のポリシリコンによるゲート電極を前提とした製造方法において用いられていたのと同様のイオン注入法を採用することができるので、ｎ型ＭＩＳＦＥＴ、ｐ型ＭＩＳＦＥＴのそれぞれの領域の窒素注入量を変えることによって、各領域のゲート電極をそれぞれ２種類の仕事関数を有するように形成することができる。
一方、窒化チタンの仕事関数は、熱処理を加えることによって大きく変化してしまうことがM. S. Jooらによる"Behavior of Effective Work Function in Metal/High-K Gate Stack under High Temperature Process"（Extend Abstract of the 2004 International Conference on Solid State Device and Materials, p202）（非特許文献２）に記載されている。
特開２００１−２０３２７６号公報
2003 Edition of ITRS (International Technology Roadmap for Semiconductors)(http://public.itrs.net/Files/2003ITRS/Home2003.htm)
"Behavior of Effective Work Function in Metal/High-K Gate Stack under High Temperature Process"、M. S. Jooら、（Extend Abstract of the 2004 International Conference on Solid State Device and Materials, p202）
上述の窒化チタンを従来のＣＭＯＳ構造の製造工程に用いた場合、仕事関数が製造工程の途中において変化してしまうという問題がある。通常のＣＭＯＳ構造の製造工程においては、ゲート電極を形成した後にＦＥＴのソース、ドレインなど各種の拡散層を形成するためにイオン注入法による不純物注入と注入した不純物を活性化するための高温での熱処理が必要である。この熱処理は通常１０００℃以上で行なわれるが、上記非特許文献２に記載されているように、窒化チタンの仕事関数は、熱処理を加えることによって大きく変化してしまう。
そこで、本発明は、熱処理によってもゲート電極が安定して所望の仕事関数を維持できるような半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に基づく半導体装置は、半導体基板と、上記半導体基板の上側に接して形成されたゲート絶縁膜と、上記ゲート絶縁膜の上側に金属窒化物または金属窒化珪化物で形成されたゲート電極とを備える。上記ゲート絶縁膜と上記ゲート電極との間には窒素および珪素の拡散を防止するためのバッファ層が介在する。
本発明によれば、バッファ層が存在することによって、耐熱性を高めることができる。
熱処理によって窒化チタンの仕事関数が変化するのは、熱処理中に、窒化チタンに含まれる窒素が拡散してしまうことや、ゲート絶縁膜がシリコン系材料からなる場合には珪素がゲート電極に拡散することによって窒化珪化チタンが形成されるためと考えられる。また、このような現象は窒化チタンにおいて確認されているだけでなく、窒素、珪素の存在により仕事関数が変化する材料、たとえばタンタル（Ｔａ）、ハフニウム（Ｈｆ）などにおいても確認されている。
さらに、耐熱性の劣化は、ゲート絶縁膜の材料とゲート電極の金属材料との間の反応により新たな絶縁膜が形成されてしまうことによっても起こる。たとえばゲート電極がチタン、ゲート絶縁膜が酸化ハフニウムからなる場合、熱処理により界面にはチタン酸化膜が形成されてしまう。この新たな界面絶縁膜の形成により、ゲート絶縁膜の実効的な膜厚ＥＯＴの増加や絶縁膜中の固定電荷の形成が起こってしまい、結果的に閾値電圧の変動や界面移動度の劣化といった問題を引き起こしてしまう。
これらの点に注目した発明者らは、ゲート電極とゲート絶縁膜との界面に、窒素、珪素の拡散を防止するためのバッファ層を設けることによって耐熱性の向上を図ることとした。
（実施の形態１）
（構成）
本発明に基づく実施の形態１として、バッファ層の効果を検証するために以下の実験を行なった。ｎ型シリコン基板の表面にＴａＳｉＮからなるゲート電極と、ＨｆＳｉＯＮからなるゲート絶縁膜とを備えるＭＩＳＦＥＴのサンプルをいくつか作製した。ただし、これらのサンプルのうちのいくつかにおいてはゲート電極とゲート絶縁膜との間に物理的膜厚が２ｎｍのＳｉＮからなるバッファ層を介在させ、他のものにはバッファ層を設けなかった。バッファ層ありのものが本発明に基づく半導体装置に該当する。
（構成）
本発明に基づく実施の形態１として、バッファ層の効果を検証するために以下の実験を行なった。ｎ型シリコン基板の表面にＴａＳｉＮからなるゲート電極と、ＨｆＳｉＯＮからなるゲート絶縁膜とを備えるＭＩＳＦＥＴのサンプルをいくつか作製した。ただし、これらのサンプルのうちのいくつかにおいてはゲート電極とゲート絶縁膜との間に物理的膜厚が２ｎｍのＳｉＮからなるバッファ層を介在させ、他のものにはバッファ層を設けなかった。バッファ層ありのものが本発明に基づく半導体装置に該当する。
ここに例示したように本発明に基づく半導体装置は、半導体基板と、この半導体基板の上側に接して形成されたゲート絶縁膜と、このゲート絶縁膜の上側に金属窒化物または金属窒化珪化物で形成されたゲート電極とを備える。ゲート絶縁膜と前記ゲート電極との間には窒素および珪素の拡散を防止するためのバッファ層が介在する。好ましくは、バッファ層は、金属膜、金属窒化膜または金属珪素膜を含む。好ましくは、ゲート絶縁膜が、Ｓｉ元素またはＮ元素を含む。好ましくは、ゲート絶縁膜がＨｆ，Ａｌ，Ｌａ，Ｚｒ，Ｔｉのうちのいずれかの元素と、Ｏ元素と、Ｎ元素と、Ｓｉ元素とを含む。
（作用・効果）
各サンプルに対して熱処理を行ない、熱処理前後でのフラットバンド電圧を測定した。ゲート電極形成後の熱処理は、ゲート電極表面の酸化を防ぐため、酸素濃度が５ｐｐｍ以下となるような窒素雰囲気（以下「純窒素」といった場合、この条件を指すものとする。）の中で行なった。フラットバンド電圧は、基板とゲート電極との間の仕事関数の差に対応するので、フラットバンド電圧を測定することによってゲート電極の仕事関数の変化の有無を簡便に評価することができる。
各サンプルに対して熱処理を行ない、熱処理前後でのフラットバンド電圧を測定した。ゲート電極形成後の熱処理は、ゲート電極表面の酸化を防ぐため、酸素濃度が５ｐｐｍ以下となるような窒素雰囲気（以下「純窒素」といった場合、この条件を指すものとする。）の中で行なった。フラットバンド電圧は、基板とゲート電極との間の仕事関数の差に対応するので、フラットバンド電圧を測定することによってゲート電極の仕事関数の変化の有無を簡便に評価することができる。
実験結果のグラフを図１に示す。このグラフからはバッファ層なしのものでは熱処理温度を７００℃以上にすると、フラットバンド電圧が変化する様子が読み取れる。一方、バッファ層ありのものでは１０００℃で熱処理しても、フラットバンド電圧の変化は見られなかった。この結果から、耐熱性を向上させるためにはバッファ層を設けることが有効であることがわかる。これは、ゲート電極中での窒素、珪素の含有量が窒素、珪素の相互拡散によって変化することを防止できた結果と考えられる。
（実施の形態２）
（構成）
本発明に基づく実施の形態２における半導体装置として、図２に示すようにＨｆＯ2からなるゲート絶縁膜１と、ＴｉＮからなるゲート電極２とを備え、ゲート絶縁膜とゲート電極との間に膜厚１ｎｍのチタン膜からなるバッファ層３が介在するＭＩＳＦＥＴを作製した。したがって、本実施の形態における半導体装置は、ゲート電極２がＴｉ元素を含み、ゲート絶縁膜１がＨｆ元素を含み、バッファ層３がチタン膜を含む。
（構成）
本発明に基づく実施の形態２における半導体装置として、図２に示すようにＨｆＯ2からなるゲート絶縁膜１と、ＴｉＮからなるゲート電極２とを備え、ゲート絶縁膜とゲート電極との間に膜厚１ｎｍのチタン膜からなるバッファ層３が介在するＭＩＳＦＥＴを作製した。したがって、本実施の形態における半導体装置は、ゲート電極２がＴｉ元素を含み、ゲート絶縁膜１がＨｆ元素を含み、バッファ層３がチタン膜を含む。
一方、比較のために、図３に示すように図２に示したものと同じ構成でバッファ層３がないＭＩＳＦＥＴも別途作製した。図２、図３はいずれもＭＩＳＦＥＴのうちのゲート絶縁膜とゲート電極との界面近傍を拡大表示したものである。
（作用・効果）
バッファ層がないＭＩＳＦＥＴの場合、純窒素中、８００℃、３０秒間という条件で熱処理を行なった後には、図４に示すように、ゲート絶縁膜１とゲート電極２との界面にＴｉＯ2膜４が形成されているのを確認することができた。また、バッファ層がないＭＩＳＦＥＴにおいて熱処理の前後で、ＭＩＳＦＥＴをキャパシタとみなしたときのＣＶ特性を測定した。その結果得られた電圧軸のずれ、すなわちヒステリシスを表１に示す。表１に示すように、熱処理を経ることでヒステリシスが大きく増大することが判明した。これは、界面に形成されたＴｉＯ2膜４がチャージ・トラップ層として働いたためと考えられる。
バッファ層がないＭＩＳＦＥＴの場合、純窒素中、８００℃、３０秒間という条件で熱処理を行なった後には、図４に示すように、ゲート絶縁膜１とゲート電極２との界面にＴｉＯ2膜４が形成されているのを確認することができた。また、バッファ層がないＭＩＳＦＥＴにおいて熱処理の前後で、ＭＩＳＦＥＴをキャパシタとみなしたときのＣＶ特性を測定した。その結果得られた電圧軸のずれ、すなわちヒステリシスを表１に示す。表１に示すように、熱処理を経ることでヒステリシスが大きく増大することが判明した。これは、界面に形成されたＴｉＯ2膜４がチャージ・トラップ層として働いたためと考えられる。
これに対して、本実施の形態における半導体装置、すなわち図２に示すようにバッファ層３を備えたＭＩＳＦＥＴの場合は、同一条件の熱処理を行なった後においてもヒステリシスの増加は認められなかった。調べたところ、図５に示すように、ゲート絶縁膜１とゲート電極２との界面にＨｆＴｉＯ4という構造の絶縁膜５が形成されており、ＴｉＯ2膜は存在しないことが確認された。ＨｆＴｉＯ4という構造は熱処理に対して安定であり、比誘電率が５０である。すなわち比誘電率が高い。したがって、本実施の形態における半導体装置においては、ヒステリシスの増大も起こらず、ゲート絶縁膜の実効的な膜厚ＥＯＴの増加も起こらないという効果がある。
なお、実施の形態１，２でもバッファ層は厚みが５ｎｍ以下としたが、バッファ層の厚みは５ｎｍ以下であることが好ましい。バッファ層の厚みが５ｎｍ以下であれば、ゲート電極の仕事関数はバッファ層に依存せずにゲート電極そのものの仕事関数によってほぼ決まるからである。
（実施の形態３）
（構成）
本発明に基づく実施の形態３における半導体装置としてＭＩＳＦＥＴを作製した。このＭＩＳＦＥＴは、ＨｆＳｉＯＮからなるゲート絶縁膜と、ＴｉＮからなるゲート電極とを備える。ゲート絶縁膜とゲート電極との間にはバッファ層としてＳｉＮ膜を介在させた。
（構成）
本発明に基づく実施の形態３における半導体装置としてＭＩＳＦＥＴを作製した。このＭＩＳＦＥＴは、ＨｆＳｉＯＮからなるゲート絶縁膜と、ＴｉＮからなるゲート電極とを備える。ゲート絶縁膜とゲート電極との間にはバッファ層としてＳｉＮ膜を介在させた。
（製造方法）
本実施の形態における半導体装置の製造方法の一例について以下に説明する。まず、図６に示すように半導体基板６の表面に、通常の技術によってＳＴＩ（Shallow Trench Isolation）型の素子分離領域７を形成する。図７に示すように、ゲート絶縁膜１となるべきＨｆＳｉＯＮ層５１、バッファ層３となるべきＳｉＮ膜５３、ゲート電極２となるべきＴｉＮ層５２を順次堆積させることによって積層する。このうちゲート電極となるべきＴｉＮ層５２については、仕事関数を調整するために予め窒素含有量を制御しておく。ＴｉＮ層５２の窒素含有量は、熱処理を行なわない状態で仕事関数が５．０ｅＶとなるようにしてある。
本実施の形態における半導体装置の製造方法の一例について以下に説明する。まず、図６に示すように半導体基板６の表面に、通常の技術によってＳＴＩ（Shallow Trench Isolation）型の素子分離領域７を形成する。図７に示すように、ゲート絶縁膜１となるべきＨｆＳｉＯＮ層５１、バッファ層３となるべきＳｉＮ膜５３、ゲート電極２となるべきＴｉＮ層５２を順次堆積させることによって積層する。このうちゲート電極となるべきＴｉＮ層５２については、仕事関数を調整するために予め窒素含有量を制御しておく。ＴｉＮ層５２の窒素含有量は、熱処理を行なわない状態で仕事関数が５．０ｅＶとなるようにしてある。
通常のリソグラフィおよびドライエッチング技術を用いて加工し、図８に示す構造を得る。ここで得られるのは、半導体基板６の表面にゲート絶縁膜１、バッファ層３およびゲート電極２がこの順に積層された積層体である。次に、イオン注入法により、図９に示すように、半導体基板６の表面のうち積層体の近傍にソース領域およびドレイン領域となる拡散層８を形成する。この後、活性化のために１０００℃で５秒間の熱処理を行なう。さらに、図１０に示すように、層間絶縁膜９、コンタクト部１０、配線となる導電層１１を形成する。こうして、本実施の形態におけるＭＩＳＦＥＴを得る。
なお、チャネル領域および拡散層８の不純物濃度分布は、ゲート電極の仕事関数が５．０ｅＶのときにＭＩＳＦＥＴの閾値電圧が−０．３Ｖとなるように調整しておく。
（作用・効果）
上述の製造方法で得たｐ型のＭＩＳＦＥＴのトランジスタ特性を測定し、閾値電圧を測定した結果、−０．３３Ｖであった。これは予定した−０．３Ｖと近い値であるので、ほぼ設計どおりとなったといえる。このことから、本発明によれば従来のＣＭＯＳ構造の製造工程と同様の熱処理を経ても仕事関数が変化せず、閾値電圧を容易に調整できることがわかった。
上述の製造方法で得たｐ型のＭＩＳＦＥＴのトランジスタ特性を測定し、閾値電圧を測定した結果、−０．３３Ｖであった。これは予定した−０．３Ｖと近い値であるので、ほぼ設計どおりとなったといえる。このことから、本発明によれば従来のＣＭＯＳ構造の製造工程と同様の熱処理を経ても仕事関数が変化せず、閾値電圧を容易に調整できることがわかった。
活性化の工程は１０００℃としたが、１０００℃以上の温度で熱処理を行なう場合においては、十分な活性化を行なうことができ、なおかつバッファ層によって仕事関数の変動を抑えることができるので、熱処理は１０００℃以上の温度で行なうことが好ましい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
１ ゲート絶縁膜、２ ゲート電極、３ バッファ層、４ ＴｉＯ2膜、５ 絶縁膜、６ 半導体基板、７ 素子分離領域、５１ ＨｆＳｉＯＮ層、５２ ＴｉＮ層、５３ ＳｉＮ膜。
Claims (8)
- 半導体基板と、
前記半導体基板の上側に接して形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上側に金属窒化物または金属窒化珪化物で形成されたゲート電極とを備え、
前記ゲート絶縁膜と前記ゲート電極との間には窒素および珪素の拡散を防止するためのバッファ層が介在する、半導体装置。 - 前記バッファ層が、金属膜、金属窒化膜または金属珪素膜を含む、請求項１に記載の半導体装置。
- 前記ゲート電極がＴｉ元素を含み、前記ゲート絶縁膜がＨｆ元素を含み、前記バッファ層がチタン膜を含む、請求項２に記載の半導体装置。
- 前記ゲート絶縁膜が、Ｓｉ元素またはＮ元素を含む、請求項１から３のいずれかに記載の半導体装置。
- 前記ゲート絶縁膜がＨｆ，Ａｌ，Ｌａ，Ｚｒ，Ｔｉのうちのいずれかの元素と、Ｏ元素と、Ｎ元素と、Ｓｉ元素とを含む、請求項４に記載の半導体装置。
- 前記バッファ層は厚みが５ｎｍ以下である、請求項１から５のいずれかに記載の半導体装置。
- 半導体基板の表面にゲート絶縁膜、バッファ層およびゲート電極がこの順に積層された積層体を形成する工程と、
前記半導体基板の表面のうち前記積層体の近傍にソース領域およびドレイン領域を形成する工程と、
前記ソース領域および前記ドレイン領域を活性化する工程とを含む、半導体装置の製造方法。 - 前記活性化する工程は、１０００℃以上の高温による熱処理を含む、請求項７に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005081981A JP2006269520A (ja) | 2005-03-22 | 2005-03-22 | 半導体装置およびその製造方法 |
| US11/371,082 US7741201B2 (en) | 2005-03-22 | 2006-03-09 | Semiconductor device and method of manufacturing a gate stack |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005081981A JP2006269520A (ja) | 2005-03-22 | 2005-03-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006269520A true JP2006269520A (ja) | 2006-10-05 |
| JP2006269520A5 JP2006269520A5 (ja) | 2008-05-08 |
Family
ID=37034355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005081981A Pending JP2006269520A (ja) | 2005-03-22 | 2005-03-22 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7741201B2 (ja) |
| JP (1) | JP2006269520A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267118A (ja) * | 2008-04-25 | 2009-11-12 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| US8536005B2 (en) | 2010-08-25 | 2013-09-17 | Renesas Electronics Corporation | Semiconductor integrated circuit device and manufacturing method thereof |
| JPWO2017061050A1 (ja) * | 2015-10-09 | 2017-10-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219501A (ja) * | 1995-12-08 | 1997-08-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000307069A (ja) * | 1999-04-26 | 2000-11-02 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002094051A (ja) * | 2000-09-13 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2002299607A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 |
| JP2002353442A (ja) * | 2001-05-22 | 2002-12-06 | Hitachi Ltd | 半導体装置 |
| JP2003008011A (ja) * | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003069011A (ja) * | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 半導体装置とその製造方法 |
| JP2003188374A (ja) * | 2001-12-18 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| WO2004066376A1 (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Limited | 誘電体膜の形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262458B1 (en) * | 1997-02-19 | 2001-07-17 | Micron Technology, Inc. | Low resistivity titanium silicide structures |
| US6171900B1 (en) * | 1999-04-15 | 2001-01-09 | Taiwan Semiconductor Manufacturing Company | CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET |
| JP3613113B2 (ja) | 2000-01-21 | 2005-01-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3634320B2 (ja) * | 2002-03-29 | 2005-03-30 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| KR100639673B1 (ko) * | 2003-12-22 | 2006-10-30 | 삼성전자주식회사 | 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법 |
-
2005
- 2005-03-22 JP JP2005081981A patent/JP2006269520A/ja active Pending
-
2006
- 2006-03-09 US US11/371,082 patent/US7741201B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219501A (ja) * | 1995-12-08 | 1997-08-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2000307069A (ja) * | 1999-04-26 | 2000-11-02 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002094051A (ja) * | 2000-09-13 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2002299607A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 |
| JP2002353442A (ja) * | 2001-05-22 | 2002-12-06 | Hitachi Ltd | 半導体装置 |
| JP2003008011A (ja) * | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003069011A (ja) * | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 半導体装置とその製造方法 |
| JP2003188374A (ja) * | 2001-12-18 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| WO2004066376A1 (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Limited | 誘電体膜の形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267118A (ja) * | 2008-04-25 | 2009-11-12 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| US8536005B2 (en) | 2010-08-25 | 2013-09-17 | Renesas Electronics Corporation | Semiconductor integrated circuit device and manufacturing method thereof |
| JPWO2017061050A1 (ja) * | 2015-10-09 | 2017-10-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060214245A1 (en) | 2006-09-28 |
| US7741201B2 (en) | 2010-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5442332B2 (ja) | 半導体装置およびその製造方法 | |
| US7495298B2 (en) | Insulating buffer film and high dielectric constant semiconductor device and method for fabricating the same | |
| JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
| CN106847918B (zh) | Ge场效应晶体管(FET)和制造方法 | |
| US20020146916A1 (en) | Semiconductor device having a high-dielectric gate insulation film and fabrication process thereof | |
| WO2010047013A1 (ja) | 半導体装置及びその製造方法 | |
| TW200532910A (en) | High-k gate dielectric stack with buffer layer to improve threshold voltage characteristics | |
| JP2007110091A (ja) | トランジスタ、およびその製造方法 | |
| KR20080110522A (ko) | 반도체 장치와 그 제조 방법 | |
| US20110215413A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2010263183A (ja) | 半導体装置及びその製造方法 | |
| US20070200160A1 (en) | Semiconductor device and method of fabricating the same | |
| US7820538B2 (en) | Method of fabricating a MOS device with non-SiO2 gate dielectric | |
| WO2010146641A1 (ja) | 半導体装置及びその製造方法 | |
| US20080142910A1 (en) | Semiconductor device | |
| JP5197986B2 (ja) | 半導体装置の製造装置 | |
| US20090057786A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2006269520A (ja) | 半導体装置およびその製造方法 | |
| WO2007105413A1 (ja) | 半導体装置 | |
| US20080023765A1 (en) | Semiconductor Devices and Methods of Fabricating the Same | |
| JP2010123669A (ja) | 半導体装置およびその製造方法 | |
| JP2011211133A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008311661A (ja) | 半導体素子及びそのゲート形成方法 | |
| Takenaka et al. | MOS interface engineering for high-mobility Ge CMOS | |
| US20160111290A1 (en) | CMOS Vt CONTROL INTEGRATION BY MODIFICATION OF METAL-CONTAINING GATE ELECTRODES |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100928 |