JP2003007909A - 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器 - Google Patents
半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器Info
- Publication number
- JP2003007909A JP2003007909A JP2002113368A JP2002113368A JP2003007909A JP 2003007909 A JP2003007909 A JP 2003007909A JP 2002113368 A JP2002113368 A JP 2002113368A JP 2002113368 A JP2002113368 A JP 2002113368A JP 2003007909 A JP2003007909 A JP 2003007909A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- electrode
- hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
面の回路形成面に回路素子部2が形成された基板本体の
裏面に支持板を貼り付ける工程と、基板本体に第1の溝
部を形成する工程と、絶縁材料を用いて、半導体基板5
0の表面では絶縁膜17を形成し、また第1の溝部では
孔を形成する工程と、電極部から孔の内壁に達する金属
配線パターン8を形成する工程と、孔の底面を所定量除
去する工程と、孔内に導電性材料を埋め込み貫通電極1
0を形成する工程と、第1の溝部内に第2の溝部を形成
する工程とを備えている。
Description
の回路形成面から裏面に達する貫通電極を有する半導体
装置の製造方法、その半導体装置、およびその半導体装
置を組み込んだ電子機器に関するものである。
を有する従来の半導体装置の各製造工程を示すそれぞれ
の断面図である。以下、この半導体装置の製造手順につ
いて図に基づいて説明する。先ず、図63(a)に示す
ように、表面の回路形成面に所定機能を有する回路素子
部202を複数個配置した基板本体201を製造する。
次に、図63(b)に示すように、シリコンウエハで構
成された基板本体201の表面から100μm弱の孔2
03を複数形成する。その次に、孔203の内壁面に絶
縁膜を形成し、その後電気めっきの陰極となる金属膜を
絶縁膜上に堆積する。そして、これを陰極として図62
(c)に示すように孔203の内部を金属で埋めて貫通
電極204を形成する。次に、図63(d)に示すよう
に、基板本体201の裏面を貫通電極204の端面が露
出するまで削除し、また図62(e)に示すように、基
板本体201の裏面を選択的にエッチングする。その次
に、化学蒸着法(CVD)により、図62(f)に示す
ように、基板本体201の裏面にSiO2で構成された
絶縁膜205を堆積する。その後、写真製版法を用いて
絶縁膜205の貫通電極204の部分をエッチング除去
することで、図63(g)に示すように貫通電極204
が基板本体201を貫通した半導体装置集合体が製造さ
れ、最後にこの半導体装置集合体を複数個に分割するこ
とで半導体装置が製造される。
04を有する半導体装置の製造方法では、貫通電極を形
成する前に、エッチング加工をしているが、このように
エッチング加工を用いた場合には、トレンチエッチング
加工できる孔203の深さの最大値は100μm程度で
あり、従って図63(d)に示すように貫通電極204
の端面が露出するまで基板本体201の裏面を削除した
ときには、基板本体201の肉厚は極めて薄くならざる
を得ない。この状態からの後工程では、図63(e)〜
図63(g)に示すように、基板本体201の裏面のエ
ッチング処理工程、エッチング処理後の絶縁膜205の
形成工程、写真製版法により貫通電極204の部分の絶
縁膜205のエッチング除去工程が控えており、極薄化
した基板本体201がこれらのハンドリングで破損して
しまい、半導体装置の製品歩留まりが良くないという問
題点があった。
を課題とするものであって、半製品のハンドリングでの
破損を低減させ、貫通電極を有する半導体装置を歩留ま
り良く、かつ簡単に製造することができる半導体装置、
およびその製造方法を得ることを目的とする。また、そ
の製造方法で得られた半導体装置を組み入れた電子機器
を得ることを目的とする。
製造方法は、表面の回路形成面に所定機能を有する回路
素子部を複数個形成した基板本体の裏面に支持板を貼り
付ける工程と、前記基板本体の回路素子部の周縁部ある
いは回路素子部内の所定部分のどちらか少なくとも一方
に前記支持板に達する第1の溝部を形成する工程と、絶
縁材料を用いて、前記第1の溝部にその底部が支持板が
露出する孔を形成する工程と、前記回路素子部に形成さ
れた電極部から前記孔の少なくとも内壁の一部に達する
金属配線パターンを形成する工程と、前記孔の底面を所
定量除去する工程と、前記孔内に前記回路形成面から突
出するように導電性材料を埋め込み貫通電極を形成する
工程と、前記回路素子部の周縁部に前記支持板に達する
第2の溝部を形成する工程と、前記支持板を除去して複
数個の半導体装置に分離する工程とを備えたものであ
る。
は、第1の溝部を回路素子部の周縁部に形成し、第2の
溝部を第1の溝部の内部に形成したものである。
板本体に支持板を貼り付ける前に、基板本体の裏面を所
定量除去する。
1の溝部はダイシングソーを用いて形成される。
1の溝部はリアクティブイオンエッチングによって形成
される。
縁材料を用いて、第1の溝部で支持板に達する孔を形成
する際に、同時に半導体基板の表面では絶縁膜を形成す
る。
縁材料は感光性ポリイミドあるいは感光性ガラスであ
り、孔は写真製版法(フォトリソグラフィー)により形
成される。
2の溝部はダイシングソーを用いて形成される。
径がほぼ3〜30nmの金属粒子を界面活性剤で覆い溶
液中に分散した独立分散超微粒子を、スピン塗布して半
導体基板の表面及び第1の溝部および第1の溝部に形成
した孔内部に被着して焼成した後、その焼成部の一部を
削除して、孔内部に埋め込む金属部分を形成する。
内の導電性材料の埋め込みは、ガス中蒸着法により生成
した金属超微粒子を、減圧室のステージ上に載置した半
導体基板上で、孔に指向したノズルから吹き付けるガス
デポジション法により行われる。
持板は金属板であり、孔の底面の所定量の除去は腐蝕液
を用いたエッチング法で行われる。
内の金属の埋め込みは、支持板を陰極として電気めっき
を用いている。
の回路形成面に所定機能を有する回路素子部を複数個形
成した基板本体の裏面に第1の支持板を貼り付ける工程
と、前記基板本体に前記第1の支持板に達する第1の溝
部を形成する工程と、絶縁材料を用いて、前記第1の溝
部にその底部が支持板が露出する孔を形成する工程と、
前記回路素子部に形成された電極部から前記孔の少なく
とも内壁の一部に達する金属配線パターンを形成する工
程と、前記孔の底面を所定量除去する工程と、前記孔内
に前記回路形成面から突出するように導電性材料を埋め
込み貫通電極を形成する工程と、前記回路素子部の周縁
部に前記第1の支持板に達する第2の溝部を形成する工
程と、前記半導体基板の回路形成面側に第2の支持板を
貼り付ける工程と、前記第1の支持板を除去する工程
と、前記貫通電極に触針して回路素子部の回路機能を検
査する工程と、第2の支持板を除去することで、複数個
の半導体装置に分離する工程とを備えたものである。
1の溝部を回路素子部の周縁部に形成し、第2の溝部を
第1の溝部の内部に形成する。この発明の半導体装置の
製造方法では、孔の底面を所定量除去した後、電極部か
ら前記孔の底面まで達する金属配線パターンを形成す
る。
路素子部間の第1の溝部内では第1の溝部に沿って二列
に並んだ孔を形成し、この二列の孔の間に第2の溝部を
形成する。
路素子部間には二列に延びた第1の溝部をそれぞれ形成
し、各第1の溝部内に一列に並んだ孔を形成し、二列に
延びた第1の溝部の間に第2の溝部を形成する。
導体基板の裏面に支持板を陽極接合により貼り付ける。
板本体の裏面と支持板との間は接着材料で接着され、接
着後には硬化されて絶縁層となり、支持板の除去後には
半導体基板の裏面に残留する。
持板を半導体基板の裏面に貼り付ける前に、半導体基板
の裏面に酸化膜を形成する。
路素子部の内部に第1の溝部を設ける。
板に穴部を形成する工程と、この穴部に電極材料を充填
して第1の突起電極を形成する工程と、前記支持板の所
定位置に第1の突起電極と接続される第1の金属配線パ
ターンを形成する工程と、表面の回路形成面に所定機能
を有する回路素子部を複数個形成された基板本体の裏面
を接着材を用いて前記支持板上に貼り付ける工程と、回
路素子部間の基板本体の領域おいて前記第1の金属配線
パターンの手前の前記接着材で形成された絶縁層にまで
達する第1の溝部を形成し、基板本体を複数の半導体基
板に分割する工程と、絶縁材料を用いて、前記半導体基
板の表面では前記回路素子部の電極部を除いて絶縁膜を
形成し、また前記第1の溝部では支持板に達する孔を形
成する工程と、電極部から前記孔の少なくとも内壁の一
部に達するように、第2の金属配線パターンを形成する
工程と、前記孔の底面の絶縁層を除去して第1の金属配
線パターンを露出させる工程と、前記孔に金属を埋め込
み貫通電極を形成する工程と、前記第2の金属配線パタ
ーンの所定箇所に第2の突起電極を設ける工程と、前記
第1の溝部に沿って前記支持板に達する第2の溝部を設
ける工程と、前記支持板を除去する工程とを備えたもの
である。
持板に穴部を形成し、この穴部に電極材料を充填して第
1の突起電極を形成する工程、あるいは前記第2の金属
配線パターンの所定箇所に第2の突起電極を設ける工程
を削除する。
の底面の絶縁層を除去して第1の金属配線パターンを露
出させた後、電極部から前記孔を通じて第1の金属配線
パターンと接続する第2の金属配線パターンを形成す
る。
路形成面に突起電極を形成する工程を含む。
面に突起電極を形成する工程を含む。
の回路形成面に所定機能を有する回路素子部を形成した
前記基板本体の裏面を所定厚に研削する工程と、支持板
基材の表面に中間膜および絶縁膜の順序で形成された支
持板の絶縁膜に、研削された前記基板本体の裏面を接合
する工程と、前記回路形成面から前記支持板基材に達す
る孔を形成し、孔の内側壁に貫通絶縁膜を形成する工程
と、前記孔内に導電性材料を埋め込み前記貫通電極を形
成する工程と、前記中間膜が露出するまで研削して前記
貫通電極の端部を突出させる工程と、前記中間膜をエッ
チングにより除去して前記絶縁膜を露出させる工程とを
備えている。
の回路形成面に所定機能を有する回路素子部を形成した
前記基板本体の裏面を所定厚に削除する工程と、支持板
基材の表面に中間膜が形成された支持板の中間膜に、削
除された前記基板本体の裏面を接着剤により接合する工
程と、前記接着剤を硬化することで絶縁膜を形成する工
程と、前記回路形成面から前記支持板基材に達する孔を
形成し、孔の内側壁に貫通絶縁膜を形成する工程と、前
記孔内に導電性材料を埋め込み前記貫通電極を形成する
工程と、前記中間膜が露出するまで研削して前記貫通電
極の端部を突出させる工程と、前記中間膜をエッチング
により除去して前記絶縁膜を露出させる工程とを備えて
いる。
の回路形成面に所定機能を有する回路素子部を形成した
前記基板本体の裏面を所定厚に削除する工程と、支持板
基材の表面に絶縁膜が形成された支持板の絶縁膜に、削
除された前記基板本体の裏面を接合する工程と、前記回
路形成面から前記支持板基材に達する孔を形成し、孔の
内側壁に貫通絶縁膜を形成する工程と、前記孔内に導電
性材料を埋め込み前記貫通電極を形成する工程と、前記
支持板基材を、前記貫通電極の端部を突出させ、かつ前
記絶縁膜を残して除去する工程とを備えている。
の回路形成面に所定機能を有する回路素子部を形成した
前記基板本体の裏面を所定厚に削除する工程と、支持板
基材の表面に、削除された前記基板本体の裏面を接着剤
により接合する工程と、前記接着剤を硬化することで絶
縁膜を形成する工程と、前記回路形成面から前記支持板
基材に達する孔を形成し、孔の内側壁に貫通絶縁膜を形
成する工程と、前記孔内に導電性材料を埋め込み前記貫
通電極を形成する工程と、前記支持板基材を、前記貫通
電極の端部が突出し、かつ前記絶縁膜を残して除去する
工程とを備えている。
膜である埋め込み酸化膜を有する前記基板本体の裏面を
所定厚に削除する工程と、支持板基材の表面に、削除さ
れた前記基板本体の裏面を接合する接合する工程と、前
記基板本体の表面から前記支持板基材に達する孔を形成
する工程と、前記孔内に導電性材料を埋め込み前記貫通
電極を形成する工程と、前記支持板基材を、前記貫通電
極の端部を突出させ、かつ前記絶縁膜を残して除去する
工程とを備えている。
膜である埋め込み酸化膜を有する前記基板本体の裏面を
所定厚に削除する工程と、前記基板本体の表面から前記
埋め込み酸化膜を超えて孔を形成する工程と、前記孔内
に導電性材料を埋め込み前記貫通電極を形成する工程
と、前記基板本体の裏面を、前記貫通電極の端部を突出
させ、かつ前記埋め込み酸化膜を露出するように削除す
る工程とを備えている。
板本体は、SOIウエハで構成されている。
板本体は、極薄の半導体層を絶縁基板に貼った貼り合せ
型SOIウエハで構成されている。
板本体は、TFT基板である。
持板基材は金属で構成され、支持板基材を陰極とする電
気めっきにより貫通電極を形成する。
持板基材の表面に金属からなる中間膜を堆積した支持板
を形成し、前記中間膜を陰極とする電気めっきにより貫
通電極を形成する。
持板基材は、貫通電極の端面を平坦化して研削し、その
後エッチングにより削除される。
持板基材は、貫通電極が露出する手前で研削を停止し、
その後絶縁膜に達するまでエッチングにより削除され
る。
持板基材は、エッチングにより削除される。
合は、陽極接合である。
着剤は、ポリイミド樹脂である。
持板基材はシリコンウエハで構成され、中間膜はアルミ
ニウムで構成され、また絶縁膜はシリコン酸化膜で構成
されている。
持板基材はアルミニウムで構成されている。
置を互いに突起電極が接続するように積層して構成され
る。
くとも一方の面に、少なくとも貫通電極および突起電極
の一方に受動素子を搭載した回路基板を接続して構成さ
れる。
が、少なくとも貫通電極および突起電極の一方に接続さ
れた第1の回路基板及び第2の回路基板により挟まれて
構成されている。
基板のコアに埋め込み、回路基板の両面に形成した配線
を少なくとも貫通電極および突起電極の一方に接続され
て構成されている。
する回路素子部を一主面上に形成した半導体基板におい
て、回路形成面からこの回路形成面の反対側の面に達す
る貫通孔を有し、この貫通孔に沿って導電路を有し、こ
の導電路の周囲を取り囲む絶縁材料を有するものにおい
て、隣接する前記導電路間にはこの絶縁材料以外介在し
ない。
ほぼ垂直に延びて貫通した孔が形成された基板本体と、
前記孔を貫通しているとともに前記基板本体の両面の少
なくとも一方から端部が突出した貫通電極と、この貫通
電極の周面に形成された貫通絶縁膜と、前記基板本体か
ら前記貫通電極が突出した側の基板本体の面に前記貫通
絶縁膜と垂直に交差して形成された絶縁膜とを備えてい
る。
貫通し、基板本体から端部が突出した貫通電極の端面
は、基板本体の回路形成面とほぼ平行で、かつ平坦な面
である。
はこの発明の半導体装置の製造方法における各製造工程
での図である。以下、半導体装置100の製造手順につ
いて図に基づいて説明する。先ず、基板本体1の表面の
回路形成面に所定機能を有する回路素子部2を複数個配
置する(第1の工程)。次に、図2に示すように、基板
本体1の回路形成面と反対側の裏面を所定厚さまで削除
する(第2の工程)。その後、図3に示すように基板本
体1の裏面に例えばアルミニウム金属板である支持板3
を貼り付ける(第3の工程)。この貼り付けは、基板本
体1を陽極、支持板3を陰極として電場を印加する陽極
接合により行われる。なお、支持板3を基板本体1の裏
面に貼り付ける前に、基板本体1の裏面に酸化膜である
酸化シリコンが形成されている。半導体基板の裏面は電
気的、化学的に安定化し、半導体装置は電気的な性能や
信頼性が向上する。次に、図4(a)及び図4(b)に
示すように、回路素子部2の領域以外の基板本体1の領
域おいて第1の支持板3に達する第1の溝部4を例えば
ダイシングを用いて格子状に形成する(第4の工程)。
この結果、基板本体1は複数の半導体基板50に分割さ
れる。
すように、例えば絶縁材料として感光性ポリイミド樹脂
を用いて、半導体基板50の表面では、回路素子部2で
電極部5を露出させるようにして絶縁膜6を形成し、ま
た第1の溝部4では支持板3に達する孔7を写真製版法
(フォトリソグラフィー)により形成する。なお、感光
性ポリイミド樹脂の代わりに感光性ガラスを用いてもよ
い(第5の工程)。次に、図6(a)及び図6(b)に
示すように、電極部5から孔7の少なくとも内壁の一部
に達するように、金属配線パターン8を形成する(第6
の工程)。
7の底面の支持板3を例えばウエットエッチングにより
所定量除去する(第7の工程)。その後、図8に示すよ
うに例えばはんだのような導電性金属を、例えば第1の
支持板3を陰極として電気めっきによって孔7に金属配
線パターン8の表面から突出するように埋め込み、貫通
電極10を形成する(第8の工程)。次に、図9(a)
及び図9(b)に示すように、第1の溝部4の中心線上
に沿って第1の支持板3に達する第2の溝部9を例えば
ダイシングソーを用いて格子状に形成する(第9の工
程)。最後に、図10(a)及び図10(b)に示すよ
うに、第1の支持板3をウエットエッチングにより除去
して、周縁部において表面から裏面に達する貫通電極1
0を有する複数個の半導体装置100が製造される(第
10の工程)。このようにして製造された半導体装置1
00は、回路素子部2を一主面上に形成した半導体基板
50において、回路形成面からこの回路形成面の反対側
の面に達する貫通孔7を有し、この貫通孔7に沿って導
電路である、金属配線パターン8および貫通電極10を
有し、この導電路8、10の周囲を取り囲む絶縁材料で
ある感光性ポリイミド樹脂を有するものにおいて、隣接
する導電路8、10間にはこの絶縁材料以外介在しな
い。
では、周縁部に貫通電極10を有する半導体装置100
を簡単に製造することができる。また、基板本体1に支
持板3を貼り付ける前に、基板本体1の裏面を所定量除
去するので、半導体基板50上の孔7をより簡単に形成
することができる。また、基板本体1の裏面に酸化膜で
ある酸化シリコンが形成されているので、半導体基板5
0の裏面は電気的、化学的に安定化し、半導体装置10
0は電気的な性能や信頼性が向上する。また、基板本体
1の裏面に支持板3を陽極接合により貼り付けるので、
接着剤等の異種材料が介在せず、耐薬品性等の工程中の
制約が少なくなる。
いて形成されるので、簡単に、かつ能率良く第1の溝部
4を形成することができる。また、回路素子部2間の第
1の溝部4内では第1の溝部4に沿って二列に並んだ孔
7を形成するので、周縁部の貫通電極10は共通の第1
の溝部4で形成されるため、製造工程が簡単で、製造が
容易である。なお、第1の溝部4をリアクティブイオン
エッチングによって形成することもできるが、この場合
には、より寸法精度の高い第1の溝部4を形成すること
ができる。
用いて、第1の溝部4で支持板3に達する孔7を形成す
る際に、同時に半導体基板1の表面では絶縁膜6を形成
するので、回路素子部2の保護形成膜を形成する工程を
わざわざ設ける必要性はない。また、感光性を有しない
絶縁材料と比較して工程を簡略化することができる。ま
た、第2の溝部9もダイシングソーを用いて形成される
ので、簡単に、第1の溝部4と同様に、能率良く第2の
溝部9を形成することができる。
属板であり、孔7の底面の所定量の除去は腐蝕液を用い
たエッチング法で行われており、半導体装置100の裏
面から突出した貫通電極を簡単に形成することができ
る。その金属板はアルミニウム板であり、軽量であり、
かつ低コストで得ることができる。また、支持板3の除
去も腐蝕液を用いたエッチング法で行われているので、
支持板3を簡単に除去することができる。
3を陰極として電気めっきを用いて行われているので、
無電解めっきと比較して選択成長性が高く、孔7の部分
のみの埋め込みが可能となる。また、使用できる材料の
選択枝が広い。
発明の実施の形態2の半導体装置の製造方法の各工程を
示す図である。なお、この実施の形態及び他の各実施の
形態については、図1ないし図10と同一及び同等部
材、部位については同一符号を付して説明する。この実
施の形態の製造工程は、上記第1の工程から上記第9の
工程までは実施の形態1と同一である。
(b)に示した第9の工程の後に、図11に示すように
半導体基板50の回路形成面側に接着剤11を用いて少
なくとも接着面側が絶縁体である第2の支持板12を貼
り付ける。なお、第2の支持板12の代わりに支持フィ
ルムを貼り付けてもよい。その後、図12に示すよう
に、支持板3をウエットエッチングにより除去する。次
に、この半導体装置100の中途製品を図13に示すよ
うに反転させて貫通電極10にプローブ針13を触針し
て回路素子部2の回路機能を検査する。最後に、第2の
支持板12を剥離もしくはその他の方法で除去すること
で、図10に示した半導体装置100が得られる。
製造方法によれば、第1の支持板3を除去した後も複数
の半導体装置100は、第2の支持板12により、個別
化せず、それだけハンドリングが容易となり、回路素子
部2の機能の検査を容易にすることができる。
発明の実施の形態3の半導体装置の製造方法の各工程を
示す図である。この実施の形態では、図14に示すよう
に基板本体1の裏面とアルミニウム金属板の第1の支持
板3との間に絶縁層14が形成されている。この絶縁層
14は、例えばポリイミド前駆体のような接着材料で構
成されており、この接着材料を用いて基板本体1の裏面
に第1の支持板3を接着させた後、この接着材料を熱硬
化させることで形成される。他の製造の各工程は、実施
の形態1の各工程と同じであり、この実施の形態では、
図21に示すように、半導体基板50の裏面に絶縁層1
4が形成された半導体装置350が得られる。
支持板3との間は接着材料で接着され、接着後には硬化
されて絶縁層14となり、支持板3の除去後には半導体
基板50の裏面に残留するので、接着材がそのまま半導
体装置350の安定した絶縁層を形成することになる。
発明の実施の形態4の半導体装置の製造方法の各工程を
示す図である。この実施の形態の製造工程は、実施の形
態1における第3の工程まで、即ち基板本体1の裏面に
第1の支持板3を貼り付ける図3に示した工程までは、
実施の形態1と同じである。この実施の形態では、その
次に、図22に示すように、回路素子部2を囲むように
支持板3に達する第1の溝部15を例えばダイシングを
用いて形成する。
材料として感光性ポリイミド樹脂を用いて、半導体基板
50の表面では、回路素子部2で電極部5を露出させる
ようにして絶縁膜17を形成し、また第1の溝部15で
は支持板3に達する孔16をそれぞれ写真製版法(フォ
トリソグラフィー)により形成する。なお、感光性ポリ
イミド樹脂の代わりに感光性ガラスを用いてもよい。次
に、図24に示すように、電極部5から孔16の少なく
とも内壁の一部に達するように、絶縁膜17上に金属配
線パターン8を形成する。
孔16の底面の支持板3を例えばウエットエッチングに
より所定量除去する。その後、図26に示すように例え
ばはんだのような導電性金属を、例えば支持板3を陰極
として電気めっきによって孔16に絶縁膜17の表面か
ら突出するように埋め込み、貫通電極10を形成する。
次に、図27に示すように、隣接した第1の溝部15間
の中心線に沿って支持板3に達する格子状の第2の溝部
9を例えばダイシングソーを用いて形成する。そして、
最後に、図28に示すように、支持板3をウエットエッ
チングにより除去することで、周縁部に表面から裏面に
達する貫通電極10を有する半導体装置300が得られ
る。
には二列に延びた第1の溝部15をそれぞれ形成し、各
第1の溝部15内に一列に並んだ孔16を形成するの
で、実施の形態1の半導体装置の製造方法と比較して、
第2の溝部9は基板本体1に形成されるので、基板本体
1を切断する従来の刃を使用することができる。また、
半導体装置300の周縁部は半導体基板50の一部であ
り、実施の形態1ないし3の半導体装置100,200
と比較して剛性が高く、それだけ、周縁部の貫通電極1
0をより保護することができる。
発明の実施の形態5の半導体装置の製造方法の各工程を
示す図である。この実施の形態では、先ず、図29に示
すようにアルミニウム金属板の支持板20に穴部21を
形成する。次に、図30に示すように、この穴部21に
電極材料を充填して第1の突起電極23を形成する。そ
の後、図31に示すように、支持板20の所定位置に第
1の突起電極23と接続された第1の金属配線パターン
22を形成する。次に、図2に示した基板本体1を、図
32に示すように、例えばポリイミド樹脂の接着材を用
いて第1の金属配線パターン22上に貼り付ける。この
接着材は、熱硬化させることで絶縁層24を形成する。
間の基板本体1の領域おいて第1の金属配線パターン2
2の手前まで達する第1の溝部25を例えばダイシング
を用いて格子状に形成する。この溝部25の形成によ
り、基板本体1は複数の半導体基板50に分割される。
縁材料として感光性ポリイミド樹脂を用いて、半導体基
板50の表面では、回路素子部2で電極部5を露出させ
るようにして絶縁膜6を形成し、また第1の溝部25で
は支持板20に達する孔26を写真製版法(フォトリソ
グラフィー)により形成する。なお、感光性ポリイミド
樹脂の代わりに感光性ガラスを用いてもよい。次に、図
35に示すように、電極部5から孔26の少なくとも内
壁の一部に達するように、第2の金属配線パターン27
を形成する。
底面の絶縁層24を除去して第1の金属配線パターン2
7を露出させる。その後、図37に示すように例えばは
んだのような導電性金属を孔26に、例えば支持板20
を陰極として電気めっきによって第2の金属配線パター
ン27の表面から突出するように埋め込み貫通電極30
を形成する。次に、図38に示すように、第2の金属配
線パターン27の所定箇所に第2の突起電極28を設け
る。
25の中心線に沿って支持板20に達する格子状の第2
の溝部29を例えばダイシングソーを用いて形成する。
そして、最後に支持板20をウエットエッチングにより
除去することで、表面側では貫通電極30を通じて電気
的に接続された第2の突起電極28が設けられ、裏面側
では貫通電極30を通じて電気的に接続された第1の突
起電極23が設けられた半導体装置400が製造され
る。
及び第2の突起電極28を有する半導体装置400を簡
単に製造することができる。
造方法で製造された半導体装置500であり、この半導
体装置500では実施の形態5の第2の突起電極28が
削除されている。図42の半導体装置600は実施の形
態5の第1の突起電極23が削除された例であり、図4
3の半導体装置700は半導体基板50の回路形成面上
に第2の突起電極28を設け、またその反対面上に第1
の突起電極23を設けた例である。
形態7の製造方法で製造された半導体装置800の断面
図、図45は図44の要部拡大図である。この実施の形
態では、貫通電極30が埋め込まれた孔26の底面にあ
る絶縁層24を除去して導電路である第1の金属配線パ
ターン22を露出した後に、回路形成面の一部にある電
極を孔26の内壁の少なくとも一部分に達するように導
電路である第2の金属配線パターン27を形成してい
る。即ち、図43に示した実施の形態6の半導体装置7
00と比較して、第1の金属配線パターン22を露出す
る工程と、第2の金属配線パターン27を形成する工程
とが入れ替わっている。また、孔26に金属を埋め込み
貫通電極30を形成する工程も無い。なお、図46の半
導体装置900は、回路素子部2間には二列に延びた第
1の溝部15をそれぞれ形成し、各第1の溝部15内に
一列に並んだ孔16を形成して製造された半導体装置9
00の要部断面図である。
置の製造方法については、直径がほぼ3〜30nmの金
属粒子を界面活性剤で覆い溶液中に分散した独立分散超
微粒子を、スピン塗布して半導体基板の表面及び第1の
溝部に被着して焼成した後、その焼成部の一部を削除し
て、電極部を露出させ、また前記第1の溝部では孔を形
成するようにしてもよい。この場合には、廃水処理等の
環境への影響が少なく、またスピン塗布のため、半導体
装置の製造プロセスとの整合性が良い。
方法として、無電解めっきで行ってもよい。この場合に
は、埋め込み工程の時間が短く、また簡便である。ま
た、孔内の導電性材料として、導電性ペーストを用いて
もよい。この場合には、埋め込み工程が簡略できる。ま
た、孔内の導電性材料の埋め込みは、直径がほぼ3〜3
0nmの金属粒子を界面活性剤で覆い溶液中に分散した
独立分散超微粒子をスクリーン印刷し焼成によって行う
こともできる。また、孔内の導電性材料の埋め込みは、
ガス中蒸着法により生成した金属超微粒子を、減圧室の
ステージ上に載置した半導体基板上で、孔に指向したノ
ズルから吹き付けるガスデポジション法により行うこと
もできる。この場合には、埋め込み工程の時間が短く、
また材料を無駄なく使用でき、環境への影響が少ない。
第1の溝部の全面に形成し、この金属膜を陰極として電
気めっきにより孔に金属を埋め込んだ後金属配線パター
ンを形成することもできる。この場合には、孔に金属を
埋め込む電気めっきの際に、支持板として金属(導電
体)を用いる必要性がない。また、孔の底面を所定量除
去した後、電極部から前記孔の底面まで達する金属配線
パターンを形成するようにしてもよい。この場合には、
電気的接続の信頼性が向上する。
オンエッチングにより第1の溝部を設け、突起電極を半
導体装置の周縁部以外にも設けるようにしてもよい。
造方法で製造された半導体装置100を複数段に互いに
貫通電極10が接続するように積層して構成された電子
機器の断面図でり、この実施の形態では、高集積、高機
能の電子機器を得ることができる。
造方法で製造された半導体装置100の貫通電極10に
例えばチップコンデンサのような受動素子31を搭載し
た小形の回路基板32を接続して一体化した回路機能を
有する電子機器を示した図である。この場合には、従来
の所謂ハイブリッドICに比べて小型化することができ
る。
製造方法で製造された半導体装置100の貫通電極10
に表裏両面から電子部品35を有する第1の回路基板3
3、及び電子部品36を有する第2の回路基板34を接
続した電子機器を示した図である。この場合には、三次
元的な接続構造となり、自由度が高く、高集積な電子機
器を得ることができる。
製造方法で製造された半導体装置100を回路基板40
のコア41に埋め込み、貫通電極10の表裏両面に回路
基板40の両面の配線層42を接続した電子機器の部分
断面図である。この場合には、三次元的な接続構造とな
り、高自由度、高集積、小型化された電子機器を得るこ
とができる。また、配線遅延が少なくなるという効果も
ある。
も実施の形態1の製造方法で製造された半導体装置10
0を組み入れた電子機器について説明したが、実施の形
態1〜7の製造方法で製造された半導体装置200,3
00,400,500,600,700,800、およ
び後述する実施の形態12〜18の製造方法で製造され
る半導体装置にも適用できるのは勿論である。
1(g)はこの発明の実施の形態12の半導体装置の製
造方法の各工程を示す図である。
図に基づいて説明する。先ず、図51(a)に示すよう
に、表面の回路形成面に所定機能を有する回路素子部2
11を複数個配置した基板本体210を製造する。ま
た、シリコンウエハで構成された支持板基材212を予
め用意しておく(第1の工程)。次に、図51(b)に
示すように、シリコンウエハで構成された基板本体21
0の回路形成面の反対側の裏面を、後工程のトレンチエ
ッチング工程で形成される孔213の深さよりも薄い厚
さまで研削する。一方、支持板基材212の表面には例
えばAl膜を形成して中間膜214を形成し、さらにそ
の中間膜214の表面に、例えばSiO2またはアルミ
ナで構成された絶縁膜215を形成して支持板217を
製造する(第2の工程)。
板217と、薄く研磨された基板本体210とを陽極接
合する(第3の工程)。このとき、絶縁膜215の表面
にはPSG(Phosphosilicate Glass)もしくはBSP
SG(Brophosphosilicate Glass)と呼ばれる材料が付
着される。このようにすることで、絶縁膜215中に
は、リン、またはボロンがドープされ、絶縁膜215の
表面には電荷が誘起し易くなり、陽極接合が容易とな
る。また、絶縁膜の表面だけではなく、絶縁膜そのもの
をこれらの材料で構成することもできる。なお、先に説
明した実施の形態における陽極接合についても、絶縁膜
表面または絶縁膜そのものにPSGもしくはBSPSG
の材料を用いることができる。
子部211からエッチングによって深さ100μm程度
の支持板212に達するエッチング処理を行う(第4の
工程)。その次に、図51(e)に示すように、孔21
3の内壁面に絶縁膜を形成し、その後電気めっきの陰極
となる金属膜を絶縁膜上に堆積する。そして、この金属
膜を陰極として電気めっきで孔213の内部に導電性材
料からなる貫通電極216を形成する。その後、図51
(f)に示すように、支持板212を除去し、また中間
膜214および貫通電極216の端面が同一面になるま
で、裏面を削除する(第5の工程)。このとき、貫通電
極216の端面は平坦化されている。
膜214をエッチングにより完全に除去して、基板本体
210の裏面から貫通電極216が突出した半導体装置
集合体を製造し、この半導体装置集合体を複数個に分割
して半導体装置を製造する(第6の工程)。この工程で
は、エッチング処理は、中間膜214のみに行われ、絶
縁膜215までは及ばず、結果として、絶縁膜215は
基板本体210の裏面に転写されたことになる。また、
エッチング処理される、支持板基材212、中間膜21
4については、エッチングされ易い材料を選択して用い
ればよい。
造途中において、支持板基材212により基板本体21
0は支持されており、従来必要とした、薄型化した後の
絶縁膜形成とその貫通電極の開口が不要となり、加工精
度の要求されない単純な工程(図51(f)、図51
(g)参照)のみで基板本体210の裏面から突出した
貫通電極216が形成でき、製造工程での基板本体21
2の破損の発生は低減され、半導体装置の製品歩留まり
が向上する。また、基板本体210の裏面側には、絶縁
膜215が設けられているので、裏面側の削除時に、電
極材料が基板本体の裏面に残留し、それが基板本体中に
拡散し、期待しないエネルギー順位を形成して、半導体
装置の特性を劣化させるようなことを防止することがで
きる。
との接合には陽極接合が用いられており、支持板基材2
12と基板本体210との間には異種材料が介在しない
ためエッチングによる孔213の形成が簡単になる。ま
た、支持板基材212にはSi、中間膜214にはA
l、絶縁膜215にはSiO2といった現在の半導体製
造工程で一般に用いられ、それだけ加工技術も高度に発
達し、確立している材料を使用しているため、製品の歩
留まりが向上するとともに、製造コストも低減される。
れた半導体装置350の要部断面図である。基板本体2
10の孔213は回路形成面に対してほぼ垂直に形成さ
れている。この孔213の垂直壁面には、貫通絶縁膜2
18が形成されている。この孔213には貫通電極21
6が貫通しており、この貫通電極216の両端部は突出
している。基板本体210の裏面側では、貫通電極21
6の下端面を除いて絶縁膜215が形成されている。こ
の絶縁膜215と貫通絶縁膜218とは垂直に交差して
いる。実施の形態12による半導体装置350では、貫
通電極216と基板本体210との間では、基板本体2
10の裏面が露出するようなことはなく、絶縁性に問題
がなく、また貫通電極216の端面に絶縁膜215が乗
り上げるようなことは無く、貫通電極における接合性に
問題が生じない。また、基板本体210から貫通した複
数の貫通電極216の下端面は、基板本体210の回路
形成面とほぼ平行で、かつ平坦な面を有しており、さら
に基板本体210の絶縁膜215からのそれぞれの貫通
電極216の突出量はほぼ等しいので、半導体装置同士
を積層して電気的に接合したときの接合性が良い。
3(g)はこの発明の実施の形態13の半導体装置の製
造方法の各工程を示す図である。以下、この半導体装置
の製造手順について図に基づいて説明する。先ず、図5
3(a)に示すように、表面の回路形成面に所定機能を
有する回路素子部211を複数個配置した基板本体21
0を製造する。また、シリコンウエハで構成された支持
板基材212の表面にはAl膜で構成された中間膜21
4を形成する(第1の工程)。次に、図53(b)に示
すように、基板本体210の回路形成面と反対側の裏面
を、後工程のトレンチエッチング工程で形成される孔2
13の深さよりも薄い厚さまで削除する。一方、表面に
Al膜の中間膜214が形成された支持板基材212で
は、その中間膜214の表面に、ポリイミド樹脂で構成
され、絶縁膜220となる接着剤を塗布し、支持板22
1を形成する(第2の工程)。
板221上に薄く研磨された基板本体210を上記接着
剤を硬化させることで接着する(第3の工程)。その
後、図53(d)〜図53(g)に示す手順で半導体装
置は製造されるが、その各工程は、実施の形態12で述
べた図51(d)〜図51(g)と同様である。
であるポリイミド樹脂前駆体が実施の形態12の半導体
装置で用いられた陽極接合の代わりとして使用されてい
る。陽極接合は技術的に高度でそれだけ工程コストも嵩
むことになるが、ポリイミド樹脂を用いることにより、
工程コストの低減を図ることができる。
4(g)はこの発明の実施の形態14の半導体装置の製
造方法の各工程を示す図である。この実施の形態では、
実施の形態12の半導体装置の製造方法と比較して、中
間膜214が形成されていない点、即ち実施の形態12
の支持板217は支持板基材212に中間膜214およ
び絶縁膜215が積層されていたのに対して、実施の形
態14の支持板230は支持板基材212の上面に絶縁
膜215が形成されている点で異なり、その結果図54
(b)〜図54(f)の工程が異なる。なお、この実施
の形態でも、基板本体210と支持板基材212との接
合は陽極接合であり、また、孔213の内壁面に絶縁膜
を形成し、その後電気めっきの陰極となる金属膜を絶縁
膜上に堆積し、この金属膜を陰極として電気めっきで孔
213の内部に貫通電極216を形成している。
る中間膜214が形成されていないため、基板本体21
0の裏側の研削加工は、図53(f)に示すように、絶
縁膜215層に達しない状態で停止しなければならな
い。そのため、寸法のみにより研削程度を制御しなけれ
ばならず、高い研削加工精度が要求されるものの、中間
膜214を形成する工程が不要となる点で製造工程が簡
単化される。なお、支持板基材212としてSiウエハ
の代わりにAlを用いることもできる。これにより、簡
単にエッチングでき、実施の形態12の半導体装置と同
じ作用、効果を得ることができる。また、支持板基材2
12の裏面研削を裏面に貫通電極216が露出しない段
階で停止し、その後支持板基材212を完全にエッチン
グ除去して自動的に貫通電極216を基板本体210の
裏側から突出させるようにしてもよい。これによれば、
研削精度はそれほど高くなくてもよい。ただし、絶縁膜
215からの各貫通電極216の突出量は、図54
(d)のトレンチエッチングのエッチング深さとその均
一性に大きく依存することになり、各突出量の均一性が
劣り、また突出した貫通電極216の端面の平坦性の点
でも劣る。
215を共に形成していない支持板基材212のみの場
合でも貫通電極を有する半導体装置を製造することがで
きる。即ち、次の手順で半導体装置を製造することがで
きる。最初に、支持板基材212の表面に、図51
(b)で示された基板本体210の裏面をポリイミド樹
脂で接合し、その後ポリイミド樹脂を硬化して絶縁膜を
形成する。次に、回路形成面から支持板基材212に達
する孔213を形成し、孔213の内側壁に貫通絶縁膜
を形成する。その後、孔213内に導電性材料を埋め込
み貫通電極216を形成する。次に、支持板基材212
を、貫通電極216の端部が突出し、かつ絶縁膜220
を残して除去する。こうして、製造された集合体半導体
装置を複数に分割すればよい。
5(g)はこの発明の実施の形態15の半導体装置の各
製造工程を示す図である。この実施の形態では、実施の
形態12の半導体装置の製造方法と比較して、埋め込み
酸化膜241を有するSOI(Silicon on Insulator)
ウエハで基板本体240を構成している点、および貫通
電極216を形成する際に、孔213の内壁面に絶縁膜
が形成されない点が異なる。
面を、総厚数ミクロン程度の厚さになるまで機械研削、
化学的機械研磨、エッチング、あるいはこれらの併用に
よって加工し、埋め込み酸化膜241の片面を露出させ
る(図55(b)参照)。この後、基板本体240と支
持板基材212とを陽極接合により接合し(図55
(c)参照)、支持板基材212に達する孔213を形
成する(図55(d)参照)。次に、孔213の内壁面
に電気めっきの陰極となる金属膜を形成し、電気めっき
により貫通電極216を形成する(図55(e)参
照)。その後、貫通電極216の端面が露出するまで支
持板基材212を研削(図55(f)参照)する。次
に、支持板基材212をエッチングにより完全に除去し
て半導体装置集合体を製造し(図55(g)参照)、こ
の集合体を分割して半導体装置を製造する。なお、必要
に応じて中間膜214等を形成するようにしてもよい。
体240の埋め込み酸化膜241が、実施の形態12の
絶縁膜215に相当するので、支持板基材212には絶
縁膜215を形成する工程が下記に述べるように不要で
あるため、製造工程が簡単になるだけでなく、貫通電極
216の絶縁性も向上する。また、基板本体240はS
OIウエハで構成されているので、SOIウエハ自体が
従来のウエハと比較して高速動作するため、貫通電極を
用いた、素子相互の接続(積層実装)による電送路の短
縮と相俟って、より高速動作の電子機器を提供すること
ができる。
成された場合での貫通電極216が形成されたときの
図、図57は基板本体240がSOIウエハで構成され
た場合での貫通電極216が形成されたときの図であ
る。但し、両図は、基板本体210を用いた場合と、基
板本体240を用いた場合の違いを明確に示すための対
比図であり、実施の形態12および実施の形態15の半
導体装置と構成を異にしている。図56のものの場合に
は、基板本体210は導電性を有するため、孔213の
内壁面に一旦絶縁膜250を形成した後、電気めっきの
陰極となる金属膜251をその上に堆積し、その後孔2
13の内部に金属を埋め込み、貫通電極216を形成し
ている。一方、図57のものの場合には、基板本体24
0はSOIウエハで構成されており、この基板本体24
0の回路素子部211を含む半導体膜251は極めて薄
く、その下層に絶縁膜である埋め込み酸化膜241があ
り、さらにその下層の支持板基材212は最終的には除
去してしまうので、孔213の内壁面の絶縁膜は不要と
なる。
8(g)はこの発明の実施の形態16の半導体装置の各
製造工程を示す図である。この実施の形態では、実施の
形態15の半導体装置の製造方法と比較して、基板本体
260をSOIウエハの代わりに、極薄の半導体層を例
えば石英ガラスからなる絶縁基材261に貼った貼り合
せ型SOIである点が異なる。
体260の裏面を機械研削、化学的機械研磨、エッチン
グ、あるいはこれらの併用によって、基板本体260を
所定厚さに加工後、実施の形態15と同様の手順に従っ
て、裏面から貫通電極216を突出させる。このものの
場合、エッチングの深さの限界程度まで、絶縁基材26
1を厚くすることができるので、実施の形態15の半導
体装置と比較して、各製造工程での半製品の取り扱いが
容易である。
9(g)はこの発明の実施の形態17の半導体装置の各
製造工程を示す図である。この実施の形態では、実施の
形態16の半導体装置の製造方法と比較して、支持板基
材270としてSiウエハの代わりにAlを用いた点が
異なる。この実施の形態では、支持板基材270に金属
板を用いており、孔213形成後、孔213の内部は電
気めっきによって貫通電極216が形成される。孔21
3の内壁面での絶縁膜、および電気めっきの陰極となる
金属膜の形成は不要であり、支持板基材270を陰極と
して電気めっきで孔213の内部を金属で埋めている。
構成された場合での貫通電極216が形成されたときの
図、図61は支持板基材270が金属で構成された場合
での貫通電極216が形成されたときの図である。但
し、両図は、支持板基材212を用いた場合と、支持板
基材270を用いた場合の違いを明確に示すための対比
図であり、実施の形態16および実施の形態17の半導
体装置と構成を異にしている。図60のものの場合に
は、孔213を含む全面に、一旦電気めっきの陰極とな
る金属膜251を形成し、孔213以外はめっき成長し
ないように、フォトレジスト272を形成しなければな
らないのに対して、図61のものの場合には、金属膜2
51、フォトレジスト272の形成工程が不要である。
なお、Siウエハの表面に例えばCuで構成された金属
からなる中間膜を体積した支持板を形成し、この中間膜
に達し、Siウエハに達しない孔を形成することで、中
間膜を陰極として電気めっきにより貫通電極を形成する
ようにしてもよい。
2(e)はこの発明の実施の形態18の半導体装置の製
造方法の各工程を示す図である。以下、この半導体装置
の製造手順について図に基づいて説明する。先ず、図6
2(a)に示すようにSOIウエハ262に絶縁基材2
61を貼り合わせて構成された基板本体260の回路形
成面に所定機能を有する回路素子部211を形成する
(第1の工程)。次に、図62(b)に示すように、回
路素子部211からエッチングによって絶縁基材261
に達する深さ100μm程度の孔213を形成する(第
2の工程)。その次に、図62(c)に示すように、電
気めっきで孔213の内部に、孔側壁に絶縁膜を形成せ
ずして貫通電極216を形成する(第3の工程)。その
後、図62(d)に示すように、貫通電極216の端面
が露出するまで基板本体260の裏面を研削する(第4
の工程)。最後に、図62(e)に示すように、絶縁基
材261を所定の厚さまでエッチングにより除去して、
基板本体260の裏面から貫通電極216が突出した半
導体装置集合体を製造し、この半導体装置集合体を複数
個に分割して半導体装置を製造する(第5の工程)。
くても、貫通電極を有する半導体装置を製造する例であ
る。なお、上記実施の形態16〜18では、SOIウエ
ハ262に絶縁基材261を貼り合わせて構成された基
板本体260を用いて半導体装置を製造した場合につい
て説明したが、TFT基板を用いても同様の効果を得る
ことができる。
装置の製造方法によれば、表面の回路形成面に所定機能
を有する回路素子部を複数個形成した基板本体の裏面に
支持板を貼り付ける工程と、前記基板本体の回路素子部
の周縁部あるいは回路素子部内の所定部分のどちらか少
なくとも一方に前記支持板に達する第1の溝部を形成す
る工程と、絶縁材料を用いて、前記第1の溝部にその底
部が支持板が露出する孔を形成する工程と、前記回路素
子部に形成された電極部から前記孔の少なくとも内壁の
一部に達する金属配線パターンを形成する工程と、前記
孔の底面を所定量除去する工程と、前記孔内に前記回路
形成面から突出するように導電性材料を埋め込み貫通電
極を形成する工程と、前記回路素子部の周縁部に前記支
持板に達する第2の溝部を形成する工程と、前記支持板
を除去して複数個の半導体装置に分離する工程とを備え
たので、製造途中において基材が薄くなるようなことは
なく、ハンドリングが容易となり、貫通電極を有する半
導体装置を簡単に製造することができる。
よれば、第1の溝部を回路素子部の周縁部に形成し、第
2の溝部を第1の溝部の内部に形成したので、機械加工
により製造することができる。
よれば、基板本体に支持板を貼り付ける前に、基板本体
の裏面を所定量除去するので、半導体基板の孔をより簡
単に形成することができる。
よれば、第1の溝部はダイシングソーを用いて形成され
るので、簡単に、かつ能率良く第1の溝部を形成するこ
とができる。
よれば、第1の溝部はリアクティブイオンエッチングに
よって形成されるので、寸法精度の高い第1の溝部を形
成することができる。
よれば、絶縁材料を用いて、第1の溝部で支持板に達す
る孔を形成する際に、同時に半導体基板の表面では絶縁
膜を形成するので、回路素子部の保護形成膜の形成する
工程をわざわざ設ける必要性はない。
よれば、絶縁材料は感光性ポリイミドあるいは感光性ガ
ラスであり、孔は写真製版法(フォトリソグラフィー)
により形成されるので、感光性を有しない絶縁材料と比
較して工程を簡略化することができる。
よれば、第2の溝部はダイシングソーを用いて形成され
るので、簡単に、かつ能率良く第2の溝部を形成するこ
とができる。
よれば、直径がほぼ3〜30nmの金属粒子を界面活性
剤で覆い溶液中に分散した独立分散超微粒子を、スピン
塗布して半導体基板の表面及び第1の溝部に形成した孔
内部に被着して焼成した後、その焼成部の一部を削除し
て、孔内部を埋め込む金属部分を形成するので、廃水処
理等の環境への影響が少なく、またスピン塗布のため、
半導体装置の製造プロセスとの整合性が良い。
よれば、孔内の導電性材料の埋め込みは、ガス中蒸着法
により生成した金属超微粒子を、減圧室のステージ上に
載置した半導体基板上で、孔に指向したノズルから吹き
付けるガスデポジション法により行われるので、請求項
9に係る工程と同様に埋め込み工程の時間が短く、また
材料を無駄なく使用でき、環境への影響が少ない。
よれば、支持板は金属板であり、孔の底面の所定量の除
去は腐蝕液を用いたエッチング法で行われるので、半導
体装置の裏面の突起電極を簡単に形成することができ
る。
よれば、孔内の金属の埋め込みは、支持板を陰極として
電気めっきを用いて行われるので、無電解めっきと比較
して選択成長性が高く、孔部分のみの埋め込みが可能と
なる。また、使用できる材料の選択枝が広い。
よれば、表面の回路形成面に所定機能を有する回路素子
部を複数個形成された基板本体の裏面に第1の支持板を
貼り付ける工程と、前記基板本体に前記第1の支持板に
達する第1の溝部を形成する工程と、絶縁材料を用い
て、前記第1の溝部にその底部が第1の支持板が露出す
る孔を形成する工程と、前記回路素子部に形成された電
極部から前記孔の少なくとも内壁の一部に達する金属配
線パターンを形成する工程と、前記孔の底面を所定量除
去する工程と、前記孔内に前記回路形成面から突出する
ように導電性材料を埋め込み貫通電極を形成する工程
と、前記回路素子部の周縁部に前記第1の支持板に達す
る第2の溝部を形成する工程と、前記半導体基板の回路
形成面側に第2の支持板を貼り付ける工程と、前記第1
の支持板を除去する工程と、前記貫通電極に触針して回
路素子部の回路機能を検査する工程と、第2の支持板を
除去することで、複数個の半導体装置に分離する工程と
を備えたので、第1の支持板を除去した後も複数の半導
体装置は、第2の支持板により、個別化せず、それだけ
ハンドリングが容易となり、回路素子部の機能の検査を
容易にすることができる。
よれば、第1の溝部を回路素子部の周縁部に形成し、第
2の溝部を第1の溝部の内部に形成したので、基板本体
を切断する従来の刃を使用することができる。
よれば、孔の底面を所定量除去した後、電極部から前記
孔の底面まで達する金属配線パターンを形成するので、
電気的接続の信頼性が向上する。
よれば、回路素子部間の第1の溝部内では第1の溝部に
沿って二列に並んだ孔を形成し、この二列の孔の間に第
2の溝部を形成するので、周縁部の貫通電極は共通の第
1の溝部で形成されるため、製造工程が簡単で、製造が
容易である。
よれば、回路素子部間には二列に延びた第1の溝部をそ
れぞれ形成し、各第1の溝部内に一列に並んだ孔を形成
し、二列に延びた第1の溝部の間に第2の溝部を形成す
るので、請求項22の半導体装置の製造方法と比較し
て、第2の溝部の形成は基板本体に設けられるので、基
板本体を切断する従来の刃を使用することができる。ま
た、半導体装置の周縁部は半導体基板であり、請求項2
2の半導体装置と比較して剛性が高く、それだけ、周縁
部の貫通電極をより保護することができる。
よれば、半導体基板の裏面に支持板を陽極接合により貼
り付けるので、接着剤等の異種材料が介在せず、耐薬品
性等の工程中の制約が少なくなる。
よれば、基板本体の裏面と支持板との間は接着材料で接
着され、接着後には硬化されて絶縁層となり、支持板の
除去後には半導体基板の裏面に残留するので、接着材が
そのままそのまま半導体装置の安定した絶縁層を形成す
ることになる。
よれば、支持板を半導体基板の裏面に貼り付ける前に、
半導体基板の裏面に酸化膜を形成するので、半導体基板
の裏面は電気的、化学的に安定化し、半導体装置は電気
的な性能や信頼性が向上する。
よれば、回路素子部の内部に第1の溝部を設けるので、
貫通電極を半導体装置の周縁部以外にも設けることがで
きる。
よれば、支持板に穴部を形成する工程と、この穴部に電
極材料を充填して第1の突起電極を形成する工程と、前
記支持板の所定位置に第1の突起電極と接続される第1
の金属配線パターンを形成する工程と、表面の回路形成
面に所定機能を有する回路素子部を複数個形成された基
板本体の裏面を接着材を用いて前記支持板上に貼り付け
る工程と、回路素子部間の基板本体の領域おいて前記第
1の金属配線パターンの手前の前記接着材で形成された
絶縁層にまで達する第1の溝部を形成し、基板本体を複
数の半導体基板に分割する工程と、絶縁材料を用いて、
前記半導体基板の表面では前記回路素子部の電極部を除
いて絶縁膜を形成し、また前記第1の溝部では支持板に
達する孔を形成する工程と、電極部から前記孔の少なく
とも内壁の一部に達するように、第2の金属配線パター
ンを形成する工程と、前記孔の底面の絶縁層を除去して
第1の金属配線パターンを露出させる工程と、前記孔に
金属を埋め込み貫通電極を形成する工程と、前記第2の
金属配線パターンの所定箇所に第2の突起電極を設ける
工程と、前記第1の溝部に沿って前記支持板に達する第
2の溝部を設ける工程と、前記支持板を除去する工程と
を備えたので、第1の突起電極及び第2の突起電極を有
する半導体装置を簡単に製造することができる。
よれば、支持板に穴部を形成し、この穴部に電極材料を
充填して第1の突起電極を形成する工程、あるいは前記
第2の金属配線パターンの所定箇所に第2の突起電極を
設ける工程を削除するので、工程がそれだけ簡略化され
る。
よれば、孔の底面の絶縁層を除去して第1の金属配線パ
ターンを露出させた後、電極部から前記孔を通じて第1
の金属配線パターンと接続する第2の金属配線パターン
を形成するので、孔に金属を埋め込み貫通電極を形成す
る工程を削除することができる。
よれば、回路形成面に突起電極を形成する工程を含むの
で、回路形成面に突起電極を有する半導体装置を簡単に
得ることができる。
よれば、裏面に突起電極を形成する工程を含むので、回
路形成面に突起電極を有する半導体装置を簡単に得るこ
とができる。
よれば、表面の回路形成面に所定機能を有する回路素子
部を形成した前記基板本体の裏面を所定厚に研削する工
程と、支持板基材の表面に中間膜および絶縁膜の順序で
形成された支持板の絶縁膜に、研削された前記基板本体
の裏面を接合する工程と、前記回路形成面から前記支持
板基材に達する孔を形成し、孔の内側壁に貫通絶縁膜を
形成する工程と、前記孔内に導電性材料を埋め込み前記
貫通電極を形成する工程と、前記中間膜が露出するまで
研削して前記貫通電極の端部を突出させる工程と、前記
中間膜をエッチングにより除去して前記絶縁膜を露出さ
せる工程とを備えているので、製造途中において、支持
板基材により基板本体は支持されており、従来必要とし
た、薄型化した後の絶縁膜形成とその貫通電極の開口が
不要となり、加工精度の要求されない単純な工程のみで
基板本体の裏面から突出した貫通電極が形成でき、製造
工程での基板本体の破損の発生は低減され、半導体装置
の製品歩留まりが向上する。また、基板本体の裏面側に
は、絶縁膜が設けられているので、裏面側の削除時に、
電極材料が基板本体の裏面に残留し、それが基板本体中
に拡散し、期待しないエネルギー順位を形成して、半導
体装置の特性を劣化させるようなことを防止することが
できる。また、支持板基材の中間膜は支持板を削除する
際の目途となり、絶縁膜の手前で確実に支持板の削除を
停止することができ、半導体装置の裏面には絶縁膜が確
実に形成される。
よれば、表面の回路形成面に所定機能を有する回路素子
部を形成した前記基板本体の裏面を所定厚に削除する工
程と、支持板基材の表面に中間膜が形成された支持板の
中間膜に、削除された前記基板本体の裏面を接着剤によ
り接合する工程と、前記接着剤を硬化することで絶縁膜
を形成する工程と、前記回路形成面から前記支持板基材
に達する孔を形成し、孔の内側壁に貫通絶縁膜を形成す
る工程と、前記孔内に導電性材料を埋め込み前記貫通電
極を形成する工程と、前記中間膜が露出するまで研削し
て前記貫通電極の端部を突出させる工程と、前記中間膜
をエッチングにより除去して前記絶縁膜を露出させる工
程とを備えているので、製造途中において、支持板基材
により基板本体は支持されており、従来必要とした、薄
型化した後の絶縁膜形成とその貫通電極の開口が不要と
なり、加工精度の要求されない単純な工程のみで基板本
体の裏面から突出した貫通電極が形成でき、製造工程で
の基板本体の破損の発生は低減され、半導体装置の製品
歩留まりが向上する。また、基板本体の裏面側には、絶
縁膜が設けられているので、裏面側の削除時に、電極材
料が基板本体の裏面に残留し、それが基板本体中に拡散
し、期待しないエネルギー順位を形成して、半導体装置
の特性を劣化させるようなことを防止することができ
る。また、支持板基材の中間膜は支持板を削除する際の
目途となり、絶縁膜の手前で確実に支持板の削除を停止
することができ、半導体装置の裏面には絶縁膜が確実に
形成される。また、絶縁膜は、支持板と基板本体とを接
合する接着剤としても作用しており、接合工程が、その
まま絶縁膜形成工程を兼ねており、工程が簡単化され
る。
よれば、表面の回路形成面に所定機能を有する回路素子
部を形成した前記基板本体の裏面を所定厚に削除する工
程と、支持板基材の表面に絶縁膜が形成された支持板の
絶縁膜に、削除された前記基板本体の裏面を接合する工
程と、前記回路形成面から前記支持板基材に達する孔を
形成し、孔の内側壁に貫通絶縁膜を形成する工程と、前
記孔内に導電性材料を埋め込み前記貫通電極を形成する
工程と、前記支持板基材を、前記貫通電極の端部を突出
させ、かつ前記絶縁膜を残して除去する工程とを備えて
いるので、製造途中において、支持板基材により基板本
体は支持されており、従来必要とした、薄型化した後の
絶縁膜形成とその貫通電極の開口が不要となり、加工精
度の要求されない単純な工程のみで基板本体の裏面から
突出した貫通電極が形成でき、製造工程での基板本体の
破損の発生は低減され、半導体装置の製品歩留まりが向
上する。また、基板本体の裏面側には、絶縁膜が設けら
れているので、裏面側の削除時に、電極材料が基板本体
の裏面に残留し、それが基板本体中に拡散し、期待しな
いエネルギー順位を形成して、半導体装置の特性を劣化
させるようなことを防止することができる。また、支持
板基材の中間膜は支持板を削除する際の目途となり、絶
縁膜の手前で確実に支持板の削除を停止することがで
き、半導体装置の裏面には絶縁膜が確実に形成される。
また、支持板の裏面の削除の目途となる中間膜がないの
で、それだけ高い削除加工精度が要求されるものの、中
間膜を形成する工程が不要となり、製造工程が簡単化さ
れる。
よれば、表面の回路形成面に所定機能を有する回路素子
部を形成した前記基板本体の裏面を所定厚に削除する工
程と、支持板基材の表面に、削除された前記基板本体の
裏面を接着剤により接合する工程と、前記接着剤を硬化
することで絶縁膜を形成する工程と、前記回路形成面か
ら前記支持板基材に達する孔を形成し、孔の内側壁に貫
通絶縁膜を形成する工程と、前記孔内に導電性材料を埋
め込み前記貫通電極を形成する工程と、前記支持板基材
を、前記貫通電極の端部が突出し、かつ前記絶縁膜を残
して除去する工程とを備えているので、製造途中におい
て、支持板基材により基板本体は支持されており、従来
必要とした、薄型化した後の絶縁膜形成とその貫通電極
の開口が不要となり、加工精度の要求されない単純な工
程のみで基板本体の裏面から突出した貫通電極が形成で
き、製造工程での基板本体の破損の発生は低減され、半
導体装置の製品歩留まりが向上する。また、基板本体の
裏面側には、絶縁膜が設けられているので、裏面側の削
除時に、電極材料が基板本体の裏面に残留し、それが基
板本体中に拡散し、期待しないエネルギー順位を形成し
て、半導体装置の特性を劣化させるようなことを防止す
ることができる。また、絶縁膜は、支持板と基板本体と
を接合する接着剤としても作用しており、接合工程が、
そのまま絶縁膜形成工程を兼ねており、工程が簡単化さ
れる。また、支持板の裏面の削除の目途となる中間膜が
ないので、それだけ高い削除加工精度が要求されるもの
の、中間膜を形成する工程が不要となり、製造工程が簡
単化される。
よれば、絶縁膜である埋め込み酸化膜を有する前記基板
本体の裏面を所定厚に削除する工程と、支持板基材の表
面に、削除された前記基板本体の裏面を接合する接合す
る工程と、前記基板本体の表面から前記支持板基材に達
する孔を形成する工程と、前記孔内に導電性材料を埋め
込み前記貫通電極を形成する工程と、前記支持板基材
を、前記貫通電極の端部を突出させ、かつ前記絶縁膜を
残して除去する工程とを備えているので、製造途中にお
いて、支持板基材により基板本体は支持されており、従
来必要とした、薄型化した後の絶縁膜形成とその貫通電
極の開口が不要となり、加工精度の要求されない単純な
工程のみで基板本体の裏面から突出した貫通電極が形成
でき、製造工程での基板本体の破損の発生は低減され、
半導体装置の製品歩留まりが向上する。また、基板本体
の裏面側には、絶縁膜が設けられているので、裏面側の
削除時に、電極材料が基板本体の裏面に残留し、それが
基板本体中に拡散し、期待しないエネルギー順位を形成
して、半導体装置の特性を劣化させるようなことを防止
することができる。また、基板本体自身が絶縁膜を有し
ているので、支持板基材に絶縁膜を形成する工程が不要
であり、製造工程が簡単になるだけでなく、貫通電極の
絶縁性が向上する。
は、絶縁膜である埋め込み酸化膜を有する前記基板本体
の裏面を所定厚に削除する工程と、前記基板本体の表面
から前記埋め込み酸化膜を超えて孔を形成する工程と、
前記孔内に導電性材料を埋め込み前記貫通電極を形成す
る工程と、前記基板本体の裏面を、前記貫通電極の端部
を突出させ、かつ前記埋め込み酸化膜を露出するように
削除する工程とを備えているので、従来必要とした、薄
型化した後の絶縁膜形成とその貫通電極の開口が不要と
なり、加工精度の要求されない単純な工程のみで基板本
体の裏面から突出した貫通電極が形成でき、製造工程で
の基板本体の破損の発生は低減され、半導体装置の製品
歩留まりが向上する。また、基板本体の裏面側には、絶
縁膜が設けられているので、裏面側の削除時に、電極材
料が基板本体の裏面に残留し、それが基板本体中に拡散
し、期待しないエネルギー順位を形成して、半導体装置
の特性を劣化させるようなことを防止することができ
る。また、支持板が用いられてなく、基板本体と支持板
との接合工程が不要となり、製造工程が簡単化される。
また、基板本体自身が絶縁膜を有しているので、支持板
基材に絶縁膜を形成する工程が不要となり、製造工程が
簡単になるだけでなく、貫通電極の絶縁性が向上する。
よれば、基板本体は、SOIウエハで構成されているの
で、SOIウエハによって形成した半導体素子は、通常
のウエハによる半導体素子と比較して高速動作し、より
高速動作の半導体装置を提供できる。
よれば、基板本体は、極薄の半導体層を絶縁基板に貼っ
た貼り合せ型SOIウエハで構成されているので、それ
だけ基板本体の剛性が高くなり、各製造工程での半製品
の取り扱いが容易となる。
よれば、基板本体は、TFT基板であるので、張り合せ
型SOIよりも比較的簡単で低コストに絶縁基板上に極
薄の半導体素子を有する半導体装置を提供できる。
よれば、支持板基材は金属で構成され、支持板基材を陰
極とする電気めっきにより貫通電極を形成するので、貫
通電極を孔内に形成する際に、内壁面に電気めっきの陰
極となる金属膜を形成する必要性がない。
よれば、支持板基材の表面に金属からなる中間膜を堆積
した支持板を形成し、前記中間膜を陰極とする電気めっ
きにより貫通電極を形成するので、貫通電極を孔内に形
成する際に、内壁面に電気めっきの陰極となる金属膜を
形成する必要性がない。
よれば、支持板基材は、貫通電極の端面を平坦化し、そ
の後エッチングにより削除されるので、貫通電極の端部
は基板本体から確実に突出するとともに、貫通電極を通
じての他の電気部品との電気的接合性がよい。
よれば、支持板基材は、貫通電極が露出する手前で研削
を停止し、その後絶縁膜に達するまでエッチングにより
削除されるので、貫通電極の端部は基板本体から確実に
突出する。
よれば、支持板基材は、エッチングにより削除されるの
で、貫通電極の端部は基板本体から確実に突出する。
よれば、接合は、陽極接合であるので、支持板基材と基
板本体との間には異種材料が介在しないためエッチング
による孔の形成が簡単になる。
よれば、接着剤は、ポリイミド樹脂であるので、技術的
に高度で工程コストが高い陽極接合と比較して、工程コ
ストを低減することができる。
よれば、支持板基材はシリコンウエハで構成され、中間
膜はアルミニウムで構成され、また絶縁膜はシリコン酸
化膜で構成されているので、各材料ともに現在の半導体
製造工程で一般に用いられ、それだけ加工技術も高度に
発達し、確立している材料を使用しているため、製品の
歩留まりが向上するとともに、製造コストも低減され
る。
よれば、支持板基材はアルミニウムで構成され、現在の
半導体製造工程で一般に用いられ、それだけ加工技術も
高度に発達し、確立している材料を使用しているため、
製品の歩留まりが向上するとともに、製造コストも低減
される。
何れかに記載の半導体装置の製造方法で製造された複数
個の半導体装置を互いに突起電極が接続するように積層
して構成されているので、高集積、高機能の電子機器を
得ることができる。
発明の何れかに記載の半導体装置の製造方法で製造され
た半導体装置の少なくとも一方の面に、少なくとも貫通
電極および突起電極の一方に受動素子を搭載した回路基
板を接続して構成されているので、従来の所謂ハイブリ
ッドICに比べて小型化することができる。
発明の何れかに記載の半導体装置の製造方法で製造され
た半導体装置の両面が、少なくとも貫通電極および突起
電極の一方に接続された第1の回路基板及び第2の回路
基板により挟まれて構成されているので、三次元的な接
続構造となり、自由度が高く、高集積な電子機器を得る
ことができる。
発明の何れかに記載の半導体装置の製造方法で製造され
た半導体装置を回路基板のコアに埋め込み、回路基板の
両面に形成した配線を少なくとも貫通電極および突起電
極の一方に接続されて構成されているので、三次元的な
接続構造となり、高自由度、高集積、小型化された電子
機器を得ることができる。また、配線遅延が少なくなる
という効果もある。
定機能を構成する回路素子部を一主面上に形成した半導
体基板において、回路形成面からこの回路形成面の反対
側の面に達する貫通孔を有し、この貫通孔に沿って導電
路を有し、この導電路の周囲を取り囲む絶縁材料を有す
るものにおいて、隣接する前記導電路間にはこの絶縁材
料以外介在しないので、信頼性の高い半導体装置を得る
ことができる。
路形成面からほぼ垂直に延びて貫通した孔が形成された
基板本体と、前記孔を貫通しているとともに前記基板本
体の両面の少なくとも一方から端部が突出した貫通電極
と、この貫通電極の周面に形成された貫通絶縁膜と、前
記基板本体から前記貫通電極が突出した側の基板本体の
面に前記貫通絶縁膜と垂直に交差して形成された絶縁膜
とを備えているので、貫通電極と基板本体との間では、
基板本体の裏面が露出するようなことはなく、絶縁性に
問題がなく、また貫通電極の端面に絶縁膜が乗り上げる
ようなことは無く、貫通電極における接合性に問題が生
じない。
板本体から貫通し、基板本体から端部が突出した貫通電
極の端面は、基板本体の回路形成面とほぼ平行で、かつ
平坦な面であるので、半導体装置同士を積層して電気的
に接合したときの接合性が良い。
方法における製造途中の断面図である。
方法における製造途中の断面図である。
方法における製造途中の断面図である。
体装置の製造方法における製造途中の平面図、図4
(a)は図4(b)のA−A線に沿った断面図である。
体装置の製造方法における製造途中の平面図、図5
(a)は図5(b)のB−B線に沿った断面図である。
体装置の製造方法における製造途中の平面図、図6
(a)は図6(b)のC−C線に沿った断面図である。
方法における製造途中の断面図である。
体装置の製造方法における製造途中の平面図、図8
(a)は図8(b)のD−D線に沿った断面図である。
体装置の製造方法における製造途中の平面図、図9
(a)は図9(b)のE−E線に沿った断面図である。
半導体装置の製造方法における製造途中の平面図、図1
0(a)は図10(b)のF−F線に沿った断面図であ
る。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造方法における製造途中の断面図である。
造途中の断面図である。
図である。
図である。
面図である。
面図である。
実施の形態12の半導体装置の製造方法の各工程を示す
図である。
装置の要部断面図である。
実施の形態13の半導体装置の製造方法の各工程を示す
図である。
実施の形態14の半導体装置の製造方法の各工程を示す
図である。
実施の形態15の半導体装置の製造方法の各工程を示す
図である。
られている様子を示す図である。
が設けられている様子を示す図である。
実施の形態16の半導体装置の製造方法の各工程を示す
図である。
実施の形態17の半導体装置の製造方法の各工程を示す
図である。
での貫通電極が形成されたときの図である。
通電極が形成されたときの図である。
実施の形態18の半導体装置の製造方法の各工程を示す
図である。
す図である。
4,15,25 第1の溝部、6,17 絶縁膜、7,
16 孔、8 金属配線パターン、9 第2の溝部、1
0 貫通電極(突起電極)、11 接着材、12 第2
の支持板、13プローブ、14,17 絶縁層、20
支持板、21 穴部、23 第1の突起電極、22 第
1の金属配線パターン、24 絶縁層、27 第2の金
属配線パターン、28 第2の突起電極、30 導電
部、31 受動素子、32 回路基板、33 第1の回
路基板、34 第2の回路基板、35,36 電子部
品、40 回路基板、41 コア、50 半導体基板、
100,200,300,350,400,500,6
00,700,800,900 半導体装置、210,
240,260 基板本体、212,270 支持板基
材、211 回路素子部、213 孔、214 中間
膜、215 絶縁膜、217 支持板、 218貫通絶
縁膜、215 絶縁膜、221,230 支持板、24
1 埋め込み酸化膜、251 金属膜、261 絶縁基
材、262 SOIウエハ。
Claims (51)
- 【請求項1】 表面の回路形成面に所定機能を有する回
路素子部を複数個形成した基板本体の裏面に支持板を貼
り付ける工程と、 前記基板本体の回路素子部の周縁部あるいは回路素子部
内の所定部分のどちらか少なくとも一方に前記支持板に
達する第1の溝部を形成する工程と、 絶縁材料を用いて、前記第1の溝部にその底部が支持板
が露出する孔を形成する工程と、 前記回路素子部に形成された電極部から前記孔の少なく
とも内壁の一部に達する金属配線パターンを形成する工
程と、 前記孔の底面を所定量除去する工程と、 前記孔内に前記回路形成面から突出するように導電性材
料を埋め込み貫通電極を形成する工程と、 前記回路素子部の周縁部に前記支持板に達する第2の溝
部を形成する工程と、 前記支持板を除去して複数個の半導体装置に分離する工
程とを備えた半導体装置の製造方法。 - 【請求項2】 第1の溝部を回路素子部の周縁部に形成
し、第2の溝部を第1の溝部の内部に形成した請求項1
に記載の半導体装置の製造方法。 - 【請求項3】 基板本体に支持板を貼り付ける前に、基
板本体の裏面を所定量除去する請求項1または請求項2
に記載の半導体装置の製造方法。 - 【請求項4】 第1の溝部はダイシングソーを用いて形
成される請求項1ないし請求項3の何れかに記載の半導
体装置の製造方法。 - 【請求項5】 第1の溝部はリアクティブイオンエッチ
ングによって形成される請求項1ないし請求項3の何れ
かに記載の半導体装置の製造方法。 - 【請求項6】 絶縁材料を用いて、第1の溝部で支持板
に達する孔を形成する際に、同時に半導体基板の表面で
は絶縁膜を形成する請求項1ないし請求項5の何れかに
記載の半導体装置の製造方法。 - 【請求項7】 絶縁材料は感光性ポリイミドあるいは感
光性ガラスであり、孔は写真製版法(フォトリソグラフ
ィー)により形成される請求項1ないし請求項6の何れ
かに記載の半導体装置の製造方法。 - 【請求項8】 第2の溝部はダイシングソーを用いて形
成される請求項1ないし請求項7の何れかに記載の半導
体装置の製造方法。 - 【請求項9】 直径がほぼ3〜30nmの金属粒子を界
面活性剤で覆い溶液中に分散した独立分散超微粒子を、
スピン塗布して半導体基板の表面及び第1の溝部に形成
した孔内部に被着して焼成した後、その焼成部の一部を
削除して、孔内部に埋め込む金属部分を形成する請求項
1ないし請求項8の何れかに記載の半導体装置の製造方
法。 - 【請求項10】 孔内の導電性材料の埋め込みは、ガス
中蒸着法により生成した金属超微粒子を、減圧室のステ
ージ上に載置した半導体基板上で、孔に指向したノズル
から吹き付けるガスデポジション法により行われる請求
項1ないし請求項9の何れかに記載の半導体装置の製造
方法。 - 【請求項11】 支持板は金属板であり、孔の底面の所
定量の除去は腐蝕液を用いたエッチング法で行われる請
求項1ないし請求項10の何れかに記載の半導体装置の
製造方法。 - 【請求項12】 孔内の金属の埋め込みは、支持板を陰
極として電気めっきを用いて行われる請求項11に記載
の半導体装置の製造方法。 - 【請求項13】 表面の回路形成面に所定機能を有する
回路素子部を複数個形成した基板本体の裏面に第1の支
持板を貼り付ける工程と、 前記基板本体に前記第1の支持板に達する第1の溝部を
形成する工程と、 絶縁材料を用いて、前記第1の溝部にその底部が支持板
が露出する孔を形成する工程と、 前記回路素子部に形成された電極部から前記孔の少なく
とも内壁の一部に達する金属配線パターンを形成する工
程と、 前記孔の底面を所定量除去する工程と、 前記孔内に前記回路形成面から突出するように導電性材
料を埋め込み貫通電極を形成する工程と、 前記回路素子部の周縁部に前記支持板に達する第2の溝
部を形成する工程と、 前記半導体基板の回路形成面側に第2の支持板を貼り付
ける工程と、 前記第1の支持板を除去する工程と、 前記貫通電極に触針して回路素子部の回路機能を検査す
る工程と、 第2の支持板を除去することで、複数個の半導体装置に
分離する工程とを備えた半導体装置の製造方法。 - 【請求項14】 第1の溝部を回路素子部の周縁部に形
成し、第2の溝部を第1の溝部の内部に形成した請求項
13に記載の半導体装置の製造方法。 - 【請求項15】 孔の底面を所定量除去した後、電極部
から前記孔の底面まで達する金属配線パターンを形成す
る請求項1ないし請求項14の何れかに記載の半導体装
置の製造方法。 - 【請求項16】 回路素子部間の第1の溝部内では第1
の溝部に沿って二列に並んだ孔を形成し、この二列の孔
の間に第2の溝部を形成する請求項2ないし請求項1
2、請求項14および15の何れかに記載の半導体装置
の製造方法。 - 【請求項17】 回路素子部間には二列に延びた第1の
溝部をそれぞれ形成し、各第1の溝部内に一列に並んだ
孔を形成し、二列に延びた第1の溝部の間に第2の溝部
を形成する請求項2ないし請求項12、請求項14およ
び15の何れかに記載の半導体装置の製造方法。 - 【請求項18】 半導体基板の裏面に支持板を陽極接合
により貼り付ける請求項1ないし請求項17の何れかに
記載の半導体装置の製造方法。 - 【請求項19】 基板本体の裏面と支持板との間は接着
材料で接着され、接着後には硬化されて絶縁層となり、
支持板の除去後には半導体基板の裏面に残留する請求項
1ないし請求項17の何れかに記載の半導体装置の製造
方法。 - 【請求項20】 支持板を半導体基板の裏面に貼り付け
る前に、半導体基板の裏面に酸化膜を形成する請求項1
ないし請求項19の何れかに記載の半導体装置の製造方
法。 - 【請求項21】 回路素子部の内部に第1の溝部を設け
る請求項5に記載の半導体装置の製造方法。 - 【請求項22】 支持板に穴部を形成する工程と、 この穴部に電極材料を充填して第1の突起電極を形成す
る工程と、 前記支持板の所定位置に第1の突起電極と接続される第
1の金属配線パターンを形成する工程と、 表面の回路形成面に所定機能を有する回路素子部を複数
個形成した基板本体の裏面を接着材を用いて前記支持板
上に貼り付ける工程と、 回路素子部間の基板本体の領域おいて前記第1の金属配
線パターンの手前の前記接着材で形成された絶縁層にま
で達する第1の溝部を形成し、基板本体を複数の半導体
基板に分割する工程と、 絶縁材料を用いて、前記半導体基板の表面では前記回路
素子部の電極部を除いて絶縁膜を形成し、また前記第1
の溝部では支持板に達する孔を形成する工程と、 電極部から前記孔の少なくとも内壁の一部に達するよう
に、第2の金属配線パターンを形成する工程と、 前記孔の底面の絶縁層を除去して第1の金属配線パター
ンを露出させる工程と、 前記孔に金属を埋め込み貫通電極を形成する工程と、 前記第2の金属配線パターンの所定箇所に第2の突起電
極を設ける工程と、 前記第1の溝部に沿って前記支持板に達する第2の溝部
を設ける工程と、 前記支持板を除去する工程とを備えた半導体装置の製造
方法。 - 【請求項23】 支持板に穴部を形成し、この穴部に電
極材料を充填して第1の突起電極を形成する工程、ある
いは前記第2の金属配線パターンの所定箇所に第2の突
起電極を設ける工程を削除する請求項22に記載の半導
体装置の製造方法。 - 【請求項24】 孔の底面の絶縁層を除去して第1の金
属配線パターンを露出させた後、電極部から前記孔を通
じて第1の金属配線パターンと接続する第2の金属配線
パターンを形成する請求項23に記載の半導体装置の製
造方法。 - 【請求項25】 回路形成面に突起電極を形成する工程
を含む請求項22ないし請求項24の何れかに記載の半
導体装置の製造方法。 - 【請求項26】 半導体基板の裏面に突起電極を形成す
る工程を含む請求項22ないし請求項25の何れかに記
載の半導体装置の製造方法。 - 【請求項27】 基板本体を貫通電極が貫通した半導体
装置の製造方法であって、 表面の回路形成面に所定機能を有する回路素子部を形成
した前記基板本体の裏面を所定厚に研削する工程と、 支持板基材の表面に中間膜および絶縁膜の順序で形成さ
れた支持板の絶縁膜に、研削された前記基板本体の裏面
を接合する工程と、 前記回路形成面から前記支持板基材に達する孔を形成
し、孔の内側壁に貫通絶縁膜を形成する工程と、 前記孔内に導電性材料を埋め込み前記貫通電極を形成す
る工程と、 前記中間膜が露出するまで研削して前記貫通電極の端部
を突出させる工程と、 前記中間膜をエッチングにより除去して前記絶縁膜を露
出させる工程と、 を備えた半導体装置の製造方法。 - 【請求項28】 基板本体を貫通電極が貫通した半導体
装置の製造方法であって、 表面の回路形成面に所定機能を有する回路素子部を形成
した前記基板本体の裏面を所定厚に削除する工程と、 支持板基材の表面に中間膜が形成された支持板の中間膜
に、削除された前記基板本体の裏面を接着剤により接合
する工程と、 前記接着剤を硬化することで絶縁膜を形成する工程と、 前記回路形成面から前記支持板基材に達する孔を形成
し、孔の内側壁に貫通絶縁膜を形成する工程と、 前記孔内に導電性材料を埋め込み前記貫通電極を形成す
る工程と、 前記中間膜が露出するまで研削して前記貫通電極の端部
を突出させる工程と、 前記中間膜をエッチングにより除去して前記絶縁膜を露
出させる工程と、 を備えた半導体装置の製造方法。 - 【請求項29】 基板本体を貫通電極が貫通した半導体
装置の製造方法であって、 表面の回路形成面に所定機能を有する回路素子部を形成
した前記基板本体の裏面を所定厚に削除する工程と、 支持板基材の表面に絶縁膜が形成された支持板の絶縁膜
に、削除された前記基板本体の裏面を接合する工程と、 前記回路形成面から前記支持板基材に達する孔を形成
し、孔の内側壁に貫通絶縁膜を形成する工程と、 前記孔内に導電性材料を埋め込み前記貫通電極を形成す
る工程と、 前記支持板基材を、前記貫通電極の端部を突出させ、か
つ前記絶縁膜を残して除去する工程と、 を備えた半導体装置の製造方法。 - 【請求項30】 基板本体を貫通電極が貫通した半導体
装置の製造方法であって、 表面の回路形成面に所定機能を有する回路素子部を形成
した前記基板本体の裏面を所定厚に削除する工程と、 支持板基材の表面に、削除された前記基板本体の裏面を
接着剤により接合する工程と、 前記接着剤を硬化することで絶縁膜を形成する工程と、 前記回路形成面から前記支持板基材に達する孔を形成
し、孔の内側壁に貫通絶縁膜を形成する工程と、 前記孔内に導電性材料を埋め込み前記貫通電極を形成す
る工程と、 前記支持板基材を、前記貫通電極の端部が突出し、かつ
前記絶縁膜を残して除去する工程と、 を備えた半導体装置の製造方法。 - 【請求項31】 基板本体を貫通電極が貫通した半導体
装置の製造方法であって、 絶縁膜である埋め込み酸化膜を有する前記基板本体の裏
面を所定厚に削除する工程と、 支持板基材の表面に、削除された前記基板本体の裏面を
接合する接合する工程と、 前記基板本体の表面から前記支持板基材に達する孔を形
成する工程と、 前記孔内に導電性材料を埋め込み前記貫通電極を形成す
る工程と、 前記支持板基材を、前記貫通電極の端部を突出させ、か
つ前記絶縁膜を残して除去する工程と、 を備えた半導体装置の製造方法。 - 【請求項32】 基板本体を貫通電極が貫通した半導体
装置の製造方法であって、 絶縁膜である埋め込み酸化膜を有する前記基板本体の裏
面を所定厚に削除する工程と、 前記基板本体の表面から前記埋め込み酸化膜を超えて孔
を形成する工程と、 前記孔内に導電性材料を埋め込み前記貫通電極を形成す
る工程と、 前記基板本体の裏面を、前記貫通電極の端部を突出さ
せ、かつ前記埋め込み酸化膜を露出するように削除する
工程と、 を備えた半導体装置の製造方法。 - 【請求項33】 基板本体は、SOIウエハで構成され
ている請求項31または請求項32に記載の半導体装置
の製造方法。 - 【請求項34】 基板本体は、極薄の半導体層を絶縁基
板に貼った貼り合せ型SOIウエハである請求項31ま
たは請求項32に記載の半導体装置の製造方法。 - 【請求項35】 基板本体は、TFT基板である請求項
31または請求項32に記載の半導体装置の製造方法。 - 【請求項36】 支持板基材は金属で構成され、支持板
基材を陰極とする電気めっきにより貫通電極を形成する
請求項31ないし請求項35の何れかに記載の半導体装
置の製造方法。 - 【請求項37】 支持板基材の表面に金属からなる中間
膜を堆積した支持板を形成し、前記中間膜を陰極とする
電気めっきにより貫通電極を形成する請求項31ないし
請求項35の何れかに記載の半導体装置の製造方法。 - 【請求項38】 支持板基材は、貫通電極の端面を研削
により平坦化し、その後エッチングにより削除される請
求項27ないし請求項31、請求項33ないし請求項3
7の何れかに記載の半導体装置の製造方法。 - 【請求項39】 支持板基材は、貫通電極が露出する手
前で研削を停止し、その後絶縁膜に達するまでエッチン
グにより削除される請求項27ないし請求項31、請求
項33ないし請求項37の何れかに記載の半導体装置の
製造方法。 - 【請求項40】 支持板基材は、エッチングにより削除
される請求項27ないし請求項31、請求項33ないし
請求項37の何れかに記載の半導体装置の製造方法。 - 【請求項41】 接合は、陽極接合である請求項27、
29、31、請求項33ないし請求項40の何れかに記
載の半導体装置の製造方法。 - 【請求項42】 接着剤は、ポリイミド樹脂である請求
項28または請求項30に記載の半導体装置の製造方
法。 - 【請求項43】 支持板基材はシリコンウエハで構成さ
れ、中間膜はアルミニウムで構成され、また絶縁膜はシ
リコン酸化膜で構成されている請求項27に記載の半導
体装置の製造方法。 - 【請求項44】 支持板基材はアルミニウムで構成され
ている請求項28ないし請求項31、請求項33ないし
請求項43の何れかに記載の半導体装置の製造方法。 - 【請求項45】 請求項1ないし請求項44の何れかに
記載の半導体装置の製造方法で製造された複数個の半導
体装置を互いに突起電極が接続するように積層して構成
された電子機器。 - 【請求項46】 請求項1ないし請求項44の何れかに
記載の半導体装置の製造方法で製造された半導体装置の
少なくとも一方の面に、少なくとも貫通電極および突起
電極の一方に受動素子を搭載した回路基板を接続して構
成された電子機器。 - 【請求項47】 請求項1ないし請求項44の何れかに
記載の半導体装置の製造方法で製造された半導体装置の
両面が、少なくとも貫通電極および突起電極の一方に接
続された第1の回路基板及び第2の回路基板により挟ま
れて構成された電子機器。 - 【請求項48】 請求項1ないし請求項44の何れかに
記載の半導体装置の製造方法で製造された半導体装置を
回路基板のコアに埋め込み、回路基板の両面に形成した
配線を少なくとも貫通電極および突起電極の一方に接続
されて構成された電子機器。 - 【請求項49】 所定機能を構成する回路素子部を一主
面上に形成した半導体基板において、回路形成面からこ
の回路形成面の反対側の面に達する貫通孔を有し、この
貫通孔に沿って導電路を有し、この導電路の周囲を取り
囲む絶縁材料を有するものにおいて、隣接する前記導電
路間にはこの絶縁材料以外介在しないことを特徴とする
半導体装置。 - 【請求項50】 回路形成面からほぼ垂直に延びて貫通
した孔が形成された基板本体と、前記孔を貫通している
とともに前記基板本体の両面の少なくとも一方から端部
が突出した貫通電極と、この貫通電極の周面に形成され
た貫通絶縁膜と、前記基板本体から前記貫通電極が突出
した側の基板本体の面に前記貫通絶縁膜と垂直に交差し
て形成された絶縁膜とを備えた半導体装置。 - 【請求項51】 基板本体から貫通し、基板本体から端
部が突出した貫通電極の端面は、基板本体の回路形成面
とほぼ平行で、かつ平坦な面である請求項50に記載の
半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002113368A JP4020367B2 (ja) | 2001-04-17 | 2002-04-16 | 半導体装置の製造方法 |
US10/405,462 US6943056B2 (en) | 2002-04-16 | 2003-04-03 | Semiconductor device manufacturing method and electronic equipment using same |
TW092107728A TWI223391B (en) | 2001-04-17 | 2003-04-04 | Semiconductor device manufacturing method and electronic equipment using same |
DE10315780.8A DE10315780B4 (de) | 2002-04-16 | 2003-04-07 | Herstellungsverfahren für Halbleitervorrichtungen |
KR1020030021750A KR100637287B1 (ko) | 2002-04-16 | 2003-04-07 | 반도체장치의 제조방법과 이것을 사용한 전자기기 |
US11/207,898 US8093701B2 (en) | 2002-04-16 | 2005-08-22 | Semiconductor device manufacturing method and electronic equipment using same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-117828 | 2001-04-17 | ||
JP2001117828 | 2001-04-17 | ||
JP2002113368A JP4020367B2 (ja) | 2001-04-17 | 2002-04-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003007909A true JP2003007909A (ja) | 2003-01-10 |
JP4020367B2 JP4020367B2 (ja) | 2007-12-12 |
Family
ID=26613682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002113368A Expired - Fee Related JP4020367B2 (ja) | 2001-04-17 | 2002-04-16 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4020367B2 (ja) |
TW (1) | TWI223391B (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258157A (ja) * | 2002-02-28 | 2003-09-12 | Toppan Printing Co Ltd | チップサイズパッケージの製造方法 |
JP2007012896A (ja) * | 2005-06-30 | 2007-01-18 | Sanyo Electric Co Ltd | 回路基板、回路基板の製造方法および半導体装置 |
US7262486B2 (en) | 2004-06-30 | 2007-08-28 | Nec Electronics Corporation | SOI substrate and method for manufacturing the same |
JP2008108764A (ja) * | 2006-10-23 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US7436069B2 (en) | 2004-12-02 | 2008-10-14 | Nec Electronics Corporation | Semiconductor device, having a through electrode semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode |
US7504722B2 (en) * | 2004-05-24 | 2009-03-17 | Sanyo Electric Co., Ltd. | Semiconductor device with slanting side surface for external connection |
JP2009094451A (ja) * | 2007-10-09 | 2009-04-30 | Nepes Corp | 耐クラック性半導体パッケージ及びその製造方法 |
JP2010532562A (ja) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | 低抵抗のウエハ貫通ビア |
WO2011089677A1 (ja) * | 2010-01-20 | 2011-07-28 | パナソニック株式会社 | 半導体装置の製造方法 |
JP2012009808A (ja) * | 2010-06-28 | 2012-01-12 | Headway Technologies Inc | 積層半導体基板および積層チップパッケージ並びにこれらの製造方法 |
US8168458B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices |
US8426948B2 (en) | 2010-08-02 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor wafer, laminated chip package and method of manufacturing the same |
US8552534B2 (en) | 2011-11-01 | 2013-10-08 | Headway Technologies, Inc. | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5609144B2 (ja) * | 2010-02-19 | 2014-10-22 | ソニー株式会社 | 半導体装置および貫通電極のテスト方法 |
CN103187398B (zh) * | 2011-12-30 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔检测结构及检测方法 |
-
2002
- 2002-04-16 JP JP2002113368A patent/JP4020367B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-04 TW TW092107728A patent/TWI223391B/zh not_active IP Right Cessation
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258157A (ja) * | 2002-02-28 | 2003-09-12 | Toppan Printing Co Ltd | チップサイズパッケージの製造方法 |
US7504722B2 (en) * | 2004-05-24 | 2009-03-17 | Sanyo Electric Co., Ltd. | Semiconductor device with slanting side surface for external connection |
US7262486B2 (en) | 2004-06-30 | 2007-08-28 | Nec Electronics Corporation | SOI substrate and method for manufacturing the same |
US7811920B2 (en) | 2004-12-02 | 2010-10-12 | Nec Electronics Corporation | Semiconductor device having a through electrode, semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode |
US7436069B2 (en) | 2004-12-02 | 2008-10-14 | Nec Electronics Corporation | Semiconductor device, having a through electrode semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode |
JP2007012896A (ja) * | 2005-06-30 | 2007-01-18 | Sanyo Electric Co Ltd | 回路基板、回路基板の製造方法および半導体装置 |
JP2008108764A (ja) * | 2006-10-23 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP4743631B2 (ja) * | 2006-10-23 | 2011-08-10 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP2010532562A (ja) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | 低抵抗のウエハ貫通ビア |
US8871641B2 (en) | 2007-07-05 | 2014-10-28 | ÅAC Microtec AB | Low resistance through-wafer via |
JP2009094451A (ja) * | 2007-10-09 | 2009-04-30 | Nepes Corp | 耐クラック性半導体パッケージ及びその製造方法 |
US8168458B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices |
WO2011089677A1 (ja) * | 2010-01-20 | 2011-07-28 | パナソニック株式会社 | 半導体装置の製造方法 |
JP2012009808A (ja) * | 2010-06-28 | 2012-01-12 | Headway Technologies Inc | 積層半導体基板および積層チップパッケージ並びにこれらの製造方法 |
US8426946B2 (en) | 2010-06-28 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor substrate, laminated chip package and method of manufacturing the same |
US8426948B2 (en) | 2010-08-02 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor wafer, laminated chip package and method of manufacturing the same |
US8552534B2 (en) | 2011-11-01 | 2013-10-08 | Headway Technologies, Inc. | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TWI223391B (en) | 2004-11-01 |
TW200401400A (en) | 2004-01-16 |
JP4020367B2 (ja) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100637287B1 (ko) | 반도체장치의 제조방법과 이것을 사용한 전자기기 | |
JP4694305B2 (ja) | 半導体ウエハの製造方法 | |
EP1662564B1 (en) | Semiconductor package and manufacturing method thereof | |
KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4246132B2 (ja) | 半導体装置およびその製造方法 | |
KR100653294B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5183708B2 (ja) | 半導体装置およびその製造方法 | |
KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
US20090189256A1 (en) | Manufacturing process of semiconductor device and semiconductor device | |
KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8759685B2 (en) | Wiring substrate and method of manufacturing the wiring substrate | |
JP2003007909A (ja) | 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器 | |
TWI390688B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
JP2004343088A (ja) | 半導体装置及びその製造方法 | |
US10651374B2 (en) | Semiconductor device, and method for manufacturing the same | |
Premachandran et al. | A vertical wafer level packaging using through hole filled via interconnects by lift off polymer method for mems and 3d stacking applications | |
JP2007287901A (ja) | 半導体装置およびその製造方法 | |
JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
KR100636780B1 (ko) | 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판 | |
JP3687436B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040608 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041027 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070921 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |