JP3687436B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3687436B2 JP3687436B2 JP24161899A JP24161899A JP3687436B2 JP 3687436 B2 JP3687436 B2 JP 3687436B2 JP 24161899 A JP24161899 A JP 24161899A JP 24161899 A JP24161899 A JP 24161899A JP 3687436 B2 JP3687436 B2 JP 3687436B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- semiconductor chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置またはその製造方法、回路基板ならびに電子機器に係り、特に半導体チップに形成された絶縁膜を折り曲げて半導体チップおよび絶縁膜を積層させた構造を持つものに関する。
【０００２】
【従来の技術】
半導体装置においては、従来からインターポーザと呼ばれる絶縁膜である基板の片面または両面に半導体チップを実装し、この絶縁膜を複数枚積積して貼り合わせるスタッキング構造を有する半導体装置が開発されてきた。このような装置の一例として、特許公報に掲載された特許第２８７０５３０号の発明が挙げられる。すなわち、同じ配線構造を有する複数のインターポーザに半導体チップを設け、これらの半導体チップの電極と接続された配線に電極パッドとバンプを設け、インターポーザ同士を相互に接続するものである。
【０００３】
しかし、このような構造においては、絶縁膜間の電気的接続を確保するために複雑な製造工程を要することになる。そこで、特開平１０−２４２３７９号の発明のように、配線パターンを形成した絶縁フィルムテープに半導体チップを貼り付け、次に、この絶縁フィルムテープを折り曲げて半導体チップおよび絶縁膜である絶縁フィルムテープを積層させ、積層させた状態で接着する方法が開発されている。
【０００４】
【発明が解決しようとする課題】
ところが、上述のように、基板や絶縁フィルムテープである絶縁膜に半導体チップを貼り付け、この絶縁膜を折り曲げてスタッキング構造とした場合、絶縁膜間を電気的に接続するための工程は不要になるが、絶縁膜に半導体チップを貼り付ける工程は残る。
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、絶縁膜を折り曲げてスタッキング構造を設けるものに関して、半導体チップを個別に絶縁膜に貼り付ける工程が不要な半導体装置を提供することを目的としている。
【０００５】
本発明においては、複数個の半導体チップを形成された基板を折り曲げることにより半導体チップを積層するので、半導体チップの個数に比して実装面積を小さくすることができる。
【０００６】
なお、基板の材料としては、柔軟性、耐熱性が高い材料、例えばポリイミド、ＢＣＢ（Benzocyclobutene）などの樹脂が好ましい。
【００１４】
本発明は、電極を有する複数の半導体チップ上に基板が配置されてなる半導体装置の製造方法において、前記複数の半導体チップが形成されてなる半導体ウェハーの第１の面に絶縁部材からなる基板を設ける工程と、前記第１の面と対向する面とは反対側の前記基板の面に、前記電極と電気的に接続される配線パターンを形成する工程と、前記半導体ウェハーに形成されてなる複数の半導体チップを所定の個数毎に分離する工程と、前記半導体チップが形成されてなる前記基板の領域以外で前記基板を折り曲げ、前記複数の半導体チップを積層する工程と、を少なくとも有し、各工程をこの工程順で行う構成とした。
【００１５】
このように構成した本発明においては、半導体ウェハーから半導体チップを断裁する前に、基板を半導体ウェハーの表面に貼り付けするので、半導体チップを基板に貼り付けるための工程を別途設ける必要がない。また、半導体ウェハーに絶縁膜を貼り付けた状態で半導体ウェハーを断裁するので、断裁に起因する半導体ウェハーおよび半導体チップの欠け、ひび割れなどの破損を低減することができる。
【００１６】
また、上記の半導体装置の製造方法において、所定の個数毎に分離された前記半導体チップ間に位置する半導体ウェハーを除去することにしても良い。
【００１８】
また、上記の半導体装置の製造方法において、前記配線パターンを形成した後、前記配線パターンに接続してなる外部電極を形成することにしても良い。
【００１９】
さらに、複数の半導体チップが基板上に配置されてなる半導体装置の製造方法において、前記複数の半導体チップが形成されてなる半導体ウェハーの第１の面に絶縁部材からなる基板を配置する工程と、前記半導体ウェハーのうち前記半導体チップ以外の所定の部分を除去する工程と、前記複数の半導体チップを所定の個数毎に分離する工程と、前記半導体チップが形成された基板以外の領域で前記基板を折り曲げる工程と、を少なくとも有する構成とした。
【００２０】
また、上記の半導体装置の形成方法において、前記半導体ウェハーのうち半導体チップ以外の所定の部分を除去する工程は、 前記半導体チップ上にレジストを形成する第１の工程と、半導体ウェハーのうちレジストが形成された領域以外の所定の領域をエッチングする第２の工程と、前記レジストを除去する第３の工程と、からなるものとしても良い。
【００２１】
また、上記の半導体装置の形成方法において、前記半導体ウェハーのうち半導体チップ以外の所定の部分を除去する工程は、前記半導体ウェハーの一部を除去する第１の工程と、半導体チップ上にレジストを形成する第２の工程と、前記半導体ウェハーの一部を更に除去する第３の工程と、からなるものとしても良い。
【００２２】
また、上記の半導体装置の形成方法において、前記基板を折り曲げた折り曲げ部は複数形成されてなり、複数の折り曲げ部のうち第１の折り曲げ部と第２の折り曲げ部はほぼ直行して形成されてなるものとしても良い。
【００２６】
【発明の実施の形態】
以下に、本発明に係る半導体装置およびその製造方法、回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２７】
図１は、本発明の実施の形態に係る半導体装置の説明図であり、（１）はスタッキング構造を形成する部分の製造方法を示す説明図であり、（２）はスタッキング構造の構成を示す断面図である。また、図２は、本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（１）であり、図３は、本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（２）である。また、図４は、 本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（３）であり、図５は、本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（４）である。また、図６は、半導体チップを断裁する工程を説明する断面図であり、図７は、接着剤の塗布（貼り付け）方法の説明図である。さらに、図８は、外部電極を各半導体チップに対応して設けた場合の接着剤の設け方の説明図であり、図９は、外部電極の形成方法を示す説明図である。くわえて、図１０は、本発明の実施の形態の変形例を示す説明図であり、図１１は、本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。さらに、図１２は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（１）である。また、図１３は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（２）である。
【００２８】
まず、本発明の実施の形態についてその構成の概略を説明する。この実施の形態においては、図１（１）の（ａ）、（ｂ）に示すように、まず、半導体チップ（ダイ）２０を形成した半導体ウェハー５０の表面上に後述する方法により絶縁膜３０を設ける。そして、個々の半導体チップ間のダイシングストリート部分をダイシングやエッチング等により除去し、さらに、１つの半導体装置のスタッキング構造を構成する半導体チップ２０毎に絶縁膜３０を断裁し、（ｃ）に示すスタッキング構造の構成部１０を作成する。
【００２９】
さらに、図１（２）に示すように、絶縁膜３０を折り曲げて、半導体チップ２０が積層されるようなスタッキング構造を形成する。絶縁膜としては、折り曲げ可撓性を有するポリイミド、ＢＣＢ（Benzocyclobutene）樹脂などが好適である。もしくは、折り曲げ部のみ樹脂として、他はＳｉＯ2、ＳｉＮなどの無機物の絶縁膜としても良い。くわえて、このスタッキング構造が保持されるように、絶縁膜３０を折り曲げた状態において相対向する半導体チップ２０同士および絶縁膜３０同士の間に接着剤６４を設ける。このようにして、スタッキング構造を持つ半導体装置１０を製造するものである。したがって、半導体ウェハーの処理工程のみでスタッキング構造を形成することができ、半導体チップを個別に絶縁膜に実装する工程を必要としないものである。
【００３０】
なお、この図においては、１つのスタッキング構造を構成する半導体チップを４個としたが、この個数に限られるものではなく、以下に説明する方法によりスタッキングが可能であれば何個であっても良い。
【００３１】
次に、本実施の形態に係る絶縁膜を半導体ウェハー上に設ける工程について、図２から図５にしたがって詳しく説明する。以下の説明では、絶縁膜をポリイミドとした場合について述べる。
【００３２】
図２の（Ａ）は、半導体チップ形成部５８とその周囲（この図では左右両端）に設けられたダイシングストリート５４を表している。まず、この図に示すように、半導体ウェハー５０の表面全体に感光性のポリイミド樹脂をスピンコーティング法などにより塗布する。これによりポリイミド樹脂製の基板３２が形成される。なお、基板３２は、１〜１００μｍの範囲、更に好ましくは１０μｍ程度の厚みで形成されることが望ましい。また、スピンコーティング法では、無駄になるポリイミド樹脂が多いので、ポンプによって帯状にポリイミド樹脂を吐出する装置を使用してもよい。さらに、ポリイミド樹脂を１〜１００μｍの範囲の厚みで塗布できるのならば、他の方法または装置を使用しても良い。また、基板３２は、他の可撓性を有する材料により形成することもできる。
【００３３】
次に、図２の（Ｂ）に示すように、基板３２に電極５６に対するコンタクトホール３６を形成する。具体的には、露光、現像および焼成処理を基板３２に施すことによって、電極５６の付近からポリイミド樹脂を除去し、基板３２にコンタクトホール３６を形成する。なお、コンタクトホール３６は、その周側壁を、テーパを付けて形成するものとしたが、垂直なものとしても良い。また、ここでは図示しないが、電極５６の表面をＯ2プラズマ処理すれば、たとえ電極５６の表面にポリイミド樹脂がわずかに残っていても、そのポリイミド樹脂を完全に除去することができる。
【００３４】
さらに、ここでは、基板３２が電極５６に重なった状態で残らないように、コンタクトホール３６を電極５６よりも大きく形成するものとした。これは、基板３２が電極５６に重ならないようにすることで、次工程以降で設けられる配線用の金属と電極５６との電気的な導通を良好にすることを目的としている。しかしながら、電極５６の外周付近に基板３２が重なっていても、電極５６の一部が露出していれば、重なった部分をすべて除去しなくとも良い。この場合には、次工程以降に基板３２の表面に形成される配線パターンの屈曲する部分の数が減るので断線等による配線信頼性の低下を防止できる。くわえて、基板３２の表面に後述するクローム層との密着性を高めるために、基板３２の表面を荒らすことが好ましい。Ｏ2、ＣＦ4などのプラズマにさらすドライ処理や、酸又はアルカリによるウエット処理を行うことで、基板３２の表面を荒らすことができる。
【００３５】
次に、図２の（Ｃ）に示すように、スパッタリングによって半導体ウェハー５０の表側全体に、つまり基板３２および電極５６の表面ならびに露出した半導体ウェハーの表面にクローム（Ｃｒ）層３８を形成する。クロームは、ポリイミド樹脂との密着性が良い。なお、クロームの代わりに他の金属、特に基板の折り曲げに対応可能であるところの、アルミニウムもしくはアルミシリコン等のアルミニウム合金、または銅合金もしくは銅、さらには金のような延展性(延びる性質)のある金属を使用しても良い。
【００３６】
次に、図２の（Ｄ）に示すように、クローム層３８の上に、フォトレジストを塗布してレジスト層６０を形成する。次に、図２の（Ｅ）に示すように、露光、現像および焼成処理によって、レジスト層６０の一部を除去する。残されたレジスト層６０は、配線パターンに対応するように形成される。続けて、レジスト層６０をマスクとしてクローム層３８をエッチングし、レジスト層６０を剥離する。
【００３７】
このようにして、図３の（Ａ）に示すように、エッチングされたクローム層により配線パターン３４が形成される。なお、詳細な点は後述するが、この配線パターン３４は、同一の半導体装置に実装される他の半導体チップ形成部（図示せず）の電極に接続されている。さらに、図３の（Ｂ）に示すように、少なくとも配線パターン３４を含む表面に露出した層の上に銅（Ｃｕ）で下地層４２をスパッタリングにより形成する。下地層４２は、外部電極を形成するための下地層となる。なお、銅の代わりにニッケル（Ｎｉ）を使用しても良い。
【００３８】
次に、図３の（Ｃ）に示すように、下地層４２の上にレジスト層６２を形成する。さらに、図３の（Ｄ）に示すように、レジスト層６２の一部を、露光、現像および焼成処理して除去する。そうすると、基板３２の上方であって、かつ、クローム層３８の上方に位置するレジスト層６２の少なくとも一部が除去される。次に、図３の（Ｅ）に示すように、レジスト層６２が部分的に除去された領域に、台座４４を形成する。台座４４は、銅メッキにより形成され、その上にハンダボールを形成するためのものである。よって、台座４４は、下地層４２の上に形成され、この下地層４２およびクローム層３８を介して電極５６と導通されるものである。
【００３９】
次に、図４の（Ａ）に示すように、台座４４の上に、外部電極としてのハンダボールになるハンダ４６を厚層状に形成する。ハンダ２６は、電解メッキや印刷等により形成される。なお、ハンダ４６の厚みは、ハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。さらに、図４の（Ｂ）に示すように、（Ａ）に示したレジスト層６２を剥離し、下地層４２をエッチングする。そうすると、図４の（Ｃ）に示すように、台座４４がマスクとなって、この台座４４の下の部分のみに下地層４２が残る。
【００４０】
そして、図４の（Ｄ）に示すように、ウェットバックにより台座４４の上のハンダ４６を、少なくとも半分以上が球状のボールにして、ハンダボール４８とする。なお、台座およびハンダボールについては、すべての半導体チップ形成部に対応して設けるほかに、後述するように、スタッキング構造を形成した状態において、最下部に位置する半導体チップに対応するもののみ設けるものとしても良い。なお、外部電極は、ハンダボールに限られるものではなく、スタッドバンプなどでも良い。
【００４１】
さらに、図５の（Ａ）に示すように、半導体ウェハー５０の表面全体に感光性のソルダレジスト層５２を塗布により形成する。そして、露光、現像および焼成処理を行って、ソルダレジスト層５２のうち、ハンダボール４８を覆っている部分及びその付近の領域を除去する。図５の（Ｂ）に示すように、残されたソルダレジスト層５２は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。
【００４２】
以上の工程によって絶縁膜を形成すると、各半導体チップ形成部に設けられた電極は、外部電極と電気的に接続された状態になる。なお、以上の絶縁膜の形成方法によれば、すべての半導体チップ形成部に対応して外部電極を設けることになるが、図９に示すように、スタッキング構造を構成した際に最下層に位置する半導体チップに対応するもののみに外部電極を形成するものとしても良い。具体的には、（Ａ）に示すように、すべての半導体チップ形成部に外部電極４０を設けるのではなく、（Ｂ）に示すように、絶縁膜３０を折り曲げてスタッキング構造を構成した時に（図１（２）参照）、最下層となる半導体チップ形成部６６にのみ外部電極４０を設ける。なお、この場合には、外部電極４０と、最下層となる半導体チップ形成部６６以外の半導体チップ形成部の電極とは、絶縁膜中もしくは上に形成された配線パターンを介して電気的に接続されるものとする。
【００４３】
このように、最下層となる半導体チップ形成部６６にのみ外部電極４０を設けると、図８に示すように、絶縁膜３０を折り畳んでスタッキング構造の形成した時に、相対向する外部電極４０同士の間に絶縁物６８を介在させるなどの絶縁対策が不要となる。なお、絶縁膜、配線パターン、外部電極の形成方法は、上記以外のどのような方法でも構わない。
【００４４】
続いて、以上の工程によって絶縁膜を設けた半導体ウェハーから半導体装置のスタッキング構造を形成する工程について図６から図８にしたがって説明する。
【００４５】
まず、半導体ウェハーの半導体チップ形成部を各半導体チップ毎に断裁する工程について述べる。各半導体チップ毎に断裁する方法は、以下の２つの方法のいずれかにより行う。第１の方法としては、図６（１）の（Ａ）に示すように、半導体ウェハーの絶縁膜を設けていない側の面、つまり半導体ウェハーの裏面にフォトレジストを塗布してレジスト層６０を形成する。次に、露光、現像および焼成処理を行って、レジスト層６０のうち、半導体ウェハー５０のダイシングストリート５４を覆っている部分を除去する。続けて、（Ｂ）に示すように、レジスト層６０をマスクとしてダイシングストリート５４の部分をエッチングする。最後に、（Ｃ）に示すように、レジスト層６０を剥離する。
【００４６】
なお、このエッチングにおいては、ポリイミド樹脂等で形成された絶縁膜３０を損傷しないことが望ましい。エッチングとしては、ドライによる方法とウェットによる方法とがある。ドライエッチングの例としては、ＣＦ4などのガスでドライエッチャーにて行う。ウェットエッチングの方法としては、ＫＯＨ等のアルカリ溶液による方法がある。加工面以外のダメージを防止するため、他の面をレジストで覆っておいた方が良い。また、絶縁膜の裏面がエッチストッパーとなるように、エッチング選択比の高い（エッチングされにくい）物質を予め絶縁膜の下に形成しても良い。そうすると、絶縁膜３０に損傷を与えることがないので好適である。
【００４７】
また、第２の方法としては、図６（２）の（Ａ）に示すように、半導体ウェハーのダイシングストリート５４の部分をダイシングによって半導体ウェハー５０の厚さの半分程度を除去する。次に、（Ｂ）に示すように、フォトレジストを塗布してレジスト層６０を形成する。次に、露光、現像および焼成処理を行って、レジスト層６０のうちダイシングストリート５４を覆っている部分を除去する。続けて、（Ｃ）に示すように、レジスト層６０をマスクとしてダイシングストリート５４の部分をエッチングする。エッチングの方法は、上記と同様である。最後に、（Ｄ）に示すように、レジスト層６０を剥離する。
【００４８】
第２の方法は、第１の方法に比べると、工程数は増えるが、ダイシングによってダイシングストリートを半導体ウェハーの半分程度まで除去するので、半導体チップの断裁に係る時間を第１の方法よりも短縮することが可能である。なお、ダイシングによって除去する厚さは、半導体ウェハーの半分程度に限られるものではなく、使用するダイサーの精度によって決めれば良く、高精度のダイサーであれば、当然もっと薄くまで除去しても良い。その方がエッチング量が少なくても済むので、他へのダメージが少ない。また、より高度なダイサーを使用できれば、エッチング工程を廃止しても良い。
【００４９】
次に、半導体装置のスタッキング構造の構成部を形成し、この構造部から半導体装置を形成する工程について述べる。まず、図７に示すように、絶縁膜３０と各半導体チップ２０とが一体になった状態において、半導体装置のスタッキング構造を構成する半導体チップの個数に合わせて絶縁膜３０を断裁する。例えば、この図に示したように、横方向に並んだ４個の半導体チップ２０によって１つのスタッキング構造を構成するのであれば、横方向に並んだ４個の半導体チップ２０ごとに絶縁膜を断裁して行く。そして、半導体チップ２０の裏面と、絶縁膜３０のうち、図１（２）のように折り曲げた状態において互いに貼り合わされる部分に接着剤６４を設ける。
【００５０】
なお、半導体装置のスタッキング構造を構成する半導体チップの個数は、４個に限られるものではなく、後述するスタッキング構造を構成することが可能であるならば何個でも良い。また、絶縁膜の断裁は、１列に並んだ形態に限られるものではなく、例えば、図１０の（Ａ）および（Ｂ）に示すように、Ｌ型やクランク型の形態であっても良い。このような場合、半導体ウェハーの周辺部など、すべての半導体チップが１列に並んだ状態で断裁できない場合でも、スタッキング構造を構成可能に断裁できる。
【００５１】
なお、接着剤６４は、シート状であっても、ペースト状でも良いし、粘着剤であっても良い。マザーボードへの実装工程のリフローなどにも耐えられるように、熱硬化性エポキシ、熱可塑性ポリイミドなどの樹脂が望ましい。また、図８に示すように、絶縁膜３０を互いに貼り合わせる部分については、外部電極４０同士が接触して短絡状態にならないように、絶縁対策を行う必要がある。具体的には、接着剤６４を絶縁性の高いものとするか、あるいは絶縁物６８を外部電極４０の間に介在させるなどの構成とする。なお、前述したように、最下層となる半導体チップ形成部にのみ外部電極を設ける場合は、この絶縁対策は必要ない。さらに、スタッキング構造全体を機械的に、例えば、バンド、熱収縮フィルムなどで囲うようにして固定しても良い。
【００５２】
ところで、絶縁膜３０をスタッキング構造を構成する半導体チップ群ごとに断裁した後に、これらの半導体チップのいずれかに不良が発見された場合は、その半導体チップ群のすべてが半導体装置の製造に利用できないものとなってします。そこで、半導体ウェハー上に絶縁膜を形成する前に、各半導体チップ形成部に対して電気的特性の検査を行い、不良が発見されたものについては、それを除外して絶縁膜３０の断裁を行うことが好ましい。
【００５３】
以上のように、スタッキング構造の構成部に接着剤を設けたならば、図１（２）に示すように、絶縁膜を折り曲げてスタッキング構造を形成する。
【００５４】
以上のように、本発明においては、絶縁膜、特にインターポーザに適するものを複数枚利用する半導体装置において、アライメントのための工程を特段に設けることなく各絶縁膜を所定の位置に積層することが容易にできる。
【００５５】
なお、絶縁膜については、前述の実施の形態において説明したものの他に、予め配線パターンを形成した基板を半導体ウェハーに貼り付けることにより設けても良い。
【００５６】
さらに、外部電極は、半導体チップの直下ではなく、半導体チップの側方の絶縁膜上もしくは中の配線パターンから直接取り出すようにしても良い。この場合、外部電極はコネクタ状に形成されていればより使い勝手が良い。この場合、配線パターンと半導体チップとの接続以降がウェハー一括処理によって行われることになる。
【００５７】
また、図１１には、本発明の実施の形態に係る半導体装置１１０を実装した回路基板１００を示している。回路基板１００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１０の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【００５８】
なお、半導体装置１１０は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００５９】
そして、この回路基板１００を備える電子機器の一例として、図１２にノート型パーソナルコンピュータ１２０を示した。さらに、図１３に示す携帯電話１３０にも好適に用いることができる。
【００６０】
【発明の効果】
以上に説明したように、本発明によれば、複数個の半導体チップが基板上に形成されてなる半導体装置において、前記基板は絶縁部材により形成されてなり、前記半導体チップが位置する前記基板以外の領域で前記基板が折り曲げられ、前記半導体チップ同士が積層されてなる構成としているため、アライメントのための工程を設ける必要がなく、半導体装置の製造工程数を減らすことができる。ひいては、半導体装置や電子機器のコストダウンにも寄与する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の説明図であり、（１）はスタッキング構造を形成する部分の製造方法を示す説明図であり、（２）はスタッキング構造の構成を示す断面図である。
【図２】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（１）である。
【図３】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（２）である。
【図４】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（３）である。
【図５】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（４）である。
【図６】半導体チップを断裁する工程を説明する断面図である。
【図７】接着剤の塗布（貼り付け）方法の説明図である。
【図８】外部電極を各半導体チップに対応して設けた場合の接着剤の設け方の説明図である。
【図９】外部電極の形成方法を示す説明図である。
【図１０】本発明の実施の形態の変形例を示す説明図である。
【図１１】本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。
【図１２】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（１）である。
【図１３】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（２）である。
【符号の説明】
１０ スタッキング構造の構成部
１０ａ スタッキング構造の構成部のチップ側面
１０ｂ スタッキング構造の構成部の絶縁膜側面
２０ 半導体チップ
３０ 絶縁膜
３２ 基板
３４ 配線パターン
３６ コンタクトホール
３８ クローム層
４０ 外部電極
４２ 下地層
４４ 台座
４６ ハンダ
４８ ハンダボール
５０ 半導体ウェハー
５２ ソルダレジスト層
５４ ダイシングストリート
５６ 電極
５８ 半導体チップ形成部
６０ レジスト層
６２ レジスト層
６４ 接着剤
６６ 最下層となる半導体チップ形成部
６８ 絶縁物
１００ 回路基板
１１０ 半導体装置
１２０ ノート型パーソナルコンピュータ
１３０ 携帯電話
【発明の属する技術分野】
本発明は、半導体装置またはその製造方法、回路基板ならびに電子機器に係り、特に半導体チップに形成された絶縁膜を折り曲げて半導体チップおよび絶縁膜を積層させた構造を持つものに関する。
【０００２】
【従来の技術】
半導体装置においては、従来からインターポーザと呼ばれる絶縁膜である基板の片面または両面に半導体チップを実装し、この絶縁膜を複数枚積積して貼り合わせるスタッキング構造を有する半導体装置が開発されてきた。このような装置の一例として、特許公報に掲載された特許第２８７０５３０号の発明が挙げられる。すなわち、同じ配線構造を有する複数のインターポーザに半導体チップを設け、これらの半導体チップの電極と接続された配線に電極パッドとバンプを設け、インターポーザ同士を相互に接続するものである。
【０００３】
しかし、このような構造においては、絶縁膜間の電気的接続を確保するために複雑な製造工程を要することになる。そこで、特開平１０−２４２３７９号の発明のように、配線パターンを形成した絶縁フィルムテープに半導体チップを貼り付け、次に、この絶縁フィルムテープを折り曲げて半導体チップおよび絶縁膜である絶縁フィルムテープを積層させ、積層させた状態で接着する方法が開発されている。
【０００４】
【発明が解決しようとする課題】
ところが、上述のように、基板や絶縁フィルムテープである絶縁膜に半導体チップを貼り付け、この絶縁膜を折り曲げてスタッキング構造とした場合、絶縁膜間を電気的に接続するための工程は不要になるが、絶縁膜に半導体チップを貼り付ける工程は残る。
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、絶縁膜を折り曲げてスタッキング構造を設けるものに関して、半導体チップを個別に絶縁膜に貼り付ける工程が不要な半導体装置を提供することを目的としている。
【０００５】
本発明においては、複数個の半導体チップを形成された基板を折り曲げることにより半導体チップを積層するので、半導体チップの個数に比して実装面積を小さくすることができる。
【０００６】
なお、基板の材料としては、柔軟性、耐熱性が高い材料、例えばポリイミド、ＢＣＢ（Benzocyclobutene）などの樹脂が好ましい。
【００１４】
本発明は、電極を有する複数の半導体チップ上に基板が配置されてなる半導体装置の製造方法において、前記複数の半導体チップが形成されてなる半導体ウェハーの第１の面に絶縁部材からなる基板を設ける工程と、前記第１の面と対向する面とは反対側の前記基板の面に、前記電極と電気的に接続される配線パターンを形成する工程と、前記半導体ウェハーに形成されてなる複数の半導体チップを所定の個数毎に分離する工程と、前記半導体チップが形成されてなる前記基板の領域以外で前記基板を折り曲げ、前記複数の半導体チップを積層する工程と、を少なくとも有し、各工程をこの工程順で行う構成とした。
【００１５】
このように構成した本発明においては、半導体ウェハーから半導体チップを断裁する前に、基板を半導体ウェハーの表面に貼り付けするので、半導体チップを基板に貼り付けるための工程を別途設ける必要がない。また、半導体ウェハーに絶縁膜を貼り付けた状態で半導体ウェハーを断裁するので、断裁に起因する半導体ウェハーおよび半導体チップの欠け、ひび割れなどの破損を低減することができる。
【００１６】
また、上記の半導体装置の製造方法において、所定の個数毎に分離された前記半導体チップ間に位置する半導体ウェハーを除去することにしても良い。
【００１８】
また、上記の半導体装置の製造方法において、前記配線パターンを形成した後、前記配線パターンに接続してなる外部電極を形成することにしても良い。
【００１９】
さらに、複数の半導体チップが基板上に配置されてなる半導体装置の製造方法において、前記複数の半導体チップが形成されてなる半導体ウェハーの第１の面に絶縁部材からなる基板を配置する工程と、前記半導体ウェハーのうち前記半導体チップ以外の所定の部分を除去する工程と、前記複数の半導体チップを所定の個数毎に分離する工程と、前記半導体チップが形成された基板以外の領域で前記基板を折り曲げる工程と、を少なくとも有する構成とした。
【００２０】
また、上記の半導体装置の形成方法において、前記半導体ウェハーのうち半導体チップ以外の所定の部分を除去する工程は、 前記半導体チップ上にレジストを形成する第１の工程と、半導体ウェハーのうちレジストが形成された領域以外の所定の領域をエッチングする第２の工程と、前記レジストを除去する第３の工程と、からなるものとしても良い。
【００２１】
また、上記の半導体装置の形成方法において、前記半導体ウェハーのうち半導体チップ以外の所定の部分を除去する工程は、前記半導体ウェハーの一部を除去する第１の工程と、半導体チップ上にレジストを形成する第２の工程と、前記半導体ウェハーの一部を更に除去する第３の工程と、からなるものとしても良い。
【００２２】
また、上記の半導体装置の形成方法において、前記基板を折り曲げた折り曲げ部は複数形成されてなり、複数の折り曲げ部のうち第１の折り曲げ部と第２の折り曲げ部はほぼ直行して形成されてなるものとしても良い。
【００２６】
【発明の実施の形態】
以下に、本発明に係る半導体装置およびその製造方法、回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２７】
図１は、本発明の実施の形態に係る半導体装置の説明図であり、（１）はスタッキング構造を形成する部分の製造方法を示す説明図であり、（２）はスタッキング構造の構成を示す断面図である。また、図２は、本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（１）であり、図３は、本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（２）である。また、図４は、 本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（３）であり、図５は、本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（４）である。また、図６は、半導体チップを断裁する工程を説明する断面図であり、図７は、接着剤の塗布（貼り付け）方法の説明図である。さらに、図８は、外部電極を各半導体チップに対応して設けた場合の接着剤の設け方の説明図であり、図９は、外部電極の形成方法を示す説明図である。くわえて、図１０は、本発明の実施の形態の変形例を示す説明図であり、図１１は、本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。さらに、図１２は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（１）である。また、図１３は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（２）である。
【００２８】
まず、本発明の実施の形態についてその構成の概略を説明する。この実施の形態においては、図１（１）の（ａ）、（ｂ）に示すように、まず、半導体チップ（ダイ）２０を形成した半導体ウェハー５０の表面上に後述する方法により絶縁膜３０を設ける。そして、個々の半導体チップ間のダイシングストリート部分をダイシングやエッチング等により除去し、さらに、１つの半導体装置のスタッキング構造を構成する半導体チップ２０毎に絶縁膜３０を断裁し、（ｃ）に示すスタッキング構造の構成部１０を作成する。
【００２９】
さらに、図１（２）に示すように、絶縁膜３０を折り曲げて、半導体チップ２０が積層されるようなスタッキング構造を形成する。絶縁膜としては、折り曲げ可撓性を有するポリイミド、ＢＣＢ（Benzocyclobutene）樹脂などが好適である。もしくは、折り曲げ部のみ樹脂として、他はＳｉＯ2、ＳｉＮなどの無機物の絶縁膜としても良い。くわえて、このスタッキング構造が保持されるように、絶縁膜３０を折り曲げた状態において相対向する半導体チップ２０同士および絶縁膜３０同士の間に接着剤６４を設ける。このようにして、スタッキング構造を持つ半導体装置１０を製造するものである。したがって、半導体ウェハーの処理工程のみでスタッキング構造を形成することができ、半導体チップを個別に絶縁膜に実装する工程を必要としないものである。
【００３０】
なお、この図においては、１つのスタッキング構造を構成する半導体チップを４個としたが、この個数に限られるものではなく、以下に説明する方法によりスタッキングが可能であれば何個であっても良い。
【００３１】
次に、本実施の形態に係る絶縁膜を半導体ウェハー上に設ける工程について、図２から図５にしたがって詳しく説明する。以下の説明では、絶縁膜をポリイミドとした場合について述べる。
【００３２】
図２の（Ａ）は、半導体チップ形成部５８とその周囲（この図では左右両端）に設けられたダイシングストリート５４を表している。まず、この図に示すように、半導体ウェハー５０の表面全体に感光性のポリイミド樹脂をスピンコーティング法などにより塗布する。これによりポリイミド樹脂製の基板３２が形成される。なお、基板３２は、１〜１００μｍの範囲、更に好ましくは１０μｍ程度の厚みで形成されることが望ましい。また、スピンコーティング法では、無駄になるポリイミド樹脂が多いので、ポンプによって帯状にポリイミド樹脂を吐出する装置を使用してもよい。さらに、ポリイミド樹脂を１〜１００μｍの範囲の厚みで塗布できるのならば、他の方法または装置を使用しても良い。また、基板３２は、他の可撓性を有する材料により形成することもできる。
【００３３】
次に、図２の（Ｂ）に示すように、基板３２に電極５６に対するコンタクトホール３６を形成する。具体的には、露光、現像および焼成処理を基板３２に施すことによって、電極５６の付近からポリイミド樹脂を除去し、基板３２にコンタクトホール３６を形成する。なお、コンタクトホール３６は、その周側壁を、テーパを付けて形成するものとしたが、垂直なものとしても良い。また、ここでは図示しないが、電極５６の表面をＯ2プラズマ処理すれば、たとえ電極５６の表面にポリイミド樹脂がわずかに残っていても、そのポリイミド樹脂を完全に除去することができる。
【００３４】
さらに、ここでは、基板３２が電極５６に重なった状態で残らないように、コンタクトホール３６を電極５６よりも大きく形成するものとした。これは、基板３２が電極５６に重ならないようにすることで、次工程以降で設けられる配線用の金属と電極５６との電気的な導通を良好にすることを目的としている。しかしながら、電極５６の外周付近に基板３２が重なっていても、電極５６の一部が露出していれば、重なった部分をすべて除去しなくとも良い。この場合には、次工程以降に基板３２の表面に形成される配線パターンの屈曲する部分の数が減るので断線等による配線信頼性の低下を防止できる。くわえて、基板３２の表面に後述するクローム層との密着性を高めるために、基板３２の表面を荒らすことが好ましい。Ｏ2、ＣＦ4などのプラズマにさらすドライ処理や、酸又はアルカリによるウエット処理を行うことで、基板３２の表面を荒らすことができる。
【００３５】
次に、図２の（Ｃ）に示すように、スパッタリングによって半導体ウェハー５０の表側全体に、つまり基板３２および電極５６の表面ならびに露出した半導体ウェハーの表面にクローム（Ｃｒ）層３８を形成する。クロームは、ポリイミド樹脂との密着性が良い。なお、クロームの代わりに他の金属、特に基板の折り曲げに対応可能であるところの、アルミニウムもしくはアルミシリコン等のアルミニウム合金、または銅合金もしくは銅、さらには金のような延展性(延びる性質)のある金属を使用しても良い。
【００３６】
次に、図２の（Ｄ）に示すように、クローム層３８の上に、フォトレジストを塗布してレジスト層６０を形成する。次に、図２の（Ｅ）に示すように、露光、現像および焼成処理によって、レジスト層６０の一部を除去する。残されたレジスト層６０は、配線パターンに対応するように形成される。続けて、レジスト層６０をマスクとしてクローム層３８をエッチングし、レジスト層６０を剥離する。
【００３７】
このようにして、図３の（Ａ）に示すように、エッチングされたクローム層により配線パターン３４が形成される。なお、詳細な点は後述するが、この配線パターン３４は、同一の半導体装置に実装される他の半導体チップ形成部（図示せず）の電極に接続されている。さらに、図３の（Ｂ）に示すように、少なくとも配線パターン３４を含む表面に露出した層の上に銅（Ｃｕ）で下地層４２をスパッタリングにより形成する。下地層４２は、外部電極を形成するための下地層となる。なお、銅の代わりにニッケル（Ｎｉ）を使用しても良い。
【００３８】
次に、図３の（Ｃ）に示すように、下地層４２の上にレジスト層６２を形成する。さらに、図３の（Ｄ）に示すように、レジスト層６２の一部を、露光、現像および焼成処理して除去する。そうすると、基板３２の上方であって、かつ、クローム層３８の上方に位置するレジスト層６２の少なくとも一部が除去される。次に、図３の（Ｅ）に示すように、レジスト層６２が部分的に除去された領域に、台座４４を形成する。台座４４は、銅メッキにより形成され、その上にハンダボールを形成するためのものである。よって、台座４４は、下地層４２の上に形成され、この下地層４２およびクローム層３８を介して電極５６と導通されるものである。
【００３９】
次に、図４の（Ａ）に示すように、台座４４の上に、外部電極としてのハンダボールになるハンダ４６を厚層状に形成する。ハンダ２６は、電解メッキや印刷等により形成される。なお、ハンダ４６の厚みは、ハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。さらに、図４の（Ｂ）に示すように、（Ａ）に示したレジスト層６２を剥離し、下地層４２をエッチングする。そうすると、図４の（Ｃ）に示すように、台座４４がマスクとなって、この台座４４の下の部分のみに下地層４２が残る。
【００４０】
そして、図４の（Ｄ）に示すように、ウェットバックにより台座４４の上のハンダ４６を、少なくとも半分以上が球状のボールにして、ハンダボール４８とする。なお、台座およびハンダボールについては、すべての半導体チップ形成部に対応して設けるほかに、後述するように、スタッキング構造を形成した状態において、最下部に位置する半導体チップに対応するもののみ設けるものとしても良い。なお、外部電極は、ハンダボールに限られるものではなく、スタッドバンプなどでも良い。
【００４１】
さらに、図５の（Ａ）に示すように、半導体ウェハー５０の表面全体に感光性のソルダレジスト層５２を塗布により形成する。そして、露光、現像および焼成処理を行って、ソルダレジスト層５２のうち、ハンダボール４８を覆っている部分及びその付近の領域を除去する。図５の（Ｂ）に示すように、残されたソルダレジスト層５２は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。
【００４２】
以上の工程によって絶縁膜を形成すると、各半導体チップ形成部に設けられた電極は、外部電極と電気的に接続された状態になる。なお、以上の絶縁膜の形成方法によれば、すべての半導体チップ形成部に対応して外部電極を設けることになるが、図９に示すように、スタッキング構造を構成した際に最下層に位置する半導体チップに対応するもののみに外部電極を形成するものとしても良い。具体的には、（Ａ）に示すように、すべての半導体チップ形成部に外部電極４０を設けるのではなく、（Ｂ）に示すように、絶縁膜３０を折り曲げてスタッキング構造を構成した時に（図１（２）参照）、最下層となる半導体チップ形成部６６にのみ外部電極４０を設ける。なお、この場合には、外部電極４０と、最下層となる半導体チップ形成部６６以外の半導体チップ形成部の電極とは、絶縁膜中もしくは上に形成された配線パターンを介して電気的に接続されるものとする。
【００４３】
このように、最下層となる半導体チップ形成部６６にのみ外部電極４０を設けると、図８に示すように、絶縁膜３０を折り畳んでスタッキング構造の形成した時に、相対向する外部電極４０同士の間に絶縁物６８を介在させるなどの絶縁対策が不要となる。なお、絶縁膜、配線パターン、外部電極の形成方法は、上記以外のどのような方法でも構わない。
【００４４】
続いて、以上の工程によって絶縁膜を設けた半導体ウェハーから半導体装置のスタッキング構造を形成する工程について図６から図８にしたがって説明する。
【００４５】
まず、半導体ウェハーの半導体チップ形成部を各半導体チップ毎に断裁する工程について述べる。各半導体チップ毎に断裁する方法は、以下の２つの方法のいずれかにより行う。第１の方法としては、図６（１）の（Ａ）に示すように、半導体ウェハーの絶縁膜を設けていない側の面、つまり半導体ウェハーの裏面にフォトレジストを塗布してレジスト層６０を形成する。次に、露光、現像および焼成処理を行って、レジスト層６０のうち、半導体ウェハー５０のダイシングストリート５４を覆っている部分を除去する。続けて、（Ｂ）に示すように、レジスト層６０をマスクとしてダイシングストリート５４の部分をエッチングする。最後に、（Ｃ）に示すように、レジスト層６０を剥離する。
【００４６】
なお、このエッチングにおいては、ポリイミド樹脂等で形成された絶縁膜３０を損傷しないことが望ましい。エッチングとしては、ドライによる方法とウェットによる方法とがある。ドライエッチングの例としては、ＣＦ4などのガスでドライエッチャーにて行う。ウェットエッチングの方法としては、ＫＯＨ等のアルカリ溶液による方法がある。加工面以外のダメージを防止するため、他の面をレジストで覆っておいた方が良い。また、絶縁膜の裏面がエッチストッパーとなるように、エッチング選択比の高い（エッチングされにくい）物質を予め絶縁膜の下に形成しても良い。そうすると、絶縁膜３０に損傷を与えることがないので好適である。
【００４７】
また、第２の方法としては、図６（２）の（Ａ）に示すように、半導体ウェハーのダイシングストリート５４の部分をダイシングによって半導体ウェハー５０の厚さの半分程度を除去する。次に、（Ｂ）に示すように、フォトレジストを塗布してレジスト層６０を形成する。次に、露光、現像および焼成処理を行って、レジスト層６０のうちダイシングストリート５４を覆っている部分を除去する。続けて、（Ｃ）に示すように、レジスト層６０をマスクとしてダイシングストリート５４の部分をエッチングする。エッチングの方法は、上記と同様である。最後に、（Ｄ）に示すように、レジスト層６０を剥離する。
【００４８】
第２の方法は、第１の方法に比べると、工程数は増えるが、ダイシングによってダイシングストリートを半導体ウェハーの半分程度まで除去するので、半導体チップの断裁に係る時間を第１の方法よりも短縮することが可能である。なお、ダイシングによって除去する厚さは、半導体ウェハーの半分程度に限られるものではなく、使用するダイサーの精度によって決めれば良く、高精度のダイサーであれば、当然もっと薄くまで除去しても良い。その方がエッチング量が少なくても済むので、他へのダメージが少ない。また、より高度なダイサーを使用できれば、エッチング工程を廃止しても良い。
【００４９】
次に、半導体装置のスタッキング構造の構成部を形成し、この構造部から半導体装置を形成する工程について述べる。まず、図７に示すように、絶縁膜３０と各半導体チップ２０とが一体になった状態において、半導体装置のスタッキング構造を構成する半導体チップの個数に合わせて絶縁膜３０を断裁する。例えば、この図に示したように、横方向に並んだ４個の半導体チップ２０によって１つのスタッキング構造を構成するのであれば、横方向に並んだ４個の半導体チップ２０ごとに絶縁膜を断裁して行く。そして、半導体チップ２０の裏面と、絶縁膜３０のうち、図１（２）のように折り曲げた状態において互いに貼り合わされる部分に接着剤６４を設ける。
【００５０】
なお、半導体装置のスタッキング構造を構成する半導体チップの個数は、４個に限られるものではなく、後述するスタッキング構造を構成することが可能であるならば何個でも良い。また、絶縁膜の断裁は、１列に並んだ形態に限られるものではなく、例えば、図１０の（Ａ）および（Ｂ）に示すように、Ｌ型やクランク型の形態であっても良い。このような場合、半導体ウェハーの周辺部など、すべての半導体チップが１列に並んだ状態で断裁できない場合でも、スタッキング構造を構成可能に断裁できる。
【００５１】
なお、接着剤６４は、シート状であっても、ペースト状でも良いし、粘着剤であっても良い。マザーボードへの実装工程のリフローなどにも耐えられるように、熱硬化性エポキシ、熱可塑性ポリイミドなどの樹脂が望ましい。また、図８に示すように、絶縁膜３０を互いに貼り合わせる部分については、外部電極４０同士が接触して短絡状態にならないように、絶縁対策を行う必要がある。具体的には、接着剤６４を絶縁性の高いものとするか、あるいは絶縁物６８を外部電極４０の間に介在させるなどの構成とする。なお、前述したように、最下層となる半導体チップ形成部にのみ外部電極を設ける場合は、この絶縁対策は必要ない。さらに、スタッキング構造全体を機械的に、例えば、バンド、熱収縮フィルムなどで囲うようにして固定しても良い。
【００５２】
ところで、絶縁膜３０をスタッキング構造を構成する半導体チップ群ごとに断裁した後に、これらの半導体チップのいずれかに不良が発見された場合は、その半導体チップ群のすべてが半導体装置の製造に利用できないものとなってします。そこで、半導体ウェハー上に絶縁膜を形成する前に、各半導体チップ形成部に対して電気的特性の検査を行い、不良が発見されたものについては、それを除外して絶縁膜３０の断裁を行うことが好ましい。
【００５３】
以上のように、スタッキング構造の構成部に接着剤を設けたならば、図１（２）に示すように、絶縁膜を折り曲げてスタッキング構造を形成する。
【００５４】
以上のように、本発明においては、絶縁膜、特にインターポーザに適するものを複数枚利用する半導体装置において、アライメントのための工程を特段に設けることなく各絶縁膜を所定の位置に積層することが容易にできる。
【００５５】
なお、絶縁膜については、前述の実施の形態において説明したものの他に、予め配線パターンを形成した基板を半導体ウェハーに貼り付けることにより設けても良い。
【００５６】
さらに、外部電極は、半導体チップの直下ではなく、半導体チップの側方の絶縁膜上もしくは中の配線パターンから直接取り出すようにしても良い。この場合、外部電極はコネクタ状に形成されていればより使い勝手が良い。この場合、配線パターンと半導体チップとの接続以降がウェハー一括処理によって行われることになる。
【００５７】
また、図１１には、本発明の実施の形態に係る半導体装置１１０を実装した回路基板１００を示している。回路基板１００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１０の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【００５８】
なお、半導体装置１１０は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００５９】
そして、この回路基板１００を備える電子機器の一例として、図１２にノート型パーソナルコンピュータ１２０を示した。さらに、図１３に示す携帯電話１３０にも好適に用いることができる。
【００６０】
【発明の効果】
以上に説明したように、本発明によれば、複数個の半導体チップが基板上に形成されてなる半導体装置において、前記基板は絶縁部材により形成されてなり、前記半導体チップが位置する前記基板以外の領域で前記基板が折り曲げられ、前記半導体チップ同士が積層されてなる構成としているため、アライメントのための工程を設ける必要がなく、半導体装置の製造工程数を減らすことができる。ひいては、半導体装置や電子機器のコストダウンにも寄与する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の説明図であり、（１）はスタッキング構造を形成する部分の製造方法を示す説明図であり、（２）はスタッキング構造の構成を示す断面図である。
【図２】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（１）である。
【図３】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（２）である。
【図４】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（３）である。
【図５】本発明の実施の形態に係る絶縁膜の製造工程を説明する断面図（４）である。
【図６】半導体チップを断裁する工程を説明する断面図である。
【図７】接着剤の塗布（貼り付け）方法の説明図である。
【図８】外部電極を各半導体チップに対応して設けた場合の接着剤の設け方の説明図である。
【図９】外部電極の形成方法を示す説明図である。
【図１０】本発明の実施の形態の変形例を示す説明図である。
【図１１】本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。
【図１２】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（１）である。
【図１３】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図（２）である。
【符号の説明】
１０ スタッキング構造の構成部
１０ａ スタッキング構造の構成部のチップ側面
１０ｂ スタッキング構造の構成部の絶縁膜側面
２０ 半導体チップ
３０ 絶縁膜
３２ 基板
３４ 配線パターン
３６ コンタクトホール
３８ クローム層
４０ 外部電極
４２ 下地層
４４ 台座
４６ ハンダ
４８ ハンダボール
５０ 半導体ウェハー
５２ ソルダレジスト層
５４ ダイシングストリート
５６ 電極
５８ 半導体チップ形成部
６０ レジスト層
６２ レジスト層
６４ 接着剤
６６ 最下層となる半導体チップ形成部
６８ 絶縁物
１００ 回路基板
１１０ 半導体装置
１２０ ノート型パーソナルコンピュータ
１３０ 携帯電話
Claims (7)
- 電極を有する複数の半導体チップ上に基板が配置されてなる半導体装置の製造方法において、
前記複数の半導体チップが形成されてなる半導体ウェハーの第１の面に絶縁部材からなる基板を設ける工程と、
前記第１の面と対向する面とは反対側の前記基板の面に、前記電極と電気的に接続される配線パターンを形成する工程と、
前記半導体ウェハーに形成されてなる複数の半導体チップを所定の個数毎に分離する工程と、
前記半導体チップが形成されてなる前記基板の領域以外で前記基板を折り曲げ、前記複数の半導体チップを積層する工程と、
を少なくとも有し、各工程をこの工程順で行うことを特徴とする半導体装置の製造方法。 - 所定の個数毎に分離された前記半導体チップ間に位置する半導体ウェハーを除去することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記配線パターンを形成した後、前記配線パターンに接続してなる外部電極を形成することを特徴とする請求項１又は請求項２のいずれかに記載の半導体装置の製造方法。
- 複数の半導体チップが基板上に配置されてなる半導体装置の製造方法において、
前記複数の半導体チップが形成されてなる半導体ウェハーの第１の面に絶縁部材からなる基板を配置する工程と、
前記半導体ウェハーのうち前記半導体チップ以外の所定の部分を除去する工程と、
前記複数の半導体チップを所定の個数毎に分離する工程と、
前記半導体チップが形成された基板以外の領域で前記基板を折り曲げる工程と、
を少なくとも有することを特徴とする半導体装置の製造方法。 - 前記半導体ウェハーのうち半導体チップ以外の所定の部分を除去する工程は、
前記半導体チップ上にレジストを形成する第１の工程と、半導体ウェハーのうちレジストが形成された領域以外の所定の領域をエッチングする第２の工程と、前記レジストを除去する第３の工程と、からなることを特徴とする請求項４に記載の半導体装置の製造方法。 - 前記半導体ウェハーのうち半導体チップ以外の所定の部分を除去する工程は、
前記半導体ウェハーの一部を除去する第１の工程と、半導体チップ上にレジストを形成する第２の工程と、前記半導体ウェハーの一部を更に除去する第３の工程と、からなることを特徴とする請求項５に記載の半導体装置の製造方法。 - 前記基板を折り曲げた折り曲げ部は複数形成されてなり、複数の折り曲げ部のうち第１の折り曲げ部と第２の折り曲げ部はほぼ直行して形成されてなることを特徴とする請求項４ないし請求項６のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24161899A JP3687436B2 (ja) | 1999-08-27 | 1999-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24161899A JP3687436B2 (ja) | 1999-08-27 | 1999-08-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068619A JP2001068619A (ja) | 2001-03-16 |
| JP3687436B2 true JP3687436B2 (ja) | 2005-08-24 |
Family
ID=17077015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24161899A Expired - Fee Related JP3687436B2 (ja) | 1999-08-27 | 1999-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687436B2 (ja) |
-
1999
- 1999-08-27 JP JP24161899A patent/JP3687436B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068619A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| JP3925809B2 (ja) | 半導体装置およびその製造方法 | |
| TWI251314B (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
| JP4752825B2 (ja) | 半導体装置の製造方法 | |
| JP4618941B2 (ja) | 半導体装置 | |
| KR101084924B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3778256B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2003298005A (ja) | 半導体装置およびその製造方法 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| US7843071B2 (en) | Semiconductor device including wiring and manufacturing method thereof | |
| JP2004080006A (ja) | 半導体装置の製造方法 | |
| JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
| JP5238985B2 (ja) | 半導体装置の製造方法 | |
| JP3687436B2 (ja) | 半導体装置の製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7498676B2 (en) | Semiconductor device | |
| JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| JP2010016395A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |