JP2002367922A - Method of processing compound semiconductor material, and semiconductor device - Google Patents
Method of processing compound semiconductor material, and semiconductor deviceInfo
- Publication number
- JP2002367922A JP2002367922A JP2001167975A JP2001167975A JP2002367922A JP 2002367922 A JP2002367922 A JP 2002367922A JP 2001167975 A JP2001167975 A JP 2001167975A JP 2001167975 A JP2001167975 A JP 2001167975A JP 2002367922 A JP2002367922 A JP 2002367922A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor material
- group
- irradiation
- constituent elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、化合物半導体材料
の価電子制御を行なうための処理方法、及び高周波域で
使用される半導体装置に関する。The present invention relates to a processing method for controlling valence electrons of a compound semiconductor material, and a semiconductor device used in a high-frequency range.
【０００２】[0002]
【従来の技術】近年、高周波特性、発光特性、耐圧特性
など特定の特性が特に優れた半導体装置を実現するため
の新しい半導体材料の開発が活発に行なわれている。半
導体材料の中でも、インジウムリン(InP)やガリウムヒ
素(GaAs)に代表される化合物半導体は、シリコン(Si)に
比べて電子移動度や飽和電子速度が大きいことから、次
世代の高周波デバイス等への応用が期待される材料であ
る。2. Description of the Related Art In recent years, new semiconductor materials for realizing semiconductor devices having particularly excellent specific characteristics such as high-frequency characteristics, light-emitting characteristics, and breakdown voltage characteristics have been actively developed. Among semiconductor materials, compound semiconductors typified by indium phosphide (InP) and gallium arsenide (GaAs) have higher electron mobility and saturation electron velocity than silicon (Si). It is a material expected to be applied.
【０００３】一般に半導体材料で能動素子を形成する場
合、その機能や特性を制御するために不純物元素のドー
ピングが行なわれる。例えば、化学気相合成法(CVD法)
で薄膜堆積する際に、反応ガスにドーピング用ガスを添
加することにより、所望の特性を有するｐ及びｎ形ドー
ピング層を作製することが出来る。一方、実際に半導体
材料を用いたデバイス作製プロセスでは、上記の様な薄
膜堆積によるドーピング層形成だけではなく、イオン注
入などの方法も有用である。In general, when an active element is formed from a semiconductor material, doping with an impurity element is performed to control its function and characteristics. For example, chemical vapor synthesis (CVD)
When a thin film is deposited by adding a doping gas to a reaction gas, p-type and n-type doping layers having desired characteristics can be produced. On the other hand, in a device fabrication process using a semiconductor material, not only the formation of a doping layer by deposition of a thin film as described above, but also a method such as ion implantation is useful.
【０００４】イオン注入は、導入したい粒子を加速して
半導体材料に照射することによって、不純物ドーピング
を行なう手法であり、基板材料(ターゲット材料)、注入
イオン種、及び注入エネルギー、注入量を決めること
で、所望する濃度／深さ(厚さ)のドーピング層を高精度
に、かつ再現性良く形成することができる。またパター
ニングした注入マスク層を基板材料に積層することで、
ドーピングしたい領域を選択的に選ぶことも出来る。化
合物半導体材料においても、GaAs電界効果トランジスタ
(FET)や集積回路(IC)のド−ピング層形成に用いられて
いる。[0004] Ion implantation is a method of doping impurities by irradiating a semiconductor material with accelerated particles to be introduced, and determining a substrate material (target material), an ion species to be implanted, an implantation energy, and an implantation amount. Thus, a doping layer having a desired concentration / depth (thickness) can be formed with high accuracy and high reproducibility. Also, by laminating the patterned injection mask layer on the substrate material,
It is also possible to selectively select a region to be doped. Even in compound semiconductor materials, GaAs field-effect transistors
(FET) and integrated circuit (IC).
【０００５】[0005]
【発明が解決しようとする課題】シリコン(Si)へのイオ
ン注入技術は、既に確立された技術であり、デバイス作
製プロセスにはなくてはならないものであるが、化合物
半導体の場合は複数元素で構成されるため、イオン注入
及び活性化アニール処理においていくつかの課題が存在
する。例えば、結晶のストイキリメトリに関する様々な
現象、活性化アニール時の注入原子の外部拡散、構成元
素の解離など、Siに比べ大変複雑なことが起こり得る。
例えば、一般的にイオン注入した元素を活性化させるた
めには高温下でのアニール処理が必要であるが、この活
性化アニール処理において、化合物半導体では構成元素
の解離蒸気圧が異なるため、ある特定元素のみが抜け易
くなる。その結果として、イオン注入された領域内に欠
陥や転位の様な構造が残存／生成するなどの課題があっ
た。故に、化合物半導体ではイオン注入層をドーピング
層として用いる半導体装置も限られていた。The technique of ion implantation into silicon (Si) is an established technique, which is indispensable for the device fabrication process. Due to the configuration, there are several issues in ion implantation and activation annealing. For example, various phenomena related to stoichiometry of crystals, external diffusion of implanted atoms during activation annealing, dissociation of constituent elements, and the like, can be very complicated compared to Si.
For example, in order to activate an ion-implanted element, it is generally necessary to perform annealing at a high temperature. However, in this activation annealing, a compound semiconductor has a different dissociation vapor pressure of constituent elements. Only the elements are easily removed. As a result, there is a problem that a structure such as a defect or a dislocation remains / generates in the ion-implanted region. Therefore, in a compound semiconductor, a semiconductor device using an ion implantation layer as a doping layer has been limited.
【０００６】以上のように化合物半導体材料の価電子制
御を行なうための従来方法は、要求される特性を十分に
満たすものではなかったり、困難であるといった問題点
があった。As described above, the conventional methods for controlling the valence electrons of a compound semiconductor material have problems that the required characteristics are not sufficiently satisfied or difficult.
【０００７】そこで本発明は、従来技術における前記課
題を解決するため、化合物半導体材料に対して価電子制
御するための不純物元素を含む粒子を加速して照射する
工程と、化合物半導体材料の構成元素のうち小さな族に
属する元素を含む粒子を加速して照射する工程と、照射
処理された化合物半導体材料を加熱処理する工程とを含
むことにより、欠陥や転位の少ないドーピング層を提供
することを目的とする。In order to solve the above-mentioned problems in the prior art, the present invention provides a step of irradiating a compound semiconductor material with particles containing an impurity element for controlling valence electrons at an accelerated rate; Providing a doping layer with few defects and dislocations by including a step of irradiating particles containing an element belonging to a small group out of the group by accelerating and a step of heat-treating the irradiated compound semiconductor material. And
【０００８】また本発明は、従来技術における前記課題
を解決するため、少なくとも価電子制御のための不純物
元素と化合物半導体材料の構成元素のうち小さな族に属
する元素を含む粒子が照射された層を構成要素として有
することにより、デバイス特性の高い半導体装置を提供
することを目的とする。In order to solve the above-mentioned problems in the prior art, the present invention provides a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a small group among constituent elements of the compound semiconductor material. It is an object of the present invention to provide a semiconductor device having high device characteristics by having it as a component.
【０００９】[0009]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る化合物半導体材料の処理方法は、化合
物半導体材料に対して価電子制御するための不純物元素
を含む粒子を加速して照射する工程と、前記化合物半導
体材料の構成元素のうち小さな族に属する元素を含む粒
子を加速して照射する工程と、前記照射処理された化合
物半導体材料を加熱処理する工程とを含むことを特徴と
する。In order to achieve the above object, a method for treating a compound semiconductor material according to the present invention is directed to a method of accelerating irradiation of particles containing an impurity element for controlling valence electrons on the compound semiconductor material. And accelerating and irradiating particles containing an element belonging to a small group among the constituent elements of the compound semiconductor material; and heat-treating the irradiated compound semiconductor material. I do.
【００１０】また本発明に係る化合物半導体材料の処理
方法は、不純物元素を含む粒子を加速して照射する工程
を行なった後に、前記化合物半導体材料の構成元素のう
ち小さな族に属する元素を含む粒子を加速して照射する
工程を行なうことが好ましい。Further, in the method for treating a compound semiconductor material according to the present invention, after a step of irradiating particles containing an impurity element at an accelerated rate, particles containing an element belonging to a small group among constituent elements of the compound semiconductor material are used. It is preferable to perform a step of irradiating with accelerated irradiation.
【００１１】また本発明に係る化合物半導体材料の処理
方法は、化合物半導体材料を構成するIII族元素が、ア
ルミニウム(Al)またはガリウム(Ga)またはインジウム(I
n)を含むことが好ましい。Further, in the method for treating a compound semiconductor material according to the present invention, the group III element constituting the compound semiconductor material may be aluminum (Al), gallium (Ga), or indium (I
n).
【００１２】また本発明に係る化合物半導体材料の処理
方法は、化合物半導体材料を構成するＶ族元素が、リン
(Ｐ)またはヒ素(Al)を含むことが好ましい。Further, in the method for treating a compound semiconductor material according to the present invention, the group V element constituting the compound semiconductor material may be phosphorus.
It preferably contains (P) or arsenic (Al).
【００１３】また本発明に係る半導体装置は、少なくと
も価電子制御のための不純物元素と化合物半導体材料の
構成元素のうち小さな族に属する元素を含む粒子が照射
された層を構成要素として有することを特徴とする。Further, the semiconductor device according to the present invention has as a constituent element a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a small group among constituent elements of the compound semiconductor material. Features.
【００１４】一般的にイオン注入法によって形成された
不純物原子注入層には、注入直後欠陥が導入されてい
る。その回復には高温下での活性化アニール処理が有効
であるが、化合物半導体の場合は上記の様に解離蒸気圧
の高い構成元素が抜けやすいため、注入した不純物元素
が活性化しても注入層内には欠陥や転位が残留したり、
新たに生成しやすい。そこで本発明者らは、活性化アニ
ール処理する際に解離蒸気圧が高い構成元素が化合物半
導体材料から抜けない様にする工夫、例えばイオン注入
試料表面にキャップ層を形成するなどの策を講じると共
に、不純物元素が注入された層内に化合物半導体材料の
構成元素のうち小さな族に属する元素を導入すること
で、上記欠陥や転位を補償したり、その生成を抑制出来
ることを見いだした。Generally, a defect immediately after implantation is introduced into an impurity atom implantation layer formed by an ion implantation method. An activation annealing treatment at a high temperature is effective for the recovery. However, in the case of a compound semiconductor, constituent elements having a high dissociation vapor pressure are easily released as described above. Defects and dislocations remain in the
Easy to generate new. Therefore, the present inventors have taken measures to prevent constituent elements having a high dissociation vapor pressure from being released from the compound semiconductor material during the activation annealing treatment, for example, while taking measures such as forming a cap layer on the surface of the ion-implanted sample. By introducing an element belonging to a small group among constituent elements of the compound semiconductor material into the layer into which the impurity element has been implanted, it has been found that the above-described defects and dislocations can be compensated for and the generation thereof can be suppressed.
【００１５】さらに本発明の構成において、不純物元素
を含む粒子を加速して照射する工程を行なった後に、続
けて前記化合物半導体材料の構成元素のうち小さな族に
属する元素を含む粒子を加速して照射する工程を行なう
という好ましい例によれば、より効率的に欠陥や転位の
補償／生成抑制を実現することができる。Further, in the structure of the present invention, after the step of accelerating and irradiating the particles containing the impurity element, the particles containing the element belonging to a small group among the constituent elements of the compound semiconductor material are accelerated. According to a preferable example of performing the irradiation step, it is possible to more efficiently realize the compensation / suppression of defects and dislocations.
【００１６】さらに本発明の構成において、化合物半導
体材料を構成するIII族元素がアルミニウム(Al)または
ガリウム(Ga)またはインジウム(In)を含んだり、または
化合物半導体材料を構成するＶ族元素が、リン(Ｐ)また
はヒ素(Al)を含んだ系の化合物半導体系に適用すること
で、非常に有効に作用する。Further, in the constitution of the present invention, the group III element constituting the compound semiconductor material contains aluminum (Al), gallium (Ga) or indium (In), or the group V element constituting the compound semiconductor material is: It is very effective when applied to a compound semiconductor containing phosphorus (P) or arsenic (Al).
【００１７】また本発明者らは、本発明に係る半導体装
置において、少なくとも価電子制御のための不純物元素
と前記化合物半導体材料の構成元素のうち小さな族に属
する元素を含む粒子が照射された層を構成要素として有
することにより、欠陥等の少ないドーピング層からなる
ので、安定性の高い半導体装置となることを見いだし
た。In addition, the present inventors provide a semiconductor device according to the present invention in which a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a small group among constituent elements of the compound semiconductor material. Has been found to be a highly stable semiconductor device because it has a doping layer with few defects and the like.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施例について、
図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described.
This will be described with reference to the drawings.
【００１９】図１は化合物半導体材料１１に加速した不
純物原子を含む粒子１２を照射した後に、さらに化合物
半導体の構成元素のうち小さな族に属する方の元素を含
む粒子１４を加速し、ドーピング層１６を形成する手順
を示した工程図である。FIG. 1 shows that after irradiating the compound semiconductor material 11 with the accelerated particles 12 containing impurity atoms, the particles 14 containing the element belonging to the smaller group among the constituent elements of the compound semiconductor are further accelerated to form the doping layer 16. FIG. 4 is a process chart showing a procedure for forming a substrate.
【００２０】まず、ドーピング層を形成したい化合物半
導体材料１１を準備する(工程ａ)。通常の洗浄処理の
後、価電子制御するために化合物半導体材料１１に加速
した不純物元素を含む粒子１２を照射する(工程ｂ)。そ
の際の粒子の加速エネルギー並びに照射量は、所望のド
ーピング層の厚さや濃度で適宜決められるが、概ねそれ
ぞれ100eV〜10MeV、1×1010〜１×1017個／cm2である。
中でも、それぞれ50〜200KeV、1×1012〜１×1014個／c
m2の範囲が良く用いられる。その結果、化合物半導体材
料１１表層には不純物原子が注入された領域１３が形成
されるが、この注入領域１３には粒子照射の影響で欠陥
が多数含まれている(工程ｃ)。First, a compound semiconductor material 11 for forming a doping layer is prepared (step a). After the usual cleaning treatment, the compound semiconductor material 11 is irradiated with the accelerated impurity element-containing particles 12 to control valence electrons (step b). The acceleration energy and irradiation dose of the particles at that time are appropriately determined depending on the desired thickness and concentration of the doping layer, and are generally 100 eV to 10 MeV and 1 × 10 10 to 1 × 10 17 particles / cm 2 , respectively.
Above all, 50-200 KeV, 1 × 10 12 -1 × 10 14 pieces / c respectively
The range of m 2 is often used. As a result, a region 13 into which impurity atoms have been implanted is formed in the surface layer of the compound semiconductor material 11, and the implanted region 13 contains many defects due to the influence of the particle irradiation (step c).
【００２１】続いて、注入層内の欠陥や転位の補償／生
成抑制を目的として、化合物半導体材料１１の構成元素
のうち小さな族に属する方の元素を含む粒子１４を加速
して照射する(工程ｄ)。注入する領域は、概ね不純物原
子を注入した領域１３と一致させることが好ましい。故
にその際の粒子１４の加速エネルギー並びに照射量は、
照射粒子の種別及び工程ｂでの不純物原子の注入条件に
応じて決められる。その結果、化合物半導体材料１１表
層に不純物原子と化合物半導体材料を構成する原子が注
入された領域１５が形成される(工程ｅ)。最終的に、注
入された不純物原子を活性させるために、熱処理等の活
性化アニール処理が施され、欠陥や転位の非常に少ない
ドーピング層１６が形成される(工程ｆ)。この活性化ア
ニール処理の方法は、特に限定されるものではなく、一
般的に行なわれる管状炉等での加熱処理や赤外線ランプ
による加熱、レーザー照射加熱などいずれの方法に対し
ても適用可能である。なおこの手順で行なった具体的な
実施例について以下に示す。Subsequently, for the purpose of compensating for and suppressing generation of defects and dislocations in the injection layer, the particles 14 containing the element belonging to the smaller group among the constituent elements of the compound semiconductor material 11 are accelerated and irradiated (step). d). It is preferable that the region to be implanted substantially coincides with the region 13 into which impurity atoms have been implanted. Therefore, the acceleration energy and irradiation dose of the particles 14 at that time are as follows:
It is determined according to the type of the irradiation particles and the implantation conditions of the impurity atoms in the step b. As a result, a region 15 in which impurity atoms and atoms constituting the compound semiconductor material are implanted is formed in the surface layer of the compound semiconductor material 11 (step e). Finally, activation annealing such as heat treatment is performed to activate the implanted impurity atoms, thereby forming a doping layer 16 having very few defects and dislocations (step f). The method of the activation annealing treatment is not particularly limited, and can be applied to any commonly used heating treatment in a tubular furnace or the like, heating by an infrared lamp, heating by laser irradiation, and the like. . Specific examples performed in this procedure will be described below.
【００２２】＜第１の実施の形態＞本発明に係る不純物
元素照射による価電子制御を行なう化合物半導体材料と
して、インジウムリン(InP)を採用し、Si導入によるｎ
形ドーピング層の形成を行なった場合について以下に説
明する。<First Embodiment> Indium phosphide (InP) is employed as a compound semiconductor material for controlling valence electrons by irradiating an impurity element according to the present invention, and n is introduced by introducing Si.
The case where the shaped doping layer is formed will be described below.
【００２３】まず面方位が(100)である半絶縁性単結晶I
nP基板に、ｎ形不純物としてSiをイオン注入した。注入
条件は、注入エネルギー：100KeV、注入ドーズ量：8×1
012個／cm2とした。その結果、InP表層約0.3μｍの領域
にSi原子が注入された。そこでさらに、InPの構成元素
のうち小さな族に属する方の原子、すなわちIn原子をさ
らに照射した。Inイオンの注入条件は、Siの注入領域と
ある程度合わせるために、注入エネルギー：300KeV、注
入ドーズ量：2×1013個／cm2とした。以上の粒子照射処
理の後、InP基板に対して窒素雰囲気中で15分間、750℃
で加熱する活性化アニール処理を行なった。なお比較の
ため、同条件でSiイオン照射と活性化アニール処理のみ
を実施した試料も作製した。First, a semi-insulating single crystal having a plane orientation of (100) I
Si was ion-implanted into the nP substrate as an n-type impurity. The implantation conditions are: implantation energy: 100 KeV, implantation dose: 8 × 1
It was set to 0 12 pieces / cm 2 . As a result, Si atoms were implanted into a region of about 0.3 μm in the InP surface layer. Therefore, the atom belonging to the smaller group among the constituent elements of InP, that is, the In atom, was further irradiated. The implantation conditions of the In ion were set at an implantation energy of 300 KeV and an implantation dose of 2 × 10 13 / cm 2 in order to match the implantation region of the Si to some extent. After the above particle irradiation treatment, the InP substrate is 750 ° C for 15 minutes in a nitrogen atmosphere.
An activation annealing treatment was performed in which heating was carried out. For comparison, a sample in which only the Si ion irradiation and the activation annealing were performed under the same conditions was prepared.
【００２４】作製した試料をHall測定等で評価した結
果、Inイオン照射工程の有無にかかわらず、InPはｎ形
伝導を示し、いずれもSiが活性化していることがわかっ
た。しかしながら、In未照射の試料では、注入層内部に
残留／生成された欠陥に起因すると考えられる不要なキ
ャリア生成が見受けられ、またその移動度もIn照射試料
と比較して若干低かった。また上記欠陥に起因した比較
的深めのドナー準位(〜200meV)の存在が確認された。The fabricated sample was evaluated by Hall measurement and the like. As a result, it was found that InP exhibited n-type conduction regardless of the presence or absence of the In ion irradiation step, and that Si was activated in each case. However, in the sample not irradiated with In, unnecessary carrier generation considered to be caused by the defects remaining / generated in the injection layer was observed, and the mobility was slightly lower than that of the sample irradiated with In. The presence of a relatively deep donor level (up to 200 meV) due to the above defect was also confirmed.
【００２５】それに対し、本発明手法によって作製され
たIn照射試料では、室温(300K)においてシート抵抗値：
500〜550Ω／□、シートキャリア濃度：7.0〜7.5×1012
cm-2、移動度：1200〜1250cm2／Vsが得られ、またシー
トキャリア濃度の温度特性測定から、Siドナーに起因す
る浅いドナー準位(〜5meV)のみが観測された。すなわち
In照射処理は、従来のイオン注入／活性化アニール処理
工程で注入層内部に残留／生成されるであろう欠陥を補
償／生成抑制する効果があることを本発明者らは確認し
た。On the other hand, the In-irradiated sample manufactured by the method of the present invention has a sheet resistance value at room temperature (300 K):
500-550Ω / □, sheet carrier concentration: 7.0-7.5 × 10 12
cm -2, mobility: 1200~1250cm 2 / Vs can be obtained and the temperature characteristic measurement of the sheet carrier concentration, a shallow donor level due to Si donor only (~5meV) was observed. Ie
The present inventors have confirmed that the In irradiation treatment has an effect of compensating / suppressing the generation of defects that would remain / be generated in the implantation layer in the conventional ion implantation / activation annealing process.
【００２６】この効果は他の化合物半導体材料、例えば
GaAsにおけるGa照射などにおいても確認された。This effect can be achieved by using other compound semiconductor materials, for example,
It was also confirmed by Ga irradiation on GaAs.
【００２７】＜第２の実施の形態＞GaAsで作製されるME
SFETのチャネル層形成に本手法を適用した場合について
以下に示す。<Second Embodiment> ME made of GaAs
The case where this method is applied to the formation of the channel layer of the SFET will be described below.
【００２８】一般的プロセスを用いてGaAs MESFETを作
製する際、電子が走行するｎ形チャネル層を通常のイオ
ン注入(Ga未照射)のみで作製した試料と、本発明手法に
よるGa照射を付加して作製した試料で得られる電気的特
性について比較してみた。その結果、Ga照射：有では上
記効果により欠陥の少ないチャネル層形成が出来たた
め、Ga照射：無よりもリーク電流の少ないデバイスであ
ること(リーク電流量：１桁低減)を本発明者らは確認し
た。When fabricating a GaAs MESFET using a general process, a sample in which an n-type channel layer in which electrons travel is produced only by ordinary ion implantation (not irradiated with Ga) is added with Ga irradiation according to the method of the present invention. The electrical characteristics obtained from the samples prepared in the above were compared. As a result, the channel layer with few defects was formed by the above effect with Ga irradiation: With the above, the present inventors found that a device with less leak current than Ga irradiation: No (leak current amount: reduced by one digit). confirmed.
【００２９】[0029]
【発明の効果】以上のように、本発明に係る化合物半導
体材料の処理方法によれば、化合物半導体材料に対して
価電子制御するための不純物元素を含む粒子を加速して
照射する工程と、前記化合物半導体材料の構成元素のう
ち小さな族に属する元素を含む粒子を加速して照射する
工程と、前記照射処理された化合物半導体材料を加熱処
理する工程とを含むことにより、欠陥の少ないドーピン
グ層を形成することが可能となる。As described above, according to the method for treating a compound semiconductor material according to the present invention, a step of irradiating the compound semiconductor material with particles containing an impurity element for controlling valence electrons is accelerated, A step of accelerating and irradiating particles containing an element belonging to a small group among the constituent elements of the compound semiconductor material, and a step of heat-treating the irradiated compound semiconductor material; Can be formed.
【００３０】また本発明に係る化合物半導体材料からな
る半導体装置によれば、少なくとも価電子制御のための
不純物元素と前記化合物半導体材料の構成元素のうち小
さな族に属する元素とを含む粒子が、照射された層を構
成要素として有することより、安定性の高い半導体装置
を実現することが可能となる。Further, according to the semiconductor device made of the compound semiconductor material of the present invention, particles containing at least an impurity element for controlling valence electrons and an element belonging to a small group among constituent elements of the compound semiconductor material are irradiated. By having the layer formed as a constituent element, a highly stable semiconductor device can be realized.
【図１】本発明に係る化合物半導体材料の処理方法にお
ける処理手順例を示す概念工程図FIG. 1 is a conceptual process chart showing an example of a processing procedure in a compound semiconductor material processing method according to the present invention.
１１ 化合物半導体材料 １２ 不純物原子を含む粒子 １３ 不純物原子が注入された領域(注入層) １４ 化合物半導体の構成元素のうち小さな族に属する
方の元素を含む粒子 １５ 不純物原子と化合物半導体材料を構成する原子が
注入された領域 １６ ドーピング層REFERENCE SIGNS LIST 11 compound semiconductor material 12 particles containing impurity atoms 13 region in which impurity atoms are implanted (injection layer) 14 particles containing element belonging to smaller group among constituent elements of compound semiconductor 15 constituting compound semiconductor material with impurity atoms Atom-implanted region 16 Doping layer
Claims (5)
元素、あるいはそれらの混晶で構成される化合物半導体
材料の処理方法において、前記化合物半導体材料に対し
て価電子制御するための不純物元素を含む粒子を加速し
て照射する工程と、前記化合物半導体材料の構成元素の
うち小さな族に属する元素を含む粒子を加速して照射す
る工程と、前記粒子照射処理された化合物半導体材料を
加熱処理する工程とを含むことを特徴とする化合物半導
体材料の処理方法。1. A method for treating a compound semiconductor material comprising a group II and VI element, or a group III and V element, or a mixed crystal thereof, for controlling valence electrons of the compound semiconductor material. A step of irradiating particles containing an impurity element at an accelerated rate, a step of irradiating particles containing an element belonging to a small group among the constituent elements of the compound semiconductor material and irradiating the compound semiconductor material, And b. Subjecting the compound semiconductor material to heat treatment.
る工程を行なった後に、前記化合物半導体材料の構成元
素のうち小さな族に属する元素を含む粒子を加速して照
射する工程を行なうことを特徴とする請求項１に記載の
化合物半導体材料の処理方法。2. The method according to claim 1, wherein after the step of irradiating the particles containing the impurity element at an accelerated rate, the step of irradiating the particles containing an element belonging to a small group of the constituent elements of the compound semiconductor material is accelerated. The method for treating a compound semiconductor material according to claim 1, wherein:
元素が、アルミニウム(Al)またはガリウム(Ga)またはイ
ンジウム(In)を含むことを特徴とする請求項１に記載の
化合物半導体材料の処理方法。3. The method according to claim 1, wherein the group III element constituting the compound semiconductor material includes aluminum (Al), gallium (Ga), or indium (In). .
素が、リン(Ｐ)またはヒ素(Al)を含むことを特徴とする
請求項１に記載の化合物半導体材料の処理方法。4. The method for processing a compound semiconductor material according to claim 1, wherein the group V element constituting the compound semiconductor material includes phosphorus (P) or arsenic (Al).
元素、あるいはそれらの混晶で構成される化合物半導体
材料を用いて作製される、能動素子として機能する半導
体装置であって、前記半導体装置において、少なくとも
価電子制御のための不純物元素と前記化合物半導体材料
の構成元素のうち小さな族に属する元素とを含む粒子が
照射された層を構成要素として有することを特徴とする
半導体装置。5. A semiconductor device which functions as an active element and is manufactured using a compound semiconductor material composed of a group II and group VI element, or a group III and group V element, or a mixed crystal thereof, The semiconductor device according to claim 1, further comprising a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a small group among constituent elements of the compound semiconductor material. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001167975A JP2002367922A (en) | 2001-06-04 | 2001-06-04 | Method of processing compound semiconductor material, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001167975A JP2002367922A (en) | 2001-06-04 | 2001-06-04 | Method of processing compound semiconductor material, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002367922A true JP2002367922A (en) | 2002-12-20 |
Family
ID=19010273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001167975A Pending JP2002367922A (en) | 2001-06-04 | 2001-06-04 | Method of processing compound semiconductor material, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002367922A (en) |
-
2001
- 2001-06-04 JP JP2001167975A patent/JP2002367922A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270244A (en) | Method for forming an oxide-filled trench in silicon carbide | |
| US8637328B2 (en) | Integrated circuit having doped semiconductor body and method | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| JPS6249729B2 (en) | ||
| JP2004356257A (en) | Manufacturing method for p-type iii nitride semiconductor | |
| JP2770544B2 (en) | Method of manufacturing MIS type semiconductor device | |
| Duncan et al. | Compensation in n‐type GaAs resulting from nitrogen ion implantation | |
| JP2002367922A (en) | Method of processing compound semiconductor material, and semiconductor device | |
| EP0226311A2 (en) | Process for annealing III-V compound semiconductor material | |
| JP2003092270A (en) | Treatment method for compound semiconductor | |
| JPH0770695B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2003092269A (en) | Treatment method for compound semiconductor and semiconductor device | |
| JPH1012565A (en) | Diamond semiconductor device and its manufacture | |
| Sharma | Ion implantation into GaAs | |
| KR20010020834A (en) | Integrated circuit device having a fluorine implanted oxide layer | |
| JP2005183668A (en) | Manufacturing method of compound semiconductor element | |
| JPS6292327A (en) | Semiconductor device and manufacture thereof | |
| Biedenbender et al. | Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs | |
| JP3035941B2 (en) | Method for manufacturing group III-V compound semiconductor device | |
| Milosavljević et al. | Solid phase epitaxy of evaporated amorphous silicon films | |
| JPH0266938A (en) | Manufacture of semiconductor device | |
| Nishizawa | Stoichiometry control and point defects in compound semiconductors | |
| RU766423C (en) | Method of manufacturing hf transistor structures | |
| JPH09148335A (en) | Semiconductor silicon wafer and manufacture thereof | |
| JPH07277899A (en) | Production of diamond semiconductor |