JPH09148335A - Semiconductor silicon wafer and manufacture thereof - Google Patents
Semiconductor silicon wafer and manufacture thereofInfo
- Publication number
- JPH09148335A JPH09148335A JP30898495A JP30898495A JPH09148335A JP H09148335 A JPH09148335 A JP H09148335A JP 30898495 A JP30898495 A JP 30898495A JP 30898495 A JP30898495 A JP 30898495A JP H09148335 A JPH09148335 A JP H09148335A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- boron
- oxygen
- rich layer
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はシリコン半導体基板
及びその製造方法に関し、より詳細には効果の高いゲッ
タリング層が適切な位置に形成され、ＬＳＩデバイス製
造時における良品率を向上させることができるシリコン
半導体基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon semiconductor substrate and a method of manufacturing the same, and more specifically, a highly effective gettering layer is formed at an appropriate position to improve the yield rate of LSI devices. The present invention relates to a silicon semiconductor substrate and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】ＶＬＳＩ／ＵＬＳＩデバイス等のデバイ
ス特性を劣化させる原因の一つに金属不純物によるウエ
ハ表面の汚染がある。そこで、前記金属不純物除去のた
め、歪みや欠陥等によるゲッタリングシンクをウエハの
裏面又は表面近傍に形成すること（外部ゲッタリング）
が広く行われている。該外部ゲッタリング形成法として
はウエハ裏面に傷をつける等の物理的処理、あるいはウ
エハ裏面にリンガラス等を蒸着させる等の化学的処理を
行うことにより、有害な金属不純物のトラップサイトを
ウエハ裏面に形成する方法（裏面ゲッタリング）や、デ
バイス形成領域近傍にゲッタリング層を形成する方法等
が採用されている。2. Description of the Related Art Contamination of a wafer surface by metal impurities is one of the causes of deterioration of device characteristics of VLSI / ULSI devices and the like. Therefore, in order to remove the metal impurities, a gettering sink due to distortion or defects is formed on the back surface of the wafer or in the vicinity of the surface (external gettering).
Is widely practiced. As the external gettering forming method, a physical treatment such as scratching the back surface of the wafer or a chemical treatment such as vapor deposition of phosphorus glass on the back surface of the wafer is performed to trap harmful metal impurities at the back surface of the wafer. And a method of forming a gettering layer in the vicinity of the device formation region are used.
【０００３】図３は上記した裏面ゲッタリングの概要を
示した模式図であり、図中１はシリコンウエハを、１ａ
はデバイス形成領域を、１ｂはウエハ裏面をそれぞれ示
している。FIG. 3 is a schematic view showing an outline of the above-mentioned back surface gettering. In FIG. 3, 1 is a silicon wafer and 1a is a silicon wafer.
Indicates a device formation region, and 1b indicates the back surface of the wafer.
【０００４】また前記デバイス形成領域近傍にゲッタリ
ング層を形成する方法としては、ウエハとエピタキシャ
ル層との間にＳｉ（Ｇｅ）層を挿入し、上下のミスフィ
ト転位網をゲッタリングシンクにする方法（志村史夫
「半導体シリコン結晶工学」（１９９３）丸善 ｐ．３
６７）や、エピタキシャル層とウエハとの間に酸素リッ
チ、炭素リッチ、又はホウ素リッチな層を形成して歪み
場を作り、それをゲッタリングシンクとする方法（特開
昭５７−８７１１９号公報、特開平５−１５２３０４号
公報等）が提案されている。As a method of forming a gettering layer near the device formation region, a Si (Ge) layer is inserted between the wafer and the epitaxial layer and the upper and lower misfitto dislocation networks are used as gettering sinks ( Fumio Shimura "Semiconductor Silicon Crystal Engineering" (1993) Maruzen p.3
67) or a method of forming a strain field by forming an oxygen-rich, carbon-rich, or boron-rich layer between the epitaxial layer and the wafer and using it as a gettering sink (JP-A-57-87119, JP-A-5-152304) has been proposed.
【０００５】[0005]
【発明が解決しようとする課題】ＶＬＳＩ／ＵＬＳＩデ
バイス製造に用いられるウエハは大口径化の一途をたど
っており、該大口径化はウエハ厚の増大を伴うものであ
る。このため裏面ゲッタリングとした場合、ウエハ表面
の金属不純物原子Ａ（図３）はウエハ裏面１ｂ（図３）
のゲッタリングシンクまで、より長距離の移動（拡散）
を強いられることになる。さらにデバイス構造の微細化
によりプロセスの低温化が要求されており、該プロセス
の低温化は金属不純物原子Ａの析出量の増大を招き、拡
散速度を減少させる。このように、最近のＶＬＳＩ／Ｕ
ＬＳＩデバイス製造技術の進歩は上記裏面ゲッタリング
の困難さを増す傾向にあるため、裏面ゲッタリングでは
なくデバイス形成領域１ａ近傍（図３）にゲッタリング
層を形成することが望まれている。Wafers used in the manufacture of VLSI / ULSI devices are becoming larger in diameter, and the larger diameter is accompanied by an increase in wafer thickness. Therefore, when the back surface gettering is used, the metal impurity atoms A (FIG. 3) on the front surface of the wafer are transferred to the back surface 1b of the wafer (FIG. 3).
Longer distance travel (diffusion) to gettering sinks
Will be forced. Further, the process temperature is required to be lowered due to the miniaturization of the device structure, and the decrease in the process causes an increase in the amount of the metal impurity atom A to be deposited and a decrease in the diffusion rate. In this way, recent VLSI / U
Since the progress of the LSI device manufacturing technology tends to increase the difficulty of the back surface gettering, it is desired to form the gettering layer near the device formation region 1a (FIG. 3) instead of the back surface gettering.
【０００６】一方、上記した従来のデバイス形成領域１
ａ近傍にゲッタリング層を形成する方法のいずれの方法
を用いても、高いゲッタリング能力を有するゲッタリン
グ層を形成することが困難であるといった課題があっ
た。On the other hand, the above-mentioned conventional device formation region 1
There is a problem that it is difficult to form a gettering layer having a high gettering ability regardless of which method is used to form the gettering layer in the vicinity of a.
【０００７】例えばデバイス形成領域１ａ近傍にホウ素
リッチ層であるゲッタリング層が形成されている場合、
ゲッタリング能力の低下がおこるが、これは、該ホウ素
リッチ層内に存在し、ウエハに不可避的に含まれる１０
18ａｔｏｍｓ／ｃｍ3 程度の酸素が、最終エピタキシャ
ル層形成時あるいはデバイス製造工程の熱処理により、
酸素をほとんど含まない前記最終エピタキシャル層を通
して外方に拡散し、前記ホウ素リッチ層内に酸素の欠乏
が生じて、後述するホウ素と酸素との相互作用による
「ホウ素と汚染金属との結合力強化効果」が弱まり、ま
た、酸素自身によるゲッタリング効果が減少するためで
ある。本発明者らは上記知見に基づき、本発明を完成す
るに至った。For example, when a gettering layer which is a boron-rich layer is formed near the device formation region 1a,
A decrease in gettering capability occurs, which is present in the boron-rich layer and is unavoidably included in the wafer.
Oxygen of about 18 atoms / cm 3 is generated by the heat treatment during the final epitaxial layer formation or the device manufacturing process.
Oxygen is diffused outward through the final epitaxial layer containing almost no oxygen, and a deficiency of oxygen occurs in the boron-rich layer, which results from the interaction between boron and oxygen, which will be described later. Is weakened, and the gettering effect by oxygen itself is reduced. The present inventors have completed the present invention based on the above findings.
【０００８】すなわち本発明は上記課題に鑑み発明され
たものであって、ＶＬＳＩ／ＵＬＳＩデバイス製造プロ
セスにすでに使用されている工程を活用し、デバイス形
成領域近傍に、より高いゲッタリング能力を有するゲッ
タリング層が形成された半導体基板及びその製造方法を
提供することを目的としている。That is, the present invention has been invented in view of the above problems, and utilizes the steps already used in the VLSI / ULSI device manufacturing process to obtain a getter having a higher gettering ability near the device formation region. An object of the present invention is to provide a semiconductor substrate having a ring layer and a method for manufacturing the semiconductor substrate.
【０００９】[0009]
【課題を解決するための手段及びその効果】本発明者ら
は、ホウ素と酸素の共存によってホウ素と有害金属不純
物との結合が強化され、ゲッタリング能力が向上するこ
とを見い出し、本発明を完成するに至った。MEANS TO SOLVE THE PROBLEM AND EFFECTS OF THE INVENTION The present inventors have found that the coexistence of boron and oxygen strengthens the bond between boron and harmful metal impurities and improves the gettering ability, and completed the present invention. Came to do.
【００１０】すなわち上記目的を達成するために本発明
に係るシリコン半導体基板は、シリコンエピタキシャル
層の下に、酸素（Ｏ）リッチ層とホウ素（Ｂ）リッチ層
との２層からなるゲッタリング層を有し、前記酸素リッ
チ層が前記ホウ素リッチ層の上に位置していることを特
徴としている。That is, in order to achieve the above object, a silicon semiconductor substrate according to the present invention has a gettering layer consisting of two layers of an oxygen (O) rich layer and a boron (B) rich layer under a silicon epitaxial layer. And the oxygen-rich layer is located on the boron-rich layer.
【００１１】上記シリコン半導体基板によれば、ホウ素
リッチ層の上に酸素リッチ層が形成されているので、前
記ホウ素リッチ層内に存在し、ウエハに不可避的に含ま
れる１０18ａｔｏｍｓ／ｃｍ3 程度の酸素は、最終エピ
タキシャル層形成時あるいはデバイス製造工程の熱処理
によっても、酸素をほとんど含まない前記最終シリコン
エピタキシャル層を通して外方へ拡散することがなく、
前記ホウ素リッチ層内に酸素の欠乏が生じることはな
い。よって酸素とホウ素との相互作用により、ホウ素と
汚染金属との親和性が強まり、より高いゲッタリング能
力をもつゲッタリング層を形成することができる。すな
わち、一般に前記ホウ素と汚染金属との結合はホウ素が
汚染金属から電子を奪うことによって起こるが、電気陰
性度の大きい酸素がホウ素上の電子を引き寄せることに
よりＢ- からＢ0 の状態になるため、酸素の存在のもと
でＢ0 の濃度を上げることによりゲッタリング能力を向
上させることができるものである。According to the above silicon semiconductor substrate, since the oxygen-rich layer is formed on the boron-rich layer, the oxygen-rich layer is present in the boron-rich layer and is inevitably contained in the wafer at about 10 18 atoms / cm 3. Oxygen does not diffuse outward through the final silicon epitaxial layer containing almost no oxygen even when the final epitaxial layer is formed or by heat treatment in the device manufacturing process,
No oxygen deficiency occurs in the boron-rich layer. Therefore, the interaction between oxygen and boron enhances the affinity between boron and the contaminant metal, and a gettering layer having higher gettering ability can be formed. That is, generally, the bond between boron and a contaminant metal occurs when boron removes an electron from the contaminant metal, but since oxygen having a high electronegativity attracts an electron on the boron, the state changes from B − to B 0. The gettering ability can be improved by increasing the concentration of B 0 in the presence of oxygen.
【００１２】また、本発明に係るシリコン半導体基板の
製造方法は、上記シリコン半導体基板の製造方法であっ
て、シリコン基板にホウ素をイオン注入し、ホウ素リッ
チ層を形成する工程と、該ホウ素リッチ層の上に、シリ
コンエピタキシャル層を形成し、該シリコンエピタキシ
ャル層に酸素をイオン注入し、酸素リッチ層を形成する
工程と、該酸素リッチ層の上に、シリコンエピタキシャ
ル層を形成する工程とを含んでいることを特徴としてい
る。A method for manufacturing a silicon semiconductor substrate according to the present invention is the method for manufacturing a silicon semiconductor substrate, comprising the steps of implanting boron into a silicon substrate to form a boron-rich layer, and the boron-rich layer. A step of forming a silicon epitaxial layer on the above, forming an oxygen rich layer by ion-implanting oxygen into the silicon epitaxial layer, and forming a silicon epitaxial layer on the oxygen rich layer. It is characterized by being.
【００１３】上記方法によれば、上記した２層からなる
ゲッタリング層の形成のために、イオン注入法を用い
る。該イオン注入法によってホウ素及び酸素を導入する
ことにより、ゲッタリング層の形成位置を容易に制御で
き、低温での処理を可能とすることができる。According to the above method, the ion implantation method is used to form the gettering layer consisting of the above two layers. By introducing boron and oxygen by the ion implantation method, the formation position of the gettering layer can be easily controlled, and the treatment at low temperature can be made possible.
【００１４】[0014]
【発明の実施の形態】以下、本発明に係るシリコン半導
体基板及びその製造方法の実施の形態を図面に基づいて
説明する。なお、従来例と同一の機能を有する構成部品
には同一の符号を付すものとする。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a silicon semiconductor substrate and a method for manufacturing the same according to the present invention will be described below with reference to the drawings. It should be noted that components having the same functions as those of the conventional example are designated by the same reference numerals.
【００１５】図１は実施の形態に係るシリコン半導体基
板を示した概略断面図であり、図中１はシリコンウエハ
を示している。シリコンウエハ１の上方にはホウ素リッ
チ層２が形成され、ホウ素リッチ層２の上方には酸素リ
ッチ層３が形成されている。さらに酸素リッチ層３の上
方にはシリコンエピタキシャル層４が形成され、これら
シリコンウエハ１及びホウ素リッチ層２〜シリコンエピ
タキシャル層４を含んでシリコン半導体基板１０は構成
されている。FIG. 1 is a schematic cross-sectional view showing a silicon semiconductor substrate according to an embodiment, in which 1 denotes a silicon wafer. A boron-rich layer 2 is formed above the silicon wafer 1, and an oxygen-rich layer 3 is formed above the boron-rich layer 2. Further, a silicon epitaxial layer 4 is formed above the oxygen-rich layer 3, and the silicon semiconductor substrate 10 is configured to include the silicon wafer 1 and the boron-rich layer 2 to the silicon epitaxial layer 4.
【００１６】上記構成のシリコン半導体基板１０を製造
するには、まずチョクラルスキー法によって製造された
シリコンウエハ１を用意し、これに対してホウ素イオン
注入を行い、ウエハ表面から０．１〜１．０μｍ程度ま
での範囲にホウ素リッチ層２を形成する。前記ホウ素イ
オン注入は、イオンソースを電子ビームによってイオン
化し、ホウ素イオンを発生させ、発生したイオンビーム
を所定の加速電圧、及び所定のドーズ量にてシリコンウ
エハ１に照射することにより行われる。前記ドーズ量と
しては１０17〜１０19ａｔｏｍｓ／ｃｍ3 が好ましく、
前記イオンビームのエネルギーとしては、広範囲にゲッ
タリング層を形成するために１０〜２００ｋｅＶの範囲
で連続的に変化させるのが好ましい。この時できるだけ
低エネルギーで前記イオン注入を行うことによりアモル
ファス層の形成を防止し得る。また、該アモルファス層
が形成された場合であっても、その後のアニール熱処理
時にアモルファス層の下の単結晶シリコンが前記アモル
ファス層の再結晶のための基板として働くため、前記ア
モルファス層は単結晶化する。In order to manufacture the silicon semiconductor substrate 10 having the above structure, first, a silicon wafer 1 manufactured by the Czochralski method is prepared, and boron ions are implanted into the silicon wafer 1, and 0.1 to 1 is applied from the wafer surface. The boron-rich layer 2 is formed in a range up to about 0.0 μm. The boron ion implantation is performed by ionizing an ion source with an electron beam to generate boron ions, and irradiating the generated ion beam on the silicon wafer 1 at a predetermined acceleration voltage and a predetermined dose amount. The dose amount is preferably 10 17 to 10 19 atoms / cm 3 ,
The energy of the ion beam is preferably continuously changed in the range of 10 to 200 keV in order to form the gettering layer in a wide range. At this time, the formation of the amorphous layer can be prevented by performing the ion implantation with the lowest possible energy. Even when the amorphous layer is formed, the single crystal silicon under the amorphous layer functions as a substrate for recrystallizing the amorphous layer during the subsequent annealing heat treatment, so that the amorphous layer becomes single crystallized. To do.
【００１７】次にホウ素イオン注入後のシリコンウエハ
１を所定温度で所定時間アニール熱処理することにより
結晶性を回復させ、このシリコンウエハ１のホウ素リッ
チ層２上方に１０〜２０μｍのシリコンエピタキシャル
層を成長させる。次に該シリコンエピタキシャル層に酸
素イオン注入を行い、酸素リッチ層３を形成する。該酸
素イオン注入は、イオンソースを電子ビームによってイ
オン化し、酸素イオンを発生させ、発生したイオンビー
ムを所定の加速電圧、及び所定のドーズ量にて前記シリ
コンエピタキシャル層に照射することにより行われる。
前記ドーズ量としては１０18ａｔｏｍｓ／ｃｍ3 （基板
の格子間酸素濃度）以上であるのが好ましい。Next, the silicon wafer 1 after the boron ion implantation is annealed at a predetermined temperature for a predetermined time to recover the crystallinity, and a silicon epitaxial layer of 10 to 20 μm is grown above the boron rich layer 2 of the silicon wafer 1. Let Next, oxygen ion implantation is performed on the silicon epitaxial layer to form the oxygen-rich layer 3. The oxygen ion implantation is performed by ionizing an ion source with an electron beam to generate oxygen ions, and irradiating the generated ion beam to the silicon epitaxial layer at a predetermined acceleration voltage and a predetermined dose amount.
The dose amount is preferably 10 18 atoms / cm 3 (interstitial oxygen concentration in the substrate) or more.
【００１８】このようにしてシリコンウエハ１の上方に
ホウ素リッチ層２、酸素リッチ層３の２層からなるゲッ
タリング層を形成し、その上方に先と同じ条件でデバイ
ス形成領域としての最終的なシリコンエピタキシャル層
４を形成する。In this way, a gettering layer composed of two layers of the boron-rich layer 2 and the oxygen-rich layer 3 is formed above the silicon wafer 1, and a final gettering layer as a device formation region is formed above the gettering layer under the same conditions. The silicon epitaxial layer 4 is formed.
【００１９】[0019]
【実施例及び比較例】実施例に係るシリコン半導体基板
１０は以下に示す条件により製造した。また比較例とし
て、酸素リッチ層３を形成せず、ゲッタリング層である
ホウ素リッチ層２上方に直接シリコンエピタキシャル層
４を形成したシリコン半導体基板を同様の条件で製造し
た。EXAMPLES AND COMPARATIVE EXAMPLES Silicon semiconductor substrates 10 according to the examples were manufactured under the following conditions. In addition, as a comparative example, a silicon semiconductor substrate in which the oxygen-rich layer 3 was not formed and the silicon epitaxial layer 4 was directly formed above the boron-rich layer 2 that was a gettering layer was manufactured under the same conditions.
【００２０】 シリコンウエハ：４インチ、ｐ型ＢドープＳｉ、（１０
０）面使用、抵抗１０〜２０Ω、酸素濃度１４〜１８×
１０17ａｔｏｍｓ／ｃｍ3 ホウ素イオンソース：Ｂ2 Ｈ6 ガス ホウ素イオン注入時の加速電圧：２００ｋＶ ホウ素イオン注入時のドーズ量：１０18ａｔｏｍｓ／ｃ
ｍ3 ホウ素リッチ層の厚み：１μｍ 熱アニール処理条件：１０００℃、３０分間 酸素イオンソース：Ｏ2 ガス 酸素イオン注入時の加速電圧：２００ｋＶ 酸素イオン注入時のドーズ量：１０18ａｔｏｍｓ／ｃｍ
3 酸素リッチ層の厚み：２０μｍ シリコンエピタキシャル層の厚み：２０μｍ 以下、上記実施例及び比較例に係る半導体基板を用いて
実際にゲッタリング性能の評価を行った結果について説
明する。Silicon wafer: 4 inches, p-type B-doped Si, (10
0) surface use, resistance 10-20Ω, oxygen concentration 14-18 ×
10 17 atoms / cm 3 Boron ion source: B 2 H 6 gas Accelerating voltage during boron ion implantation: 200 kV Dose amount during boron ion implantation: 10 18 atoms / c
m 3 Boron-rich layer thickness: 1 μm Thermal annealing treatment condition: 1000 ° C., 30 minutes Oxygen ion source: O 2 gas Accelerating voltage during oxygen ion implantation: 200 kV Dose amount during oxygen ion implantation: 10 18 atoms / cm
3 Thickness of oxygen-rich layer: 20 μm Thickness of silicon epitaxial layer: 20 μm Hereinafter, the results of actually evaluating the gettering performance using the semiconductor substrates according to the above-mentioned Examples and Comparative Examples will be described.
【００２１】下記の表１はシリコンエピタキシャル層４
の表面に、スピンコート法によりＦｅを分散させ、熱処
理を行った後、ゲッタリング能力の評価を行った結果を
示している。Table 1 below shows the silicon epitaxial layer 4
2 shows the result of evaluating the gettering ability after Fe was dispersed on the surface of No. 2 by the spin coating method and heat treatment was performed.
【００２２】 Ｆｅコーティング材料：０．１ｐｐｍのＦｅを含むＮＨ
4 ＯＨ、Ｈ2 Ｏ2、Ｈ2Ｏ混合液 Ｆｅコーティング量：６×１０12ａｔｏｍｓ／ｃｍ3 熱処理パターン：ＣＣＤ（ｃｈａｒｇｅ−ｃｏｕｐｌｅ
ｄ ｄｅｖｉｃｅ）製造プロセスを模した熱処理パター
ンであり、該熱処理パターンを図２に示す。Fe coating material: NH with 0.1 ppm Fe
4 OH, H 2 O 2, H 2 O mixed solution Fe coating amount: 6 × 10 12 atoms / cm 3 Heat treatment pattern: CCD (charge-couple)
d device) A heat treatment pattern imitating a manufacturing process, and the heat treatment pattern is shown in FIG. 2.
【００２３】 ゲッタリング性能の評価：ＭＯＳＣ−ｔ法（パルス電圧
を加えることによりゲート電極下の空乏層幅を変化さ
せ、非定時から定常状態に至るまでのキャパシタンスの
変化を測定する方法）によるキャリアライフタイムの測
定を行うことにより評価した。Evaluation of gettering performance: Carrier by MOSC-t method (method in which the width of the depletion layer under the gate electrode is changed by applying a pulse voltage to measure the change in capacitance from an indefinite time to a steady state) It was evaluated by measuring the lifetime.
【００２４】[0024]
【表１】 [Table 1]
【００２５】表１から明らかなように、実施例に係るシ
リコン半導体基板１０においてはキャリアライフタイム
が８．０×１０-4ｓｅｃとなり、比較例の場合（６．６
×１０-5ｓｅｃ）の約１０倍程度となり、ゲッタリング
能力が大幅に向上している。As is clear from Table 1, the carrier lifetime of the silicon semiconductor substrate 10 according to the example is 8.0 × 10 −4 sec, which is (6.6) in the case of the comparative example.
X 10 -5 sec), and the gettering ability is significantly improved.
【００２６】以上説明したように、実施例に係るシリコ
ン半導体基板によれば、より高いゲッタリング能力を有
することにより、金属不純物の影響を大幅に低減するこ
とができる。As described above, the silicon semiconductor substrate according to the embodiment has a higher gettering ability, so that the influence of metal impurities can be greatly reduced.
【００２７】また、実施例に係るシリコン半導体基板１
０においては、ホウ素リッチ層２の上に酸素リッチ層３
が形成されているので、ホウ素リッチ層２内に存在し、
ウエハに不可避的に含まれる１０18ａｔｏｍｓ／ｃｍ3
程度の酸素は、シリコンエピタキシャル層４形成時ある
いはデバイス製造工程の熱処理によっても、シリコンエ
ピタキシャル層４を通して外方へ拡散することがなく、
ホウ素リッチ層２内に酸素の欠乏が生じることはない。
よって酸素とホウ素との相互作用により、ホウ素と汚染
金属との親和性が強まり、より高いゲッタリング能力を
もつゲッタリング層を形成することができた。Further, the silicon semiconductor substrate 1 according to the embodiment.
At 0, the oxygen-rich layer 3 is formed on the boron-rich layer 2.
Are present in the boron-rich layer 2, so that
10 18 atoms / cm 3 unavoidably included in the wafer
A certain amount of oxygen does not diffuse outward through the silicon epitaxial layer 4 even when the silicon epitaxial layer 4 is formed or by heat treatment in the device manufacturing process.
Oxygen deficiency does not occur in the boron-rich layer 2.
Therefore, the interaction between oxygen and boron strengthened the affinity between boron and the contaminant metal, and the gettering layer having higher gettering ability could be formed.
【図１】本発明の実施の形態に係る半導体基板を示した
概念図である。FIG. 1 is a conceptual diagram showing a semiconductor substrate according to an embodiment of the present invention.
【図２】ＣＣＤ製造プロセスを模した熱処理パターンを
示したグラフである。FIG. 2 is a graph showing a heat treatment pattern imitating a CCD manufacturing process.
【図３】裏面ゲッタリングの概念図である。FIG. 3 is a conceptual diagram of backside gettering.
１ シリコンウエハ ２ ホウ素リッチ層 ３ 酸素リッチ層 ４ シリコンエピタキシャル層 １０シリコン半導体基板 1 Silicon Wafer 2 Boron Rich Layer 3 Oxygen Rich Layer 4 Silicon Epitaxial Layer 10 Silicon Semiconductor Substrate
Claims (2)
（Ｏ）リッチ層とホウ素（Ｂ）リッチ層との２層からな
るゲッタリング層を有し、前記酸素リッチ層が前記ホウ
素リッチ層の上に位置していることを特徴とするシリコ
ン半導体基板。1. A gettering layer composed of two layers, an oxygen (O) -rich layer and a boron (B) -rich layer, is provided under the silicon epitaxial layer, and the oxygen-rich layer is provided on the boron-rich layer. A silicon semiconductor substrate characterized by being located.
ホウ素リッチ層を形成する工程と、該ホウ素リッチ層の
上に、シリコンエピタキシャル層を形成し、該シリコン
エピタキシャル層に酸素をイオン注入し、酸素リッチ層
を形成する工程と、該酸素リッチ層の上に、シリコンエ
ピタキシャル層を形成する工程とを含んでいることを特
徴とする請求項１記載のシリコン半導体基板の製造方
法。2. A silicon substrate is ion-implanted with boron,
A step of forming a boron-rich layer, a step of forming a silicon epitaxial layer on the boron-rich layer, ion-implanting oxygen into the silicon epitaxial layer to form an oxygen-rich layer, and a step of forming an oxygen-rich layer The method of manufacturing a silicon semiconductor substrate according to claim 1, further comprising the step of forming a silicon epitaxial layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30898495A JPH09148335A (en) | 1995-11-28 | 1995-11-28 | Semiconductor silicon wafer and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30898495A JPH09148335A (en) | 1995-11-28 | 1995-11-28 | Semiconductor silicon wafer and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148335A true JPH09148335A (en) | 1997-06-06 |
Family
ID=17987558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30898495A Pending JPH09148335A (en) | 1995-11-28 | 1995-11-28 | Semiconductor silicon wafer and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148335A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6325848B1 (en) | 1997-11-11 | 2001-12-04 | Nec Corporation | Method of making a silicon substrate with controlled impurity concentration |
| JP2005317853A (en) * | 2004-04-30 | 2005-11-10 | Japan Science & Technology Agency | METHOD OF GETTERING Cu IMPURITY IN SILICON CRYSTAL |
| US9136125B2 (en) | 2012-03-23 | 2015-09-15 | Kabushiki Kaisha Toshiba | Substrate of semiconductor device, for gettering metallic impurity |
-
1995
- 1995-11-28 JP JP30898495A patent/JPH09148335A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6325848B1 (en) | 1997-11-11 | 2001-12-04 | Nec Corporation | Method of making a silicon substrate with controlled impurity concentration |
| JP2005317853A (en) * | 2004-04-30 | 2005-11-10 | Japan Science & Technology Agency | METHOD OF GETTERING Cu IMPURITY IN SILICON CRYSTAL |
| JP4684574B2 (en) * | 2004-04-30 | 2011-05-18 | 独立行政法人科学技術振興機構 | Method for gettering Cu impurity in silicon crystal |
| US9136125B2 (en) | 2012-03-23 | 2015-09-15 | Kabushiki Kaisha Toshiba | Substrate of semiconductor device, for gettering metallic impurity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078325B2 (en) | Process for producing a doped semiconductor substrate | |
| JPS5821419B2 (en) | Lattice defect removal method | |
| JP2003163216A (en) | Epitaxial silicon wafer and its manufacturing method | |
| WO2012156792A1 (en) | Process for producing semiconductor device and semiconductor device | |
| US6325848B1 (en) | Method of making a silicon substrate with controlled impurity concentration | |
| JPS6338859B2 (en) | ||
| WO2005020307A1 (en) | Internal gettering in simox soi silicon substrates | |
| CN111902911B (en) | Method for manufacturing semiconductor epitaxial wafer and method for manufacturing semiconductor device | |
| TWI643250B (en) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| JP2018064057A (en) | Silicon bonded wafer production method and silicon bonded wafer | |
| JPH09148335A (en) | Semiconductor silicon wafer and manufacture thereof | |
| US7754585B2 (en) | Method of heat treatment of silicon wafer doped with boron | |
| US20020098664A1 (en) | Method of producing SOI materials | |
| JP3452122B2 (en) | Method for manufacturing SOI substrate | |
| JP4151876B2 (en) | Silicon wafer manufacturing method | |
| KR100250751B1 (en) | Semiconductor device manufacture method | |
| Tokuda et al. | Hydrogen-implantation-induced activation in phosphorus-implanted silicon | |
| KR0151990B1 (en) | Formation method of gattering layer in silicon substrate | |
| JP3384439B2 (en) | Method for manufacturing semiconductor device | |
| JP2001077119A (en) | Epitaxial silicon wafer and its manufacture | |
| JPH0661234A (en) | Production of semiconductor device | |
| JP2744022B2 (en) | Method for manufacturing semiconductor device | |
| KR100580776B1 (en) | Method for gettering of semiconductor device | |
| JP4711484B2 (en) | Manufacturing method of electronic device | |
| JPS60137072A (en) | Manufacture of junction type field effect transistor |