JP2003092269A - Treatment method for compound semiconductor and semiconductor device - Google Patents
Treatment method for compound semiconductor and semiconductor deviceInfo
- Publication number
- JP2003092269A JP2003092269A JP2001283274A JP2001283274A JP2003092269A JP 2003092269 A JP2003092269 A JP 2003092269A JP 2001283274 A JP2001283274 A JP 2001283274A JP 2001283274 A JP2001283274 A JP 2001283274A JP 2003092269 A JP2003092269 A JP 2003092269A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- group
- particles containing
- layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、化合物半導体の価
電子制御を行なうための処理方法、及び高周波域で使用
される半導体装置に関する。TECHNICAL FIELD The present invention relates to a processing method for controlling valence electrons of a compound semiconductor, and a semiconductor device used in a high frequency range.
【０００２】[0002]
【従来の技術】近年、高周波特性、発光特性、耐圧特性
など特定の特性が特に優れた半導体装置を実現するため
に新しい半導体材料の開発が活発に行なわれている。半
導体材料の中でも、インジウムリン(ＩｎＰ)やガリウム
ヒ素(GaAs)に代表される化合物半導体は、シリコン(Ｓ
ｉ)に比べて電子移動度や飽和電子速度が大きいことか
ら、次世代の高周波デバイス等への応用が期待される材
料である。2. Description of the Related Art In recent years, new semiconductor materials have been actively developed in order to realize semiconductor devices having particularly excellent specific characteristics such as high frequency characteristics, light emission characteristics, and breakdown voltage characteristics. Among semiconductor materials, compound semiconductors typified by indium phosphide (InP) and gallium arsenide (GaAs) are silicon (S
Since it has higher electron mobility and saturated electron velocity than i), it is expected to be applied to next-generation high-frequency devices and the like.
【０００３】一般に半導体材料で能動素子を形成する場
合、その機能や特性を制御するために不純物元素のドー
ピングが行なわれる。例えば、化学気相合成法(ＣＶＤ
法)で薄膜堆積する際、反応ガスにドーピング用ガスを
添加することにより、所望の特性を有するｐ及びｎ形ド
ーピング層を作製することが出来る。一方、実際に半導
体材料を用いたデバイス作製プロセスでは、上記の様な
薄膜堆積によるドーピング層形成だけではなく、イオン
注入などの方法も有用である。Generally, when an active element is formed of a semiconductor material, doping with an impurity element is performed in order to control its function and characteristics. For example, chemical vapor deposition (CVD
Method, a p- and n-type doping layer having desired characteristics can be formed by adding a doping gas to the reaction gas. On the other hand, in a device manufacturing process that actually uses a semiconductor material, not only the formation of a doping layer by thin film deposition as described above, but also methods such as ion implantation are useful.
【０００４】イオン注入は、導入したい粒子を加速して
半導体材料に照射することによって、不純物ドーピング
を行なう手法であり、基板材料(ターゲット材料)、注入
イオン種、及び注入エネルギー、注入量を決めること
で、所望する濃度／深さ(厚さ)のドーピング層を高精度
に、かつ再現性良く形成することができる。またパター
ニングした注入マスク層を基板材料に積層することで、
ドーピングしたい領域を選択的に選ぶことも出来る。化
合物半導体材料においても、ＧａＡｓ電界効果トランジ
スタ(ＦＥＴ)や集積回路(ＩＣ)のド−ピング層形成に用
いられている。Ion implantation is a technique for impurity doping by accelerating particles to be introduced and irradiating the semiconductor material, and determining the substrate material (target material), implanted ion species, implantation energy, and implantation amount. Thus, a doping layer having a desired concentration / depth (thickness) can be formed with high accuracy and good reproducibility. Also, by laminating the patterned implantation mask layer on the substrate material,
It is also possible to selectively select the region to be doped. Also in compound semiconductor materials, it is used for forming the doping layer of GaAs field effect transistors (FETs) and integrated circuits (ICs).
【０００５】[0005]
【発明が解決しようとする課題】シリコン(Ｓｉ)へのイ
オン注入技術は、既に確立された技術であり、デバイス
作製プロセスにはなくてはならないものであるが、化合
物半導体の場合は複数元素で構成されるため、イオン注
入及び活性化アニール処理においていくつかの課題が存
在する。例えば、結晶のストイキリメトリに関する様々
な現象、活性化アニール時の注入原子の外部拡散、構成
元素の解離など、Ｓｉに比べ大変複雑なことが起こり得
る。例えば、一般的にイオン注入した元素を活性化させ
るためには高温下でのアニール処理が必要であるが、こ
の活性化アニール処理において、化合物半導体では構成
元素の解離蒸気圧が異なるため、ある特定元素のみが抜
け易くなる。その結果として、イオン注入された領域内
に欠陥や転位の様な構造が残存／生成するなどの課題が
あった。故に、化合物半導体ではイオン注入層をドーピ
ング層として用いる半導体装置も限られていた。The technique of ion implantation into silicon (Si) is an established technique and is indispensable for the device manufacturing process. However, in the case of compound semiconductors, multiple elements are used. As such, there are several challenges in ion implantation and activation annealing processes. For example, various phenomena related to crystal stoichiometry, out-diffusion of implanted atoms during activation annealing, dissociation of constituent elements, and the like can be very complicated compared to Si. For example, it is generally necessary to perform annealing treatment at a high temperature in order to activate the ion-implanted element. However, in this activation annealing treatment, the dissociation vapor pressures of the constituent elements are different in the compound semiconductor, so that a certain Only the element becomes easy to escape. As a result, there has been a problem that structures such as defects and dislocations remain / generate in the ion-implanted region. Therefore, in the compound semiconductor, the semiconductor device using the ion implantation layer as a doping layer has been limited.
【０００６】以上のように化合物半導体の価電子制御を
行なうための従来方法は、要求される特性を十分に満た
すものではなかったり、困難であるといった問題点があ
った。As described above, the conventional methods for controlling the valence electrons of compound semiconductors have problems that they do not sufficiently satisfy the required characteristics and that they are difficult.
【０００７】そこで本発明は、従来技術における前記課
題を解決するため、化合物半導体に対して価電子制御す
るための不純物元素を含む粒子を加速して照射する工程
と、化合物半導体を構成する元素のうち大きな族に属す
る元素を含む粒子を加速して照射する工程と、照射処理
された化合物半導体を加熱処理する工程とを含むことに
より、欠陥や転位の少ないドーピング層を提供すること
を目的とする。In order to solve the above problems in the prior art, the present invention therefore accelerates and irradiates a compound semiconductor with particles containing an impurity element for controlling valence electrons, and An object is to provide a doping layer with few defects and dislocations by including a step of accelerating and irradiating particles containing an element belonging to a large group, and a step of heat-treating an irradiation-treated compound semiconductor. .
【０００８】また本発明は、従来技術における前記課題
を解決するため、少なくとも価電子制御のための不純物
元素と化合物半導体を構成する元素のうち大きな族に属
する元素を含む粒子が照射された層を構成要素として有
することにより、デバイス特性の高い半導体装置を提供
することを目的とする。In order to solve the above problems in the prior art, the present invention provides a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a large group among the elements constituting the compound semiconductor. An object of the present invention is to provide a semiconductor device having high device characteristics by having it as a constituent element.
【０００９】[0009]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る化合物半導体の処理方法は、化合物半
導体に対して価電子制御するための不純物元素を含む粒
子を加速して照射する工程と、前記化合物半導体を構成
する元素のうち大きな族に属する元素を含む粒子を加速
して照射する工程と、前記照射処理された化合物半導体
を加熱処理する工程とを含むことを特徴とする。In order to achieve the above object, a method of treating a compound semiconductor according to the present invention comprises a step of accelerating and irradiating a compound semiconductor with particles containing an impurity element for controlling valence electrons. And a step of accelerating and irradiating particles containing an element belonging to a large group among the elements forming the compound semiconductor, and a step of heat-treating the irradiation-treated compound semiconductor.
【００１０】また本発明に係る化合物半導体の処理方法
は、不純物元素を含む粒子を加速して照射する工程を行
なった後に、前記化合物半導体を構成する元素のうち大
きな族に属する元素を含む粒子を加速して照射する工程
を行なうことが好ましい。Further, in the method for treating a compound semiconductor according to the present invention, after performing a step of accelerating and irradiating particles containing an impurity element, particles containing an element belonging to a large group among the elements constituting the compound semiconductor are treated. It is preferable to perform the step of accelerating and irradiating.
【００１１】また本発明に係る化合物半導体の処理方法
は、化合物半導体を構成するＩＩＩ族元素が、アルミニ
ウム(Ａｌ)、ガリウム(Ｇａ)、インジウム(Ｉｎ)から選
ばれる少なくとも一種を含むことが好ましい。Further, in the method for treating a compound semiconductor according to the present invention, it is preferable that the group III element constituting the compound semiconductor contains at least one selected from aluminum (Al), gallium (Ga) and indium (In).
【００１２】また本発明に係る化合物半導体の処理方法
は、化合物半導体を構成するＶ族元素が、窒素（Ｎ）、
リン(Ｐ)、ヒ素(Ａｓ)から選ばれる少なくとも１種を含
むことが好ましい。In the method for treating a compound semiconductor according to the present invention, the group V element constituting the compound semiconductor is nitrogen (N),
It is preferable to contain at least one selected from phosphorus (P) and arsenic (As).
【００１３】また本発明に係る半導体装置は、少なくと
も価電子制御のための不純物元素と化合物半導体を構成
する元素のうち大きな族に属する元素を含む粒子が照射
された層を構成要素として有することを特徴とする。Further, the semiconductor device according to the present invention has, as a constituent element, a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a large group among the elements constituting the compound semiconductor. Characterize.
【００１４】一般的にイオン注入法によって形成された
不純物原子注入層には、注入直後欠陥が導入されてい
る。その回復にはある程度高温下での活性化アニール処
理が有効であるが、化合物半導体の場合は上記の様に解
離蒸気圧の高い構成元素が抜けやすいため、注入した不
純物元素が活性化しても注入層内には欠陥や転位が残留
したり、新たに生成しやすい。そこで本発明者らは、活
性化アニール処理する際に解離蒸気圧が高い構成元素が
化合物半導体から抜けにくい様にする工夫、例えばイオ
ン注入試料表面にキャップ層を形成するなどの策を講じ
ると共に、不純物元素が注入された層内に化合物半導体
を構成する元素のうち大きな族に属する元素を導入する
ことで、上記欠陥や転位を補償したり、その生成を抑制
出来ることを見いだした。In general, defects are introduced into the impurity atom-implanted layer formed by the ion implantation method immediately after the implantation. Activation annealing treatment at a high temperature is effective for recovery to some extent, but in the case of compound semiconductors, the constituent elements with high dissociation vapor pressure tend to escape, so even if the implanted impurity element is activated, Defects and dislocations are likely to remain in the layer, or new defects are likely to be generated. Therefore, the inventors of the present invention have taken measures to prevent constituent elements having a high dissociation vapor pressure from coming out of the compound semiconductor during the activation annealing treatment, for example, to form a cap layer on the surface of the ion-implanted sample, and It has been found that by introducing an element belonging to a large group among the elements constituting the compound semiconductor into the layer into which the impurity element is injected, it is possible to compensate for the above-mentioned defects and dislocations or suppress their generation.
【００１５】さらに本発明の構成において、不純物元素
を含む粒子を加速して照射する工程を行なった後に、続
けて前記化合物半導体を構成する元素のうち大きな族に
属する元素を含む粒子を加速して照射する工程を行なう
という好ましい例によれば、より効率的に欠陥や転位の
補償／生成抑制を実現することができる。Further, in the structure of the present invention, after the step of accelerating and irradiating the particles containing the impurity element, the particles containing an element belonging to a large group among the elements constituting the compound semiconductor are accelerated. According to the preferable example of performing the irradiation step, it is possible to more efficiently realize the compensation / generation suppression of defects and dislocations.
【００１６】さらに本発明の構成において、化合物半導
体を構成するＩＩＩ族元素がアルミニウム(Ａｌ)、ガリ
ウム(Ｇａ)、インジウム(Ｉｎ)を含んだり、または化合
物半導体材料を構成するＶ族元素が、窒素（Ｎ）、リン
(Ｐ)またはヒ素(Ａｓ)を含んだ化合物半導体系に適用す
ることで、非常に有効に作用する。Further, in the constitution of the present invention, the group III element constituting the compound semiconductor contains aluminum (Al), gallium (Ga), indium (In), or the group V element constituting the compound semiconductor material is nitrogen. (N), Rin
When applied to a compound semiconductor system containing (P) or arsenic (As), it works very effectively.
【００１７】また本発明者らは、本発明に係る半導体装
置において、少なくとも価電子制御のための不純物元素
と前記化合物半導体を構成する元素のうち大きな族に属
する元素を含む粒子が照射された層を構成要素として有
することにより、低欠陥ドーピング層が得られるので、
安定性の高い半導体装置となることを見いだした。In addition, the inventors of the present invention, in the semiconductor device according to the present invention, a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a large group among the elements constituting the compound semiconductor. By having as a component, a low defect doping layer can be obtained,
We have found that it will be a highly stable semiconductor device.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施例について、
図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
A description will be given with reference to the drawings.
【００１９】図１は化合物半導体層１１に加速した不純
物原子を含む粒子１２を照射した後に、さらに化合物半
導体層を構成する元素のうち大きな族に属する方の元素
を含む粒子１４を加速し、ドーピング層１６を形成する
手順を示した概略工程図である。In FIG. 1, after irradiating the compound semiconductor layer 11 with particles 12 containing accelerated impurity atoms, particles 14 containing an element belonging to the larger group among the elements constituting the compound semiconductor layer are further accelerated and doped. FIG. 6 is a schematic process diagram showing a procedure for forming a layer 16.
【００２０】まず、ドーピング層を形成したい化合物半
導体層１１を準備する(工程)。通常の洗浄処理を施し
た後、価電子制御するために化合物半導体層１１に加速
した不純物元素を含む粒子１２を照射する(工程)。そ
の際の粒子の加速エネルギー並びに照射量は、所望のド
ーピング層の厚さや濃度で適宜決められるが、概ねそれ
ぞれ100eV〜10MeV、1×1010〜１×1017個/cm2である。
中でも、それぞれ50〜200KeV、1×1012〜１×1014個/cm
2の範囲が良く用いられる。その結果、化合物半導体層
１１表層には不純物原子が注入された領域１３が形成さ
れるが、この注入領域１３には粒子照射の影響で欠陥が
多数含まれている(工程)。First, a compound semiconductor layer 11 on which a doping layer is desired to be formed is prepared (step). After performing a normal cleaning process, the compound semiconductor layer 11 is irradiated with the accelerated particles 12 containing the impurity element in order to control the valence electrons (step). The acceleration energy and irradiation dose of the particles at that time are appropriately determined depending on the desired thickness and concentration of the doping layer, but are generally 100 eV to 10 MeV and 1 × 10 10 to 1 × 10 17 particles / cm 2 , respectively.
Among them, 50 to 200 KeV, 1 × 10 12 to 1 × 10 14 pieces / cm
A range of 2 is often used. As a result, a region 13 in which impurity atoms have been implanted is formed in the surface layer of the compound semiconductor layer 11, and this implantation region 13 contains many defects due to the effect of particle irradiation (step).
【００２１】続いて、注入層内の欠陥や転位の補償／生
成抑制を目的として、化合物半導体層１１を構成する元
素のうち大きな族に属する方の元素を含む粒子１４を加
速して照射する(工程)。注入する領域は、概ね不純物
原子を注入した領域１３と一致させることが好ましいが
その限りではなく、構成元素の解離の影響が顕著に表れ
る表面層のみでも効果的である。故に、粒子１４の加速
エネルギー並びに照射量は、照射粒子の種別及び工程
での不純物原子の注入条件に応じて決められる。その結
果、化合物半導体層１１表層に不純物原子と化合物半導
体材料を構成する原子が注入された領域１５が形成され
る(工程)。最終的に、注入された不純物原子を活性さ
せるために、熱処理等の活性化アニール処理が施され、
欠陥や転位の非常に少ないドーピング層１６が形成され
る(工程)。この活性化アニール処理の方法は、特に限
定されるものではなく、一般的に行なわれる管状炉等で
の加熱処理や赤外線ランプによる加熱、レーザー照射加
熱などいずれの方法に対しても適用可能である。なおこ
の手順で行なった具体的な実施例について以下に示す。Subsequently, for the purpose of compensating / suppressing generation of defects and dislocations in the injection layer, particles 14 containing an element belonging to the larger group among the elements constituting the compound semiconductor layer 11 are accelerated and irradiated ( Process). It is preferable that the region to be implanted is approximately the same as the region 13 into which the impurity atoms are implanted, but the present invention is not limited to this, and it is effective even if only the surface layer in which the influence of dissociation of the constituent elements is remarkable. Therefore, the acceleration energy and irradiation dose of the particles 14 are determined according to the type of irradiation particles and the implantation conditions of impurity atoms in the process. As a result, a region 15 into which impurity atoms and atoms forming the compound semiconductor material are implanted is formed in the surface layer of the compound semiconductor layer 11 (step). Finally, in order to activate the implanted impurity atoms, activation annealing treatment such as heat treatment is performed,
The doping layer 16 with very few defects and dislocations is formed (step). The method of this activation annealing treatment is not particularly limited, and it is applicable to any method such as heat treatment generally performed in a tubular furnace or the like, heating by an infrared lamp, laser irradiation heating, or the like. . A specific example of this procedure is shown below.
【００２２】＜第１の実施の形態＞本発明に係る不純物
元素照射による価電子制御を行なう化合物半導体層とし
て、インジウムリン(ＩｎＰ)を採用し、Ｓｉ導入による
ｎ形ドーピング層の形成を行なった場合について以下に
説明する。<First Embodiment> Indium phosphide (InP) was adopted as a compound semiconductor layer for controlling valence electrons by irradiation with an impurity element according to the present invention, and an n-type doping layer was formed by introducing Si. The case will be described below.
【００２３】まず面方位が（１００）である半絶縁性単
結晶ＩｎＰ基板に、ｎ形不純物としてＳｉをイオン注入
した。注入条件は、注入エネルギー：100KeV、注入ドー
ズ量：8×1012個/cm2とした。その結果、ＩｎＰ表層約
０．３〜０．４μｍの領域にＳｉ原子が注入された。そ
こでさらに、ＩｎＰの構成元素のうち大きな族に属する
方の原子、すなわちＰ原子をさらに照射した。Ｐイオン
の注入条件は、Ｓｉ注入領域の表面層側を高濃度にする
ために、注入エネルギー：25KeV、注入ドーズ量：1×10
13個/cm2とした。以上の粒子照射処理の後、ＩｎＰ基板
に対して窒素雰囲気中で赤外線を照射するラピッドサー
マルアニール処理を行なった。活性化アニール処理条件
は、700〜750℃、１５分間である。なお比較のため、同
条件でＳｉイオン照射と活性化アニール処理のみを実施
した試料も作製した。First, Si was ion-implanted as an n-type impurity into a semi-insulating single crystal InP substrate having a plane orientation of (100). The implantation conditions were implantation energy: 100 KeV and implantation dose: 8 × 10 12 cells / cm 2 . As a result, Si atoms were implanted into the InP surface layer region of about 0.3 to 0.4 μm. Therefore, the atom belonging to the larger group of the constituent elements of InP, that is, P atom was further irradiated. The implantation conditions of P ions are as follows: implantation energy: 25 KeV, implantation dose: 1 × 10 in order to increase the concentration on the surface layer side of the Si implantation region.
It was set to 13 pieces / cm 2 . After the above particle irradiation treatment, a rapid thermal annealing treatment of irradiating the InP substrate with infrared rays was performed in a nitrogen atmosphere. The activation annealing treatment condition is 700 to 750 ° C. for 15 minutes. For comparison, a sample was also prepared in which only Si ion irradiation and activation annealing were performed under the same conditions.
【００２４】作製した試料をＨａｌｌ測定等で評価した
結果、Ｐイオン照射工程の有無にかかわらず、ＩｎＰは
ｎ形伝導を示し、いずれもＳｉが活性化していることが
わかった。しかしながら、Ｐ未照射の試料では、注入層
内部に残留／生成された欠陥に起因すると考えられる不
要なキャリア生成が見受けられ、またその移動度もＰ照
射試料と比較して若干低かった。また上記欠陥に起因し
たと考えられる比較的深めのドナー準位(〜200meV)の存
在が確認された。As a result of evaluating the prepared sample by Hall measurement or the like, it was found that InP exhibits n-type conduction regardless of the presence or absence of the P ion irradiation step, and Si is activated in both cases. However, in the P-unirradiated sample, unnecessary carrier generation, which is considered to be caused by defects remaining / generated inside the injection layer, was found, and its mobility was slightly lower than that in the P-irradiated sample. In addition, the existence of a relatively deep donor level (up to 200 meV), which is considered to be caused by the above defects, was confirmed.
【００２５】それに対し、本発明手法によって作製され
たＰ照射試料では、室温(300K)においてシート抵抗値：
400〜500Ω/□、シートキャリア濃度：7.0〜7.5×1012c
m-2、移動度：1500〜1550cm2/Vsが得られ、またシート
キャリア濃度の温度特性測定から、Ｓｉドナーに起因す
る浅いドナー準位(〜5meV)のみが観測された。すなわち
Ｐ照射処理は、従来のイオン注入／活性化アニール処理
工程で注入層内部に残留／生成されるであろう欠陥を補
償／生成抑制する効果があることを本発明者らは確認し
た。On the other hand, in the P-irradiated sample produced by the method of the present invention, the sheet resistance value at room temperature (300K):
400 to 500 Ω / □, sheet carrier concentration: 7.0 to 7.5 × 10 12 c
m -2 , mobility: 1500 to 1550 cm 2 / Vs were obtained, and from the temperature characteristic measurement of the sheet carrier concentration, only the shallow donor level (to 5 meV) due to the Si donor was observed. That is, the present inventors have confirmed that the P irradiation treatment has an effect of compensating / suppressing defects that may remain / produce inside the implantation layer in the conventional ion implantation / activation annealing treatment process.
【００２６】この効果は他の化合物半導体材料、例えば
ＧａＡｓにおけるＡｓ照射などにおいても確認された。This effect was also confirmed in other compound semiconductor materials such as As irradiation in GaAs.
【００２７】＜第２の実施の形態＞ＧａＡｓで作製され
るＭＥＳＦＥＴのチャネル層形成に本手法を適用した場
合について以下に示す。 一般的プロセスを用いてＧａ
Ａｓ ＭＥＳＦＥＴを作製する際、電子が走行するｎ形
チャネル層を通常のイオン注入(Ａｓ未照射)のみで作製
した試料と、本発明手法によるＡｓ照射を付加して作製
した試料で得られる電気的特性について比較してみた。
その結果、Ａｓ照射プロセスでは上記効果により欠陥の
少ないチャネル層形成が出来たため、Ａｓ未照射よりも
リーク電流の少ないデバイスであること(リーク電流
量：半減)を本発明者らは確認した。<Second Embodiment> The case where the present method is applied to the formation of a channel layer of a MESFET made of GaAs will be described below. Ga using a general process
When an As MESFET is manufactured, electrical properties obtained by a sample prepared by only ordinary ion implantation (As unirradiated) of an n-type channel layer in which electrons travel and a sample prepared by adding As irradiation by the method of the present invention I compared the characteristics.
As a result, in the As irradiation process, the channel layer with few defects could be formed due to the above effect, and therefore the present inventors have confirmed that the device has a smaller leak current than the non-As irradiation (leak current amount: half).
【００２８】[0028]
【発明の効果】以上のように、本発明に係る化合物半導
体の処理方法によれば、化合物半導体に対して価電子制
御するための不純物元素を含む粒子を加速して照射する
工程と、前記化合物半導体を構成する元素のうち大きな
族に属する元素を含む粒子を加速して照射する工程と、
前記照射処理された化合物半導体材料を加熱処理する工
程とを含むことにより、低欠陥なドーピング層を形成す
ることが可能となる。As described above, according to the method for treating a compound semiconductor of the present invention, a step of accelerating and irradiating the compound semiconductor with particles containing an impurity element for controlling valence electrons, and the compound A step of accelerating and irradiating particles containing an element belonging to a large group among the elements constituting the semiconductor;
By including the step of heat-treating the compound semiconductor material which has been subjected to the irradiation treatment, it becomes possible to form a doping layer having a low defect.
【００２９】また本発明に係る化合物半導体からなる半
導体装置によれば、少なくとも価電子制御のための不純
物元素と前記化合物半導体を構成する元素のうち大きな
族に属する元素とを含む粒子が、照射された層を構成要
素として有することより、安定性の高い半導体装置を実
現することが可能となる。Further, according to the semiconductor device made of the compound semiconductor according to the present invention, particles containing at least an impurity element for controlling valence electrons and an element belonging to a large group among the elements constituting the compound semiconductor are irradiated. By having such a layer as a constituent element, a highly stable semiconductor device can be realized.
【図１】本発明に係る化合物半導体の処理方法における
処理手順例を示す概念工程図FIG. 1 is a conceptual process chart showing an example of a treatment procedure in a treatment method for a compound semiconductor according to the present invention.
１１ 化合物半導体層
１２ 不純物原子を含む粒子
１３ 不純物原子が注入された領域(注入層)
１４ 化合物半導体の構成元素のうち大きな族に属する
方の元素を含む粒子
１５ 不純物原子と化合物半導体を構成する原子が注入
された領域
１６ ドーピング層11 Compound Semiconductor Layer 12 Particles Containing Impurity Atoms 13 Region (Implanted Layer) Injecting Impurity Atoms 14 Particles Containing Element of Larger Group of Compound Semiconductor Element 15 Impurity Atom and Atom Constituting Compound Semiconductor Doped region 16 Doping layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉井 重雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 鈴木 朝実良 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 古屋 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F102 GB01 GC01 GD01 GJ05 GR01 HC07 HC21 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Shigeo Yoshii 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Sangyo Co., Ltd. (72) Inventor Asami Yoshi Suzuki 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Sangyo Co., Ltd. (72) Inventor Hiroyuki Furuya 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Sangyo Co., Ltd. F-term (reference) 5F102 GB01 GC01 GD01 GJ05 GR01 HC07 HC21
Claims (5)
とＶ族元素、あるいはそれらの混晶で構成される化合物
半導体の処理方法において、前記化合物半導体層に対し
て価電子制御するための不純物元素を含む粒子を加速し
て照射する工程と、前記化合物半導体層を構成する元素
のうち大きな族に属する元素を含む粒子を加速して照射
する工程と、前記粒子照射処理された化合物半導体層を
加熱処理する工程とを含むことを特徴とする化合物半導
体の処理方法。1. An impurity for controlling valence electrons of a compound semiconductor layer in a method for treating a compound semiconductor composed of a group II and VI element, a group III and V element, or a mixed crystal thereof. A step of accelerating and irradiating particles containing an element, a step of accelerating and irradiating particles containing an element belonging to a large group among the elements constituting the compound semiconductor layer, and the compound semiconductor layer subjected to the particle irradiation treatment. And a step of performing heat treatment.
る工程を行なった後に、前記化合物半導体層を構成する
元素のうち大きな族に属する元素を含む粒子を加速して
照射する工程を行なうことを特徴とする請求項１に記載
の化合物半導体の処理方法。2. A step of accelerating and irradiating particles containing an impurity element, and then accelerating and irradiating particles containing an element belonging to a large group among the elements constituting the compound semiconductor layer. The method for treating a compound semiconductor according to claim 1, wherein:
素が、アルミニウム(Ａｌ)、ガリウム(Ｇａ)、インジウ
ム(Ｉｎ)から選ばれる少なくとも１種を含むことを特徴
とする請求項１に記載の化合物半導体の処理方法。3. The compound according to claim 1, wherein the group III element constituting the compound semiconductor contains at least one selected from aluminum (Al), gallium (Ga), and indium (In). Semiconductor processing method.
が、窒素（Ｎ）、リン(Ｐ)、ヒ素(As)から選ばれる少な
くとも１種を含むことを特徴とする請求項１に記載の化
合物半導体の処理方法。4. The compound according to claim 1, wherein the group V element constituting the compound semiconductor contains at least one selected from nitrogen (N), phosphorus (P), and arsenic (As). Semiconductor processing method.
とＶ族元素、あるいはそれらの混晶で構成される化合物
半導体を用いて作製される、能動素子として機能する半
導体装置であって、前記半導体装置において、少なくと
も価電子制御のための不純物元素と前記化合物半導体を
構成する元素のうち大きな族に属する元素とを含む粒子
が照射された層を構成要素として有することを特徴とす
る半導体装置。5. A semiconductor device functioning as an active element, which is produced by using a compound semiconductor composed of a group II and group VI element, a group III and group V element, or a mixed crystal thereof. A semiconductor device, comprising a layer irradiated with particles containing at least an impurity element for controlling valence electrons and an element belonging to a large group among the elements constituting the compound semiconductor, as a constituent element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283274A JP2003092269A (en) | 2001-09-18 | 2001-09-18 | Treatment method for compound semiconductor and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283274A JP2003092269A (en) | 2001-09-18 | 2001-09-18 | Treatment method for compound semiconductor and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092269A true JP2003092269A (en) | 2003-03-28 |
Family
ID=19106784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001283274A Pending JP2003092269A (en) | 2001-09-18 | 2001-09-18 | Treatment method for compound semiconductor and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092269A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014042031A (en) * | 2012-08-23 | 2014-03-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | METHOD FOR TRANSFERRING InP FILM ON HARDENING SUBSTRATE |
-
2001
- 2001-09-18 JP JP2001283274A patent/JP2003092269A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014042031A (en) * | 2012-08-23 | 2014-03-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | METHOD FOR TRANSFERRING InP FILM ON HARDENING SUBSTRATE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537886B2 (en) | Ultra-shallow semiconductor junction formation | |
| KR100207938B1 (en) | Annealed semiconductor device and annealing method | |
| KR101081130B1 (en) | Methods for forming low resistivity, ultrashallow junctions with low damage | |
| US8637328B2 (en) | Integrated circuit having doped semiconductor body and method | |
| JP2002141504A (en) | Formation method of extremely shallow junction | |
| KR20040037025A (en) | Method for forming ultrashallow junctions with low sheet resistance | |
| US20030186519A1 (en) | Dopant diffusion and activation control with athermal annealing | |
| EP0111085B1 (en) | Ion implantation process for compound semiconductor | |
| JP2003092269A (en) | Treatment method for compound semiconductor and semiconductor device | |
| JP2003092270A (en) | Treatment method for compound semiconductor | |
| JP4090225B2 (en) | Semiconductor device manufacturing method and substrate processing method | |
| JP2002367922A (en) | Method of processing compound semiconductor material, and semiconductor device | |
| JPH1012565A (en) | Diamond semiconductor device and its manufacture | |
| JPH05117088A (en) | Method for forming n-type and p-type diamond | |
| JP2001358146A (en) | Semiconductor device and its processing method | |
| JPH08288215A (en) | Manufacture of semiconductor substrate and semiconductor substrate | |
| Boudinov et al. | Electrical isolation of n-type InP by ion bombardment: Dose dependence and thermal stability | |
| KR20010020834A (en) | Integrated circuit device having a fluorine implanted oxide layer | |
| JPH01214172A (en) | Semiconductor device and manufacture thereof | |
| JPH0421335B2 (en) | ||
| JP2522217B2 (en) | Method for suppressing silicon crystal defects caused by ion implantation | |
| Chan et al. | Plasma doping for ultra-shallow junctions | |
| Ahmed et al. | Electrical isolation of n-type GaAs devices by MeV/MeV-like implantation of various ion species | |
| Ahmed et al. | Annealing characteristics of the implant-isolated n-type GaAs layers: effects of ion species and implant temperature | |
| KR20060050309A (en) | Method of forming p-n junction in silicon |