JP2002367833A - 積層チップインダクタ - Google Patents
積層チップインダクタInfo
- Publication number
- JP2002367833A JP2002367833A JP2001178045A JP2001178045A JP2002367833A JP 2002367833 A JP2002367833 A JP 2002367833A JP 2001178045 A JP2001178045 A JP 2001178045A JP 2001178045 A JP2001178045 A JP 2001178045A JP 2002367833 A JP2002367833 A JP 2002367833A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pattern
- multilayer chip
- pattern
- terminal electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 外部電極を、ディップ法を使用せずに簡便に
形成する。実装安定性が高く、密着性が高く、実装時の
半田付けの確認が容易にできるようにする。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中で積層方向に重畳したコイル２０が形成され、コイル
の両端部がそれぞれ引出導体２２を介して積層体チップ
２４の外表面に引き出される。引出導体と同じ層で且つ
縁部が積層体チップ端面に露出するように引出導体と接
続した状態で形成された端子電極パターン２６と、端子
電極パターンとは異なる層で且つ縁部が積層体チップ端
面に露出するようにコイルとは無接続の状態で形成され
た浮き電極パターン２８を有する。積層体チップの両端
部に端子電極パターンと１層以上の浮き電極パターンと
を配列され、それらの露出部が外部電極３０となってい
る。
形成する。実装安定性が高く、密着性が高く、実装時の
半田付けの確認が容易にできるようにする。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中で積層方向に重畳したコイル２０が形成され、コイル
の両端部がそれぞれ引出導体２２を介して積層体チップ
２４の外表面に引き出される。引出導体と同じ層で且つ
縁部が積層体チップ端面に露出するように引出導体と接
続した状態で形成された端子電極パターン２６と、端子
電極パターンとは異なる層で且つ縁部が積層体チップ端
面に露出するようにコイルとは無接続の状態で形成され
た浮き電極パターン２８を有する。積層体チップの両端
部に端子電極パターンと１層以上の浮き電極パターンと
を配列され、それらの露出部が外部電極３０となってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装可能な積
層構造のチップインダクタに関し、更に詳しく述べる
と、積層体チップの両端部に、内部コイルに接続されて
いる端子電極パターンを形成し、その線状の露出部を利
用することにより、ディップ工程無しに外部電極を形成
して外部回路に接続可能とした積層チップインダクタに
関するものである。この積層チップインダクタは、例え
ば携帯機器や移動体通信機器などの高周波回路で使用さ
れる。
層構造のチップインダクタに関し、更に詳しく述べる
と、積層体チップの両端部に、内部コイルに接続されて
いる端子電極パターンを形成し、その線状の露出部を利
用することにより、ディップ工程無しに外部電極を形成
して外部回路に接続可能とした積層チップインダクタに
関するものである。この積層チップインダクタは、例え
ば携帯機器や移動体通信機器などの高周波回路で使用さ
れる。
【０００２】
【従来の技術】積層チップインダクタは、例えば図８の
Ａに示すように、電気絶縁層間に導体パターンを設け、
各導体パターンを順次接続することによって積層方向に
重畳したコイル（周回パターン）１０を形成し、そのコ
イル１０が電気絶縁体１２内に埋設された状態となって
おり、コイル１０の両端と、積層体チップ外表面に形成
した一対の外部電極１４との間を引出導体１６で接続し
た構造である。電気絶縁層を構成する材料としては、特
に良好な高周波特性が要求され、低インダクタンスの場
合、非磁性体セラミックス（代表的な例は誘電体セラミ
ックス）が用いられている。
Ａに示すように、電気絶縁層間に導体パターンを設け、
各導体パターンを順次接続することによって積層方向に
重畳したコイル（周回パターン）１０を形成し、そのコ
イル１０が電気絶縁体１２内に埋設された状態となって
おり、コイル１０の両端と、積層体チップ外表面に形成
した一対の外部電極１４との間を引出導体１６で接続し
た構造である。電気絶縁層を構成する材料としては、特
に良好な高周波特性が要求され、低インダクタンスの場
合、非磁性体セラミックス（代表的な例は誘電体セラミ
ックス）が用いられている。
【０００３】積層構造を形成する代表的な方法として
は、セラミックスパターンと導体パターンを重ねてスク
リーン印刷する印刷積層法がある。この場合、コイルを
形成するには、例えば１／２ターン分の導体パターン
を、端部が重なるように順次印刷する方法が用いられて
いる。セラミックスパターンの上に、１／２ターン分の
導体パターンを印刷し、その片側の半面にセラミックス
パターンを印刷して隠し、露出している端部と繋がるよ
うに次の１／２ターン分の導体パターンを印刷し、反対
側の半面にセラミックスパターンを印刷して隠すという
工程を繰り返してコイルを形成する。このような印刷積
層法の他、導体パターンを形成したセラミックスシート
を積層一体化するシート積層法もある。シート積層法で
は、ビア穴を利用して上下の導体パターン間を接続す
る。
は、セラミックスパターンと導体パターンを重ねてスク
リーン印刷する印刷積層法がある。この場合、コイルを
形成するには、例えば１／２ターン分の導体パターン
を、端部が重なるように順次印刷する方法が用いられて
いる。セラミックスパターンの上に、１／２ターン分の
導体パターンを印刷し、その片側の半面にセラミックス
パターンを印刷して隠し、露出している端部と繋がるよ
うに次の１／２ターン分の導体パターンを印刷し、反対
側の半面にセラミックスパターンを印刷して隠すという
工程を繰り返してコイルを形成する。このような印刷積
層法の他、導体パターンを形成したセラミックスシート
を積層一体化するシート積層法もある。シート積層法で
は、ビア穴を利用して上下の導体パターン間を接続す
る。
【０００４】外部電極１４は、図８のＢに示すように、
積層体チップ１８の両端部を包むように形成されてい
る。なお、符号１９は積層体チップの向きを示すための
マーカである。積層チップインダクタは、回路基板上に
搭載され、外部電極１４が回路基板の接続パッド部にリ
フロー法にて半田付けされる。
積層体チップ１８の両端部を包むように形成されてい
る。なお、符号１９は積層体チップの向きを示すための
マーカである。積層チップインダクタは、回路基板上に
搭載され、外部電極１４が回路基板の接続パッド部にリ
フロー法にて半田付けされる。
【０００５】このような外部電極１４を形成するには、
積層体チップ１８の端部を導体ペースト（主に銀ペース
ト）中に浸けて塗膜を形成し、乾燥した後、６００℃以
上で焼き付けるディップ法が採用されている。導体の電
気抵抗を下げるために、銀焼き付け膜の厚みは１０μｍ
以上できるだけ厚くする必要があり、そのため銀の含有
率が高い高粘度の導体ペーストを用いている。導体ペー
ストは、銀などの導電性粒子と、セラミックチップとの
接着性を確保するためのガラス質粒子と、溶剤などから
なる。粘度の調整は、主として溶剤の量の調整によって
行われる。乾き易い揮発性の高い溶剤を用い、その溶剤
の量を少なくし、銀の含有量を多くして高粘度に調整さ
れた導体ペーストを用いることによって厚い導体ペース
ト膜を付着させている。
積層体チップ１８の端部を導体ペースト（主に銀ペース
ト）中に浸けて塗膜を形成し、乾燥した後、６００℃以
上で焼き付けるディップ法が採用されている。導体の電
気抵抗を下げるために、銀焼き付け膜の厚みは１０μｍ
以上できるだけ厚くする必要があり、そのため銀の含有
率が高い高粘度の導体ペーストを用いている。導体ペー
ストは、銀などの導電性粒子と、セラミックチップとの
接着性を確保するためのガラス質粒子と、溶剤などから
なる。粘度の調整は、主として溶剤の量の調整によって
行われる。乾き易い揮発性の高い溶剤を用い、その溶剤
の量を少なくし、銀の含有量を多くして高粘度に調整さ
れた導体ペーストを用いることによって厚い導体ペース
ト膜を付着させている。
【０００６】このようなディップ法による外部電極形成
では、粘度管理（粘度を一定に維持管理すること）が非
常に困難で、外部電極の幅や厚みにばらつきが生じ易
く、寸法不良や外観不良などの原因となり、歩留まりが
低下する問題がある。また、製造エリアの温度や湿度を
厳しく制御する必要があるため膨大な設備費用を必要と
し、作業工程が繁雑化し生産性が悪化するため、全体的
にコストアップの大きな原因となっている。
では、粘度管理（粘度を一定に維持管理すること）が非
常に困難で、外部電極の幅や厚みにばらつきが生じ易
く、寸法不良や外観不良などの原因となり、歩留まりが
低下する問題がある。また、製造エリアの温度や湿度を
厳しく制御する必要があるため膨大な設備費用を必要と
し、作業工程が繁雑化し生産性が悪化するため、全体的
にコストアップの大きな原因となっている。
【０００７】そこで、ディップ法を用いることなく外部
電極を形成する技術が幾つか提案されている。その一つ
に、積層方向の最上部（又は最下部）に、積層時に外部
電極パターンを印刷形成する技術がある（例えば特開平
１１−２６５８２３号公報参照）。その他、焼成した積
層体チップの表面に帯状に導体ペーストを塗布し焼き付
ける技術もある（例えば特許第３０５８１６４号公報参
照）。
電極を形成する技術が幾つか提案されている。その一つ
に、積層方向の最上部（又は最下部）に、積層時に外部
電極パターンを印刷形成する技術がある（例えば特開平
１１−２６５８２３号公報参照）。その他、焼成した積
層体チップの表面に帯状に導体ペーストを塗布し焼き付
ける技術もある（例えば特許第３０５８１６４号公報参
照）。
【０００８】
【発明が解決しようとする課題】積層方向の最上部（又
は最下部）に積層時に外部電極パターンを印刷形成する
構成では、実装面のみに外部電極が形成されるために、
実装時に半田付けが確認できない問題が生じる。他方、
焼成した積層体チップの表面に帯状に導体ペーストを塗
布し焼き付ける構成は、外部電極のトータルの面積が小
さく、密着強度の点で不利であり、実装時の半田付けの
確認にも不適であった。
は最下部）に積層時に外部電極パターンを印刷形成する
構成では、実装面のみに外部電極が形成されるために、
実装時に半田付けが確認できない問題が生じる。他方、
焼成した積層体チップの表面に帯状に導体ペーストを塗
布し焼き付ける構成は、外部電極のトータルの面積が小
さく、密着強度の点で不利であり、実装時の半田付けの
確認にも不適であった。
【０００９】本発明の目的は、外部電極を、ディップ法
を使用せずに、簡便に形成できるような構造の積層チッ
プインダクタを提供することである。本発明の他の目的
は、実装安定性が高く、密着性が高く、実装時の半田付
けの確認が容易にできる外部電極を備えた積層チップイ
ンダクタを提供することである。本発明の更に他の目的
は、積層体チップにおける方向性が上下方向のみであ
り、左右を入れ替えても磁界の向きが変わらないように
して方向整列を容易に行えるようにした積層チップイン
ダクタを提供することである。本発明の他の目的は、コ
イルと外部電極との浮遊容量を低減し、高周波特性を改
善できる積層チップインダクタを提供することである。
を使用せずに、簡便に形成できるような構造の積層チッ
プインダクタを提供することである。本発明の他の目的
は、実装安定性が高く、密着性が高く、実装時の半田付
けの確認が容易にできる外部電極を備えた積層チップイ
ンダクタを提供することである。本発明の更に他の目的
は、積層体チップにおける方向性が上下方向のみであ
り、左右を入れ替えても磁界の向きが変わらないように
して方向整列を容易に行えるようにした積層チップイン
ダクタを提供することである。本発明の他の目的は、コ
イルと外部電極との浮遊容量を低減し、高周波特性を改
善できる積層チップインダクタを提供することである。
【００１０】
【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンが交互に積層され導体パターンが順次接続
されることで、電気絶縁体中で積層方向に重畳したコイ
ルが形成され、該コイルの両端がそれぞれ引出導体を介
して積層体チップ外表面に引き出されている積層チップ
インダクタにおいて、縁部が積層体チップ端面に露出す
るように引出導体に接続した状態で形成した端子電極パ
ターンを有し、積層体チップの対向する両端部に１層以
上の端子電極パターンが埋設状態で設けられ、その露出
部が外部電極となっていることを特徴とする積層チップ
インダクタである。引出導体がコイル軸方向と平行に引
き出される構造では、片側に複数ずつ端子電極パターン
を配設することも可能であり、特にそのような場合には
以下に述べる浮き電極パターンが無くても外部電極とし
て機能しうる。
導体パターンが交互に積層され導体パターンが順次接続
されることで、電気絶縁体中で積層方向に重畳したコイ
ルが形成され、該コイルの両端がそれぞれ引出導体を介
して積層体チップ外表面に引き出されている積層チップ
インダクタにおいて、縁部が積層体チップ端面に露出す
るように引出導体に接続した状態で形成した端子電極パ
ターンを有し、積層体チップの対向する両端部に１層以
上の端子電極パターンが埋設状態で設けられ、その露出
部が外部電極となっていることを特徴とする積層チップ
インダクタである。引出導体がコイル軸方向と平行に引
き出される構造では、片側に複数ずつ端子電極パターン
を配設することも可能であり、特にそのような場合には
以下に述べる浮き電極パターンが無くても外部電極とし
て機能しうる。
【００１１】また本発明は、電気絶縁層と導体パターン
が交互に積層され導体パターンが順次接続されること
で、電気絶縁体中で積層方向に重畳したコイルが形成さ
れ、コイルの両端がそれぞれ引出導体を介して積層体チ
ップ外表面に引き出されている積層チップインダクタに
おいて、引出導体と同じ層で且つ縁部が積層体チップ端
面に露出するように該引出導体に接続した状態で形成し
た端子電極パターンと、該端子電極パターンとは異なる
層で且つ縁部が積層体チップ端面に露出するように内部
コイルとは無接続の状態で形成された浮き電極パターン
とを有し、積層体チップの対向する両端部に端子電極パ
ターンと１層以上の浮き電極パターンとを配列され、そ
れらの露出部が外部電極となっていることを特徴とする
積層チップインダクタである。
が交互に積層され導体パターンが順次接続されること
で、電気絶縁体中で積層方向に重畳したコイルが形成さ
れ、コイルの両端がそれぞれ引出導体を介して積層体チ
ップ外表面に引き出されている積層チップインダクタに
おいて、引出導体と同じ層で且つ縁部が積層体チップ端
面に露出するように該引出導体に接続した状態で形成し
た端子電極パターンと、該端子電極パターンとは異なる
層で且つ縁部が積層体チップ端面に露出するように内部
コイルとは無接続の状態で形成された浮き電極パターン
とを有し、積層体チップの対向する両端部に端子電極パ
ターンと１層以上の浮き電極パターンとを配列され、そ
れらの露出部が外部電極となっていることを特徴とする
積層チップインダクタである。
【００１２】ここで、積層体チップの積層方向の最下層
及び／又は最上層に浮き電極パターンを形成してもよ
い。それらの最下層及び／又は最上層の浮き電極パター
ンは、積層体チップの外表面に現れることになる。通
常、端子電極パターン及び浮き電極パターンの積層体チ
ップ外表面の露出部に、ニッケルメッキ及び半田濡れ性
の良好な材料のメッキ（半田メッキや錫メッキなど）を
施す。
及び／又は最上層に浮き電極パターンを形成してもよ
い。それらの最下層及び／又は最上層の浮き電極パター
ンは、積層体チップの外表面に現れることになる。通
常、端子電極パターン及び浮き電極パターンの積層体チ
ップ外表面の露出部に、ニッケルメッキ及び半田濡れ性
の良好な材料のメッキ（半田メッキや錫メッキなど）を
施す。
【００１３】端子電極パターン及び浮き電極パターンが
密に配列されている場合（例えば、５０μｍ程度もしく
はそれ以下の間隔）には、積層体チップ外表面の露出部
に銅又は銀の導体メッキを行うと、離散した電極パター
ンの縁部（線状の露出部）を連続面化できる。その上に
ニッケルメッキ及び半田濡れ性の良好な材料のメッキを
施すことで従来同様の形状の外部電極を形成することも
できる。
密に配列されている場合（例えば、５０μｍ程度もしく
はそれ以下の間隔）には、積層体チップ外表面の露出部
に銅又は銀の導体メッキを行うと、離散した電極パター
ンの縁部（線状の露出部）を連続面化できる。その上に
ニッケルメッキ及び半田濡れ性の良好な材料のメッキを
施すことで従来同様の形状の外部電極を形成することも
できる。
【００１４】通常、端子電極パターン及び浮き電極パタ
ーンは同じ形状とし、積層体チップの両端部に対称的に
配置するのが好ましい。また、端子電極パターン及び浮
き電極パターンは、積層体チップの端面全高（もしくは
全幅）にわたって延びるように形成し、且つ端面全体に
ほぼ均等間隔で縞状に配列する。
ーンは同じ形状とし、積層体チップの両端部に対称的に
配置するのが好ましい。また、端子電極パターン及び浮
き電極パターンは、積層体チップの端面全高（もしくは
全幅）にわたって延びるように形成し、且つ端面全体に
ほぼ均等間隔で縞状に配列する。
【００１５】積層チップインダクタの構成としては、コ
イル軸方向を実装面に対して平行とし、コイル軸の両側
に端子電極パターン及び浮き電極パターンを配置し、端
子電極パターン及び浮き電極パターンの積層体チップ端
面における露出部を実装面に対して垂直方向とするのが
好ましい。露出部が上下方向を向くようにする（縦縞状
にする）と、実装時にリフロー半田が上りやすく良好な
接続が可能である。
イル軸方向を実装面に対して平行とし、コイル軸の両側
に端子電極パターン及び浮き電極パターンを配置し、端
子電極パターン及び浮き電極パターンの積層体チップ端
面における露出部を実装面に対して垂直方向とするのが
好ましい。露出部が上下方向を向くようにする（縦縞状
にする）と、実装時にリフロー半田が上りやすく良好な
接続が可能である。
【００１６】端子電極パターン及び浮き電極パターンの
縁部は、通常、積層体チップにおける実装面の端部、端
面全長、上面の端部に露出するように形成する。その場
合、端子電極パターン及び浮き電極パターンの積層体チ
ップ上面における露出部長さを、それらの積層体チップ
実装面における露出部長さよりも短くするのがよい。
縁部は、通常、積層体チップにおける実装面の端部、端
面全長、上面の端部に露出するように形成する。その場
合、端子電極パターン及び浮き電極パターンの積層体チ
ップ上面における露出部長さを、それらの積層体チップ
実装面における露出部長さよりも短くするのがよい。
【００１７】積層チップインダクタの他の構成として
は、コイル軸方向を実装面に対して垂直とし、コイル軸
の両側に端子電極パターン及び浮き電極パターンを配置
し、端子電極パターン及び浮き電極パターンの積層体チ
ップ端面における露出部を実装面に対して平行方向（横
縞状）としてもよい。
は、コイル軸方向を実装面に対して垂直とし、コイル軸
の両側に端子電極パターン及び浮き電極パターンを配置
し、端子電極パターン及び浮き電極パターンの積層体チ
ップ端面における露出部を実装面に対して平行方向（横
縞状）としてもよい。
【００１８】端子電極パターンに隣接して、該端子電極
パターンとほぼ同形の補助電極パターンを１層以上重ね
て形成すると、積層体チップ外表面の露出部を実質的に
厚くすることができる。
パターンとほぼ同形の補助電極パターンを１層以上重ね
て形成すると、積層体チップ外表面の露出部を実質的に
厚くすることができる。
【００１９】浮き電極パターンは、コイルパターンとは
異なる層に、コイルパターンに沿うような形状に形成す
るのが好ましい。それによって、コイルと外部電極との
浮遊容量を低減し、高周波特性を改善できる。
異なる層に、コイルパターンに沿うような形状に形成す
るのが好ましい。それによって、コイルと外部電極との
浮遊容量を低減し、高周波特性を改善できる。
【００２０】端子電極パターン及び浮き電極パターンの
相互の間隔は３００μｍ以下とするのがよい。通常は２
００μｍ程度とする。従って、浮き電極パターンは、通
常、積層体チップの端面に合計４〜６本程度形成するこ
とになる。
相互の間隔は３００μｍ以下とするのがよい。通常は２
００μｍ程度とする。従って、浮き電極パターンは、通
常、積層体チップの端面に合計４〜６本程度形成するこ
とになる。
【００２１】本発明の積層チップインダクタでは、必要
に応じて、積層体チップ上面に、方向性を示すマーカを
形成する。
に応じて、積層体チップ上面に、方向性を示すマーカを
形成する。
【００２２】
【実施例】図１は本発明に係る積層チップインダクタの
一実施例を示す説明図である。Ａはその内部構造を、Ｂ
はその外観を表している。積層チップインダクタは、非
磁性電気絶縁層と導体パターンが交互に積層され導体パ
ターンが順次接続されることで、電気絶縁体中で積層方
向に重畳したコイル２０が形成され、該コイル２０の両
端がそれぞれ引出導体２２を介して積層体チップ２４の
外表面に引き出されている。引出導体２２と同じ層で且
つ縁部が積層体チップ端面に露出するように該引出導体
２２と接続した状態で形成された端子電極パターン２６
と、該端子電極パターン２６とは異なる層で且つ縁部が
積層体チップ端面に露出するようにコイル２０とは無接
続の状態で形成された浮き電極パターン２８とを有す
る。積層体チップ２４の対向する両端部に端子電極パタ
ーン２６と複数の浮き電極パターン２８とを配列し、そ
れらの露出部が外部電極３０となっている。
一実施例を示す説明図である。Ａはその内部構造を、Ｂ
はその外観を表している。積層チップインダクタは、非
磁性電気絶縁層と導体パターンが交互に積層され導体パ
ターンが順次接続されることで、電気絶縁体中で積層方
向に重畳したコイル２０が形成され、該コイル２０の両
端がそれぞれ引出導体２２を介して積層体チップ２４の
外表面に引き出されている。引出導体２２と同じ層で且
つ縁部が積層体チップ端面に露出するように該引出導体
２２と接続した状態で形成された端子電極パターン２６
と、該端子電極パターン２６とは異なる層で且つ縁部が
積層体チップ端面に露出するようにコイル２０とは無接
続の状態で形成された浮き電極パターン２８とを有す
る。積層体チップ２４の対向する両端部に端子電極パタ
ーン２６と複数の浮き電極パターン２８とを配列し、そ
れらの露出部が外部電極３０となっている。
【００２３】コイル巻き回しの軸方向（従って積層方
向）を実装面（図１では上下面）に対して平行とし、そ
のコイル軸の両側（図１では左右）に端子電極パターン
及び浮き電極パターンを形成している。従って、端子電
極パターン及び浮き電極パターンの積層体チップ端面に
おける露出部は、実装面に対して垂直方向（図１では上
下方向：縦縞状）となる。コイル巻き回しの回数は、必
要なインダクタンス値に応じて適宜決定することにな
る。
向）を実装面（図１では上下面）に対して平行とし、そ
のコイル軸の両側（図１では左右）に端子電極パターン
及び浮き電極パターンを形成している。従って、端子電
極パターン及び浮き電極パターンの積層体チップ端面に
おける露出部は、実装面に対して垂直方向（図１では上
下方向：縦縞状）となる。コイル巻き回しの回数は、必
要なインダクタンス値に応じて適宜決定することにな
る。
【００２４】ここでは、積層体チップの積層方向の最下
層及び／又は最上層に矩形状の浮き電極パターン３２を
形成しており、その他の浮き電極パターン２８は、端子
電極パターン２６と同じコの字形をなしている。これら
の端子電極パターン及び浮き電極パターンは、積層体チ
ップの端面全長にわたって且つ端面全体にほぼ均等間隔
（例えば、２００μｍ程度の間隔）で配列されていて、
両端部に対称的に配置されている。
層及び／又は最上層に矩形状の浮き電極パターン３２を
形成しており、その他の浮き電極パターン２８は、端子
電極パターン２６と同じコの字形をなしている。これら
の端子電極パターン及び浮き電極パターンは、積層体チ
ップの端面全長にわたって且つ端面全体にほぼ均等間隔
（例えば、２００μｍ程度の間隔）で配列されていて、
両端部に対称的に配置されている。
【００２５】従って、図１のＢに示すように、端子電極
パターン及び浮き電極パターンの縁部（外部電極３０）
は、積層体チップにおける実装面の端部、端面全長、上
面の端部に露出する。そして、端子電極パターン及び浮
き電極パターンの積層体チップ外表面の露出部に、ニッ
ケルメッキ及び半田濡れ性の良好な材料のメッキ（半田
メッキや錫メッキなど）を施す。
パターン及び浮き電極パターンの縁部（外部電極３０）
は、積層体チップにおける実装面の端部、端面全長、上
面の端部に露出する。そして、端子電極パターン及び浮
き電極パターンの積層体チップ外表面の露出部に、ニッ
ケルメッキ及び半田濡れ性の良好な材料のメッキ（半田
メッキや錫メッキなど）を施す。
【００２６】このような積層チップインダクタは、図２
に示すように、回路基板３４上に搭載され、その外部電
極を回路基板の接続パッド部３６に半田付け（リフロー
半田処理）することで表面実装される。半田を符号３８
で示す。外部電極には内部コイルに接続されている端子
電極パターンもあるが、その他は内部コイルに接続され
ていない浮き電極パターンである。これら端子電極パタ
ーン及び浮き電極パターンは回路基板に対して垂直に
（即ち上下方向に）延びているため、半田３８は下から
上がってきやすく、従来同様のリフロー半田付け工程で
実装でき、容易に半田付けの合否を確認できるし、十分
な結合強度も得られる。
に示すように、回路基板３４上に搭載され、その外部電
極を回路基板の接続パッド部３６に半田付け（リフロー
半田処理）することで表面実装される。半田を符号３８
で示す。外部電極には内部コイルに接続されている端子
電極パターンもあるが、その他は内部コイルに接続され
ていない浮き電極パターンである。これら端子電極パタ
ーン及び浮き電極パターンは回路基板に対して垂直に
（即ち上下方向に）延びているため、半田３８は下から
上がってきやすく、従来同様のリフロー半田付け工程で
実装でき、容易に半田付けの合否を確認できるし、十分
な結合強度も得られる。
【００２７】このような構造の積層チップインダクタ
は、例えば図３のような工程を経ることで製造できる。
ここでは、誘電体をシート化し、その上に導体パターン
をスクリーン印刷し積層して圧着するシート積層法を採
用している。なお、分かり易くするために、以下の説明
の順序を示す番号は図３の工程番号と対応させてある。
は、例えば図３のような工程を経ることで製造できる。
ここでは、誘電体をシート化し、その上に導体パターン
をスクリーン印刷し積層して圧着するシート積層法を採
用している。なお、分かり易くするために、以下の説明
の順序を示す番号は図３の工程番号と対応させてある。
【００２８】非磁性電気絶縁体材料としては、ガラスを
添加して低温焼結化を可能とした誘電体セラミックスが
好ましい。例えば、硼珪酸ガラスとアルミナを混合した
誘電体材料粉末とバインダなどを用いて誘電体シートを
成形する。導体ペーストとしては、銀粒子とバインダな
どを混合した銀ペーストを使用する。銀に代えて銀パラ
ジウムを用いてもよい。印刷性の向上や生産時の取り扱
い性などを考慮して、分散剤や可塑剤などを適宜適量添
加する。
添加して低温焼結化を可能とした誘電体セラミックスが
好ましい。例えば、硼珪酸ガラスとアルミナを混合した
誘電体材料粉末とバインダなどを用いて誘電体シートを
成形する。導体ペーストとしては、銀粒子とバインダな
どを混合した銀ペーストを使用する。銀に代えて銀パラ
ジウムを用いてもよい。印刷性の向上や生産時の取り扱
い性などを考慮して、分散剤や可塑剤などを適宜適量添
加する。
【００２９】（１）まず、積層体チップ端面の矩形状の
浮き電極パターン４０を形成する。これは、誘電体シー
ト４２に浮き電極パターン４０を印刷することで行う。
なお、この工程は無くてもよい。 （２）導体パターンの無い誘電体シート４２を積層す
る。 （３）誘電体シート４２の両側にコの字型の浮き電極パ
ターン４４を印刷し積層する。上記（２）と（３）の工
程を必要回数、適当な順序で繰り返してもよい。 （４）導体パターンの無い誘電体シート４２を積層す
る。 （５）誘電体シート４２に、Ｌ型のコイルパターン４６
と引出導体パターン４８とコの字型の端子電極パターン
５０とが連続した導体パターンを印刷し、積層する。 （６）誘電体シート４２の両側にコの字型の浮き電極パ
ターン４４を印刷し、コイルパターンを接続するために
ビア穴に導電材５２を埋めたものを積層する。 （７）３／４ターン分のコの字型のコイルパターン５４
を印刷した誘電体シート４２を積層する。 （８）誘電体シート４２の両側にコの字型の浮き電極パ
ターン４４を印刷し、コイルパターンを接続するために
ビア穴に導電材５２を埋めたものを積層する。 （９）３／４ターン分の逆Ｕ型のコイルパターン５６を
印刷した誘電体シート４２を積層する。 （１０）誘電体シート４２の両側にコの字型の浮き電極
パターン４４を印刷し、コイルパターンを接続するため
にビア穴に導電材５２を埋めたものを積層する。上記
（７）〜（１０）までの工程を必要回数繰り返して、所
定のコイル巻数を得る。 （１１）誘電体シート４２に、コイルパターン５８と引
出導体パターン４８とコの字型の端子電極パターン５０
とが連続した導体パターンを印刷し、積層する。 （１２）導体パターンの無い誘電体シート４２を積層す
る。 （１３）誘電体シート４２の両側にコの字型の浮き電極
パターン４４を印刷し積層する。上記（１２）と（１
３）の工程を必要回数、適当な順序で繰り返してもよ
い。浮き電極パターンの有るものと無いものを交互に、
あるいは数枚おきに重ねてもよい。 （１４）導体パターンの無い誘電体シート４２を積層す
る。 （１５）積層体チップ端面の矩形状の浮き電極パターン
４０を形成する。これは誘電体シート４２に浮き電極パ
ターン４０を印刷することで行う。なお、この工程も無
くてもよい。
浮き電極パターン４０を形成する。これは、誘電体シー
ト４２に浮き電極パターン４０を印刷することで行う。
なお、この工程は無くてもよい。 （２）導体パターンの無い誘電体シート４２を積層す
る。 （３）誘電体シート４２の両側にコの字型の浮き電極パ
ターン４４を印刷し積層する。上記（２）と（３）の工
程を必要回数、適当な順序で繰り返してもよい。 （４）導体パターンの無い誘電体シート４２を積層す
る。 （５）誘電体シート４２に、Ｌ型のコイルパターン４６
と引出導体パターン４８とコの字型の端子電極パターン
５０とが連続した導体パターンを印刷し、積層する。 （６）誘電体シート４２の両側にコの字型の浮き電極パ
ターン４４を印刷し、コイルパターンを接続するために
ビア穴に導電材５２を埋めたものを積層する。 （７）３／４ターン分のコの字型のコイルパターン５４
を印刷した誘電体シート４２を積層する。 （８）誘電体シート４２の両側にコの字型の浮き電極パ
ターン４４を印刷し、コイルパターンを接続するために
ビア穴に導電材５２を埋めたものを積層する。 （９）３／４ターン分の逆Ｕ型のコイルパターン５６を
印刷した誘電体シート４２を積層する。 （１０）誘電体シート４２の両側にコの字型の浮き電極
パターン４４を印刷し、コイルパターンを接続するため
にビア穴に導電材５２を埋めたものを積層する。上記
（７）〜（１０）までの工程を必要回数繰り返して、所
定のコイル巻数を得る。 （１１）誘電体シート４２に、コイルパターン５８と引
出導体パターン４８とコの字型の端子電極パターン５０
とが連続した導体パターンを印刷し、積層する。 （１２）導体パターンの無い誘電体シート４２を積層す
る。 （１３）誘電体シート４２の両側にコの字型の浮き電極
パターン４４を印刷し積層する。上記（１２）と（１
３）の工程を必要回数、適当な順序で繰り返してもよ
い。浮き電極パターンの有るものと無いものを交互に、
あるいは数枚おきに重ねてもよい。 （１４）導体パターンの無い誘電体シート４２を積層す
る。 （１５）積層体チップ端面の矩形状の浮き電極パターン
４０を形成する。これは誘電体シート４２に浮き電極パ
ターン４０を印刷することで行う。なお、この工程も無
くてもよい。
【００３０】積層圧着して一体化した後、焼成する。そ
の後、メッキ処理を行う。なお、上記の実施例では、説
明及び図面を分かり易くするために、積層チップインダ
クタを１個ずつ製造する場合（１つのチップ領域のみ）
の積層手順を示している。しかし、通常、このような積
層チップ部品の製造では、量産化のために、縦横に同じ
パターンが多数配列されるようにして印刷積層し、その
後、積層体ブロックを縦横に切断することで個々のチッ
プに分離する方式を採用する。従って本発明において
も、実際には、そのような多数個取り方式で印刷積層
し、圧着一体化後に縦横に切断することになる。
の後、メッキ処理を行う。なお、上記の実施例では、説
明及び図面を分かり易くするために、積層チップインダ
クタを１個ずつ製造する場合（１つのチップ領域のみ）
の積層手順を示している。しかし、通常、このような積
層チップ部品の製造では、量産化のために、縦横に同じ
パターンが多数配列されるようにして印刷積層し、その
後、積層体ブロックを縦横に切断することで個々のチッ
プに分離する方式を採用する。従って本発明において
も、実際には、そのような多数個取り方式で印刷積層
し、圧着一体化後に縦横に切断することになる。
【００３１】上記の実施例はシート積層法であるが、セ
ラミックスパターンと導体パターンを重ねてスクリーン
印刷する印刷積層法を用いてもよいことは言うまでもな
い。印刷積層法の場合には、従来同様、例えば１／２タ
ーン分の導体パターンを、端部が重なるように順次印刷
する方法でよい。セラミックスパターンの上に、１／２
ターン分の導体パターンを印刷し、その片側の半面にセ
ラミックスパターンを印刷して隠し、露出している端部
と繋がるように次の１／２ターン分の導体パターンを印
刷し、反対側の半面にセラミックスパターンを印刷して
隠すという工程を繰り返してコイルを形成する。このよ
うな印刷積層法の場合には、浮き電極パターンの部分に
誘電体ペーストを印刷しないように積層できるので有効
である。
ラミックスパターンと導体パターンを重ねてスクリーン
印刷する印刷積層法を用いてもよいことは言うまでもな
い。印刷積層法の場合には、従来同様、例えば１／２タ
ーン分の導体パターンを、端部が重なるように順次印刷
する方法でよい。セラミックスパターンの上に、１／２
ターン分の導体パターンを印刷し、その片側の半面にセ
ラミックスパターンを印刷して隠し、露出している端部
と繋がるように次の１／２ターン分の導体パターンを印
刷し、反対側の半面にセラミックスパターンを印刷して
隠すという工程を繰り返してコイルを形成する。このよ
うな印刷積層法の場合には、浮き電極パターンの部分に
誘電体ペーストを印刷しないように積層できるので有効
である。
【００３２】上記実施例のような構造の積層チップイン
ダクタでは、コイル軸が実装面と平行で、外部電極は実
装面に垂直であるため、チップの左右を入れ替えても磁
界の方向は変わらない。そのため上面のみ確認できれば
よい。そこで、図４に示すように、積層体チップ上面に
マーカ６０を付すことで、容易に方向整列ができる。マ
ーカは、外観検査時あるいは特性測定時などに速乾性の
インクで形成すればよい。その他の構成は図１と同様で
あってよいので、対応する部分に同一符号を付し、説明
は省略する。因みに、図８に示す従来構造では、チップ
の左右を入れ替えると磁界の方向が変わるため、積層体
チップ上面のどちらかに偏らせてマーカを形成する必要
があり、方向整列する場合に手間がかかっていた。
ダクタでは、コイル軸が実装面と平行で、外部電極は実
装面に垂直であるため、チップの左右を入れ替えても磁
界の方向は変わらない。そのため上面のみ確認できれば
よい。そこで、図４に示すように、積層体チップ上面に
マーカ６０を付すことで、容易に方向整列ができる。マ
ーカは、外観検査時あるいは特性測定時などに速乾性の
インクで形成すればよい。その他の構成は図１と同様で
あってよいので、対応する部分に同一符号を付し、説明
は省略する。因みに、図８に示す従来構造では、チップ
の左右を入れ替えると磁界の方向が変わるため、積層体
チップ上面のどちらかに偏らせてマーカを形成する必要
があり、方向整列する場合に手間がかかっていた。
【００３３】また、上記実施例のような構造の積層チッ
プインダクタでは、内部コイルの引出導体パターンが実
装面（積層体チップの下面）に接続されるようになって
おり（図３の（５）及び（１１）参照）、導体パターン
によって実装面からの距離を制御できるためにインダク
タンス値のばらつきを小さくすることができる。因み
に、図８に示す従来構造では、引出導体の外部電極との
接続位置が積層工程で決まるために位置がばらつき、実
装面からの距離が変わるためにインダクタンス値のばら
つきが大きくなる。
プインダクタでは、内部コイルの引出導体パターンが実
装面（積層体チップの下面）に接続されるようになって
おり（図３の（５）及び（１１）参照）、導体パターン
によって実装面からの距離を制御できるためにインダク
タンス値のばらつきを小さくすることができる。因み
に、図８に示す従来構造では、引出導体の外部電極との
接続位置が積層工程で決まるために位置がばらつき、実
装面からの距離が変わるためにインダクタンス値のばら
つきが大きくなる。
【００３４】更に上記の実施例では、浮き電極パターン
４４は、四角枠状のコイルパターン５４，５６に沿うよ
うにコの字型にし、しかもコイルパターンとは異なる層
に形成している。これによって、コイルパターンと浮き
電極パターンの距離をできるだけ大きくしており、浮遊
容量を低減し、高周波特性を改善している。
４４は、四角枠状のコイルパターン５４，５６に沿うよ
うにコの字型にし、しかもコイルパターンとは異なる層
に形成している。これによって、コイルパターンと浮き
電極パターンの距離をできるだけ大きくしており、浮遊
容量を低減し、高周波特性を改善している。
【００３５】上記の実施例では、外部電極を積層体チッ
プの端面全面ではなく、縞状に離散的に設けている。端
子電極パターン及び浮き電極パターンを密に配列すると
（例えば５０μｍ程度以下の間隔）、端子電極パターン
及び浮き電極パターンの積層体チップ外表面の露出部に
銅又は銀の導体メッキを行うことで、離散した電極パタ
ーンの縁部を連続面化することができる。その上にニッ
ケルメッキ及び半田濡れ性の良好な材料のメッキを施す
と、従来同様の面状の外部電極を形成することもでき
る。
プの端面全面ではなく、縞状に離散的に設けている。端
子電極パターン及び浮き電極パターンを密に配列すると
（例えば５０μｍ程度以下の間隔）、端子電極パターン
及び浮き電極パターンの積層体チップ外表面の露出部に
銅又は銀の導体メッキを行うことで、離散した電極パタ
ーンの縁部を連続面化することができる。その上にニッ
ケルメッキ及び半田濡れ性の良好な材料のメッキを施す
と、従来同様の面状の外部電極を形成することもでき
る。
【００３６】図５は本発明の他の実施例を示す説明図で
あり、Ａは浮き電極パターンを、Ｂは積層体チップの上
面を、Ｃは積層体チップの下面（実装面）を表してい
る。ここでは、浮き電極パターン６２をＬ型としてい
る。図示していないが、端子電極パターンも同様とす
る。これによって、端子電極パターン及び浮き電極パタ
ーンの積層体チップ上面における露出部長さＬ1 は、そ
れらの積層体チップ実装面における露出部長さＬ2 より
も短くなる。これによって、内部コイルと浮き電極パタ
ーンとの距離が大きくなり、浮遊容量を小さくできる。
上面の露出部は実装には関係ないので、短くても問題は
ない。場合によっては浮き電極パターンは上面に露出し
ない形状でもよい。これらの構成では、積層体チップの
上面と下面の区別がつくため、マーカは不要となる。勿
論、マーカを設けると、上下面の判別がより一層容易に
なる。
あり、Ａは浮き電極パターンを、Ｂは積層体チップの上
面を、Ｃは積層体チップの下面（実装面）を表してい
る。ここでは、浮き電極パターン６２をＬ型としてい
る。図示していないが、端子電極パターンも同様とす
る。これによって、端子電極パターン及び浮き電極パタ
ーンの積層体チップ上面における露出部長さＬ1 は、そ
れらの積層体チップ実装面における露出部長さＬ2 より
も短くなる。これによって、内部コイルと浮き電極パタ
ーンとの距離が大きくなり、浮遊容量を小さくできる。
上面の露出部は実装には関係ないので、短くても問題は
ない。場合によっては浮き電極パターンは上面に露出し
ない形状でもよい。これらの構成では、積層体チップの
上面と下面の区別がつくため、マーカは不要となる。勿
論、マーカを設けると、上下面の判別がより一層容易に
なる。
【００３７】図６は、本発明の更に他の実施例を示す説
明図であり、Ａは端子電極パターンの層を、Ｂは積層体
チップの外観を表している。端子電極パターン６４に隣
接して、該端子電極パターン６４とほぼ同形の補助電極
パターン６６を１層以上重ねて形成する。ここでは、端
子電極パターン６４の上下に１層ずつ補助電極パターン
６６を重ねている。同様に、浮き電極パターンも複数層
重ねて形成することもできる。印刷積層法の場合には、
電極パターンの部分に誘電体を印刷しないようにして積
層できるので、Ｂに示すように、積層体チップ外表面の
露出部を厚くできる。シート積層法の場合でも、シート
厚が薄ければ、実質的に露出部が厚くなったのと等価の
状態となる。積層体チップ外表面の露出部が厚くなるこ
とではんだ付けの際の密着強度がより一層向上する。そ
の他の構成は図１と同様であってよいので、対応する部
分に同一符号を付し、説明は省略する。
明図であり、Ａは端子電極パターンの層を、Ｂは積層体
チップの外観を表している。端子電極パターン６４に隣
接して、該端子電極パターン６４とほぼ同形の補助電極
パターン６６を１層以上重ねて形成する。ここでは、端
子電極パターン６４の上下に１層ずつ補助電極パターン
６６を重ねている。同様に、浮き電極パターンも複数層
重ねて形成することもできる。印刷積層法の場合には、
電極パターンの部分に誘電体を印刷しないようにして積
層できるので、Ｂに示すように、積層体チップ外表面の
露出部を厚くできる。シート積層法の場合でも、シート
厚が薄ければ、実質的に露出部が厚くなったのと等価の
状態となる。積層体チップ外表面の露出部が厚くなるこ
とではんだ付けの際の密着強度がより一層向上する。そ
の他の構成は図１と同様であってよいので、対応する部
分に同一符号を付し、説明は省略する。
【００３８】図７は本発明の他の実施例を示す斜視図で
ある。この実施例では、積層方向を上下方向としてお
り、図８に示すものと同様、コイル軸方向は実装面に対
して垂直方向となる。コイル軸の両側に端子電極パター
ン及び浮き電極パターンを形成し、端子電極パターン及
び浮き電極パターンの積層体チップ端面における露出部
（外部電極７０）は実装面に対して平行方向（横縞状）
となる。この構成では、実装時に半田が上がりにくいの
で、浮き電極パターンを密に（例えば５０μｍ程度以下
に）形成する必要がある。また、この構成では、積層体
チップ７２の左右を入れ替えると磁界の方向が変わるた
めに、マーカ７４を積層体チップ上面のどちらか一方に
偏らせて形成することになる。
ある。この実施例では、積層方向を上下方向としてお
り、図８に示すものと同様、コイル軸方向は実装面に対
して垂直方向となる。コイル軸の両側に端子電極パター
ン及び浮き電極パターンを形成し、端子電極パターン及
び浮き電極パターンの積層体チップ端面における露出部
（外部電極７０）は実装面に対して平行方向（横縞状）
となる。この構成では、実装時に半田が上がりにくいの
で、浮き電極パターンを密に（例えば５０μｍ程度以下
に）形成する必要がある。また、この構成では、積層体
チップ７２の左右を入れ替えると磁界の方向が変わるた
めに、マーカ７４を積層体チップ上面のどちらか一方に
偏らせて形成することになる。
【００３９】
【発明の効果】本発明は上記のように、印刷によって形
成した端子電極パターンあるいはそれと１層以上の浮き
電極パターンとで外部電極を形成するため、煩雑でコス
トがかかるディップ法を使用せずに、外部電極を簡便に
精度よく形成できる。また本発明では、両端面に電極が
現れているために、実装安定性が高く、密着性が高くな
り、実装時の半田付けの確認も容易に行うことができ
る。
成した端子電極パターンあるいはそれと１層以上の浮き
電極パターンとで外部電極を形成するため、煩雑でコス
トがかかるディップ法を使用せずに、外部電極を簡便に
精度よく形成できる。また本発明では、両端面に電極が
現れているために、実装安定性が高く、密着性が高くな
り、実装時の半田付けの確認も容易に行うことができ
る。
【００４０】更に本発明は、コイル軸方向を実装面に対
して平行とし、コイル軸の両側に端子電極パターン及び
浮き電極パターンを形成し、端子電極パターン及び浮き
電極パターンの積層体チップ端面における露出部を実装
面に対して垂直方向としたことにより、実装時に半田が
上がりやすく、チップ左右の方向性が無くなり、方向整
列が容易となる。
して平行とし、コイル軸の両側に端子電極パターン及び
浮き電極パターンを形成し、端子電極パターン及び浮き
電極パターンの積層体チップ端面における露出部を実装
面に対して垂直方向としたことにより、実装時に半田が
上がりやすく、チップ左右の方向性が無くなり、方向整
列が容易となる。
【００４１】また本発明は、浮き電極パターンを、コイ
ルパターンと異なる層に設けたり、コイルパターンに沿
うような形状あるいは積層体チップ上面の部分が短い形
状とすることにより、内部コイルと外部電極との距離を
広げることができ、それによって浮遊容量を低減し高周
波特性を改善することができる。
ルパターンと異なる層に設けたり、コイルパターンに沿
うような形状あるいは積層体チップ上面の部分が短い形
状とすることにより、内部コイルと外部電極との距離を
広げることができ、それによって浮遊容量を低減し高周
波特性を改善することができる。
【図１】本発明に係る積層チップインダクタの一実施例
を示す説明図。
を示す説明図。
【図２】その回路基板への実装状態を示す説明図。
【図３】本発明に係る積層チップインダクタの製造工程
の一例を示す工程説明図。
の一例を示す工程説明図。
【図４】本発明に係る積層チップインダクタの例を示す
外観図。
外観図。
【図５】本発明の他の実施例を示す説明図。
【図６】本発明の更に他の実施例を示す説明図。
【図７】本発明の他の実施例の外観図。
【図８】従来技術の一例を示す説明図。
２０ コイル ２２ 引出導体 ２４ 積層体チップ ２６ 端子電極パターン ２８ 浮き電極パターン ３０ 外部電極
Claims (15)
- 【請求項１】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中で積層方向に重畳したコイルが形成され、該コイルの
両端がそれぞれ引出導体を介して積層体チップ外表面に
引き出されている積層チップインダクタにおいて、 縁部が積層体チップ端面に露出するように引出導体に接
続した状態で形成した端子電極パターンを有し、積層体
チップの対向する両端部に１層以上の端子電極パターン
が埋設状態で設けられ、その露出部が外部電極となって
いることを特徴とする積層チップインダクタ。 - 【請求項２】 電気絶縁層と導体パターンが交互に積層
され導体パターンが順次接続されることで、電気絶縁体
中で積層方向に重畳したコイルが形成され、該コイルの
両端がそれぞれ引出導体を介して積層体チップ外表面に
引き出されている積層チップインダクタにおいて、 引出導体と同じ層で且つ縁部が積層体チップ端面に露出
するように該引出導体に接続した状態で形成した端子電
極パターンと、該端子電極パターンとは異なる層で且つ
縁部が積層体チップ端面に露出するように内部コイルと
は無接続の状態で形成された浮き電極パターンとを有
し、積層体チップの対向する両端部に端子電極パターン
と１層以上の浮き電極パターンとが配列され、それらの
露出部が外部電極となっていることを特徴とする積層チ
ップインダクタ。 - 【請求項３】 積層体チップの積層方向の最下層及び／
又は最上層に浮き電極パターンを形成した請求項２記載
の積層チップインダクタ。 - 【請求項４】 端子電極パターン及び浮き電極パターン
の積層体チップ外表面の露出部に、ニッケルメッキ及び
半田濡れ性の良好な材料のメッキが施されている請求項
２又は３記載の積層チップインダクタ。 - 【請求項５】 端子電極パターン及び浮き電極パターン
の積層体チップ外表面の露出部に、銅又は銀の導体メッ
キを行い離散した電極パターンの縁部を連続面化し、そ
の上にニッケルメッキ及び半田濡れ性の良好な材料のメ
ッキが施されている請求項２乃至４のいずれかに記載の
積層チップインダクタ。 - 【請求項６】 端子電極パターン及び浮き電極パターン
が同じ形状で、両端部に対称的に配置されている請求項
２乃至５のいずれかに記載の積層チップインダクタ。 - 【請求項７】 端子電極パターン及び浮き電極パターン
が積層体チップの端面全長にわたって且つ端面全体にほ
ぼ均等間隔で配列されている請求項２乃至６のいずれか
に記載の積層チップインダクタ。 - 【請求項８】 コイル軸方向を実装面に対して平行と
し、コイル軸の両側に端子電極パターン及び浮き電極パ
ターンを配置し、端子電極パターン及び浮き電極パター
ンの積層体チップ端面における露出部を実装面に対して
垂直方向とした請求項２乃至７のいずれかに記載の積層
チップインダクタ。 - 【請求項９】 端子電極パターン及び浮き電極パターン
の縁部が、積層体チップにおける実装面の端部、端面全
長、上面の端部に露出するように形成されている請求項
８記載の積層チップインダクタ。 - 【請求項１０】 端子電極パターン及び浮き電極パター
ンの積層体チップ上面における露出部長さを、それらの
積層体チップ実装面における露出部長さよりも短くした
請求項９記載の積層チップインダクタ。 - 【請求項１１】 コイル軸方向を実装面に対して垂直と
し、コイル軸の両側に端子電極パターン及び浮き電極パ
ターンを配置し、端子電極パターン及び浮き電極パター
ンの積層体チップ端面における露出部を実装面に対して
平行方向とした請求項２乃至７のいずれかに記載の積層
チップインダクタ。 - 【請求項１２】 端子電極パターンに隣接して、該端子
電極パターンとほぼ同形の補助電極パターンを１層以上
重ねて形成し、積層体チップ外表面の露出部を厚くした
請求項１乃至１１のいずれかに記載の積層チップインダ
クタ。 - 【請求項１３】 浮き電極パターンは、コイルパターン
とは異なる層に、コイルパターンに沿うような形状に形
成されている請求項２乃至１２のいずれかに記載の積層
チップインダクタ。 - 【請求項１４】 端子電極パターン及び浮き電極パター
ンの相互の間隔が３００μｍ以下となっている請求項２
乃至１３のいずれかに記載の積層チップインダクタ。 - 【請求項１５】 積層体チップ上面にマーカを形成した
請求項１乃至１４のいずれかに記載の積層チップインダ
クタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178045A JP2002367833A (ja) | 2001-06-13 | 2001-06-13 | 積層チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178045A JP2002367833A (ja) | 2001-06-13 | 2001-06-13 | 積層チップインダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002367833A true JP2002367833A (ja) | 2002-12-20 |
Family
ID=19018800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001178045A Pending JP2002367833A (ja) | 2001-06-13 | 2001-06-13 | 積層チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002367833A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166791A (ja) * | 2003-12-01 | 2005-06-23 | Taiyo Yuden Co Ltd | 積層チップコモンモードチョークコイル |
| WO2010116819A1 (ja) * | 2009-04-07 | 2010-10-14 | 株式会社村田製作所 | 電子部品の製造方法 |
| WO2011155241A1 (ja) * | 2010-06-11 | 2011-12-15 | 株式会社村田製作所 | 電子部品 |
| WO2012086397A1 (ja) * | 2010-12-21 | 2012-06-28 | 株式会社村田製作所 | 積層コイル部品 |
| JP2013084871A (ja) * | 2011-10-12 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2013143471A (ja) * | 2012-01-11 | 2013-07-22 | Murata Mfg Co Ltd | 電子部品 |
| JP2015079958A (ja) * | 2013-10-16 | 2015-04-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品、その実装基板及び包装体 |
| KR20150047381A (ko) * | 2013-10-24 | 2015-05-04 | 삼성전기주식회사 | 적층형 전자부품 어레이 및 그 제조방법 |
| JP2015095496A (ja) * | 2013-11-11 | 2015-05-18 | パナソニックＩｐマネジメント株式会社 | 積層部品 |
| JP2016032093A (ja) * | 2014-07-29 | 2016-03-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその実装基板 |
| KR20160106511A (ko) | 2015-03-02 | 2016-09-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 및 그 제조 방법 |
| US9502170B2 (en) | 2011-06-15 | 2016-11-22 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing same |
| JP2017005104A (ja) * | 2015-06-10 | 2017-01-05 | Tdk株式会社 | 積層コイル部品 |
| JP2018056472A (ja) * | 2016-09-30 | 2018-04-05 | 太陽誘電株式会社 | コイル部品 |
| CN108806950A (zh) * | 2017-05-03 | 2018-11-13 | Tdk株式会社 | 线圈部件 |
| CN109215936A (zh) * | 2017-06-30 | 2019-01-15 | Tdk株式会社 | 层叠电子部件 |
| CN109698060A (zh) * | 2017-10-20 | 2019-04-30 | 三星电机株式会社 | 线圈电子组件 |
| JP2021019093A (ja) * | 2019-07-19 | 2021-02-15 | Tdk株式会社 | 積層コイル部品 |
| US11270836B2 (en) * | 2018-04-26 | 2022-03-08 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US11728088B2 (en) * | 2017-11-27 | 2023-08-15 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188321U (ja) * | 1985-05-15 | 1986-11-25 | ||
| JPH04130410U (ja) * | 1991-05-16 | 1992-11-30 | 株式会社トーキン | 積層型インダクタ |
| JPH0623217U (ja) * | 1992-08-24 | 1994-03-25 | 太陽誘電株式会社 | 積層セラミックインダクタ |
| JPH06310331A (ja) * | 1993-04-23 | 1994-11-04 | Murata Mfg Co Ltd | Ｌｒ複合部品 |
| JPH07161529A (ja) * | 1993-12-03 | 1995-06-23 | Murata Mfg Co Ltd | 積層型電子部品 |
| JPH09148133A (ja) * | 1995-11-28 | 1997-06-06 | Taiyo Yuden Co Ltd | 積層インダクタ |
| JPH10215134A (ja) * | 1997-01-29 | 1998-08-11 | Tdk Corp | 積層ｅｍｉフィルタ |
| JPH1167554A (ja) * | 1997-08-26 | 1999-03-09 | Murata Mfg Co Ltd | 積層型コイル部品及びその製造方法 |
| JPH11162737A (ja) * | 1997-11-25 | 1999-06-18 | Taiyo Yuden Co Ltd | 積層チップ電子部品 |
| JP2000058329A (ja) * | 1998-08-17 | 2000-02-25 | Fuji Elelctrochem Co Ltd | 積層インダクタ並びにその整列測定装置および整列測定方法 |
| JP2001093745A (ja) * | 1999-09-27 | 2001-04-06 | Tdk Corp | 積層チップ部品 |
| JP2001126934A (ja) * | 1999-10-27 | 2001-05-11 | Matsushita Electric Ind Co Ltd | チップインダクタ及びその製造方法 |
-
2001
- 2001-06-13 JP JP2001178045A patent/JP2002367833A/ja active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61188321U (ja) * | 1985-05-15 | 1986-11-25 | ||
| JPH04130410U (ja) * | 1991-05-16 | 1992-11-30 | 株式会社トーキン | 積層型インダクタ |
| JPH0623217U (ja) * | 1992-08-24 | 1994-03-25 | 太陽誘電株式会社 | 積層セラミックインダクタ |
| JPH06310331A (ja) * | 1993-04-23 | 1994-11-04 | Murata Mfg Co Ltd | Ｌｒ複合部品 |
| JPH07161529A (ja) * | 1993-12-03 | 1995-06-23 | Murata Mfg Co Ltd | 積層型電子部品 |
| JPH09148133A (ja) * | 1995-11-28 | 1997-06-06 | Taiyo Yuden Co Ltd | 積層インダクタ |
| JPH10215134A (ja) * | 1997-01-29 | 1998-08-11 | Tdk Corp | 積層ｅｍｉフィルタ |
| JPH1167554A (ja) * | 1997-08-26 | 1999-03-09 | Murata Mfg Co Ltd | 積層型コイル部品及びその製造方法 |
| JPH11162737A (ja) * | 1997-11-25 | 1999-06-18 | Taiyo Yuden Co Ltd | 積層チップ電子部品 |
| JP2000058329A (ja) * | 1998-08-17 | 2000-02-25 | Fuji Elelctrochem Co Ltd | 積層インダクタ並びにその整列測定装置および整列測定方法 |
| JP2001093745A (ja) * | 1999-09-27 | 2001-04-06 | Tdk Corp | 積層チップ部品 |
| JP2001126934A (ja) * | 1999-10-27 | 2001-05-11 | Matsushita Electric Ind Co Ltd | チップインダクタ及びその製造方法 |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166791A (ja) * | 2003-12-01 | 2005-06-23 | Taiyo Yuden Co Ltd | 積層チップコモンモードチョークコイル |
| WO2010116819A1 (ja) * | 2009-04-07 | 2010-10-14 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPWO2010116819A1 (ja) * | 2009-04-07 | 2012-10-18 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP5585576B2 (ja) * | 2009-04-07 | 2014-09-10 | 株式会社村田製作所 | 電子部品の製造方法 |
| US8742881B2 (en) | 2010-06-11 | 2014-06-03 | Murata Manufacturing Co., Ltd. | Electronic component |
| WO2011155241A1 (ja) * | 2010-06-11 | 2011-12-15 | 株式会社村田製作所 | 電子部品 |
| JPWO2011155241A1 (ja) * | 2010-06-11 | 2013-08-01 | 株式会社村田製作所 | 電子部品 |
| JP5459400B2 (ja) * | 2010-06-11 | 2014-04-02 | 株式会社村田製作所 | 電子部品 |
| WO2012086397A1 (ja) * | 2010-12-21 | 2012-06-28 | 株式会社村田製作所 | 積層コイル部品 |
| US9502170B2 (en) | 2011-06-15 | 2016-11-22 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing same |
| JP2013084871A (ja) * | 2011-10-12 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2013143471A (ja) * | 2012-01-11 | 2013-07-22 | Murata Mfg Co Ltd | 電子部品 |
| JP2015079958A (ja) * | 2013-10-16 | 2015-04-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品、その実装基板及び包装体 |
| KR20150047381A (ko) * | 2013-10-24 | 2015-05-04 | 삼성전기주식회사 | 적층형 전자부품 어레이 및 그 제조방법 |
| JP2015095496A (ja) * | 2013-11-11 | 2015-05-18 | パナソニックＩｐマネジメント株式会社 | 積層部品 |
| JP2016032093A (ja) * | 2014-07-29 | 2016-03-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその実装基板 |
| JP2019024113A (ja) * | 2014-07-29 | 2019-02-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその実装基板 |
| KR20160106511A (ko) | 2015-03-02 | 2016-09-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 및 그 제조 방법 |
| US10290415B2 (en) | 2015-03-02 | 2019-05-14 | Murata Manufacturing Co., Ltd. | Electronic component and manufacturing method therefor |
| JP2017005104A (ja) * | 2015-06-10 | 2017-01-05 | Tdk株式会社 | 積層コイル部品 |
| JP2018056472A (ja) * | 2016-09-30 | 2018-04-05 | 太陽誘電株式会社 | コイル部品 |
| KR20180036613A (ko) * | 2016-09-30 | 2018-04-09 | 다이요 유덴 가부시키가이샤 | 코일 부품 |
| KR102003604B1 (ko) * | 2016-09-30 | 2019-07-24 | 다이요 유덴 가부시키가이샤 | 코일 부품 |
| US10867743B2 (en) | 2016-09-30 | 2020-12-15 | Taiyo Yuden Co., Ltd. | Coil component |
| CN108806950A (zh) * | 2017-05-03 | 2018-11-13 | Tdk株式会社 | 线圈部件 |
| JP2018190828A (ja) * | 2017-05-03 | 2018-11-29 | Tdk株式会社 | コイル部品 |
| CN109215936A (zh) * | 2017-06-30 | 2019-01-15 | Tdk株式会社 | 层叠电子部件 |
| US11488761B2 (en) | 2017-06-30 | 2022-11-01 | Tdk Corporation | Laminated electronic component |
| CN109698060A (zh) * | 2017-10-20 | 2019-04-30 | 三星电机株式会社 | 线圈电子组件 |
| CN109698060B (zh) * | 2017-10-20 | 2023-10-03 | 三星电机株式会社 | 线圈电子组件 |
| US11728088B2 (en) * | 2017-11-27 | 2023-08-15 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11270836B2 (en) * | 2018-04-26 | 2022-03-08 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| JP2021019093A (ja) * | 2019-07-19 | 2021-02-15 | Tdk株式会社 | 積層コイル部品 |
| JP7379898B2 (ja) | 2019-07-19 | 2023-11-15 | Tdk株式会社 | 積層コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002367833A (ja) | 積層チップインダクタ | |
| US10741331B2 (en) | Composite electronic component and resistor | |
| KR100297584B1 (ko) | 코일부품및그생산방법 | |
| US8302287B2 (en) | Method of manufacturing a multilayer inductor | |
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| JP2002260925A (ja) | 積層チップインダクタ | |
| JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
| US6534842B2 (en) | Composite components and the method of manufacturing the same | |
| JPH11273950A (ja) | 積層チップコイル部品 | |
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JP2002064016A (ja) | 積層インダクタ | |
| US20010054472A1 (en) | Manufacturing method for a laminated ceramic electronic component | |
| CN104616889A (zh) | 嵌入在板中的多层陶瓷电子组件和印刷电路板 | |
| CN107871586B (zh) | 层叠型电子部件的制造方法 | |
| JPH0757935A (ja) | 積層チップインダクタ | |
| JPH09260144A (ja) | コイル部品およびその製造方法 | |
| JP2003332132A (ja) | 積層チップ部品及びその製造方法 | |
| JP2003272925A (ja) | 電子部品 | |
| JP2002118022A (ja) | 積層インダクタ及びその製造方法 | |
| JPH0555045A (ja) | チツプインダクタおよびその製造方法 | |
| JP2003077728A (ja) | 積層インダクタ | |
| JP2003022913A (ja) | チップ部品及びその製造方法 | |
| JP2000353618A (ja) | 積層チップコイル | |
| JP2003037014A (ja) | 積層インダクタ搭載構造 | |
| JP2006287260A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101014 |