JP2000353618A - 積層チップコイル - Google Patents
積層チップコイルInfo
- Publication number
- JP2000353618A JP2000353618A JP11163370A JP16337099A JP2000353618A JP 2000353618 A JP2000353618 A JP 2000353618A JP 11163370 A JP11163370 A JP 11163370A JP 16337099 A JP16337099 A JP 16337099A JP 2000353618 A JP2000353618 A JP 2000353618A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- conductor
- external electrode
- laminated
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Coils Of Transformers For General Uses (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 外部電極との接続性を高め、Q値が高く、イ
ンダクタンス値の劣化やばらつきを抑えることができる
ようにする。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることで電
気絶縁体中で積層方向に重畳したコイル46が形成さ
れ、コイル両端が電気絶縁体中の導体によって電気絶縁
体表面の両端部に位置する外部電極40に接続され、外
部電極の対向方向がコイル軸方向に一致している積層チ
ップコイルである。コイル両端と外部電極とをそれぞれ
接続する電気絶縁体中の導体は、コイル端部からコイル
軸方向に外部電極近傍まで延びる引出導体48と、引出
導体からコイル軸に直交する方向に延びて外部電極の4
側面又は4角部に達する4個の接続導体44との組み合
わせからなる。
ンダクタンス値の劣化やばらつきを抑えることができる
ようにする。 【解決手段】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることで電
気絶縁体中で積層方向に重畳したコイル46が形成さ
れ、コイル両端が電気絶縁体中の導体によって電気絶縁
体表面の両端部に位置する外部電極40に接続され、外
部電極の対向方向がコイル軸方向に一致している積層チ
ップコイルである。コイル両端と外部電極とをそれぞれ
接続する電気絶縁体中の導体は、コイル端部からコイル
軸方向に外部電極近傍まで延びる引出導体48と、引出
導体からコイル軸に直交する方向に延びて外部電極の4
側面又は4角部に達する4個の接続導体44との組み合
わせからなる。
Description
【0001】
【発明の属する技術分野】本発明は、積層方向に重畳し
たコイルが電気絶縁体内に埋設され、内部コイルの両端
に接続された一対の外部電極が設けられ、外部電極の対
向方向がコイル軸方向に一致している構造の積層チップ
コイルに関するものである。更に詳しく述べると本発明
は、コイル両端と外部電極とを接続する電気絶縁体中の
導体が、コイル端部からコイル軸方向に外部電極近傍ま
で延びる引出導体と、該引出導体からコイル軸に直交す
る方向に形成されて外部電極の4側面に達する4個の接
続導体の組み合わせからなる積層チップコイルに関する
ものである。この技術は、例えば電子機器の回路基板に
表面実装されるインダクタ素子として有用である。
たコイルが電気絶縁体内に埋設され、内部コイルの両端
に接続された一対の外部電極が設けられ、外部電極の対
向方向がコイル軸方向に一致している構造の積層チップ
コイルに関するものである。更に詳しく述べると本発明
は、コイル両端と外部電極とを接続する電気絶縁体中の
導体が、コイル端部からコイル軸方向に外部電極近傍ま
で延びる引出導体と、該引出導体からコイル軸に直交す
る方向に形成されて外部電極の4側面に達する4個の接
続導体の組み合わせからなる積層チップコイルに関する
ものである。この技術は、例えば電子機器の回路基板に
表面実装されるインダクタ素子として有用である。
【0002】
【従来の技術】積層チップコイルは、電気絶縁層と導体
パターンを交互に積層し、各導体パターンの端部を順次
接続することによって積層方向に重畳したコイル(周回
パターン)を形成し、電気絶縁体内に埋設された状態と
し、その外表面に、内部コイルの両端に接続された一対
の外部電極を設けた構造のチップ部品である。電気絶縁
層を構成する材料としては、非磁性体セラミックス(代
表的な例は誘電体セラミックスである)あるいは磁性体
セラミックス(代表的な例はフェライトである)などが
用いられている。
パターンを交互に積層し、各導体パターンの端部を順次
接続することによって積層方向に重畳したコイル(周回
パターン)を形成し、電気絶縁体内に埋設された状態と
し、その外表面に、内部コイルの両端に接続された一対
の外部電極を設けた構造のチップ部品である。電気絶縁
層を構成する材料としては、非磁性体セラミックス(代
表的な例は誘電体セラミックスである)あるいは磁性体
セラミックス(代表的な例はフェライトである)などが
用いられている。
【0003】積層体を形成する方法としては、大別する
と、セラミックスをシート状に成形して、その上に導体
パターンをスクリーン印刷し、そのセラミックスシート
を積層し圧着一体化する方法(シート積層法)と、セラ
ミックスパターンと導体パターンを交互にスクリーン印
刷することで積層する方法(印刷積層法)がある。
と、セラミックスをシート状に成形して、その上に導体
パターンをスクリーン印刷し、そのセラミックスシート
を積層し圧着一体化する方法(シート積層法)と、セラ
ミックスパターンと導体パターンを交互にスクリーン印
刷することで積層する方法(印刷積層法)がある。
【0004】次に、電気絶縁体内に埋設されるコイルを
形成する方法としては、約1/2ターン分の導体パター
ンを順次印刷する方法(例えば特公昭60−50331
号公報参照)、あるいは約3/4ターン分の導体パター
ンを順次印刷する方法(例えば特開平2−135715
号公報参照)など様々である。いずれにしても所定形状
の導体パターンの接続と積み重ねでコイルを形成し、各
導体パターンは積層方向で薄いセラミックスシートを介
して隣接する構造になっている。
形成する方法としては、約1/2ターン分の導体パター
ンを順次印刷する方法(例えば特公昭60−50331
号公報参照)、あるいは約3/4ターン分の導体パター
ンを順次印刷する方法(例えば特開平2−135715
号公報参照)など様々である。いずれにしても所定形状
の導体パターンの接続と積み重ねでコイルを形成し、各
導体パターンは積層方向で薄いセラミックスシートを介
して隣接する構造になっている。
【0005】このような積層チップコイルは、外部電極
の対向方向とコイル軸方向(積層方向)の関係によって
二つの形式に分けられる。第1の形式は、両外部電極の
対向方向がコイル軸方向に直交するような構造であり、
この形式が従来一般的であった。第2の形式は、近年開
発が進められているもので、両外部電極の対向方向がコ
イル軸方向に一致する構造である。
の対向方向とコイル軸方向(積層方向)の関係によって
二つの形式に分けられる。第1の形式は、両外部電極の
対向方向がコイル軸方向に直交するような構造であり、
この形式が従来一般的であった。第2の形式は、近年開
発が進められているもので、両外部電極の対向方向がコ
イル軸方向に一致する構造である。
【0006】この第2の形式の積層チップコイルの一例
を図9に示す。電気絶縁体10中にコイル12が埋設さ
れており、外部電極14が形成される面は、コイルの導
体パターン形成面と平行な面(勿論、その周囲の4側面
にも外部電極は形成される)である。図9では左手前の
面と右奥の面が相当する。積層方向の最下層(例えば左
端の層)と最上層(例えば右端の層)のコイル導体パタ
ーンと両外部電極との接続は、コイル導体パターンから
外部電極まで積層したセラミックスに引出導体16を形
成することで行う。シート積層方式の場合には、この引
出導体16は、セラミックスシートにスルーホール導体
を埋め込み、そのセラミックスシートを複数枚積層する
ことにより形成できる。印刷方式の場合には、スルーホ
ールを作製する部分を残してセラミックスパターンを印
刷することでスルーホールを形成し、次にそのスルーホ
ールに導体ペーストを埋め込むように導体パターンを印
刷する。この工程は逆でもよい。この工程を所定回数繰
り返すことで、引出導体を形成する。
を図9に示す。電気絶縁体10中にコイル12が埋設さ
れており、外部電極14が形成される面は、コイルの導
体パターン形成面と平行な面(勿論、その周囲の4側面
にも外部電極は形成される)である。図9では左手前の
面と右奥の面が相当する。積層方向の最下層(例えば左
端の層)と最上層(例えば右端の層)のコイル導体パタ
ーンと両外部電極との接続は、コイル導体パターンから
外部電極まで積層したセラミックスに引出導体16を形
成することで行う。シート積層方式の場合には、この引
出導体16は、セラミックスシートにスルーホール導体
を埋め込み、そのセラミックスシートを複数枚積層する
ことにより形成できる。印刷方式の場合には、スルーホ
ールを作製する部分を残してセラミックスパターンを印
刷することでスルーホールを形成し、次にそのスルーホ
ールに導体ペーストを埋め込むように導体パターンを印
刷する。この工程は逆でもよい。この工程を所定回数繰
り返すことで、引出導体を形成する。
【0007】
【発明が解決しようとする課題】前記第1の形式では、
実装基板に対するチップの置き方(コイル軸方向が実装
基板に対して垂直であるか平行であるか)により、磁界
が発生する方向が異なるため、方向確認用のマーカーを
付し、それに基づき所定の向きで実装する必要があっ
た。そのため、マーカー形成という余分な工程が必要に
なるばかりでなく、テーピング梱包が必要となり、毎
回、紙やプラスチックなどの梱包廃材が発生する問題が
生じる。
実装基板に対するチップの置き方(コイル軸方向が実装
基板に対して垂直であるか平行であるか)により、磁界
が発生する方向が異なるため、方向確認用のマーカーを
付し、それに基づき所定の向きで実装する必要があっ
た。そのため、マーカー形成という余分な工程が必要に
なるばかりでなく、テーピング梱包が必要となり、毎
回、紙やプラスチックなどの梱包廃材が発生する問題が
生じる。
【0008】それに対して前記第2の形式では、実装基
板に対するチップの置き方が変わっても磁界の発生方向
は変わらない(即ち、原理的には異方性がない)という
利点がある。しかし、スルーホール導体によって引出導
体を形成し、その端部の小さな面積で外部電極と接続す
るので、接続の信頼性が乏しい問題がある。
板に対するチップの置き方が変わっても磁界の発生方向
は変わらない(即ち、原理的には異方性がない)という
利点がある。しかし、スルーホール導体によって引出導
体を形成し、その端部の小さな面積で外部電極と接続す
るので、接続の信頼性が乏しい問題がある。
【0009】また、上記のように磁界の発生方向は変わ
らないものの、チップの置き方によってインダクタンス
値が変化してしまう問題は残る。この問題を解決する方
法として、内部導体をチップ断面の中央に配置する技術
が提案されている(特開平11−2624号公報参
照)。ところが、この方法では、コイル近傍に、コイル
端部から中心の内部導体までを接続する導体を必要と
し、この導体がコイルで発生した磁束を遮断するため
に、Qが低下し、インダクタンス値が劣化する。またチ
ップ断面が正方形でない場合には、この方法でもインダ
クタンス値が変化するため、チップ断面が正方形の場合
に限られる。
らないものの、チップの置き方によってインダクタンス
値が変化してしまう問題は残る。この問題を解決する方
法として、内部導体をチップ断面の中央に配置する技術
が提案されている(特開平11−2624号公報参
照)。ところが、この方法では、コイル近傍に、コイル
端部から中心の内部導体までを接続する導体を必要と
し、この導体がコイルで発生した磁束を遮断するため
に、Qが低下し、インダクタンス値が劣化する。またチ
ップ断面が正方形でない場合には、この方法でもインダ
クタンス値が変化するため、チップ断面が正方形の場合
に限られる。
【0010】本発明の目的は、外部電極との接続性を高
めることができる構造の積層型チップコイルを提供する
ことである。本発明の他の目的は、コイルの磁束を遮断
するような導体を配置する必要が無く、そのためQ値が
高く、インダクタンス値の劣化やばらつきを抑えること
ができる構造の積層型チップコイルを提供することであ
る。本発明の更に他の目的は、いかなる断面形状でもチ
ップの置き方によりインダクタンス値が変化しない構造
の積層型チップコイルを提供することである。
めることができる構造の積層型チップコイルを提供する
ことである。本発明の他の目的は、コイルの磁束を遮断
するような導体を配置する必要が無く、そのためQ値が
高く、インダクタンス値の劣化やばらつきを抑えること
ができる構造の積層型チップコイルを提供することであ
る。本発明の更に他の目的は、いかなる断面形状でもチ
ップの置き方によりインダクタンス値が変化しない構造
の積層型チップコイルを提供することである。
【0011】
【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンとが交互に積層され、各導体パターンの端
部が順次接続されることで電気絶縁体中で積層方向に重
畳したコイルが形成され、該コイルの両端がそれぞれ電
気絶縁体中の導体によって電気絶縁体表面の両端部に位
置する外部電極に接続され、外部電極の対向方向がコイ
ル軸方向に一致している構造の積層チップコイルであ
る。ここで本発明において、コイル両端と外部電極とを
接続する電気絶縁体中の導体は、コイル端部からコイル
軸方向に外部電極近傍まで延びる引出導体と、該引出導
体からコイル軸に直交する方向に延びて外部電極の4側
面に達する4個の接続導体との組み合わせからなる。な
お、各接続導体は、外部電極と接続する部分で幅が広が
ったパターンとするのがよい。この構成は、外部電極と
の接続性を高め、且つ特性の劣化やばらつきを抑えるの
に有効である。
導体パターンとが交互に積層され、各導体パターンの端
部が順次接続されることで電気絶縁体中で積層方向に重
畳したコイルが形成され、該コイルの両端がそれぞれ電
気絶縁体中の導体によって電気絶縁体表面の両端部に位
置する外部電極に接続され、外部電極の対向方向がコイ
ル軸方向に一致している構造の積層チップコイルであ
る。ここで本発明において、コイル両端と外部電極とを
接続する電気絶縁体中の導体は、コイル端部からコイル
軸方向に外部電極近傍まで延びる引出導体と、該引出導
体からコイル軸に直交する方向に延びて外部電極の4側
面に達する4個の接続導体との組み合わせからなる。な
お、各接続導体は、外部電極と接続する部分で幅が広が
ったパターンとするのがよい。この構成は、外部電極と
の接続性を高め、且つ特性の劣化やばらつきを抑えるの
に有効である。
【0012】各接続導体は、それら4個の接続導体のイ
ンダクタンス値を全て等しく設定するのがよい。インダ
クタンス値を等しくするには、接続導体のパターン幅を
変えたり、引き回し長さを変えて調節する。この構成
は、チップの置き方によるインダクタンス値の変化が生
じず、特性の劣化やばらつきを抑えることができる。
ンダクタンス値を全て等しく設定するのがよい。インダ
クタンス値を等しくするには、接続導体のパターン幅を
変えたり、引き回し長さを変えて調節する。この構成
は、チップの置き方によるインダクタンス値の変化が生
じず、特性の劣化やばらつきを抑えることができる。
【0013】更に、本発明は、コイルの両端と外部電極
とをそれぞれ接続する電気絶縁体中の導体は、コイル端
部からコイル軸方向に外部電極近傍まで延びる引出導体
と、該引出導体からコイル軸に直交する方向に延びて外
部電極の4側面の角部のみに達する4個の接続導体との
組み合わせからなる。この構成も、外部電極との接続性
を高め、特性の劣化やばらつきを抑えるのに有効であ
る。
とをそれぞれ接続する電気絶縁体中の導体は、コイル端
部からコイル軸方向に外部電極近傍まで延びる引出導体
と、該引出導体からコイル軸に直交する方向に延びて外
部電極の4側面の角部のみに達する4個の接続導体との
組み合わせからなる。この構成も、外部電極との接続性
を高め、特性の劣化やばらつきを抑えるのに有効であ
る。
【0014】これらにおいて、電気絶縁体中の両側で、
それぞれ4個の接続導体は、同一の電気絶縁層上に形成
していてもよいし、異なる電気絶縁層に形成して積層し
てもよい。また、4個の接続導体を1組として、電気絶
縁体中の片側当たり複数組が積層されている構成として
もよい。この構成も、外部電極との接続性をより一層高
めるのに効果的である。
それぞれ4個の接続導体は、同一の電気絶縁層上に形成
していてもよいし、異なる電気絶縁層に形成して積層し
てもよい。また、4個の接続導体を1組として、電気絶
縁体中の片側当たり複数組が積層されている構成として
もよい。この構成も、外部電極との接続性をより一層高
めるのに効果的である。
【0015】
【発明の背景】積層チップコイルの製造方法において
は、電気絶縁層と導体パターンとを交互に積層し、各導
体パターンの端部を順次接続することにより電気絶縁体
中で積層方向に重畳したコイルを形成し、該コイル両端
を引出導体などの内部導体によって引き出す。チップ焼
成後、内部導体の端部で外部電極に接続する。ところ
で、焼成時にセラミックスと内部導体は収縮するが、一
般に内部導体の収縮率の方が大きいため、焼成後、内部
導体はセラミックス(電気絶縁体)表面から少し引っ込
んでしまう。そこで、バレル研磨によりセラミックス表
面を研磨して内部導体の端部を確実に表面に露出させる
処理を行う。従来技術のような細いスルーホール導体の
場合と異なり、本発明では複数の接続導体による接続で
あるし、外部電極との接続位置の選択の自由度が高く、
接続位置でのパターン幅が広げられるなどの理由により
接続の信頼性が高くなる。
は、電気絶縁層と導体パターンとを交互に積層し、各導
体パターンの端部を順次接続することにより電気絶縁体
中で積層方向に重畳したコイルを形成し、該コイル両端
を引出導体などの内部導体によって引き出す。チップ焼
成後、内部導体の端部で外部電極に接続する。ところ
で、焼成時にセラミックスと内部導体は収縮するが、一
般に内部導体の収縮率の方が大きいため、焼成後、内部
導体はセラミックス(電気絶縁体)表面から少し引っ込
んでしまう。そこで、バレル研磨によりセラミックス表
面を研磨して内部導体の端部を確実に表面に露出させる
処理を行う。従来技術のような細いスルーホール導体の
場合と異なり、本発明では複数の接続導体による接続で
あるし、外部電極との接続位置の選択の自由度が高く、
接続位置でのパターン幅が広げられるなどの理由により
接続の信頼性が高くなる。
【0016】ところでバレル研磨は、チップの角部が選
択的に削れ、平面は削れにくい傾向がある。本発明にお
いて、接続導体の端部をチップの角部に接続する構成に
すると、バレル研磨工程における研削コストの削減や研
削時間の短縮などの点で有利である。
択的に削れ、平面は削れにくい傾向がある。本発明にお
いて、接続導体の端部をチップの角部に接続する構成に
すると、バレル研磨工程における研削コストの削減や研
削時間の短縮などの点で有利である。
【0017】次に、両外部電極の対向方向がコイル軸方
向に一致する構造の従来の積層チップコイルでもインダ
クタンス値が変化する原因は、チップの置き方によって
引出導体と外部電極との接続位置と実装基板との距離が
変化するためである。図10に示すように、チップのA
面が実装基板18に接している場合には引出導体と外部
電極との接続位置xと実装基板18との距離はaである
が、B面が実装基板に接していると距離はb、C面が実
装基板に接していると距離はc、D面が実装基板に接し
ていると距離はdとなる。この引出導体と外部電極との
接続位置と実装基板との間の電気が流れる道筋でもイン
ダクタンスが発生しばらつきを引き起こす。そこで、本
発明では引出導体の端部からコイル軸に直交する方向に
延びて外部電極の4側面に達する4個の接続導体につい
て、各接続導体の幅を変えたり、引き回しによる長さの
調整により、インダクタンス値を同じに設定している。
これによって、チップの置き方によるインダクタンス値
の変化が生じないようになる。
向に一致する構造の従来の積層チップコイルでもインダ
クタンス値が変化する原因は、チップの置き方によって
引出導体と外部電極との接続位置と実装基板との距離が
変化するためである。図10に示すように、チップのA
面が実装基板18に接している場合には引出導体と外部
電極との接続位置xと実装基板18との距離はaである
が、B面が実装基板に接していると距離はb、C面が実
装基板に接していると距離はc、D面が実装基板に接し
ていると距離はdとなる。この引出導体と外部電極との
接続位置と実装基板との間の電気が流れる道筋でもイン
ダクタンスが発生しばらつきを引き起こす。そこで、本
発明では引出導体の端部からコイル軸に直交する方向に
延びて外部電極の4側面に達する4個の接続導体につい
て、各接続導体の幅を変えたり、引き回しによる長さの
調整により、インダクタンス値を同じに設定している。
これによって、チップの置き方によるインダクタンス値
の変化が生じないようになる。
【0018】
【実施例】図1は、本発明に係る積層チップコイルの一
実施例を示す製造工程説明図である。以下の実施例は、
全てセラミックスをシート状に成形して積層するシート
積層法によって説明するが、全てスクリーン印刷で行う
印刷積層法でも実施可能である。電気絶縁材料として
は、ガラスを添加して低温焼結可能とした誘電体セラミ
ックスを使用した。例えば、ホウケイ酸ガラスとアルミ
ナを混合した誘電体材料にバインダなどを配合して混合
し、ドクターブレード法によりセラミックスシートを製
造する。セラミックスシートは厚さ約10〜30μmで
ある。この材料は銀の融点以下の温度で焼成可能であ
る。導体ペーストの材料としては銀を使用したが、その
他、銀パラジウムでもよい。導体パターンは、この導体
ペーストをセラミックスシート上にスクリーン印刷する
ことで形成する。このような製造方法は、基本的には従
来行われているものと変わりない。
実施例を示す製造工程説明図である。以下の実施例は、
全てセラミックスをシート状に成形して積層するシート
積層法によって説明するが、全てスクリーン印刷で行う
印刷積層法でも実施可能である。電気絶縁材料として
は、ガラスを添加して低温焼結可能とした誘電体セラミ
ックスを使用した。例えば、ホウケイ酸ガラスとアルミ
ナを混合した誘電体材料にバインダなどを配合して混合
し、ドクターブレード法によりセラミックスシートを製
造する。セラミックスシートは厚さ約10〜30μmで
ある。この材料は銀の融点以下の温度で焼成可能であ
る。導体ペーストの材料としては銀を使用したが、その
他、銀パラジウムでもよい。導体パターンは、この導体
ペーストをセラミックスシート上にスクリーン印刷する
ことで形成する。このような製造方法は、基本的には従
来行われているものと変わりない。
【0019】以下に述べる工程(1)〜(7)は図1の
(1)〜(7)に対応している。 (1)まず外部電極と絶縁するためのセラミックスシー
ト20を用意する。そのセラミックスシート20には、
後工程で外側面(図では下面)に外部導体となる導体ペ
ーストを塗布することになる。次の(2)工程のセラミ
ックスシートで代用できるのであれば、省略することも
可能である。また、必要に応じて複数枚積層してもよ
い。 (2)セラミックスシート22上に外部導体に接続する
ための接続導体23を印刷する。これは次の(3)工程
のスルーホール導体25に対応する位置から、4辺に達
するような4本の接続導体23である。各接続導体23
は、インピーダンス値が等しくなるように設計する。そ
のため、ここでは単純にパターン幅を変えて模式的に描
いている。 (3)スルーホール導体25を埋めたセラミックスシー
ト24を、必要枚数(所定の厚さ分)積層する。積層し
た各セラミックスシート24のスルーホール導体25が
連続することで引出導体を構成する。
(1)〜(7)に対応している。 (1)まず外部電極と絶縁するためのセラミックスシー
ト20を用意する。そのセラミックスシート20には、
後工程で外側面(図では下面)に外部導体となる導体ペ
ーストを塗布することになる。次の(2)工程のセラミ
ックスシートで代用できるのであれば、省略することも
可能である。また、必要に応じて複数枚積層してもよ
い。 (2)セラミックスシート22上に外部導体に接続する
ための接続導体23を印刷する。これは次の(3)工程
のスルーホール導体25に対応する位置から、4辺に達
するような4本の接続導体23である。各接続導体23
は、インピーダンス値が等しくなるように設計する。そ
のため、ここでは単純にパターン幅を変えて模式的に描
いている。 (3)スルーホール導体25を埋めたセラミックスシー
ト24を、必要枚数(所定の厚さ分)積層する。積層し
た各セラミックスシート24のスルーホール導体25が
連続することで引出導体を構成する。
【0020】コイルは、例えば次のように形成する。こ
こではU型の導体パターンの向きを90度ずつ回転させ
ながら積層する方法で説明しているが、この部分は従来
公知の任意の方法を用いてよい。 (4)セラミックスシート26にスルーホール導体27
を埋設すると共に、該スルホール導体27から3/4タ
ーン巻いたU型導体パターン28を印刷し、積層する。
90度向きを変えて順次積層し、4枚重ねると3ターン
となる。必要なターン数が得られるまで、このセラミッ
クスシートの積層を繰り返し、コイルを構成する。
こではU型の導体パターンの向きを90度ずつ回転させ
ながら積層する方法で説明しているが、この部分は従来
公知の任意の方法を用いてよい。 (4)セラミックスシート26にスルーホール導体27
を埋設すると共に、該スルホール導体27から3/4タ
ーン巻いたU型導体パターン28を印刷し、積層する。
90度向きを変えて順次積層し、4枚重ねると3ターン
となる。必要なターン数が得られるまで、このセラミッ
クスシートの積層を繰り返し、コイルを構成する。
【0021】そして、反対側の引出導体等を形成する。 (5)コイル端部に対応する位置にスルーホール導体3
1を埋めたセラミックスシート30を、必要枚数(所定
の厚さ分)積層する。各セラミックスシート30のスル
ーホール導体31が連続して引出導体を構成する。 (6)セラミックスシート32にスルーホール導体33
を埋め込むと共に、それに連続してセラミックシート3
2上に外部導体に接続するための接続導体34を印刷す
る。これは前の(5)工程のスルーホール導体に対応す
る位置から、4辺に達するような4本の接続導体であ
る。各接続導体は、インピーダンス値が等しくなるよう
に設計されており、ここでも模式的にパターン幅で調節
した図を描いている。 (7)最後に、外部電極と絶縁するためのセラミックス
シート36を積層する。必要に応じて複数枚積層しても
よい。
1を埋めたセラミックスシート30を、必要枚数(所定
の厚さ分)積層する。各セラミックスシート30のスル
ーホール導体31が連続して引出導体を構成する。 (6)セラミックスシート32にスルーホール導体33
を埋め込むと共に、それに連続してセラミックシート3
2上に外部導体に接続するための接続導体34を印刷す
る。これは前の(5)工程のスルーホール導体に対応す
る位置から、4辺に達するような4本の接続導体であ
る。各接続導体は、インピーダンス値が等しくなるよう
に設計されており、ここでも模式的にパターン幅で調節
した図を描いている。 (7)最後に、外部電極と絶縁するためのセラミックス
シート36を積層する。必要に応じて複数枚積層しても
よい。
【0022】以上のようにして全体を積層一体化した
後、焼成し、両端面(図1では最下面と最上面)及びそ
の近傍に外部電極を形成することになる。実際には、こ
のようなチップ部品は、多数個取り方式で製造する。縦
横に規則的に所定の導体パターンやスルーホール導体を
形成した大きめのセラミックスシートを用いて順次積層
し、加圧一体化したブロック(積層体)から縦横に切断
して1個1個のチップを分離する。そして、脱脂、焼
成、バリ取りを行った後、チップの両端面及びその近傍
に導体ペーストを塗布して焼き付けることで、両端に一
対の外部電極を形成し、更にメッキ処理して最終製品と
する。
後、焼成し、両端面(図1では最下面と最上面)及びそ
の近傍に外部電極を形成することになる。実際には、こ
のようなチップ部品は、多数個取り方式で製造する。縦
横に規則的に所定の導体パターンやスルーホール導体を
形成した大きめのセラミックスシートを用いて順次積層
し、加圧一体化したブロック(積層体)から縦横に切断
して1個1個のチップを分離する。そして、脱脂、焼
成、バリ取りを行った後、チップの両端面及びその近傍
に導体ペーストを塗布して焼き付けることで、両端に一
対の外部電極を形成し、更にメッキ処理して最終製品と
する。
【0023】最終的に得られる積層チップコイルの一例
を図2に示す。外部電極40は、チップ42の左右両端
面のみならずその近傍の4側面にもある幅を持って形成
される。本発明では、各接続導体44は、この外部電極
の4側面の位置で接続されることになる。つまりコイル
46の両端と外部電極40とをそれぞれ接続する電気絶
縁体中の導体は、コイル端部からコイル軸方向に外部電
極近傍まで延びる引出導体48と、該引出導体48から
コイル軸に直交する方向に延びて外部電極40の4側面
に達する4個の接続導体44との組み合わせからなる。
を図2に示す。外部電極40は、チップ42の左右両端
面のみならずその近傍の4側面にもある幅を持って形成
される。本発明では、各接続導体44は、この外部電極
の4側面の位置で接続されることになる。つまりコイル
46の両端と外部電極40とをそれぞれ接続する電気絶
縁体中の導体は、コイル端部からコイル軸方向に外部電
極近傍まで延びる引出導体48と、該引出導体48から
コイル軸に直交する方向に延びて外部電極40の4側面
に達する4個の接続導体44との組み合わせからなる。
【0024】上記図1に示した実施例は、図2のAに示
すように、接続導体44は片側1層ずつで構成している
が、図1の(2)工程あるいは(6)工程の接続導体を
片側に複数層間隔をおいて形成することも可能である。
その場合を図2のBに示す。複数層の構成にすると、そ
れだけ外部電極との接続箇所が多くなるため、接続の信
頼性は向上する。
すように、接続導体44は片側1層ずつで構成している
が、図1の(2)工程あるいは(6)工程の接続導体を
片側に複数層間隔をおいて形成することも可能である。
その場合を図2のBに示す。複数層の構成にすると、そ
れだけ外部電極との接続箇所が多くなるため、接続の信
頼性は向上する。
【0025】図3〜図6は本発明に係る積層チップコイ
ルの接続導体の具体的設計例を示す説明図である。図3
では4本の接続導体を4層に分けて印刷し、〜の各
層を積層する。各セラミックスシート50a,…,50
dは、同じ位置にスルーホール導体51が埋設され、そ
こから対応する各辺に達するように接続導体52a,
…,52dを印刷する。各接続導体52a,…,52d
は、同じインダクタンス値が得られるように、ここでは
長さと幅を調節して引き回す。これらの接続導体の引き
回し方向は、コイルを巻く方向に合わせるのが好まし
い。逆向きに引き回すと、インダクタンス値が低下する
ためである。
ルの接続導体の具体的設計例を示す説明図である。図3
では4本の接続導体を4層に分けて印刷し、〜の各
層を積層する。各セラミックスシート50a,…,50
dは、同じ位置にスルーホール導体51が埋設され、そ
こから対応する各辺に達するように接続導体52a,
…,52dを印刷する。各接続導体52a,…,52d
は、同じインダクタンス値が得られるように、ここでは
長さと幅を調節して引き回す。これらの接続導体の引き
回し方向は、コイルを巻く方向に合わせるのが好まし
い。逆向きに引き回すと、インダクタンス値が低下する
ためである。
【0026】図4は、図1の場合と同様、4本の接続導
体を1層に形成した例である。セラミックスシート54
は、所定の位置にスルーホール導体55が埋設され、そ
こから対応する各辺に達するような形状の接続導体56
を印刷する。この接続導体56は、図3の各接続導体5
2a,…,52dを丁度重ね合わせた形状である。
体を1層に形成した例である。セラミックスシート54
は、所定の位置にスルーホール導体55が埋設され、そ
こから対応する各辺に達するような形状の接続導体56
を印刷する。この接続導体56は、図3の各接続導体5
2a,…,52dを丁度重ね合わせた形状である。
【0027】図5では図3と同様、4本の接続導体を4
層に分けて形成し、〜の各層を積層する構成であ
る。各セラミックスシート60a,…,60dは、同じ
位置にスルーホール導体61が埋設され、そこから対応
する各辺に達するように接続導体62a,…,62dを
印刷する。各接続導体62a,…,62dは、同じイン
ダクタンス値が得られるように、ここでは長さを調節し
て引き回している。
層に分けて形成し、〜の各層を積層する構成であ
る。各セラミックスシート60a,…,60dは、同じ
位置にスルーホール導体61が埋設され、そこから対応
する各辺に達するように接続導体62a,…,62dを
印刷する。各接続導体62a,…,62dは、同じイン
ダクタンス値が得られるように、ここでは長さを調節し
て引き回している。
【0028】図6は、図5の接続導体の変形例である。
各セラミックスシート64a,…,64dは、同じ位置
にスルーホール導体65が埋設され、そこから対応する
各辺に達するように接続導体66a,…,66dを印刷
する。ここでは、各接続導体66a,…,66dのセラ
ミックスシート各辺に達する部分近傍を幅広パターンと
している。これによって外部電極との接続の確実性が著
しく向上することになる。
各セラミックスシート64a,…,64dは、同じ位置
にスルーホール導体65が埋設され、そこから対応する
各辺に達するように接続導体66a,…,66dを印刷
する。ここでは、各接続導体66a,…,66dのセラ
ミックスシート各辺に達する部分近傍を幅広パターンと
している。これによって外部電極との接続の確実性が著
しく向上することになる。
【0029】その他、接続導体パターンによっては、セ
ラミックスシート1層に2本あるいは3本の接続導体を
形成することも可能である。また図2のBに示したよう
に、4個の接続導体を1組として、電気絶縁体中の片側
当たり複数組を積層する構成でもよい。この複数組を積
層する構成は、接続の信頼性を高める効果があるばかり
でなく、電気抵抗を減少させる効果も生じる。
ラミックスシート1層に2本あるいは3本の接続導体を
形成することも可能である。また図2のBに示したよう
に、4個の接続導体を1組として、電気絶縁体中の片側
当たり複数組を積層する構成でもよい。この複数組を積
層する構成は、接続の信頼性を高める効果があるばかり
でなく、電気抵抗を減少させる効果も生じる。
【0030】図7及び図8は、本発明に係る積層チップ
コイルの接続導体の更に他の構成例を示す説明図であ
る。図7に示す例は、4本の接続導体を4層に分けて形
成し、〜の各層を積層する。各セラミックスシート
70a,…,70dは、同じ位置にスルーホール導体7
1が埋設され、そこから各セラミックスシートの対応す
る4角部に達するように接続導体72a,…,72dを
印刷する。この構成は、各接続導体のインダクタンス値
の最適化を図るのにも有効である。図8に示す例は、接
続導体を1層に形成したものである。セラミックスシー
ト74にスルーホール導体75を埋設し、そこからセラ
ミックスシートの対応する4角部に達するようなパター
ンで接続導体76を印刷している。
コイルの接続導体の更に他の構成例を示す説明図であ
る。図7に示す例は、4本の接続導体を4層に分けて形
成し、〜の各層を積層する。各セラミックスシート
70a,…,70dは、同じ位置にスルーホール導体7
1が埋設され、そこから各セラミックスシートの対応す
る4角部に達するように接続導体72a,…,72dを
印刷する。この構成は、各接続導体のインダクタンス値
の最適化を図るのにも有効である。図8に示す例は、接
続導体を1層に形成したものである。セラミックスシー
ト74にスルーホール導体75を埋設し、そこからセラ
ミックスシートの対応する4角部に達するようなパター
ンで接続導体76を印刷している。
【0031】前述のように、焼成後、バレル研磨により
チップのバリ取りを行う。その際、チップ全体は研磨さ
れるが、角部の方が研磨され易いため、上記実施例のよ
うに接続導体の端部を角部に引き出すと、接続導体の端
部はチップ表面に出やすく短時間の研磨で接続導体の端
部が表面に引き出され、外部電極に対して信頼性の高い
接続が可能となる。
チップのバリ取りを行う。その際、チップ全体は研磨さ
れるが、角部の方が研磨され易いため、上記実施例のよ
うに接続導体の端部を角部に引き出すと、接続導体の端
部はチップ表面に出やすく短時間の研磨で接続導体の端
部が表面に引き出され、外部電極に対して信頼性の高い
接続が可能となる。
【0032】ところで、一般に、導体パターンを形成し
た部分は積層したときの密着強度が低い傾向がある。接
続導体を角部に達するパターンとすることは、幅が狭く
ても接続の信頼性が高いため、層間の密着強度が低下す
る恐れは全くない。特に、各接続導体を異なる層に形成
した場合には、この効果は大きい。このように角部に引
き出す構成の場合も、4個の接続導体を1組として、電
気絶縁体中の片側当たり複数組を積層する構成でもよ
い。
た部分は積層したときの密着強度が低い傾向がある。接
続導体を角部に達するパターンとすることは、幅が狭く
ても接続の信頼性が高いため、層間の密着強度が低下す
る恐れは全くない。特に、各接続導体を異なる層に形成
した場合には、この効果は大きい。このように角部に引
き出す構成の場合も、4個の接続導体を1組として、電
気絶縁体中の片側当たり複数組を積層する構成でもよ
い。
【0033】上記の理由で、特に接続導体をチップの角
部に引き出す構成は、両外部電極の対向方向がコイル軸
方向に直交するような第1の形式の積層チップコイルで
も有効である。
部に引き出す構成は、両外部電極の対向方向がコイル軸
方向に直交するような第1の形式の積層チップコイルで
も有効である。
【0034】
【発明の効果】本発明は上記のように、コイルの両端と
外部電極とをそれぞれ接続する電気絶縁体中の導体が、
コイル端部からコイル軸方向に外部電極近傍まで延びる
引出導体と、該引出導体からコイル軸に直交する方向に
延びて外部電極の4側面又は4角部に達する4個の接続
導体との組み合わせからなる構成の積層チップコイルで
あるから、外部電極との接続の信頼性を向上させること
ができる。
外部電極とをそれぞれ接続する電気絶縁体中の導体が、
コイル端部からコイル軸方向に外部電極近傍まで延びる
引出導体と、該引出導体からコイル軸に直交する方向に
延びて外部電極の4側面又は4角部に達する4個の接続
導体との組み合わせからなる構成の積層チップコイルで
あるから、外部電極との接続の信頼性を向上させること
ができる。
【0035】本発明では、コイル端部にはコイル軸方向
に、外部電極近傍まで延びる引出導体を接続しているた
め、コイルの磁束を遮断するような導体を配置する必要
が無く、そのためQ値やインダクタンス値の劣化が生じ
ることはない。
に、外部電極近傍まで延びる引出導体を接続しているた
め、コイルの磁束を遮断するような導体を配置する必要
が無く、そのためQ値やインダクタンス値の劣化が生じ
ることはない。
【0036】更に本発明で、4個の接続導体のインダク
タンス値が全て等しく設定すると、いかなる断面形状で
もチップの置き方によりインダクタンス値が変化しない
ようにすることができる。
タンス値が全て等しく設定すると、いかなる断面形状で
もチップの置き方によりインダクタンス値が変化しない
ようにすることができる。
【図1】本発明に係る積層チップコイルの製造手順の一
例を示す工程説明図。
例を示す工程説明図。
【図2】本発明に係る積層チップコイルの内部導体と外
部電極の関係を示す説明図。
部電極の関係を示す説明図。
【図3】接続導体の一例を示す説明図。
【図4】接続導体の他の例を示す説明図。
【図5】接続導体の他の例を示す説明図。
【図6】接続導体の他の例を示す説明図。
【図7】接続導体の他の例を示す説明図。
【図8】接続導体の他の例を示す説明図。
【図9】従来の積層チップコイルの一例を示す構造説明
図。
図。
【図10】従来の積層チップコイルにおけるインダクタ
ンス値のばらつきの説明図。
ンス値のばらつきの説明図。
40 外部電極 42 チップ 44 接続導体 46 コイル 48 引出導体
フロントページの続き (72)発明者 藤井 信三 東京都港区新橋5丁目36番11号 富士電気 化学株式会社内 (72)発明者 野寄 佳成 東京都港区新橋5丁目36番11号 富士電気 化学株式会社内 Fターム(参考) 5E043 AA09 AB09 EB01 5E070 AA01 AB01 AB04 AB06 BA01 CB03 CB13 CB17 CB18 CB20 EA01
Claims (7)
- 【請求項1】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることで電
気絶縁体中で積層方向に重畳したコイルが形成され、該
コイルの両端がそれぞれ電気絶縁体中の導体によって電
気絶縁体表面の両端部に位置する外部電極に接続され、
該外部電極の対向方向がコイル軸方向に一致している構
造の積層チップコイルにおいて、 コイル両端と外部電極とを接続する電気絶縁体中の導体
は、コイル端部からコイル軸方向に外部電極近傍まで延
びる引出導体と、該引出導体からコイル軸に直交する方
向に延びて外部電極の4側面に達する4個の接続導体と
の組み合わせからなることを特徴とする積層チップコイ
ル。 - 【請求項2】 各接続導体は、外部電極と接続する部分
で幅が広がったパターンである請求項1記載の積層チッ
プコイル。 - 【請求項3】 各接続導体は、それら4個の接続導体の
インダクタンス値が全て等しく設定されている請求項1
又は2記載の積層チップコイル。 - 【請求項4】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることで電
気絶縁体中で積層方向に重畳したコイルが形成され、該
コイルの両端がそれぞれ電気絶縁体中の導体によって電
気絶縁体表面の両端部に位置する外部電極に接続され、
該外部電極の対向方向がコイル軸方向に一致している構
造の積層チップコイルにおいて、 コイル両端と外部電極とを接続する電気絶縁体中の導体
は、コイル端部からコイル軸方向に外部電極近傍まで延
びる引出導体と、該引出導体からコイル軸に直交する方
向に延びて外部電極の4側面の角部のみに達する4個の
接続導体との組み合わせからなることを特徴とする積層
チップコイル。 - 【請求項5】 電気絶縁体中の両外部電極近傍で、それ
ぞれ4個の接続導体が、同一の電気絶縁層上に形成され
ている請求項1乃至4のいずれかに記載の積層チップコ
イル。 - 【請求項6】 電気絶縁体中の両外部電極近傍で、それ
ぞれ4個の接続導体が、異なる電気絶縁層に形成され積
層されている請求項1乃至4のいずれかに記載の積層チ
ップコイル。 - 【請求項7】 4個の接続導体を1組として、電気絶縁
体中の片側当たり複数組が積層されている請求項1乃至
6のいずれかに記載の積層チップコイル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16337099A JP3427007B2 (ja) | 1999-06-10 | 1999-06-10 | 積層チップコイル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16337099A JP3427007B2 (ja) | 1999-06-10 | 1999-06-10 | 積層チップコイル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000353618A true JP2000353618A (ja) | 2000-12-19 |
JP3427007B2 JP3427007B2 (ja) | 2003-07-14 |
Family
ID=15772601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16337099A Ceased JP3427007B2 (ja) | 1999-06-10 | 1999-06-10 | 積層チップコイル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3427007B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010092730A1 (ja) * | 2009-02-10 | 2010-08-19 | 株式会社村田製作所 | 電子部品 |
JP2016048714A (ja) * | 2014-08-27 | 2016-04-07 | Tdk株式会社 | 積層コイル部品 |
US9412509B2 (en) * | 2014-06-24 | 2016-08-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component having conductive patterns and board having the same |
-
1999
- 1999-06-10 JP JP16337099A patent/JP3427007B2/ja not_active Ceased
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010092730A1 (ja) * | 2009-02-10 | 2010-08-19 | 株式会社村田製作所 | 電子部品 |
US8237528B2 (en) | 2009-02-10 | 2012-08-07 | Murata Manufacturing Co., Ltd. | Electronic component |
JP5533673B2 (ja) * | 2009-02-10 | 2014-06-25 | 株式会社村田製作所 | 電子部品 |
US9412509B2 (en) * | 2014-06-24 | 2016-08-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component having conductive patterns and board having the same |
JP2016048714A (ja) * | 2014-08-27 | 2016-04-07 | Tdk株式会社 | 積層コイル部品 |
Also Published As
Publication number | Publication date |
---|---|
JP3427007B2 (ja) | 2003-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4367487B2 (ja) | コイル部品 | |
JP3039538B1 (ja) | 積層型インダクタ | |
JP3650949B2 (ja) | 複合電子部品 | |
US6498555B1 (en) | Monolithic inductor | |
JP2002270428A (ja) | 積層チップインダクタ | |
JP2002260925A (ja) | 積層チップインダクタ | |
JP7369546B2 (ja) | コイル部品 | |
JP2002305111A (ja) | 積層インダクタ | |
JP2002367833A (ja) | 積層チップインダクタ | |
KR101057567B1 (ko) | 트랜스포머 및 액정 폴리머(lcp) 물질을 사용한 관련 제조 방법 | |
EP1367611A1 (en) | Inductor part, and method of producing the same | |
JPH097835A (ja) | 積層ノイズ対策部品 | |
JP2002093623A (ja) | 積層インダクタ | |
JP2001217126A (ja) | 積層インダクタ | |
JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
JPH1197256A (ja) | 積層型チップインダクタ | |
JP2003217935A (ja) | 積層インダクタアレイ | |
US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
JP3427007B2 (ja) | 積層チップコイル | |
JP2002064016A (ja) | 積層インダクタ | |
JPH11186040A (ja) | 積層型ノイズフィルタ | |
JP2000223315A (ja) | 積層チップコイル部品 | |
KR100293307B1 (ko) | 적층형페라이트인덕터및그제조방법 | |
JP2003197427A (ja) | インダクタンス素子 | |
JP2005229219A (ja) | 積層型フィルタ及び積層型フィルタアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RVOP | Cancellation by post-grant opposition |