JP2002353421A - 強誘電体メモリ素子及びそれを備えた電子機器 - Google Patents

強誘電体メモリ素子及びそれを備えた電子機器

Info

Publication number
JP2002353421A
JP2002353421A JP2002073091A JP2002073091A JP2002353421A JP 2002353421 A JP2002353421 A JP 2002353421A JP 2002073091 A JP2002073091 A JP 2002073091A JP 2002073091 A JP2002073091 A JP 2002073091A JP 2002353421 A JP2002353421 A JP 2002353421A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
ferroelectric memory
cubic
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002073091A
Other languages
English (en)
Other versions
JP4300740B2 (ja
Inventor
Hiroshi Miyazawa
弘 宮澤
Amamitsu Higuchi
天光 樋口
Setsuya Iwashita
節也 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002073091A priority Critical patent/JP4300740B2/ja
Priority to US10/103,681 priority patent/US6510074B2/en
Publication of JP2002353421A publication Critical patent/JP2002353421A/ja
Application granted granted Critical
Publication of JP4300740B2 publication Critical patent/JP4300740B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ５０ｎｍ以下の薄い膜厚領域において、高い
分極モーメント及び高いキュリー温度を有する強誘電体
メモリ素子及びこの素子を備えた電子機器を提供するこ
と。 【解決手段】三方晶のＢａＴｉＯ3を擬立方晶<１１１>
に配向させて記録層３とする。このＢａＴｉＯ3の結晶
構造を擬立方晶<１１１>方向に、バルクに比べて２％以
上ひきのばすことで、分極モーメント及びキュリー温度
を高める。記録層３の結晶構造をひずませるためには下
地層となる電極層２に対するエピタキシャル成長を用い
る。このような記録層を備えた強誘電体メモリ素子。こ
のような強誘電体メモリ素子を備えた電子機器。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高い分極モーメン
ト及び高いキュリー温度を有する強誘電体メモリ素子、
特に強誘電体からなる記録層の膜厚が５０ｎｍ以下の薄
い領域において、高い分極モーメント及び高いキュリー
温度を有する強誘電体メモリ素子、及びこの強誘電体メ
モリ素子を備えた電子機器に関する。
【０００２】
【従来の技術】現在ＰｂＺｒ1-XＴｉXＯ3（ＰＺＴ）や
ＳｒＢｉ2Ｔａ2Ｏ3（ＳＢＴ）に代表される遷移金属酸
化物からなる強誘電体が、大容量で低消費電力を実現し
た不揮発性メモリ素子の記録材料として実用化されてい
る。代表的な素子構造では、Ｐｔ、Ｉｒなどの下部電極
の上に強誘電体であるＰＺＴやＳＢＴを積層し、更にＰ
ｔ、Ｉｒなどの上部電極を積層してキャパシタを構成す
る。素子特性としては高い分極モーメント及びキュリー
温度が望まれる。センスアンプの感度からの要請として
分極モーメントは少なくとも１０μＣ／ｃｍ2以上が求
められる。また記録データの信頼性の観点からキュリー
温度は２００℃以上が好ましい。更に使用温度範囲内
（例えば−１０℃〜＋１００℃）で構造相転移が現れな
いことが必要である。
【０００３】一方最近では、将来のギガビットメモリを
めざして素子構造のさらなる微細化が進められている。
これは同時に強誘電体材料の薄膜化を要求する。例えば
デザインルール０．３５μｍでは１５０ｎｍの厚みで良
かったものが、デザインルール０.１０μｍを切るあた
りから５０ｎｍ、更には２０ｎｍの厚みが求められてい
る。そこでこのように薄い膜厚領域であっても高い特性
を有する強誘電体材料が必要となってきた。
【０００４】５０ｎｍ以下の薄い膜厚領域においては、
下部電極に対して強誘電体膜をエピタキシャル成長させ
ることが可能になる。Japanese Journal of Applied Ph
ysics Vol.38(1999)pp.5305によると、＜００１＞方向
に配向した正方晶のＢａＴｉＯ3をエピタキシャル成長
させて記録層とし、バルクのＢａＴｉＯ3に比べて高い
分極モーメント及び高いキュリー温度を得ている。この
時のＢａＴｉＯ3の膜厚は12ｎｍである。また下部電極
は（００１）面のＳｒＴｉＯ3基板の上に積層されたＳ
ｒＲｕＯ3である。そこではＢａＴｉＯ3の正方晶でのa
軸長が、エピタキシャル成長によりＳｒＴｉＯ3のa軸長
３９１ｐｍに一致するように圧縮される。このときポア
ソン比を維持するためにＢａＴｉＯ3のｃ軸長は４３７
ｐｍにまで引き伸ばされる。この引き伸ばされた結晶構
造をもつＢａＴｉＯ3における分極モーメントは約３５
μＣ／ｃｍ2であり、またキュリー温度は３５０℃以上
とみつもられている。一方でバルクのＢａＴｉＯ3では
分極モーメントが２９μＣ／ｃｍ2、キュリー温度が１
２０℃である。従って薄い膜厚領域でのエピタキシャル
成長を用いた結晶格子の引き伸ばしは、分極モーメント
及びキュリー温度を上げるうえで大変有効な手段であ
る。特にキュリー温度の飛躍的な増大は、ＢａＴｉＯ3
を強誘電体メモリ材料の有力な候補の一つにせしめたと
いえる。
【０００５】
【発明が解決しようとする課題】しかし強誘電体メモリ
素子に求められる高密度大容量化の流れは、従来技術よ
りも更に高い分極モーメントを必要としている。その理
由は、素子が微細化してキャパシタの面積が低下する
と、センスアンプに入る電荷量を確保するために記憶層
を構成する強誘電体により高い分極モーメントが求めら
れるからである。そこで本発明の第１の目的は、高い分
極モーメントを有しかつ高いキュリー温度を持つ強誘電
体記録層を持つ強誘電体メモリ素子を提供することであ
る。
【０００６】次に、エピタキシャル成長を用いてＢａＴ
ｉＯ3の特性を上げようとしたとき、従来の技術で述べ
たようにまず配向したペロブスカイト型酸化物の下部電
極を形成することが必要である。しかし強誘電体メモリ
素子は通常アモルファスの酸化物、特にＳｉＯ2の上に
形成されるため、配向したペロブスカイト型酸化物の下
部電極を形成することが難しかった。このためアモルフ
ァスのＳｉＯ2あるいはＳｉＯＦなどの酸化物上であっ
てもペロブスカイト型酸化物の配向膜を得る方法を見い
だすことが課題となっていた。更に、バルクにおいて正
方晶よりも大きな分極モーメント及び高いキュリー点を
有する三方晶のＢａＴｉＯ3を、薄膜である記録層に用
いることも課題となっていた。そこで、本発明の第２の
目的は、アモルファスの酸化物上であっても形成される
ペロブスカイト型酸化物の配向膜からなる電極と、その
上にエピタキシャル成長させて形成された三方晶のＢａ
ＴｉＯ3記録層とを有し、前記エピタキシャル成長によ
って生じる巨大な応力に起因する、高い分極モーメント
と高いキュリー温度を持つ強誘電体記録層を有する強誘
電体メモリ素子を提供することである。
【０００７】更に、メモリ素子としての信頼性、特に１
０12回以上の繰り返し記録再生を保証することが望まし
い。そこで、本発明の第３の目的は、アモルファスの酸
化物上であっても形成されるペロブスカイト型酸化物の
配向膜からなる電極と、その上にエピタキシャル成長さ
せて形成された三方晶のＢａＴｉＯ3記録層とを有し、
前記エピタキシャル成長によって生じる巨大な応力に起
因する、高い分極モーメントと高いキュリー温度を持
ち、かつ繰り返し記録再生に関して信頼性の高い強誘電
体メモリ素子を提供することを目的とする。
【０００８】本願発明の第４の目的は、上記のような強
誘電体メモリ素子を備えた電子機器を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明の第１の態様は、
三方晶のＢａＴｉＯ3を擬立方晶<１１１>方向に配向さ
せて記録層とし、前記擬立方晶<１１１>方向の分極モー
メントを信号の記録読み出しに利用することを特徴とす
る強誘電体メモリ素子である。これによって前記記録層
に高い分極モーメント及び高いキュリー温度を得ること
ができる。
【００１０】前記強誘電体メモリ素子において、前記記
録層の厚みを５０ｎｍ以下とすることが好ましい。これ
によってデザインルール約０．１０μｍ以下の微細なメ
モリ素子が要求する強誘電体記録層の薄膜化要求に応え
ることができる。
【００１１】前記ＢａＴｉＯ3の結晶構造における単位
格子が、バルクの最安定状態である三方晶の結晶構造に
比べて前記擬立方晶<１１１>方向に引き伸ばされている
ことが好ましい。これによって、前記記録層に高い分極
モーメント及び高いキュリー温度を得ることができる。
【００１２】前記強誘電体メモリ素子において、前記引
き伸ばし量は２％以上であることが好ましい。これによ
って、前記記録層に高い分極モーメント及び高いキュリ
ー温度を確実に得ることができる。また、前記強誘電体
メモリ素子において、前記記録層の厚みは５０ｎｍ以下
であることが好ましい。これによってデザインルール約
０．１０μｍ以下の微細なメモリ素子が要求する強誘電
体記録層の薄膜化要求に応えることができる。
【００１３】本発明の第２の態様は、第１の電極層の上
に、三方晶のＢａＴｉＯ3を擬立方晶<１１１>方向に配
向させて記録層とし、前記ＢａＴｉＯ3の結晶構造にお
ける単位格子を、バルクの最安定状態である三方晶の結
晶構造に比べて前記擬立方晶<１１１>方向に引き伸ば
し、前記引き伸ばし量を２％以上とし、前記記録層の上
に第２の電極層を積層し、前記擬立方晶<１１１>方向の
分極モーメントを信号の記録読み出しに利用することを
特徴とする強誘電体メモリ素子である。これによって、
前記記録層に高い分極モーメント及び高いキュリー温度
を得ることができる。
【００１４】前記強誘電体メモリ素子において、前記記
録層の厚みを５０ｎｍ以下とすることが好ましい。これ
によってデザインルール約０．１０μｍ以下の微細なメ
モリ素子が要求する強誘電体記録層の薄膜化要求に応え
ることができる。
【００１５】前記第１の電極層及び前記第２の電極層は
ＳｒＲｕＯ3とするとよい。また前記第１の電極層及び
前記第２の電極層を導体化したＳｒＴｉＯ3としてもよ
い。これによって、前記ＢａＴｉＯ3の結晶構造におけ
る単位格子を、バルクの最安定状態である三方晶の結晶
構造に比べて前記擬立方晶<１１１>方向に引き伸ばすこ
とが可能であり、更に、前記引き伸ばし量を２％以上と
することが可能になる。
【００１６】本発明の第３の態様は、立方晶系の構造を
有しかつ＜１１１＞方向に配向した金属からなる第１の
電極層と、前記第１の電極層の上に積層され、かつ擬立
方晶<１１１>配向したペロブスカイト型構造からなる第
２の電極層と、前記第２の電極層の上に積層され、かつ
擬立方晶<１１１>方向に配向した三方晶のＢａＴｉＯ 3
からなる記録層と、前記記録層の上に積層され、前記記
録層における擬立方晶<１１１>方向の分極モーメントを
信号の記録読み出しに利用するための第３の電極層、と
を有すること特徴とする強誘電体メモリ素子である。上
記構成によれば、アモルファスの酸化物上であってもペ
ロブスカイト型酸化物の配向膜からなる電極を形成で
き、その上に高い分極モーメントと高いキュリー温度を
有する記録層を形成した強誘電体メモリ素子を提供する
ことができる。特に記録層として、より分極モーメント
の大きな三方晶のＢａＴｉＯ3を用いることができるよ
うになる。
【００１７】前記擬立方晶<１１１>方向に配向した三方
晶のＢａＴｉＯ3からなる記録層のＢａＴｉＯ3の結晶構
造における単位格子が、前記ＢａＴｉＯ3のバルクの最
安定状態である三方晶の結晶構造に比べて前記擬立方晶
<１１１>方向に引き伸ばされたものであることが好まし
い。上記構成によれば、アモルファスの酸化物上であっ
てもペロブスカイト型酸化物の配向膜からなる電極を形
成でき、その上にエピタキシャル成長による巨大な応力
を用いて高い分極モーメントと高いキュリー温度を有す
る記録層を形成した強誘電体メモリ素子を提供すること
ができる。特に記録層として、より分極モーメントの大
きな三方晶のＢａＴｉＯ3を用いることができるように
なる。
【００１８】前記第１の電極層を面心立方構造のＰｔと
することが好ましい。その上に、擬立方晶<１１１>配向
した良好なペロブスカイト型構造からなる第２の電極層
を形成することが容易であるからである。また、前記第
１の電極層をＰｔとし、前記第２の電極層をＳｒＲｕＯ
3とすることが好ましい。この場合には、良好なＳｒＲ
ｕＯ3第２電極層を形成することができ、このＳｒＲｕ
Ｏ3電極層の上に、良好な、擬立方晶<１１１>方向に配
向した三方晶のＢａＴｉＯ3からなる記録層を形成する
ことができるからである。また、前記第１の電極層をＰ
ｔとし、前記第２の電極層を導体化したＳｒＴｉＯ3と
することも好ましい。この場合にも、良好な第２のＳｒ
ＴｉＯ3電極層を形成することができ、このＳｒＴｉＯ3
電極層の上に、良好な、擬立方晶<１１１>方向に配向し
た三方晶のＢａＴｉＯ3からなる記録層を形成すること
ができるからである。
【００１９】また、前記第１の電極層をアモルファス酸
化物の上に積層するとよい。第３の態様によれば、アモ
ルファス酸化物の上に前記立方晶系の構造を有しかつ＜
１１１＞方向に配向した金属からなる第１の電極層を形
成することができ、その上に前記擬立方晶<１１１>配向
したペロブスカイト型構造からなる第２の電極を、更に
その上に擬立方晶<１１１>方向に配向した三方晶のＢａ
ＴｉＯ3からなる記録層を、又は擬立方晶<１１１>方向
に配向し、かつ擬立方晶<１１１>方向に引き伸ばされ
た、三方晶のＢａＴｉＯ3からなる記録層を形成するこ
とができ、このようにして得られた強誘電体メモリ素子
が提供されるからである。
【００２０】本発明の第４の態様は、ＩｒあるいはＩｒ
の酸化物からなる第１の電極層と、第１の電極の上に積
層された面心立方構造を有しかつ＜１１１＞方向に配向
したＰｔからなる第２の電極層と、第２の電極の上に積
層された擬立方晶<１１１>配向したペロブスカイト型構
造からなる第３の電極層と、第３の電極の上に積層され
た擬立方晶<１１１>方向に配向した三方晶のＢａＴｉＯ
3からなる記録層と、記録層の上に積層された擬立方晶<
１１１>配向したペロブスカイト型構造からなる第４の
電極層からなり、前記ＢａＴｉＯ3の結晶構造における
単位格子が、前記ＢａＴｉＯ3のバルクの最安定状態で
ある三方晶の結晶構造に比べて前記擬立方晶<１１１>方
向に引き伸ばされており、前記記録層における擬立方晶
<１１１>方向の分極モーメントが信号の記録読み出しに
利用される強誘電体メモリ素子である。
【００２１】上記構成によれば、アモルファスの酸化物
上であってもペロブスカイト型酸化物の配向膜からなる
電極を形成でき、その上に高い分極モーメントと高いキ
ュリー温度を有する記録層を形成した強誘電体メモリ素
子を提供することができる。特に記録層として、より分
極モーメントの大きな三方晶のＢａＴｉＯ3を用いるこ
とができるようになる。またＩｒからなる電極層は酸素
拡散に対するバリア層として働くので繰り返し記録再生
に関する信頼性が高まる。
【００２２】前記第３の電極層をＳｒＲｕＯ3とするこ
とが好ましい。この場合には、良好なＳｒＲｕＯ3第３
電極層を形成することができ、このＳｒＲｕＯ3電極層
の上に、良好な、擬立方晶<１１１>方向に配向し、擬立
方晶<１１１>方向に引き伸ばされた三方晶のＢａＴｉＯ
3からなる記録層を形成することができるからである。
また、前記第３の電極層を導体化したＳｒＴｉＯ3とす
ることも好ましい。この場合にも、良好な第３のＳｒＴ
ｉＯ3電極層を形成することができ、このＳｒＴｉＯ3電
極層の上に、良好な、擬立方晶<１１１>方向に配向し、
擬立方晶<１１１>方向に引き伸ばされた三方晶のＢａＴ
ｉＯ3からなる記録層を形成することができるからであ
る。
【００２３】また、ＩｒあるいはＩｒの酸化物からなる
前記第１の電極層をアモルファス酸化物の上に積層する
とよい。第４の態様によれば、アモルファス酸化物の上
にＩｒあるいはＩｒの酸化物からなる前記第１の電極層
を形成することができ、その上に前記面心立方構造を有
しかつ＜１１１＞方向に配向したＰｔからなる第２の電
極層を、その上に前記擬立方晶<１１１>配向したペロブ
スカイト型構造からなる第３の電極層を、更にその上に
擬立方晶<１１１>方向に配向し、かつ擬立方晶<１１１>
方向に引き伸ばされた、三方晶のＢａＴｉＯ3からなる
記録層を、更にその上に擬立方晶<１１１>配向したペロ
ブスカイト型構造からなる第４の電極層を形成すること
ができ、このようにして得られた強誘電体メモリ素子が
提供されるからである。さらに前記第４の電極層の上に
ＩｒあるいはＩｒの酸化物からなる第５の電極層を積層
するとよい。これによって、記録層の耐還元性が高まり
半導体プロセスにおける製造マージンが広がる。
【００２４】本願発明の第５の態様は、上記強誘電体メ
モリ素子を備えた電子機器である。この電子機器は、上
述のような優れたメモリ素子を備える故に、コンパクト
で記録データの信頼性の高い電子機器を提供することが
できる。
【００２５】
【発明の実施形態】〔実施形態１〕図１は、本実施形態
１の強誘電体メモリ素子の断面図である。この図におい
て、１は基板、２は基板１の上に積層された電極層、３
は電極層２の上に形成された記録層、４は記録層３の上
に形成された電極層である。基板１として、ＳｒＴｉＯ
3、ＣａＴｉＯ3等のペロブスカイト構造を有する酸化物
を使用することができる。この層の配向方向は擬立方晶
<１１１>であることができる。電極層２として、ＳｒＲ
ｕＯ3又はＮｂ，Ｌａ，等の不純物を約０．１〜５ａｔ
％（原子％）含有させて導体化したＳｒＴｉＯ3、又は
ＬａＳｒＭｎＯ3等を使用することができる。この層の
厚さは、１０〜５００ｎｍが好ましく、更に好ましくは
２０〜３００ｎｍである。この層の厚さが薄過ぎると、
この層の抵抗値が高くなり、そのためこの強誘電体メモ
リ素子を用いた電子機器の消費電力が増すので好ましく
ない。また、その上に積層するＢａＴｉＯ3の格子を引
き伸ばすことができなくなる。この層の厚さが厚過ぎる
と、成膜時間が長くなってしまい、コスト上昇の原因と
なる。また、メモリ素子を微細化したときに、高さ方向
のアスペクト比が伸びてしまい、このメモリ素子を安定
して製造するのが困難となる。この層の配向方向は、擬
立方晶<１１１>であることができる。
【００２６】記録層３は、擬立方晶<１１１>方向に配向
した三方晶のＢａＴｉＯ3である。この層の厚さは、２
〜５０ｎｍである。この厚さが２ｎｍより小さくなった
り、５０ｎｍより大きくなると、分極モーメントの値が
急速に小さくなるからである。この層の厚さは、更に好
ましくは５〜３０ｎｍである。ギガビットメモリにおけ
る強誘電体層の薄膜化の要求に応えることができるから
である。
【００２７】また、この層は、擬立方晶<１１１>方向へ
結晶単位格子が引き伸ばされ、その引き伸ばし量が２％
以上であることが好ましい。この引き伸ばし量が、２％
より大きいと、分極モーメントがバルクの値よりも有意
に大きくなるからである。この引き伸ばし量が８％を超
えることは、製作上実現が困難となる。
【００２８】電極層４として、ＳｒＲｕＯ3、又はＮ
ｂ，Ｌａ等の不純物を含有させて導体化したＳｒＴｉＯ
3、又はＬａＳｒＭｎＯ3等を使用することができる。こ
の層の厚さは、１０〜５００ｎｍが好ましく、更に好ま
しくは２０〜３００ｎｍである。この層の厚さが薄過ぎ
ると、この層の抵抗値が高くなり、そのためこの強誘電
体メモリ素子を用いた電子機器の消費電力が増すので好
ましくない。この層の厚さが厚過ぎると、成膜時間が長
くなってしまい、コスト上昇の原因となる。また、メモ
リ素子を微細化したときに、高さ方向のアスペクト比が
伸びてしまい、このメモリ素子を安定して製造するのが
困難となる。
【００２９】上記各層の配向は、基板１が擬立方晶<１
１１>方向のときは、電極層２の配向は擬立方晶<１１１
>方向となり、その上の記録層３の配向は、擬立方晶<１
１１>方向となり、その上の電極層４の配向は、擬立方
晶<１１１>方向となる。これらの層は、レーザーアブレ
ーション法、スパッタ法、ＭＢＥ法、ＣＶＤ法等の方法
で形成することができる。このときの成膜温度は、５０
０〜８００℃が好ましい。
【００３０】〔実施形態２〕図４は、本実施形態２の強
誘電体メモリ素子の断面図である。この図において、１
１は基板、１２は基板１の上に積層されたアモルファス
層、１３はアモルファス層１２の上に積層された、＜１
１１＞方向に配向した金属からなる第１の電極層、１４
は第１の電極層１３の上に積層された擬立方晶<１１１>
方向に配向したペロブスカイト型構造からなる第２の電
極層、１５は第２の電極層の上に形成され、擬立方晶<
１１１>方向に配向した三方晶のＢａＴｉＯ3からなる記
録層、１６は記録層１５の上に積層された擬立方晶<１
１１>方向に配向したペロブスカイト型構造からなる第
３の電極層である。
【００３１】基板１１として、（００１）面、（１１
１）面、又は（１１０）面でカットされたＳｉ単結晶、
Ｓｉ−Ｇｅ結晶等を使用することができる。この層の配
向方向は＜００１＞、＜１１１＞又は＜１１０＞である
ことができる。アモルファス層１２として、ＳｉＯ2、
ＳｉＯＦ等を使用することができる。このアモルファス
層の厚さは、１０〜２００ｎｍであることが好ましい。
基板１１がＳｉ単結晶の場合にはその表面を熱酸化する
ことにより、容易にＳｉＯ2アモルファス層１２を形成
することができる。本発明では、このようにして形成さ
れたＳｉＯ2アモルファス層１２も、それが積層されて
いると記述する。
【００３２】＜１１１＞方向に配向した金属からなる第
１の電極層１３として、Ｐｔ等を使用することができ
る。この第１の電極層１３の厚さは、１０〜５００ｎｍ
であることが好ましい。更に、好ましくは、この厚さは
２０〜３００ｎｍである。この電極は、スパッタリング
法等の方法により形成することができる。このときの成
膜温度は、０〜１００℃が好ましい。
【００３３】擬立方晶<１１１>方向に配向したペロブス
カイト型構造からなる第２の電極層１４として、ＳｒＲ
ｕＯ3又はＮｂ，Ｌａ等の不純物を含有させて導体化し
たＳｒＴｉＯ3、又はＬａＳｒＭｎＯ3等を使用すること
ができる。この層の厚さは、１０〜５００ｎｍが好まし
く、更に好ましくは２０〜３００ｎｍである。この層の
厚さが薄過ぎると、この層の抵抗値が高くなり、そのた
めこの強誘電体メモリ素子を用いた電子機器の消費電力
が増すので好ましくない。また、その上に積層するＢａ
ＴｉＯ3の格子を引き伸ばすことができなくなる。この
層の厚さが厚過ぎると、成膜時間が長くなってしまい、
コスト上昇の原因となる。また、メモリ素子を微細化し
たときに、高さ方向のアスペクト比が伸びてしまい、こ
のメモリ素子を安定して製造するのが困難となる。この
層１４の配向方向はで擬立方晶<１１１>方向であること
ができる。
【００３４】記録層１５は、第２の電極層の上に形成さ
れ、擬立方晶<１１１>方向に配向した三方晶のＢａＴｉ
Ｏ3からなる。この層１５の厚さ及び擬立方晶<１１１>
方向へ結晶単位格子が引き伸ばされることに関しては、
上記第１の実施形態の場合と同じことが言える。
【００３５】第３の電極層１６は、記録層１５の上に積
層された擬立方晶<１１１>方向に配向したペロブスカイ
ト型構造からなる。第３の電極層１６として、ＳｒＲｕ
Ｏ3又はＮｂ，Ｌａ等の不純物を含有させて導体化した
ＳｒＴｉＯ3、又はＬａＳｒＭｎＯ3等を使用することが
できる。この層の厚さは、１０〜５００ｎｍが好まし
く、更に好ましくは２０〜３００ｎｍである。この層の
厚さが薄過ぎると、この層の抵抗値が高くなり、そのた
めこの強誘電体メモリ素子を用いた電子機器の消費電力
が増すので好ましくない。この層の厚さが厚過ぎると、
成膜時間が長くなってしまい、コスト上昇の原因とな
る。また、メモリ素子を微細化したときに、高さ方向の
アスペクト比が伸びてしまい、このメモリ素子を安定し
て製造するのが困難となる。
【００３６】第２の電極１４、記録層１５及び第３の電
極１６の成膜方法としては、レーザーアブレーション
法、スパッタ法、ＭＢＥ法、ＣＶＤ法等がある。このと
きの成膜温度は、５００〜８００℃が好ましい。
【００３７】〔実施形態３〕図６に、本実施形態３の断
面図を示す。この図において、２１は基板、２２は基板
２１の上に形成されたアモルファス層、２３はアモルフ
ァス層２２の上に積層されたＩｒ又はＩｒ酸化物からな
る第１の電極層、２４は第１の電極層２３の上に積層さ
れ、面心立方構造を有しかつ＜１１１＞方向に配向した
Ｐｔからなる第２の電極層、２５は第２の電極層２４の
上に積層され、擬立方晶<１１１>配向したペロブスカイ
ト型構造からなる第３の電極層、２６は第３の電極層２
５の上に積層され、擬立方晶<１１１>方向に配向した三
方晶のＢａＴｉＯ3からな記録層、２７は記録層２６の
上に積層され、擬立方晶<１１１>配向したペロブスカイ
ト型構造からなる第４の電極層である。前記記録層２６
のＢａＴｉＯ3の結晶構造における単位格子は、前記Ｂ
ａＴｉＯ3のバルクの最安定状態である三方晶の結晶構
造に比べて前記擬立方晶<１１１>方向に引き伸ばされ、
前記記録層における擬立方晶<１１１>方向の分極モーメ
ントが信号の記録読み出しに利用される。
【００３８】基板２１として、（００１）面、（１１
１）面、又は（１１０）面でカットされたＳｉ単結晶、
Ｓｉ−Ｇｅ結晶等を使用することができる。この層の配
向方向は＜００１＞、＜１１１＞又は＜１１０＞である
ことができる。アモルファス層２２として、ＳｉＯ2、
ＳｉＯＦ等を使用することができる。このアモルファス
層の厚さは、１０〜２００ｎｍであることが好ましい。
基板２１がＳｉ単結晶の場合にはその表面を熱酸化する
ことにより、容易にＳｉＯ2アモルファス層２２を形成
することができる。本発明では、このようにして形成さ
れたＳｉＯ2アモルファス層２２も、それが積層されて
いると記述する。
【００３９】この第３の実施形態では、上記アモルファ
ス層の上に先ず、Ｉｒ又はＩｒ酸化物の層２３を形成す
る。この層が存在することにより、後述のように、アモ
ルファス層の上に直接Ｐｔを積層する場合に較べて、繰
り返し記録再生特性の優れたメモリ素子を提供すること
ができる。この層の厚さは、１０〜５００ｎｍが好まし
く、更に好ましくは２０〜３００ｎｍである。
【００４０】上記Ｉｒ又はＩｒ酸化物の層２３に積層さ
れる＜１１１＞方向に配向した金属からなる第２の電極
層２４として、Ｐｔ等を使用することができる。この第
２の電極層の厚さは、１０〜５００ｎｍであることが好
ましい。更に好ましくは、この厚さは２０〜３００ｎｍ
である。
【００４１】これら第１及び第２の電極２３、２４は、
スパッタリング法等の方法により形成することができ
る。このときの成膜温度は、０〜１００℃が好ましい。
【００４２】擬立方晶<１１１>方向に配向したペロブス
カイト型構造からなる第３の電極層２５として、ＳｒＲ
ｕＯ3又はＮｂ，Ｌａ等の不純物を含有させて導体化し
たＳｒＴｉＯ3、ＬａＳｒＭｎＯ3等を使用することがで
きる。この層２５の厚さは、１０〜５００ｎｍが好まし
く、更に好ましくは２０〜３００ｎｍである。この層の
厚さが薄過ぎると、この層の抵抗値が高くなり、そのた
めこの強誘電体メモリ素子を用いた電子機器の消費電力
が増すので好ましくない。また、その上に積層するＢａ
ＴｉＯ3の格子を引き伸ばすことができなくなる。この
層の厚さが厚過ぎると、成膜時間が長くなってしまい、
コスト上昇の原因となる。また、メモリ素子を微細化し
たときに、高さ方向のアスペクト比が伸びてしまい、こ
のメモリ素子を安定して製造するのが困難となる。
【００４３】記録層２６は、第３の電極層２５の上に形
成され、擬立方晶<１１１>方向に配向した三方晶のＢａ
ＴｉＯ3からなる。この層の厚さ及び擬立方晶<１１１>
方向へ結晶単位格子が引き伸ばされることに関しては、
上記第１の実施形態の場合と同じことが言える。
【００４４】第４の電極層２７は、記録層２６の上に積
層された擬立方晶<１１１>方向に配向したペロブスカイ
ト型構造からなる。第４の電極層２７として、ＳｒＲｕ
Ｏ3又はＮｂ，Ｌａ等の不純物を含有させて導体化した
ＳｒＴｉＯ3、又はＬａＳｒＭｎＯ3等を使用することが
できる。この層の厚さは、１０〜５００ｎｍが好まし
く、更に好ましくは２０〜３００ｎｍである。この層の
厚さが薄過ぎると、この層の抵抗値が高くなり、そのた
めこの強誘電体メモリ素子を用いた電子機器の消費電力
が増すので好ましくない。この層の厚さが厚過ぎると、
成膜時間が長くなってしまい、コスト上昇の原因とな
る。また、メモリ素子を微細化したときに、高さ方向の
アスペクト比が伸びてしまい、このメモリ素子を安定し
て製造するのが困難となる。
【００４５】第３の電極２５、記録層２６及び第４の電
極２７の成膜方法としては、レーザーアブレーション
法、スパッタ法、ＭＢＥ法、ＣＶＤ法等がある。このと
きの成膜温度は、５００〜８００℃が好ましい。
【００４６】〔実施形態４〕本実施形態４は、上記実施
形態２の強誘電体メモリ素子と同様の強誘電体メモリ素
子を備えた強誘電体メモリ装置である。図７は本実施形
態４における強誘電体メモリ装置２０００を模式的に示
す平面図である。また、図８は図７のＡ−Ａに沿った一
部分を模式的に示す断面図である。これら図において、
１００はマトリックス状のメモリセルアレイ、２００は
メモリセルを選択するＭＯＳトランジスタを含む周辺回
路である。周辺回路２００の最上部は、保護層を兼ねた
層間絶縁膜のアモルファス層１１２である。１１３はア
モルファス層１１２の上に積層された、＜１１１＞方向
に配向した金属からなる第１の電極層、１１４は第１の
電極層１１３の上に積層された擬立方晶<１１１>方向に
配向したペロブスカイト型構造からなる第２の電極層、
１１５は第２の電極層の上に形成され、擬立方晶<１１
１>方向に配向した三方晶のＢａＴｉＯ3からなる記録
層、１１６は記録層１１５の上に積層された擬立方晶<
１１１>方向に配向したペロブスカイト型構造からなる
第３の電極層、１１７は記録層１１５及び第３の電極層
１１６の上に形成された保護層である。前記第１電極層
１１３、第２電極層１１４、記録層１１５、第３電極層
１１６は実施形態２の方法に準じて形成することができ
る。
【００４７】記録層１１５及び第３の電極層１１６の上
に形成された保護層１１７は、ＳｉＯ２から構成され得
る。これら保護層としての酸化物または窒化物からなる
薄膜は、レーザーアブレーション法、ＣＶＤ法等の方法
で形成することができる。前記第２の電極と第３の電極
の交差する部分が上記実施形態２の強誘電体メモリ素子
に相当する。
【００４８】〔実施形態５〕本実施形態５は、上記実施
形態３の強誘電体メモリ素子と同様の強誘電体メモリ素
子を備えた強誘電体メモリ装置である。図９は本実施形
態５における強誘電体メモリ装置３０００を模式的に示
す平面図である。また、図１０は図９のＢ−Ｂに沿った
一部分を模式的に示す断面図である。これら図におい
て、３００はマトリックス状のメモリセルアレイ、４０
０はメモリセルを選択するＭＯＳトランジスタを含む周
辺回路である。周辺回路４００の最上部は、保護層を兼
ねた層間絶縁膜のアモルファス層１２２である。１２３
はアモルファス層１２２の上に積層されたＩｒ又はＩｒ
酸化物からなる第１の電極層、１２４は第１の電極層１
２３の上に積層され、面心立方構造を有しかつ＜１１１
＞方向に配向したＰｔからなる第２の電極層、１２５は
第２の電極層１２４の上に積層され、擬立方晶<１１１>
配向したペロブスカイト型構造からなる第３の電極層、
１２６は第３の電極層１２５の上に積層され、擬立方晶
<１１１>方向に配向した三方晶のＢａＴｉＯ3からな記
録層、１２７は記録層１２６の上に積層され、擬立方晶
<１１１>配向したペロブスカイト型構造からなる第４の
電極層、１２８は記録層１２６及び第４の電極層１２７
の上に形成された保護層である。前記記録層１２６のＢ
ａＴｉＯ3の結晶構造における単位格子は、前記ＢａＴ
ｉＯ3のバルクの最安定状態である三方晶の結晶構造に
比べて前記擬立方晶<１１１>方向に引き伸ばされ、前記
記録層における擬立方晶<１１１>方向の分極モーメント
が信号の記録読み出しに利用される。前記第１の電極層
１２３、第２の電極層１２４、第３の電極層１２５、記
録層１２６、第４の電極層１２７、保護層１２８は、実
施形態３の方法に準じて形成することができる。
【００４９】記録層１２６及び第３の電極層１２７の上
に形成された保護層１２８は、ＳｉＯ２から構成され得
る。これら保護層としての酸化物または窒化物からなる
薄膜は、レーザーアブレーション法、ＣＶＤ法等の方法
で形成することができる。前記第３の電極と第４の電極
の交差する部分が上記実施形態３の強誘電体メモリ素子
に相当する。
【００５０】〔実施形態６〕本実施形態６は、上記実施
の形態４又は５の強誘電体メモリ装置、従って上記実施
形態２又は３の強誘電体メモリ素子を備えた電子機器の
例である。図１１（ａ）は、携帯電話の一例を示した斜
視図である。図１１（ａ）において、符号１０００は携
帯電話本体を示し、その内部には上記強誘電体メモリ装
置を用いたメモリ部１００１が設けられている。
【００５１】図１１（ｂ）は、腕時計型電子機器の一例
を示した斜視図である。図１１（ｂ）において、符号１
１００は時計本体を示し、その内部には上記強誘電体メ
モリ装置を用いたメモリ部１１０１が設けられている。
【００５２】図１１（ｃ）は、ワープロ、パソコンなど
の携帯型情報処理装置の一例を示した斜視図である。図
１１（ｃ）において、符号１２００は情報処理装置、符
号１２０２はキーボードなどの入力部、符号１２０４は
情報処理装置本体を示し、その内部には上記強誘電体メ
モリ装置を用いたメモリ部１２０６が設けられている。
【００５３】また、他の電子機器の例としては、図示し
ていないものの、例えばカードに上記強誘電体メモリ装
置を用いたメモリ部が設けられた、いわゆるＩＣカード
にも適用可能である。
【００５４】図１１（ａ）〜（ｃ）に示す（ＩＣカード
を含む）電子機器は、上記実施の形態で示した強誘電体
メモリ装置を備えているので、小型で、信頼性の高い電
子機器を実現することができる。
【００５５】なお、本発明の技術範囲は、上記実施の形
態に限定されるものではなく、本発明の趣旨を逸脱しな
い範囲において種々の変更を加えることが可能である。
【００５６】例えば、上記の強誘電体メモリ装置として
は、一個のＭＯＳトランジスタと一個のキャパシタで構
成される、いわゆる１Ｔ１Ｃ型メモリセルや、二個のＭ
ＯＳトランジスタと二個のキャパシタで構成される、い
わゆる２Ｔ２Ｃ型メモリセルにも適用可能である。
【００５７】以下、本発明の実施例について図面を参照
しながら説明する。 （実施例１）図１は本実施例１における強誘電体メモリ
素子の側面断面図である。（１１１）面でカットされた
ＳｒＴｉＯ3基板１上にＳｒＲｕＯ3を積層し電極層２と
した。前記電極層２の上にＢａＴｉＯ3を積層して記録
層３とした。更に前記記録層３の上にＳｒＲｕＯ3を積
層し電極層４とした。電極層２、記録層３及び電極層４
の膜厚は、それぞれ２００ｎｍ、２０ｎｍと２００ｎｍ
であった。電極層２、記録層３及び電極層４の成膜方法
はレーザーアブレーションによった。このときの成膜条
件はいずれも基板温度７００℃、酸素分圧４００ｍＰａ
（３ｍＴｏｒｒ）であった。
【００５８】Ｘ線回折の解析によれば、記録層３のＢａ
ＴｉＯ3は三方晶であり擬立方晶<１１１>方向に配向し
ていた。単位格子は、バルクの基底状態（極低温で最安
定な構造）である三方晶に比べて６％だけ擬立方晶<１
１１>方向に引き伸ばされていた。ちなみにＢａＴｉＯ3
のバルクにおける基底状態である三方晶では、格子定数
aは４００ｐｍ、角度αは８９°５１'である。また電極
層２及び電極層４のＳｒＲｕＯ3の結晶構造は、擬立方
晶<１１１>方向に配向していた。
【００５９】得られた分極モーメントは５１μＣ／ｃｍ
2であった。キュリー温度は３００℃以上であった。ま
た記録層３の分極モーメントは擬立方晶<１１１>方向を
向いていた。このことは得られた分極モーメントの値
が、後記する実施例３の計算で求めた結晶単位格子の引
き伸ばし量６%における分極モーメントの値５５μＣ／
ｃｍ2とほぼ一致することからも結論づけられる。本実
施例１で得られた分極モーメントは、前記文献Japanese
Journal of Applied Physics Vol.38 (1999) pp.5305
において正方晶の結晶単位格子の引き伸ばしで得られる
値３５μＣ／ｃｍ2よりも大きい。したがってＢａＴｉ
Ｏ3においては、正方晶の結晶単位格子の引き伸ばしよ
りも、三方晶の引き伸ばしの方が分極モーメントの観点
から有利であるといえる。
【００６０】また本実施例１のメモリ素子では−１０℃
から＋１００℃の間で構造相転移は現れなかった。
【００６１】本実施例１において、電極層２及び電極層
４はＳｒＲｕＯ3に限らない。不純物をドープして導体
化したＳｒＴｉＯ3であっても同様の効果を示す。Ｓｒ
ＴｉＯ3に加える不純物としては０．１ａｔ％〜５．０
ａｔ％のＮｂあるいはＬａが好ましい。ベースとなるＳ
ｒＴｉＯ3は格子定数３９１ｐｍの立方晶であり、その
上に積層した記録層３のＢａＴｉＯ3は電極層２がＳｒ
ＲｕＯ3のときとほぼ同等の格子ひずみ（引き伸ばし）
６〜７％を受ける。
【００６２】本実施例１において、電極層２には粒界が
存在しても同等の効果を示す。その上の記録層３は、電
極層２の結晶格子定数をひきずって、格子ひずみを保っ
たまま成長するという意味においてエピタキシャル成長
をしたといえる。
【００６３】（実施例２）本実施例２ではＢａＴｉＯ3
膜厚と分極モーメントとの関係を示す。図１は本実施例
１における強誘電体メモリ素子の側面断面図である。
（１１１）面でカットされたＳｒＴｉＯ3基板１上に、
擬立方晶<１１１>方向に配向したＳｒＲｕＯ3を積層し
電極層２とした。その上に擬立方晶<１１１>配向した三
方晶のＢａＴｉＯ3をエピタキシャル成長させて記録層
３とした。更にその上に擬立方晶<１１１>方向に配向し
たＳｒＲｕＯ3を積層し電極層４とした。電極層２、記
録層３及び電極層４の膜厚は、それぞれ、２００ｎｍ、
Ｘ ｎｍと２００ｎｍであった。本実施例２では記録層
の膜厚Ｘを５ｎｍから８０ｎｍの間で変化させた。電極
層２、記録層３及び電極層４の成膜方法はレーザーアブ
レーションによった。このときの成膜条件はいずれも基
板温度７００℃、酸素分圧４００ｍＰａ（３ｍＴｏｒ
ｒ）であった。
【００６４】図２は記録層３の膜厚Ｘと分極モーメント
の関係である。図２から記録層３の厚みが５０ｎｍを超
えるあたりから分極モーメントの値が急に低下すること
がわかる。これは記録層３の膜厚が５０ｎｍを超える
と、結晶格子緩和が起こりエピタキシャル成長を保てな
くなってしまうからである。つまりこれ以上の厚みでは
格子定数がバルクの値に戻ってしまうのである。このこ
とはＸ線回折パターンの鋭さが記録層３の膜厚５０ｎｍ
以上で低下することから示された。従ってエピタキシャ
ル成長を維持する上では、即ち下地結晶の格子定数をひ
きずることで格子ひずみを保ちながら結晶成長させるた
めには、記録層３の膜厚は５０ｎｍ以下が望ましい。
【００６５】（実施例３）本実施例３では第一原理計算
手法に基づく電子状態シミュレーションを用いて、Ｂａ
ＴｉＯ3の結晶格子の分極軸方向への結晶単位格子の引
き伸ばし量ｈと分極モーメントとの関係を示す。
【００６６】第一原理計算手法としては、局所密度近似
の範囲での密度汎関数法に基づき、一電子方程式はFull
-potential Linearized Augmented Plane Wave Method
（ＦＬＡＰＷ法）により解かれ、全エネルギー及び原子
に働く力より構造最適化が実行される。また得られた波
動関数のベリー位相から自発分極が求められた。まず本
計算の精度を確認する一例として強誘電体であるＮａＮ
Ｏ3の分極モーメントを求めてみる。計算値は１１．６
μＣ／ｃｍ2であり、一方実験値は１１．９μＣ／ｃｍ2
であった。従って、本実施例３における計算方法は実験
で得られる強誘電体の分極モーメントを大変良くシミュ
レートすることがわかる。
【００６７】三方晶のＢａＴｉＯ3に関して、基底状態
の結晶構造（格子定数aは４００ｐｍ、角度αは８９°
５１'）を基準として、分極軸方向に対応する結晶軸擬
立方晶<１１１>方向へ圧縮及び引き伸ばしを行う。この
とき結晶単位格子の擬立方晶<１１１>方向への引き伸ば
し量ｈと、擬立方晶<１１１>方向に垂直な面内の引き伸
ばし量の関係は、酸化物で一般的に得られているポアソ
ン比０．３を仮定して決めた。各ｈにおいて、ユニット
セルに含まれる内部原子の位置は、各原子に働く力が最
小（０．００１Ｒｙ／Ｂｏｈｒ以下）になるように最適
化した。また内部原子位置の最適化は２５Ｒｙの平面波
カットオフと(４×４×４)のｋ点メッシュを、またベリ
ー位相を求めるときには１５Ｒｙのカットオフと(４×
４×２０)のｋ点メッシュを用いた。
【００６８】図３に擬立方晶<１１１>方向への結晶単位
格子の引き伸ばし量ｈと、ベリー位相から得られた分極
モーメントの関係を示した。横軸の原点はバルクの三方
晶の結晶構造に対応する。図３からｈが大きくなるにつ
れて分極モーメントが増大することがわかる。特にＳｒ
ＲｕＯ3上にエピタキシャル成長させたときに予想され
るＢａＴｉＯ3のｈに対応する６％の点では、分極モー
メントは５５μＣ／ｃｍ2にまで達しておりｈが０%（バ
ルクに対応する）の値３５μＣ／ｃｍ2の１．４倍とな
ることが示される。従って、エピタキシャル成長で得ら
れる巨大な結晶ひずみのもとでは、分極モーメントを４
０％近く増大させること可能であることがわかる。
【００６９】また図３から結晶単位格子の格子引き伸ば
し量ｈが２％以上であればバルクの値よりも５μＣ／ｃ
ｍ2ほど大きな分極モーメントが得られることがわか
る。このことはすなわち、ｈを２％以上とすれば分極モ
ーメントが実用上、有意に増大させることができること
を示している。
【００７０】（実施例４）図４は本実施例４における強
誘電体メモリ素子の側面断面図である。（００１）面で
カットされたＳｉ基板１１上にＳｉＯ2膜１２を熱酸化
によって形成した。前記ＳｉＯ2膜１２の上にＰｔ層を
積層し電極層１３とした。前記電極層１３の上にＳｒＲ
ｕＯ3を積層し電極層１４とした。次に前記電極層１４
の上にＢａＴｉＯ3を積層して記録層１５とした。さら
に前記記録層１５の上にＳｒＲｕＯ3を積層し電極層１
６とした。電極層１３、電極層１４、記録層１５および
電極層１６の膜厚は、それぞれ２００ｎｍ、１００ｎ
ｍ、２０ｎｍと２００ｎｍであった。Ｐｔからなる電極
層１３の成膜方法はスパッタリングであった。電極層１
４、記録層１５および電極層１６の成膜方法はレーザー
アブレーションによった。電極層１３の成膜条件は室温
で４００ｍＰａ（３ｍＴｏｒｒ）のＡｒガスを用いた。
電極層１４、記録層１５および電極層１６の成膜条件は
いずれも基板温度７００℃、酸素分圧４００ｍＰａ（３
ｍＴｏｒｒ）であった。またＳｒＲｕＯ3、ＢａＴｉＯ3
はペロブスカイト型の酸化物であった。
【００７１】Ｘ線回折の解析によれば、電極層１３のＰ
ｔは面心立方構造の＜１１１＞配向をしていた。このＰ
ｔからなる電極層１３はＳｉＯ2膜１２上に自然配向し
たと考えられる。このとき面心立方構造の格子定数は３
９１ｐｍである。また記録層１５のＢａＴｉＯ3は三方
晶であり擬立方晶<１１１>方向に配向していた。単位格
子は、バルクの基底状態（極低温で最安定な構造）であ
る三方晶に比べて５％だけ擬立方晶<１１１>方向に引き
伸ばされていた。ちなみにＢａＴｉＯ3のバルクにおけ
る基底状態である三方晶では、格子定数aは４００ｐ
ｍ、角度αは８９°５１'である。電極層１４および電
極層１６のＳｒＲｕＯ3の結晶構造は、擬立方晶<１１１
>方向に配向していた。このとき擬立方晶での格子定数
はいずれも３９１ｐｍであった。これらのことから、電
極層１４、記録層１５および電極層１６の結晶構造が、
下地の構造である電極層１３のＰｔが有する格子定数に
ひきずられていると考えられる。
【００７２】電子顕微鏡観察によれば電極層１３のＰｔ
は多結晶構造をとっていた。そのために電極層１３の上
に積層する電極層１４、記録層１５および電極層１６も
多結晶となっていた。しかし多結晶におけるひとつひと
つの結晶粒内では、前記したＸ線回折の結果から、Ｐｔ
の格子定数がその上の層の構造の格子定数を決めてい
る。この意味において、本実施例における電極層１４、
記録層１５および電極層１６は、電極層１３に対してエ
ピタキシャル成長がなされているといえる。
【００７３】メモリ素子として得られた分極モーメント
は４８μＣ／ｃｍ2であった。またキュリー温度は３０
０℃以上であった。これらの値は強誘電体メモリ素子の
特性として申し分ないといえる。さらに使用温度範囲内
（例えば−１０℃〜＋１００℃）で構造相転移が現れな
かった。
【００７４】本実施例４において、アモルファスのＳｉ
Ｏ2膜１２はそれに代わり得る絶縁膜たとえばＳｉＯＦ
であっても同等の効果を有する。また本実施例４におい
て各膜厚は、発明の効果を失わない範囲で可変である。
【００７５】本実施例４において、電極層１４および電
極層１６はＳｒＲｕＯ3に限られない。例えば実施例５
で記すように、ペロブスカイト型の酸化物で導電性を有
するものであれば良い。一般にペロブスカイト型酸化物
は格子定数が擬立方晶でみたときおよそ３９０ｐｍから
４００ｐｍの範囲にあり、面心立方のＰｔにおける格子
定数３９１ｐｍに近い値をもつ。従って、面心立方構造
をとるＰｔの（１１１）面に対して、擬立方晶でみたペ
ロブスカイト型構造の（１１１）面は、エピタキシャル
成長しやすい面であるといえる。従って＜１１１＞方向
に配向したＰｔは、＜１１１＞方向に配向した擬立方晶
のＳｒＲｕＯ3を形成する上で大変有利である。さらに
擬立方晶<１１１>配向したＳｒＲｕＯ3の上には、擬立
方晶<１１１>配向した三方晶のＢａＴｉＯ3が積層しや
すい。分極モーメントに関しては、擬立方晶<１１１>配
向した三方晶のＢａＴｉＯ3（本実施例４では４８μＣ
／ｃｍ2）は、擬立方晶＜００１＞配向した正方晶のＢ
ａＴｉＯ3（バルクでは２９μＣ／ｃｍ2）に比べて大き
な値を有する。従って本発明の構成は高い分極モーメン
トを実現するうえで大変有効である。
【００７６】本実施例４において、電極層１３はＰｔに
限られない。面心立方構造でかつ＜１１１＞配向してい
る条件の下で、電極層１４で用いるペロブスカイト型酸
化物に近い格子定数であればよい。従ってＰｔにＩｒな
ど原子半径の近い原子が合金化していたとしても本発明
と同等の効果を有する。
【００７７】（比較例１）図５は本比較例１における強
誘電体メモリ素子の側面断面図である。（００１）面で
カットされたＳｉ基板１１上にＳｉＯ2膜１２を熱酸化
によって形成した。前記ＳｉＯ2膜１２の上にＳｒＲｕ
Ｏ3を積層し電極層１４とした。次に前記電極層１４の
上にＢａＴｉＯ3をエピタキシャル成長させて記録層１
５とした。さらに前記記録層の上にＳｒＲｕＯ3を積層
し電極１６とした。電極層１４、記録層１５および電極
層１６の膜厚は、それぞれ１００ｎｍ、２０ｎｍと２０
０ｎｍであった。電極層１４、記録層１５および電極層
１６の成膜方法はレーザーアブレーションによった。電
極層１４、記録層１５および電極層１６の成膜条件はい
ずれも基板温度７００℃、酸素分圧４００ｍＰａ（３ｍ
Ｔｏｒｒ）であった。
【００７８】Ｘ線回折の解析によれば、電極層１４、記
録層１５、電極層１６ともにランダム配向となってい
た。また記録層のＢａＴｉＯ3は正方晶であった。
【００７９】メモリ素子として得られた分極モーメント
は１３μＣ／ｃｍ2であった。またキュリー温度は１２
０℃であった。これらの値は強誘電体メモリ素子の特性
として好ましくない。特にキュリー温度の低いことが使
用上の問題である。
【００８０】（実施例５）図４は本実施例５における強
誘電体メモリ素子の側面断面図である。（００１）面で
カットされたＳｉ基板１１上にＳｉＯ2膜１２を熱酸化
によって形成した。前記ＳｉＯ2膜１２の上にＰｔ層を
積層し電極層１３とした。前記電極層１３の上にＮｂを
ドープして導体化したＳｒＴｉＯ3を積層し電極層１４
とした。Ｎｂのドープ量は1 ａｔ％であった。次に前記
電極層１４の上にＢａＴｉＯ3を積層して記録層１５と
した。さらに前記記録層１５の上にＮｂをドープして導
体化したＳｒＴｉＯ3を積層し電極１６とした。電極層
１３、電極層１４、記録層１５および電極層１６の膜厚
は、それぞれ２００ｎｍ、１００ｍ、２０ｎｍと２００
ｎｍであった。Ｐｔからなる電極層１３の成膜方法はス
パッタリングであった。電極層１４、記録層１５および
電極層１６の成膜方法はレーザーアブレーションによっ
た。電極層１３の成膜条件は室温で４００ｍＰａ（３ｍ
Ｔｏｒｒ）のＡｒガスを用いた。電極層１４、記録層１
５および電極層１６の成膜条件はいずれも基板温度７０
０℃、酸素分圧４００ｍＰａ（３ｍＴｏｒｒ）であっ
た。
【００８１】Ｘ線回折の解析によれば、電極層１３のＰ
ｔは面心立方構造の＜１１１＞配向をしていた。このＰ
ｔからなる電極層１３はＳｉＯ2膜１２上に自然配向し
たと考えられる。このとき面心立方構造の格子定数は３
９１ｐｍである。また記録層１５のＢａＴｉＯ3は三方
晶であり擬立方晶<１１１>方向に配向していた。単位格
子は、バルクの基底状態（極低温で最安定な構造）であ
る三方晶に比べて５％だけ擬立方晶<１１１>方向に引き
伸ばされていた。電極層１４および電極層１６のＮｂを
ドープしたＳｒＴｉＯ3の結晶構造は、擬立方晶<１１１
>方向に配向していた。このとき擬立方晶での格子定数
はいずれも３９１ｐｍであった。
【００８２】メモリ素子として得られた分極モーメント
は５０μＣ／ｃｍ2であった。またキュリー温度は３０
０℃以上であった。
【００８３】本実施例５において、アモルファスのＳｉ
Ｏ2膜１２はそれに代わり得る絶縁膜たとえばＳｉＯＦ
であっても同等の効果を有する。また本実施例５におい
て各膜厚は、発明の効果を失わない範囲で可変である。
【００８４】本実施例５において、電極層１４および電
極層１５は不純物をドープして導体化したＳｒＴｉＯ3
であれば同様の効果を示す。ＳｒＴｉＯ3に加える不純
物としては０．１ ａｔ％〜５．０ａｔ％のＮｂあるい
はＬａが好ましい。ベースとなるＳｒＴｉＯ3は格子定
数３９１ｐｍの立方晶であり、その上に積層した記録層
１３のＢａＴｉＯ3は電極層１２がＳｒＲｕＯ3のときと
ほぼ同等の格子ひずみ（引き伸ばし）５〜６％を受け
る。
【００８５】（実施例６）図６は本実施例における強誘
電体メモリ素子の側面断面図である。（００１）面でカ
ットされたＳｉ基板２１上にＳｉＯ2膜２２を熱酸化に
よって形成した。前記ＳｉＯ2膜２２の上にＩｒ層を積
層し電極層２３とした。前記電極層２３の上にＰｔ層を
積層し電極層２４とした。前記電極層２４の上にＳｒＲ
ｕＯ3を積層し電極層２５とした。次に前記電極層２５
の上にＢａＴｉＯ3を積層して記録層２６とした。さら
に前記記録層２６の上にＳｒＲｕＯ3を積層し電極層２
７とした。電極層２３、電極層２４、電極層２５、記録
層２６および電極層２７の膜厚は、それぞれ１００ｎ
ｍ、２００ｎｍ、１００ｎｍ、２０ｎｍ及び２００ｎｍ
であった。Ｉｒからなる電極層２３およびＰｔからなる
電極層２４の成膜方法はスパッタリングであった。電極
層２５、記録層２６および電極層２７の成膜方法はレー
ザーアブレーションによった。電極層２３および電極層
２４の成膜条件は室温で４００ｍＰａ（３ｍＴｏｒｒ）
のＡｒガスを用いた。電極層２５、記録層２６および電
極層２７の成膜条件はいずれも基板温度７００℃、酸素
分圧４００ｍＰａ（３ｍＴｏｒｒ）であった。またＳｒ
ＲｕＯ3、ＢａＴｉＯ3はペロブスカイト型の酸化物であ
った。
【００８６】Ｘ線回折の解析によれば、電極層２４のＰ
ｔは面心立方構造の＜１１１＞配向をしていた。このＰ
ｔからなる電極層２４はＩｒからなる電極層２３の上に
自然配向したと考えられる。このときＰｔの面心立方構
造における格子定数は３９１ｐｍであった。また、記録
層２６のＢａＴｉＯ3は三方晶であり擬立方晶<１１１>
方向に配向していた。単位格子は、バルクの基底状態
（極低温で最安定な構造）である三方晶に比べて５％だ
け擬立方晶<１１１>方向に引き伸ばされていた。ちなみ
にＢａＴｉＯ3のバルクにおける基底状態である三方晶
では、格子定数aは４００ｐｍ、角度αは８９°５１'で
ある。電極層２５および電極層２７のＳｒＲｕＯ3の結
晶構造は、擬立方晶<１１１>方向に配向していた。この
とき擬立方晶での格子定数はいずれも３９１ｐｍであっ
た。これらのことから、電極層２５、記録層２６および
電極層２７の結晶構造が、下地の構造である電極層２４
のＰｔが有する格子定数にひきずられていると考えられ
る。
【００８７】電子顕微鏡観察によれば電極層２４のＰｔ
は多結晶構造をとっていた。そのために電極層２４の上
に積層する電極層２５、記録層２６および電極層２７も
多結晶となっていた。しかし多結晶におけるひとつひと
つの結晶粒内では、前記したＸ線回折の結果から、Ｐｔ
の格子定数がその上の層の構造の格子定数を決めてい
た。この意味において、本実施例における電極層２５、
記録層２６および電極層２７は、電極層２４に対してエ
ピタキシャル成長がなされているといえる。
【００８８】メモリ素子として得られた分極モーメント
は４８μＣ／ｃｍ2であった。またキュリー温度は３０
０℃以上であった。これらの値は強誘電体メモリ素子の
特性として申し分ないといえる。
【００８９】また１０12回の繰り返し記録再生特性にお
いて、分極モーメントの劣化は発生しなかった。これは
Ｉｒからなる電極層２３が酸素の拡散を押さえてくれる
ためであると考えられる。
【００９０】さらに使用温度範囲内（例えば−１０℃〜
＋１００℃）で構造相転移が現れなかった。
【００９１】本実施例において、電極層２３はＩｒでな
くてもＩｒＯ2などＩｒの酸化物であっても本発明と同
等の効果を持つ。Ｉｒの酸化物は導電性を有するため酸
素拡散のブロック層としてのみならず電極材料としても
適している。また本実施例におけるＩｒからなる電極層
２３は、ＳｉＯ2膜２２あるいは電極層２４との界面に
おいて、ＩｒＯ2など酸化物を形成していても本発明と
同等の効果を持つ。またＩｒからなる電極層２３は、そ
の内部に中間層として、ＩｒＯ2など酸化物を形成して
いても本発明と同等の効果を持つ。
【００９２】アモルファスのＳｉＯ2膜２２はそれに代
わり得る絶縁膜、例えばＳｉＯＦであっても同等の効果
を示す。また本実施例において各膜厚は、発明の効果を
失わない範囲で可変である 本実施例において、電極層２７の上にさらにＩｒあるい
はＩｒの酸化物を積層し、一連の半導体プロセスにおけ
る記録層２６に対する還元雰囲気を遮断することは、記
録層２６の特性を維持する上で有意義である。
【００９３】一般にペロブスカイト型酸化物は格子定数
が擬立方晶でみたときおよそ３９０ｐｍから４１０ｐｍ
の範囲にあり、面心立方のＰｔにおける格子定数３９１
ｐｍに近い値を持つ。従って、面心立方構造をとるＰｔ
の（１１１）面に対して、擬立方晶でみたペロブスカイ
ト型構造の（１１１）面は、エピタキシャル成長しやす
い面であるといえる。従って＜１１１＞方向に配向した
Ｐｔは、＜１１１＞方向に配向した擬立方晶のＳｒＲｕ
Ｏ3を形成する上で大変有利である。さらに擬立方晶<１
１１>配向したＳｒＲｕＯ3の上には、擬立方晶<１１１>
配向した三方晶のＢａＴｉＯ3が積層しやすい。分極モ
ーメントに関しては、擬立方晶<１１１>配向した三方晶
のＢａＴｉＯ3（本実施例では４８μＣ／ｃｍ2）は、擬
立方晶＜００１＞配向した正方晶のＢａＴｉＯ3（バル
クでは２９μＣ／ｃｍ2）に比べて大きな値を有する。
従って本発明の構成は高い分極モーメントを実現するう
えで大変有効である。
【００９４】本実施例において、電極層２５および電極
層２７はＳｒＲｕＯ3に限ることはない。例えばＮｂを
ドープしたＳｒＴｉＯ3などペロブスカイト型の酸化物
でかつ導電性を有するものであれば良い。適切な不純物
をドープしたＳｒＴｉＯ3は導電性を示す。ＳｒＴｉＯ3
に加える不純物としては０．１ａｔ％〜５．０ａｔ％の
ＮｂあるいはＬａが好ましい。ベースとなるＳｒＴｉＯ
3は格子定数３９１ｐｍの立方晶であり、その上に積層
した記録層２３のＢａＴｉＯ3は電極層２２がＳｒＲｕ
Ｏ3のときとほぼ同等の格子ひずみ（引き伸ばし）６〜
７％を受ける。
【００９５】上記実施例４は、本実施例６においてＩｒ
層２３を用いない他は同じようにして強誘電体メモリ素
子を製造している。この実施例４で得られたメモリ素子
は、１０12回の繰り返し記録再生特性において、分極モ
ーメントは５０％低下していた。
【００９６】
【発明の効果】本発明によれば、三方晶のＢａＴｉＯ3
を擬立方晶<１１１>方向に配向させて記録層とし、前記
記録層における擬立方晶<１１１>方向の分極モーメント
を信号の記録読み出しに利用することができる。これに
よって、強誘電体からなる記録層の膜厚が５０ｎｍ以下
の薄い領域において、高い分極モーメント及び高いキュ
リー温度を有する強誘電体メモリ素子、及びこの素子を
備えた電子機器を提供することができる。
【図面の簡単な説明】
【図１】実施例１及び２における強誘電体メモリ素子の
側面断面図。
【図２】実施例２における記録層の厚みＸと分極モーメ
ントの関係を示す図。
【図３】実施例３における記録層の擬立方晶<１１１>方
向への引き伸ばし量ｈと分極モーメントの関係を示す
図。
【図４】実施例４および５における強誘電体メモリ素子
の側面断面図。
【図５】比較例１における強誘電体メモリ素子の側面断
面図。
【図６】実施例６における強誘電体メモリ素子の側面断
面図。
【図７】実施形態４の強誘電体メモリ装置を模式的に示
す平面図。
【図８】図７のＡ−Ａ断面図。
【図９】実施形態５の強誘電体メモリ装置を模式的に示
す平面図。
【図１０】図９のＢ−Ｂ断面図。
【図１１】実施形態６の諸電子機器の斜視図。
【符号の説明】
１，１１，２１…基板 ２，４，１３，１４，１６，２３，２４，２５，２７…
電極層 ３，１５，２６…記録層 １２，２２…アモルファスの酸化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩下 節也 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F083 FR00 FR01 FR02 FR03 GA21 HA08 JA14 JA38 JA43 JA45 JA47 PR21 PR22 PR25

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】三方晶のＢａＴｉＯ3を擬立方晶<１１１>
    方向に配向させて記録層とし、前記記録層における擬立
    方晶<１１１>方向の分極モーメントを信号の記録読み出
    しに利用することを特徴とする強誘電体メモリ素子。
  2. 【請求項２】前記記録層の厚みが５０ｎｍ以下であるこ
    とを特徴とする請求項１に記載の強誘電体メモリ素子。
  3. 【請求項３】前記ＢａＴｉＯ3の結晶構造における単位
    格子が、バルクの最安定状態である三方晶の結晶構造に
    比べて前記擬立方晶<１１１>方向に引き伸ばされている
    ことを特徴とする請求項１に記載の強誘電体メモリ素
    子。
  4. 【請求項４】前記記録層の厚みが５０ｎｍ以下であるこ
    とを特徴とする請求項３に記載の強誘電体メモリ素子。
  5. 【請求項５】前記引き伸ばしの量が２％以上であること
    を特徴とする請求項３に記載の強誘電体メモリ素子。
  6. 【請求項６】第１の電極層の上に、三方晶のＢａＴｉＯ
    3を擬立方晶<１１１>方向に配向させて形成してこれを
    記録層とし、前記ＢａＴｉＯ3の結晶構造における単位
    格子を、バルクの最安定状態である三方晶の結晶構造に
    比べて前記擬立方晶<１１１>方向に引き伸ばし、前記引
    き伸ばし量を２％以上とし、前記記録層の上に第２の電
    極層を積層し、前記記録層の擬立方晶<１１１>方向の分
    極モーメントを信号の記録読み出しに利用することを特
    徴とする強誘電体メモリ素子。
  7. 【請求項７】前記記録層の厚みが５０ｎｍ以下であるこ
    とを特徴とする請求項６に記載の強誘電体メモリ素子。
  8. 【請求項８】前記第１の電極層及び前記第２の電極層が
    ＳｒＲｕＯ3であることを特徴とする請求項６に記載の
    強誘電体メモリ素子。
  9. 【請求項９】前記第１の電極層及び前記第２の電極層が
    導体化したＳｒＴｉＯ3であることを特徴とする請求項
    ６に記載の強誘電体メモリ素子。
  10. 【請求項１０】立方晶系の構造を有しかつ＜１１１＞方
    向に配向した金属からなる第１の電極層と、前記第１の
    電極層の上に積層され、かつ擬立方晶<１１１>配向した
    ペロブスカイト型構造からなる第２の電極層と、前記第
    ２の電極層の上に積層され、かつ擬立方晶<１１１>方向
    に配向した三方晶のＢａＴｉＯ3からなる記録層と、前
    記記録層の上に積層され、前記記録層における擬立方晶
    <１１１>方向の分極モーメントを信号の記録読み出しに
    利用するための第３の電極層、とを有すること特徴とす
    る強誘電体メモリ素子。
  11. 【請求項１１】前記第１の電極層を面心立方構造のＰｔ
    とすることを特徴とする請求項１０に記載の強誘電体メ
    モリ素子。
  12. 【請求項１２】前記第１の電極層をＰｔとし、前記第２
    の電極層をＳｒＲｕＯ3とすることを特徴とする請求項
    １０に記載の強誘電体メモリ素子。
  13. 【請求項１３】前記第１の電極層をＰｔとし、前記第２
    の電極層を導体化したＳｒＴｉＯ3とすることを特徴と
    する請求項１０に記載の強誘電体メモリ素子。
  14. 【請求項１４】前記第１の電極層がアモルファスの酸化
    物層の上に積層されていることを特徴とする請求項１０
    に記載の強誘電体メモリ素子。
  15. 【請求項１５】前記ＢａＴｉＯ3記録層のＢａＴｉＯ3の
    結晶構造における単位格子が、前記ＢａＴｉＯ3のバル
    クの最安定状態である三方晶の結晶構造に比べて前記擬
    立方晶<１１１>方向に引き伸ばされていることを特徴と
    する請求項１０に記載の強誘電体メモリ素子。
  16. 【請求項１６】前記第１の電極層を面心立方構造のＰｔ
    とすることを特徴とする請求項１５に記載の強誘電体メ
    モリ素子。
  17. 【請求項１７】前記第１の電極層をＰｔとし、前記第２
    の電極層をＳｒＲｕＯ3とすることを特徴とする請求項
    １５に記載の強誘電体メモリ素子。
  18. 【請求項１８】前記第１の電極層をＰｔとし、前記第２
    の電極層を導体化したＳｒＴｉＯ3とすることを特徴と
    する請求項１５に記載の強誘電体メモリ素子。
  19. 【請求項１９】前記第１の電極層をアモルファスの酸化
    物層の上に積層することを特徴とする請求項１５に記載
    の強誘電体メモリ素子。
  20. 【請求項２０】ＩｒあるいはＩｒの酸化物からなる第１
    の電極層と、第１の電極層の上に積層され、面心立方構
    造を有しかつ＜１１１＞方向に配向したＰｔからなる第
    ２の電極層と、第２の電極層の上に積層され、擬立方晶
    <１１１>配向したペロブスカイト型構造からなる第３の
    電極層と、第３の電極層の上に積層され、擬立方晶<１
    １１>方向に配向した三方晶のＢａＴｉＯ3からな記録層
    と、記録層の上に積層され、擬立方晶<１１１>配向した
    ペロブスカイト型構造からなる第４の電極層とを有し、
    前記記録層のＢａＴｉＯ3の結晶構造における単位格子
    が、前記ＢａＴｉＯ3のバルクの最安定状態である三方
    晶の結晶構造に比べて前記擬立方晶<１１１>方向に引き
    伸ばされ、前記記録層における擬立方晶<１１１>方向の
    分極モーメントが信号の記録読み出しに利用されること
    を特徴とする強誘電体メモリ素子。
  21. 【請求項２１】前記第３の電極層がＳｒＲｕＯ3である
    ことを特徴とする請求項２０に記載の強誘電体メモリ素
    子。
  22. 【請求項２２】前記第３の電極層が導体化したＳｒＴｉ
    Ｏ3であることを特徴とする請求項２０に記載の強誘電
    体メモリ素子。
  23. 【請求項２３】前記第１の電極層がアモルファスの酸化
    物の上に積層されていることを特徴とする請求項２０に
    記載の強誘電体メモリ素子。
  24. 【請求項２４】前記第４の電極層の上にＩｒあるいはＩ
    ｒの酸化物からなる第５の電極層を積層して有すること
    を特徴とする請求項２０に記載の強誘電体メモリ素子。
  25. 【請求項２５】請求項１〜２４の何れか１項に記載の強
    誘電体メモリ素子を備えたことを特徴とする電子機器。
JP2002073091A 2001-03-21 2002-03-15 強誘電体メモリ素子及びそれを備えた電子機器 Expired - Fee Related JP4300740B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002073091A JP4300740B2 (ja) 2001-03-21 2002-03-15 強誘電体メモリ素子及びそれを備えた電子機器
US10/103,681 US6510074B2 (en) 2001-03-21 2002-03-21 Ferroelectric memory having a BaTiO3 recording layer oriented in a <111> direction

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2001081352 2001-03-21
JP2001-81353 2001-03-21
JP2001-81354 2001-03-21
JP2001081353 2001-03-21
JP2001081354 2001-03-21
JP2001-81352 2001-03-21
JP2002073091A JP4300740B2 (ja) 2001-03-21 2002-03-15 強誘電体メモリ素子及びそれを備えた電子機器

Publications (2)

Publication Number Publication Date
JP2002353421A true JP2002353421A (ja) 2002-12-06
JP4300740B2 JP4300740B2 (ja) 2009-07-22

Family

ID=27482126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002073091A Expired - Fee Related JP4300740B2 (ja) 2001-03-21 2002-03-15 強誘電体メモリ素子及びそれを備えた電子機器

Country Status (2)

Country Link
US (1) US6510074B2 (ja)
JP (1) JP4300740B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004007A (ja) * 2007-10-24 2010-01-07 Fujifilm Corp 強誘電性酸化物とその製造方法、圧電体、圧電素子
CN111952288A (zh) * 2020-08-25 2020-11-17 无锡拍字节科技有限公司 铁电存储器及其制造方法
US20230038782A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for forming a memory device
WO2024070800A1 (ja) * 2022-09-30 2024-04-04 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6550482B1 (en) * 2000-04-21 2003-04-22 Vascular Control Systems, Inc. Methods for non-permanent occlusion of a uterine artery
JP2004006722A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 圧電アクチュエータ、インクジェット式ヘッド及び吐出装置
JP3932356B2 (ja) * 2002-07-22 2007-06-20 国立大学法人東北大学 不揮発性固体磁気メモリの記録方法
JP2004361731A (ja) * 2003-06-05 2004-12-24 Nec Corp オーディオ復号装置及びオーディオ復号方法
JP2005108876A (ja) * 2003-09-26 2005-04-21 Toshiba Corp 半導体装置及びその製造方法
US20050070043A1 (en) * 2003-09-30 2005-03-31 Koji Yamakawa Semiconductor device and method for manufacturing the same
US20050199924A1 (en) * 2004-03-10 2005-09-15 Fox Glen R. Optimized ferroelectric material crystallographic texture for enhanced high density feram
US7541105B2 (en) * 2006-09-25 2009-06-02 Seagate Technology Llc Epitaxial ferroelectric and magnetic recording structures including graded lattice matching layers
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010004007A (ja) * 2007-10-24 2010-01-07 Fujifilm Corp 強誘電性酸化物とその製造方法、圧電体、圧電素子
CN111952288A (zh) * 2020-08-25 2020-11-17 无锡拍字节科技有限公司 铁电存储器及其制造方法
WO2022042253A1 (zh) * 2020-08-25 2022-03-03 无锡拍字节科技有限公司 铁电存储器及其制造方法
TWI765812B (zh) * 2020-08-25 2022-05-21 大陸商無錫拍字節科技有限公司 鐵電電容器、鐵電記憶體及其製造方法
CN111952288B (zh) * 2020-08-25 2022-07-26 无锡拍字节科技有限公司 铁电存储器及其制造方法
US20230038782A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for forming a memory device
US11903217B2 (en) * 2021-08-05 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device with a metal layer having a crystal orientation for improving ferroelectric polarization and method for forming the ferroelectric memory device
WO2024070800A1 (ja) * 2022-09-30 2024-04-04 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20020154532A1 (en) 2002-10-24
US6510074B2 (en) 2003-01-21
JP4300740B2 (ja) 2009-07-22

Similar Documents

Publication Publication Date Title
JP4578774B2 (ja) 強誘電体キャパシタの製造方法
JP2722061B2 (ja) 半導体メモリセルのキャパシタ構造およびその形成方法
JP3040483B2 (ja) ハイブリッド電極を用いた多結晶強誘電体コンデンサーヘテロ構造
JP4103421B2 (ja) 電子デバイス及び電子機器
JP4300740B2 (ja) 強誘電体メモリ素子及びそれを備えた電子機器
JP3645338B2 (ja) 不揮発性半導体記憶装置
JPH11502376A (ja) シリコン上に集積された強誘電体キャパシタのための障壁層
JP2001189430A (ja) 強誘電体キャパシタ
JPH10270654A (ja) 半導体記憶装置
TWI228821B (en) Method of producing semiconductor device
JP2001085624A (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JPH08335672A (ja) 強誘電体不揮発性メモリ
JP2003158309A (ja) 圧電振動素子、容量素子、及び記憶装置
JPH08139292A (ja) 薄膜キャパシタ及び半導体記憶装置
JPH11261028A (ja) 薄膜キャパシタ
JP3212194B2 (ja) 半導体装置の製造方法
JPH11233732A (ja) 薄膜キャパシタ
JPH1187634A (ja) 薄膜キャパシタ
JP2002359353A (ja) 強誘電体メモリ及び電子機器
JPH08330540A (ja) 酸化物積層構造
JP3480767B2 (ja) 薄膜キャパシタ
JPH11274419A (ja) 薄膜キャパシタ
JP3347010B2 (ja) 薄膜誘電体素子
JPH1093029A (ja) 薄膜誘電体素子
JPH08340087A (ja) 強誘電体不揮発性メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

LAPS Cancellation because of no payment of annual fees