JP2001085624A - 薄膜積層体、薄膜キャパシタ、およびその製造方法 - Google Patents
薄膜積層体、薄膜キャパシタ、およびその製造方法Info
- Publication number
- JP2001085624A JP2001085624A JP25890199A JP25890199A JP2001085624A JP 2001085624 A JP2001085624 A JP 2001085624A JP 25890199 A JP25890199 A JP 25890199A JP 25890199 A JP25890199 A JP 25890199A JP 2001085624 A JP2001085624 A JP 2001085624A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- thin
- tin
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板上に結晶性の良好な強誘電体薄
膜を形成するためのシード層として機能するエピタキシ
ャル導体薄膜（下部電極）およびその製造方法を提供す
る。 【解決手段】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜とを有してなる薄膜積
層体において、導体薄膜に面心立方構造を有する白金族
元素を使用する。
膜を形成するためのシード層として機能するエピタキシ
ャル導体薄膜（下部電極）およびその製造方法を提供す
る。 【解決手段】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜とを有してなる薄膜積
層体において、導体薄膜に面心立方構造を有する白金族
元素を使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板上に
バッファ層を介してエピタキシャル形成された導体薄
膜、およびその製造方法に関する。より具体的には、薄
膜キャパシタ等に用いられる導体薄膜であって、誘電体
薄膜の膜質（結晶性）を向上させることのできる機能を
持つエピタキシャル導体薄膜、およびその製造方法に関
する。
バッファ層を介してエピタキシャル形成された導体薄
膜、およびその製造方法に関する。より具体的には、薄
膜キャパシタ等に用いられる導体薄膜であって、誘電体
薄膜の膜質（結晶性）を向上させることのできる機能を
持つエピタキシャル導体薄膜、およびその製造方法に関
する。
【０００２】
【従来の技術】近年、ＢａＴｉＯ3、ＳｒＴｉＯ3、（Ｂ
ａ,Ｓｒ）ＴｉＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ,Ｔｉ）Ｏ
3、（Ｐｂ,Ｌａ）（Ｚｒ,Ｔｉ）Ｏ3等の誘電体・強誘電
体をシリコン基板上に薄膜形成する技術が盛んに研究さ
れている。とりわけ、残留分極の大きいＰＺＴ、ＰＬＺ
Ｔ等のＰｂ系ペロブスカイト型強誘電体をエピタキシャ
ル成長させることができれば、自発分極を１方向に揃え
ることができ、より大きな分極値と良好なスイッチング
特性を実現することができる。これにより高密度記録媒
体への応用可能性が飛躍的に高まるため、シリコン基板
上に結晶性の良好な強誘電体薄膜を形成する手法の確立
が強く望まれている。
ａ,Ｓｒ）ＴｉＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ,Ｔｉ）Ｏ
3、（Ｐｂ,Ｌａ）（Ｚｒ,Ｔｉ）Ｏ3等の誘電体・強誘電
体をシリコン基板上に薄膜形成する技術が盛んに研究さ
れている。とりわけ、残留分極の大きいＰＺＴ、ＰＬＺ
Ｔ等のＰｂ系ペロブスカイト型強誘電体をエピタキシャ
ル成長させることができれば、自発分極を１方向に揃え
ることができ、より大きな分極値と良好なスイッチング
特性を実現することができる。これにより高密度記録媒
体への応用可能性が飛躍的に高まるため、シリコン基板
上に結晶性の良好な強誘電体薄膜を形成する手法の確立
が強く望まれている。
【０００３】ところで、ＰＺＴ、ＰＬＺＴ等の誘電体薄
膜を用いて薄膜キャパシタ等を形成するためには、誘電
体薄膜を上下から導体薄膜で挟み込んだいわゆるＭＩＭ
（Metal-Insulater-Metal）構造が一般的に用いられて
いる。しかしながら、この構造においては以下に述べる
理由から強誘電体薄膜の結晶性を向上させることが難し
く、いまだ充分に満足のゆく結晶性を有する強誘電体薄
膜が得られていない。
膜を用いて薄膜キャパシタ等を形成するためには、誘電
体薄膜を上下から導体薄膜で挟み込んだいわゆるＭＩＭ
（Metal-Insulater-Metal）構造が一般的に用いられて
いる。しかしながら、この構造においては以下に述べる
理由から強誘電体薄膜の結晶性を向上させることが難し
く、いまだ充分に満足のゆく結晶性を有する強誘電体薄
膜が得られていない。
【０００４】すなわち、シリコン基板上に形成する導体
薄膜（下部電極）としてＡｌ、Ｃｕ、Ａｇ、Ａｕ等の金
属材料を用いると、該下部電極上に強誘電体薄膜を形成
する際に導体薄膜と誘電体薄膜との界面に金属酸化膜が
形成される。この金属酸化膜の存在により、誘電体薄膜
の結晶成長が阻害されてしまう。また、上述の金属材料
はシリコン基板との間で相互拡散が生じやすく、シリコ
ン基板上に半導体素子等が形成されている場合には、そ
の特性を変化させる恐れがある。
薄膜（下部電極）としてＡｌ、Ｃｕ、Ａｇ、Ａｕ等の金
属材料を用いると、該下部電極上に強誘電体薄膜を形成
する際に導体薄膜と誘電体薄膜との界面に金属酸化膜が
形成される。この金属酸化膜の存在により、誘電体薄膜
の結晶成長が阻害されてしまう。また、上述の金属材料
はシリコン基板との間で相互拡散が生じやすく、シリコ
ン基板上に半導体素子等が形成されている場合には、そ
の特性を変化させる恐れがある。
【０００５】また、導体薄膜としてＰｔを用いる手法も
考えられる。しかし、ＰｔはＭｇＯやＳｒＴｉＯ3等の
酸化物単結晶基板上にはエピタキシャル成長するが、シ
リコン基板上には直接エピタキシャル成長させることは
できない。従って、シリコン基板上に高い結晶性を有す
る強誘電体薄膜を形成する際には導体薄膜としてとして
Ｐｔを用いることは不適当である（一般に、下層に位置
する導体薄膜の結晶性が良好であるほど、その上に成膜
される強誘電体薄膜の結晶性も良好なものとすることが
できる）。
考えられる。しかし、ＰｔはＭｇＯやＳｒＴｉＯ3等の
酸化物単結晶基板上にはエピタキシャル成長するが、シ
リコン基板上には直接エピタキシャル成長させることは
できない。従って、シリコン基板上に高い結晶性を有す
る強誘電体薄膜を形成する際には導体薄膜としてとして
Ｐｔを用いることは不適当である（一般に、下層に位置
する導体薄膜の結晶性が良好であるほど、その上に成膜
される強誘電体薄膜の結晶性も良好なものとすることが
できる）。
【０００６】
【発明が解決しようとする課題】そこで本発明者らは、
先にシリコン基板上にバッファ層としてまずＴｉ1-xＡ
ｌxＮ薄膜をエピタキシャル成長させ（Ｔｉ1-xＡｌxＮ
はシリコン基板上にはエピ成長しやすい）、次いでＴｉ
1-xＡｌxＮ薄膜上に導体薄膜としてＰｔ薄膜をエピタキ
シャル成長させる手法を提案した（ＰｔはＴｉ1-xＡｌx
Ｎ上にはエピ成長しやすい）。これにより、エピタキシ
ャルＰｔ薄膜からなる導体薄膜上に、比較的結晶性の良
好な強誘電体薄膜を形成することが可能になった。
先にシリコン基板上にバッファ層としてまずＴｉ1-xＡ
ｌxＮ薄膜をエピタキシャル成長させ（Ｔｉ1-xＡｌxＮ
はシリコン基板上にはエピ成長しやすい）、次いでＴｉ
1-xＡｌxＮ薄膜上に導体薄膜としてＰｔ薄膜をエピタキ
シャル成長させる手法を提案した（ＰｔはＴｉ1-xＡｌx
Ｎ上にはエピ成長しやすい）。これにより、エピタキシ
ャルＰｔ薄膜からなる導体薄膜上に、比較的結晶性の良
好な強誘電体薄膜を形成することが可能になった。
【０００７】しかしながら、この手法にあっても、特に
ＣＶＤ法等の高温での成膜手法で強誘電体薄膜を形成す
る場合においては、強誘電体薄膜の組成元素が下部電極
のＰｔ薄膜と反応したり、Ｐｔ薄膜の結晶粒界に沿って
拡散する等の現象が生じ、強誘電体薄膜の結晶性を意図
するほどには向上させることができなかった。
ＣＶＤ法等の高温での成膜手法で強誘電体薄膜を形成す
る場合においては、強誘電体薄膜の組成元素が下部電極
のＰｔ薄膜と反応したり、Ｐｔ薄膜の結晶粒界に沿って
拡散する等の現象が生じ、強誘電体薄膜の結晶性を意図
するほどには向上させることができなかった。
【０００８】従って本発明の目的は、シリコン基板上に
結晶性の良好な強誘電体薄膜を形成させうる機能を持つ
エピタキシャル導体薄膜（下部電極）およびその製造方
法を提供することにある。
結晶性の良好な強誘電体薄膜を形成させうる機能を持つ
エピタキシャル導体薄膜（下部電極）およびその製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】上述の技術的問題点に鑑
み、本発明者らは鋭意研究を重ねた結果、導体薄膜に用
いる金属材料として面心立方構造を有する白金族元素、
具体的にはＩｒ、Ｒｈを用い、かつＩｒ、Ｒｈをエピタ
キシャル成長させるために、シリコン基板上にバッファ
層としてＴｉＮ層またはＴｉ1-xＡｌxＮ／ＴｉＮ層（た
だし０＜ｘ≦０．４）を介在して形成することにより、
該導体薄膜上に結晶性の良好な強誘電体薄膜を形成しう
ることを見いだした。
み、本発明者らは鋭意研究を重ねた結果、導体薄膜に用
いる金属材料として面心立方構造を有する白金族元素、
具体的にはＩｒ、Ｒｈを用い、かつＩｒ、Ｒｈをエピタ
キシャル成長させるために、シリコン基板上にバッファ
層としてＴｉＮ層またはＴｉ1-xＡｌxＮ／ＴｉＮ層（た
だし０＜ｘ≦０．４）を介在して形成することにより、
該導体薄膜上に結晶性の良好な強誘電体薄膜を形成しう
ることを見いだした。
【００１０】上述の先行技術において導体薄膜の材料と
して用いられていたＰｔは、大気中でも酸化されにく
く、かつＰＺＴやＰＬＺＴ、ＢＳＴ等の強誘電体とも格
子整合しやすいと言う利点を有している。しかし、Ｐｔ
はシリコンやＰｂ等の元素と化合物を形成しやすい性質
を有しているため、シリコン基板上に形成された半導体
素子の特性を変化させたり、Ｐｂを含有する強誘電体と
界面において化合物を形成し、上に形成される誘電体薄
膜の結晶性を劣化させる恐れがあった。また、Ｐｔ薄膜
の粒界を通過して酸素がＰｔ薄膜の下層に拡散する現象
も見られ、Ｐｔ自体は酸化されにくいものの、例えば半
導体素子等、Ｐｔ薄膜の下層に位置する素子や膜の特性
に悪影響を与える恐れがあった。
して用いられていたＰｔは、大気中でも酸化されにく
く、かつＰＺＴやＰＬＺＴ、ＢＳＴ等の強誘電体とも格
子整合しやすいと言う利点を有している。しかし、Ｐｔ
はシリコンやＰｂ等の元素と化合物を形成しやすい性質
を有しているため、シリコン基板上に形成された半導体
素子の特性を変化させたり、Ｐｂを含有する強誘電体と
界面において化合物を形成し、上に形成される誘電体薄
膜の結晶性を劣化させる恐れがあった。また、Ｐｔ薄膜
の粒界を通過して酸素がＰｔ薄膜の下層に拡散する現象
も見られ、Ｐｔ自体は酸化されにくいものの、例えば半
導体素子等、Ｐｔ薄膜の下層に位置する素子や膜の特性
に悪影響を与える恐れがあった。
【００１１】この点、面心立方構造を有する白金族元素
であるＩｒやＲｈは、Ｐｔと同様に導電率が高く、また
Ｐｔに比べて加工が容易である上、酸素の拡散バリア機
能を有しており酸素がＩｒ薄膜を通過して下層に拡散す
る現象は生じない。また、他元素と反応を起こしにくい
ので、Ｐｔを用いたときのような半導体素子の特性の変
化や誘電体薄膜の結晶性の劣化と言った問題を抑制する
ことができる。
であるＩｒやＲｈは、Ｐｔと同様に導電率が高く、また
Ｐｔに比べて加工が容易である上、酸素の拡散バリア機
能を有しており酸素がＩｒ薄膜を通過して下層に拡散す
る現象は生じない。また、他元素と反応を起こしにくい
ので、Ｐｔを用いたときのような半導体素子の特性の変
化や誘電体薄膜の結晶性の劣化と言った問題を抑制する
ことができる。
【００１２】このように、Ｉｒ、Ｒｈは結晶性の良好な
強誘電体薄膜を作成するためには、（下部電極の材料と
して）好適な材料であると言える。しかしながら、シリ
コン基板上にＩｒ、Ｒｈを薄膜形成する場合、従来の手
法ではエピタキシャル成長させることが困難であった。
例えば、中村等はＳｉＯ2／Ｓｉ基板上にＰＺＴ薄膜キ
ャパシタの下部電極としてＩｒ薄膜をＲＦマグネトロン
スパッタ法により形成したが（ＪＪＡＰ.Vol34(1995),5
184）、得られたＩｒ薄膜は（１１１）優先配向膜であ
った。また、堀井等はＹＳＺ／Ｓｉ基板上にＩｒ薄膜を
スパッタ法により形成したが（第４５回応用物理学関係
連合講演会(1998)、講演予稿集29a-Zf-11）、得られた
Ｉｒ薄膜は（１００）と（１１１）配向が混在する膜し
か得られていなかった。
強誘電体薄膜を作成するためには、（下部電極の材料と
して）好適な材料であると言える。しかしながら、シリ
コン基板上にＩｒ、Ｒｈを薄膜形成する場合、従来の手
法ではエピタキシャル成長させることが困難であった。
例えば、中村等はＳｉＯ2／Ｓｉ基板上にＰＺＴ薄膜キ
ャパシタの下部電極としてＩｒ薄膜をＲＦマグネトロン
スパッタ法により形成したが（ＪＪＡＰ.Vol34(1995),5
184）、得られたＩｒ薄膜は（１１１）優先配向膜であ
った。また、堀井等はＹＳＺ／Ｓｉ基板上にＩｒ薄膜を
スパッタ法により形成したが（第４５回応用物理学関係
連合講演会(1998)、講演予稿集29a-Zf-11）、得られた
Ｉｒ薄膜は（１００）と（１１１）配向が混在する膜し
か得られていなかった。
【００１３】そこで本発明者らは、シリコン基板上にＩ
ｒ、Ｒｈからなる導体薄膜をエピタキシャル成長させる
ために、シリコン基板上にバッファ層としてＴｉＮ層、
あるいはＴｉ1-xＡｌxＮ／ＴｉＮ層（ただし０＜ｘ≦
０．４）を介在して形成することにより、ＩｒやＲｈを
シリコン基板上にエピ成長させうることを見いだし、本
発明を完成させるに到ったものである。
ｒ、Ｒｈからなる導体薄膜をエピタキシャル成長させる
ために、シリコン基板上にバッファ層としてＴｉＮ層、
あるいはＴｉ1-xＡｌxＮ／ＴｉＮ層（ただし０＜ｘ≦
０．４）を介在して形成することにより、ＩｒやＲｈを
シリコン基板上にエピ成長させうることを見いだし、本
発明を完成させるに到ったものである。
【００１４】すなわち、シリコン基板の格子長は０．５
４３ｎｍ、ＴｉＮの格子長は０．４２４ｎｍであり、シ
リコン基板上にＴｉＮ薄膜を格子間の長周期マッチング
モードでエピタキシャル成長させることができる。一
方、Ｉｒの格子長は０．３８４ｎｍでありＴｉＮのそれ
と非常に近似しており、ＴｉＮ薄膜上にエピタキシャル
成長させることが可能である。
４３ｎｍ、ＴｉＮの格子長は０．４２４ｎｍであり、シ
リコン基板上にＴｉＮ薄膜を格子間の長周期マッチング
モードでエピタキシャル成長させることができる。一
方、Ｉｒの格子長は０．３８４ｎｍでありＴｉＮのそれ
と非常に近似しており、ＴｉＮ薄膜上にエピタキシャル
成長させることが可能である。
【００１５】ところで、エピタキシャルＩｒ薄膜の配向
性をさらに高めるために、Ｉｒ薄膜を高温酸素雰囲気中
で成膜する場合がある。この場合、バッファ層に要求さ
れる特性としてＩｒとの格子整合性に加えてさらに耐高
温酸化特性が要求されることになる。この点、ＴｉＮに
おいてＴｉの一部をＡｌで置換したＴｉ1-xＡｌxＮを介
在させることによって耐高温酸化特性を向上させること
ができる（但し、ｘ値を増やすに従って結晶性は次第に
劣化する）。Ｔｉ1-xＡｌxＮはシリコン基板上よりもＴ
ｉＮ上にエピタキシャル成長しやすく、かつＴｉＮはシ
リコン基板上には結晶性良くエピタキシャル成長する。
したがって、シリコン基板上に、まずＴｉＮ薄膜を形成
し、ついでＴｉＮ膜上にＴｉ1-xＡｌxＮ薄膜を形成する
ことにより、高い結晶性を維持しつつ耐高温酸化特性を
実現したＴｉ1-xＡｌxＮ／ＴｉＮの２層構造のバッファ
層を形成することができる。なお、Ｔｉ1-xＡｌxＮの格
子長は、上述の数値範囲内でｘ値を変更しても、Ｉｒの
格子長と十分に近い値となるので、Ｉｒ薄膜のエピタキ
シャル成長を劣化させる懸念はない。
性をさらに高めるために、Ｉｒ薄膜を高温酸素雰囲気中
で成膜する場合がある。この場合、バッファ層に要求さ
れる特性としてＩｒとの格子整合性に加えてさらに耐高
温酸化特性が要求されることになる。この点、ＴｉＮに
おいてＴｉの一部をＡｌで置換したＴｉ1-xＡｌxＮを介
在させることによって耐高温酸化特性を向上させること
ができる（但し、ｘ値を増やすに従って結晶性は次第に
劣化する）。Ｔｉ1-xＡｌxＮはシリコン基板上よりもＴ
ｉＮ上にエピタキシャル成長しやすく、かつＴｉＮはシ
リコン基板上には結晶性良くエピタキシャル成長する。
したがって、シリコン基板上に、まずＴｉＮ薄膜を形成
し、ついでＴｉＮ膜上にＴｉ1-xＡｌxＮ薄膜を形成する
ことにより、高い結晶性を維持しつつ耐高温酸化特性を
実現したＴｉ1-xＡｌxＮ／ＴｉＮの２層構造のバッファ
層を形成することができる。なお、Ｔｉ1-xＡｌxＮの格
子長は、上述の数値範囲内でｘ値を変更しても、Ｉｒの
格子長と十分に近い値となるので、Ｉｒ薄膜のエピタキ
シャル成長を劣化させる懸念はない。
【００１６】また、ＴｉＮ薄膜をエピタキシャルＩｒ薄
膜形成のためのバッファ層として用いる場合、ＴｉＮ薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、１〜１０ｎｍ／分の成膜速度で５０〜３
００ｎｍの膜厚にＴｉＮ系バッファ層（ＴｉＮ層および
Ｔｉ1-xＡｌxＮ／ＴｉＮ層）を形成することにより、エ
ピタキシャルＩｒ薄膜を形成するために充分な平坦性
（具体的には、表面平均粗さが０．１〜０．５ｎｍ）を
実現しうることを見いだした。
膜形成のためのバッファ層として用いる場合、ＴｉＮ薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、１〜１０ｎｍ／分の成膜速度で５０〜３
００ｎｍの膜厚にＴｉＮ系バッファ層（ＴｉＮ層および
Ｔｉ1-xＡｌxＮ／ＴｉＮ層）を形成することにより、エ
ピタキシャルＩｒ薄膜を形成するために充分な平坦性
（具体的には、表面平均粗さが０．１〜０．５ｎｍ）を
実現しうることを見いだした。
【００１７】また結晶性の良好な強誘電体薄膜を形成す
るためにＩｒ薄膜を下部電極として用いる場合、Ｉｒ薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、１〜１０ｎｍ／分の成膜速度で５０〜５
００ｎｍの膜厚にＩｒ薄膜を形成することにより、結晶
性の良好な強誘電体薄膜を形成するために充分な平坦性
（具体的には、表面平均粗さが０．１〜１．０ｎｍ）を
実現しうることを見いだした。
るためにＩｒ薄膜を下部電極として用いる場合、Ｉｒ薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、１〜１０ｎｍ／分の成膜速度で５０〜５
００ｎｍの膜厚にＩｒ薄膜を形成することにより、結晶
性の良好な強誘電体薄膜を形成するために充分な平坦性
（具体的には、表面平均粗さが０．１〜１．０ｎｍ）を
実現しうることを見いだした。
【００１８】
【発明の実施の形態】［第１実施例、図１］以下、本発
明の薄膜積層体を用いて構成した薄膜キャパシタ、およ
びその製造方法について、図を参照して説明する。
明の薄膜積層体を用いて構成した薄膜キャパシタ、およ
びその製造方法について、図を参照して説明する。
【００１９】図１は本実施例の薄膜キャパシタ１０の構
造を示す断面図である。図において、１はＳｉ基板、２
はＳｉ基板１上にエピタキシャル成長したＴｉＮ薄膜、
３はＴｉＮ薄膜２上にエピタキシャル成長したＴｉ0.9
Ａｌ0.1Ｎ薄膜、４はＴｉ0.9Ａｌ0.1Ｎ薄膜３上にエピ
タキシャル成長し薄膜キャパシタ１０の下部電極となる
Ｉｒ薄膜、５はＩｒ薄膜４上にエピタキシャル成長した
ＰＺＴ薄膜、６はＰＺＴ薄膜５上に形成され薄膜キャパ
シタ１０の上部電極となるＰｔ薄膜をそれぞれ示してい
る。ここで、ＴｉＮ薄膜２とＴｉ0.9Ａｌ0.1Ｎ薄膜３と
で、Ｉｒ薄膜４をエピタキシャル成長させるためのバッ
ファ層７を構成している。
造を示す断面図である。図において、１はＳｉ基板、２
はＳｉ基板１上にエピタキシャル成長したＴｉＮ薄膜、
３はＴｉＮ薄膜２上にエピタキシャル成長したＴｉ0.9
Ａｌ0.1Ｎ薄膜、４はＴｉ0.9Ａｌ0.1Ｎ薄膜３上にエピ
タキシャル成長し薄膜キャパシタ１０の下部電極となる
Ｉｒ薄膜、５はＩｒ薄膜４上にエピタキシャル成長した
ＰＺＴ薄膜、６はＰＺＴ薄膜５上に形成され薄膜キャパ
シタ１０の上部電極となるＰｔ薄膜をそれぞれ示してい
る。ここで、ＴｉＮ薄膜２とＴｉ0.9Ａｌ0.1Ｎ薄膜３と
で、Ｉｒ薄膜４をエピタキシャル成長させるためのバッ
ファ層７を構成している。
【００２０】次に、上述の構造の薄膜キャパシタ１０の
製造方法について詳細に説明する。
製造方法について詳細に説明する。
【００２１】まず、Ｓｉ基板１として直径２インチのＳ
ｉ（１００）基板を準備する。その後、このＳｉ基板に
アセトン、エタノール等の有機溶媒中で超音波洗浄を施
し、ＨＦ：Ｈ2Ｏ：エタノール＝１：１：１０の溶液中
に浸漬し、Ｓｉ基板表面に形成された自然酸化膜を除去
する。
ｉ（１００）基板を準備する。その後、このＳｉ基板に
アセトン、エタノール等の有機溶媒中で超音波洗浄を施
し、ＨＦ：Ｈ2Ｏ：エタノール＝１：１：１０の溶液中
に浸漬し、Ｓｉ基板表面に形成された自然酸化膜を除去
する。
【００２２】次いで、この表面洗浄を施したＳｉ基板を
レーザアブレーション装置の真空容器内に固定配置し、
Ｓｉ基板表面に以下の表１にまとめた成膜条件で、膜厚
１０ｎｍのＴｉＮ薄膜２を成膜する。ＴｉＮはＳｉ基板
上にエピタキシャル成長しやすいため、このとき得られ
るＴｉＮ薄膜２はエピタキシャル膜となる。
レーザアブレーション装置の真空容器内に固定配置し、
Ｓｉ基板表面に以下の表１にまとめた成膜条件で、膜厚
１０ｎｍのＴｉＮ薄膜２を成膜する。ＴｉＮはＳｉ基板
上にエピタキシャル成長しやすいため、このとき得られ
るＴｉＮ薄膜２はエピタキシャル膜となる。
【００２３】さらに、成膜に使用するターゲットを変更
し、上で得られたＴｉＮ薄膜２上に、ＴｉＮのＴｉサイ
トの一部をＡｌ１０％で置換したＴｉ0.9Ａｌ0.1Ｎ薄膜
３を引き続き膜厚９０ｎｍに成膜する。このＴｉ0.9Ａ
ｌ0.1Ｎ薄膜３も、ＴｉＮ薄膜２の結晶性が維持される
ためエピタキシャル膜となる。このとき、真空容器内の
真空度が１０-5Torr台でもＴｉ0.9Ａｌ0.1Ｎ薄膜３がエ
ピタキシャル成長することが確認されているが、より結
晶性の高いエピタキシャル膜を実現するためには１０-6
Torr台の真空度を確保することが望ましい。なお、その
他の成膜条件はＴｉＮ薄膜２の成膜時と同様である。ま
た、ＴｉＮ薄膜２、およびＴｉ0.9Ａｌ0.1Ｎ薄膜３の成
膜に使用するそれぞれのターゲット（ＴｉＮ焼結体、お
よびＴｉ0. 9Ａｌ0.1Ｎ焼結体）は、相対密度が９０％以
上のもの、より好ましくは９５％以上のものを用いるこ
とが望ましい。
し、上で得られたＴｉＮ薄膜２上に、ＴｉＮのＴｉサイ
トの一部をＡｌ１０％で置換したＴｉ0.9Ａｌ0.1Ｎ薄膜
３を引き続き膜厚９０ｎｍに成膜する。このＴｉ0.9Ａ
ｌ0.1Ｎ薄膜３も、ＴｉＮ薄膜２の結晶性が維持される
ためエピタキシャル膜となる。このとき、真空容器内の
真空度が１０-5Torr台でもＴｉ0.9Ａｌ0.1Ｎ薄膜３がエ
ピタキシャル成長することが確認されているが、より結
晶性の高いエピタキシャル膜を実現するためには１０-6
Torr台の真空度を確保することが望ましい。なお、その
他の成膜条件はＴｉＮ薄膜２の成膜時と同様である。ま
た、ＴｉＮ薄膜２、およびＴｉ0.9Ａｌ0.1Ｎ薄膜３の成
膜に使用するそれぞれのターゲット（ＴｉＮ焼結体、お
よびＴｉ0. 9Ａｌ0.1Ｎ焼結体）は、相対密度が９０％以
上のもの、より好ましくは９５％以上のものを用いるこ
とが望ましい。
【００２４】次いで、成膜に使用するターゲットを変更
し、上述のＴｉ0.9Ａｌ0.1Ｎ／ＴｉＮ層をバッファ層７
として、Ｉｒ薄膜４を引き続き膜厚１００ｎｍに成膜す
る。このとき、ＴｉＮおよびＴｉ0.9Ａｌ0.1Ｎの格子長
とＩｒの格子長とは非常に近い値を有しており、成膜さ
れるＩｒ薄膜４はＴｉ0.9Ａｌ0.1Ｎ薄膜３上にエピタキ
シャル成長する。なお、Ｉｒ薄膜４の成膜にはＩｒ金属
ターゲットを用いるが、その純度は９９．９％以上のも
のが望ましい。
し、上述のＴｉ0.9Ａｌ0.1Ｎ／ＴｉＮ層をバッファ層７
として、Ｉｒ薄膜４を引き続き膜厚１００ｎｍに成膜す
る。このとき、ＴｉＮおよびＴｉ0.9Ａｌ0.1Ｎの格子長
とＩｒの格子長とは非常に近い値を有しており、成膜さ
れるＩｒ薄膜４はＴｉ0.9Ａｌ0.1Ｎ薄膜３上にエピタキ
シャル成長する。なお、Ｉｒ薄膜４の成膜にはＩｒ金属
ターゲットを用いるが、その純度は９９．９％以上のも
のが望ましい。
【００２５】なお、上述のＴｉＮ薄膜２、Ｔｉ0.9Ａｌ
0.1Ｎ薄膜３、Ｉｒ薄膜４は、同一の成膜装置におい
て、形成する薄膜に対応したターゲットを切り換えるこ
とにより連続的に成膜した。ここで、上述の各薄膜の成
膜条件を以下の表１にまとめておく。
0.1Ｎ薄膜３、Ｉｒ薄膜４は、同一の成膜装置におい
て、形成する薄膜に対応したターゲットを切り換えるこ
とにより連続的に成膜した。ここで、上述の各薄膜の成
膜条件を以下の表１にまとめておく。
【００２６】
【表１】
【００２７】このようにして得られたエピタキシャルＩ
ｒ薄膜４上にＰＺＴ薄膜を形成することにより、エピタ
キシャル成長したＰＺＴ薄膜５を得られる。このＰＺＴ
薄膜５上に薄膜キャパシタ１０の上部電極として例えば
Ｐｔ薄膜６を蒸着等の手法により成膜することにより、
Ｉｒ薄膜４、ＰＺＴ薄膜５、Ｐｔ薄膜６とでＭＩＭ構造
を構成する薄膜キャパシタ１０を実現することができ
る。
ｒ薄膜４上にＰＺＴ薄膜を形成することにより、エピタ
キシャル成長したＰＺＴ薄膜５を得られる。このＰＺＴ
薄膜５上に薄膜キャパシタ１０の上部電極として例えば
Ｐｔ薄膜６を蒸着等の手法により成膜することにより、
Ｉｒ薄膜４、ＰＺＴ薄膜５、Ｐｔ薄膜６とでＭＩＭ構造
を構成する薄膜キャパシタ１０を実現することができ
る。
【００２８】なお、本実施例においては、Ｉｒ薄膜４を
エピタキシャル成長させるためのバッファ層としてＴｉ
0.9Ａｌ0.1Ｎ／ＴｉＮの２層からなるバッファ層を用い
たが、ＴｉＮ薄膜１層だけからなるバッファ層としても
構わない。この場合においてもバッファ層上に形成され
るＩｒ薄膜が同様にエピタキシャル成長することは、各
薄膜の結晶性に関する分析結果（後述）を示す図２から
も理解することができる。
エピタキシャル成長させるためのバッファ層としてＴｉ
0.9Ａｌ0.1Ｎ／ＴｉＮの２層からなるバッファ層を用い
たが、ＴｉＮ薄膜１層だけからなるバッファ層としても
構わない。この場合においてもバッファ層上に形成され
るＩｒ薄膜が同様にエピタキシャル成長することは、各
薄膜の結晶性に関する分析結果（後述）を示す図２から
も理解することができる。
【００２９】ここで、上述の製造方法によって得られた
薄膜キャパシタ１０の各薄膜の結晶性についての分析結
果について説明する。まず、Ｓｉ基板上に形成したＩｒ
／Ｔｉ0.9Ａｌ0.1Ｎ／ＴｉＮおよびＩｒ／ＴｉＮの２種
類の薄膜積層体のＸＲＤ回折パターンを図２に示す。こ
の図から明らかなように、いずれの薄膜積層体において
も、Ｓｉ（００１）上にＴＡＮ（００２）（ＴｉＮまた
はＴｉ0.9Ａｌ0.1Ｎ／ＴｉＮ）およびＩｒ（００２）に
起因するピークのみが検出されており、各薄膜が（００
ｌ）に配向して形成されていることがわかる。
薄膜キャパシタ１０の各薄膜の結晶性についての分析結
果について説明する。まず、Ｓｉ基板上に形成したＩｒ
／Ｔｉ0.9Ａｌ0.1Ｎ／ＴｉＮおよびＩｒ／ＴｉＮの２種
類の薄膜積層体のＸＲＤ回折パターンを図２に示す。こ
の図から明らかなように、いずれの薄膜積層体において
も、Ｓｉ（００１）上にＴＡＮ（００２）（ＴｉＮまた
はＴｉ0.9Ａｌ0.1Ｎ／ＴｉＮ）およびＩｒ（００２）に
起因するピークのみが検出されており、各薄膜が（００
ｌ）に配向して形成されていることがわかる。
【００３０】また、Ｉｒ薄膜の膜面内での配向性を確認
するために極点図解析をおこなった。結果を図３に示
す。図から理解できるように、４回対称のピークが得ら
れており、Ｉｒ薄膜４がＴｉ0.9Ａｌ0.1Ｎ／ＴｉＮ／Ｓ
ｉ基板上にきれいにエピタキシャル成長していることが
確認できる。
するために極点図解析をおこなった。結果を図３に示
す。図から理解できるように、４回対称のピークが得ら
れており、Ｉｒ薄膜４がＴｉ0.9Ａｌ0.1Ｎ／ＴｉＮ／Ｓ
ｉ基板上にきれいにエピタキシャル成長していることが
確認できる。
【００３１】なお、従来技術との比較のために、本実施
例のＩｒ薄膜４に相当する部分をＰｔに置き換えた比較
例を作成した。Ｐｔ薄膜部分以外の薄膜構成および成膜
条件は、第１実施例のものと同一である。Ｐｔ薄膜の作
成は、純度９９．９％以上のＰｔ金属ターゲットを用い
たＲＦスパッタリング法により、ＲＦパワー２００Ｗ、
ガス組成比Ａｒ／Ｏ2＝９／１、成膜時の真空度５×１
０-5Torr、成膜温度６００℃の条件で成膜を行った。こ
の比較例の薄膜積層体と第１実施例の薄膜積層体の結晶
性の分析結果を以下の表２にまとめる。
例のＩｒ薄膜４に相当する部分をＰｔに置き換えた比較
例を作成した。Ｐｔ薄膜部分以外の薄膜構成および成膜
条件は、第１実施例のものと同一である。Ｐｔ薄膜の作
成は、純度９９．９％以上のＰｔ金属ターゲットを用い
たＲＦスパッタリング法により、ＲＦパワー２００Ｗ、
ガス組成比Ａｒ／Ｏ2＝９／１、成膜時の真空度５×１
０-5Torr、成膜温度６００℃の条件で成膜を行った。こ
の比較例の薄膜積層体と第１実施例の薄膜積層体の結晶
性の分析結果を以下の表２にまとめる。
【００３２】
【表２】
【００３３】上述の表２から理解されるように、本実施
例のＩｒ薄膜のほうが比較例のＰｔ薄膜に比べて、結晶
性が良好であり（（００２）ピークの半値幅が小さい点
から）かつ表面がより平坦で緻密な膜質の導体薄膜が得
られることがわかる。なお、（００２）ピークの半値幅
はＸＲＤロッキングカーブから求めた。また表面平均粗
さは、ＡＦＭを用いて薄膜表面５μｍ×５μｍの面積に
ついて測定したものである。また、この比較例のＰｔ薄
膜とＩｒ薄膜のそれぞれの表面ＡＦＭ像を図４に示す。
この図からも確認できるように、比較例のものが網目状
で比較的粗であるのに対し、本実施例のものは表面が平
坦でより緻密であることがわかる。
例のＩｒ薄膜のほうが比較例のＰｔ薄膜に比べて、結晶
性が良好であり（（００２）ピークの半値幅が小さい点
から）かつ表面がより平坦で緻密な膜質の導体薄膜が得
られることがわかる。なお、（００２）ピークの半値幅
はＸＲＤロッキングカーブから求めた。また表面平均粗
さは、ＡＦＭを用いて薄膜表面５μｍ×５μｍの面積に
ついて測定したものである。また、この比較例のＰｔ薄
膜とＩｒ薄膜のそれぞれの表面ＡＦＭ像を図４に示す。
この図からも確認できるように、比較例のものが網目状
で比較的粗であるのに対し、本実施例のものは表面が平
坦でより緻密であることがわかる。
【００３４】なお、上述の実施例ではＳｉ（１００）基
板を使用したが、これに限らずＳｉ（１１１）、Ｓｉ
（１１０）等のシリコン基板を使用しても構わない。
板を使用したが、これに限らずＳｉ（１１１）、Ｓｉ
（１１０）等のシリコン基板を使用しても構わない。
【００３５】また本実施例においては、エピタキシャル
成長させたＩｒ薄膜を薄膜キャパシタ１０の下層電極と
して用いた例を説明したが、エピタキシャルＩｒ／Ｔｉ
0.9Ａｌ0.1Ｎ／ＴｉＮ／Ｓｉ基板と言う構造を有する薄
膜積層体は、薄膜キャパシタ以外にも適用することが可
能であり、例えば、ＤＲＡＭ等の電極膜等の用途に使用
することも可能である。 ［第２実施例］本発明の第２実施例は、第１実施例のＩ
ｒ薄膜４に相当する部分をＲｈ薄膜に置き換えた点が特
徴である。Ｒｈ電極の成膜にあたっては純度９９．９％
以上のＲｈ金属ターゲットを使用した。その他の薄膜の
構成および成膜条件については、第１実施例の薄膜キャ
パシタ１０のそれと変わるところはないのでその説明を
省略する。
成長させたＩｒ薄膜を薄膜キャパシタ１０の下層電極と
して用いた例を説明したが、エピタキシャルＩｒ／Ｔｉ
0.9Ａｌ0.1Ｎ／ＴｉＮ／Ｓｉ基板と言う構造を有する薄
膜積層体は、薄膜キャパシタ以外にも適用することが可
能であり、例えば、ＤＲＡＭ等の電極膜等の用途に使用
することも可能である。 ［第２実施例］本発明の第２実施例は、第１実施例のＩ
ｒ薄膜４に相当する部分をＲｈ薄膜に置き換えた点が特
徴である。Ｒｈ電極の成膜にあたっては純度９９．９％
以上のＲｈ金属ターゲットを使用した。その他の薄膜の
構成および成膜条件については、第１実施例の薄膜キャ
パシタ１０のそれと変わるところはないのでその説明を
省略する。
【００３６】Ｉｒ電極４をＲｈ電極に置き換えた本実施
例のおいても、ＸＲＤ回折による分析の結果、Ｒｈ薄膜
がエピタキシャル成長していることが確認された。ま
た、本実施例のＲｈ薄膜の表面状態をＡＦＭにより観察
したところ、その表面は平坦でかつ緻密な膜となってい
ることが確認された。
例のおいても、ＸＲＤ回折による分析の結果、Ｒｈ薄膜
がエピタキシャル成長していることが確認された。ま
た、本実施例のＲｈ薄膜の表面状態をＡＦＭにより観察
したところ、その表面は平坦でかつ緻密な膜となってい
ることが確認された。
【００３７】
【発明の効果】上述の説明からも明らかなように、Ｓｉ
基板上にバッファ層としてエピタキシャルＴｉＮ層また
はＴｉ1-xＡｌxＮ／ＴｉＮ層を介在させ、該バッファ層
上に面心立方構造を有する白金族元素を形成した薄膜積
層構造を採用することにより、Ｓｉ基板上に結晶性の良
好な強誘電体薄膜を形成させうる機能を有するエピタキ
シャル導体薄膜を形成することができる。また、このエ
ピタキシャル導体薄膜（具体的にはＩｒ、Ｒｈ等の白金
族元素）上に、導体薄膜の良好な結晶性を活かして、１
軸以上の高い配向性を有する強誘電体等の機能性薄膜を
形成することが可能になる。
基板上にバッファ層としてエピタキシャルＴｉＮ層また
はＴｉ1-xＡｌxＮ／ＴｉＮ層を介在させ、該バッファ層
上に面心立方構造を有する白金族元素を形成した薄膜積
層構造を採用することにより、Ｓｉ基板上に結晶性の良
好な強誘電体薄膜を形成させうる機能を有するエピタキ
シャル導体薄膜を形成することができる。また、このエ
ピタキシャル導体薄膜（具体的にはＩｒ、Ｒｈ等の白金
族元素）上に、導体薄膜の良好な結晶性を活かして、１
軸以上の高い配向性を有する強誘電体等の機能性薄膜を
形成することが可能になる。
【００３８】また、Ｉｒ、Ｒｈは強誘電体薄膜の組成元
素やＳｉ基板との間で拡散や反応を起こしにくい。従っ
て、例えばＳｉ基板上に強誘電体を用いた薄膜キャパシ
タを形成する場合に、エピタキシャルＩｒ薄膜を薄膜キ
ャパシタの下部電極として用いれば、Ｓｉ基板上に形成
されたＦＥＴ等の半導体素子の特性には影響を与えず、
かつ結晶性の良好な（すなわち化合物を形成して結晶性
を劣化させることなく）強誘電体薄膜を形成することが
可能になる。
素やＳｉ基板との間で拡散や反応を起こしにくい。従っ
て、例えばＳｉ基板上に強誘電体を用いた薄膜キャパシ
タを形成する場合に、エピタキシャルＩｒ薄膜を薄膜キ
ャパシタの下部電極として用いれば、Ｓｉ基板上に形成
されたＦＥＴ等の半導体素子の特性には影響を与えず、
かつ結晶性の良好な（すなわち化合物を形成して結晶性
を劣化させることなく）強誘電体薄膜を形成することが
可能になる。
【００３９】これらにより、Ｓｉ基板上に強誘電体薄膜
等の機能性薄膜をエピタキシャル成長させることが可能
になり、ＤＲＡＭやＦｅＲＡＭ等のみならず、焦電素
子、マイクロアクチュエータ、薄膜コンデンサや、その
他の小型圧電素子への応用適用が可能となる。
等の機能性薄膜をエピタキシャル成長させることが可能
になり、ＤＲＡＭやＦｅＲＡＭ等のみならず、焦電素
子、マイクロアクチュエータ、薄膜コンデンサや、その
他の小型圧電素子への応用適用が可能となる。
【図１】 本発明の第１実施例の薄膜キャパシタを示す
断面図である。
断面図である。
【図２】 第１実施例で得られた薄膜積層体のＸＲＤ回
折結果である。
折結果である。
【図３】 第１実施例のＩｒ薄膜の膜面内での配向性を
示す極点図解析結果である。
示す極点図解析結果である。
【図４】 比較例および第１実施例のそれぞれの導体薄
膜の表面を示すＡＦＭ像である。
膜の表面を示すＡＦＭ像である。
１ ・・・ Ｓｉ基板 ２ ・・・ ＴｉＮ薄膜 ３ ・・・ Ｔｉ0.9Ａｌ0.1Ｎ薄膜 ４ ・・・ Ｉｒ薄膜 ５ ・・・ ＰＺＴ薄膜 ６ ・・・ Ｐｔ薄膜 ７ ・・・ バッファ層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/12 ４００ Ｈ０１Ｌ 21/285 ３０１Ｚ ５Ｆ０８３ Ｈ０１Ｌ 21/285 27/10 ４５１ ３０１ 37/02 27/10 ４５１ Ｈ０１Ｇ 4/06 １０２ 27/108 Ｈ０１Ｌ 27/10 ６５１ 21/8242 37/02 Ｆターム(参考） 4G077 AA03 BA01 DA01 EF02 4M104 AA01 BB04 BB37 DD28 DD34 FF31 GG16 5E001 AB06 AC01 AC10 AE01 AE02 AE03 AH03 AJ01 AJ02 5E082 AB01 EE05 EE11 EE23 EE37 EE50 FF05 FG03 FG26 FG42 MM09 PP03 PP04 PP09 PP10 5F038 AC05 AC15 AC18 DF05 EZ14 EZ20 5F083 AD00 FR02 JA13 JA14 JA15 JA38 JA40 PR05 PR22 PR25
Claims (10)
- 【請求項１】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜とを有してなる薄膜積
層体であって、 前記導体薄膜は、面心立方構造を有する白金族元素から
なることを特徴とする薄膜積層体。 - 【請求項２】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜と、導体薄膜上に形成
された誘電体薄膜と、誘電体薄膜上に形成された上部電
極とを有してなる薄膜キャパシタであって、 前記導体薄膜は、面心立方構造を有する白金族元素から
なることを特徴とする薄膜キャパシタ。 - 【請求項３】 前記バッファ層は、ＴｉＮ層を有するこ
とを特徴とする請求項１に記載の薄膜積層体、または請
求項２に記載の薄膜キャパシタ。 - 【請求項４】 前記バッファ層は、ＴｉＮ層と、該Ｔｉ
Ｎ層上に形成されたＴｉ 1-xＡｌxＮ層（ただし０＜ｘ≦
０．４）を有することを特徴とする請求項１に記載の薄
膜積層体、または請求項２に記載の薄膜キャパシタ。 - 【請求項５】 前記白金族元素は、Ｉｒ、Ｒｈのうちの
いずれかであることを特徴とする請求項１ないし請求項
４のいずれかに記載の薄膜積層体、または薄膜キャパシ
タ。 - 【請求項６】 シリコン基板上にバッファ層をエピタキ
シャル形成する第１の工程と、バッファ層上に面心立方
構造の白金族導体薄膜をエピタキシャル形成する第２の
工程と、を有してなることを特徴とする薄膜積層体の製
造方法。 - 【請求項７】 前記バッファ層は、ＴｉＮ層を有するこ
とを特徴とする請求項６に記載の薄膜積層体の製造方
法。 - 【請求項８】 前記バッファ層は、ＴｉＮ層と、該Ｔｉ
Ｎ層上に形成されたＴｉ 1-xＡｌxＮ層（ただし０＜ｘ≦
０．４）を有することを特徴とする請求項６に記載の薄
膜積層体の製造方法。 - 【請求項９】 前記バッファ層は、１〜１０ｎｍ／分の
成長速度で形成され、表面平均粗さが０．１〜０．５ｎ
ｍであり、かつ膜厚が５０〜３００ｎｍであることを特
徴とする請求項６ないし請求項８のいずれかに記載の薄
膜積層体の製造方法。 - 【請求項１０】 前記白金族導体薄膜は、１〜１０ｎｍ
／分の成長速度で形成され、表面平均粗さが０．１〜
１．０ｎｍであり、かつ膜厚が５０〜５００ｎｍである
ことを特徴とする請求項６ないし請求項９のいずれかに
記載の薄膜積層体の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25890199A JP3435633B2 (ja) | 1999-09-13 | 1999-09-13 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
| KR10-2000-0053757A KR100390286B1 (ko) | 1999-09-13 | 2000-09-09 | 박막 다층체, 박막 커패시터, 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25890199A JP3435633B2 (ja) | 1999-09-13 | 1999-09-13 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085624A true JP2001085624A (ja) | 2001-03-30 |
| JP3435633B2 JP3435633B2 (ja) | 2003-08-11 |
Family
ID=17326618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25890199A Expired - Fee Related JP3435633B2 (ja) | 1999-09-13 | 1999-09-13 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3435633B2 (ja) |
| KR (1) | KR100390286B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001181089A (ja) * | 1999-12-28 | 2001-07-03 | Murata Mfg Co Ltd | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 |
| JP2004095638A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
| JP2004273685A (ja) * | 2003-03-07 | 2004-09-30 | Taiyo Yuden Co Ltd | 高周波モジュール |
| JP2005327699A (ja) * | 2004-04-15 | 2005-11-24 | Seiko Epson Corp | 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
| JP2007250631A (ja) * | 2006-03-14 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
| JP2007250777A (ja) * | 2006-03-15 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
| WO2008004297A1 (fr) * | 2006-07-06 | 2008-01-10 | Fujitsu Microelectronics Limited | Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer |
| US7547933B2 (en) * | 2002-10-30 | 2009-06-16 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method of a semiconductor device |
| US7619268B2 (en) * | 2003-01-28 | 2009-11-17 | Forschungszentrum Julich Gmbh | Fast remanent resistive ferroelectric memory |
| JP2010157748A (ja) * | 2004-04-15 | 2010-07-15 | Seiko Epson Corp | 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
| CN105448521A (zh) * | 2015-12-26 | 2016-03-30 | 刘磊 | 一种能收集焊锡的薄膜电容焊接机 |
| US10023499B2 (en) * | 2014-08-08 | 2018-07-17 | Sumitomo Electric Industries, Ltd. | Hard material, sintered material, tool including sintered material, manufacturing method of hard material, and manufacturing method of sintered material |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748309B1 (ko) | 2006-02-10 | 2007-08-09 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| KR100646607B1 (ko) * | 2006-03-22 | 2006-11-23 | (주)공간에이엔앰건축사사무소 | 건축물 내부 전기시설 보호구조 |
| KR200453505Y1 (ko) * | 2008-11-18 | 2011-05-06 | 세홍산업 주식회사 | 벽 매설형 콘센트 박스의 프리커버 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100277939B1 (ko) * | 1997-12-29 | 2001-02-01 | 구자홍 | 강유전체를갖는커패시터의하부전극 |
-
1999
- 1999-09-13 JP JP25890199A patent/JP3435633B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-09 KR KR10-2000-0053757A patent/KR100390286B1/ko not_active IP Right Cessation
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001181089A (ja) * | 1999-12-28 | 2001-07-03 | Murata Mfg Co Ltd | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 |
| JP2004095638A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
| WO2004036607A1 (ja) * | 2002-08-29 | 2004-04-29 | Fujitsu Limited | 薄膜キャパシタとその製造方法 |
| US7326989B2 (en) | 2002-08-29 | 2008-02-05 | Fujitsu Limited | Thin film capacitor and its manufacture method |
| CN100437849C (zh) * | 2002-08-29 | 2008-11-26 | 富士通株式会社 | 薄膜电容器及其制造方法 |
| US7547933B2 (en) * | 2002-10-30 | 2009-06-16 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method of a semiconductor device |
| US8652854B2 (en) | 2002-10-30 | 2014-02-18 | Fujitsu Semiconductor Limited | Manufacturing method of a semiconductor device |
| US8153448B2 (en) | 2002-10-30 | 2012-04-10 | Fujitsu Semiconductor Limited | Manufacturing method of a semiconductor device |
| US7619268B2 (en) * | 2003-01-28 | 2009-11-17 | Forschungszentrum Julich Gmbh | Fast remanent resistive ferroelectric memory |
| JP2004273685A (ja) * | 2003-03-07 | 2004-09-30 | Taiyo Yuden Co Ltd | 高周波モジュール |
| JP2005327699A (ja) * | 2004-04-15 | 2005-11-24 | Seiko Epson Corp | 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
| JP2010157748A (ja) * | 2004-04-15 | 2010-07-15 | Seiko Epson Corp | 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
| JP4539844B2 (ja) * | 2004-04-15 | 2010-09-08 | セイコーエプソン株式会社 | 誘電体キャパシタおよびその製造方法ならびに半導体装置 |
| JP2007250631A (ja) * | 2006-03-14 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
| JP2007250777A (ja) * | 2006-03-15 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
| WO2008004297A1 (fr) * | 2006-07-06 | 2008-01-10 | Fujitsu Microelectronics Limited | Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer |
| JP5007723B2 (ja) * | 2006-07-06 | 2012-08-22 | 富士通セミコンダクター株式会社 | キャパシタを含む半導体装置及びその製造方法 |
| US10023499B2 (en) * | 2014-08-08 | 2018-07-17 | Sumitomo Electric Industries, Ltd. | Hard material, sintered material, tool including sintered material, manufacturing method of hard material, and manufacturing method of sintered material |
| CN105448521A (zh) * | 2015-12-26 | 2016-03-30 | 刘磊 | 一种能收集焊锡的薄膜电容焊接机 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100390286B1 (ko) | 2003-07-04 |
| KR20010030363A (ko) | 2001-04-16 |
| JP3435633B2 (ja) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6709776B2 (en) | Multilayer thin film and its fabrication process as well as electron device | |
| KR100296236B1 (ko) | 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물 | |
| US6312819B1 (en) | Oriented conductive oxide electrodes on SiO2/Si and glass | |
| KR100671375B1 (ko) | 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법 | |
| US7247551B2 (en) | Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device | |
| JP4772188B2 (ja) | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 | |
| JP3435633B2 (ja) | 薄膜積層体、薄膜キャパシタ、およびその製造方法 | |
| US6759250B2 (en) | Deposition method for lead germanate ferroelectric structure with multi-layered electrode | |
| US20020006733A1 (en) | Multilayer thin film and its fabrication process as well as electron device | |
| JP2001189430A (ja) | 強誘電体キャパシタ | |
| JP3608459B2 (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
| JP4427925B2 (ja) | 積層薄膜その製造方法および電子デバイス | |
| JPH11261028A (ja) | 薄膜キャパシタ | |
| JP4513193B2 (ja) | 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 | |
| JPH11297966A (ja) | 強誘電体薄膜素子及びその製造方法 | |
| JP2000223662A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JPH11274419A (ja) | 薄膜キャパシタ | |
| JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3480767B2 (ja) | 薄膜キャパシタ | |
| KR100485409B1 (ko) | 강유전체층을가진층구조물및이의제조방법 | |
| JPH11103027A (ja) | 強誘電体薄膜及び強誘電体薄膜素子の製造方法、並びに強誘電体薄膜構造及び強誘電体薄膜素子 | |
| JP2000260955A (ja) | キャパシター | |
| JPH09239891A (ja) | 誘電体薄膜及びその形成方法 | |
| JP2000091533A (ja) | 強誘電体薄膜素子およびその製造方法 | |
| JP2004079691A (ja) | Ｂｌｔ強誘電体薄膜キャパシタ及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |