JP2001085624A - 薄膜積層体、薄膜キャパシタ、およびその製造方法 - Google Patents
薄膜積層体、薄膜キャパシタ、およびその製造方法Info
- Publication number
- JP2001085624A JP2001085624A JP25890199A JP25890199A JP2001085624A JP 2001085624 A JP2001085624 A JP 2001085624A JP 25890199 A JP25890199 A JP 25890199A JP 25890199 A JP25890199 A JP 25890199A JP 2001085624 A JP2001085624 A JP 2001085624A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- thin
- tin
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
膜を形成するためのシード層として機能するエピタキシ
ャル導体薄膜(下部電極)およびその製造方法を提供す
る。 【解決手段】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜とを有してなる薄膜積
層体において、導体薄膜に面心立方構造を有する白金族
元素を使用する。
Description
バッファ層を介してエピタキシャル形成された導体薄
膜、およびその製造方法に関する。より具体的には、薄
膜キャパシタ等に用いられる導体薄膜であって、誘電体
薄膜の膜質(結晶性)を向上させることのできる機能を
持つエピタキシャル導体薄膜、およびその製造方法に関
する。
a,Sr)TiO3、PbTiO3、Pb(Zr,Ti)O
3、(Pb,La)(Zr,Ti)O3等の誘電体・強誘電
体をシリコン基板上に薄膜形成する技術が盛んに研究さ
れている。とりわけ、残留分極の大きいPZT、PLZ
T等のPb系ペロブスカイト型強誘電体をエピタキシャ
ル成長させることができれば、自発分極を1方向に揃え
ることができ、より大きな分極値と良好なスイッチング
特性を実現することができる。これにより高密度記録媒
体への応用可能性が飛躍的に高まるため、シリコン基板
上に結晶性の良好な強誘電体薄膜を形成する手法の確立
が強く望まれている。
膜を用いて薄膜キャパシタ等を形成するためには、誘電
体薄膜を上下から導体薄膜で挟み込んだいわゆるMIM
(Metal-Insulater-Metal)構造が一般的に用いられて
いる。しかしながら、この構造においては以下に述べる
理由から強誘電体薄膜の結晶性を向上させることが難し
く、いまだ充分に満足のゆく結晶性を有する強誘電体薄
膜が得られていない。
薄膜(下部電極)としてAl、Cu、Ag、Au等の金
属材料を用いると、該下部電極上に強誘電体薄膜を形成
する際に導体薄膜と誘電体薄膜との界面に金属酸化膜が
形成される。この金属酸化膜の存在により、誘電体薄膜
の結晶成長が阻害されてしまう。また、上述の金属材料
はシリコン基板との間で相互拡散が生じやすく、シリコ
ン基板上に半導体素子等が形成されている場合には、そ
の特性を変化させる恐れがある。
考えられる。しかし、PtはMgOやSrTiO3等の
酸化物単結晶基板上にはエピタキシャル成長するが、シ
リコン基板上には直接エピタキシャル成長させることは
できない。従って、シリコン基板上に高い結晶性を有す
る強誘電体薄膜を形成する際には導体薄膜としてとして
Ptを用いることは不適当である(一般に、下層に位置
する導体薄膜の結晶性が良好であるほど、その上に成膜
される強誘電体薄膜の結晶性も良好なものとすることが
できる)。
先にシリコン基板上にバッファ層としてまずTi1-xA
lxN薄膜をエピタキシャル成長させ(Ti1-xAlxN
はシリコン基板上にはエピ成長しやすい)、次いでTi
1-xAlxN薄膜上に導体薄膜としてPt薄膜をエピタキ
シャル成長させる手法を提案した(PtはTi1-xAlx
N上にはエピ成長しやすい)。これにより、エピタキシ
ャルPt薄膜からなる導体薄膜上に、比較的結晶性の良
好な強誘電体薄膜を形成することが可能になった。
CVD法等の高温での成膜手法で強誘電体薄膜を形成す
る場合においては、強誘電体薄膜の組成元素が下部電極
のPt薄膜と反応したり、Pt薄膜の結晶粒界に沿って
拡散する等の現象が生じ、強誘電体薄膜の結晶性を意図
するほどには向上させることができなかった。
結晶性の良好な強誘電体薄膜を形成させうる機能を持つ
エピタキシャル導体薄膜(下部電極)およびその製造方
法を提供することにある。
み、本発明者らは鋭意研究を重ねた結果、導体薄膜に用
いる金属材料として面心立方構造を有する白金族元素、
具体的にはIr、Rhを用い、かつIr、Rhをエピタ
キシャル成長させるために、シリコン基板上にバッファ
層としてTiN層またはTi1-xAlxN/TiN層(た
だし0<x≦0.4)を介在して形成することにより、
該導体薄膜上に結晶性の良好な強誘電体薄膜を形成しう
ることを見いだした。
して用いられていたPtは、大気中でも酸化されにく
く、かつPZTやPLZT、BST等の強誘電体とも格
子整合しやすいと言う利点を有している。しかし、Pt
はシリコンやPb等の元素と化合物を形成しやすい性質
を有しているため、シリコン基板上に形成された半導体
素子の特性を変化させたり、Pbを含有する強誘電体と
界面において化合物を形成し、上に形成される誘電体薄
膜の結晶性を劣化させる恐れがあった。また、Pt薄膜
の粒界を通過して酸素がPt薄膜の下層に拡散する現象
も見られ、Pt自体は酸化されにくいものの、例えば半
導体素子等、Pt薄膜の下層に位置する素子や膜の特性
に悪影響を与える恐れがあった。
であるIrやRhは、Ptと同様に導電率が高く、また
Ptに比べて加工が容易である上、酸素の拡散バリア機
能を有しており酸素がIr薄膜を通過して下層に拡散す
る現象は生じない。また、他元素と反応を起こしにくい
ので、Ptを用いたときのような半導体素子の特性の変
化や誘電体薄膜の結晶性の劣化と言った問題を抑制する
ことができる。
強誘電体薄膜を作成するためには、(下部電極の材料と
して)好適な材料であると言える。しかしながら、シリ
コン基板上にIr、Rhを薄膜形成する場合、従来の手
法ではエピタキシャル成長させることが困難であった。
例えば、中村等はSiO2/Si基板上にPZT薄膜キ
ャパシタの下部電極としてIr薄膜をRFマグネトロン
スパッタ法により形成したが(JJAP.Vol34(1995),5
184)、得られたIr薄膜は(111)優先配向膜であ
った。また、堀井等はYSZ/Si基板上にIr薄膜を
スパッタ法により形成したが(第45回応用物理学関係
連合講演会(1998)、講演予稿集29a-Zf-11)、得られた
Ir薄膜は(100)と(111)配向が混在する膜し
か得られていなかった。
r、Rhからなる導体薄膜をエピタキシャル成長させる
ために、シリコン基板上にバッファ層としてTiN層、
あるいはTi1-xAlxN/TiN層(ただし0<x≦
0.4)を介在して形成することにより、IrやRhを
シリコン基板上にエピ成長させうることを見いだし、本
発明を完成させるに到ったものである。
43nm、TiNの格子長は0.424nmであり、シ
リコン基板上にTiN薄膜を格子間の長周期マッチング
モードでエピタキシャル成長させることができる。一
方、Irの格子長は0.384nmでありTiNのそれ
と非常に近似しており、TiN薄膜上にエピタキシャル
成長させることが可能である。
性をさらに高めるために、Ir薄膜を高温酸素雰囲気中
で成膜する場合がある。この場合、バッファ層に要求さ
れる特性としてIrとの格子整合性に加えてさらに耐高
温酸化特性が要求されることになる。この点、TiNに
おいてTiの一部をAlで置換したTi1-xAlxNを介
在させることによって耐高温酸化特性を向上させること
ができる(但し、x値を増やすに従って結晶性は次第に
劣化する)。Ti1-xAlxNはシリコン基板上よりもT
iN上にエピタキシャル成長しやすく、かつTiNはシ
リコン基板上には結晶性良くエピタキシャル成長する。
したがって、シリコン基板上に、まずTiN薄膜を形成
し、ついでTiN膜上にTi1-xAlxN薄膜を形成する
ことにより、高い結晶性を維持しつつ耐高温酸化特性を
実現したTi1-xAlxN/TiNの2層構造のバッファ
層を形成することができる。なお、Ti1-xAlxNの格
子長は、上述の数値範囲内でx値を変更しても、Irの
格子長と十分に近い値となるので、Ir薄膜のエピタキ
シャル成長を劣化させる懸念はない。
膜形成のためのバッファ層として用いる場合、TiN薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、1〜10nm/分の成膜速度で50〜3
00nmの膜厚にTiN系バッファ層(TiN層および
Ti1-xAlxN/TiN層)を形成することにより、エ
ピタキシャルIr薄膜を形成するために充分な平坦性
(具体的には、表面平均粗さが0.1〜0.5nm)を
実現しうることを見いだした。
るためにIr薄膜を下部電極として用いる場合、Ir薄
膜の結晶性のみならず、その表面の平坦性も高い平坦性
を有するものであることが望ましい。この点につき実験
を重ねた結果、1〜10nm/分の成膜速度で50〜5
00nmの膜厚にIr薄膜を形成することにより、結晶
性の良好な強誘電体薄膜を形成するために充分な平坦性
(具体的には、表面平均粗さが0.1〜1.0nm)を
実現しうることを見いだした。
明の薄膜積層体を用いて構成した薄膜キャパシタ、およ
びその製造方法について、図を参照して説明する。
造を示す断面図である。図において、1はSi基板、2
はSi基板1上にエピタキシャル成長したTiN薄膜、
3はTiN薄膜2上にエピタキシャル成長したTi0.9
Al0.1N薄膜、4はTi0.9Al0.1N薄膜3上にエピ
タキシャル成長し薄膜キャパシタ10の下部電極となる
Ir薄膜、5はIr薄膜4上にエピタキシャル成長した
PZT薄膜、6はPZT薄膜5上に形成され薄膜キャパ
シタ10の上部電極となるPt薄膜をそれぞれ示してい
る。ここで、TiN薄膜2とTi0.9Al0.1N薄膜3と
で、Ir薄膜4をエピタキシャル成長させるためのバッ
ファ層7を構成している。
製造方法について詳細に説明する。
i(100)基板を準備する。その後、このSi基板に
アセトン、エタノール等の有機溶媒中で超音波洗浄を施
し、HF:H2O:エタノール=1:1:10の溶液中
に浸漬し、Si基板表面に形成された自然酸化膜を除去
する。
レーザアブレーション装置の真空容器内に固定配置し、
Si基板表面に以下の表1にまとめた成膜条件で、膜厚
10nmのTiN薄膜2を成膜する。TiNはSi基板
上にエピタキシャル成長しやすいため、このとき得られ
るTiN薄膜2はエピタキシャル膜となる。
し、上で得られたTiN薄膜2上に、TiNのTiサイ
トの一部をAl10%で置換したTi0.9Al0.1N薄膜
3を引き続き膜厚90nmに成膜する。このTi0.9A
l0.1N薄膜3も、TiN薄膜2の結晶性が維持される
ためエピタキシャル膜となる。このとき、真空容器内の
真空度が10-5Torr台でもTi0.9Al0.1N薄膜3がエ
ピタキシャル成長することが確認されているが、より結
晶性の高いエピタキシャル膜を実現するためには10-6
Torr台の真空度を確保することが望ましい。なお、その
他の成膜条件はTiN薄膜2の成膜時と同様である。ま
た、TiN薄膜2、およびTi0.9Al0.1N薄膜3の成
膜に使用するそれぞれのターゲット(TiN焼結体、お
よびTi0. 9Al0.1N焼結体)は、相対密度が90%以
上のもの、より好ましくは95%以上のものを用いるこ
とが望ましい。
し、上述のTi0.9Al0.1N/TiN層をバッファ層7
として、Ir薄膜4を引き続き膜厚100nmに成膜す
る。このとき、TiNおよびTi0.9Al0.1Nの格子長
とIrの格子長とは非常に近い値を有しており、成膜さ
れるIr薄膜4はTi0.9Al0.1N薄膜3上にエピタキ
シャル成長する。なお、Ir薄膜4の成膜にはIr金属
ターゲットを用いるが、その純度は99.9%以上のも
のが望ましい。
0.1N薄膜3、Ir薄膜4は、同一の成膜装置におい
て、形成する薄膜に対応したターゲットを切り換えるこ
とにより連続的に成膜した。ここで、上述の各薄膜の成
膜条件を以下の表1にまとめておく。
r薄膜4上にPZT薄膜を形成することにより、エピタ
キシャル成長したPZT薄膜5を得られる。このPZT
薄膜5上に薄膜キャパシタ10の上部電極として例えば
Pt薄膜6を蒸着等の手法により成膜することにより、
Ir薄膜4、PZT薄膜5、Pt薄膜6とでMIM構造
を構成する薄膜キャパシタ10を実現することができ
る。
エピタキシャル成長させるためのバッファ層としてTi
0.9Al0.1N/TiNの2層からなるバッファ層を用い
たが、TiN薄膜1層だけからなるバッファ層としても
構わない。この場合においてもバッファ層上に形成され
るIr薄膜が同様にエピタキシャル成長することは、各
薄膜の結晶性に関する分析結果(後述)を示す図2から
も理解することができる。
薄膜キャパシタ10の各薄膜の結晶性についての分析結
果について説明する。まず、Si基板上に形成したIr
/Ti0.9Al0.1N/TiNおよびIr/TiNの2種
類の薄膜積層体のXRD回折パターンを図2に示す。こ
の図から明らかなように、いずれの薄膜積層体において
も、Si(001)上にTAN(002)(TiNまた
はTi0.9Al0.1N/TiN)およびIr(002)に
起因するピークのみが検出されており、各薄膜が(00
l)に配向して形成されていることがわかる。
するために極点図解析をおこなった。結果を図3に示
す。図から理解できるように、4回対称のピークが得ら
れており、Ir薄膜4がTi0.9Al0.1N/TiN/S
i基板上にきれいにエピタキシャル成長していることが
確認できる。
例のIr薄膜4に相当する部分をPtに置き換えた比較
例を作成した。Pt薄膜部分以外の薄膜構成および成膜
条件は、第1実施例のものと同一である。Pt薄膜の作
成は、純度99.9%以上のPt金属ターゲットを用い
たRFスパッタリング法により、RFパワー200W、
ガス組成比Ar/O2=9/1、成膜時の真空度5×1
0-5Torr、成膜温度600℃の条件で成膜を行った。こ
の比較例の薄膜積層体と第1実施例の薄膜積層体の結晶
性の分析結果を以下の表2にまとめる。
例のIr薄膜のほうが比較例のPt薄膜に比べて、結晶
性が良好であり((002)ピークの半値幅が小さい点
から)かつ表面がより平坦で緻密な膜質の導体薄膜が得
られることがわかる。なお、(002)ピークの半値幅
はXRDロッキングカーブから求めた。また表面平均粗
さは、AFMを用いて薄膜表面5μm×5μmの面積に
ついて測定したものである。また、この比較例のPt薄
膜とIr薄膜のそれぞれの表面AFM像を図4に示す。
この図からも確認できるように、比較例のものが網目状
で比較的粗であるのに対し、本実施例のものは表面が平
坦でより緻密であることがわかる。
板を使用したが、これに限らずSi(111)、Si
(110)等のシリコン基板を使用しても構わない。
成長させたIr薄膜を薄膜キャパシタ10の下層電極と
して用いた例を説明したが、エピタキシャルIr/Ti
0.9Al0.1N/TiN/Si基板と言う構造を有する薄
膜積層体は、薄膜キャパシタ以外にも適用することが可
能であり、例えば、DRAM等の電極膜等の用途に使用
することも可能である。 [第2実施例]本発明の第2実施例は、第1実施例のI
r薄膜4に相当する部分をRh薄膜に置き換えた点が特
徴である。Rh電極の成膜にあたっては純度99.9%
以上のRh金属ターゲットを使用した。その他の薄膜の
構成および成膜条件については、第1実施例の薄膜キャ
パシタ10のそれと変わるところはないのでその説明を
省略する。
例のおいても、XRD回折による分析の結果、Rh薄膜
がエピタキシャル成長していることが確認された。ま
た、本実施例のRh薄膜の表面状態をAFMにより観察
したところ、その表面は平坦でかつ緻密な膜となってい
ることが確認された。
基板上にバッファ層としてエピタキシャルTiN層また
はTi1-xAlxN/TiN層を介在させ、該バッファ層
上に面心立方構造を有する白金族元素を形成した薄膜積
層構造を採用することにより、Si基板上に結晶性の良
好な強誘電体薄膜を形成させうる機能を有するエピタキ
シャル導体薄膜を形成することができる。また、このエ
ピタキシャル導体薄膜(具体的にはIr、Rh等の白金
族元素)上に、導体薄膜の良好な結晶性を活かして、1
軸以上の高い配向性を有する強誘電体等の機能性薄膜を
形成することが可能になる。
素やSi基板との間で拡散や反応を起こしにくい。従っ
て、例えばSi基板上に強誘電体を用いた薄膜キャパシ
タを形成する場合に、エピタキシャルIr薄膜を薄膜キ
ャパシタの下部電極として用いれば、Si基板上に形成
されたFET等の半導体素子の特性には影響を与えず、
かつ結晶性の良好な(すなわち化合物を形成して結晶性
を劣化させることなく)強誘電体薄膜を形成することが
可能になる。
等の機能性薄膜をエピタキシャル成長させることが可能
になり、DRAMやFeRAM等のみならず、焦電素
子、マイクロアクチュエータ、薄膜コンデンサや、その
他の小型圧電素子への応用適用が可能となる。
断面図である。
折結果である。
示す極点図解析結果である。
膜の表面を示すAFM像である。
Claims (10)
- 【請求項1】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜とを有してなる薄膜積
層体であって、 前記導体薄膜は、面心立方構造を有する白金族元素から
なることを特徴とする薄膜積層体。 - 【請求項2】 シリコン基板と、シリコン基板上にエピ
タキシャル形成されたバッファ層と、バッファ層上にエ
ピタキシャル形成された導体薄膜と、導体薄膜上に形成
された誘電体薄膜と、誘電体薄膜上に形成された上部電
極とを有してなる薄膜キャパシタであって、 前記導体薄膜は、面心立方構造を有する白金族元素から
なることを特徴とする薄膜キャパシタ。 - 【請求項3】 前記バッファ層は、TiN層を有するこ
とを特徴とする請求項1に記載の薄膜積層体、または請
求項2に記載の薄膜キャパシタ。 - 【請求項4】 前記バッファ層は、TiN層と、該Ti
N層上に形成されたTi 1-xAlxN層(ただし0<x≦
0.4)を有することを特徴とする請求項1に記載の薄
膜積層体、または請求項2に記載の薄膜キャパシタ。 - 【請求項5】 前記白金族元素は、Ir、Rhのうちの
いずれかであることを特徴とする請求項1ないし請求項
4のいずれかに記載の薄膜積層体、または薄膜キャパシ
タ。 - 【請求項6】 シリコン基板上にバッファ層をエピタキ
シャル形成する第1の工程と、バッファ層上に面心立方
構造の白金族導体薄膜をエピタキシャル形成する第2の
工程と、を有してなることを特徴とする薄膜積層体の製
造方法。 - 【請求項7】 前記バッファ層は、TiN層を有するこ
とを特徴とする請求項6に記載の薄膜積層体の製造方
法。 - 【請求項8】 前記バッファ層は、TiN層と、該Ti
N層上に形成されたTi 1-xAlxN層(ただし0<x≦
0.4)を有することを特徴とする請求項6に記載の薄
膜積層体の製造方法。 - 【請求項9】 前記バッファ層は、1〜10nm/分の
成長速度で形成され、表面平均粗さが0.1〜0.5n
mであり、かつ膜厚が50〜300nmであることを特
徴とする請求項6ないし請求項8のいずれかに記載の薄
膜積層体の製造方法。 - 【請求項10】 前記白金族導体薄膜は、1〜10nm
/分の成長速度で形成され、表面平均粗さが0.1〜
1.0nmであり、かつ膜厚が50〜500nmである
ことを特徴とする請求項6ないし請求項9のいずれかに
記載の薄膜積層体の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25890199A JP3435633B2 (ja) | 1999-09-13 | 1999-09-13 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
KR10-2000-0053757A KR100390286B1 (ko) | 1999-09-13 | 2000-09-09 | 박막 다층체, 박막 커패시터, 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25890199A JP3435633B2 (ja) | 1999-09-13 | 1999-09-13 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085624A true JP2001085624A (ja) | 2001-03-30 |
JP3435633B2 JP3435633B2 (ja) | 2003-08-11 |
Family
ID=17326618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25890199A Expired - Fee Related JP3435633B2 (ja) | 1999-09-13 | 1999-09-13 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3435633B2 (ja) |
KR (1) | KR100390286B1 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001181089A (ja) * | 1999-12-28 | 2001-07-03 | Murata Mfg Co Ltd | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 |
JP2004095638A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
JP2004273685A (ja) * | 2003-03-07 | 2004-09-30 | Taiyo Yuden Co Ltd | 高周波モジュール |
JP2005327699A (ja) * | 2004-04-15 | 2005-11-24 | Seiko Epson Corp | 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
JP2007250631A (ja) * | 2006-03-14 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
JP2007250777A (ja) * | 2006-03-15 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
WO2008004297A1 (fr) * | 2006-07-06 | 2008-01-10 | Fujitsu Microelectronics Limited | Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer |
US7547933B2 (en) * | 2002-10-30 | 2009-06-16 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method of a semiconductor device |
US7619268B2 (en) * | 2003-01-28 | 2009-11-17 | Forschungszentrum Julich Gmbh | Fast remanent resistive ferroelectric memory |
JP2010157748A (ja) * | 2004-04-15 | 2010-07-15 | Seiko Epson Corp | 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
CN105448521A (zh) * | 2015-12-26 | 2016-03-30 | 刘磊 | 一种能收集焊锡的薄膜电容焊接机 |
US10023499B2 (en) * | 2014-08-08 | 2018-07-17 | Sumitomo Electric Industries, Ltd. | Hard material, sintered material, tool including sintered material, manufacturing method of hard material, and manufacturing method of sintered material |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748309B1 (ko) | 2006-02-10 | 2007-08-09 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
KR100646607B1 (ko) * | 2006-03-22 | 2006-11-23 | (주)공간에이엔앰건축사사무소 | 건축물 내부 전기시설 보호구조 |
KR200453505Y1 (ko) * | 2008-11-18 | 2011-05-06 | 세홍산업 주식회사 | 벽 매설형 콘센트 박스의 프리커버 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100277939B1 (ko) * | 1997-12-29 | 2001-02-01 | 구자홍 | 강유전체를갖는커패시터의하부전극 |
-
1999
- 1999-09-13 JP JP25890199A patent/JP3435633B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-09 KR KR10-2000-0053757A patent/KR100390286B1/ko not_active IP Right Cessation
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001181089A (ja) * | 1999-12-28 | 2001-07-03 | Murata Mfg Co Ltd | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 |
JP2004095638A (ja) * | 2002-08-29 | 2004-03-25 | Fujitsu Ltd | 薄膜デカップリングキャパシタとその製造方法 |
WO2004036607A1 (ja) * | 2002-08-29 | 2004-04-29 | Fujitsu Limited | 薄膜キャパシタとその製造方法 |
US7326989B2 (en) | 2002-08-29 | 2008-02-05 | Fujitsu Limited | Thin film capacitor and its manufacture method |
CN100437849C (zh) * | 2002-08-29 | 2008-11-26 | 富士通株式会社 | 薄膜电容器及其制造方法 |
US7547933B2 (en) * | 2002-10-30 | 2009-06-16 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method of a semiconductor device |
US8652854B2 (en) | 2002-10-30 | 2014-02-18 | Fujitsu Semiconductor Limited | Manufacturing method of a semiconductor device |
US8153448B2 (en) | 2002-10-30 | 2012-04-10 | Fujitsu Semiconductor Limited | Manufacturing method of a semiconductor device |
US7619268B2 (en) * | 2003-01-28 | 2009-11-17 | Forschungszentrum Julich Gmbh | Fast remanent resistive ferroelectric memory |
JP2004273685A (ja) * | 2003-03-07 | 2004-09-30 | Taiyo Yuden Co Ltd | 高周波モジュール |
JP2005327699A (ja) * | 2004-04-15 | 2005-11-24 | Seiko Epson Corp | 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
JP2010157748A (ja) * | 2004-04-15 | 2010-07-15 | Seiko Epson Corp | 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置 |
JP4539844B2 (ja) * | 2004-04-15 | 2010-09-08 | セイコーエプソン株式会社 | 誘電体キャパシタおよびその製造方法ならびに半導体装置 |
JP2007250631A (ja) * | 2006-03-14 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
JP2007250777A (ja) * | 2006-03-15 | 2007-09-27 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
WO2008004297A1 (fr) * | 2006-07-06 | 2008-01-10 | Fujitsu Microelectronics Limited | Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer |
JP5007723B2 (ja) * | 2006-07-06 | 2012-08-22 | 富士通セミコンダクター株式会社 | キャパシタを含む半導体装置及びその製造方法 |
US10023499B2 (en) * | 2014-08-08 | 2018-07-17 | Sumitomo Electric Industries, Ltd. | Hard material, sintered material, tool including sintered material, manufacturing method of hard material, and manufacturing method of sintered material |
CN105448521A (zh) * | 2015-12-26 | 2016-03-30 | 刘磊 | 一种能收集焊锡的薄膜电容焊接机 |
Also Published As
Publication number | Publication date |
---|---|
KR100390286B1 (ko) | 2003-07-04 |
KR20010030363A (ko) | 2001-04-16 |
JP3435633B2 (ja) | 2003-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6709776B2 (en) | Multilayer thin film and its fabrication process as well as electron device | |
KR100296236B1 (ko) | 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물 | |
US6312819B1 (en) | Oriented conductive oxide electrodes on SiO2/Si and glass | |
KR100671375B1 (ko) | 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법 | |
US7247551B2 (en) | Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device | |
JP4772188B2 (ja) | 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法 | |
JP3435633B2 (ja) | 薄膜積層体、薄膜キャパシタ、およびその製造方法 | |
US6759250B2 (en) | Deposition method for lead germanate ferroelectric structure with multi-layered electrode | |
US20020006733A1 (en) | Multilayer thin film and its fabrication process as well as electron device | |
JP2001189430A (ja) | 強誘電体キャパシタ | |
JP3608459B2 (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
JP4427925B2 (ja) | 積層薄膜その製造方法および電子デバイス | |
JPH11261028A (ja) | 薄膜キャパシタ | |
JP4513193B2 (ja) | 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 | |
JPH11297966A (ja) | 強誘電体薄膜素子及びその製造方法 | |
JP2000223662A (ja) | 強誘電体キャパシタおよびその製造方法 | |
JPH11274419A (ja) | 薄膜キャパシタ | |
JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP3480767B2 (ja) | 薄膜キャパシタ | |
KR100485409B1 (ko) | 강유전체층을가진층구조물및이의제조방법 | |
JPH11103027A (ja) | 強誘電体薄膜及び強誘電体薄膜素子の製造方法、並びに強誘電体薄膜構造及び強誘電体薄膜素子 | |
JP2000260955A (ja) | キャパシター | |
JPH09239891A (ja) | 誘電体薄膜及びその形成方法 | |
JP2000091533A (ja) | 強誘電体薄膜素子およびその製造方法 | |
JP2004079691A (ja) | Blt強誘電体薄膜キャパシタ及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |